JP4083305B2

JP4083305B2 - リレー選択回路

Info

Publication number: JP4083305B2
Application number: JP23875198A
Authority: JP
Inventors: 陽一辻本
Original assignee: YAMADA DENON.CO.,LTD.
Current assignee: YAMADA DENON.CO.,LTD.
Priority date: 1998-08-25
Filing date: 1998-08-25
Publication date: 2008-04-30
Anticipated expiration: 2018-08-25
Also published as: JP2000067722A

Description

【０００１】
【発明の属する技術分野】
この発明は、多数の信号から一つの信号を選択する際に用いられるリレー選択回路に関するものである。
【０００２】
【従来の技術】
多数の測定ポイントから一つの測定ポイントを選択する場合など、多数の信号から一つの信号を選択する際には、例えば、図３に示すような選択回路１が用いられている。
【０００３】
この選択回路１は、リレーＲをツリー状に配置し、各段のリレーＲを順次作動させることにより、測定器２が測定ポイントＰ１→測定ポイントＰ２→測定ポイントＰ３→・・・と測定ポイントＰ１〜Ｐ８の測定を行えるようにしたものである。
【０００４】
ところで、このようなツリー構造の選択回路１では、一つのポイントＰ１〜Ｐ８の測定に要する時間は、各段のリレーＲが安定する時間と測定系が安定する時間とで決定されることになる。
【０００５】
そのため、選択回路１を安定までに時間のかかるメカニカルリレーＲで構成すると、測定に時間を有する問題がある。
【０００６】
また、選択回路１に使用されるメカニカルリレーＲは、動作時間の短い例えば、接点容量の小さな小型の通信リレーなどが用いられるため、オン時のラッシュカレントによる寿命の低下が問題となっている。
【０００７】
これらの問題を解決する一つの方法として、リレーＲにメカニカルリレーよりも高速でスイッチングのできる半導体リレー（例えば、ＦＥＴアナログスイッチ）を用いることが考えられる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記のように半導体リレーを用いたものでは、例えば、図４のＦＥＴのスイッチング特性で示されるように、半導体リレーの立ち下がり時間ｔ_fが立ち上がり時間ｔ_rに比べて大幅に長く、立ち下がり時間ｔ_fが経過するまでの間に次のリレーを作動させると、その間にドレイン電流Ｉ_Dが流れ、導通状態となってしまう問題がある。
【０００９】
特に、図３のツリー構造では、リレーを階層構造として多数用いているため、各段の半導体リレーを切り換える際に立ち下がり時間ｔ_fを考慮しなければならず、測定時間をあまり短縮できないという問題があった。
【００１０】
そこで、この発明の課題は、リレー選択回路の選択時間を短縮できるようにすることである。また、その際、ラッシュカレントによる寿命の低下を伴わないようにすることである。
【００１１】
【課題を解決するための手段】
上記の課題を解決するため、請求項１では、メカニカルリレーを所定数ごとに集めて複数のグループを形成し、その形成した各グループ内のメカニカルリレーの入出力端子の一方を入力とするとともに、他方の端子同士を接続し、その接続した他方の端子をグループごとに設けた半導体リレーの入力側端子と接続し、かつ、その半導体リレーの他方の出力側端子同士を接続して出力とし、上記一つのグループのメカニカルリレーを一つオンとし、その後、該グループの半導体リレーをオンとして、半導体リレーをオフとする前に、メカニカルリレーをオフとして一つのグループの入力の選択を行い、同様にメカニカルリレー及び半導体リレーのオン・オフをグループを変えて行って順次入力を選択し、その際、あとのグループのメカニカルリレーのオン状態が確定するオン期間を、少なくとも先のグループのメカニカルリレーのオン期間にオーバーラップさせるようにした構成を採用したものである。
【００１２】
このような構成を採用することにより、メカニカルリレーと半導体リレーの特性を利用し、スイッチング時間を短縮し、かつ、メカニカルリレーの接点にラッシュカレントが流れないようにする。
【００１３】
すなわち、メカニカルリレーは、一般に接点の導通が安定するまでの時間が長く、オフする時間は短い。一方、半導体リレーは短い時間で導通が安定するが、完全にオフするまでの時間が長い。そのため、まず、メカニカルリレーを半導体リレーより先にオンとし、そのオンとした際、グループごとのメカニカルリレーのオン期間を少なくともオン状態が確定する期間だけオーバーラップさせることにより、先のメカニカルリレーがオフとなったときに、次のメカニカルリレーはオン状態を確定することができる。このため、メカニカルリレーの安定するまでの時間を無視できる。
【００１４】
そして、このようにメカニカルリレーを通常１μｓ〜５０μｓの立ち上がりカーブを有する半導体リレーより先にオンとすることで、メカニカルリレー接点にラッシュカレントが流れないようにすることができる。
【００１５】
また、この状態で、該グループの半導体リレーをオンとすると、他のグループは半導体リレーがオフとなっているか、もしくはメカニカルリレーがオフとなっているので、該グループ以外は導通状態とならずに入力の選択ができる。
【００１６】
そして、こののち、半導体リレーよりも先に、前記メカニカルリレーをオフとすることにより、半導体リレーを無効にすることができるので、次のグループの半導体リレーをオンとすれば、直ちに入力を切り換えられる。
【００１７】
【発明の実施の形態】
以下、この発明の実施の形態を図面に基づいて説明する。
【００１８】
図１に示すように、この形態のリレー選択回路１’は、複数のメカニカルリレーＭ１〜Ｍ８と半導体リレーＳ１〜Ｓ４とからなっている。
【００１９】
メカニカルリレーＭ１〜Ｍ８は、例えばリードリレーなどの単極単投のもので、入出力端子の一方を入力としてメカニカルリレーＭ１〜Ｍ８を所定数、この形態では２個ごとに集めて複数のグループＩ〜IVを形成してある。
【００２０】
また、この形成した各グループＩ〜IV内のメカニカルリレーＭ１〜Ｍ８の入出力端子の他方の端子同士を接続し、その接続した端子をグループＩ〜IVごとに設けた半導体リレーＳ１〜Ｓ４と接続してある。
【００２１】
前記半導体リレーＳ１〜Ｓ４は、この形態の場合、ＣＭＯＳ−ＦＥＴなどのアナログスイッチで、ソース端子を一方の入力側端子として前記メカニカルリレーＭ１〜Ｍ８の接続点と接続してある。また、各半導体リレーＳ１〜Ｓ４のドレイン端子同士を接続し、出力端子として測定器２に接続してある。
【００２２】
このようにツリー状に形成した各グループＩ〜IVのメカニカルリレーＭ１〜Ｍ８の駆動コイルと半導体リレーＳ１〜Ｓ４のゲート端子は、コントロール回路３に接続してあり、オン・オフがコントロールされるようになっている。
【００２３】
この形態は、以上のように構成されており、次に、このリレー選択回路１’の切り換え制御の方法について説明する。
【００２４】
すなわち、グループＩ〜IVごとのメカニカルリレーＭ１〜Ｍ８を一つオンとして、半導体リレーＳ１〜Ｓ４をオンにする。次に、メカニカルリレーＭ１〜Ｍ８をオフとしたのち、半導体リレーＳ１〜Ｓ４をオフとし、グループＩ〜IVごとにメカニカルリレーＭ１〜Ｍ８を一つ作動させると、グループＩ〜IVを切り換えて順次測定ポイントＰ１〜Ｐ８を選択するようにする。
【００２５】
例えば、図１のグループＩのメカニカルリレーＭ１をオンとし、メカニカルリレーＭ２をオフとする。そして、該グループＩに接続された半導体リレーＳ１をオンとする。
【００２６】
このようにメカニカルリレーＭ１〜Ｍ８がオンとなるときには、そのメカニカルリレーＭ１〜Ｍ８に接続された半導体リレーＳ１〜Ｓ４が必ずオフとなっているようにコントロールする。そして、このようにコントロールすることで、メカニカルリレーＭ１〜Ｍ８がオン時点の接点間には、常に電位差が生じないようにして、前記電位差によるラッシュカレントを防止し、寿命の低下を防止する。
【００２７】
また、こうして立ち上がり時間の長いメカニカルリレーＭ１を、図２に示すように、半導体リレーＳ１より先に立ち上げてオン状態を確定させたのち、半導体リレーＳ１をオンとすることで、測定ポイントＰ１を選択する。
【００２８】
このとき、他の半導体リレーＳ２〜Ｓ４はオフとなっており、測定ポイントＰ１の信号のみが測定器２に入力される。
【００２９】
所定のオン（計測）時間の経過後は、メカニカルリレーＭ１をオフとしたのち、半導体リレーＳ１をオフとする。このようにオフ時間の短いメカニカルリレーＭ１を先にオフとすることで、オフ時間の長い半導体リレーＳ１がオフとなる前に半導体リレーＳ１を測定ポイントＰ１から切離し、選択回路をオフとする。
【００３０】
このようにグループＩの選択が済むと、次に、グループIIのメカニカルリレーＭ３をオンにしたのち半導体リレーＳ２をオンにし、メカニカルリレーＭ３をオフにして半導体リレーＳ２をオフにする。その際、あとのグループIIのメカニカルリレーＭ３のオン状態が確定するオン期間を先のメカニカルリレーＭ１のオン期間にオーバーラップさせる。
【００３１】
以下、同様にしてグループIII 、IVも切り換える。
【００３２】
グループＩ〜IVの切り換えが一巡すると、メカニカルリレーＭ１をＭ２に、Ｍ３をＭ４に、Ｍ５をＭ６・・・として繰り返す。
【００３３】
こうしてオーバーラップさせることにより、図２に示すように、例えば、グループＩのメカニカルリレーＭ１がオフとなったときに、あとのグループIIのメカニカルリレーＭ３はオン状態を確立できるので、半導体リレーＳ２をオンにすれば、直ちに測定ポイントＰ３を選択できる。
【００３４】
このように、導通が安定するまでの時間が長く、オフ時間の短いメカニカルリレーＭ１〜Ｍ８と、導通が安定するまでの時間は短いが、オフ時間の長い半導体リレーＳ１〜Ｓ４とを組み合わせ、本来であれば、重ねることのできないメカニカルリレーをオーバラップさせることで、図２のように選択回路１’のスイッチング時間を短縮し、さらに、図２の斜線で示す各半導体リレー（スイッチ）Ｓ１〜Ｓ４の導通をカットして、あたかも半導体リレーＳ１〜Ｓ４のオフ時間を短縮したような結果が得られる。このため、リレー選択回路全体のスイッチング時間を短縮することができる。
【００３５】
また、その際、メカニカルリレーＭ１〜Ｍ８がオンとなるときは、そのメカニカルリレーＭ１〜Ｍ８に接続された半導体リレーＳ１〜Ｓ４が必ずオフとなるようにコントロールすることで、メカニカルリレーＭ１〜Ｍ８の接点にラッシュカレントを流さず、寿命の低下を起こさないようにする。
【００３６】
なお、この実施形態では、選択回路として各グループのメカニカルリレーを２個としてバイナリーツリー状のものを説明したが、これに限定されるものではない。例えば、各グループのメカニカルリレーは２個に限定されるものではなく、これ以上でも以下でもよい。また、各グループ内のメカニカルリレーは同数であってもよいし、異なっていてもよいことは当然である。
【００３７】
【発明の効果】
この発明は、上記のように構成したことにより、リレー選択回路のトータルでのスイッチング時間を短縮できる。
【００３８】
その際、メカニカルリレーをオンする時は、必ずそのメカニカルリレーに接続されている半導体リレーをオフにして、メカニカルリレーの入出力端子間に常に電位差が生じないようにしているため、前記電位差によるラッシュカレンを防止してメカニカルリレーの寿命を延ばすことができる。
【図面の簡単な説明】
【図１】実施形態のブロック図
【図２】実施形態のタイムチャート
【図３】従来例のブロック図
【図４】従来例の作用説明図
【符号の説明】
１リレー選択回路
１’ リレー選択回路
２測定器
３コントロール回路
Ｒリレー回路
Ｍ１〜Ｍ８メカニカルリレー
Ｓ１〜Ｓ４半導体リレー
Ｉ〜IV グループ

Claims

メカニカルリレーを所定数ごとに集めて複数のグループを形成し、その形成した各グループ内のメカニカルリレーの入出力端子の一方を入力とするとともに、他方の端子同士を接続し、その接続した他方の端子をグループごとに設けた半導体リレーの入力側端子と接続し、かつ、その半導体リレーの他方の出力側端子同士を接続して出力とし、
上記一つのグループのメカニカルリレーを一つオンとし、その後、該グループの半導体リレーをオンとして、半導体リレーをオフとする前に、メカニカルリレーをオフとして一つのグループの入力の選択を行い、同様にメカニカルリレー及び半導体リレーのオン・オフをグループを変えて行って順次入力を選択し、その際、あとのグループのメカニカルリレーのオン状態が確定するオン期間を、少なくとも先のグループのメカニカルリレーのオン期間にオーバーラップさせるようにしたリレー選択回路。