JP3557293B2 - 改良型ディジタル通信i/oポート - Google Patents
改良型ディジタル通信i/oポート Download PDFInfo
- Publication number
- JP3557293B2 JP3557293B2 JP22077995A JP22077995A JP3557293B2 JP 3557293 B2 JP3557293 B2 JP 3557293B2 JP 22077995 A JP22077995 A JP 22077995A JP 22077995 A JP22077995 A JP 22077995A JP 3557293 B2 JP3557293 B2 JP 3557293B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- microcontroller
- control signal
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Communication Control (AREA)
- Programmable Controllers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ディジタル通信ポートに関する。
【0002】
【発明の背景】
標準的なシリアル通信プロトコルの一つ(例えば、RS232通信プロトコル)を用いて、マイクロプロセッサ・システムに、外部のマイクロプロセッサ・システムと通信する機能を提供することは知られている。この通信を容易にするために、マイクロプロセッサ・システムに通信ポートを設けることが知られている。標準的な通信プロトコル(例えば、RS232通信プロトコル)を用いて通信の実行が予定される場所では、RS232プロトコルの仕様において指定されている9ピンの通信ポートを設けることが通例となっている。種々の通信プロトコル(例えば、RS232、RS242など)に対応することが望まれている場合には、複数の通信ポートをマイクロプロセッサ制御システムに設けることも知られている。
【0003】
種々の通信プロトコルの仕様がピン・コネクタの互換性を許容する場合には、いずれのプロトコルでもディジタル・メッセージをフォーマットできるように、マイクロコントローラをプログラムすることができることも知られている。ここで説明したタイプのシステムは、各装置がそれ自体の電源供給装置を有し、各装置が専用のシリアル通信ポートによるシリアル通信に委ねられているという点に特徴づけられる。
【0004】
【発明の概要】
本発明の第1の目的は、単一の通信インタフェースを介し、同じ通信プロトコルを使用して、外部装置と標準的な通信を許可するマイクロプロセッサ制御システム、または、選択的に、標準的な通信I/Oインタフェースを介して、マイクロプロセッサ・コントローラと外部装置との間でパラレル通信を行うために、マイクロプロセッサ・コントローラのデータ・バスに直接アクセスを許可するマイクロプロセッサ制御システムを提供することを目的としている。
【0005】
本発明の第2の目的は、第1の動作モードにおいて、RS232またはRS242のような標準的なシリアル通信プロトコルを用い、または、マイクロプロセッサの制御の下で、通信を行う通信ポートを有するマイクロプロセッサ制御システム、または、第2の動作モードにおいて、外部装置がマイクロ制御システムのデータ・バスにパラレル通信によって直接通信されることが可能なマイクロプロセッサ制御システムを提供することにある。
【0006】
本発明の第3の目的は、第2のモードで動作している場合に、外部装置へ動作電力を供給する手段を備えているマイクロプロセッサ・システムを提供することにある。
【0007】
米国特許出願第08/163,629号に開示されているようなマイクロ制御システムは、ディジタル印刷を用いた電子別納証印刷機の制御に使用するようになっている。マイクロプロセッサ・コントローラが、多数の標準的な通信プロトコルのうちの任意の一つを用いて、外部装置と通信することを可能にするために、この制御システムの一部として通信ポートを提供することが望ましい考えられてきた。一方、I/Oポートおよびインタフェースを追加することなく、同一のI/Oポートを利用して、マイクロプロセッサ制御システムとのパラレル通信のためにデータ・バスへの直接アクセスを外部装置に提供することも望まれている。その結果、マイクロプロセッサ制御システムは、プログラム・メモリ、不揮発性メモリおよび特定アプリケーション向け集積回路(ASIC)とバス通信を行うマイクロコントローラを備えている。ASICは、標準通信モジュールおよびアドレス・デコーダを含んでいる。アドレス・デコーダは、標準通信モジュールを作動させるために、標準通信モジュールに制御信号を与える。標準通信モジュール(例えば、RS232通信モジュール)からの出力は、I/Oインタフェースへ導かれる。I/Oインタフェースの出力は、9ピン・カプラに導かれている。
【0008】
前記通信モジュールからの出力のそれぞれは、アドレス・デコード信号に応答して、I/Oインタフェースを介して前記ピン・カプラへ導かれる。選択的に、第2のアドレス・デコード信号に応答して、ピン・カプラの選択されたピンを、ASICの内部バスへ直接通信することができる。これらのピンの他のものは、外部装置に動作電圧を提供する。標準的な通信を行っている間、通常のプロトコルを用いて、I/Oインタフェースは、アドレス・デコーダからの制御信号に応答して、通信モジュールと通信ピンに接続された外部装置との間で可能な標準プロトコル通信を切り換える。一方、第2のモードでは、インタフェースは、アドレス・デコーダからの制御信号に応答して、データ・バスおよび電力供給ラインの各ラインに各I/Oピンを有効にゲートでコントローラするように切り換える。このようにして、マイクロ制御システムと外部マイクロ制御システムとの間の標準シリアル通信、または、マイクロ制御システムと外部装置との間のパラレル通信のために、単一ポートを使用することができる。また、外部装置は、独立した電力供給装置を備える必要がなくなる。
【0009】
【実施例または発明の実施の形態】
図1において、マイクロ制御システム10は、マイクロコントローラ11、ならびにプログラム・メモリ16、不揮発性メモリ19およびASIC15と通信するためのアドレス・バス17を備えている。アドレス・バス17は、ASIC15のアドレス・デコーダ20にも接続されている。ASIC15は、1993年12月9日に米国に出願された米国特許出願第08/163,629号の「プログラム可能な特定アプリケーション向け集積回路を有する電子別納証印刷機用制御システム」(CONTROL SYSTEM FOR AN ELECTRONIC POSTAGE METER HAVING A PROGRAMMABLE APPLICATION SPECIFIC INTEGRATED CIRCUIT)に詳述されているように、この制御システムに関係した種々の機能を実行するための複数のモジュールを備えている。ASIC15に含まれるモジュールの一つは、通信モジュール300 である。この通信モジュール300 は、任意個の標準シリアル通信プロトコルの一つに対応するように任意の適当な設計を有する標準的な通信モジュールとして設計されている。通常の方法では、通信モジュールは、マイクロコントローラ11からのアドレス・データに応じてアドレス・デコーダ20から自身に向けられた制御信号に応答して起動される。一般に、通信モジュール300 は、データ・バスからデータ・メッセージを受け取り、標準プロトコルに一致するように受け取ったデータを符号化し、符号化されたデータを出力する。一方、通信モジュール300 は、マイクロコントローラ11によるアクセスのために、到来したデータを復号する。
【0010】
データ・バス18は、標準的な方法または通常の方法により、通信モジュール300 と通信し、ASIC15の一部であるI/Oインタフェース311 とも通信する。通信バス312 は、通信モジュール300 とI/Oインタフェース311 との間の通信を行うためのものである。I/Oインタフェースからの出力は、I/O通信バス313 によってコネクタ・カプラ26へ導かれている。この好ましい実施形態(実施例)においては、標準RS232プロトコルが予定されており、送信、受信およびステータス制御線とカプラ26との間には、通常の5−12ボルト変換器24が介在しており、送信、受信およびステータス制御線は、カプラ26に向かう前に、この変換器24に入力している。
【0011】
図2および図3を組み合わせて参照し、このI/Oインタフェースは、通常のRS232通信プロトコルに対応した9つのチャネルを有する。論理ブロック(ステップ)340 における標準的な通信の開始は、処理ブロック342 において、マイクロプロセッサ11がアドレス・デコーダ20をアドレス指定し、データ・バスのビット0およびビット1を作動状態(イネーブル:enable)にし、同時に、書込み信号を発行することによって達成される。この処理の結果、処理ブロック344 に示すように、ANDゲート336 、330 および332 が作動状態になる。処理ブロック346 において、レジスタ328 、324 および321 の出力が作動状態にされる。また、処理ブロック348 に示すように、マルチプレクサ326 が入力0を作動状態として選択するように作動状態にされ、マルチプレクサ323 が入力1を作動状態として選択するように作動状態にされる。論理ブロック350 に示すように、方向ゲート334 が作動状態にされる。したがって、標準的な通信は、ブロック352 において作動される。データ・ビットb1が、マイクロプロセッサによって発行されたアドレスに応答し、I/O311 を介した通信の方向を制御するためにゲート334 を作動または不作動(ディセーブル:disable )にすることが分かる。さらに、通信モジュール300 から外部への通信が、マルチプレクサ326 を介して通信バス313 の各通信線用のコネクタ26に導かれることが分かる。受信における通信は、マルチプレクサ323 および324 を介してデータ・バス18に導かれ、通常の方法で通信モジュールに受信される。
【0012】
処理ブロック360 で開始されるバス通信は、処理ブロック362 において、マイクロプロセッサ11がアドレス・デコーダ20をアドレス指定し、データ・バスのビット1を作動状態に、ビット0を不作動状態にそれぞれし、かつ、書込み信号を発行することにより開始される。状態ブロック364 に示す処理は、ANDゲート336 および330 を不作動モードの状態にし、ANDゲート332 を作動状態にする。状態ブロック366 に示すように、レジスタ328 および321 の出力は、不作動にされ、レジスタ324 の出力が作動状態にされる。状態ブロック368 に示すように、マルチプレクサ326 の選択入力1が作動状態であり、マルチプレクサ323 の選択入力I0が作動状態である。状態ブロック370 において、ゲート334 は、外部への通信のために作動状態にされる。その結果、状態ブロック372 に示すように、バス通信が起動される。
【0013】
図1に戻って、RS232用の通常の通信コネクタ・パスは9ピン・コネクタであり、これにより、図3について上述したようなASICに接続されると、バス313 のバス・ラインのそれぞれ一つであるバス・ラインL1〜L9は、RS232標準通信プロトコルについて規定されているような通常の通信接続線として働くことが分かる。外部装置がコネクタ26に接続される本発明のこの実施形態(実施例)においては、通信は6ビットのパラレル通信であり、全てのデータ・ラインが通信には必要ない。これにより、付加的な3本のラインは、データ・バスではなくて、グラウンドに対して+12ボルトおよび−12ボルトを供給する、I/Oポート内の電源供給モジュール、に切り換えることができる。したがって、外部デバイスは、コネクタ26に取り付けられ、電力がメインのマイクロ制御システム10によって供給されてもよい。これにより、外部供給モジュールに対する独立した電力の必要性が軽減される。
【0014】
上記説明は、本発明の好ましい実施例を例示しているにすぎず、本発明を限定するものではない。本発明の全範囲は、特許請求の範囲に述べられている。
【図面の簡単な説明】
【図1】本発明による入出力インタフェースを有するマイクロ制御システムの概略図である。
【図2】本発明によるマルチ・チャネルI/Oインタフェースの一つのチャネルの概略図である。
【図3】本発明によるシリアル通信および標準的な通信の処理状態図である。
【符号の説明】
10 マイクロ制御システム
11 マイクロコントローラ
15 ASIC
16 プログラム・メモリ
17 アドレス・バス
18 データ・バス
19 不揮発性メモリ
20 アドレス・デコーダ
22 電源供給装置
26 コネクタ・カプラ
300 通信モジュール
311 I/Oインタフェース
312 通信バス
313 I/O通信バス
【発明の属する技術分野】
本発明は、ディジタル通信ポートに関する。
【0002】
【発明の背景】
標準的なシリアル通信プロトコルの一つ(例えば、RS232通信プロトコル)を用いて、マイクロプロセッサ・システムに、外部のマイクロプロセッサ・システムと通信する機能を提供することは知られている。この通信を容易にするために、マイクロプロセッサ・システムに通信ポートを設けることが知られている。標準的な通信プロトコル(例えば、RS232通信プロトコル)を用いて通信の実行が予定される場所では、RS232プロトコルの仕様において指定されている9ピンの通信ポートを設けることが通例となっている。種々の通信プロトコル(例えば、RS232、RS242など)に対応することが望まれている場合には、複数の通信ポートをマイクロプロセッサ制御システムに設けることも知られている。
【0003】
種々の通信プロトコルの仕様がピン・コネクタの互換性を許容する場合には、いずれのプロトコルでもディジタル・メッセージをフォーマットできるように、マイクロコントローラをプログラムすることができることも知られている。ここで説明したタイプのシステムは、各装置がそれ自体の電源供給装置を有し、各装置が専用のシリアル通信ポートによるシリアル通信に委ねられているという点に特徴づけられる。
【0004】
【発明の概要】
本発明の第1の目的は、単一の通信インタフェースを介し、同じ通信プロトコルを使用して、外部装置と標準的な通信を許可するマイクロプロセッサ制御システム、または、選択的に、標準的な通信I/Oインタフェースを介して、マイクロプロセッサ・コントローラと外部装置との間でパラレル通信を行うために、マイクロプロセッサ・コントローラのデータ・バスに直接アクセスを許可するマイクロプロセッサ制御システムを提供することを目的としている。
【0005】
本発明の第2の目的は、第1の動作モードにおいて、RS232またはRS242のような標準的なシリアル通信プロトコルを用い、または、マイクロプロセッサの制御の下で、通信を行う通信ポートを有するマイクロプロセッサ制御システム、または、第2の動作モードにおいて、外部装置がマイクロ制御システムのデータ・バスにパラレル通信によって直接通信されることが可能なマイクロプロセッサ制御システムを提供することにある。
【0006】
本発明の第3の目的は、第2のモードで動作している場合に、外部装置へ動作電力を供給する手段を備えているマイクロプロセッサ・システムを提供することにある。
【0007】
米国特許出願第08/163,629号に開示されているようなマイクロ制御システムは、ディジタル印刷を用いた電子別納証印刷機の制御に使用するようになっている。マイクロプロセッサ・コントローラが、多数の標準的な通信プロトコルのうちの任意の一つを用いて、外部装置と通信することを可能にするために、この制御システムの一部として通信ポートを提供することが望ましい考えられてきた。一方、I/Oポートおよびインタフェースを追加することなく、同一のI/Oポートを利用して、マイクロプロセッサ制御システムとのパラレル通信のためにデータ・バスへの直接アクセスを外部装置に提供することも望まれている。その結果、マイクロプロセッサ制御システムは、プログラム・メモリ、不揮発性メモリおよび特定アプリケーション向け集積回路(ASIC)とバス通信を行うマイクロコントローラを備えている。ASICは、標準通信モジュールおよびアドレス・デコーダを含んでいる。アドレス・デコーダは、標準通信モジュールを作動させるために、標準通信モジュールに制御信号を与える。標準通信モジュール(例えば、RS232通信モジュール)からの出力は、I/Oインタフェースへ導かれる。I/Oインタフェースの出力は、9ピン・カプラに導かれている。
【0008】
前記通信モジュールからの出力のそれぞれは、アドレス・デコード信号に応答して、I/Oインタフェースを介して前記ピン・カプラへ導かれる。選択的に、第2のアドレス・デコード信号に応答して、ピン・カプラの選択されたピンを、ASICの内部バスへ直接通信することができる。これらのピンの他のものは、外部装置に動作電圧を提供する。標準的な通信を行っている間、通常のプロトコルを用いて、I/Oインタフェースは、アドレス・デコーダからの制御信号に応答して、通信モジュールと通信ピンに接続された外部装置との間で可能な標準プロトコル通信を切り換える。一方、第2のモードでは、インタフェースは、アドレス・デコーダからの制御信号に応答して、データ・バスおよび電力供給ラインの各ラインに各I/Oピンを有効にゲートでコントローラするように切り換える。このようにして、マイクロ制御システムと外部マイクロ制御システムとの間の標準シリアル通信、または、マイクロ制御システムと外部装置との間のパラレル通信のために、単一ポートを使用することができる。また、外部装置は、独立した電力供給装置を備える必要がなくなる。
【0009】
【実施例または発明の実施の形態】
図1において、マイクロ制御システム10は、マイクロコントローラ11、ならびにプログラム・メモリ16、不揮発性メモリ19およびASIC15と通信するためのアドレス・バス17を備えている。アドレス・バス17は、ASIC15のアドレス・デコーダ20にも接続されている。ASIC15は、1993年12月9日に米国に出願された米国特許出願第08/163,629号の「プログラム可能な特定アプリケーション向け集積回路を有する電子別納証印刷機用制御システム」(CONTROL SYSTEM FOR AN ELECTRONIC POSTAGE METER HAVING A PROGRAMMABLE APPLICATION SPECIFIC INTEGRATED CIRCUIT)に詳述されているように、この制御システムに関係した種々の機能を実行するための複数のモジュールを備えている。ASIC15に含まれるモジュールの一つは、通信モジュール300 である。この通信モジュール300 は、任意個の標準シリアル通信プロトコルの一つに対応するように任意の適当な設計を有する標準的な通信モジュールとして設計されている。通常の方法では、通信モジュールは、マイクロコントローラ11からのアドレス・データに応じてアドレス・デコーダ20から自身に向けられた制御信号に応答して起動される。一般に、通信モジュール300 は、データ・バスからデータ・メッセージを受け取り、標準プロトコルに一致するように受け取ったデータを符号化し、符号化されたデータを出力する。一方、通信モジュール300 は、マイクロコントローラ11によるアクセスのために、到来したデータを復号する。
【0010】
データ・バス18は、標準的な方法または通常の方法により、通信モジュール300 と通信し、ASIC15の一部であるI/Oインタフェース311 とも通信する。通信バス312 は、通信モジュール300 とI/Oインタフェース311 との間の通信を行うためのものである。I/Oインタフェースからの出力は、I/O通信バス313 によってコネクタ・カプラ26へ導かれている。この好ましい実施形態(実施例)においては、標準RS232プロトコルが予定されており、送信、受信およびステータス制御線とカプラ26との間には、通常の5−12ボルト変換器24が介在しており、送信、受信およびステータス制御線は、カプラ26に向かう前に、この変換器24に入力している。
【0011】
図2および図3を組み合わせて参照し、このI/Oインタフェースは、通常のRS232通信プロトコルに対応した9つのチャネルを有する。論理ブロック(ステップ)340 における標準的な通信の開始は、処理ブロック342 において、マイクロプロセッサ11がアドレス・デコーダ20をアドレス指定し、データ・バスのビット0およびビット1を作動状態(イネーブル:enable)にし、同時に、書込み信号を発行することによって達成される。この処理の結果、処理ブロック344 に示すように、ANDゲート336 、330 および332 が作動状態になる。処理ブロック346 において、レジスタ328 、324 および321 の出力が作動状態にされる。また、処理ブロック348 に示すように、マルチプレクサ326 が入力0を作動状態として選択するように作動状態にされ、マルチプレクサ323 が入力1を作動状態として選択するように作動状態にされる。論理ブロック350 に示すように、方向ゲート334 が作動状態にされる。したがって、標準的な通信は、ブロック352 において作動される。データ・ビットb1が、マイクロプロセッサによって発行されたアドレスに応答し、I/O311 を介した通信の方向を制御するためにゲート334 を作動または不作動(ディセーブル:disable )にすることが分かる。さらに、通信モジュール300 から外部への通信が、マルチプレクサ326 を介して通信バス313 の各通信線用のコネクタ26に導かれることが分かる。受信における通信は、マルチプレクサ323 および324 を介してデータ・バス18に導かれ、通常の方法で通信モジュールに受信される。
【0012】
処理ブロック360 で開始されるバス通信は、処理ブロック362 において、マイクロプロセッサ11がアドレス・デコーダ20をアドレス指定し、データ・バスのビット1を作動状態に、ビット0を不作動状態にそれぞれし、かつ、書込み信号を発行することにより開始される。状態ブロック364 に示す処理は、ANDゲート336 および330 を不作動モードの状態にし、ANDゲート332 を作動状態にする。状態ブロック366 に示すように、レジスタ328 および321 の出力は、不作動にされ、レジスタ324 の出力が作動状態にされる。状態ブロック368 に示すように、マルチプレクサ326 の選択入力1が作動状態であり、マルチプレクサ323 の選択入力I0が作動状態である。状態ブロック370 において、ゲート334 は、外部への通信のために作動状態にされる。その結果、状態ブロック372 に示すように、バス通信が起動される。
【0013】
図1に戻って、RS232用の通常の通信コネクタ・パスは9ピン・コネクタであり、これにより、図3について上述したようなASICに接続されると、バス313 のバス・ラインのそれぞれ一つであるバス・ラインL1〜L9は、RS232標準通信プロトコルについて規定されているような通常の通信接続線として働くことが分かる。外部装置がコネクタ26に接続される本発明のこの実施形態(実施例)においては、通信は6ビットのパラレル通信であり、全てのデータ・ラインが通信には必要ない。これにより、付加的な3本のラインは、データ・バスではなくて、グラウンドに対して+12ボルトおよび−12ボルトを供給する、I/Oポート内の電源供給モジュール、に切り換えることができる。したがって、外部デバイスは、コネクタ26に取り付けられ、電力がメインのマイクロ制御システム10によって供給されてもよい。これにより、外部供給モジュールに対する独立した電力の必要性が軽減される。
【0014】
上記説明は、本発明の好ましい実施例を例示しているにすぎず、本発明を限定するものではない。本発明の全範囲は、特許請求の範囲に述べられている。
【図面の簡単な説明】
【図1】本発明による入出力インタフェースを有するマイクロ制御システムの概略図である。
【図2】本発明によるマルチ・チャネルI/Oインタフェースの一つのチャネルの概略図である。
【図3】本発明によるシリアル通信および標準的な通信の処理状態図である。
【符号の説明】
10 マイクロ制御システム
11 マイクロコントローラ
15 ASIC
16 プログラム・メモリ
17 アドレス・バス
18 データ・バス
19 不揮発性メモリ
20 アドレス・デコーダ
22 電源供給装置
26 コネクタ・カプラ
300 通信モジュール
311 I/Oインタフェース
312 通信バス
313 I/O通信バス
Claims (2)
- メモリ・ユニットとバス通信を行うプログラム可能マイクロコントローラと、前記マイクロコントローラに動作電力を供給する動作電力供給装置と、データ・メッセージが所定のシリアル通信プロトコルに適合するようにデータ・メッセージを送受信し、且つ前記受信したデータ・メッセージをデコードする通信モジュールとを有する改良型マイクロ制御システムであって、
コネクタ、および
データバスを介して前記通信モジュールと通信を行う入出力手段であって、前記マイクロコントローラによって生成された選択制御信号に応答し、通信モジュールと前記コネクタとの間で通信を行う第1の動作モード、または、前記データ・バスと前記コネクタとの間で通信を行う第2の動作モードに当該入出力手段をするための入出力手段、を含み、
前記マイクロコントローラが、第1の制御信号または第2の制御信号を生成するようにプログラムされているものであり、前記入出力手段が、前記第1の制御信号に応答して、前記入出力手段を前記第1の動作モードにし、前記第2の制御信号に応答して、前記入出力手段を前記第2の動作モードにするものであり、
前記データバスは、少なくともN本のデータ・ラインを有し、
前記入出力手段は、前記Nよりも3本またはそれ以上多いM本の出力データ・ラインを有し、
前記出力データ・ラインの少なくとも第1の1本が、前記動作電力供給装置に接続されて第1の動作電圧を供給するものであり、前記出力データ・ラインの少なくとも第2の1本が、前記動作電力供給装置に接続されて前記第1の動作電圧とは異なる第2の動作電圧を供給するものであり、前記出力データ・ラインの少なくとも第3の1本が、前記動作電力供給装置に接続されて中立の電圧を供給するものである改良型マイクロ制御システム。 - メモリ・ユニットとバス通信するプログラム可能マイクロコントローラと、バス通信を行うデータバスと、前記マイクロコントローラに動作電力を供給する動作電力供給装置と、前記データ・バスを介して前記マイクロコントローラと通信する通信モジュールであって、コネクタを介して外部装置とデータ・メッセージを送受信し、シリアル通信プロトコルに適合するように前記送信されるデータ・メッセージを符号化し、かつ、前記受信されたデータ・メッセージを復号するための通信モジュールとを有する改良型マイクロ制御システムであって、
前記マイクロコントローラが、第1の制御信号または第2の制御信号を生成するようにプログラムされていて、
複数の切り換え手段を有する入出力インタフェースであって、前記切り換え手段が、前記マイクロコントローラの前記第1の制御信号に応答して、前記切り換え手段を、前記通信モジュールと前記コネクタとの間で通信を行う第1の動作モードにし、前記マイクロコントローラの前記第2の制御信号に応答して、前記切り換え手段を、前記データ・バスと前記コネクタとの間で通信を行う第2の動作モードにするものである入出力インタフェースを含み、
前記データバスは、N本のデータ・ラインを有し、
前記切り換え手段が、複数のM個のスイッチを有し、前記スイッチのN個は、前記データバスの前記データ・ラインのそれぞれ一つと通信するそれぞれの第1のI/Oピンを有し、前記第1のI/OピンのM−N個は、前記電源と通信して、(i)第1の電圧、(ii)前記第1の電圧とは異なる第2の電圧、(iii)中立の電圧を受取り、ここにM−Nは3またはそれより大きく、
前記スイッチのM個が、前記通信モジュールと接続されるそれぞれの第2のI/Oピンを有し、
前記スイッチのM個が、前記コネクタと接続されるそれぞれの第3のI/Oピンを有し、
前記第1のモードでは、前記第1のI/Oのそれぞれが前記第3のI/Oピンと接続され、前記第2のモードでは、前記第2のI/Oピンのそれぞれが前記第3のI/Oピンと接続される改良型マイクロ制御システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/301086 | 1994-09-06 | ||
US08/301,086 US5664123A (en) | 1994-09-06 | 1994-09-06 | Digital communication I/O port |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08172467A JPH08172467A (ja) | 1996-07-02 |
JP3557293B2 true JP3557293B2 (ja) | 2004-08-25 |
Family
ID=23161882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22077995A Expired - Fee Related JP3557293B2 (ja) | 1994-09-06 | 1995-08-29 | 改良型ディジタル通信i/oポート |
Country Status (5)
Country | Link |
---|---|
US (1) | US5664123A (ja) |
EP (1) | EP0701215B1 (ja) |
JP (1) | JP3557293B2 (ja) |
CA (1) | CA2156656C (ja) |
DE (1) | DE69524320T2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6338109B1 (en) * | 1996-08-30 | 2002-01-08 | Cypress Semiconductor Corp. | Microcontroller development system and applications thereof for development of a universal serial bus microcontroller |
DE19737369A1 (de) * | 1997-08-27 | 1999-03-04 | Tq Systems Gmbh | Datenspeicherungs- und Datentransporteinrichtung |
US6651177B1 (en) | 2000-02-10 | 2003-11-18 | Ncr Corporation | Circuit and method of providing power to an external peripheral |
US6880076B2 (en) * | 2001-06-29 | 2005-04-12 | Intel Corporation | System and method for communicating device information between a device and a controller |
US7313707B2 (en) * | 2004-03-09 | 2007-12-25 | Hewlett-Packard Development Company, L.P. | Systems and methods for configuring ports |
EP2099163B1 (de) * | 2008-03-03 | 2011-07-06 | Sick Ag | Redundantes Feldbussystem |
TWI426388B (zh) | 2010-05-20 | 2014-02-11 | Nuvoton Technology Corp | 超級輸入輸出模組、電腦系統及其控制方法 |
CN102831094B (zh) * | 2012-07-26 | 2015-09-16 | Tcl通力电子(惠州)有限公司 | 电子设备及其模拟信号端口复用方法 |
CN103678031B (zh) * | 2012-09-10 | 2016-11-23 | 西门子信号有限公司 | 二乘二取二冗余系统及方法 |
CN105677607B (zh) * | 2015-12-30 | 2019-08-27 | 华自科技股份有限公司 | Spi总线拓扑结构 |
CN107329872A (zh) * | 2017-07-05 | 2017-11-07 | 西安微电子技术研究所 | 一种协处理器的应用验证板 |
CN107844443A (zh) * | 2017-10-20 | 2018-03-27 | Tcl通讯(宁波)有限公司 | 基于mt2503的接口转换方法、智能手表及存储介质 |
US10928088B2 (en) | 2017-11-10 | 2021-02-23 | Johnson Controls Technology Company | HVAC switchable communication bus and power bus control board systems and methods |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4794525A (en) * | 1984-06-07 | 1988-12-27 | Motorola, Inc. | External interface control circuitry for microcomputer systems |
US4706189A (en) * | 1985-06-27 | 1987-11-10 | Brockman David M | Special purpose peripheral circuit and method of connecting the same to a computer |
GB8708031D0 (en) * | 1987-04-03 | 1987-05-07 | Roneo Alcatel Ltd | Franking machine |
US5214785A (en) * | 1989-09-27 | 1993-05-25 | Third Point Systems, Inc. | Controller with keyboard emulation capability for control of host computer operation |
JP2575895B2 (ja) * | 1989-09-29 | 1997-01-29 | 株式会社東芝 | 集積回路の制御信号切換装置 |
US5239627A (en) * | 1991-03-26 | 1993-08-24 | International Business Machines Corporation | Bi-directional parallel printer interface |
US5418911A (en) * | 1992-06-09 | 1995-05-23 | Intel Corporation | Data path switch method and apparatus that provides capacitive load isolation |
US5552991A (en) | 1993-12-09 | 1996-09-03 | Pitney Bowes Inc. | Control system for an electronic pastage meter having a programmable application specific intergrated circuit |
-
1994
- 1994-09-06 US US08/301,086 patent/US5664123A/en not_active Expired - Fee Related
-
1995
- 1995-08-22 CA CA002156656A patent/CA2156656C/en not_active Expired - Fee Related
- 1995-08-29 JP JP22077995A patent/JP3557293B2/ja not_active Expired - Fee Related
- 1995-09-05 EP EP95113907A patent/EP0701215B1/en not_active Expired - Lifetime
- 1995-09-05 DE DE69524320T patent/DE69524320T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69524320T2 (de) | 2002-07-18 |
JPH08172467A (ja) | 1996-07-02 |
US5664123A (en) | 1997-09-02 |
CA2156656C (en) | 1999-02-23 |
CA2156656A1 (en) | 1996-03-07 |
EP0701215B1 (en) | 2001-12-05 |
DE69524320D1 (de) | 2002-01-17 |
EP0701215A1 (en) | 1996-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3557293B2 (ja) | 改良型ディジタル通信i/oポート | |
US7071733B2 (en) | Cross-bar matrix for connecting digital resources to I/O pins of an integrated circuit | |
KR100695437B1 (ko) | 멀티 포트 메모리 소자 | |
US6871253B2 (en) | Data transmission circuit for memory subsystem, has switching circuit that selectively connects or disconnects two data bus segments to respectively enable data transmission or I/O circuit connection | |
JP2969800B2 (ja) | 外部制御多重/非多重アドレス・バスとデータ出力バスを有するデータ処理装置 | |
KR100299149B1 (ko) | I/o핀이n이하인n-비트데이타버스폭을갖는마이크로콘트롤러와그방법 | |
EP1555841B1 (en) | Dual-mode mobile terminal having mode switching circuit | |
US6212591B1 (en) | Configurable I/O circuitry defining virtual ports | |
US6505304B1 (en) | Timer apparatus which can simultaneously control a plurality of timers | |
US5732199A (en) | Control method and device of scanner with built-in plug-and-play printer port | |
US20060031620A1 (en) | Memory controller with a plurality of parallel transfer blocks | |
JP2002251367A (ja) | カードデバイス | |
US8120418B2 (en) | Large-scale integrated circuit | |
JPH0139277B2 (ja) | ||
KR100361511B1 (ko) | 다기능 직렬 통신 인터페이스 장치 | |
JP2886925B2 (ja) | 接続装置 | |
KR100430235B1 (ko) | 시스템보드와서브보드간의데이터전송제어회로 | |
US4695974A (en) | Circuit arrangement for receiving and/or transmitting binary signals serially appearing on the plurality of lines to and from a processing device containing a micro-computer or microprocessor | |
KR900007404B1 (ko) | 범용 디지탈 접속 모듈회로 | |
KR0124185B1 (ko) | 전전자 교환기에 있어서 이중화된 하위프로세서 제어용 그로벌 버스 정합회로 | |
JP2000115041A (ja) | 無線lanシステムの無線通信装置 | |
JPH07182270A (ja) | アドレス・データマルチプレクス制御可能なrom内部回路 | |
KR20030067159A (ko) | 개별 프로토콜 칩셋의 커넥터 연결을 위한 데이터 입출력스위칭 장치 및 방법 | |
KR20010005292A (ko) | 디바이스 제어방법 | |
KR19980029503U (ko) | 컴퓨터 시스템과 내장된 마이컴의 인터페이스 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040517 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |