TWI426388B - 超級輸入輸出模組、電腦系統及其控制方法 - Google Patents
超級輸入輸出模組、電腦系統及其控制方法 Download PDFInfo
- Publication number
- TWI426388B TWI426388B TW099116107A TW99116107A TWI426388B TW I426388 B TWI426388 B TW I426388B TW 099116107 A TW099116107 A TW 099116107A TW 99116107 A TW99116107 A TW 99116107A TW I426388 B TWI426388 B TW I426388B
- Authority
- TW
- Taiwan
- Prior art keywords
- input
- signal
- input signal
- computer system
- controller
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Description
本發明係關於電腦系統之超級輸入輸出模組,特別是有關於使用超級輸入輸出模組對電腦系統內元件進行控制的方法。
目前,部分電腦系統執行開機程序的資料係儲存在電腦系統的串列週邊介面(serial peripheral interface,SPI)快閃記憶體中。因此,當快閃記憶體中的資料更新失敗時,維修工程師必須先拆開電腦系統的主機機殼,並將主機板上SPI快閃記憶體拆焊卸下。接著,維修工程師會利用燒錄器對拆焊下的SPI快閃記憶體進行燒錄,以進行資料更新。接著,維修工程師會將燒錄完成的SPI快閃記憶體焊回主機板上,再裝回電腦系統的主機機殼。因此,傳統上維修工程師需要進行上述繁瑣的步驟才能對SPI快閃記憶體的資料進行更新。此外,要是拆焊或是焊回SPI快閃記憶體的動作失敗,則會造成電腦系統無法正常工作。
因此,需要一種控制方法能在不裝卸電腦系統的主機機殼的情況下,對電腦系統內部元件進行控制、除錯或燒錄等動作。
本發明實施例提供一種超級輸入輸出模組,用以控制一電腦系統的至少一輸入輸出埠。上述超級輸入輸出模組包括:一控制器,用以支援對應於上述輸入輸出埠的功能;一信號偵測器,用以接收來自上述輸入輸出埠的一輸入信號,並偵測上述輸入信號中是否具有一識別碼,當上述信號偵測器偵測到上述識別碼時,依據上述識別碼產生一選擇信號;以及,一選擇器,接收上述選擇信號並據此選擇性地提供上述輸入信號至上述控制器以及上述電腦系統的一功能電路之一者。
再者,本發明實施例提供一種電腦系統,包括:至少一輸入輸出埠,用以接收一輸入信號;一超級輸入輸出模組;以及,一功能電路。上述超級輸入輸出模組包括;一控制器,用以支援對應於上述輸入輸出埠的功能;一信號偵測器,用以偵測上述輸入信號中是否具有一識別碼,當上述信號偵測器偵測到上述識別碼時,將根據上述識別碼產生一選擇信號;以及,一選擇器。上述選擇器根據上述選擇信號,選擇性地提供上述輸入信號至上述控制器以及上述功能電路之一者。
再者,本發明實施例提供一種控制方法,適用於具有一超級輸入輸出晶片之一電腦系統。上述控制方法包括:經由上述電腦系統的一輸入輸出埠,接收一第一輸入信號,其中上述輸入輸出埠耦接於上述超級輸入輸出晶片;偵測上述第一輸入信號的識別碼;以及,根據偵測到之上述第一輸入信號的識別碼,選擇性地提供上述第一輸入信號至一控制器以及一功能電路之一者。上述控制器係設置於上述超級輸入輸出晶片內並支援對應於上述輸入輸出埠的功能。
透過本發明上述實施例所述之內容,使用者可直接對電腦系統內部元件進行控制、除錯與燒錄之動作。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉出實施例,並配合所附圖式,作詳細說明如下:
實施例:
在如桌上型電腦、筆記型電腦等之電腦系統中,超級輸入輸出(Super I/O)模組包含不同輸入輸出控制器在內,其可分別控制電腦系統的PS/2埠、序列埠、並列埠、遊戲埠等介面,以便與電腦系統的周邊裝置進行通信。前述之輸入輸出控制器例如可為PS/2埠控制器、序列埠控制器、並列埠控制器、遊戲埠控制器,其中,PS/2埠控制器可用來控制與PS/2連結之鍵盤以及滑鼠,而並列埠控制器可用來控制與並列埠連結的印表機。
第1圖係顯示根據本發明一實施例所述之電腦系統100。電腦系統100包括輸入輸出埠110、超級輸入輸出模組(Super I/O)120、串列週邊介面(SPI)快閃記憶體130、聯合測試工作組(Joint Test Action Group,JTAG)電路/匯流排140以及通用非同步接收發送器(Universal asynchronous receiver/transmitter,UART)150。超級輸入輸出模組120係設置於一超級輸入輸出晶片內,其中超級輸入輸出模組120包括信號偵測器122、選擇器124以及對應於輸入輸出埠110的控制器126。舉例來說,輸入輸出埠110可以是連接滑鼠與鍵盤的PS/2埠,而控制器126可為PS/2埠控制器,用來接收自滑鼠160與鍵盤180的信號(例如資料DATA與時脈CLK)並進行處理。在此實施例中,雖然是以PS/2埠做為例子來說明,然其並非用以限定本發明。在另一實施例中,輸入輸出埠110可以是電腦系統100的序列埠、並列埠、遊戲埠等其他輸入輸出埠,而控制器126可依輸入輸出埠110的類別可為序列埠控制器、並列埠控制器、遊戲埠控制器等其他輸入輸出埠控制器。此外,為了簡化說明,電腦系統100的中央處理器、北橋晶片、南橋晶片、電源模組(未顯示)等其他電路將不進一步描述。
在第1圖中,當經由輸入輸出埠110接收到輸入信號Sin時,信號偵測器122會先判斷輸入信號Sin是否具有特定的識別碼。舉例來說,若連接於輸入輸出埠110為模擬器170時,則模擬器170會經由輸入輸出埠110提供具有特定識別碼的信號至電腦系統100,以便對電腦系統100中的電路進行控制、除錯或燒錄等動作。在此實施例中,模擬器170可經由輸入輸出埠110對SPI快閃記憶體130、JTAG電路140以及通用非同步接收發送器150進行控制。若連接於輸入輸出埠110為滑鼠160或/及鍵盤時,則由輸入輸出埠110所接收到的信號就不具有特定識別碼。於是,信號偵測器122將不提供選擇信號Sel至選擇器124,在此情形下,選擇器124將維持在前一次控制、除錯或燒錄之功能選項,而不進行任何功能之切換。
參考第2圖,第2圖係顯示根據本發明一實施例所述之識別碼表,其描述電腦系統內不同電路所對應的識別碼。
同時參考第1圖及第2圖,當模擬器170要透過輸入輸出埠110對SPI快閃記憶體130進行燒錄時,可提供具有識別碼ID1的輸入信號Sin至超級輸入輸出模組120。接著,信號偵測器122會判斷輸入信號Sin是否具有特定識別碼,並識別出輸入信號Sin的識別碼為ID1。接著,信號偵測器122會根據識別碼ID1產生選擇信號Sel來控制選擇器124進行切換,以便將輸入信號Sin提供至SPI快閃記憶體130,而非將輸入信號Sin提供至控制器126等電路。在一實施例中,選擇器124可為解多工器(demultiplexer)。因此,在信號偵測器122尚未識別出下一個識別碼之前,選擇器124會將來自模擬器170的信號依序傳送至SPI快閃記憶體130。於是,使用者便可在不拆裝電腦系統100之機殼的情況下,對儲存在SPI快閃記憶體130內的資料(例如基本輸入輸出系統(BIOS))進行更新。相似地,模擬器170亦可傳送具有識別碼ID2的輸入信號Sin至超級輸入輸出模組120。接著,信號偵測器122會識別出該識別碼為ID2,並控制選擇器124將來自輸入輸出埠110的信號提供至JTAG電路140,以便透過JTAG電路140對電腦系統100內的部分電路進行除錯。再者,模擬器170亦可傳送具有識別碼ID3的輸入信號Sin至超級輸入輸出模組120。接著,信號偵測器122會識別出該識別碼為ID3,並控制選擇器124將來自輸入輸出埠110的信號提供至用非同步接收發送器150以進行通信。前述之JTAG電路140亦可位於超級輸入輸出模組120中,用以對超級輸入輸出模組中的微控制器(未繪示)進行除錯。同樣的,前述之通用非同步接收發收器150亦可位於超級輸入輸出模組120中。
在一實施例中,在提供特定識別碼之前,模擬器170可先傳送特定檢測碼至超級輸入輸出模組120。檢測碼例如可為循環冗餘檢測碼(Cyclic Redundancy Check,CRC),以加快信號偵測器122對特定識別碼的判斷速度,其中特定檢測碼的長度可根據實際應用而決定。舉例來說,若特定檢測碼為64k位元的CRC16碼,則信號偵測器122會在接收到上述CRC16碼之後,才會進一步對輸入信號Sin進行判斷,以便識別出輸入信號Sin的識別碼。因此,在未接收到CRC16碼的情況下,信號偵測器122可不對輸入信號Sin的識別碼進行判斷。在第1圖中,超級輸入輸出模組120、SPI快閃記憶體130、JTAG電路140以及通用非同步接收發送器150可設置在不同晶片中。然而,在一實施例中,超級輸入輸出模組120可與模擬器170所欲控制之其他電路設置在同一晶片中。
值得注意的是,模擬器170在完成對其他電路的控制、除錯或燒錄等動作之後,可於中斷與電腦系統100的連結之前,先傳送具有識別碼ID0的輸入信號Sin至超級輸入輸出模組120,以便控制選擇器124將後續的輸入信號傳送至控制器126,使得滑鼠160或/與鍵盤180在重新連結上電腦系統100之後能正常操作。
第3圖係顯示根據本發明一實施例所述之控制方法,適用於具有超級輸入輸出晶片之電腦系統。首先,在步驟S302,經由電腦系統的的輸入輸出埠(例如第1圖的110)接收輸入信號Sin。接著,在步驟S304,超級輸入輸出晶片內的信號偵測器(例如第1圖的122)會對輸入信號Sin進行偵測,以便判斷輸入信號Sin是否具有特定檢測碼。若否,則超級輸入輸出晶片內的選擇器(例如第1圖的124)會直接將輸入信號Sin傳送至先前所選定的功能電路以進行後續處理(步驟S306)。反之,若輸入信號Sin具有特定檢測碼,則超級輸入輸出晶片內的信號偵測器會繼續識別出輸入信號Sin的識別碼(步驟S308)。接著,在超級輸入輸出晶片中,信號偵測器會根據上述識別碼來控制/切換選擇器,使得選擇器能將輸入信號Sin傳送至對應於上述識別碼的功能電路內以進行後續處理(步驟S310)。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...電腦系統
110...輸入輸出埠
120...超級輸入輸出模組
122...信號偵測器
124...選擇器
126...控制器
130...SPI快閃記憶體
140...JTAG電路
150...通用非同步接收發送器
160...滑鼠
170...模擬器
180...鍵盤
Sel...選擇信號
以及
Sin...輸入信號
第1圖係顯示根據本發明一實施例所述之電腦系統;
第2圖係顯示根據本發明一實施例所述之識別碼表,其描述電腦系統內不同電路所對應的識別碼;以及
第3圖係顯示根據本發明一實施例所述之控制方法,適用於具有超級輸入輸出晶片之電腦系統。
100...電腦系統
110...輸入輸出埠
120...超級輸入輸出模組
122...信號偵測器
124...選擇器
126...控制器
130...SPI快閃記憶體
140...JTAG電路
150...通用非同步接收發送器
160...滑鼠
170...模擬器
180...鍵盤
Sel...選擇信號
Sin...輸入信號
Claims (12)
- 一種超級輸入輸出模組,用以控制一電腦系統的至少一輸入輸出埠,上述超級輸入輸出模組包括:一控制器,用以支援對應於上述輸入輸出埠的功能;一信號偵測器,用以接收來自上述輸入輸出埠的一輸入信號,並偵測上述輸入信號中是否具有一識別碼,當上述信號偵測器偵測到上述識別碼時,依據上述識別碼產生一選擇信號;以及一選擇器,接收上述選擇信號並據此選擇性地提供上述輸入信號至上述控制器以及上述電腦系統的一功能電路之一者。
- 如申請專利範圍第1項所述之超級輸入輸出模組,其中上述控制器為一序列埠控制器、一並列埠控制器、一PS/2埠控制器以及一遊戲埠控制器之一者,用以控制與上述控制器相對應之上述輸入輸出埠。
- 如申請專利範圍第2項所述之超級輸入輸出模組,其中上述功能電路為上述電腦系統的一串列週邊介面快閃記憶體、一聯合測試工作組電路或是一通用非同步接收發送器。
- 如申請專利範圍第1項所述之超級輸入輸出模組,其中上述信號偵測器判斷上述輸入信號是否具有一特定檢測碼,以及當上述輸入信號具有上述特定檢測碼時,上述信號偵測器更判斷上述輸入信號是否具有上述識別碼,以便產生上述選擇信號。
- 一種電腦系統,包括:至少一輸入輸出埠,用以接收一輸入信號;一超級輸入輸出模組,包括;一控制器,用以支援對應於上述輸入輸出埠的功能;一信號偵測器,用以偵測上述輸入信號中是否具有一識別碼,當上述信號偵測器偵測到上述識別碼時,將根據上述識別碼產生一選擇信號;以及一選擇器;以及一功能電路,其中上述選擇器根據上述選擇信號,選擇性地提供上述輸入信號至上述控制器以及上述功能電路之一者。
- 如申請專利範圍第5項所述之電腦系統,其中上述功能電路為一串列週邊介面快閃記憶體、一聯合測試工作組電路或是一通用非同步接收發送器。
- 如申請專利範圍第5項所述之電腦系統,其中上述信號偵測器判斷上述輸入信號是否具有一特定檢測碼,以及當上述輸入信號具有上述特定檢測碼時,上述信號偵測器更偵測上述輸入信號的上述識別碼,以產生上述選擇信號。
- 如申請專利範圍第5項所述之電腦系統,其中上述功能電路係設置於上述超級輸入輸出模組之外。
- 一種控制方法,適用於具有一超級輸入輸出晶片之一電腦系統,包括:經由上述電腦系統的一輸入輸出埠,接收一第一輸入信號,其中上述輸入輸出埠耦接於上述超級輸入輸出晶片;偵測上述第一輸入信號的識別碼;以及根據偵測到之上述第一輸入信號的識別碼,選擇性地提供上述第一輸入信號至一控制器以及一功能電路之一者,其中上述控制器係設置於上述超級輸入輸出晶片內並支援對應於上述輸入輸出埠的功能。
- 如申請專利範圍第9項所述之控制方法,更包括:於偵測上述識別碼前,偵測上述第一輸入信號是否具有一特定檢測碼。
- 如申請專利範圍第9項所述之控制方法,更包括:經由上述電腦系統的上述輸入輸出埠,接收一第二輸入信號;判斷上述第二輸入信號是否具有一特定檢測碼;當上述第二輸入信號不具有上述特定檢測碼時,提供上述第二輸入信號至上述控制器以及上述功能電路之該者。
- 如申請專利範圍第11項所述之控制方法,更包括:當上述第二輸入信號具有上述特定檢測碼時,偵測上述第二輸入信號的識別碼;以及根據偵測到之上述第二輸入信號的識別碼,選擇性地提供上述第二輸入信號至上述控制器以及上述功能電路之一者。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099116107A TWI426388B (zh) | 2010-05-20 | 2010-05-20 | 超級輸入輸出模組、電腦系統及其控制方法 |
US13/101,876 US8700826B2 (en) | 2010-05-20 | 2011-05-05 | Controller, computer system and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099116107A TWI426388B (zh) | 2010-05-20 | 2010-05-20 | 超級輸入輸出模組、電腦系統及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201142598A TW201142598A (en) | 2011-12-01 |
TWI426388B true TWI426388B (zh) | 2014-02-11 |
Family
ID=44973419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099116107A TWI426388B (zh) | 2010-05-20 | 2010-05-20 | 超級輸入輸出模組、電腦系統及其控制方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8700826B2 (zh) |
TW (1) | TWI426388B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI579768B (zh) * | 2016-01-12 | 2017-04-21 | 英業達股份有限公司 | 複雜可程式邏輯裝置之韌體之更新系統及其更新方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10754747B2 (en) | 2015-09-25 | 2020-08-25 | Hewlett-Packard Development Company, L.P. | Physical port information associated with system identifiers |
CN111610732B (zh) * | 2020-04-28 | 2021-09-24 | 同方泰德国际科技(北京)有限公司 | 更换可配置型输入/输出模块的方法、装置及设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5359604A (en) * | 1991-06-21 | 1994-10-25 | Fujitsu Limited | Input-output signal control apparatus |
US5664123A (en) * | 1994-09-06 | 1997-09-02 | Pitney Bowes Inc. | Digital communication I/O port |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1988009590A1 (en) * | 1987-05-29 | 1988-12-01 | Fujitsu Limited | Method and system for checking errors of signal being transferred through transmission line |
US6336195B1 (en) | 1999-04-14 | 2002-01-01 | Compal Electronics, Inc. | Method for debugging keyboard basic input/output system (KB-BIOS) in a development notebook computing system |
US6732301B1 (en) * | 2000-03-06 | 2004-05-04 | Hewlett-Packard Development Company, L.P. | Serial bus diagnostic port of a digital system |
US6751569B2 (en) * | 2001-01-26 | 2004-06-15 | Dell Products L.P. | System and method for receiving information from a test apparatus |
US20030120970A1 (en) * | 2001-12-24 | 2003-06-26 | Chih-Yung Chen | Method and apparatus for debugging an electronic product using an internal I/O port |
US6792378B2 (en) * | 2002-11-21 | 2004-09-14 | Via Technologies, Inc. | Method for testing I/O ports of a computer motherboard |
US7313707B2 (en) * | 2004-03-09 | 2007-12-25 | Hewlett-Packard Development Company, L.P. | Systems and methods for configuring ports |
-
2010
- 2010-05-20 TW TW099116107A patent/TWI426388B/zh active
-
2011
- 2011-05-05 US US13/101,876 patent/US8700826B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5359604A (en) * | 1991-06-21 | 1994-10-25 | Fujitsu Limited | Input-output signal control apparatus |
US5664123A (en) * | 1994-09-06 | 1997-09-02 | Pitney Bowes Inc. | Digital communication I/O port |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI579768B (zh) * | 2016-01-12 | 2017-04-21 | 英業達股份有限公司 | 複雜可程式邏輯裝置之韌體之更新系統及其更新方法 |
Also Published As
Publication number | Publication date |
---|---|
US8700826B2 (en) | 2014-04-15 |
US20110289246A1 (en) | 2011-11-24 |
TW201142598A (en) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8386764B2 (en) | BIOS architecture | |
US7810004B2 (en) | Integrated circuit having a subordinate test interface | |
JP6594972B2 (ja) | 電子システムにおけるマルチインターフェースデバッギングのための組込みユニバーサルシリアルバス(usb)デバッグ(eud) | |
US7353315B2 (en) | Bus controller with virtual bridge | |
KR20110121357A (ko) | 디버깅 기능을 지원하는 타겟 장치 및 그것을 포함하는 테스트 시스템 | |
KR20110124617A (ko) | 시스템-온-칩 및 그것의 디버깅 방법 | |
TWI700581B (zh) | 伺服器及其偵錯方法 | |
JP2006244416A (ja) | マスターノード及びスレーブノードを有する電子装置システム | |
KR20150067896A (ko) | 직렬 통신 테스트 장치, 시스템 및 방법 | |
TWI426388B (zh) | 超級輸入輸出模組、電腦系統及其控制方法 | |
TW201706864A (zh) | 在計算裝置上的埠選擇技術 | |
TW201329725A (zh) | 超級輸入輸出模組及其控制方法 | |
US8015448B2 (en) | System and method for conducting BIST operations | |
JP5259080B2 (ja) | 診断モード切り替え装置及びその方法 | |
TW201439750A (zh) | 通用序列匯流排測試裝置 | |
CN110955565A (zh) | 服务器及其侦错方法 | |
TWI541646B (zh) | 偵錯系統及其控制方法 | |
US7409469B2 (en) | Multi-chip digital system having a plurality of controllers with input and output pins wherein self-identification signal are received and transmitted | |
CN102253907B (zh) | 超级输入输出模块、电脑系统及其控制方法 | |
US7689865B2 (en) | Middlesoft commander | |
JP4466372B2 (ja) | マイクロプロセッサのモニタ回路により伝送されるメッセージの時間的相関 | |
CN111338993B (zh) | 硬盘控制系统 | |
TWI685748B (zh) | 硬碟控制系統 | |
US20070168765A1 (en) | Method for detecting and transmitting error messages | |
KR20050072615A (ko) | Usb포트 검사장치 |