JP3556814B2 - フィールドシールド分離トランジスタ - Google Patents
フィールドシールド分離トランジスタ Download PDFInfo
- Publication number
- JP3556814B2 JP3556814B2 JP29089997A JP29089997A JP3556814B2 JP 3556814 B2 JP3556814 B2 JP 3556814B2 JP 29089997 A JP29089997 A JP 29089997A JP 29089997 A JP29089997 A JP 29089997A JP 3556814 B2 JP3556814 B2 JP 3556814B2
- Authority
- JP
- Japan
- Prior art keywords
- edge
- field shield
- contact pad
- oxide film
- diffusion layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、周囲からフィールドシールド分離されたトランジスタに関する。
【０００２】
【従来の技術】
図１８はゲートアレイに対して、従来のフィールドシールド分離の手法を適用した態様を示す平面図であり、図１９は図１８における切断線ＸＩＸ−ＸＩＸにおける断面を示す断面図である。但し、図面の繁雑を避けるため、図１８においては後述するゲート酸化膜３を省略して描いている。
【０００３】
埋め込み酸化層１上にはＳＯＩ構造を成すシリコン層２が形成されており、シリコン層２の上にはそれぞれが酸化膜６１，６２に包埋された、一対のフィールドシールドゲート電極４１，４２が設けられている。フィールドシールドゲート電極４１の上方にはゲート電極５ａ，５ｂの有するコンタクトパッド５１ａ，５１ｂが、フィールドシールドゲート電極４２の上方にはゲート電極５ａ，５ｂの有するコンタクトパッド５２ａ，５２ｂが、それぞれ設けられている。
【０００４】
ゲート電極５ａはコンタクトパッド５１ａ，５２ａを互いに連結する連結部５３ａを、ゲート電極５ｂはコンタクトパッド５１ｂ，５２ｂを互いに連結する連結部５３ｂを、それぞれ更に備えている。
【０００５】
酸化膜６１，６２のエッジのうち、隣接するエッジＳ１，Ｓ２の間には、ゲート酸化膜３が設けられている。そしてゲート酸化膜３の下方のシリコン層２には、連結部５３ａ，５３ｂの直下を除いて、ドレイン、ソースの何れとしても機能し得る拡散層２１，２２，２３が形成されている。
【０００６】
拡散層２１，２２及び連結部５３ａ、拡散層２２，２３及び連結部５３ｂは、それぞれがＭＯＳトランジスタを形成している。これらのＭＯＳトランジスタはフィールドシールドゲート電極４１，４２に所定の電位が供給されることによって、図１８に示された左右からの分離が行われる。
【０００７】
ゲートアレイに対する従来のフィールドシールド分離においては、ゲート電極５ａに関して言えば、コンタクトパッド５１ａ，５２ａがそれぞれフィールドシールドゲート電極４１，４２の直上の領域に収まるように配置されていた。具体的には、コンタクトパッド５１ａの左側のエッジＥ１はフィールドシールドゲート電極４１の左側のエッジＦ１よりも距離ｄ１だけ右側に、コンタクトパッド５１ａの右側のエッジＥ２はフィールドシールドゲート電極４１の右側のエッジＦ２よりも距離ｄ２だけ左側に、コンタクトパッド５２ａの左側のエッジＥ３はフィールドシールドゲート電極４２の左側のエッジＦ３よりも距離ｄ３だけ右側に、コンタクトパッド５２ａの右側のエッジＥ４はフィールドシールドゲート電極４２の右側のエッジＦ４よりも距離ｄ４だけ左側に、それぞれ位置していた。但し、ここで距離とは平面図における左右の位置の相違を示すものである。換言すればシリコン層２の広がる方向とは直交した方向、即ちシリコン層２の厚さ方向から見た場合における、シリコン層２の広がる方向での距離を示している。以下の記載においても同様である。
【０００８】
フィールドシールドゲート電極４１，４２と、ゲート電極５ａ，５ｂとは互いに異なる工程で形成されるので、両者の間で位置合わせが必要であり、コンタクトパッド５１ａ，５１ｂ，５２ａ，５２ｂがフィールドシールドゲート電極４１，４２直上において位置するように、上記距離ｄ１〜ｄ４がマージンとして採用されていた。
【０００９】
【発明が解決しようとする課題】
しかし、かかるマージンの採用は左右方向における長さが多く必要となり、面積を有効に利用できない、換言すればチップの面積が増大してしまうという問題点があった。
【００１０】
本発明は上記問題点を解決するためになされたもので、マージンを変更することにより、面積を有効に利用することができるフィールドシールド分離トランジスタを提供することを目的としている。
【００１１】
【課題を解決するための手段】
この発明のうち請求項１にかかるものは、互いに直交する第１及び第２の方向に広がる半導体層において、前記第１の方向に並んで形成された第１及び第２の拡散層と、前記第１拡散層と前記第２の拡散層との間の前記半導体層上に設けられたゲート酸化膜と、前記ゲート酸化膜の上に形成された連結部と、第１のコンタクトパッドとを有し、前記第１及び第２の拡散層と共にＭＯＳトランジスタを構成するゲート電極と、前記第２の方向において前記第１及び第２の拡散層に対して第１の側に設けられた第１のフィールドシールド電極とを備える、フィールドシールド分離トランジスタである。ここで前記第１のフィールドシールド電極は、前記第２の方向において並ぶ第１及び第２のエッジを有し、前記第１のコンタクトパッドは、前記第２の方向において並ぶ第１及び第２のエッジを含む。そして前記第１及び第２の方向のいずれにも直交する第３の方向から見た場合に、前記第１のフィールドシールド電極の前記第２のエッジは前記第１のフィールドシールド電極の前記第１のエッジよりも前記第１及び第２の拡散層に近く、前記第１のコンタクトパッドの前記第２のエッジは前記第１のコンタクトパッドの前記第１のエッジよりも前記第１及び第２の拡散層に近く、前記第１のコンタクトパッドの前記第２のエッジは前記第１のフィールドシールド電極の前記第２のエッジよりも前記第１及び第２の拡散層に近い。
【００１２】
この発明のうち請求項２にかかるものは、請求項１記載のフィールドシールド分離トランジスタであって、前記第３の方向から見た場合に、前記第１のフィールドシールド電極の前記第１のエッジは前記第１のコンタクトパッドの前記第１のエッジよりも前記第１及び第２の拡散層に近い。
【００１３】
この発明のうち請求項３にかかるものは、互いに直交する第１及び第２の方向に広がる半導体層において、前記第１の方向に並んで形成された第１及び第２の拡散層と、前記第１拡散層と前記第２の拡散層との間の前記半導体層上に設けられたゲート酸化膜と、前記ゲート酸化膜の上に形成された連結部と、第１のコンタクトパッドとを有し、前記第１及び第２の拡散層と共にＭＯＳトランジスタを構成するゲート電極と、前記第２の方向において前記第１及び第２の拡散層に対して第１の側に設けられた第１のフィールドシールド電極とを備える、フィールドシールド分離トランジスタである。ここで前記第１のフィールドシールド電極は前記第２の方向において並ぶ第１及び第２のエッジを有し、前記第１のコンタクトパッドは前記第２の方向において並ぶ第１及び第２のエッジを含む。そして前記第１及び第２の方向のいずれにも直交する第３の方向から見た場合に、前記第１のフィールドシールド電極の前記第２のエッジは前記第１のフィールドシールド電極の前記第１のエッジよりも前記第１及び第２の拡散層に近く、前記第１のコンタクトパッドの前記第２のエッジは前記第１のコンタクトパッドの前記第１のエッジよりも前記第１及び第２の拡散層に近く、前記第１のフィールドシールド電極の前記第１のエッジは前記コンタクトパッドの前記第１のエッジよりも前記第１及び第２の拡散層に近い。
【００１４】
この発明のうち請求項４にかかるものは、請求項３記載のフィールドシールド分離トランジスタであって、前記第２の方向において前記第１及び第２の拡散層に対して第１の側と反対の第２の側に設けられた第２のフィールドシールド電極を更に備える。ここで前記ゲート電極は第２のコンタクトパッドを更に有し、前記第２のフィールドシールド電極は前記第２の方向において並ぶ第１及び第２のエッジを有し、前記第２のコンタクトパッドは前記第２の方向において並ぶ第１及び第２のエッジを含む。そして前記第３の方向から見た場合に、前記第２のフィールドシールド電極の前記第１のエッジは前記第２のフィールドシールド電極の前記第２のエッジよりも前記第１及び第２の拡散層に近く、前記第２のコンタクトパッドの前記第１のエッジは前記第２のコンタクトパッドの前記第２のエッジよりも前記第１及び第２の拡散層に近く、前記第２のコンタクトパッドの前記第１のエッジは前記第２のフィールドシールド電極の前記第１のエッジよりも前記第１及び第２の拡散層に近い。
【００１５】
この発明のうち請求項５にかかるものは、請求項３記載のフィールドシールド分離トランジスタであって、前記第３の方向から見た場合に、前記第１のコンタクトパッドの前記第２のエッジは前記第１のフィールドシールド電極の前記第２のエッジよりも前記第１及び第２の拡散層に近い。
【００１６】
この発明のうち請求項６にかかるものは、請求項１ないし請求項５のいずれか一つに記載のフィールドシールド分離トランジスタであって、前記第１のフィールドシールド電極は、前記第１のコンタクトパッドの下方において第１の酸化膜に包埋される。ここで前記第１の酸化膜は前記第２の方向において並ぶ第１及び第２のエッジを有する。そして前記第３の方向から見た場合に、前記第１の酸化膜の前記第２のエッジは前記第１の酸化膜の前記第１のエッジよりも前記第１及び第２の拡散層に近く、前記第１のコンタクトパッドの前記第１のエッジは前記第１の酸化膜の前記第１のエッジよりも前記第１及び第２の拡散層に近く、前記第１の酸化膜の前記第２のエッジは前記第１のコンタクトパッドの前記第２のエッジよりも前記第１及び第２の拡散層に近い。
【００１７】
この発明のうち請求項７にかかるものは、請求項６記載のフィールドシールド分離トランジスタであって、前記第１の酸化膜の前記第１及び第２のエッジの内の少なくとも一方の近傍において、前記第１の酸化膜の外形が前記半導体層に向かって凸となる。
【００１８】
この発明のうち請求項８にかかるものは、請求項４記載のフィールドシールド分離トランジスタであって、前記第２のフィールドシールド電極は、前記第２のコンタクトパッドの下方において第２の酸化膜に包埋される。ここで、前記第２の酸化膜は前記第２の方向において並ぶ第１及び第２のエッジを有する。そして前記第３の方向から見た場合に、前記第２の酸化膜の前記第１のエッジは前記第１の酸化膜の前記第２のエッジよりも前記第１及び第２の拡散層に近く、前記第２のコンタクトパッドの前記第２のエッジは前記第２の酸化膜の前記第２のエッジよりも前記第１及び第２の拡散層に近く、前記第２の酸化膜の前記第１のエッジは前記第２のコンタクトパッドの前記第１のエッジよりも前記第１及び第２の拡散層に近い。
【００１９】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１にかかる、フィールドシールド分離トランジスタを示す平面図であり、図２は図１における切断線ＩＩ−ＩＩにおける断面を示す断面図である。但し、図面の繁雑を避けるため、図１においてはゲート酸化膜３を省略して描いている。
【００２０】
図１及び図２に示されたフィールドシールド分離トランジスタも、図１８及び図１９に示された構成と同様にゲートアレイにおいて設けられており、ゲート電極５ａ，５ｂと、フィールドシールドゲート電極４１，４２との水平方向の位置関係のみが異なる。本発明でいう位置関係とは、位置のみならず寸法をも含む意味である。
【００２１】
フィールドシールドゲート電極４１，４２の厚さｔ２は５００オングストロームに、フィールドシールドゲート電極４１，４２とコンタクトパッド５１ａ，５２ａとの間の酸化膜６１，６２の厚さｔ１は１０００オングストロームに、フィールドシールドゲート電極４１，４２とシリコン層２との間の酸化膜６１，６２の厚さｔ３は２００オングストロームに、それぞれ一例として設定される。また、フィールドシールドゲート電極４１，４２に関してサイドウォールとなっている部分、例えばフィールドシールドゲート電極４２の右側のエッジＥ４から、酸化膜６２の拡散層２１〜２３よりも遠い方のエッジＳ８までの距離ｗは、例えば０．２μｍに設定される。
【００２２】
本実施の形態においては、コンタクトパッド５１ａ，５２ａが図１８に示された態様と比較して拡散領域２１〜２３の方へ寄っている。具体的には、コンタクトパッド５１ａの左側のエッジＥ１はフィールドシールドゲート電極４１の左側のエッジＦ１よりも距離ｄ５だけ右側に、コンタクトパッド５１ａの右側のエッジＥ２はフィールドシールドゲート電極４１の右側のエッジＦ２よりも距離ｄ６だけ右側に、コンタクトパッド５２ａの左側のエッジＥ３はフィールドシールドゲート電極４２の左側のエッジＦ３よりも距離ｄ７だけ左側に、コンタクトパッド５２ａの右側のエッジＥ４はフィールドシールドゲート電極４２の右側のエッジＦ４よりも距離ｄ８だけ左側に、それぞれ位置している。
【００２３】
このようにゲート電極５ａとフィールドシールドゲート電極４１，４２との位置関係を設定することにより、コンタクトパッド５１ａの右側のエッジＥ２とコンタクトパッド５２ａの左側のエッジＥ３を、それぞれｄ２＋ｄ６及びｄ３＋ｄ７だけ拡散層２１〜２３側に近く配置することができる。
【００２４】
例えば距離ｄ２，ｄ３がいずれも０．２μｍで、距離ｄ６，ｄ７がいずれも０．０５μｍとすれば、合計０．５μｍだけ、コンタクトパッド５１ａの右側のエッジＥ２とコンタクトパッド５２ａの左側のエッジＥ３との間隔を狭めることができる。つまり、ソースとドレインとが並ぶ方向に直交する方向（図１の左右方向）に関し、ゲート電極５ａを含めたＭＯＳトランジスタのサイズを縮小することができる。
【００２５】
但し、コンタクトパッド５１ａの右側のエッジＥ２は、酸化膜６１の拡散層２１に近い方のエッジＳ１よりも拡散層２１に近く設定しないことが望ましい。コンタクトパッド５１ａが拡散層２１の直上の一部を覆って寄生容量が増大するという事態を避けるためである。同様にしてコンタクトパッド５２ａの左側のエッジＥ３は、酸化膜６２の拡散層２１に近い方のエッジＳ２よりも拡散層２１に近く設定しないことが望ましい。
【００２６】
上記説明はゲート電極５ａについて行ったが、ゲート電極５ｂについても同様である。また、フィールドシールド分離はＳＯＩＭＯＳトランジスタにおいて利点が多いが、バルクＭＯＳトランジスタに本発明を適用してもその効果が得られることは明白である。
【００２７】
更に、上記説明では本実施の形態をゲートアレイに適用した場合を説明したが、マイクロプロセッサなどのように複数のトランジスタが無秩序に配置された態様にも適用することができる。図３は、ゲートアレイの態様を採らないフィールドシールド分離トランジスタに、本実施の形態を適用した場合を示す平面図であり、図４は図３における切断線ＩＶ−ＩＶにおける断面を示す断面図である。但し、図１と同様、ゲート酸化膜３及び酸化膜６を省略して描いている。拡散層２１ａ，２２ａ及び連結部５３ａ、拡散層２１ｂ，２２ｂ及び連結部５３ｂ、拡散層２１ｃ，２２ｃ及び連結部５３ｃは、それぞれがＭＯＳトランジスタを形成している。これらのＭＯＳトランジスタはフィールドシールドゲート電極４に所定の電位が供給されることによって、互いに分離される。
【００２８】
ゲート電極５ａと同様に、ゲート電極５ｂの有するコンタクトパッド５１ｂ，５２ｂの拡散層２１ｂ，２２ｂに近い側のエッジＥ５，Ｅ６が、フィールドシールドゲート電極４の拡散層２１ｂ，２２ｂに近い側のエッジＦ５，Ｆ６よりも拡散層２１ｂ，２２ｂに近く、かつ酸化膜６の拡散層２１ｂ，２２ｂに近い側のエッジＳ３，Ｓ４よりも拡散層２１ｂ，２２ｂに遠く、配置されている。またゲート電極５ｃの有するコンタクトパッド５１ｃ，５２ｃの拡散層２１ｃ，２２ｃに近い側のエッジＥ７，Ｅ８が、フィールドシールドゲート電極４の拡散層２１ｃ，２２ｃに近い側のエッジＦ７，Ｆ８よりも拡散層２１ｃ，２２ｃに近く、かつ酸化膜６の拡散層２１ｃ，２２ｃに近い側のエッジＳ５，Ｓ６よりも拡散層２１ｃ，２２ｃに遠く、配置されている。
【００２９】
上記のようなトランジスタの配置に関しても、ソースとドレインとが並ぶ方向に直交する方向に関し、デバイス分離の為のサイズを縮小することができ、かつ寄生容量の増大を回避できる。
【００３０】
実施の形態２．
図５は本発明の実施の形態２にかかる、フィールドシールド分離トランジスタを示す平面図であり、図６は図５における切断線ＶＩ−ＶＩにおける断面を示す断面図である。但し、図面の繁雑を避けるため、図５においてはゲート酸化膜３を省略して描いている。
【００３１】
図５及び図６に示されたフィールドシールド分離トランジスタも、実施の形態１に示された構成と同様にゲートアレイにおいて設けられており、ゲート電極５ａ，５ｂと、フィールドシールドゲート電極４１，４２との水平方向の位置関係のみが異なる。
【００３２】
本実施の形態においては、コンタクトパッド５１ａ，５２ａが図１８に示された態様と比較して拡散領域２１〜２３から離れている。具体的には、コンタクトパッド５１ａの左側のエッジＥ１はフィールドシールドゲート電極４１の左側のエッジＦ１よりも距離ｄ９だけ左側に、コンタクトパッド５１ａの右側のエッジＥ２はフィールドシールドゲート電極４１の右側のエッジＦ２よりも距離ｄ１０だけ左側に、コンタクトパッド５２ａの左側のエッジＥ３はフィールドシールドゲート電極４２の左側のエッジＦ３よりも距離ｄ１１だけ右側に、コンタクトパッド５２ａの右側のエッジＥ４はフィールドシールドゲート電極４２の右側のエッジＦ４よりも距離ｄ１２だけ、右側に、それぞれ位置している。
【００３３】
このようにゲート電極５ａとフィールドシールドゲート電極４１，４２との位置関係を設定することにより、フィールドシールドゲート電極４１の左側のエッジＦ１、フィールドシールドゲート電極４２の右側のエッジＦ４を、それぞれｄ１＋ｄ９及びｄ４＋ｄ１２だけ拡散層２１〜２３側に近く配置することができる。つまり、ソースとドレインとが並ぶ方向に直交する方向（図１の左右方向）に関し、デバイス分離の為のサイズを縮小することができる。
【００３４】
但し、コンタクトパッド５１ａの左側のエッジＥ１は、酸化膜６１の拡散層２１から遠い方のエッジＳ７よりも拡散層２１から遠く設定しないことが望ましい。コンタクトパッド５１ａがシリコン層２の一部を覆って寄生容量が増大するという事態を避けるためである。同様にしてコンタクトパッド５２ａの右側のエッジＥ４は、酸化膜６２の拡散層２１から遠い方のエッジＳ８よりも拡散層２１から遠くに設定しないことが望ましい。
【００３５】
このようにコンタクトパッド５２ａの右側のエッジＥ４を設定する場合、酸化膜６２のエッジＳ８近傍は下に凸（シリコン層２へ向かって凸）であることが望ましい。
【００３６】
図７は図６のエッジＥ４近傍を拡大して示す断面図である。酸化膜６２の外形の内、エッジＥ４が存在する部分６７はシリコン層２へ向かって凸となっている。
【００３７】
ゲート電極５ａを形成する場合、シリコン層２及び酸化膜６２の上に導電性材料、例えば不純物がドープされたポリシリコン５０を全面に堆積する。その後、コンタクトパッド５２ａの右側のエッジＥ４が酸化膜６２のエッジＳ８よりも拡散層２１から近くに位置するように異方性エッチングによって部分５８を除去する。
【００３８】
この際、酸化膜６２の外形の部分６７がシリコン層２に対してなだらかに傾斜しているので、ポリシリコン５０の部分５８をエッチングする場合において、エッジＥ４の位置も正確に設定できる上、残滓が生じ難いという利点がある。
【００３９】
図８は図６のエッジＥ４近傍を拡大して示す断面図である。酸化膜６２の外形の内、エッジＥ４が存在する部分６７はシリコン層２へ向かって凹（上に凸）となっている。このような場合には図７に示された場合と比較してエッジＥ４の位置の設定が難しく、また残滓も生じ易い。
【００４０】
図７に示されたような酸化膜６２の外形の部分６７を形成するための工程を図９ないし図１１において断面図を用いて示している。シリコン層２上の全面に酸化膜６２１が設けられ、酸化膜６２１上には酸化膜６２２を頂くフィールドシールドゲート電極４２が形成される。そして酸化膜６２１，６２２上並びに酸化膜６２２及びフィールドシールドゲート電極４２の横には酸化膜６２３が堆積される（図９）。
【００４１】
次に酸化膜６２３に対して垂直方向にエッチング速度の速い異方性エッチングを行って酸化膜６２３の膜厚を減少させる（図１０）。但し、酸化膜６２２及びフィールドシールドゲート電極４２の横に形成された酸化膜６２３は、酸化膜６２１，６２２上に形成された酸化膜６２３よりも厚いので、異方性エッチングが行われた後でも、厚く残っている。
【００４２】
この後、等方性エッチングを行って酸化膜６２１と、酸化膜６２１，６２２上に形成された酸化膜６２３とを除去する。酸化膜６２２及びフィールドシールドゲート電極４２の横に形成された酸化膜６２３は、側壁６２３ａとして残置し、側壁６２３ａの直下の酸化膜６２１も残置する。この時、酸化膜６２２の膜厚もいくらかは減少する。かかる等方性エッチングにより、側壁６２３ａの外形は下に凸の部分６７を呈することになる。
【００４３】
勿論、異方性エッチングによって酸化膜６２１を露呈させてもよいが、その場合、下に凸となる部分６７は、エッジＳ８側により近くなる。
【００４４】
上記部分６７についての技術は勿論コンタクトパッド５１ａの左側のエッジＥ１及び酸化膜６１の左側のエッジＳ７についても適用できるし、ゲート電極５ｂについても適用できる。
【００４５】
実施の形態３．
図１２は本発明の実施の形態３にかかる、フィールドシールド分離トランジスタを示す平面図であり、図１３は図１２における切断線ＸＩＩＩ−ＸＩＩＩにおける断面を示す断面図である。但し、図面の繁雑を避けるため、図１２においてはゲート酸化膜３を省略して描いている。
【００４６】
これらの図に示されるように、ゲート電極５ａのコンタクトパッド５２ａについては実施の形態１を適用し、コンタクトパッド５１ａについては実施の形態２を適用することもできる。このようにすれば、拡散層２１，２２及び連結部５３ａが形成するトランジスタは、その左側に関してはフィールドシールド分離の為の領域を削減し、右側に関してはゲート電極５ａを含めたトランジスタ自身のサイズを縮小しており、いずれも面積の有効活用がなされるという効果がある。勿論、ゲート電極５ｂに関しても同様である。
【００４７】
また、実施の形態２で説明された部分６７に関する技術をエッジＥ３，Ｓ２について適用する事もできる。
【００４８】
実施の形態４．
図１４は本発明の実施の形態３にかかる、フィールドシールド分離トランジスタを示す平面図であり、図１５は図１４における切断線ＸＶ−ＸＶにおける断面を示す断面図である。但し、図面の繁雑を避けるため、図１４においてはゲート酸化膜３を省略して描いている。
【００４９】
これらの図に示されるように、ゲート電極５ａのコンタクトパッド５１ａの右側のエッジＥ２、コンタクトパッド５２ａの左側のエッジＥ３については実施の形態１を適用し、コンタクトパッド５１ａの左側のエッジＥ１、コンタクトパッド５２ａの右側のエッジＥ４については実施の形態２を適用することもできる。
【００５０】
具体的には、コンタクトパッド５１ａの左側のエッジＥ１はフィールドシールドゲート電極４１の左側のエッジＦ１よりも距離ｄ１３だけ左側に、コンタクトパッド５１ａの右側のエッジＥ２はフィールドシールドゲート電極４１の右側のエッジＦ２よりも距離ｄ１４だけ右側に、コンタクトパッド５２ａの左側のエッジＥ３はフィールドシールドゲート電極４２の左側のエッジＦ３よりも距離ｄ１５だけ左側に、コンタクトパッド５２ａの右側のエッジＥ４はフィールドシールドゲート電極４２の右側のエッジＦ４よりも距離ｄ１６だけ右側に、それぞれ位置する。
【００５１】
このような位置関係は実施の形態１及び実施の形態２の効果をもたらすのみならず、新たな効果ももたらす。図１６は、図１９において示されたのと同様、コンタクトパッド５２ａが、その右側のエッジＥ４がフィールドシールドゲート電極４２の右側のエッジＦ４よりも左側に位置するように設けられた場合において、ゲート電極５ａのサイドウォールを形成するために酸化膜７が設けられている態様を示す断面図である。
【００５２】
サイドウォールは、図１８において示される連結部５３ａと拡散層２１，２２との間に設けられる必要があるが、副次的にコンタクトパッド５２ａの右側のエッジＥ４にも生じる。これは一旦図１１に示されるように酸化膜７が全面に形成され、その後酸化膜７を垂直方向に選択性のあるエッチング方法によってエッチングし、ゲート電極５ａのエッジにおいて厚く堆積した酸化膜７をサイドウォール７１として残置することに起因する。
【００５３】
つまり、図１６に示された構造は、酸化膜７をエッチングする処理を受けることになるが、酸化膜７と酸化膜６２とが同一材料で設けられることにより、オーバーエッチングして図１２に示されるようにフィールドシールドゲート電極４２が露呈してしまう可能性がある。
【００５４】
しかし、図１５に示されるように、コンタクトパッド５２ａがフィールドシールドゲート電極４２の左右のエッジＦ３，Ｆ４を覆うようにすることにより、上記可能性はほぼ無くなる。しかも、コンタクトパッド５２ａが酸化膜６２に与えるストレスは小さくなり、トランジスタのリーク電流を抑制することもできる。
【００５５】
【発明の効果】
この発明のうち請求項１にかかるフィールドシールド分離トランジスタによれば、第１のコンタクトパッドと連結部との第２の方向における距離を縮めることができ、第１のコンタクトパッドをも含めたＭＯＳトランジスタのサイズを縮小することができる。
【００５６】
この発明のうち請求項２にかかるフィールドシールド分離トランジスタによれば、請求項１にかかるフィールドシールド分離トランジスタの効果に加え、更に第１のフィールドシールド電極と連結部との第２の方向における距離を縮めることができ、デバイス分離の為のサイズを縮小することができる。
【００５７】
この発明のうち請求項３にかかるフィールドシールド分離トランジスタによれば、第１のフィールドシールド電極と連結部との第２の方向における距離を縮めることができ、デバイス分離の為のサイズを縮小することができる。
【００５８】
この発明のうち請求項４にかかるフィールドシールド分離トランジスタによれば、請求項３にかかるフィールドシールド分離トランジスタの効果に加え、更に第２のコンタクトパッドと連結部との第２の方向における距離を縮めることができ、第２のコンタクトパッドをも含めたＭＯＳトランジスタのサイズを縮小することができる。
【００５９】
この発明のうち請求項５にかかるフィールドシールド分離トランジスタによれば、請求項３にかかるフィールドシールド分離トランジスタの効果に加え、更に第１のコンタクトパッドと連結部との第２の方向における距離を縮めることができ、第１のコンタクトパッドをも含めたＭＯＳトランジスタのサイズを縮小することができる。しかも、第１のコンタクトパッドにおいてゲート電極のサイドウォールを形成する際に、第１のフィールドシールド電極を露呈させる可能性がない。更にまた、第１のコンタクトパッドがその下方の構造に与えるストレスを軽減してＭＯＳトランジスタのリーク電流を抑制する事もできる。
【００６０】
この発明のうち請求項６及び請求項８にかかるものによれば、寄生容量の増大を回避することもできる。
【００６１】
この発明のうち請求項７にかかるものによれば、ゲート電極の形成の為のエッチングが容易となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる、フィールドシールド分離トランジスタを示す平面図である。
【図２】本発明の実施の形態１にかかる、フィールドシールド分離トランジスタを示す断面図である。
【図３】本発明の実施の形態１の変形にかかる、フィールドシールド分離トランジスタを示す平面図である。
【図４】本発明の実施の形態１の変形にかかる、フィールドシールド分離トランジスタを示す断面図である。
【図５】本発明の実施の形態２にかかる、フィールドシールド分離トランジスタを示す平面図である。
【図６】本発明の実施の形態２にかかる、フィールドシールド分離トランジスタを示す断面図である。
【図７】本発明の実施の形態２の望ましい態様を示す断面図である。
【図８】本発明の実施の形態２を示す断面図である。
【図９】本発明の実施の形態２の望ましい態様を工程順に示す断面図である。
【図１０】本発明の実施の形態２の望ましい態様を工程順に示す断面図である。
【図１１】本発明の実施の形態２の望ましい態様を工程順に示す断面図である。
【図１２】本発明の実施の形態３にかかる、フィールドシールド分離トランジスタを示す平面図である。
【図１３】本発明の実施の形態３にかかる、フィールドシールド分離トランジスタを示す断面面図である。
【図１４】本発明の実施の形態３にかかる、フィールドシールド分離トランジスタを示す平面図である。
【図１５】本発明の実施の形態３にかかる、フィールドシールド分離トランジスタを示す断面図である。
【図１６】サイドウォールを形成する工程を示す断面図である。
【図１７】フィールドシールドゲート電極４２が露呈する場合の断面図である。
【図１８】従来のフィールドシールド分離を示す平面図である。
【図１９】従来のフィールドシールド分離を示す断面図である。
【符号の説明】
２ シリコン層、２１，２２ 拡散層、４１，４２ フィールドシールド電極、５ａ〜５ｃ ゲート電極、５１ａ，５２ａ，５１ｂ，５２ｂ コンタクトパッド、５３ａ，５３ｂ 連結部、６１，６２，６，６２１〜６２３ 酸化膜、６７酸化膜６２の外形の部分、Ｆ１〜Ｆ８ フィールドシールド電極のエッジ、Ｅ１〜Ｅ８ コンタクトパッドのエッジ、Ｓ１〜Ｓ８ 酸化膜のエッジ。
【発明の属する技術分野】
この発明は、周囲からフィールドシールド分離されたトランジスタに関する。
【０００２】
【従来の技術】
図１８はゲートアレイに対して、従来のフィールドシールド分離の手法を適用した態様を示す平面図であり、図１９は図１８における切断線ＸＩＸ−ＸＩＸにおける断面を示す断面図である。但し、図面の繁雑を避けるため、図１８においては後述するゲート酸化膜３を省略して描いている。
【０００３】
埋め込み酸化層１上にはＳＯＩ構造を成すシリコン層２が形成されており、シリコン層２の上にはそれぞれが酸化膜６１，６２に包埋された、一対のフィールドシールドゲート電極４１，４２が設けられている。フィールドシールドゲート電極４１の上方にはゲート電極５ａ，５ｂの有するコンタクトパッド５１ａ，５１ｂが、フィールドシールドゲート電極４２の上方にはゲート電極５ａ，５ｂの有するコンタクトパッド５２ａ，５２ｂが、それぞれ設けられている。
【０００４】
ゲート電極５ａはコンタクトパッド５１ａ，５２ａを互いに連結する連結部５３ａを、ゲート電極５ｂはコンタクトパッド５１ｂ，５２ｂを互いに連結する連結部５３ｂを、それぞれ更に備えている。
【０００５】
酸化膜６１，６２のエッジのうち、隣接するエッジＳ１，Ｓ２の間には、ゲート酸化膜３が設けられている。そしてゲート酸化膜３の下方のシリコン層２には、連結部５３ａ，５３ｂの直下を除いて、ドレイン、ソースの何れとしても機能し得る拡散層２１，２２，２３が形成されている。
【０００６】
拡散層２１，２２及び連結部５３ａ、拡散層２２，２３及び連結部５３ｂは、それぞれがＭＯＳトランジスタを形成している。これらのＭＯＳトランジスタはフィールドシールドゲート電極４１，４２に所定の電位が供給されることによって、図１８に示された左右からの分離が行われる。
【０００７】
ゲートアレイに対する従来のフィールドシールド分離においては、ゲート電極５ａに関して言えば、コンタクトパッド５１ａ，５２ａがそれぞれフィールドシールドゲート電極４１，４２の直上の領域に収まるように配置されていた。具体的には、コンタクトパッド５１ａの左側のエッジＥ１はフィールドシールドゲート電極４１の左側のエッジＦ１よりも距離ｄ１だけ右側に、コンタクトパッド５１ａの右側のエッジＥ２はフィールドシールドゲート電極４１の右側のエッジＦ２よりも距離ｄ２だけ左側に、コンタクトパッド５２ａの左側のエッジＥ３はフィールドシールドゲート電極４２の左側のエッジＦ３よりも距離ｄ３だけ右側に、コンタクトパッド５２ａの右側のエッジＥ４はフィールドシールドゲート電極４２の右側のエッジＦ４よりも距離ｄ４だけ左側に、それぞれ位置していた。但し、ここで距離とは平面図における左右の位置の相違を示すものである。換言すればシリコン層２の広がる方向とは直交した方向、即ちシリコン層２の厚さ方向から見た場合における、シリコン層２の広がる方向での距離を示している。以下の記載においても同様である。
【０００８】
フィールドシールドゲート電極４１，４２と、ゲート電極５ａ，５ｂとは互いに異なる工程で形成されるので、両者の間で位置合わせが必要であり、コンタクトパッド５１ａ，５１ｂ，５２ａ，５２ｂがフィールドシールドゲート電極４１，４２直上において位置するように、上記距離ｄ１〜ｄ４がマージンとして採用されていた。
【０００９】
【発明が解決しようとする課題】
しかし、かかるマージンの採用は左右方向における長さが多く必要となり、面積を有効に利用できない、換言すればチップの面積が増大してしまうという問題点があった。
【００１０】
本発明は上記問題点を解決するためになされたもので、マージンを変更することにより、面積を有効に利用することができるフィールドシールド分離トランジスタを提供することを目的としている。
【００１１】
【課題を解決するための手段】
この発明のうち請求項１にかかるものは、互いに直交する第１及び第２の方向に広がる半導体層において、前記第１の方向に並んで形成された第１及び第２の拡散層と、前記第１拡散層と前記第２の拡散層との間の前記半導体層上に設けられたゲート酸化膜と、前記ゲート酸化膜の上に形成された連結部と、第１のコンタクトパッドとを有し、前記第１及び第２の拡散層と共にＭＯＳトランジスタを構成するゲート電極と、前記第２の方向において前記第１及び第２の拡散層に対して第１の側に設けられた第１のフィールドシールド電極とを備える、フィールドシールド分離トランジスタである。ここで前記第１のフィールドシールド電極は、前記第２の方向において並ぶ第１及び第２のエッジを有し、前記第１のコンタクトパッドは、前記第２の方向において並ぶ第１及び第２のエッジを含む。そして前記第１及び第２の方向のいずれにも直交する第３の方向から見た場合に、前記第１のフィールドシールド電極の前記第２のエッジは前記第１のフィールドシールド電極の前記第１のエッジよりも前記第１及び第２の拡散層に近く、前記第１のコンタクトパッドの前記第２のエッジは前記第１のコンタクトパッドの前記第１のエッジよりも前記第１及び第２の拡散層に近く、前記第１のコンタクトパッドの前記第２のエッジは前記第１のフィールドシールド電極の前記第２のエッジよりも前記第１及び第２の拡散層に近い。
【００１２】
この発明のうち請求項２にかかるものは、請求項１記載のフィールドシールド分離トランジスタであって、前記第３の方向から見た場合に、前記第１のフィールドシールド電極の前記第１のエッジは前記第１のコンタクトパッドの前記第１のエッジよりも前記第１及び第２の拡散層に近い。
【００１３】
この発明のうち請求項３にかかるものは、互いに直交する第１及び第２の方向に広がる半導体層において、前記第１の方向に並んで形成された第１及び第２の拡散層と、前記第１拡散層と前記第２の拡散層との間の前記半導体層上に設けられたゲート酸化膜と、前記ゲート酸化膜の上に形成された連結部と、第１のコンタクトパッドとを有し、前記第１及び第２の拡散層と共にＭＯＳトランジスタを構成するゲート電極と、前記第２の方向において前記第１及び第２の拡散層に対して第１の側に設けられた第１のフィールドシールド電極とを備える、フィールドシールド分離トランジスタである。ここで前記第１のフィールドシールド電極は前記第２の方向において並ぶ第１及び第２のエッジを有し、前記第１のコンタクトパッドは前記第２の方向において並ぶ第１及び第２のエッジを含む。そして前記第１及び第２の方向のいずれにも直交する第３の方向から見た場合に、前記第１のフィールドシールド電極の前記第２のエッジは前記第１のフィールドシールド電極の前記第１のエッジよりも前記第１及び第２の拡散層に近く、前記第１のコンタクトパッドの前記第２のエッジは前記第１のコンタクトパッドの前記第１のエッジよりも前記第１及び第２の拡散層に近く、前記第１のフィールドシールド電極の前記第１のエッジは前記コンタクトパッドの前記第１のエッジよりも前記第１及び第２の拡散層に近い。
【００１４】
この発明のうち請求項４にかかるものは、請求項３記載のフィールドシールド分離トランジスタであって、前記第２の方向において前記第１及び第２の拡散層に対して第１の側と反対の第２の側に設けられた第２のフィールドシールド電極を更に備える。ここで前記ゲート電極は第２のコンタクトパッドを更に有し、前記第２のフィールドシールド電極は前記第２の方向において並ぶ第１及び第２のエッジを有し、前記第２のコンタクトパッドは前記第２の方向において並ぶ第１及び第２のエッジを含む。そして前記第３の方向から見た場合に、前記第２のフィールドシールド電極の前記第１のエッジは前記第２のフィールドシールド電極の前記第２のエッジよりも前記第１及び第２の拡散層に近く、前記第２のコンタクトパッドの前記第１のエッジは前記第２のコンタクトパッドの前記第２のエッジよりも前記第１及び第２の拡散層に近く、前記第２のコンタクトパッドの前記第１のエッジは前記第２のフィールドシールド電極の前記第１のエッジよりも前記第１及び第２の拡散層に近い。
【００１５】
この発明のうち請求項５にかかるものは、請求項３記載のフィールドシールド分離トランジスタであって、前記第３の方向から見た場合に、前記第１のコンタクトパッドの前記第２のエッジは前記第１のフィールドシールド電極の前記第２のエッジよりも前記第１及び第２の拡散層に近い。
【００１６】
この発明のうち請求項６にかかるものは、請求項１ないし請求項５のいずれか一つに記載のフィールドシールド分離トランジスタであって、前記第１のフィールドシールド電極は、前記第１のコンタクトパッドの下方において第１の酸化膜に包埋される。ここで前記第１の酸化膜は前記第２の方向において並ぶ第１及び第２のエッジを有する。そして前記第３の方向から見た場合に、前記第１の酸化膜の前記第２のエッジは前記第１の酸化膜の前記第１のエッジよりも前記第１及び第２の拡散層に近く、前記第１のコンタクトパッドの前記第１のエッジは前記第１の酸化膜の前記第１のエッジよりも前記第１及び第２の拡散層に近く、前記第１の酸化膜の前記第２のエッジは前記第１のコンタクトパッドの前記第２のエッジよりも前記第１及び第２の拡散層に近い。
【００１７】
この発明のうち請求項７にかかるものは、請求項６記載のフィールドシールド分離トランジスタであって、前記第１の酸化膜の前記第１及び第２のエッジの内の少なくとも一方の近傍において、前記第１の酸化膜の外形が前記半導体層に向かって凸となる。
【００１８】
この発明のうち請求項８にかかるものは、請求項４記載のフィールドシールド分離トランジスタであって、前記第２のフィールドシールド電極は、前記第２のコンタクトパッドの下方において第２の酸化膜に包埋される。ここで、前記第２の酸化膜は前記第２の方向において並ぶ第１及び第２のエッジを有する。そして前記第３の方向から見た場合に、前記第２の酸化膜の前記第１のエッジは前記第１の酸化膜の前記第２のエッジよりも前記第１及び第２の拡散層に近く、前記第２のコンタクトパッドの前記第２のエッジは前記第２の酸化膜の前記第２のエッジよりも前記第１及び第２の拡散層に近く、前記第２の酸化膜の前記第１のエッジは前記第２のコンタクトパッドの前記第１のエッジよりも前記第１及び第２の拡散層に近い。
【００１９】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１にかかる、フィールドシールド分離トランジスタを示す平面図であり、図２は図１における切断線ＩＩ−ＩＩにおける断面を示す断面図である。但し、図面の繁雑を避けるため、図１においてはゲート酸化膜３を省略して描いている。
【００２０】
図１及び図２に示されたフィールドシールド分離トランジスタも、図１８及び図１９に示された構成と同様にゲートアレイにおいて設けられており、ゲート電極５ａ，５ｂと、フィールドシールドゲート電極４１，４２との水平方向の位置関係のみが異なる。本発明でいう位置関係とは、位置のみならず寸法をも含む意味である。
【００２１】
フィールドシールドゲート電極４１，４２の厚さｔ２は５００オングストロームに、フィールドシールドゲート電極４１，４２とコンタクトパッド５１ａ，５２ａとの間の酸化膜６１，６２の厚さｔ１は１０００オングストロームに、フィールドシールドゲート電極４１，４２とシリコン層２との間の酸化膜６１，６２の厚さｔ３は２００オングストロームに、それぞれ一例として設定される。また、フィールドシールドゲート電極４１，４２に関してサイドウォールとなっている部分、例えばフィールドシールドゲート電極４２の右側のエッジＥ４から、酸化膜６２の拡散層２１〜２３よりも遠い方のエッジＳ８までの距離ｗは、例えば０．２μｍに設定される。
【００２２】
本実施の形態においては、コンタクトパッド５１ａ，５２ａが図１８に示された態様と比較して拡散領域２１〜２３の方へ寄っている。具体的には、コンタクトパッド５１ａの左側のエッジＥ１はフィールドシールドゲート電極４１の左側のエッジＦ１よりも距離ｄ５だけ右側に、コンタクトパッド５１ａの右側のエッジＥ２はフィールドシールドゲート電極４１の右側のエッジＦ２よりも距離ｄ６だけ右側に、コンタクトパッド５２ａの左側のエッジＥ３はフィールドシールドゲート電極４２の左側のエッジＦ３よりも距離ｄ７だけ左側に、コンタクトパッド５２ａの右側のエッジＥ４はフィールドシールドゲート電極４２の右側のエッジＦ４よりも距離ｄ８だけ左側に、それぞれ位置している。
【００２３】
このようにゲート電極５ａとフィールドシールドゲート電極４１，４２との位置関係を設定することにより、コンタクトパッド５１ａの右側のエッジＥ２とコンタクトパッド５２ａの左側のエッジＥ３を、それぞれｄ２＋ｄ６及びｄ３＋ｄ７だけ拡散層２１〜２３側に近く配置することができる。
【００２４】
例えば距離ｄ２，ｄ３がいずれも０．２μｍで、距離ｄ６，ｄ７がいずれも０．０５μｍとすれば、合計０．５μｍだけ、コンタクトパッド５１ａの右側のエッジＥ２とコンタクトパッド５２ａの左側のエッジＥ３との間隔を狭めることができる。つまり、ソースとドレインとが並ぶ方向に直交する方向（図１の左右方向）に関し、ゲート電極５ａを含めたＭＯＳトランジスタのサイズを縮小することができる。
【００２５】
但し、コンタクトパッド５１ａの右側のエッジＥ２は、酸化膜６１の拡散層２１に近い方のエッジＳ１よりも拡散層２１に近く設定しないことが望ましい。コンタクトパッド５１ａが拡散層２１の直上の一部を覆って寄生容量が増大するという事態を避けるためである。同様にしてコンタクトパッド５２ａの左側のエッジＥ３は、酸化膜６２の拡散層２１に近い方のエッジＳ２よりも拡散層２１に近く設定しないことが望ましい。
【００２６】
上記説明はゲート電極５ａについて行ったが、ゲート電極５ｂについても同様である。また、フィールドシールド分離はＳＯＩＭＯＳトランジスタにおいて利点が多いが、バルクＭＯＳトランジスタに本発明を適用してもその効果が得られることは明白である。
【００２７】
更に、上記説明では本実施の形態をゲートアレイに適用した場合を説明したが、マイクロプロセッサなどのように複数のトランジスタが無秩序に配置された態様にも適用することができる。図３は、ゲートアレイの態様を採らないフィールドシールド分離トランジスタに、本実施の形態を適用した場合を示す平面図であり、図４は図３における切断線ＩＶ−ＩＶにおける断面を示す断面図である。但し、図１と同様、ゲート酸化膜３及び酸化膜６を省略して描いている。拡散層２１ａ，２２ａ及び連結部５３ａ、拡散層２１ｂ，２２ｂ及び連結部５３ｂ、拡散層２１ｃ，２２ｃ及び連結部５３ｃは、それぞれがＭＯＳトランジスタを形成している。これらのＭＯＳトランジスタはフィールドシールドゲート電極４に所定の電位が供給されることによって、互いに分離される。
【００２８】
ゲート電極５ａと同様に、ゲート電極５ｂの有するコンタクトパッド５１ｂ，５２ｂの拡散層２１ｂ，２２ｂに近い側のエッジＥ５，Ｅ６が、フィールドシールドゲート電極４の拡散層２１ｂ，２２ｂに近い側のエッジＦ５，Ｆ６よりも拡散層２１ｂ，２２ｂに近く、かつ酸化膜６の拡散層２１ｂ，２２ｂに近い側のエッジＳ３，Ｓ４よりも拡散層２１ｂ，２２ｂに遠く、配置されている。またゲート電極５ｃの有するコンタクトパッド５１ｃ，５２ｃの拡散層２１ｃ，２２ｃに近い側のエッジＥ７，Ｅ８が、フィールドシールドゲート電極４の拡散層２１ｃ，２２ｃに近い側のエッジＦ７，Ｆ８よりも拡散層２１ｃ，２２ｃに近く、かつ酸化膜６の拡散層２１ｃ，２２ｃに近い側のエッジＳ５，Ｓ６よりも拡散層２１ｃ，２２ｃに遠く、配置されている。
【００２９】
上記のようなトランジスタの配置に関しても、ソースとドレインとが並ぶ方向に直交する方向に関し、デバイス分離の為のサイズを縮小することができ、かつ寄生容量の増大を回避できる。
【００３０】
実施の形態２．
図５は本発明の実施の形態２にかかる、フィールドシールド分離トランジスタを示す平面図であり、図６は図５における切断線ＶＩ−ＶＩにおける断面を示す断面図である。但し、図面の繁雑を避けるため、図５においてはゲート酸化膜３を省略して描いている。
【００３１】
図５及び図６に示されたフィールドシールド分離トランジスタも、実施の形態１に示された構成と同様にゲートアレイにおいて設けられており、ゲート電極５ａ，５ｂと、フィールドシールドゲート電極４１，４２との水平方向の位置関係のみが異なる。
【００３２】
本実施の形態においては、コンタクトパッド５１ａ，５２ａが図１８に示された態様と比較して拡散領域２１〜２３から離れている。具体的には、コンタクトパッド５１ａの左側のエッジＥ１はフィールドシールドゲート電極４１の左側のエッジＦ１よりも距離ｄ９だけ左側に、コンタクトパッド５１ａの右側のエッジＥ２はフィールドシールドゲート電極４１の右側のエッジＦ２よりも距離ｄ１０だけ左側に、コンタクトパッド５２ａの左側のエッジＥ３はフィールドシールドゲート電極４２の左側のエッジＦ３よりも距離ｄ１１だけ右側に、コンタクトパッド５２ａの右側のエッジＥ４はフィールドシールドゲート電極４２の右側のエッジＦ４よりも距離ｄ１２だけ、右側に、それぞれ位置している。
【００３３】
このようにゲート電極５ａとフィールドシールドゲート電極４１，４２との位置関係を設定することにより、フィールドシールドゲート電極４１の左側のエッジＦ１、フィールドシールドゲート電極４２の右側のエッジＦ４を、それぞれｄ１＋ｄ９及びｄ４＋ｄ１２だけ拡散層２１〜２３側に近く配置することができる。つまり、ソースとドレインとが並ぶ方向に直交する方向（図１の左右方向）に関し、デバイス分離の為のサイズを縮小することができる。
【００３４】
但し、コンタクトパッド５１ａの左側のエッジＥ１は、酸化膜６１の拡散層２１から遠い方のエッジＳ７よりも拡散層２１から遠く設定しないことが望ましい。コンタクトパッド５１ａがシリコン層２の一部を覆って寄生容量が増大するという事態を避けるためである。同様にしてコンタクトパッド５２ａの右側のエッジＥ４は、酸化膜６２の拡散層２１から遠い方のエッジＳ８よりも拡散層２１から遠くに設定しないことが望ましい。
【００３５】
このようにコンタクトパッド５２ａの右側のエッジＥ４を設定する場合、酸化膜６２のエッジＳ８近傍は下に凸（シリコン層２へ向かって凸）であることが望ましい。
【００３６】
図７は図６のエッジＥ４近傍を拡大して示す断面図である。酸化膜６２の外形の内、エッジＥ４が存在する部分６７はシリコン層２へ向かって凸となっている。
【００３７】
ゲート電極５ａを形成する場合、シリコン層２及び酸化膜６２の上に導電性材料、例えば不純物がドープされたポリシリコン５０を全面に堆積する。その後、コンタクトパッド５２ａの右側のエッジＥ４が酸化膜６２のエッジＳ８よりも拡散層２１から近くに位置するように異方性エッチングによって部分５８を除去する。
【００３８】
この際、酸化膜６２の外形の部分６７がシリコン層２に対してなだらかに傾斜しているので、ポリシリコン５０の部分５８をエッチングする場合において、エッジＥ４の位置も正確に設定できる上、残滓が生じ難いという利点がある。
【００３９】
図８は図６のエッジＥ４近傍を拡大して示す断面図である。酸化膜６２の外形の内、エッジＥ４が存在する部分６７はシリコン層２へ向かって凹（上に凸）となっている。このような場合には図７に示された場合と比較してエッジＥ４の位置の設定が難しく、また残滓も生じ易い。
【００４０】
図７に示されたような酸化膜６２の外形の部分６７を形成するための工程を図９ないし図１１において断面図を用いて示している。シリコン層２上の全面に酸化膜６２１が設けられ、酸化膜６２１上には酸化膜６２２を頂くフィールドシールドゲート電極４２が形成される。そして酸化膜６２１，６２２上並びに酸化膜６２２及びフィールドシールドゲート電極４２の横には酸化膜６２３が堆積される（図９）。
【００４１】
次に酸化膜６２３に対して垂直方向にエッチング速度の速い異方性エッチングを行って酸化膜６２３の膜厚を減少させる（図１０）。但し、酸化膜６２２及びフィールドシールドゲート電極４２の横に形成された酸化膜６２３は、酸化膜６２１，６２２上に形成された酸化膜６２３よりも厚いので、異方性エッチングが行われた後でも、厚く残っている。
【００４２】
この後、等方性エッチングを行って酸化膜６２１と、酸化膜６２１，６２２上に形成された酸化膜６２３とを除去する。酸化膜６２２及びフィールドシールドゲート電極４２の横に形成された酸化膜６２３は、側壁６２３ａとして残置し、側壁６２３ａの直下の酸化膜６２１も残置する。この時、酸化膜６２２の膜厚もいくらかは減少する。かかる等方性エッチングにより、側壁６２３ａの外形は下に凸の部分６７を呈することになる。
【００４３】
勿論、異方性エッチングによって酸化膜６２１を露呈させてもよいが、その場合、下に凸となる部分６７は、エッジＳ８側により近くなる。
【００４４】
上記部分６７についての技術は勿論コンタクトパッド５１ａの左側のエッジＥ１及び酸化膜６１の左側のエッジＳ７についても適用できるし、ゲート電極５ｂについても適用できる。
【００４５】
実施の形態３．
図１２は本発明の実施の形態３にかかる、フィールドシールド分離トランジスタを示す平面図であり、図１３は図１２における切断線ＸＩＩＩ−ＸＩＩＩにおける断面を示す断面図である。但し、図面の繁雑を避けるため、図１２においてはゲート酸化膜３を省略して描いている。
【００４６】
これらの図に示されるように、ゲート電極５ａのコンタクトパッド５２ａについては実施の形態１を適用し、コンタクトパッド５１ａについては実施の形態２を適用することもできる。このようにすれば、拡散層２１，２２及び連結部５３ａが形成するトランジスタは、その左側に関してはフィールドシールド分離の為の領域を削減し、右側に関してはゲート電極５ａを含めたトランジスタ自身のサイズを縮小しており、いずれも面積の有効活用がなされるという効果がある。勿論、ゲート電極５ｂに関しても同様である。
【００４７】
また、実施の形態２で説明された部分６７に関する技術をエッジＥ３，Ｓ２について適用する事もできる。
【００４８】
実施の形態４．
図１４は本発明の実施の形態３にかかる、フィールドシールド分離トランジスタを示す平面図であり、図１５は図１４における切断線ＸＶ−ＸＶにおける断面を示す断面図である。但し、図面の繁雑を避けるため、図１４においてはゲート酸化膜３を省略して描いている。
【００４９】
これらの図に示されるように、ゲート電極５ａのコンタクトパッド５１ａの右側のエッジＥ２、コンタクトパッド５２ａの左側のエッジＥ３については実施の形態１を適用し、コンタクトパッド５１ａの左側のエッジＥ１、コンタクトパッド５２ａの右側のエッジＥ４については実施の形態２を適用することもできる。
【００５０】
具体的には、コンタクトパッド５１ａの左側のエッジＥ１はフィールドシールドゲート電極４１の左側のエッジＦ１よりも距離ｄ１３だけ左側に、コンタクトパッド５１ａの右側のエッジＥ２はフィールドシールドゲート電極４１の右側のエッジＦ２よりも距離ｄ１４だけ右側に、コンタクトパッド５２ａの左側のエッジＥ３はフィールドシールドゲート電極４２の左側のエッジＦ３よりも距離ｄ１５だけ左側に、コンタクトパッド５２ａの右側のエッジＥ４はフィールドシールドゲート電極４２の右側のエッジＦ４よりも距離ｄ１６だけ右側に、それぞれ位置する。
【００５１】
このような位置関係は実施の形態１及び実施の形態２の効果をもたらすのみならず、新たな効果ももたらす。図１６は、図１９において示されたのと同様、コンタクトパッド５２ａが、その右側のエッジＥ４がフィールドシールドゲート電極４２の右側のエッジＦ４よりも左側に位置するように設けられた場合において、ゲート電極５ａのサイドウォールを形成するために酸化膜７が設けられている態様を示す断面図である。
【００５２】
サイドウォールは、図１８において示される連結部５３ａと拡散層２１，２２との間に設けられる必要があるが、副次的にコンタクトパッド５２ａの右側のエッジＥ４にも生じる。これは一旦図１１に示されるように酸化膜７が全面に形成され、その後酸化膜７を垂直方向に選択性のあるエッチング方法によってエッチングし、ゲート電極５ａのエッジにおいて厚く堆積した酸化膜７をサイドウォール７１として残置することに起因する。
【００５３】
つまり、図１６に示された構造は、酸化膜７をエッチングする処理を受けることになるが、酸化膜７と酸化膜６２とが同一材料で設けられることにより、オーバーエッチングして図１２に示されるようにフィールドシールドゲート電極４２が露呈してしまう可能性がある。
【００５４】
しかし、図１５に示されるように、コンタクトパッド５２ａがフィールドシールドゲート電極４２の左右のエッジＦ３，Ｆ４を覆うようにすることにより、上記可能性はほぼ無くなる。しかも、コンタクトパッド５２ａが酸化膜６２に与えるストレスは小さくなり、トランジスタのリーク電流を抑制することもできる。
【００５５】
【発明の効果】
この発明のうち請求項１にかかるフィールドシールド分離トランジスタによれば、第１のコンタクトパッドと連結部との第２の方向における距離を縮めることができ、第１のコンタクトパッドをも含めたＭＯＳトランジスタのサイズを縮小することができる。
【００５６】
この発明のうち請求項２にかかるフィールドシールド分離トランジスタによれば、請求項１にかかるフィールドシールド分離トランジスタの効果に加え、更に第１のフィールドシールド電極と連結部との第２の方向における距離を縮めることができ、デバイス分離の為のサイズを縮小することができる。
【００５７】
この発明のうち請求項３にかかるフィールドシールド分離トランジスタによれば、第１のフィールドシールド電極と連結部との第２の方向における距離を縮めることができ、デバイス分離の為のサイズを縮小することができる。
【００５８】
この発明のうち請求項４にかかるフィールドシールド分離トランジスタによれば、請求項３にかかるフィールドシールド分離トランジスタの効果に加え、更に第２のコンタクトパッドと連結部との第２の方向における距離を縮めることができ、第２のコンタクトパッドをも含めたＭＯＳトランジスタのサイズを縮小することができる。
【００５９】
この発明のうち請求項５にかかるフィールドシールド分離トランジスタによれば、請求項３にかかるフィールドシールド分離トランジスタの効果に加え、更に第１のコンタクトパッドと連結部との第２の方向における距離を縮めることができ、第１のコンタクトパッドをも含めたＭＯＳトランジスタのサイズを縮小することができる。しかも、第１のコンタクトパッドにおいてゲート電極のサイドウォールを形成する際に、第１のフィールドシールド電極を露呈させる可能性がない。更にまた、第１のコンタクトパッドがその下方の構造に与えるストレスを軽減してＭＯＳトランジスタのリーク電流を抑制する事もできる。
【００６０】
この発明のうち請求項６及び請求項８にかかるものによれば、寄生容量の増大を回避することもできる。
【００６１】
この発明のうち請求項７にかかるものによれば、ゲート電極の形成の為のエッチングが容易となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる、フィールドシールド分離トランジスタを示す平面図である。
【図２】本発明の実施の形態１にかかる、フィールドシールド分離トランジスタを示す断面図である。
【図３】本発明の実施の形態１の変形にかかる、フィールドシールド分離トランジスタを示す平面図である。
【図４】本発明の実施の形態１の変形にかかる、フィールドシールド分離トランジスタを示す断面図である。
【図５】本発明の実施の形態２にかかる、フィールドシールド分離トランジスタを示す平面図である。
【図６】本発明の実施の形態２にかかる、フィールドシールド分離トランジスタを示す断面図である。
【図７】本発明の実施の形態２の望ましい態様を示す断面図である。
【図８】本発明の実施の形態２を示す断面図である。
【図９】本発明の実施の形態２の望ましい態様を工程順に示す断面図である。
【図１０】本発明の実施の形態２の望ましい態様を工程順に示す断面図である。
【図１１】本発明の実施の形態２の望ましい態様を工程順に示す断面図である。
【図１２】本発明の実施の形態３にかかる、フィールドシールド分離トランジスタを示す平面図である。
【図１３】本発明の実施の形態３にかかる、フィールドシールド分離トランジスタを示す断面面図である。
【図１４】本発明の実施の形態３にかかる、フィールドシールド分離トランジスタを示す平面図である。
【図１５】本発明の実施の形態３にかかる、フィールドシールド分離トランジスタを示す断面図である。
【図１６】サイドウォールを形成する工程を示す断面図である。
【図１７】フィールドシールドゲート電極４２が露呈する場合の断面図である。
【図１８】従来のフィールドシールド分離を示す平面図である。
【図１９】従来のフィールドシールド分離を示す断面図である。
【符号の説明】
２ シリコン層、２１，２２ 拡散層、４１，４２ フィールドシールド電極、５ａ〜５ｃ ゲート電極、５１ａ，５２ａ，５１ｂ，５２ｂ コンタクトパッド、５３ａ，５３ｂ 連結部、６１，６２，６，６２１〜６２３ 酸化膜、６７酸化膜６２の外形の部分、Ｆ１〜Ｆ８ フィールドシールド電極のエッジ、Ｅ１〜Ｅ８ コンタクトパッドのエッジ、Ｓ１〜Ｓ８ 酸化膜のエッジ。
Claims (8)
- 互いに直交する第１及び第２の方向に広がる半導体層において、前記第１の方向に並んで形成された第１及び第２の拡散層と、
前記第１拡散層と前記第２の拡散層との間の前記半導体層上に設けられたゲート酸化膜と、
前記ゲート酸化膜の上に形成された連結部と、第１のコンタクトパッドとを有し、前記第１及び第２の拡散層と共にＭＯＳトランジスタを構成するゲート電極と、
前記第２の方向において前記第１及び第２の拡散層に対して第１の側に設けられた第１のフィールドシールド電極と、
を備え、
前記第１のフィールドシールド電極は前記第２の方向において並ぶ第１及び第２のエッジを有し、
前記第１のコンタクトパッドは前記第２の方向において並ぶ第１及び第２のエッジを含み、
前記第１及び第２の方向のいずれにも直交する第３の方向から見た場合に、
前記第１のフィールドシールド電極の前記第２のエッジは前記第１のフィールドシールド電極の前記第１のエッジよりも前記第１及び第２の拡散層に近く、
前記第１のコンタクトパッドの前記第２のエッジは前記第１のコンタクトパッドの前記第１のエッジよりも前記第１及び第２の拡散層に近く、
前記第１のコンタクトパッドの前記第２のエッジは前記第１のフィールドシールド電極の前記第２のエッジよりも前記第１及び第２の拡散層に近い、フィールドシールド分離トランジスタ。 - 前記第３の方向から見た場合に、前記第１のフィールドシールド電極の前記第１のエッジは前記第１のコンタクトパッドの前記第１のエッジよりも前記第１及び第２の拡散層に近い、請求項１記載のフィールドシールド分離トランジスタ。
- 互いに直交する第１及び第２の方向に広がる半導体層において、前記第１の方向に並んで形成された第１及び第２の拡散層と、
前記第１拡散層と前記第２の拡散層との間の前記半導体層上に設けられたゲート酸化膜と、
前記ゲート酸化膜の上に形成された連結部と、第１のコンタクトパッドとを有し、前記第１及び第２の拡散層と共にＭＯＳトランジスタを構成するゲート電極と、
前記第２の方向において前記第１及び第２の拡散層に対して第１の側に設けられた第１のフィールドシールド電極と、
を備え、
前記第１のフィールドシールド電極は前記第２の方向において並ぶ第１及び第２のエッジを有し、
前記第１のコンタクトパッドは前記第２の方向において並ぶ第１及び第２のエッジを含み、
前記第１及び第２の方向のいずれにも直交する第３の方向から見た場合に、
前記第１のフィールドシールド電極の前記第２のエッジは前記第１のフィールドシールド電極の前記第１のエッジよりも前記第１及び第２の拡散層に近く、
前記第１のコンタクトパッドの前記第２のエッジは前記第１のコンタクトパッドの前記第１のエッジよりも前記第１及び第２の拡散層に近く、
前記第１のフィールドシールド電極の前記第１のエッジは前記コンタクトパッドの前記第１のエッジよりも前記第１及び第２の拡散層に近い、フィールドシールド分離トランジスタ。 - 前記第２の方向において前記第１及び第２の拡散層に対して第１の側と反対の第２の側に設けられた第２のフィールドシールド電極
を更に備え、
前記ゲート電極は第２のコンタクトパッドを更に有し、
前記第２のフィールドシールド電極は前記第２の方向において並ぶ第１及び第２のエッジを有し、
前記第２のコンタクトパッドは前記第２の方向において並ぶ第１及び第２のエッジを含み、
前記第３の方向から見た場合に、
前記第２のフィールドシールド電極の前記第１のエッジは前記第２のフィールドシールド電極の前記第２のエッジよりも前記第１及び第２の拡散層に近く、
前記第２のコンタクトパッドの前記第１のエッジは前記第２のコンタクトパッドの前記第２のエッジよりも前記第１及び第２の拡散層に近く、
前記第２のコンタクトパッドの前記第１のエッジは前記第２のフィールドシールド電極の前記第１のエッジよりも前記第１及び第２の拡散層に近い、請求項３記載のフィールドシールド分離トランジスタ。 - 前記第３の方向から見た場合に、
前記第１のコンタクトパッドの前記第２のエッジは前記第１のフィールドシールド電極の前記第２のエッジよりも前記第１及び第２の拡散層に近い、請求項３記載のフィールドシールド分離トランジスタ。 - 前記第１のフィールドシールド電極は、前記第１のコンタクトパッドの下方において第１の酸化膜に包埋され、
前記第１の酸化膜は前記第２の方向において並ぶ第１及び第２のエッジを有し、
前記第３の方向から見た場合に、
前記第１の酸化膜の前記第２のエッジは前記第１の酸化膜の前記第１のエッジよりも前記第１及び第２の拡散層に近く、
前記第１のコンタクトパッドの前記第１のエッジは前記第１の酸化膜の前記第１のエッジよりも前記第１及び第２の拡散層に近く、
前記第１の酸化膜の前記第２のエッジは前記第１のコンタクトパッドの前記第２のエッジよりも前記第１及び第２の拡散層に近い、請求項１ないし請求項５のいずれか一つに記載のフィールドシールド分離トランジスタ。 - 前記第１の酸化膜の前記第１及び第２のエッジの内の少なくとも一方の近傍において、前記第１の酸化膜の外形が前記半導体層に向かって凸となる、請求項６記載のフィールドシールド分離トランジスタ。
- 前記第２のフィールドシールド電極は前記第２のコンタクトパッドの下方において第２の酸化膜に包埋され、
前記第２の酸化膜は前記第２の方向において並ぶ第１及び第２のエッジを有し、
前記第３の方向から見た場合に、
前記第２の酸化膜の前記第１のエッジは前記第１の酸化膜の前記第２のエッジよりも前記第１及び第２の拡散層に近く、
前記第２のコンタクトパッドの前記第２のエッジは前記第２の酸化膜の前記第２のエッジよりも前記第１及び第２の拡散層に近く、
前記第２の酸化膜の前記第１のエッジは前記第２のコンタクトパッドの前記第１のエッジよりも前記第１及び第２の拡散層に近い、請求項４記載のフィールドシールド分離トランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29089997A JP3556814B2 (ja) | 1997-10-23 | 1997-10-23 | フィールドシールド分離トランジスタ |
| US08/985,913 US6060764A (en) | 1997-10-23 | 1997-12-05 | Field shield isolated transistor |
| KR1019980014486A KR100274370B1 (ko) | 1997-10-23 | 1998-04-23 | 필드실드분리트랜지스터 |
| US09/502,460 US6146933A (en) | 1997-10-23 | 2000-02-11 | Field shield isolated transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29089997A JP3556814B2 (ja) | 1997-10-23 | 1997-10-23 | フィールドシールド分離トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11126889A JPH11126889A (ja) | 1999-05-11 |
| JP3556814B2 true JP3556814B2 (ja) | 2004-08-25 |
Family
ID=17761957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29089997A Expired - Fee Related JP3556814B2 (ja) | 1997-10-23 | 1997-10-23 | フィールドシールド分離トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6060764A (ja) |
| JP (1) | JP3556814B2 (ja) |
| KR (1) | KR100274370B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450665B1 (ko) * | 1998-02-04 | 2004-11-16 | 삼성전자주식회사 | 정렬여유도를 증가시키는 자기정렬콘택 패드를 갖는 반도체소자 |
| US6956281B2 (en) * | 2002-08-21 | 2005-10-18 | Freescale Semiconductor, Inc. | Semiconductor device for reducing photovolatic current |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0194636A (ja) * | 1987-10-06 | 1989-04-13 | Hitachi Ltd | 半導体装置 |
| JPH06509911A (ja) * | 1992-06-10 | 1994-11-02 | アスペック テクノロジー インコーポレイテッド | 連続基板タップを備えた対称な多層金属論理アレイ |
| US5898228A (en) * | 1997-10-03 | 1999-04-27 | Lsi Logic Corporation | On-chip misalignment indication |
-
1997
- 1997-10-23 JP JP29089997A patent/JP3556814B2/ja not_active Expired - Fee Related
- 1997-12-05 US US08/985,913 patent/US6060764A/en not_active Expired - Lifetime
-
1998
- 1998-04-23 KR KR1019980014486A patent/KR100274370B1/ko not_active IP Right Cessation
-
2000
- 2000-02-11 US US09/502,460 patent/US6146933A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6146933A (en) | 2000-11-14 |
| KR100274370B1 (ko) | 2000-12-15 |
| KR19990036471A (ko) | 1999-05-25 |
| JPH11126889A (ja) | 1999-05-11 |
| US6060764A (en) | 2000-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3725708B2 (ja) | 半導体装置 | |
| US5663588A (en) | Semiconductor device having an SOI structure of mesa isolation type and manufacturing method therefor | |
| JP3543117B2 (ja) | 二重ゲート電界効果トランジスタ | |
| JP6872951B2 (ja) | 半導体装置及びその製造方法 | |
| US20160365442A1 (en) | Semiconductor device, and manufacturing method for same | |
| US20080079092A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH11150265A (ja) | 半導体装置 | |
| US6992340B2 (en) | Semiconductor device | |
| US6849913B2 (en) | Integrated circuit including an inductor, active layers with isolation dielectrics, and multiple insulation layers | |
| JPH09129877A (ja) | 半導体装置の製造方法、絶縁ゲート型半導体装置の製造方法および絶縁ゲート型半導体装置 | |
| US5970344A (en) | Method of manufacturing semiconductor device having gate electrodes formed in trench structure before formation of source layers | |
| JP3556814B2 (ja) | フィールドシールド分離トランジスタ | |
| JP4086559B2 (ja) | 半導体装置 | |
| JP2005353997A (ja) | 半導体装置及びその製造方法 | |
| JP3421588B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06232149A (ja) | 半導体装置 | |
| JPH09289305A (ja) | 半導体装置 | |
| JP2004207351A (ja) | 半導体装置及びその製造方法 | |
| JPS61110446A (ja) | 半導体装置 | |
| JP2022170768A (ja) | 半導体装置の製造方法 | |
| JPH03241871A (ja) | 半導体装置及びその製造方法 | |
| JP3276480B2 (ja) | 静電誘導トランジスタおよびその製造方法 | |
| JP2004031473A (ja) | 半導体装置 | |
| JP2004063648A (ja) | 半導体装置及びその製造方法 | |
| JPH1140779A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040513 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |