JP3552633B2 - 半導体集積回路及び半導体装置並びにそれに用いるスピード選別方法 - Google Patents
半導体集積回路及び半導体装置並びにそれに用いるスピード選別方法 Download PDFInfo
- Publication number
- JP3552633B2 JP3552633B2 JP2000055204A JP2000055204A JP3552633B2 JP 3552633 B2 JP3552633 B2 JP 3552633B2 JP 2000055204 A JP2000055204 A JP 2000055204A JP 2000055204 A JP2000055204 A JP 2000055204A JP 3552633 B2 JP3552633 B2 JP 3552633B2
- Authority
- JP
- Japan
- Prior art keywords
- critical path
- signal
- flip
- flop
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000010187 selection method Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims description 10
- 238000012360 testing method Methods 0.000 claims description 10
- 238000005259 measurement Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000002950 deficient Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/03—Logic gate active element oscillator
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路及び半導体装置並びにそれに用いるスピード選別方法に関し、特にＬＳＩ（大規模集積回路）のスピード選別の方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩのクロック周波数は加速度をつけて増してきており、１ＧＨｚを越えようとしている。一方、ＬＳＩを測定するＬＳＩテスタはＬＳＩの通常でのクロック周波数で測定することはもはやできなくなっている。これは性能的に測定できないという理由のほかに、ＬＳＩテストにかかる費用を削減するという必要もあって、安価で低性能なＬＳＩテスタを使用するケースも多い。
【０００３】
一般に、ＬＳＩテスタでの測定は低周波数での動作確認による不良選別であり、ＡＣ的なスピード選別はされない。ここで、スピードとはＬＳＩの動作可能周波数のことである。また、動作可能周波数をテストし、ＬＳＩの選別を行うことを、以下ではスピード選別と呼ぶことにする。ＬＳＩはその製造工程でのわずかな製造誤差によってゲート素子等のスピードが大きく変わることがある。したがって、上記のようなハイスペックな性能を目指すＬＳＩではスピード選別が必要になってきている。
【０００４】
スピード選別は別途行われ、その第一の方法はＬＳＩを実際に使用する状況と同じ環境で試験する方法である。プリント基板やコンピュータ装置に実装して測定をすることになる。
【０００５】
第２の方法では実際にＬＳＩのスピードそのものを測定しないが、相関のある回路の性能からＬＳＩ全体の性能を推測する方法である。この方法はＬＳＩテスタレベルで測定することも可能である。
【０００６】
一般には、図４に示すように、奇数段のＮＡＮＤ（ナンド）回路３１〜３ｎ［ｎ＝２ｍ＋１］をリング上に接続したリングオシレータ（Ｒｉｎｇ Ｏｓｃｉｌｌａｔｏｒ）の周波数測定がその推測に利用される。このリングオシレータの発振周波数を測定することで、１段あたりのゲート素子のスピードを測定することができる。この値からＬＳＩの動作周波数を推測する。
【０００７】
【発明が解決しようとする課題】
上述した従来のＬＳＩのスピード選別方法では、第１の方法の場合、まず実装するためにＬＳＩをパッケージに組立てるコストが発生するので、スピード選別で不良となったＬＳＩの組立て費用は無駄になる。
【０００８】
また、装置やプリント基板での評価環境を整えるのにもコストが発生するとともに、その測定装置の使用費や人件費も発生し、これらは最終的にＬＳＩや装置の価格に反映されるので価格が高くなる。
【０００９】
一方、第２の方法の場合の問題はリングオシレータの周波数とＬＳＩ性能との相関が完全にはとれないことである。ＬＳＩ性能はクリティカルパスと呼ばれる特定の回路間の遅延によってほぼ決まる。クリティカルパスを構成するゲート素子（インバータやＮＡＮＤ回路等）が位置的にＬＳＩの中でばらけている場合にはゲート素子間を長い配線で接続することになる。
【００１０】
これに対し、リングオシレータはサイズの制約等もあり、配線がほぼ無い状態で構成されることが多い。０．１８ｕｍ／０．１５ｕｍルールと通称される微細加工製造プロセスでは配線の遅延がゲート素子遅延とくらべて無視できない値になってきている。
【００１１】
したがって、リングオシレータの周波数測定から算出されるゲート素子遅延とクリティカルパスの遅延との相関は精度が高いとは言えない。また、精度を高くするようにリングオシレータを設計することも難しい。
【００１２】
そこで、本発明の目的は上記の問題点を解消し、ＬＳＩテスタレベルで、ＬＳＩの性能を調べることができる半導体集積回路及び半導体装置並びにそれに用いるスピード選別方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明による半導体集積回路は、信号経路を表すクリティカルパスを含む半導体集積回路であって、前記クリティカルパスの出力を負帰還させて構成するリングオシレータと、前記クリティカルパスの出力を負帰還させる信号線と、前記信号線の信号と前記クリティカルパスへの入力信号とのうちの一方を選択して前記クリティカルパスに入力させるセレクタとを備えている。
【００１５】
本発明による半導体集積回路のスピード選別方法は、信号経路を表すクリティカルパスを含む半導体集積回路のスピード選別方法であって、前記クリティカルパスを利用してリングオシレータを構成するようにし、前記クリティカルパスの出力を信号線によって負帰還させ、前記信号線の信号と前記クリティカルパスへの入力信号とのうちの一方をセレクタで選択させて前記クリティカルパスに入力させている。
【００１６】
すなわち、本発明の半導体集積回路は、クリティカルパスを利用してリングオシレータを構成することを特徴としている。クリティカルパス・リングオシレータの発振周波数を外部から測定することは、通常のリングオシレータの測定と同じく容易に可能であり、周波数の測定から当該回路のスピードを算出するのも容易に可能である。
【００１７】
しかも、当該回路はＬＳＩ全体の性能を決定するクリティカルパスであり、その性能を高精度で測定することが可能になる訳である。これによって、ＬＳＩテスタレベルで、ＬＳＩの性能を調べることが可能になる。第１のフリップフロップと第２のフリップフロップとの距離が離れている場合には信号ＦＢに中継バッファを必要最小限挿入することになるが、クリティカルパスに対して本回路の挿入で与える性能遅延をきわめて小さく、無視できる範囲にする必要がある。
【００１８】
測定に高性能／高価なＬＳＩテスタは必要なく、周波数カウンタさえあればよい。また、ＬＳＩテスタレベルで、ウェハテストでも測定可能なので、スピード不良品をパッケージ組立てすることもなくなり、装置上での選別についても必要なくなるので、さらなるコストダウンを図ることが可能となる。よって、ＬＳＩテスタレベルで、ＬＳＩのスピード選別が可能となる手段が提供可能となる。
【００１９】
【発明の実施の形態】
次に、本発明の一実施例について図面を参照して説明する。図１は本発明の一実施例による半導体集積回路の構成を示す回路図である。図１において、本発明の一実施例による半導体集積回路はＬＳＩ内のクリティカルパスを構成するロジック回路（ｌｏｇｉｃ）３と、それをはさんだ前後のフリップフロップ回路（以下、Ｆ／Ｆとする）２，４と、Ｆ／Ｆ４の出力からＦ／Ｆ２の入力に負帰還する信号配線ＦＢと、セレクタ（ＳＥＬ）１とから構成されている。Ｆ／Ｆ２，４は２層のスキャンクロックＳＣ１，ＳＣ２を持つタイプのフリップフロップで構成され、各々共通のクロックＣＬＫが印加されている。
【００２０】
この図１を参照して本発明の一実施例による半導体集積回路の動作について説明する。ここで、図１の点線部以外のところは通常のロジック回路であり、ＬＳＩの性能を決定づけるクリティカルパスと呼ばれる信号経路を表している。点線部が本発明の一実施例で追加された回路であり、クリティカルパスの中に挿入する形で回路を構成している。
【００２１】
本発明の一実施例がターゲットとするのはスピード選別である。当該テスト時の動作を以下説明する。まず、信号ＥＮに適切レベルを与え、セレクタ１の入力が信号ＦＢを選択するようにする。
【００２２】
Ｆ／Ｆ２，４の２相スキャンクロックＳＣ１，ＳＣ２をＦ／Ｆ２，４がスルーになるように設定する。２相スキャンクロックＳＣ１，ＳＣ２で動作するＦ／Ｆ２，４は、例えばＬＳＳＤ（ｌｅｖｅｌ ｓｅｎｓｉｔｉｖｅ ｓｃａｎ ｄｅｓｉｇｎ）等が知られている。
【００２３】
このように、Ｆ／Ｆ２，４がスルーになるように設定することで、上記の回路ではＦ／Ｆ２からＦ／Ｆ４まで信号がスルーで通るようになる。さらに，信号ＦＢを介してＦ／Ｆ４の出力をＦ／Ｆ２に負帰還することで、クリティカルパスでリングオシレータ構成を組むことが可能となる（以下、クリティカルパス・リングオシレータと呼ぶことにする）。
【００２４】
この場合、リング内の論理は反転論理（図１ではＦ／Ｆ４の出力部に○印をつけることで示している）である必要がある。このクリティカルパス・リングオシレータは自励発振する。
【００２５】
スピード選別以外のテストや通常動作の時は信号ＥＮに適切レベルを与え、セレクタ１が入力側を選択するように切替えることで、Ｆ／Ｆ４の出力がＦ／Ｆ２に負帰還する負帰還パスをカットする。
【００２６】
クリティカルパス・リングオシレータの発振周波数を外部から測定することは、通常のリングオシレータの測定と同じく容易に可能であるので、周波数の測定から当該回路のスピードを算出するのも容易に可能である。しかも、当該回路はＬＳＩ全体の性能を決定するクリティカルパスであり、その性能を高精度で測定することが可能になる訳である。
【００２７】
これによって、ＬＳＩテスタレベルで、ＬＳＩの性能を調べることが可能になる。Ｆ／Ｆ２とＦ／Ｆ４との距離が離れている場合には、信号ＦＢに中継バッファを必要最小限挿入することになるが、クリティカルパスに対して本回路の挿入で与える性能遅延をきわめて小さく、無視することができる範囲にする必要がある。
【００２８】
したがって、測定に高性能／高価なＬＳＩテスタは必要なく、周波数カウンタさえあればよい。また、ＬＳＩテスタレベルで、ウェハテストでも測定可能なので、スピード不良品をパッケージ組立てすることもなくなり、装置上での選別についても必要なくなるので、さらなるコストダウンを図ることができる。
【００２９】
図２は本発明の他の実施例による半導体集積回路の構成を示す回路図である。図２において、本発明の他の実施例による半導体集積回路は図１に示す本発明の一実施例による半導体集積回路の構成とほぼ同じであるが、Ｆ／Ｆ５をたたくクロックＣＬＫ１とＦ／Ｆ６をたたくクロックＣＬＫ２とが異なる多層クロックであることが異なる。異相クロック間でも、本発明の一実施例による半導体集積回路と同様の回路で、周波数の測定が可能である。
【００３０】
図３は本発明の別の実施例による半導体装置の構成を示す回路図である。図３において、本発明の別の実施例による半導体装置は本発明の他の実施例をＬＳＩ間に拡張したものである。
【００３１】
すなわち、セレクタ１１とＦ／Ｆ１２，１５と出力バッファ１３と入力バッファ１４とからなるＬＳＩ１と、セレクタ２３とＦ／Ｆ２２，２４と出力バッファ２５と入力バッファ２１とからなるＬＳＩ２とをＬＳＩ間伝送路１０１，１０２で接続した構成に本発明の他の実施例を適用したものである。
【００３２】
この場合、測定対象はクリティカルパスではなく、ＬＳＩ間線路（ＬＳＩ間伝送路１０１，１０２）となる。復路にも入／出力バッファを用意する必要があるので、図３に示すように、往路及び復路の回路構成を同じにすれば、片側の伝送遅延は往復分の１／２と簡単に算出することができる。
【００３３】
もちろん、ＬＳＩ間伝送の遅延測定の場合にはＬＳＩテスタレベルでは測定できず、プリント板実装時での測定となる点は上記と異なるが、上記と同様の回路構成で、ＬＳＩ１，２内だけでなく、ＬＳＩ間の遅延も測定可能であることを示している。
【００３４】
【発明の効果】
以上説明したように本発明によれば、信号経路を表すクリティカルパスを含む半導体集積回路において、そのクリティカルパスを利用してリングオシレータを構成することによって、ＬＳＩテスタレベルで、ＬＳＩの性能を調べることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体集積回路の構成を示す回路図である。
【図２】本発明の他の実施例による半導体集積回路の構成を示す回路図である。
【図３】本発明の他の実施例による半導体装置の構成を示す回路図である。
【図４】従来例によるリングオシレータの構成を示す回路図である。
【符号の説明】
１，１１，２３ セレクタ
２，４，１２，１５，
２２，２４ フリップフロップ
３ ロジック回路
１３，２５ 出力バッファ
１４，２１ 入力バッファ
１０１，１０２ ＬＳＩ間伝送路
【発明の属する技術分野】
本発明は半導体集積回路及び半導体装置並びにそれに用いるスピード選別方法に関し、特にＬＳＩ（大規模集積回路）のスピード選別の方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩのクロック周波数は加速度をつけて増してきており、１ＧＨｚを越えようとしている。一方、ＬＳＩを測定するＬＳＩテスタはＬＳＩの通常でのクロック周波数で測定することはもはやできなくなっている。これは性能的に測定できないという理由のほかに、ＬＳＩテストにかかる費用を削減するという必要もあって、安価で低性能なＬＳＩテスタを使用するケースも多い。
【０００３】
一般に、ＬＳＩテスタでの測定は低周波数での動作確認による不良選別であり、ＡＣ的なスピード選別はされない。ここで、スピードとはＬＳＩの動作可能周波数のことである。また、動作可能周波数をテストし、ＬＳＩの選別を行うことを、以下ではスピード選別と呼ぶことにする。ＬＳＩはその製造工程でのわずかな製造誤差によってゲート素子等のスピードが大きく変わることがある。したがって、上記のようなハイスペックな性能を目指すＬＳＩではスピード選別が必要になってきている。
【０００４】
スピード選別は別途行われ、その第一の方法はＬＳＩを実際に使用する状況と同じ環境で試験する方法である。プリント基板やコンピュータ装置に実装して測定をすることになる。
【０００５】
第２の方法では実際にＬＳＩのスピードそのものを測定しないが、相関のある回路の性能からＬＳＩ全体の性能を推測する方法である。この方法はＬＳＩテスタレベルで測定することも可能である。
【０００６】
一般には、図４に示すように、奇数段のＮＡＮＤ（ナンド）回路３１〜３ｎ［ｎ＝２ｍ＋１］をリング上に接続したリングオシレータ（Ｒｉｎｇ Ｏｓｃｉｌｌａｔｏｒ）の周波数測定がその推測に利用される。このリングオシレータの発振周波数を測定することで、１段あたりのゲート素子のスピードを測定することができる。この値からＬＳＩの動作周波数を推測する。
【０００７】
【発明が解決しようとする課題】
上述した従来のＬＳＩのスピード選別方法では、第１の方法の場合、まず実装するためにＬＳＩをパッケージに組立てるコストが発生するので、スピード選別で不良となったＬＳＩの組立て費用は無駄になる。
【０００８】
また、装置やプリント基板での評価環境を整えるのにもコストが発生するとともに、その測定装置の使用費や人件費も発生し、これらは最終的にＬＳＩや装置の価格に反映されるので価格が高くなる。
【０００９】
一方、第２の方法の場合の問題はリングオシレータの周波数とＬＳＩ性能との相関が完全にはとれないことである。ＬＳＩ性能はクリティカルパスと呼ばれる特定の回路間の遅延によってほぼ決まる。クリティカルパスを構成するゲート素子（インバータやＮＡＮＤ回路等）が位置的にＬＳＩの中でばらけている場合にはゲート素子間を長い配線で接続することになる。
【００１０】
これに対し、リングオシレータはサイズの制約等もあり、配線がほぼ無い状態で構成されることが多い。０．１８ｕｍ／０．１５ｕｍルールと通称される微細加工製造プロセスでは配線の遅延がゲート素子遅延とくらべて無視できない値になってきている。
【００１１】
したがって、リングオシレータの周波数測定から算出されるゲート素子遅延とクリティカルパスの遅延との相関は精度が高いとは言えない。また、精度を高くするようにリングオシレータを設計することも難しい。
【００１２】
そこで、本発明の目的は上記の問題点を解消し、ＬＳＩテスタレベルで、ＬＳＩの性能を調べることができる半導体集積回路及び半導体装置並びにそれに用いるスピード選別方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明による半導体集積回路は、信号経路を表すクリティカルパスを含む半導体集積回路であって、前記クリティカルパスの出力を負帰還させて構成するリングオシレータと、前記クリティカルパスの出力を負帰還させる信号線と、前記信号線の信号と前記クリティカルパスへの入力信号とのうちの一方を選択して前記クリティカルパスに入力させるセレクタとを備えている。
【００１５】
本発明による半導体集積回路のスピード選別方法は、信号経路を表すクリティカルパスを含む半導体集積回路のスピード選別方法であって、前記クリティカルパスを利用してリングオシレータを構成するようにし、前記クリティカルパスの出力を信号線によって負帰還させ、前記信号線の信号と前記クリティカルパスへの入力信号とのうちの一方をセレクタで選択させて前記クリティカルパスに入力させている。
【００１６】
すなわち、本発明の半導体集積回路は、クリティカルパスを利用してリングオシレータを構成することを特徴としている。クリティカルパス・リングオシレータの発振周波数を外部から測定することは、通常のリングオシレータの測定と同じく容易に可能であり、周波数の測定から当該回路のスピードを算出するのも容易に可能である。
【００１７】
しかも、当該回路はＬＳＩ全体の性能を決定するクリティカルパスであり、その性能を高精度で測定することが可能になる訳である。これによって、ＬＳＩテスタレベルで、ＬＳＩの性能を調べることが可能になる。第１のフリップフロップと第２のフリップフロップとの距離が離れている場合には信号ＦＢに中継バッファを必要最小限挿入することになるが、クリティカルパスに対して本回路の挿入で与える性能遅延をきわめて小さく、無視できる範囲にする必要がある。
【００１８】
測定に高性能／高価なＬＳＩテスタは必要なく、周波数カウンタさえあればよい。また、ＬＳＩテスタレベルで、ウェハテストでも測定可能なので、スピード不良品をパッケージ組立てすることもなくなり、装置上での選別についても必要なくなるので、さらなるコストダウンを図ることが可能となる。よって、ＬＳＩテスタレベルで、ＬＳＩのスピード選別が可能となる手段が提供可能となる。
【００１９】
【発明の実施の形態】
次に、本発明の一実施例について図面を参照して説明する。図１は本発明の一実施例による半導体集積回路の構成を示す回路図である。図１において、本発明の一実施例による半導体集積回路はＬＳＩ内のクリティカルパスを構成するロジック回路（ｌｏｇｉｃ）３と、それをはさんだ前後のフリップフロップ回路（以下、Ｆ／Ｆとする）２，４と、Ｆ／Ｆ４の出力からＦ／Ｆ２の入力に負帰還する信号配線ＦＢと、セレクタ（ＳＥＬ）１とから構成されている。Ｆ／Ｆ２，４は２層のスキャンクロックＳＣ１，ＳＣ２を持つタイプのフリップフロップで構成され、各々共通のクロックＣＬＫが印加されている。
【００２０】
この図１を参照して本発明の一実施例による半導体集積回路の動作について説明する。ここで、図１の点線部以外のところは通常のロジック回路であり、ＬＳＩの性能を決定づけるクリティカルパスと呼ばれる信号経路を表している。点線部が本発明の一実施例で追加された回路であり、クリティカルパスの中に挿入する形で回路を構成している。
【００２１】
本発明の一実施例がターゲットとするのはスピード選別である。当該テスト時の動作を以下説明する。まず、信号ＥＮに適切レベルを与え、セレクタ１の入力が信号ＦＢを選択するようにする。
【００２２】
Ｆ／Ｆ２，４の２相スキャンクロックＳＣ１，ＳＣ２をＦ／Ｆ２，４がスルーになるように設定する。２相スキャンクロックＳＣ１，ＳＣ２で動作するＦ／Ｆ２，４は、例えばＬＳＳＤ（ｌｅｖｅｌ ｓｅｎｓｉｔｉｖｅ ｓｃａｎ ｄｅｓｉｇｎ）等が知られている。
【００２３】
このように、Ｆ／Ｆ２，４がスルーになるように設定することで、上記の回路ではＦ／Ｆ２からＦ／Ｆ４まで信号がスルーで通るようになる。さらに，信号ＦＢを介してＦ／Ｆ４の出力をＦ／Ｆ２に負帰還することで、クリティカルパスでリングオシレータ構成を組むことが可能となる（以下、クリティカルパス・リングオシレータと呼ぶことにする）。
【００２４】
この場合、リング内の論理は反転論理（図１ではＦ／Ｆ４の出力部に○印をつけることで示している）である必要がある。このクリティカルパス・リングオシレータは自励発振する。
【００２５】
スピード選別以外のテストや通常動作の時は信号ＥＮに適切レベルを与え、セレクタ１が入力側を選択するように切替えることで、Ｆ／Ｆ４の出力がＦ／Ｆ２に負帰還する負帰還パスをカットする。
【００２６】
クリティカルパス・リングオシレータの発振周波数を外部から測定することは、通常のリングオシレータの測定と同じく容易に可能であるので、周波数の測定から当該回路のスピードを算出するのも容易に可能である。しかも、当該回路はＬＳＩ全体の性能を決定するクリティカルパスであり、その性能を高精度で測定することが可能になる訳である。
【００２７】
これによって、ＬＳＩテスタレベルで、ＬＳＩの性能を調べることが可能になる。Ｆ／Ｆ２とＦ／Ｆ４との距離が離れている場合には、信号ＦＢに中継バッファを必要最小限挿入することになるが、クリティカルパスに対して本回路の挿入で与える性能遅延をきわめて小さく、無視することができる範囲にする必要がある。
【００２８】
したがって、測定に高性能／高価なＬＳＩテスタは必要なく、周波数カウンタさえあればよい。また、ＬＳＩテスタレベルで、ウェハテストでも測定可能なので、スピード不良品をパッケージ組立てすることもなくなり、装置上での選別についても必要なくなるので、さらなるコストダウンを図ることができる。
【００２９】
図２は本発明の他の実施例による半導体集積回路の構成を示す回路図である。図２において、本発明の他の実施例による半導体集積回路は図１に示す本発明の一実施例による半導体集積回路の構成とほぼ同じであるが、Ｆ／Ｆ５をたたくクロックＣＬＫ１とＦ／Ｆ６をたたくクロックＣＬＫ２とが異なる多層クロックであることが異なる。異相クロック間でも、本発明の一実施例による半導体集積回路と同様の回路で、周波数の測定が可能である。
【００３０】
図３は本発明の別の実施例による半導体装置の構成を示す回路図である。図３において、本発明の別の実施例による半導体装置は本発明の他の実施例をＬＳＩ間に拡張したものである。
【００３１】
すなわち、セレクタ１１とＦ／Ｆ１２，１５と出力バッファ１３と入力バッファ１４とからなるＬＳＩ１と、セレクタ２３とＦ／Ｆ２２，２４と出力バッファ２５と入力バッファ２１とからなるＬＳＩ２とをＬＳＩ間伝送路１０１，１０２で接続した構成に本発明の他の実施例を適用したものである。
【００３２】
この場合、測定対象はクリティカルパスではなく、ＬＳＩ間線路（ＬＳＩ間伝送路１０１，１０２）となる。復路にも入／出力バッファを用意する必要があるので、図３に示すように、往路及び復路の回路構成を同じにすれば、片側の伝送遅延は往復分の１／２と簡単に算出することができる。
【００３３】
もちろん、ＬＳＩ間伝送の遅延測定の場合にはＬＳＩテスタレベルでは測定できず、プリント板実装時での測定となる点は上記と異なるが、上記と同様の回路構成で、ＬＳＩ１，２内だけでなく、ＬＳＩ間の遅延も測定可能であることを示している。
【００３４】
【発明の効果】
以上説明したように本発明によれば、信号経路を表すクリティカルパスを含む半導体集積回路において、そのクリティカルパスを利用してリングオシレータを構成することによって、ＬＳＩテスタレベルで、ＬＳＩの性能を調べることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体集積回路の構成を示す回路図である。
【図２】本発明の他の実施例による半導体集積回路の構成を示す回路図である。
【図３】本発明の他の実施例による半導体装置の構成を示す回路図である。
【図４】従来例によるリングオシレータの構成を示す回路図である。
【符号の説明】
１，１１，２３ セレクタ
２，４，１２，１５，
２２，２４ フリップフロップ
３ ロジック回路
１３，２５ 出力バッファ
１４，２１ 入力バッファ
１０１，１０２ ＬＳＩ間伝送路
Claims (6)
- 信号経路を表すクリティカルパスを含む半導体集積回路であって、
前記クリティカルパスの出力を負帰還させて構成するリングオシレータと、
前記クリティカルパスの出力を負帰還させる信号線と、
前記信号線の信号と前記クリティカルパスへの入力信号とのうちの一方を選択して前記クリティカルパスに入力させるセレクタとを有し、
前記クリティカルパスは、ロジック回路と、前記ロジック回路の入力側及び出力側に各々配置されかつ動作可能周波数テスト時には入力信号がスルーするように各々に印加される共通のクロック信号が設定されてなる第１及び第２のフリップフロップとからなることを特徴とする半導体集積回路。 - 信号経路を表すクリティカルパスを含む半導体集積回路であって、
前記クリティカルパスの出力を負帰還させて構成するリングオシレータと、
前記クリティカルパスの出力を負帰還させる信号線と、
前記信号線の信号と前記クリティカルパスへの入力信号とのうちの一方を選択して前記クリティカルパスに入力させるセレクタと
を有し、
前記クリティカルパスは、ロジック回路と、前記ロジック回路の入力側及び出力側に各々配置されかつ動作可能周波数テスト時には入力信号がスルーするように各々に印加される独立のクロック信号が設定されてなる第１及び第２のフリップフロップとからなることを特徴とする半導体集積回路。 - 前記信号線は、前記第２のフリップフロップの出力を前記第１のフリップフロップに負帰還するよう構成したことを特徴とする請求項１または請求項２記載の半導体集積回路。
- 信号経路を表すクリティカルパスを含む半導体集積回路のスピード選別方法であって、前記クリティカルパスを利用してリングオシレータを構成するようにし、前記クリティカルパスの出力を信号線によって負帰還させ、前記信号線の信号と前記クリティカルパスへの入力信号とのうちの一方をセレクタで選択させて前記クリティカルパスに入力させ、
前記クリティカルパスは、ロジック回路と、前記ロジック回路の入力側及び出力側に各々配置されかつ動作可能周波数テスト時には入力信号がスルーするように各々に印加される共通のクロック信号が設定されてなる第１及び第２のフリップフロップとからなることを特徴とするスピード選別方法。 - 信号経路を表すクリティカルパスを含む半導体集積回路のスピード選別方法であって、前記クリティカルパスを利用してリングオシレータを構成するようにし、前記クリティカルパスの出力を信号線によって負帰還させ、前記信号線の信号と前記クリティカルパスへの入力信号とのうちの一方をセレクタで選択させて前記クリティカルパスに入力させること
前記クリティカルパスは、ロジック回路と、前記ロジック回路の入力側及び出力側に各々配置されかつ動作可能周波数テスト時には入力信号がスルーするように各々に印加される独立のクロック信号が設定されてなる第１及び第２のフリップフロップとからなることを特徴とする請求項４記載のスピード選別方法。 - 前記信号線は、前記第２のフリップフロップの出力を前記第１のフリップフロップに負帰還するようにしたことを特徴とする請求項４または請求項５記載のスピード選別方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000055204A JP3552633B2 (ja) | 2000-03-01 | 2000-03-01 | 半導体集積回路及び半導体装置並びにそれに用いるスピード選別方法 |
| US09/793,655 US6515549B2 (en) | 2000-03-01 | 2001-02-27 | Semiconductor device having critical path connected by feedback ring oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000055204A JP3552633B2 (ja) | 2000-03-01 | 2000-03-01 | 半導体集積回路及び半導体装置並びにそれに用いるスピード選別方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003102405A Division JP3633605B2 (ja) | 2003-04-07 | 2003-04-07 | 半導体装置及びにそれに用いるスピード選別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001242223A JP2001242223A (ja) | 2001-09-07 |
| JP3552633B2 true JP3552633B2 (ja) | 2004-08-11 |
Family
ID=18576365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000055204A Expired - Fee Related JP3552633B2 (ja) | 2000-03-01 | 2000-03-01 | 半導体集積回路及び半導体装置並びにそれに用いるスピード選別方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6515549B2 (ja) |
| JP (1) | JP3552633B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538522B1 (en) * | 2001-10-15 | 2003-03-25 | International Business Machines Corporation | Method and ring oscillator for evaluating dynamic circuits |
| US6975174B1 (en) * | 2002-12-31 | 2005-12-13 | Radioframe Networks, Inc. | Clock oscillator |
| US6933739B1 (en) | 2003-05-23 | 2005-08-23 | Marvell Semiconductor Israel Ltd. | Ring oscillator system |
| US6850123B1 (en) * | 2003-05-27 | 2005-02-01 | Xilinx, Inc. | Circuits and methods for characterizing the speed performance of multi-input combinatorial logic |
| US7373560B1 (en) | 2004-12-08 | 2008-05-13 | Xilinx, Inc. | Circuit for measuring signal delays of asynchronous inputs of synchronous elements |
| US7471161B2 (en) * | 2005-09-30 | 2008-12-30 | Intel Corporation | Signal degradation monitoring |
| WO2007072731A1 (ja) * | 2005-12-20 | 2007-06-28 | Advantest Corporation | 発振回路、試験装置、及び電子デバイス |
| KR101053661B1 (ko) * | 2008-07-11 | 2011-08-02 | 주식회사 하이닉스반도체 | 전자 기기에서 클럭 제공 장치 |
| WO2010058249A1 (en) * | 2008-11-24 | 2010-05-27 | Freescale Semiconductor, Inc. | Method and apparatus for generating a clock signal |
| US8729920B2 (en) * | 2010-11-24 | 2014-05-20 | International Business Machines Corporation | Circuit and method for RAS-enabled and self-regulated frequency and delay sensor |
| JP2012145467A (ja) | 2011-01-13 | 2012-08-02 | Renesas Electronics Corp | 半導体集積回路及び電源電圧適応制御システム |
| US8754696B2 (en) | 2012-07-26 | 2014-06-17 | International Business Machines Corporation | Ring oscillator |
| JP6237310B2 (ja) | 2014-02-14 | 2017-11-29 | 株式会社ソシオネクスト | 半導体集積回路 |
| JP5792342B2 (ja) * | 2014-03-13 | 2015-10-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US9891276B2 (en) | 2015-07-28 | 2018-02-13 | International Business Machines Corporation | Performance-screen ring oscillator (PSRO) using an integrated circuit test signal distribution network |
| PL238519B1 (pl) * | 2017-08-08 | 2021-08-30 | Politechnika Warszawska | Generator fizycznie niekopiowalnych kluczy kryptograficznych |
| PL237476B1 (pl) * | 2017-08-08 | 2021-04-19 | Politechnika Warszawska | Generator fizycznie niekopiowalnych kluczy kryptograficznych |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61149871A (ja) | 1984-12-24 | 1986-07-08 | Toshiba Corp | 半導体集積回路 |
| JPH0989980A (ja) | 1995-09-28 | 1997-04-04 | Nec Corp | 半導体集積回路およびその評価方法 |
| US5923676A (en) * | 1996-12-20 | 1999-07-13 | Logic Vision, Inc. | Bist architecture for measurement of integrated circuit delays |
| JPH11166960A (ja) | 1997-12-04 | 1999-06-22 | Nec Corp | 半導体集積回路の良品選別方式および半導体集積回路 |
| US6223314B1 (en) * | 1997-12-31 | 2001-04-24 | Karim Arabi | Method of dynamic on-chip digital integrated circuit testing |
-
2000
- 2000-03-01 JP JP2000055204A patent/JP3552633B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-27 US US09/793,655 patent/US6515549B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001242223A (ja) | 2001-09-07 |
| US6515549B2 (en) | 2003-02-04 |
| US20010019291A1 (en) | 2001-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3552633B2 (ja) | 半導体集積回路及び半導体装置並びにそれに用いるスピード選別方法 | |
| US20040017219A1 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| US20080094053A1 (en) | Test circuits having ring oscillators and test methods thereof | |
| US7444569B2 (en) | Semiconductor integrated circuit having test circuitry with reduced power consumption | |
| US6788105B2 (en) | Semiconductor integrated circuit | |
| JP2760284B2 (ja) | 半導体集積回路装置 | |
| JP5651058B2 (ja) | スキャンフリップフロップ回路、スキャンテスト回路及びその制御方法 | |
| US6529033B1 (en) | Area efficient clock inverting circuit for design for testability | |
| US20070245192A1 (en) | Semiconductor integrated circuit device and delay fault testing method | |
| US6519728B2 (en) | Semiconductor integrated circuit having test circuit | |
| JP2004157090A (ja) | パス遅延測定回路 | |
| JP2001250916A (ja) | 半導体集積回路 | |
| US6654939B2 (en) | Method of designing logic circuit, and computer product | |
| JPH0989980A (ja) | 半導体集積回路およびその評価方法 | |
| JP3633605B2 (ja) | 半導体装置及びにそれに用いるスピード選別方法 | |
| JP2003121497A (ja) | 論理回路テスト用スキャンパス回路及びこれを備えた集積回路装置 | |
| US7752586B2 (en) | Design structure of an integration circuit and test method of the integrated circuit | |
| US7543203B2 (en) | LSSD-compatible edge-triggered shift register latch | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| US7644329B2 (en) | Integrated circuit testing method and related circuit thereof | |
| JP2007003338A (ja) | 半導体装置及びそのテスト方法 | |
| JP2003150658A (ja) | 半導体集積回路の設計方法およびスキャンテスト方法 | |
| JP2000266819A (ja) | クロック同期式回路用動作速度評価回路及び方法 | |
| US20050005212A1 (en) | Electronic component with output buffer control | |
| JP2004037264A (ja) | スキャン機能付きフリップフロップ回路およびスキャンテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040219 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040219 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |