JP3549549B2 - 算術論理ユニット - Google Patents
算術論理ユニット Download PDFInfo
- Publication number
- JP3549549B2 JP3549549B2 JP28486792A JP28486792A JP3549549B2 JP 3549549 B2 JP3549549 B2 JP 3549549B2 JP 28486792 A JP28486792 A JP 28486792A JP 28486792 A JP28486792 A JP 28486792A JP 3549549 B2 JP3549549 B2 JP 3549549B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- input
- output
- coupled
- arithmetic logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
- G06F7/49921—Saturation, i.e. clipping the result to a minimum or maximum value
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Complex Calculations (AREA)
- Executing Machine-Instructions (AREA)
- Hardware Redundancy (AREA)
- Advance Control (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の背景】
この発明は一般に多数の異なる種類のデジタル算術演算を行なうための算術論理ユニットに関する。この発明はより特定的にはデジタル信号プロセッサでの使用のための、かつオペランドシフトと、オペランドマスクと、強制0とオペランド加算とオペランド減算と、オーバーフロー検出および訂正などの演算を効果的な態様で行なうための算術論理ユニットに関する。
【0002】
算術論理ユニットはたとえば計算機およびデジタル信号プロセッサ等の多数の異なる種類のデジタルシステムで応用されている。算術論理ユニットは多数の異なる種類のデジタル算術演算を行なうように要求される。算術論理ユニットの演算は一般に多ビットオペランドについて行なわれ、かつオペランドシフトと、オペランドマスクと、強制0と、オペランド加算と、オペランド減算と、オーバーフロー検出および訂正とを含み得る。
【0003】
算術論理ユニットは一般に命令読出専用メモリ(IROM)等の命令メモリから受信した動作命令の制御下でこれらの演算を行なう。命令メモリによって与えられる各命令は算術論理ユニットの1つの動作サイクルに対応する。その演算を行なうために算術論理ユニットによって要求される動作サイクルの数は非常に重要であり、かつ高効率処理のために可能な最も少ない数の動作サイクルに維持されるべきである。
【0004】
高効率の算術論理ユニット動作はデジタル信号プロセッサの応用でのように動作速度が重要であるところでは非常に所望される。高効率の算術論理ユニット動作はまた算術論理ユニットが電池等の消耗可能な電源をよって電力を与えられる携帯用装置中で利用されるところでは同様に重要である。その演算を行なうために算術論理ユニットによって要求される動作サイクルの数が低減すると、算術論理ユニットに起因する消耗可能の電源の電力消費は対応して低減される。これは結果として、電池交換または電池再充電が必要になるまでの携帯用装置の動作時間を延長させる。
【0005】
この発明は効果的な態様で多数の異なるデジタル算術演算を行ない、こうして低減された数の動作サイクルを要求するための改良された算術論理ユニットを提供する。今後わかるように、この発明の算術論理ユニットはオペランド符号強制と、符号強制を伴うまたは伴わないオペランドシフトと、オペランドマスクと、符号強制および2の補数反転をともなうオペランドシフトと、オーバーフロー検出および訂正を伴うまたは伴わないオペランド加算および減算とをたった1つの動作サイクル中で行なうことが可能である。上記の例は符号強制と、オペランドシフトと、2の補数反転と、オペランド加算と、マスク動作とが要求される多少複雑な2つのオペランドのわずか4つの動作サイクル中での加算に関連して説明される。
【0006】
【発明の概要】
この発明は第1および第2のバスと、第1のバスに結合される入力と、出力とを有するシフトレジスタと、シフトレジスタ出力に結合される第1の入力と、第2のバスに結合される第2の入力と、出力とを有する総和器とを含む算術論理ユニットを提供する。算術論理ユニットは総和器出力に結合される入力と、第1のバスに結合される出力とを有するアキュムレータと、総和器出力にまた結合される入力と、第2のバスに結合される出力とを有するバッファとをさらに含む。
【0007】
シフトレジスタはシフト制御信号に応答して、シフトレジスタ入力で受信される多ビットデータを所定数のビット分右へシフトするための単方向シフトレジスタであり得る。シフトレジスタはまた受信された多ビットデータがシフトされるときシフトされたデータの符号を拡張し得る。
【0008】
シフトレジスタ入力は第1のバスから多ビットデータを受信するための多ビット入力であってもよく、かつシフトレジスタ出力は多ビット出力であってもよい。シフトレジスタはその出力で多ビットデータの選択されたビットをマスクするためのデータマスク手段を含み得る。データマスク手段によってマスクされたビットは好ましくは多ビットデータの最下位ビットのうちの連続するビットである。シフトレジスタはまた多ビットデータの最上位ビットまたは符号ビットを予め定められた値に強制するための強制符号手段を含み得る。
【0009】
総和器はその第1の入力で受信される多ビットデータを2の補数反転するように構成され得る。総和器は、多ビットデータの符号ビットを予め定められた値へ強制した後、総和器が多ビットデータを2の補数反転することを引起こす、総和器に結合された2の補数反転制御手段の制御下で、2の補数反転を行ない得る。
【0010】
アキュムレータはシフトレジスタによって符号ビットを強制するのに先行しておよびその間に、多ビットデータをストアしてもよく、かつ2の補数反転制御手段はアキュムレータに結合されて多ビットデータの符号ビットの本来の値を受信しかつ命令メモリに結合されて命令メモリからイネーブル信号を受信してもよい。2の補数反転制御手段はイネーブル信号と、符号ビットの本来の値が論理1であることとに応答して、総和器がその第1の入力で多ビットデータを2の補数反転することを引起こしてもよい。
【0011】
最後に、算術論理ユニットはオーバーフロー条件を検出するためのオーバーフロー検出器と、総和器とアキュムレータとの間に結合されて、オーバーフロー検出器がオーバーフロー条件を検出することに応答して、その最上位出力ビットを論理0にかつその他の出力ビットのすべてを論理1に強制するか、またはその最上位ビットを論理1にかつその他の出力ビットのすべてを論理0に強制するためのオーバーフロー訂正手段とをさらに含み得る。
【0012】
新規と考えられるこの発明の特徴が前掲の特許請求の範囲で詳細に説明される。この発明はそのさらなる目的および利点とともに、添付の図面とともに読まれる以下の詳細な説明を参照することによって最良に理解されることができ、図中で類似の参照番号は同一のエレメントを示す。
【0013】
【詳細な説明】
ここで図1を参照して、これはこの発明を実施する算術論理ユニット12を組入れるデジタル信号プロセッサ10を詳細なブロック図形式で示す。デジタル信号プロセッサ10は一般に命令メモリ(IROM)14および関連するシーケンサ16と、データメモリ18と、読出バッファ20と、書込バッファ22と、算術論理ユニット12と、定数メモリ24と、乗算器セクション26と、リミットおよび量子化セクション28とを含む。
【0014】
デジタル信号プロセッサ10、したがって算術論理ユニット12は、デジタル信号プロセッサ10の各動作サイクルの間の演算命令を与える命令メモリ14の制御下でデジタル処理を行なう。命令メモリ14はシーケンサ16によってシーケンス処理されて、シーケンサ16の制御下で一度に1つの動作命令を発する。命令は8−ビットアドレスバス30と、3−ビットシフト/マスク制御バス32と、制御ライン34および36とを介して命令メモリ14によって与えられる。アドレスバス30はデータメモリ18のためのアドレスをデコードするアドレスデコーダ38と、定数メモリ24のためのアドレスをデコードするアドレスデコーダ40と、乗算器セクション26と、リミットおよび量子化セクション28とに結合される。制御ライン34はこれから説明される態様で多ビットデータが2の補数反転されることを引起こすための制御信号を与え、かつ制御ライン36はこれから説明される態様で利用されるイネーブル信号を与える。
【0015】
算術論理ユニット12はシフトレジスタ42と、総和器44と、オーバーフロー検出器46と、オーバーフロー訂正48とを含む。算術論理ユニット12はアキュムレータ50と、バッファ52と、シフトレジスタ42のための制御54と、第1および第2のバス56および58のそれぞれとをさらに含む。
【0016】
読出バッファ20はデータメモリ18に結合され、かつCMOSトランスファゲート60および62のそれぞれによって第1および第2のバス56および58のそれぞれに結合される。かかるCMOSトランスファゲートは当該技術分野で周知であり、周知のように活性化されると低インピーダンスパスを与えかつ非活性化されると高インピーダンスパスまたはアイソレーションを与える。今後参照される他のかかるトランスファゲートは単にトランスファゲートと呼ばれる。
【0017】
書込バッファ22はデータメモリ18に結合され、かつトランスファゲート64および66のそれぞれによって第1および第2のバス56および58のそれぞれに結合される。シフトレジスタ42は好ましくはバス32を介して与えられるシフト/マスク制御信号に応答して、多ビットデータを所定数のビット分右へシフトするための単方向シフトレジスタである。単方向シフトレジスタ42およびその制御54は図2に関して引続きより詳細に説明される。単方向シフトレジスタはトランスファゲート70によって第1のバス56に結合される入力68を含む。入力68は第1のバス56から多ビットオペランドデータを受信するための多ビット入力である。単方向シフトレジスタ42は制御54に結合される第1の制御入力72と、制御54に結合される第2の制御入力74とをさらに含む。最後に単方向シフトレジスタ42は、多ビットオペランドデータを総和器44の第1の入力78に転送するための多ビット出力である出力76を含む。今後わかるように、出力76から転送された多ビットデータは今後説明される態様で、シフトされないか、右へシフトされるか、マスクされるか、または符号ビット強制されるかのいずれかであり得る。
【0018】
総和器44はその第1の入力78に加えて、トランスファゲート82によって第2のバス58に結合される第2の入力80を含む。総和器44はオーバーフロー訂正48の多ビット入力86に結合される多ビット出力84を含む。
【0019】
オーバーフロー検出器46は総和器44の第1の入力78に結合される第1の入力88と、総和器44の第2の入力80に結合される第2の入力90と、総和器44の出力84に結合される第3の入力92とを含む。オーバーフロー検出器46はまたオーバーフロー訂正48の制御入力96に結合される出力94を含む。オーバーフロー訂正48はトランスファゲート103を介してアキュムレータ50の多ビット入力100に結合される多ビット出力98を含む。
【0020】
アキュムレータ50は多ビットアキュムレータであり、アキュムレータの最上位ビットはその中にストアされる多ビットオペランドデータのため符号ビットである。アキュムレータ50はその中にストアされた多ビットオペランドデータの符号ビットの値を与える出力102と、トランスファゲート106を介して第1のバス56に結合される多ビット出力104とを含む。
【0021】
一時バッファ52はトランスファゲート110を介してオーバーフロー訂正48の出力98に結合される多ビット入力108を含む。一時バッファ52はトランスファゲート114を介して第2のバス58に結合される多ビット出力112をさらに含む。算術論理ユニット12はその動作が引続き説明される2の補数反転制御手段を形成するマルチプレクサ116をさらに含む。マルチプレクサ116はアキュムレータ50の出力102に結合される第1の入力118と、制御ライン34に結合される第2の入力120と、総和器44の入力124に結合される出力122とを含む。
【0022】
乗算器セクション26はバス30に結合されることに加えて、トランスファゲート128を介して第1のバス56に結合される入力126と、トランスファゲート132を介して第2のバス58に結合される第2の入力130と、トランスファゲート136を介して第2のバス58に結合される出力134とを含む。
【0023】
同様に、リミットおよび量子化セクション28はバス30に結合されることに加えて、トランスファゲート140を介して第1のバス56に結合される入力138と、トランスファゲート144を介して第2のバス58に結合される他の入力142と、他のトランスファゲート148を介して第1のバス56に結合される出力146とを含む。
【0024】
デジタル信号プロセッサ10、したがって算術論理ユニット12はこの好ましい実施例による19個までのビットを含む多ビットオペランドデータについて演算を行ない、最初に算術論理ユニット12内で整列された最上位ビットは多ビットオペランドデータの符号ビットであり、かつ残りの18個のビットは大きさビットとして利用可能である。またこの好ましい実施例に従えば、単方向シフトレジスタ42は多ビットオペランドデータを7ビットまで右へシフトし、かつ多ビットオペランドデータの最下位ビットのうちの8個までの連続したビットをマスクするように構成される。また単方向シフトレジスタ42は多ビットオペランドデータの符号ビットを予め定められた値、たとえば0に強制するように構成される。総和器44はマルチプレクサ116とともに、その第1の入力78でのオペランドをその第2の入力80でのオペランドに加算し、その第1の入力78でのオペランドをその第2の入力80でのオペランドから減算し、かつその第1の入力78でのオペランドについて2の補数反転演算を行なうように構成される。当該技術分野で公知の技術に従って、シフトレジスタ42はまた、それが右へシフトするオペランドの最上位ビットを符号拡張する。
【0025】
ここで図2を参照して、これは図1で示された単方向シフトレジスタ42およびシフト/マスク制御手段54をより詳細に示す。単方向シフトレジスタ42は一般に右シフタ150と、データマスク152と、符号データマルチプレクサの形式での強制符号手段154とを含む。シフト/マスク制御手段54はデコーダ156とデマルチプレクサ158とを含む。
【0026】
単方向シフトレジスタ150の入力68は、19番目のビット(符号ビット)がライン160を介してデータ符号マルチプレクサ154の入力162へ伝達されるように分割される。符号データマルチプレクサ154の出力166は右シフタ150の19番目のビット入力(符号ビット入力)168に結合される。符号データマルチプレクサ154は接地電位に結合される他の入力170と、命令メモリに結合されて命令メモリから強制符号制御信号を受信するための制御入力172とを含む。入力68の他の18個のビットはバス164によって右シフタ150の18−ビット入力174に結合される。
【0027】
右シフタ150は最初の8個のビットを与える第1の出力176と、最後のすなわちより上位の11個のビットを与える出力178とを含む1対の多ビット出力を含む。出力176はデータマスク152の8−ビット入力180に結合される。データマスク152は8−ビット出力182を含み、8ビット出力182は右シフタの出力178と組合わされて19−ビット出力76を与える。
【0028】
デコーダ156は制御バス32に結合されて命令メモリからシフト−マスク制御信号を受信するための制御入力184と、デマルチプレクサ158の8−ビット入力188に結合される8−ビット出力186とを含む。デコーダ156は命令メモリ14から3−ビットのシフト/マスク制御信号を受信し、かつそれらの信号をデコードしてオペランドデータを右へシフトすべきビット数、または多ビットオペランドのマスクすべきビット数を示す中間制御信号を8−ビットバス190を介して発生する。デマルチプレクサはライン194を介して命令メモリ14に結合されて、シフトまたはマスク制御信号を受信するための制御入力192を含む。デマルチプレクサが命令メモリからシフト制御信号を受信するとき、それは右シフトを制御するために、シフト制御入力72へ伝達されるようにライン190上の中間制御信号をその第1の出力196へ伝達するであろう。同様にもし入力192がマスク制御信号を受信すれば、それはマスク動作を制御するために、データマスク152のマスク制御入力74へ伝達されるようにライン190上の中間制御信号をその第2の出力198に結合するであろう。
【0029】
図2をさらに参照して、シフトレジスタ42が多ビットオペランドの符号ビットについて強制0を行なうべきとき、オペランドは符号ビットが符号データマルチプレクサ154の入力162に伝達され、かつ多ビットオペランドの残りのビットが入力174に伝達される状態で、入力68で受信される。符号データマルチプレクサ154はその制御入力172で命令メモリから強制0制御信号を受信し、符号データマルチプレクサ154が入力170を選択することを引起こし、出力166で符号ビットを論理0に強制する。論理0の符号ビットは右シフタの入力168に伝達される。かかる符号ビットの強制0は、多ビットオペランドが符号付き大きさのフォーマットであり、かつ今後説明される態様で総和器44によって2の補数フォーマットに変換される必要のある負の数であるときに要求され得る。
【0030】
多ビットオペランドにシフト演算を与えるために、多ビットオペランドは入力68で受信される。ここで再びシフトされるべき多ビットオペランドの符号ビットは、ライン160を介して入力162に伝達される。符号ビットは符号データマルチプレクサ154によって0に強制されるかまたは変化されないかのいずれかであり得る。多ビットオペランドの残りのビット(大きさビット)は入力174で受信される。ライン194上のシフトまたはマスク制御信号は、マスク動作が起こらなければ通常のことであるシフト動作を示すであろう。命令レジスタは、多ビットオペランドが右へシフトされるべきビット数を示す3ビット二進数をバス32を介して与えるであろう。多ビットオペランドは右シフタ150によって0個から7個のビット分右へシフトされ得る。これはバス32を介して3−8デコーダ156の入力184に与えられる3ビットシフト/マスク制御信号が000と111との間の任意の値をとり得ることに対応する。もしたとえば多ビットオペランドが2ビット分右へシフトされるべきであれば、入力184で3−ビット制御信号は010となるであろう。
【0031】
入力184での3−ビット制御信号はデコーダ156によってデコードされて、バス190上で中間制御信号を形成する。デマルチプレクサは入力192で命令メモリからシフト制御信号を受信するので、ライン190上の中間制御信号は出力196に、さらに右シフタ150の入力72に伝達されるであろう。右シフタはその後多ビットオペランドを2桁分右へシフトし、かつかかるシフトを行なっている間多ビットオペランドを符号拡張する。言換えれば17番目、18番目、および19番目のビットはすべてシフトされた多ビットオペランドの符号を含むであろう。もし符号ビットが符号データマルチプレクサ154によって0に強制されていたら、符号ビットはすべて0になるであろう。
【0032】
入力68で多ビットオペランドをマスクするために、再び符号ビットが入力168で受信され、かつ大きさビットは入力174で受信される。ライン194上のシフトまたはマスク制御信号はデマルチプレクサ158の入力192にマスク演算を示すであろう。バス32上のシフト/マスク3−ビット制御信号はマスクされるべきビットを示すであろう。たとえばもし入力184への3−ビット制御信号が000ならば、第1のビットはマスクされるであろう。しかしながらもし3−ビット制御信号が111ならば、そのときシフトレジスタ出力の最初の8個のビットがマスクされるであろう。
【0033】
デコーダは中間制御信号をライン190に与え、それは入力192へのマスク制御信号に応答して、デマルチプレクサがその入力188からその出力198へ、さらにデータマスク152のマスク制御入力74に中間制御信号を転送することを引起こす。たとえばもしデータマスクが最初の4個のビットをマスクすることであるならば、その時出力76はその本来の値に関係なく最初の4個のビット(ビット0、1、2、および3)がすべて0である出力を与えるであろう。
【0034】
加算、減算、および/または2の補数反転の機能を与えることにおいて総和器44がここで図1を参照して説明される。オペランドがその符号ビットを0に強制されたとき、本来のオペランドはアキュムレータ50中にまずストアされる。本来の符号ビットはしたがって出力102からマルチプレクサ116の入力118に与えられる。オペランドが総和器44の第1の入力78にあるとき、マルチプレクサ116はライン36上のイネーブル信号に応答して制御信号を入力124に与え、入力78のオペランドが総和器44によって2の補数反転されることを引起こす。これはまたオペランドの符号をその本来の値に更新し、かつ適切に2の補数形式で負であり、かつアキュムレータ50の入力100に伝達されるかまたは総和器44によって利用され得るオペランドを与える。この機能は今後具体例で見られるように、単方向シフトレジスタ42によってオペランドが符号拡張されシフトされた後でも行なわれ得る。
【0035】
もし入力78へのオペランドが入力80へのオペランドから減算されるべきでありかつそれが正の2の補数オペランドであれば、命令メモリ14は第1の入力78でのオペランドが2の補数反転される必要があると示すために、制御ライン34を介して反転制御信号をマルチプレクサ116の入力120に与えるであろう。マルチプレクサ116はそれにより総和器44の入力124に制御信号を与え、負の2の補数オペランドを形成するように総和器44が入力78へのオペランドを2の補数反転することを引起こす。総和器が入力78への新しいオペランドを入力80へのオペランドに加算するとき、それは実際は入力78へのオペランドを入力80へのオペランドから減算しているであろう。この発明の独特の算術論理ユニットアーキテクチャに限らず、総和器によるかかる2の補数反転は当該技術分野で周知である。
【0036】
前述のようにオーバーフロー検出器46はオーバーフロー条件を検出する。図1をさらに参照して、かつ前述のように、算術論理ユニット12はたとえば19ビットという有限な多ビット容量を有する。2つの大きな正の2の補数オペランドが加算され小さな負の2の補数結果を結果として生じるとき、または2つの大きな負の2の補数オペランドが加算され小さな正の2の補数結果を生むとき、オーバーフロー条件が結果として生じ得る。これらの条件の両方がオーバーフロー条件である。
【0037】
オーバーフロー検出器46はその入力88、90、および92を入力78、80と出力84とのそれぞれに結合させることによって、加算されるべき入力オペランドと結果として生じる和とを検査する。もしオーバーフロー条件が検出されれば、オーバーフロー検出器46はオーバーフローを訂正するオーバーフロー訂正手段48の入力96で受信される制御信号をその出力94に与える。たとえばもし2つの大きな正の2の補数オペランドを加算することによって小さな負の補数和を結果として生じオーバーフローが引起こされたとすれば、オーバーフロー訂正48はその結果を無効にしかつその出力98で可能な最も大きい正の2の補数和を与えるであろう。言換えれば、オーバーフロー訂正98は論理0の符号ビットとすべて論理1である大きさビットとを有する多ビットの2の補数和を与えるであろう。
【0038】
もし2つの大きな負の2の補数オペランドを一体加算して小さな正の2の補数和を結果として生じオーバーフロー条件が生じたとすれば、オーバーフロー訂正48はオーバーフロー検出器46に応答してこの結果を無効にし、出力98に可能な最も大きい負の2の補数和を与えるであろう。結果として、オーバーフロー訂正は論理1に等しい符号ビットとすべて論理0である大きさビットとを有する2の補数和を出力98に与えるであろう。
【0039】
上述のいずれの場合において、結果として生じる訂正された和は、アキュムレータ50かまたはアキュムレータ50と一時バッファ52との両方のいずれかに伝達されるであろう。これは結果として生じる和をもし必要ならばさらなる処理のために利用可能にする。
【0040】
この発明の改良された算術論理ユニットの動作が具体例に従ってここに示され、この例では2つのオペランドxおよびyは一体加算されて結果として生じる和zを作る。オペランドxは15−ビット符号付き大きさのオペランドであり、それはその符号ビットが18番目のビット中にあり、かつその14個の大きさビットが17番目ないし4番目のビット中にストアされた状態で、データメモリ18中に整列される。オペランドyは17−ビットの2の補数オペランドであり、それはその符号ビットが18番目のビットでデータメモリ18中にストアされ、かつその16個の大きさビットが17番目のビットないし2番目のビット中にストアされた状態で整列される。結果として生じる和は16−ビットの2の補数結果であることが要求され、それはその符号ビットが18番目のビットにあり、かつその15個の大きさビットが17番目ないし3番目のビットに延在する状態で整列される前述のオペランドxおよびyと要求される結果として生じる和zとが下の表1に示される。
【0041】
【表1】
【0042】
算術論理ユニット12が要求されるようにオペランドxおよびyを処理する前に、最初のオペランドxはデータメモリ18から読出バッファ20へ読出される。その後最初のオペランドxは第1のバス56を介して読出バッファ20からアキュムレータ50へ、シフトされずに単方向シフトレジスタ42と総和器44とオーバーフロー訂正48とを介してアキュムレータ50へ転送される。総和器を通過するとき、オペランドxを影響されずにアキュムレータ50へ総和器を通過させるために、総和器は入力78にオペランドxを、かつ入力80にすべて0のオペランドを与えられる。オペランドxをアキュムレータ50にストアすることによってその符号は退避される。
【0043】
次のすなわち第2の動作サイクルにおいて、アキュムレータ50はオペランドxをその中に維持しながらオペランドxの値でバス56を駆動する。オペランドxは単方向シフトレジスタ42によって受信され、そこでその符号ビットは前述のように0に強制されてオペランドxを正のオペランドにする。符号が0に強制された後、右シフタ150はオペランドxを1桁分右へシフトして16−ビットの正の符号拡張されたオペランドを生む。最後にこの第2のサイクルを完了するために、イネーブル信号がメモリ14から制御ライン36を介してマルチプレクサ116に与えられる。同時にアキュムレータ50は出力102からマルチプレクサ116にオペランドxの本来の符号を与える。もしオペランドxの本来の符号ビットが負のオペランドを示す論理1であれば、マルチプレクサ116は総和器44が総和器44の入力78へのここでは16−ビットの符号拡張されたオペランドxを2の補数反転することを引起こし、要求される結果として生じる和に整列された新しいオペランドxを引出す。新しいオペランドxはアキュムレータ50と一時バッファ52とに転送され、第2の算術論理ユニット動作サイクルの間のオペランドxについての演算を完了する。
【0044】
算術論理ユニットが第2の動作サイクルの間オペランドxについてその演算を行なう間、第2のオペランド、オペランドyはデータメモリ18から読出バッファ20へ読出され得る。これは算術論理ユニットによるその第3の動作サイクルの間の処理のためにオペランドyを利用可能にする。
【0045】
第3の動作サイクルの間、第2のオペランドyは読出バッファ20から第1のバス56を介して単方向シフトレジスタ42へ転送され、そこでそれは右シフタ150によって1桁分右へシフトされる。オペランドyはすでに2の補数二進フォーマットであるので、それは18−ビットの符号拡張された2の補数オペランドとなる。
【0046】
オペランドyが単方向シフトレジスタ42へ転送される間、一時バッファ52にストアされた新しいオペランドxは第2のバス58を介して総和器44の第2の入力80に転送される。結果として、新しいオペランドyと新しいオペランドxとは加算される。新しいオペランドxと新しいオペランドyとが下の表2に示される。
【0047】
【表2】
【0048】
新しいオペランドxと新しいオペランドyとの加算は長さ18−ビットでかつ符号拡張された2の補数二進和を結果として生じる。算術論理ユニットの第3のサイクルを完了するために、新しいオペランドxと新しいオペランドyとの18−ビット和はアキュムレータ50に伝達され、そこでそれは、それ以前の第2の算術論理ユニットの動作サイクルの間にその中にストアされた新しいオペランドxの上に書込まれる。
【0049】
第4のかつ最後の動作サイクルの間、アキュムレータ50の内容すなわち新しいオペランドxと新しいオペランドyとの18−ビットの符号拡張された二進和は、第1のバス56を介して単方向シフトレジスタ42へ転送される。単方向シフトレジスタ42で、最後の3ビットが前述の態様でマスクされ、単方向シフトレジスタ42の出力76が算術論理ユニットのビット17中のビット14が拡張された符号ビットである状態で、下の表3に示されるように要求されるフォーマットで最終和zを与えることを引起こす。
【0050】
【表3】
【0051】
16−ビットの最終の2の補数和zが要求されるフォーマットであることが理解されるであろう。第4の動作サイクルを完了するために、最終和zは単方向シフトレジスタ42から前述のように総和器44を介し、オーバーフロー訂正48を介してアキュムレータ50へ転送され、そこで最終和はもし必要ならばさらなる処理のために利用可能である。結果として、前述の多少複雑な加算はちょうど4つの動作サイクルで、この発明の新しくかつ改良された算術論理ユニットによって完了される。
【0052】
新しいオペランドxと新しいオペランドyとが加算された第3の動作サイクルの間、オーバーフロー検出器46はオーバーフローを検出するために活性化されることが可能であった。もしオーバーフローが発生したら、オーバーフロー検出器46はオーバーフロー訂正48が前述のようにオーバーフロー訂正を与えることを引起こすであろう。
この発明の特定の実施例が示されかつ説明されてきたが一方、修正がなされてもよく、かつしたがってこの発明の真の精神および範囲に入るすべてのかかる変化および修正が前掲の特許請求の範囲でカバーされることが意図される。
【図面の簡単な説明】
【図1】この発明を実施する算術論理ユニットを用いるデジタル信号プロセッサの詳細なブロック図である。
【図2】図1で示される単方向シフトレジスタとそれに関連する制御との詳細なブロック図である。
【符号の説明】
12 算術論理ユニット
14 命令メモリ
42 シフトレジスタ
44 総和器
46 オーバーフロー検出器
58 オーバーフロー訂正
50 アキュムレータ
Claims (21)
- 算術論理ユニットであって、
第1および第2のバス(56,58)と、
前記第1のバス(56)に結合される入力(68)と、出力(76)とを有するシフトレジスタ(42)とを備え、
前記シフトレジスタ(42)は、
前記第1のバス(56)から前記入力(68)を介して第1の多ビットデータを受信する多ビット入力(174)と、第2の多ビットデータを出力する多ビット出力(176,178)とを有するシフタ手段(150)と、
前記シフタ手段(150)の前記多ビット出力(176,178)の少なくとも一部分(176)に結合され、前記多ビット出力(176,178)から出力される前記第2の多ビットデータのうちの選択されたビットを予め定められた値に設定することによって前記選択されたビットをマスクするデータマスク手段(152)とを含み、前記予め定められた値は前記データマスク手段(152)によって定められ、
前記シフトレジスタ(42)は、前記出力(76)を介して、前記第2の多ビットデータのうちの前記選択されたビットがマスクされた第3の多ビットデータを出力し、
算術論理ユニットはさらに、
前記シフトレジスタ(42)の前記出力(76)に結合され前記第3の多ビットデータを受信する第1の入力(78)と、前記第2のバス(58)に結合される第2の入力(80)と、出力(84)とを有する総和器(44)と、
前記総和器(44)の前記出力(84)に結合される入力(100)と、前記第1のバス(56)に結合される出力(104)とを有するアキュムレータ(50)と、
前記総和器(44)の前記出力(84)にさらに結合される入力(108)と、前記第2のバス(58)に結合される出力(112)とを有するバッファ(52)とを備える、算術論理ユニット。 - 前記シフタ手段(150)は単方向シフトレジスタである、請求項1に記載の算術論理ユニット。
- 前記シフタ手段(150)はシフト制御信号を受信するためのシフト制御入力(72)をさらに含み、かつ前記シフタ手段(150)は前記シフト制御信号に応答して前記受信された第1の多ビットデータを所定数のビット分右へシフトする、請求項2に記載の算術論理ユニット。
- 前記シフタ手段(150)の前記シフト制御入力(72)に結合されて前記シフト制御信号を与えるためのシフト制御回路(158)をさらに含む、請求項3に記載の算術論理ユニット。
- 前記シフタ手段(150)は前記受信された第1の多ビットデータがシフトされるとき前記シフトされたデータの符号を拡張する、請求項4に記載の算術論理ユニット。
- 前記データマスク手段(152)はマスク制御信号を受信するためのマスク制御入力(74)を含み、かつ前記データマスク手段(152)は前記マスク制御信号に応答して、前記第2の多ビットデータの前記選択されたビットをマスクする、請求項1に記載の算術論理ユニット。
- 前記第2の多ビットデータは下位ビットを含み、かつ前記データマスク手段(152)は前記第2の多ビットデータの前記下位ビットのうちの連続したビットをマスクする、請求項6に記載の算術論理ユニット。
- 前記シフタ手段(150)はシフト制御信号を受信するためのシフト制御入力(72)を含み、かつ前記シフタ手段(150)は前記シフト制御信号に応答して前記受信された第1の多ビットデータを所定数のビット分右へシフトする、請求項6に記載の算術論理ユニット。
- 前記算術論理ユニットは命令メモリ(14)によって与えられる命令の制御下にあり、かつ前記算術論理ユニットは、シフトレジスタ制御手段(54)をさらに含み、前記シフトレジスタ制御手段(54)は、前記命令メモリ(14)に結合される入力と、前記シフト制御入力(72)に結合される第1の出力と、前記マスク制御入力(74)に結合される第2の出力とを有し、前記命令メモリ(14)から受信される前記命令に応答して、前記シフト制御信号と前記マスク制御信号とを前記シフトレジスタ(42)に与える、請求項8に記載の算術論理ユニット。
- 前記シフトレジスタ制御手段(54)は、前記命令をデコードしてシフトされるべきまたはマスクされるべき前記多ビットデータのビット数を示す中間制御信号を与えるデコーダ(156)を含み、前記デコーダ(156)は前記中間制御信号を与えるための出力を含み、前記シフトレジスタ制御手段(54)は、前記命令メモリ(14)に結合され前記命令メモリ(14)からシフトまたはマスク信号を受信するデマルチプレクサ(158)をさらに含み、前記デマルチプレクサ(158)は前記命令メモリ(14)からのシフト信号に応答して前記シフトレジスタ制御手段(54)の第1の出力に前記中間制御信号を与え、または前記命令メモリ(14)からのマスク信号に応答して前記シフトレジスタ制御手段(14)の第2の出力に前記中間制御信号を与える、請求項9に記載の算術論理ユニット。
- 前記多ビットデータは符号ビットを含み、かつ前記シフトレジスタ(42)は、前記符号ビットを予め定められた値に強制するための強制符号手段(154)を含む、請求項1に記載の算術論理ユニット。
- 前記算術論理ユニットは命令メモリ(14)によって与えられる命令の制御下にあり、前記強制符号手段(154)は、前記命令メモリ(14)に結合されて前記命令メモリ(14)から強制符号制御信号を受信するための制御入力(172)を含み、かつ前記強制符号手段(154)は、前記命令メモリ(14)から前記強制符号制御信号を受信することに応答して、前記符号ビットを前記予め定められた値に強制する、請求項11に記載の算術論理ユニット。
- 前記予め定められた値は論理0である、請求項12に記載の算術論理ユニット。
- 前記総和器(44)は、前記第1の入力(78)で受信される前記第3の多ビットデータを2の補数反転するために構成される、請求項12に記載の算術論理ユニット。
- 前記総和器(44)に結合されて、前記符号ビットを前記予め定められた値に強制した後、前記総和器(44)が前記第3の多ビットデータを2の補数反転することを引起こすための2の補数反転制御手段(116)をさらに含む、請求項14に記載の算術論理ユニット。
- 前記アキュムレータ(50)は、前記シフトレジスタ(42)の前記強制符号手段(154)による前記符号ビットの強制に先行しておよびその間に、前記第3の多ビットデータをストアし、前記2の補数反転制御手段(116)は、前記アキュムレータ(50)に結合されて前記第3の多ビットデータの前記符号ビットの本来の値を受信し、かつ前記命令メモリ(14)に結合されて前記命令メモリ(14)からイネーブル信号を受信し、前記2の補数反転制御手段(116)は、前記イネーブル信号と、前記符号ビットの前記本来の値が論理1であることとに応答し、前記総和器(44)が前記第1の入力(78)における前記第3の多ビットデータを2の補数反転することを引起こす、請求項15に記載の算術論理ユニット。
- 前記シフトレジスタ(42)は前記第1の多ビットデータを右へシフトして前記第3の多ビットデータを与え、前記シフトレジスタ(42)は前記予め定められた値を用いて、前記第3の多ビットデータの符号を拡張して、前記総和器(44)の第1の入力(78)に、前記符号拡張された第3の多ビットデータを与える、請求項14に記載の算術論理ユニット。
- 前記総和器(44)に結合されて、前記拡張された符号を前記予め定められた値に強制した後、前記総和器(44)が前記符号拡張された第3の多ビットデータを2の補数反転することを引起こすための2の補数反転制御手段(116)をさらに含む、請求項17に記載の算術論理ユニット。
- 前記アキュムレータ(50)は、前記シフトレジスタ(42)による前記符号ビットの強制および拡張に先行しておよびその間に、前記第3の多ビットデータをストアし、前記2の補数反転制御手段(116)は前記アキュムレータ(50)に結合されて前記第3の多ビットデータの前記符号ビットの本来の値を受信し、かつ前記命令メモリ(14)に結合されて前記命令メモリ(14)からイネーブル信号を受信し、前記2の補数反転制御手段(116)は、前記イネーブル信号と、前記符号ビットの前記本来の値が論理1であることとに応答して、前記総和器(44)が前記第1の入力(78)における前記第3の多ビットデータを2の補数反転することを引起こす、請求項18に記載の算術論理ユニット。
- 前記総和器(44)は、前記第1の入力(78)で受信される前記第3の多ビットデータを2の補数反転するために構成され、前記算術論理ユニットは、前記命令メモリ(14)と前記総和器(44)とに結合され、前記命令メモリ(14)からのイネーブル信号と反転信号とに応答して、前記総和器(44)が前記第1の入力(78)における前記第3の多ビットデータを2の補数反転することを引起こすための2の補数反転制御手段(116)をさらに含む、請求項1に記載の算術論理ユニット。
- 前記算術論理ユニットはn−ビット容量を有し、前記算術論理ユニットは、オーバーフロー検出器(46)とオーバーフロー訂正手段(48)とをさらに含み、前記オーバーフロー検出器(46)は、前記総和器(44)の第1の入力(78)に結合される第1の入力(88)と、前記総和器(44)の第2の入力(80)に結合される第2の入力(90)と、前記総和器(44)の出力に結合される第3の入力(92)と、出力(94)とを有し、前記オーバーフロー訂正手段(48)は、前記オーバーフロー検出器(46)の出力に結合される制御入力(96)と、前記総和器(44)出力に結合されるn−ビット入力(86)と、前記アキュムレータ(50)入力に結合されるn−ビット出力(98)とを有し、前記オーバーフロー訂正手段(48)は、前記オーバーフロー検出器(46)がオーバーフロー条件を検出することに応答して、その最上位出力ビットを論理0にかつその他のすべての出力ビットを論理1に、またはその最上位出力ビットを論理1にかつその他のすべての出力ビットを論理0に強制する、請求項1に記載の算術論理ユニット。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US78383891A | 1991-10-29 | 1991-10-29 | |
US783838 | 1991-10-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05216917A JPH05216917A (ja) | 1993-08-27 |
JP3549549B2 true JP3549549B2 (ja) | 2004-08-04 |
Family
ID=25130548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28486792A Expired - Fee Related JP3549549B2 (ja) | 1991-10-29 | 1992-10-23 | 算術論理ユニット |
Country Status (5)
Country | Link |
---|---|
US (1) | US5282153A (ja) |
EP (1) | EP0540150B1 (ja) |
JP (1) | JP3549549B2 (ja) |
AT (1) | ATE180907T1 (ja) |
DE (1) | DE69229324T2 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0638859B1 (de) * | 1993-08-09 | 1999-09-29 | Siemens Aktiengesellschaft | Signalverarbeitungseinrichtung |
US5436860A (en) * | 1994-05-26 | 1995-07-25 | Motorola, Inc. | Combined multiplier/shifter and method therefor |
GB2300054A (en) * | 1995-01-17 | 1996-10-23 | Hewlett Packard Co | Clipping integers |
US5682339A (en) * | 1995-05-26 | 1997-10-28 | National Semiconductor Corporation | Method for performing rotate through carry using a 32 bit barrel shifter and counter |
DE19632036A1 (de) * | 1996-08-08 | 1998-02-12 | Bosch Gmbh Robert | Verfahren und Aufbereitung von Abtastwerten |
US5745393A (en) * | 1996-10-17 | 1998-04-28 | Samsung Electronics Company, Ltd. | Left-shifting an integer operand and providing a clamped integer result |
US5930159A (en) * | 1996-10-17 | 1999-07-27 | Samsung Electronics Co., Ltd | Right-shifting an integer operand and rounding a fractional intermediate result to obtain a rounded integer result |
US5844827A (en) * | 1996-10-17 | 1998-12-01 | Samsung Electronics Co., Ltd. | Arithmetic shifter that performs multiply/divide by two to the nth power for positive and negative N |
US6330631B1 (en) * | 1999-02-03 | 2001-12-11 | Sun Microsystems, Inc. | Data alignment between buses |
JP2001308921A (ja) * | 2000-04-25 | 2001-11-02 | Sony Corp | デマルチプレクサ |
KR100457040B1 (ko) * | 2000-06-21 | 2004-11-10 | 패러데이 테크놀로지 코퍼레이션 | 곱셈 누산 명령을 이용한 데이터 처리 장치 및 방법 |
GB2367650B (en) * | 2000-10-04 | 2004-10-27 | Advanced Risc Mach Ltd | Single instruction multiple data processing |
US6937084B2 (en) * | 2001-06-01 | 2005-08-30 | Microchip Technology Incorporated | Processor with dual-deadtime pulse width modulation generator |
US20020184566A1 (en) * | 2001-06-01 | 2002-12-05 | Michael Catherwood | Register pointer trap |
US7467178B2 (en) * | 2001-06-01 | 2008-12-16 | Microchip Technology Incorporated | Dual mode arithmetic saturation processing |
US6728856B2 (en) | 2001-06-01 | 2004-04-27 | Microchip Technology Incorporated | Modified Harvard architecture processor having program memory space mapped to data memory space |
US7020788B2 (en) * | 2001-06-01 | 2006-03-28 | Microchip Technology Incorporated | Reduced power option |
US6934728B2 (en) * | 2001-06-01 | 2005-08-23 | Microchip Technology Incorporated | Euclidean distance instructions |
US6975679B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Configuration fuses for setting PWM options |
US20030023836A1 (en) * | 2001-06-01 | 2003-01-30 | Michael Catherwood | Shadow register array control instructions |
US6552625B2 (en) | 2001-06-01 | 2003-04-22 | Microchip Technology Inc. | Processor with pulse width modulation generator with fault input prioritization |
US7007172B2 (en) * | 2001-06-01 | 2006-02-28 | Microchip Technology Incorporated | Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection |
US6604169B2 (en) | 2001-06-01 | 2003-08-05 | Microchip Technology Incorporated | Modulo addressing based on absolute offset |
US6601160B2 (en) | 2001-06-01 | 2003-07-29 | Microchip Technology Incorporated | Dynamically reconfigurable data space |
US7003543B2 (en) | 2001-06-01 | 2006-02-21 | Microchip Technology Incorporated | Sticky z bit |
US20030005269A1 (en) * | 2001-06-01 | 2003-01-02 | Conner Joshua M. | Multi-precision barrel shifting |
US20030005268A1 (en) * | 2001-06-01 | 2003-01-02 | Catherwood Michael I. | Find first bit value instruction |
US6976158B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Repeat instruction with interrupt |
US6952711B2 (en) * | 2001-06-01 | 2005-10-04 | Microchip Technology Incorporated | Maximally negative signed fractional number multiplication |
US20030028696A1 (en) * | 2001-06-01 | 2003-02-06 | Michael Catherwood | Low overhead interrupt |
US6985986B2 (en) * | 2001-06-01 | 2006-01-10 | Microchip Technology Incorporated | Variable cycle interrupt disabling |
US6552567B1 (en) | 2001-09-28 | 2003-04-22 | Microchip Technology Incorporated | Functional pathway configuration at a system/IC interface |
US20040021483A1 (en) * | 2001-09-28 | 2004-02-05 | Brian Boles | Functional pathway configuration at a system/IC interface |
CN100356314C (zh) * | 2003-01-06 | 2007-12-19 | 上海奇码数字信息有限公司 | 可控制锁存累加器的系统与方法 |
US11973519B2 (en) * | 2020-06-23 | 2024-04-30 | Intel Corporation | Normalized probability determination for character encoding |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4785393A (en) * | 1984-07-09 | 1988-11-15 | Advanced Micro Devices, Inc. | 32-Bit extended function arithmetic-logic unit on a single chip |
EP0173383B1 (fr) * | 1984-08-14 | 1990-04-18 | Telecommunications Radioelectriques Et Telephoniques T.R.T. | Processeur pour effectuer suivant différents modes le traitement de données et dispositif de multiplication convenant pour un tel processeur |
US4682302A (en) * | 1984-12-14 | 1987-07-21 | Motorola, Inc. | Logarithmic arithmetic logic unit |
JPH0644225B2 (ja) * | 1986-03-27 | 1994-06-08 | 日本電気株式会社 | 浮動小数点丸め正規化回路 |
US4760544A (en) * | 1986-06-20 | 1988-07-26 | Plessey Overseas Limited | Arithmetic logic and shift device |
JP2600293B2 (ja) * | 1988-06-10 | 1997-04-16 | 日本電気株式会社 | オーバーフロー補正回路 |
US5053631A (en) * | 1990-04-02 | 1991-10-01 | Advanced Micro Devices, Inc. | Pipelined floating point processing unit |
-
1992
- 1992-09-08 DE DE69229324T patent/DE69229324T2/de not_active Expired - Lifetime
- 1992-09-08 AT AT92308109T patent/ATE180907T1/de not_active IP Right Cessation
- 1992-09-08 EP EP92308109A patent/EP0540150B1/en not_active Expired - Lifetime
- 1992-10-23 JP JP28486792A patent/JP3549549B2/ja not_active Expired - Fee Related
-
1993
- 1993-04-06 US US08/044,891 patent/US5282153A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
ATE180907T1 (de) | 1999-06-15 |
DE69229324T2 (de) | 2000-02-24 |
US5282153A (en) | 1994-01-25 |
EP0540150A3 (en) | 1994-11-23 |
EP0540150B1 (en) | 1999-06-02 |
EP0540150A2 (en) | 1993-05-05 |
DE69229324D1 (de) | 1999-07-08 |
JPH05216917A (ja) | 1993-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3549549B2 (ja) | 算術論理ユニット | |
US9141387B2 (en) | Processor executing unpack and pack instructions specifying two source packed data operands and saturation | |
US5422805A (en) | Method and apparatus for multiplying two numbers using signed arithmetic | |
JP2022062223A (ja) | 論理比較動作を実行するための装置 | |
US5598362A (en) | Apparatus and method for performing both 24 bit and 16 bit arithmetic | |
US5442577A (en) | Sign-extension of immediate constants in an alu | |
JPH02138620A (ja) | 数値量を計算する方法および数値データ処理装置 | |
JPS6097435A (ja) | 演算処理装置 | |
JPH11504744A (ja) | 単精度または倍精度で算術演算を行なうためのシステム | |
US5347480A (en) | Digital signal processing apparatus | |
US20060195497A1 (en) | Method, apparatus and program storage device that provides a shift process with saturation for digital signal processor operations | |
US5539900A (en) | Information processing system | |
JPS5968058A (ja) | フロ−テイング乗算器 | |
JPH05216623A (ja) | デジタルリミットチェックシステム | |
US5708800A (en) | High speed microprocessor for processing and transferring N-bits of M-bit data | |
US6076098A (en) | Adder for generating sum and sum plus one in parallel | |
JP2591250B2 (ja) | データ処理装置 | |
JP3269435B2 (ja) | バス・インターフェース・ユニット | |
JP2842768B2 (ja) | 浮動小数点演算装置 | |
JP2506759B2 (ja) | シフタ回路 | |
JPH0713743A (ja) | 乗算器 | |
JPS6235687B2 (ja) | ||
JPH0244816A (ja) | 絶対値回路 | |
JPS63223825A (ja) | デ−タ型変換回路 | |
JPH0377535B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040421 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |