JP2842768B2 - 浮動小数点演算装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、浮動小数点演算装置に
関し、より具体的には、浮動小数点数を演算した後の処
理を簡略化して、浮動小数点演算を高速に実行するため
の浮動小数点演算装置に関する。

【０００２】

【従来の技術】本発明は、１６を基数とする浮動小数点
数形式の浮動小数点演算装置に適用される。このような
浮動小数点数形式の一例は、ジョン・ピー・ヘイズ（Ｊ
ＯＨＮＰ ＨＡＹＥＳ）著「コンピュータアーキテクチ
ャ・アンド・オーガニゼイション」（「ＣＯＭＰＵＴＥ
Ｒ ＡＲＣＨＴＥＣＴＵＲＥ ＡＮＤ ＯＲＧＡＮＩＺ
ＡＴＩＯＮ」）第１９７頁〜第１９８頁に記載されてい
る。このような形式では、仮数部のビットは、４ビット
が１つの単位として扱われる。ここでは、仮数部の４つ
のビットで構成される単位のことを、桁ということにす
る。仮数部の各桁に保持される値は、１桁の１６進数で
表される。仮数部は、一定数の桁によって構成される。
ここでは、この一定数の桁を「有効桁」、一定数のこと
を「有効桁数」と、それぞれ呼ぶ。

【０００３】演算実行時には、演算結果の精度を高く維
持するために、この有効桁の上下に保護用の桁が付加さ
れる。ここでは、保護用の桁が付加された場合の桁数
を、「拡張された桁数」と呼ぶ。演算処理中は、拡張さ
れた桁数の精度で、各種の演算が実行される。

【０００４】演算終了後、演算結果を再び有効桁数で表
示するために、３種類の処理が実行される。 第１の処
理は、「仮数部の事後処理」である。ここで、「仮数部
の事後処理」とは、仮数部の演算結果が負であった場合
に、仮数部の補数を計算する処理のことである。仮数部
の事後処理が行われた場合は、これに付随して、符号ビ
ットの反転も実行される。ここでは、この符号ビットの
反転処理を「符号処理」と呼ぶ。

【０００５】第２の処理は、丸め処理である。丸め処理
は、有効桁のすぐ下の保護桁に、１６進数の８Ｈを加算
する処理である。丸め処理は、１０進数の４捨５入に相
当する。

【０００６】第３の処理は、正規化である。正規化処理
は、有効桁の最上位桁の保持する値が”０”にならない
ように、演算結果をシフトする処理である。正規化処理
では、仮数部のシフト処理と同時に、指数部の補正も行
われる。

【０００７】基本的な浮動小数点演算装置の場合、仮数
部の演算の後、仮数部の事後処理、第１の正規化処理、
丸め処理および第２の正規化処理、の４つの処理が、こ
の順に実行される。この一連の処理は、演算毎に繰り返
し実行される。このため、この一連の処理から、いくつ
かの処理を削除することにより、プログラムの処理を大
幅に高速化することができる。

【０００８】上述した一連の処理うち、第１の正規化処
理を削除するための技術の一例が、特開昭６１−３３５
３９号公報に記載されている。この技術では、仮数部の
最上位桁を構成する４つのビットが全て”０”であるこ
とを検出するための第１のＮＡＮＤ回路４と、仮数部の
最上桁のすぐ下の桁を構成する４つのビットが全て”
０”であることを検出する第２のＮＡＮＤ回路５とが設
けられる。第１のＮＡＮＤ回路４の出力と、第２のＮＡ
ＮＤ回路５の出力と、実行される演算の種類とに応じ
て、丸め処理で加算されるべき定数が選択される。この
定数は、第１の正規化処理において仮数部がシフトされ
るべきシフト数だけ、予めシフトされたものである。こ
のため、第１の正規化処理は不要となる。この従来技術
により実行される演算処理の概略は、図２３に示されて
いる。

【０００９】

【発明が解決しようとする課題】上述の公報に記載され
た従来技術では、第１の正規化処理以外の処理を削除す
ることはできなかった。

【００１０】

【課題を解決するための手段】本発明の目的は、上述の
問題点に鑑みて、仮数部の演算後の一連の処理のうち、
仮数部の事後処理と、第１の正規化処理とを削除するこ
とを目的とする。

【００１１】本発明の浮動小数点演算装置によれば、以
上の目的を達成するため、浮動小数点数の仮数部を保持
する仮数レジスタと、前記浮動小数点数の指数部を保持
する指数レジスタと、前記仮数レジスタの各桁を構成す
るビットが全て”０”であるか否か、前記仮数レジスタ
の各桁を構成するビットが全て”１”であるか否か、を
検出して出力する検出回路部と、前記検出回路部の出力
に応じて、演算の種類と、第１の数値と、第２の数値と
を出力する丸め−正規化データ生成回路と、前記検出回
路部から出力される前記演算の種類と、前記第１の数値
とを入力して、前記演算の種類が加算のときには、前記
仮数レジスタの内容に前記第１の数値を加算した数値を
出力し、前記演算の種類が減算のときには、前記第１の
数値から前記仮数レジスタの内容を減算した数値を出力
する仮数演算部と、前記検出回路部から出力される前記
第２の数値を入力して、前記第２の数値により指定され
るビット数だけシフトされた前記仮数レジスタの内容を
出力するシフト演算部と、前記検出回路部から出力され
る前記第２の数値を入力して、前記指数レジスタの内容
から前記第２の数値を減算した値を出力する符号処理部
とを含むことを特徴とする浮動小数点演算装置が提供さ
れる。

【００１２】上述の浮動小数点演算装置の仮数演算部
は、仮数部の事後処理と、丸め処理とを同時に実行する
ことができる。このため、上述の浮動小数点演算装置で
は、仮数部の事後処理が削除される。

【００１３】

【実施例】図１（ａ）を参照すると、本実施例で採用さ
れる浮動小数点数形式では、１つの浮動小数点数Ｎは、
ビット０〜ビット３１の３２個のビットで表現される。
ビット３１は、符号ビットＳである。符号ビットＳを”
０”に設定することによりＮが正数であることを表
し、”１”に設定することにより負数であることを表
す。ビット２４〜ビット３０は、指数部Ｅである。指数
部Ｅは７ビットで構成されており、０〜１２７の数を保
持する。ビット０〜ビット２３は、仮数部Ｍである。仮
数部Ｍのビットは、４ビットで１つの桁を構成してい
る。例えば、第１桁は、ビット０〜ビット３により構成
される。仮数部Ｍは、第１桁〜第６桁の６つの桁で構成
される。

【００１４】図１（ｂ）には、浮動小数点数Ｎと、符号
ビットＳ、指数部Ｅおよび仮数部Ｍとの関係が示されて
いる。この浮動小数点数形式では、１６が基数である。
したがって、Ｅは１６の指数を表す。実際には、Ｅから
６４を引いた数が１６の指数になる。これによって、１
６の指数は−６４〜＋６３の範囲で変化する。

【００１５】図１（ｃ）には、浮動小数点数０．１２５
×（１６××５）を、この形式で表した場合の各ビット
の値が示されている。ここでは、Ａ××Ｂによって、Ａ
をＢ乗した数を表す。以後の説明では、このようなビッ
ト状態を図１（ｄ）に示される形式で示す。この形式で
は、仮数部Ｍの各桁のビットが保持する値が１桁の１６
進数で表示される。

【００１６】図２を参照すると、仮数部Ｍに付加される
保護桁は、仮数部に演算を実行するときに付加される。
本実施例では、仮数部Ｍの上下に１桁ずつ保護桁が設け
られる。ここでは、仮数部Ｍの下に設けられる保護桁を
第０桁、仮数部Ｍの上に設けられる保護桁を第７桁と呼
ぶ。

【００１７】次に、図３（ａ）〜（ｂ）に示された例を
参照することにより、この説明の中で頻繁に言及される
処理が説明される。図３（ａ）には、正規化処理の一例
が示されている。これは、通常の正規化処理である。図
３（ｂ）には、丸め処理の一例が示されている。ここ
で、丸め処理とは、仮数部の丸められるべき桁に、１６
進数の８Ｈを加算する処理である。図３（ｃ）には、仮
数部の事後処理の一例が示されている。ここで、仮数部
の事後処理とは、仮数部Ｍに負数が保持されている場合
に、仮数部Ｍの保持する数を正数に変換するために、仮
数部Ｍの２の補数を計算する処理のことを呼ぶ。図３
（ｄ）には、符号処理の一例が示されている。ここで、
符号処理とは、仮数部の事後処理に引き続いて実行され
る符号ビットの反転処理のことを呼ぶ。

【００１８】次に、図４を参照することにより、本発明
の一実施例の浮動小数点演算装置の構造が説明される。

【００１９】図４を参照すると、一実施例の浮動小数点
演算装置は、演算動作を制御する演算動作制御部１００
と、第１の浮動小数点データの符号ビットＳを格納する
第１符号レジスタ２１０と、第２の浮動小数点データの
符号ビットＳを格納する第２符号レジスタ２２０と、第
１符号レジスタ２１０および第２符号レジスタ２２０の
内容を演算動作制御部１００に通知するとともに演算動
作制御部１００の指示に基づいて第１符号レジスタ２１
０および第２符号レジスタ２２０の内容を変更する符号
処理部２３０と、第１の浮動小数点データの指数部Ｅを
格納する第１指数レジスタ３１０と、第２の浮動小数点
データの指数部Ｅを格納する第２指数レジスタ３２０
と、第１指数レジスタ３１０および第２指数レジスタ３
２０の内容を演算動作制御部１００に通知するとともに
演算動作制御部１００の指示にしたがって第１指数レジ
スタ３１０および第２指数レジスタ３２０の内容を変更
する指数演算部３３０と、第１の浮動小数点データの仮
数部Ｍの内容および仮数部Ｍの上位および下位に付加さ
れた保護桁の内容を格納する第１仮数レジスタ４１０
と、第２の浮動小数点データの仮数部Ｍの内容および仮
数部Ｍの上位および下位に付加された保護桁の内容を格
納する第２仮数レジスタ４２０と、演算動作制御部１０
０の指示にしたがって第１仮数レジスタ４１０および第
２仮数レジスタ４２０の内容をシフトするシフト演算部
５００と、演算動作制御部１００の指示にしたがって第
１仮数レジスタ４１０と第２仮数レジスタ４２０の間の
加算および減算を実行する仮数演算部６００と、第１仮
数レジスタ４１０の各ビットの状態を検出して演算動作
制御部１００に通知する検出回路部７００とを含む。

【００２０】第１符号レジスタ２１０および第２符号レ
ジスタ２２０は、１ビットのレジスタである。第１指数
レジスタ３１０および第２指数レジスタ３２０は、７ビ
ットのレジスタである。第１仮数レジスタ４１０および
第２仮数レジスタ４２０は、３２ビットのレジスタであ
る。第１仮数レジスタ４１０および第２仮数レジスタ４
２０には、仮数部Ｍに保護桁を加えた第０桁〜第７桁が
格納される。

【００２１】検出回路部７００は、本実施例に特徴的な
構成要素である。図５（ａ）を参照すると、検出回路部
７００には、信号線４１７および信号線７０３が接続さ
れる。信号線４１７は入力信号線であり、信号線７０３
は出力信号線である。信号線４１７は、第１仮数レジス
タ４１０と、検出回路部７００を接続する３２ビットの
信号線である。第１仮数レジスタ４１０の内容は、信号
線４１７を介して、検出回路部７００に伝送される。信
号線７０３は、検出回路部７００と、丸め−正規化デー
タ生成回路１７０とを接続する。信号線７０３は、１ビ
ットの信号線７０３−１と、１ビットの信号線７０３−
２と、８ビットの信号線７０３−３と、８ビットの信号
線７０３−４とから構成される。信号線７０３−３は、
信号線７０３−３０〜信号線７０３−３７から構成され
る。信号線７０３−４は、信号線７０３−４０〜信号線
７０３−４７から構成される。

【００２２】検出回路部７００は、以下の４種類の情報
を演算動作制御部１００に通知する機能を有する。第１
に、検出回路部７００は、第１仮数レジスタ４１０に格
納された数が正数であるか否かを、演算動作制御部１０
０に通知する。第２に、検出回路部７００は、第１仮数
レジスタ４１０の第０桁の最上位ビットが”０”である
か否かを、演算動作制御部１００に通知する。第３に、
検出回路部７００は、第１仮数レジスタ４１０の１つの
桁のビットが全て”０”であるか否かを、演算動作制御
部１００に通知する。第４に、検出回路部７００は、第
１仮数レジスタ４１０の１つの桁のビットが全て”１”
であるか否かを、演算動作制御部１００に通知する。

【００２３】上述の機能を実現するため、図５（ｂ）を
参照すると、信号線７０３を構成する各信号線と、第１
仮数レジスタ４１０の各ビットとは、図５（ｂ）に示さ
れるような回路を介して接続されている。図５（ｂ）を
参照すると、信号線７０３−１は、第１仮数レジスタ４
１０の第７桁の最上位ビットと接続される。したがっ
て、第１仮数レジスタ４１０に負の数が保持されている
とき、信号線７０３−１には”１”が送出される。信号
線７０３−２は、第１仮数レジスタ４１０の第０桁の最
上位ビットと接続される。

【００２４】ＮＯＲ回路７１０の入力端子には、第１仮
数レジスタ４１０の第０桁の４つのビットが接続され
る。ＮＯＲ回路７１０の出力端子は、信号線７０３−３
０に接続される。したがって、第１仮数レジスタ４１０
の第０桁の全てのビットが”０”のとき、信号線７０３
−３０には”１”が送出される。それ以外の場合は、信
号線７０３−３０には”０”が送出される。同様に、第
１仮数レジスタ４１０の第ｎ桁と、信号線７０３−３ｎ
とは、ＮＯＲ回路７１ｎを介して接続される。このた
め、第１仮数レジスタ４１０の第ｎ桁のビットが全て”
０”のとき、信号線７０３−３ｎには”１”が送出され
る。

【００２５】ＡＮＤ回路７２０の入力端子には、第１仮
数レジスタ４１０の第０桁の４つのビットが接続され
る。ＡＮＤ回路７２０の出力端子は、信号線７０３−４
０に接続される。したがって、第１仮数レジスタ４１０
の第０桁の全てのビットが”１”のとき、信号線７０３
−４０には”１”が送出される。それ以外の場合は、信
号線７０３−４０には”０”が送出される。同様に、第
１仮数レジスタ４１０の第ｎ桁と、信号線７０３−４ｎ
とは、ＡＮＤ回路７２ｎを介して接続される。このた
め、第１仮数レジスタ４１０の第ｎ桁のビットが全て”
１”のとき、信号線７０３−３ｎには”１”が送出され
る。

【００２６】演算動作制御部１００は、以下の７つの機
能を有する。第１に、演算動作制御部１００は、信号線
１および信号線２を介して送出された、第１の浮動小数
点データおよび第２の浮動小数点データを、第１符号レ
ジスタ２１０、第２符号レジスタ２２０、第１指数レジ
スタ３１０、第２指数レジスタ３２０、第１仮数レジス
タ４１０および第２仮数レジスタ４２０に格納する機能
を有する。第２に、演算動作制御部１００は、信号線３
を介して上位装置から送出された命令を解読する機能を
有する。第３に、演算動作制御部１００は、符号処理部
２３０の動作を制御する機能を有する。第４に、演算動
作制御部１００は、指数演算部３３０の動作を制御する
機能を有する。第５に、演算動作制御部１００は、シフ
ト演算部５００の動作を制御する機能を有する。第６
に、演算動作制御部１００は、仮数演算部６００の動作
を制御する機能を有する。第７に、演算動作制御部１０
０は、上述した機能を、所定のタイミングで実行させる
機能を有する。

【００２７】図６を参照すると、上述した機能のうち、
第２の機能〜第６の機能を実現するために、演算動作制
御部１００は、デコード回路１１０と、第１仮数レジス
タ４１０および第２仮数レジスタ４２０の桁合わせを実
行する桁合わせ回路１３０と、仮数演算部６００に実行
されるべき演算の種類を通知する演算指示回路１４０
と、検出回路部７００の通知する第１仮数レジスタ４１
０のビットの状態に対応して丸め処理および正規化処理
で必要な情報を生成する丸め−正規化データ生成回路１
７０と、丸め−正規化データ生成回路１７０の生成する
情報に基づいて丸め処理を実行する丸め回路１５０と、
丸め−正規化データ生成回路１７０の生成する情報に基
づいて正規化処理を実行する正規化回路１６０と、桁合
わせ回路１３０、演算指示回路１４０、丸め回路１５０
および正規化回路１６０に動作開始を指示する制御部１
２０とを含む。

【００２８】前述した、第１の機能および第７の機能を
実現するための構成は周知の技術であるので、ここでは
説明を省略する。

【００２９】デコード回路１１０は通常のデコーダであ
る。デコード回路１１０は、信号線３上に送出された命
令をデコードする。デコードされた結果は、信号線１１
１上に送出される。ここでは、信号線３上に送出された
命令が加算命令であるときには信号線１１１上に”０”
が送出され、信号線３上に送出された命令が減算命令で
あるときには信号線１１１上に”１”が送出されるもの
とする。

【００３０】図７（ａ）を参照すると、桁合わせ回路１
３０には、信号線１２３、信号線３３３、信号線１０３
および信号線１０５が接続される。信号線１２３および
信号線３３３は入力信号線であり、信号線１０３および
信号線１０５が出力信号線である。信号線１２３は制御
部１２０と桁合わせ回路１３０とを接続する。信号線１
２３は、１ビットの信号線１２３−１と、１ビットの信
号線１２３−２とから構成される。制御部１２０から送
出された動作開始信号は、信号線１２３−１を介して、
桁合わせ回路１３０に伝送される。信号線３３３は、桁
合わせ回路１３０と、指数演算部３３０とを接続する７
ビットの信号線である。信号線３３３を介して−６４〜
＋６３の整数が伝送される。信号線１０３は、演算動作
制御部１００と指数演算部３３０とを接続する。信号線
１０３は、１ビットの信号線１０３−１と、１ビットの
信号線１０３−２と、７ビットの信号線１０３ー３とか
ら構成される。信号線１０３−３を介して、−６４〜＋
６３の整数が伝送される。信号線１０５は、演算動作制
御部１００とシフト演算部５００とを接続する。信号線
１０５は、１ビットの信号線１０５−１と、７ビットの
信号線１０５−２とから構成される。信号線１０５−２
を介して、−６４〜＋６３の整数が伝送される。

【００３１】桁合わせ回路１３０は、信号線３３３を介
して受信した数値に応じて、第１符号レジスタ２１０お
よび第２符号レジスタ２２０に加算すべき数値を決定
し、この数値を信号線１０３−１に送出する機能を有す
る。信号線３３３上に送出される数値は、第１指数レジ
スタ３１０の値と、第２指数レジスタ３２０の値の差分
である。この機能は、桁合わせ処理に使用される。

【００３２】図７（ｂ）を参照すると、上述の機能を実
現するため、桁合わせ回路１３０は、図７（ｂ）にしめ
される入出力関係に応じて、信号線１０３および信号線
１０５に信号を送出する。表中、｜ｘ２｜はｘ２の絶対
値を示す。信号線１３２−１に”０”が送出されている
とき、桁合わせ回路１３０は上述の機能を実行する。

【００３３】図８（ａ）を参照すると、演算指示回路１
４０には、信号線１２４、信号線２３３および信号線１
０６が接続される。信号線１２４は、制御部１２０と演
算指示回路１４０を接続する。信号線１２４は、１ビッ
トの信号線１２４−１および信号線１２４−２により構
成される。制御部１２０の送出した動作開始信号は、信
号線１２４−１を介して、演算指示回路１４０に伝送さ
れる。信号線２３３は、符号処理部２３０と演算指示回
路１４０とを接続する。信号線２３３は、１ビットの信
号線２３３−１と、１ビットの信号線２３３−２から構
成される。信号線１０６は、演算動作制御部１００と仮
数演算部６００を接続する。信号線１０６は、１ビット
の信号線１０６−１と、１ビットの信号線１０６−２
と、２ビットの信号線１０６−３とから構成される。

【００３４】演算指示回路１４０は、信号線１２４−２
を介して受信した演算種類と、信号線２３３を介して受
信した第１の浮動小数点データおよび第２の浮動小数点
データの符号とから、実際に実行すべき演算の種類を、
信号線１０６を介して、仮数演算部６００に通知する機
能を有する。この機能は、仮数部Ｍの演算に使用され
る。

【００３５】図８（ｂ）を参照すると、上述の機能を実
現するため、演算指示回路１４０は、図８（ｂ）に示さ
れる入出力関係にしたがって、信号線１０６に信号を送
出する。上位装置から指示された演算の種類が加算の場
合、信号線１２４−２には”０”が送出される。上位装
置から指示された演算の種類が減算の場合、信号線１２
４−２には”１”が送出される。第１の浮動小数点デー
タおよび第２の浮動小数点データの符号は、信号線２３
３−１および信号線２３３−２を介して、それぞれ送出
される。第１の浮動小数点データの符号と、第２の浮動
小数点データの符号が同一のとき、演算指示回路１４０
は、信号線１２４−２を介して受信した演算の種類と同
一の演算の種類を、信号線１０６−２を介して、仮数演
算部６００に通知する。第１の浮動小数点データの符号
と、第２の浮動小数点データの符号が異なるとき、演算
指示回路１４０は、信号線１２４−２を介して受信した
演算の種類と反対の演算の種類を、仮数演算部６００に
通知する。すなわち、信号線１２４−２が加算を指示し
ているときには、仮数演算部６００に減算を通知する。
信号線１２４−２が減算を指示しているときには、仮数
演算部６００に加算を通知する。

【００３６】図９（ａ）を参照すると、丸め回路１５０
には、信号線１２５、信号線１７１および信号線１０６
が接続される。信号線１２５および信号線１７１が入力
信号線であり、信号線１０６が出力信号線である。信号
線１２５は、制御部１２０と丸め回路１５０を接続する
１ビットの信号線である。制御部１２０の送出した動作
開始信号は、信号線１２５を介して、丸め回路１５０に
伝送される。信号線１７１は、丸め−正規化データ生成
回路１７０と丸め回路１５０を接続する。信号線１７１
は、１ビットの信号線１７１−１と、２ビットの信号線
１７１−２とから構成される。

【００３７】丸め回路１５０は、信号線１７１を介して
受信された、丸め−正規化データ生成回路１７０により
指示された丸め処理の演算の種類と、丸め処理用の定数
とを、信号線１０６を介して、仮数演算部６００に通知
する機能を有する。この機能は、丸め処理に使用され
る。

【００３８】図９（ｂ）を参照すると、以上の機能を実
現するため、丸め回路１５０は、図９（ｂ）に示された
入出力関係にしたがって、信号線１０６に信号を送出す
る。

【００３９】図１０（ａ）を参照すると、正規化回路１
６０には、信号線１２６、信号線１７２、信号線１０３
および信号線１０５が接続される。信号線１２６および
信号線１７２は入力信号線であり、信号線１０３および
信号線１０５は出力信号線である。信号線１２６は、制
御部１２０と正規化回路１６０を接続する１ビットの信
号線である。制御部１２０の送出した動作開始信号は、
信号線１２６を介して、正規化回路１６０に伝送され
る。信号線１７２は、丸め−正規化データ生成回路１７
０と正規化回路１６０を接続する１ビットの信号線であ
る。

【００４０】正規化回路１６０は、信号線１７２を介し
て受信された、丸め−正規化データ生成回路１７０によ
り指示されるシフト量を、信号線１０５を介して、シフ
ト演算部５００に通知する機能を有する。この機能は、
正規化処理で使用される。

【００４１】図１０（ｂ）を参照すると、上述の機能を
信号線１６０は、図１０（ｂ）に示された入出力関係に
したがって、信号線１０３および信号線１０５に信号を
送出する。

【００４２】図１１を参照すると、丸め−正規化データ
生成回路１７０には、信号線７０３、信号線１７１およ
び信号線１７２が接続される。信号線７０３は入力信号
線であり、信号線１７１および信号線１７２は出力信号
線である。信号線７０３は、検出回路部７００と丸め−
正規化データ生成回路１７０を接続する。信号線７０３
は、１ビットの信号線７０３−１と、１ビットの信号線
７０３−２と、８ビットの信号線７０３−３および７０
３−４とから構成される。

【００４３】丸め−正規化データ生成回路１７０は、以
下の２つの機能を有する。第１に、丸め−正規化データ
生成回路１７０は、信号線７０３を介して受信された第
１仮数レジスタ４１０の各ビットの状態に応じて、丸め
処理の演算の種類と、丸め処理用の定数とを生成し、こ
れらを、信号線１７１を介して、丸め回路１５０に通知
する機能を有する。第２に、丸め−正規化データ生成回
路１７０は、信号線７０３を介して受信された第１仮数
レジスタ４１０の各ビットの状態に応じて、正規化処理
用のシフト量を生成し、これを、信号線１７２を介し
て、正規化回路１６０に通知する機能を有する。

【００４４】図１２を参照すると、上述の機能を実現す
るため、丸め−正規化データ生成回路１７０は、図１２
に示された入出力関係にしたがって、信号線１７１およ
び信号線１７２に信号を送出する。信号線１７１−２
に”００”が送出されているとき、丸め処理用の定数
は”００００００００”である。信号線１７１−２に”
０１”が送出されているとき、丸め処理用の定数は”０
００００００８”である。信号線１７１−２に”１０”
が送出されているとき、丸め処理用の定数は”００００
００８０”である。信号線１７１−１に”０”が送出さ
れているとき、丸め処理の演算種類は加算である。この
場合、第１仮数レジスタ４１０の内容に、丸め用の定数
を加算した値が、第１仮数レジスタ４１０に設定され
る。信号線１７１−１に”１”が送出されているとき、
丸め処理の演算種類は減算である。この場合、丸め用の
定数から、第１仮数レジスタ４１０の値を減算した値
が、第１仮数レジスタ４１０に設定される。

【００４５】図１２に示されるように、丸め−正規化デ
ータ生成回路１７０は、実際に生じ得るあらゆる場合に
対して、丸め処理の演算種類と、丸め処理用の定数と、
正規化処理におけるシフト量とを生成することができ
る。図１２中、Ｃａｓｅ１２およびＣａｓｅ２５は、実
際の演算によっては生じ得ない。Ｃａｓｅ１１は、演算
結果が０になる場合である。この場合、以後の処理は不
要である。したがって、Ｃａｓｅ１１が生じた場合に
は、例外的な処理を実行する。

【００４６】図１２に示された入出力関係の、具体的な
内容は、図１３および図１４に示されている。

【００４７】図１５（ａ）を参照すると、符号処理部２
３０には、信号線１０２、信号線２１１、信号線２２
１、信号線２３３および信号線２３１が接続される。信
号線１０２、信号線２１１および信号線２２１は、入力
信号線である。信号線２３３および信号線２３１は、出
力信号線である。信号線１０２は、演算動作制御部１０
０と符号処理部２３０を接続する１ビットの信号線であ
る。信号線２１１は、第１符号レジスタ２１０と符号処
理部２３０とを接続する１ビットの信号線である。信号
線２２１は、第２符号レジスタ２２０と符号処理部２３
０とを接続する１ビットの信号線である。第１符号レジ
スタ２１０および第２符号レジスタ２２０の内容は、信
号線２１１および信号線２２１を介して、符号処理部２
３０に伝送される。信号線２３１は、符号処理部２３０
と第２符号レジスタ２２０とを接続する１ビットの信号
線である。符号処理部２３０は、信号線２３１を介し
て、第１符号レジスタ２１０を設定する。

【００４８】符号処理部２３０は、以下の２つの機能を
有する。第１に、符号処理部２３０は、第１符号レジス
タ２１０および第２符号レジスタ２２０の内容を、信号
線２３３を介して、演算動作制御部１００に通知する機
能を有する。第２に、信号線１０２を介して、演算動作
制御部１００から送出された信号に基づいて、第１符号
レジスタ２１０の内容を反転する機能を有する。

【００４９】図１５（ｂ）を参照すると、以上の機能を
実現するため、符号処理部２３０は、図１５（ｂ）に示
された入出力関係にしたがって、信号線２３３および信
号線２３１に信号を出力する。信号線１０２に”０”が
送出されているとき、符号処理部２３０は、上述した第
１の機能を実行する。信号線１０２に”１”が送出され
ているとき、符号処理部２３０は、上述した第２の機能
を実行する。

【００５０】図１６（ａ）を参照すると、指数演算部３
３０には、信号線１０３、信号線３１１、信号線３２
１、信号線３３３、信号線３３１および信号線３３２が
接続される。信号線３１１は、第１指数レジスタ３１０
と指数演算部３３０を接続する１ビットの信号線であ
る。信号線３２１は、第２指数レジスタ３２０と指数演
算部３３０を接続する１ビットの信号線である。第１指
数レジスタ３１０および第２指数レジスタ３２０の内容
は、信号線３１１および信号線３２１を介して、指数演
算部３３０に伝送される。信号線３３１は、指数演算部
３３０と第１指数レジスタ３１０を接続する７ビットの
信号線である。信号線３３２は、指数演算部３３０と第
２指数レジスタ３２０を接続する７ビットの信号線であ
る。指数演算部３３０は、信号線３３１および信号線３
３２を介して、第１指数レジスタ３１０および第２指数
レジスタ３２０を設定する。

【００５１】指数演算部３３０は、以下の２つの機能を
有する。第１に、指数演算部３３０は、第１指数レジス
タ３１０および第２指数レジスタ３２０の内容に、信号
線１０３−３上に送出された数を加算する機能を有す
る。この第１の機能は、桁合わせ処理および正規化処理
の際に利用される。第２に、指数演算部３３０は、第１
指数レジスタ３１０の値と、第２指数レジスタ３２０の
値との差分を、信号線３３３を介して、演算動作制御部
１００に通知する機能を有する。この第２の機能は、桁
合わせ処理の際に使用される。

【００５２】図１６（ｂ）を参照すると、以上の機能を
実現するため、指数演算部３３０は、図１６（ｂ）に示
された入出力関係にしたがって信号線３３１、信号線３
３２および信号線３３３に信号を出力する。信号線１０
３−１に”０”が送出されているとき、指数演算部３３
０は、上述した第１の機能を実行する。信号線１０３−
１に”１”が送出されているとき、指数演算部３３０
は、上述した第２の機能を実行する。

【００５３】図１７（ａ）を参照すると、シフト演算部
５００には、信号線１０５、信号線４１５、信号線４２
５、信号線５０１および信号線５０２が接続される。信
号線４１５および信号線５０１は、第１仮数レジスタ４
１０とシフト演算部５００とを接続する３２ビットの信
号線である。信号線４２５および信号線５０２は、第２
仮数レジスタ４２０とシフト演算部５００を接続する３
２ビットの信号線である。第１仮数レジスタ４１０およ
び第２仮数レジスタ４２０の内容は、信号線４１５およ
び信号線４２５を介して、シフト演算部５００に伝送さ
れる。シフト演算部５００は、信号線５０１および信号
線５０２を介して第１仮数レジスタ４１０および第２仮
数レジスタ４２０を設定する。

【００５４】シフト演算部５００は、第１仮数レジスタ
４１０および第２仮数レジスタ４２０の内容を、信号線
１０５−２を介して受信した桁数だけシフトする機能を
有する。この機能は、桁合わせ処理および正規化処理を
実行する際に、利用される。

【００５５】図１７（ｂ）を参照すると、以上の機能を
実現するため、シフト演算部５００は、図１７（ｂ）に
示された入出力関係にしたがって、信号線５０１および
信号線５０２に信号を送出する。信号線１０５−１に”
０”が送出されているとき、シフト演算部５００は、第
１仮数レジスタ４１０をシフトする。信号線１０５−１
に”１”が送出されているとき、シフト演算部５００
は、第２仮数レジスタ４２０をシフトする。

【００５６】図１８（ａ）を参照すると、仮数演算部６
００には、信号線１０６、信号線４１６、信号線４２
６、信号線６０１および信号線６０２が接続される。信
号線４１６および信号線６０１は、第１仮数レジスタ４
１０と仮数演算部６００とを接続する３２ビットの信号
線である。信号線４２６および信号線６０２は、第２仮
数レジスタ４２０と仮数演算部６００を接続する３２ビ
ットの信号線である。第１仮数レジスタ４１０および第
２仮数レジスタ４２０の内容は、信号線４１６および信
号線４２６を介して、仮数演算部６００に伝送される。
仮数演算部６００は、信号線６０１および信号線６０２
を介して第１仮数レジスタ４１０および第２仮数レジス
タ４２０を設定する。

【００５７】仮数演算部６００は、次の３つの機能を有
する。第１に、仮数演算部６００は、第１仮数レジスタ
４１０の内容と、第２仮数レジスタ４２０の内容とを、
信号線１０６上の信号に応じて、加算もしくは減算し
て、その結果を第１仮数レジスタ４１０に格納する機能
を有する。この第１の機能は、仮数部Ｍの加減算を実行
する際に利用される。第２に、仮数演算部６００は、信
号線１０６−３上の信号によって指定される丸め定数
を、第１仮数レジスタ４１０の内容に加算する機能を有
する。第３に、仮数演算部６００は、信号線１０６−３
上の信号によって指定される丸め定数から、第１仮数レ
ジスタ４１０の内容を減算し、その結果を第１仮数レジ
スタ４１０に格納する機能を有する。上述の第２の機能
および第３の機能は、仮数部の事後処理と丸め処理とを
同時に実行する際に利用される。

【００５８】図１８（ｂ）を参照すると、以上の機能を
実現するため、仮数演算部６００は、図１８（ｂ）に示
された入出力関係にしたがって、信号線６０１および信
号線６０２に信号を送出する。信号線１０６−１に”
０”が送出されているとき、仮数演算部６００は、上述
の第１の機能を実行する。信号線１０６−１に”１”
が、信号線１０６−２に”０”が、それぞれ送出されて
いるとき、仮数演算部６００は上述の第２の機能を実行
する。信号線１０６−１に”１”が、信号線１０６−２
に”１”が、それぞれ送出されているとき、仮数演算部
６００は上述の第３の機能を実行する。上述の第２の機
能および第３の機能の実行に際して、第１仮数レジスタ
４１０の内容に加算されるべき丸め用定数は、信号線１
０６上の信号により指定される。信号線１０６−３上
に”００”が送出されているとき、丸め用定数は”００
００００００”である。信号線１０６−３上に”０１”
が送出されているとき、丸め用定数は”０００００００
８”である。信号線１０６−３上に”１０”が送出され
ているとき、丸め用定数は”００００００８０”であ
る。

【００５９】次に、図１９を参照することにより、本実
施例の演算動作の概略が説明される。図１９を参照する
と、ステップ１において、信号線１、信号線２および信
号線３を介して、命令、第１の浮動小数点データおよび
第２の浮動小数点データが入力される。ステップ２にお
いて、第１符号レジスタ２１０、第２符号レジスタ２２
０、第１指数レジスタ３１０、第２指数レジスタ３２
０、第１仮数レジスタ４１０および第２仮数レジスタ４
２０の値が設定される。この設定は、演算動作制御部１
００の制御によって行われる。この制御は、演算動作制
御部１００の、図６には図示されない回路によって実行
される。ステップ３において、演算処理が実行され、第
１符号レシスタ２１０、第１指数レジスタ３１０および
第１仮数レジスタ４１０に、演算結果が設定される。ス
テップ４において、信号線４を介して演算結果が出力さ
れる。

【００６０】次に、図２０および図２１を参照すること
により、０．ＦＦＦＦＦＦＨ×（１６××９）＋０．０
０００９８Ｈ×（１６××９）＝０．１００００１Ｈ×
（１６××１０）を演算する場合の、ステップ３におけ
る処理が説明される。この演算は、符号の反転が生じな
いタイプの演算である。

【００６１】制御部１２０の動作のフローチャートであ
る図２０を参照すると、ステップ３は、ステップ３０〜
ステップ３５の６つのステップとを含む。ステップ３１
では、桁合わせが実行される。ステップ３１はステップ
３１１とステップ３１２とを含む。ステップ３２では、
仮数部Ｍが演算される。ステップ３２は、ステップ３２
１と、ステップ３２２と、ステップ３２３とを含む。ス
テップ３３では、丸め処理が実行される。ステップ３４
では、正規化処理が実行される。この正規化処理は、従
来技術の第２の正規化処理に相当する。ステップ３５で
は、符号処理が実行される。ステップ３５は、ステップ
３５１と、ステップ３５２とを含む。

【００６２】図２３と、以上に説明したステップ３の一
連の処理とを比較すると、本実施例では、第１の正規化
処理の他に、仮数部の事後処理をも削除されていること
がわかる。これが本実施例の特徴である。

【００６３】第１仮数レジスタ４１０および第２仮数レ
ジスタ４２０の内容を示す図２１を参照すると、ステッ
プ２の終了時には、第１符号レジスタ２１０、第１仮数
レジスタ４１０および第１指数レジスタ３１０には、”
０”、０ＦＦＦＦＦＦ０Ｈおよび＋９が、それぞれ格納
されている。第２符号レジスタ２２０、第２仮数レジス
タ４２０および第２指数レジスタ３２０には、”０”、
０００００９８０Ｈおよび＋８がそれぞれ格納されてい
る。

【００６４】図２０を参照すると、ステップ３０におい
て、制御部１２０は、信号線１１１に送出されている信
号を、レジスタａに格納する。この場合、信号線３を介
して、加算命令が送出されている。したがって、レジス
タａには、”０”が格納される。

【００６５】図２０を参照すると、ステップ３１１にお
いて、制御部１２０は、信号線１２３−１に動作開始信
号を送出し、桁合わせ回路１３０を起動する。これと同
時に、信号線１２３−２に”１”が送出される。図７
（ａ）を参照すると、この場合、ｘ１＝”１”である。
したがって、図７（ｂ）を参照すると、桁合わせ回路１
３０は、信号線１０３−１に”１”を送出する。図１６
（ａ）を参照すると、この場合、ｚ１＝”１”、ｘ１＝
＋９、ｘ２＝＋８である。したがって、図１６（ｂ）を
参照すると、指数演算部３３０は、ｘ１−ｘ２＝０を、
信号線３３２に送出する。

【００６６】図２０を参照すると、ステップ３１２にお
いて、制御部１２０は、信号線１２３−１に動作開始信
号を送出し、桁合わせ回路１３０を起動する。これと同
時に、信号線１２３−２に”０”が送出される。図７
（ａ）を参照すると、この場合、ｘ１＝”０”、ｘ２＝
＋１である。図７（ｂ）を参照すると、ｘ２＝＋１＞０
であるので、桁合わせ回路１３０は、信号線１０３−１
に”０”を、信号線１０３−２に”１”を、信号線１０
３−３に｜ｘ２｜＝＋１を送出する。図１６（ａ）を参
照すると、この場合、ｚ１＝”０”、ｚ２＝”１”、ｚ
３＝＋１である。したがって、図１６（ｂ）を参照する
と、指数演算部３３０は、信号線３３２を介して、第１
指数レジスタ３１０に（＋８）＋（＋１）＝＋９を設定
する。

【００６７】再び図７（ａ）を参照すると、これと同時
に、桁合わせ回路１３０は、信号線１０５＝１に”０”
を、信号線１０５−２に｜ｘ２｜＝＋１を送出する。図
１７（ａ）を参照すると、この場合、ｚ１＝”０”、ｚ
２＝＋１、ｘ２＝０８００００００Ｈである。したがっ
て、シフト演算部５００は、信号線５０２を介して、第
２仮数レジスタ４２０の内容を設定する。この場合、第
２仮数レジスタ４２０には、ｘ１を右にｚ２＝＋１桁シ
フトした００００００９８Ｈが設定される。

【００６８】ステップ３１終了時の第１仮数レジスタ４
１０および第２仮数レジスタ４２０の状態は、図２１に
示されている。

【００６９】図２０を参照すると、ステップ３２１にお
いて、制御部１２０は、信号線１０２に”０”を送出す
る。図１５（ａ）を参照すると、この場合、ｚ＝”
０”、ｘ１＝”０”、ｘ２＝”０”である。したがっ
て、図１５（ｂ）を参照すると、符号処理部２３０は、
信号線２３３−１に、第１符号レジスタ２１０の内容で
あるｘ１＝”０”を送出する。同時に、符号処理部２３
０は、信号線２３３−２に、第２符号レジスタ２２０の
内容であるｘ２＝”０”を送出する。

【００７０】図２０を参照すると、ステップ３２２にお
いて、制御部１２０は、信号線１２４−１動作開始信号
を送出し、演算指示回路１４０を起動する。これと同時
に、信号線１２４−２にはレジスタａの内容が送出され
る。この場合、”０”が信号線１２４−２に送出され
る。図８（ａ）を参照すると、この場合、ｘ１＝”
１”、ｘ２＝”０”、ｘ２＝”０”である。したがっ
て、演算指示回路１４０は、信号線１０６−１に”０”
を、信号線１０６−２に”０”を、それぞれ送出する。
図１８（ａ）を参照すると、この場合、ｚ１＝”０”、
ｚ２＝”０”、ｘ１＝０ＦＦＦＦＦＦ０Ｈ、ｘ２＝００
００００９８Ｈである。したがって、図１８（ｂ）を参
照すると、仮数演算部６００は、信号線６０１を介し
て、第１仮数レジスタ４１０に、ｘ１＋ｘ２＝１０００
００８８Ｈを設定する。

【００７１】図２０を参照すると、ステップ３２３にお
いて、制御部１２０は、信号線７０３−１上に送出され
ている信号を、レジスタｂに格納する。この場合、”
０”がレジスタｂに格納される。

【００７２】ステップ３２終了後の第１仮数レジスタ４
１０の状態は、図２１に示されている。図２１、図５
（ａ）および図５（ｂ）を参照すると、この場合、検出
回路部７００は、信号線７０３−１に”０”を、信号線
７０３−２に”１”を、信号線７０３−３に”０１１１
１１００”を、信号線７０３−４に”０００００００
０”を、それぞれ送出する。図１１を参照すると、この
場合、ｘ１＝”０”、ｘ２＝”１”、ｘ３＝”０１１１
１１００”、ｘ４＝”００００００００”である。図１
２を参照すると、これはＣａｓｅ１に該当する。したが
って、丸め−正規化データ生成回路１７０は、信号線１
７１−１に”０”を、信号線１７１−２に”１０”を、
信号線１７１−３に＋１を、それぞれ送出する。

【００７３】図２０を参照すると、ステップ３３におい
て、制御部１２０は、信号線１２５に動作開始信号を送
出し、丸め回路１５０を起動する。図９（ａ）を参照す
ると、この場合、ｘ１＝”０”、ｘ２＝”１０”であ
る。したがって、丸め回路１５０は、信号線１０６−１
に”１”を、信号線１０６−２にｘ２＝”１０”を、信
号線１０６−３にｘ３＝”１０”を、それぞれ送出す
る。図１８（ａ）を参照すると、この場合、ｚ１＝”
１”、ｚ２＝”１”、ｚ３＝”１０”、ｘ１＝”１００
０００８８”である。したがって、仮数演算部６００
は、信号線６０１を介して、第１仮数レジスタ４１０
に、ｘ１＋００００００８０Ｈ＝１００００１０８Ｈを
設定する。

【００７４】図２０を参照すると、ステップ３４におい
て、制御部１２０は、信号線１２６へ動作開始信号を送
出し、正規化回路１６０を起動する。図１０（ａ）を参
照すると、この場合、ｘ＝＋１である。したがって、図
１０（ｂ）を参照すると、正規化回路１６０は、信号線
１０３−１に”０”を、信号線１０３−２に”０”を、
信号線１０３−３にｘ＝＋１を、それぞれ送出する。図
１６（ａ）を参照すると、この場合、ｚ１＝”０”、ｚ
２＝”０”、ｚ３＝＋１、ｘ１＝＋９である。したがっ
て、図１６（ｂ）を参照すると、指数演算部３３０は、
信号線３３１を介して、第１指数レジスタ３１０に、ｘ
１＋ｚ３＝＋９を設定する。

【００７５】再び図２０を参照すると、ステップ３４に
おいて、正規化回路１６０は、信号線１０５−１に”
０”を、信号線１０５−２にｘ＝＋１を送出する。図１
７（ａ）を参照すると、この場合、ｚ１＝”０”、ｚ２
＝＋１、ｘ１＝１００００１０８Ｈである。したがっ
て、図１７（ｂ）を参照すると、シフト演算部５００
は、信号線５０１にｘ１を右に１桁シフトしたデータを
送出する。この結果、第１仮数レジスタ４１０の内容
は、右に１桁シフトされる。この場合、第１仮数レジス
タ４１０の内容は、０１００００１０Ｈになる。 ステ
ップ３４終了後の第１仮数レジスタ４１０の内容は、図
２１に示されている。

【００７６】図２０を参照すると、ステップ３５１にお
いて、ｂの値が判定される。この場合、ｂ＝”０”であ
るので、制御部１２０の動作が終了する。

【００７７】図２１を参照すると、ステップ４におい
て、信号線４には、第１符号レジスタ２１０、第１指数
レジスタ３１０および第１仮数レジスタ４１０の第１桁
〜第６桁に格納された演算結果が送出される。

【００７８】次に、図２０および図２２を参照すること
により、０．８０００００Ｈ×（１６××２）−０．１
００００１Ｈ×（１６××８）＝−０．１００００１Ｈ
×（１６××８）を演算する場合の、ステップ３におけ
る処理が説明される。この演算は、符号の反転が生じる
タイプの演算である。

【００７９】第１仮数レジスタ４１０および第２仮数レ
ジスタ４２０の内容を示す図２２を参照すると、ステッ
プ２の終了時には、第１符号レジスタ２１０、第１仮数
レジスタ４１０および第１指数レジスタ３１０には、”
０”、０８００００００Ｈおよび＋２が、それぞれ格納
されている。第２符号レジスタ２２０、第２仮数レジス
タ４２０および第２指数レジスタ３２０には、”０”、
０１００００１０Ｈおよび＋８がそれぞれ格納されてい
る。

【００８０】図２０を参照すると、ステップ３０におい
て、制御部１２０は、信号線１１１に送出されている信
号を、レジスタａに格納する。この場合、信号線３を介
して、減算命令が送出されている。したがって、レジス
タａには、”１”が格納される。

【００８１】図２０を参照すると、ステップ３１１にお
いて、制御部１２０は、信号線１２３−１に動作開始信
号を送出し、桁合わせ回路１３０を起動する。これと同
時に、信号線１２３−２に”１”が送出される。図７
（ａ）を参照すると、この場合、ｘ１＝”１”である。
したがって、図７（ｂ）を参照すると、桁合わせ回路１
３０は、信号線１０３−１に”１”を送出する。図１６
（ａ）を参照すると、この場合、ｚ１＝”１”、ｘ１＝
＋２、ｘ２＝＋８である。したがって、図１６（ｂ）を
参照すると、指数演算部３３０は、ｘ１−ｘ２＝−６
を、信号線３３２に送出する。

【００８２】図２０を参照すると、ステップ３１２にお
いて、制御部１２０は、信号線１２３−１に動作開始信
号を送出し、桁合わせ回路１３０を起動する。これと同
時に、信号線１２３−２に”０”が送出される。図７
（ａ）を参照すると、この場合、ｘ１＝”０”、ｘ２＝
−６である。図７（ｂ）を参照すると、ｘ２＝−６＜０
であるので、桁合わせ回路１３０は、信号線１０３−１
に”０”を、信号線１０３−２に”０”を、信号線１０
３−３に｜ｘ２｜＝＋６を送出する。図１６（ａ）を参
照すると、この場合、ｚ１＝”０”、ｚ２＝”０”、ｚ
３＝＋６である。したがって、図１６（ｂ）を参照する
と、指数演算部３３０は、信号線３３２を介して、第１
指数レジスタ３１０に（＋２）＋（＋６）＝＋８を設定
する。

【００８３】再び図７（ａ）を参照すると、これと同時
に、桁合わせ回路１３０は、信号線１０５−１に”１”
を、信号線１０５−２に｜ｘ２｜＝＋６を送出する。図
１７（ａ）を参照すると、この場合、ｚ１＝”１”、ｚ
２＝＋６、ｘ１＝”０８００００００”である。したが
って、シフト演算部５００は、信号線５０２を介して、
第１仮数レジスタ４１０の内容を設定する。この場合、
第１仮数レジスタ４１０には、ｘ１を右にｚ２＝＋６桁
シフトした０００００００８Ｈが設定される。

【００８４】ステップ３１終了時の第１仮数レジスタ４
１０および第２仮数レジスタ４２０の状態は、図２１に
示されている。

【００８５】図２０を参照すると、ステップ３２１にお
いて、制御部１２０は、信号線１０２に”０”を送出す
る。図１５（ａ）を参照すると、この場合、ｚ＝”
０”、ｘ１＝”０”、ｘ２＝”０”である。したがっ
て、図１５（ｂ）を参照すると、符号処理部２３０は、
信号線２３３−１に、第１符号レジスタ２１０の内容で
あるｘ１＝”０”を送出する。同時に、符号処理部２３
０は、信号線２３３−２に、第２符号レジスタ２２０の
内容であるｘ２＝”０”を送出する。

【００８６】図２０を参照すると、ステップ３２２にお
いて、制御部１２０は、信号線１２４−１動作開始信号
を送出し、演算指示回路１４０を起動する。これと同時
に、信号線１２４−２にはレジスタａの内容が送出され
る。この場合、減算を示す”１”が信号線１２４−２に
送出される。図８（ａ）を参照すると、この場合、ｘ１
＝”１”、ｘ２＝”０”、ｘ２＝”０”である。したが
って、演算指示回路１４０は、信号線１０６−１に”
０”を、信号線１０６−２に”１”を、それぞれ送出す
る。図１８（ａ）を参照すると、この場合、ｚ１＝”
０”、ｚ２＝”１”、ｘ１＝０００００００８Ｈ、ｘ２
＝０１００００１０Ｈである。したがって、図１８
（ｂ）を参照すると、仮数演算部６００は、信号線６０
１を介して、第１仮数レジスタ４１０に、ｘ１−ｘ２
＝”ＦＥＦＦＦＦＦ８”を設定する。

【００８７】図２０を参照すると、ステップ３２３にお
いて、制御部１２０は、信号線７０３−１上に送出され
ている信号を、レジスタｂに格納する。この場合、”
１”がレジスタｂに格納される。

【００８８】ステップ３２終了後の第１仮数レジスタ４
１０の状態は、図２１に示されている。図２１、図５
（ａ）および図５（ｂ）を参照すると、この場合、検出
回路部７００は、信号線７０３−１に”１”を、信号線
７０３−２に”１”を、信号線７０３−３に”００００
００００”を、信号線７０３−４に”１０１１１１１
０”を、それぞれ送出する。図１１を参照すると、この
場合、ｘ１＝”０”、ｘ２＝”１”、ｘ３＝”００００
００００”、ｘ４＝”１０１１１１１０”である。図１
２を参照すると、これはＣａｓｅ１３に該当する。した
がって、丸め−正規化データ生成回路１７０は、信号線
１７１−１に”１”を、信号線１７１−２に”０１”
を、信号線１７１−３に０を、それぞれ送出する。

【００８９】図２０を参照すると、ステップ３３におい
て、制御部１２０は、信号線１２５に動作開始信号を送
出し、丸め回路１５０を起動する。図９（ａ）を参照す
ると、この場合、ｘ１＝”１”、ｘ２＝”０１”であ
る。したがって、丸め回路１５０は、信号線１０６−１
に”１”を、信号線１０６−２にｘ２＝”１”を、信号
線１０６−３にｘ３＝”０１”を、それぞれ送出する。
図１８（ａ）を参照すると、この場合、ｚ１＝”１”、
ｚ２＝”１”、ｚ３＝”０１”、ｘ１＝”ＦＥＦＦＦＦ
Ｆ８”である。したがって、仮数演算部６００は、信号
線６０１を介して、第１仮数レジスタ４１０に、”００
０００００８”−ｘ１＝”０１００００１０”を設定す
る。この演算において、ｘ１の符号が反転されることに
よって、仮数部の内容は正の数に変換される。また、最
下位桁において、１６進数８Ｈからｘ１の内容が減算さ
れる。これによって、丸め処理も同時に実行される。し
たがって、ステップ３３で、仮数部の事後処理と丸め処
理とが同時に実行される。

【００９０】図２０を参照すると、ステップ３４におい
て、制御部１２０は、信号線１２６へ動作開始信号を送
出し、正規化回路１６０を起動する。図１０（ａ）を参
照すると、この場合、ｘ＝０である。したがって、図１
０（ｂ）を参照すると、正規化回路１６０は、信号線１
０３−１に”０”を、信号線１０３−２に”０”を、信
号線１０３−３にｘ＝０を、それぞれ送出する。図１６
（ａ）を参照すると、この場合、ｚ１＝”０”、ｚ２
＝”０”、ｚ３＝０、ｘ１＝＋８である。したがって、
図１６（ｂ）を参照すると、指数演算部３３０は、信号
線３３１を介して、第１指数レジスタ３１０に、ｘ１＋
ｚ３＝＋８を設定する。 再び図２０を参照すると、ス
テップ３４において、正規化回路１６０は、信号線１０
５−１に”０”を、信号線１０５−２にｘ＝０を送出す
る。図１７（ａ）を参照すると、この場合、ｚ１＝”
０”、ｚ２＝０、ｘ１＝”０１００００１０”である。
したがって、図１７（ｂ）を参照すると、シフト演算部
５００は、信号線５０１にｘ１を右に０桁シフトしたデ
ータを送出する。この場合、実質的には、何の処理も行
われない。したがって、、第１仮数レジスタ４１０の内
容は、０１００００１０のまま変化しない。

【００９１】ステップ３４終了後の第１仮数レジスタ４
１０の内容は、図２１に示されている。

【００９２】図２０を参照すると、ステップ３５１にお
いて、ｂの値が判定される。この場合、ｂ＝”１”であ
るので、ステップ３５２の処理が実行される。

【００９３】図２０を参照すると、ステップ３５２にお
いて、信号線１０２に”１”が送出される。図１５
（ａ）を参照すると、この場合、ｚ＝”１”、ｘ１＝”
０”である。したがって、図１５（ｂ）を参照すると、
符号処理部２３０は、信号線２３１を介して、第１符号
レジスタ２１０に、ｘ１の反転である”１”を設定す
る。

【００９４】図２１を参照すると、ステップ４におい
て、信号線４には、第１符号レジスタ２１０、第１指数
レジスタ３１０および第１仮数レジスタ４１０の第１桁
〜第６桁に格納された演算結果が送出される。

【００９５】本発明は、その精神または主要な特徴から
逸脱することなく、他のいろいろな形で実施することが
できる。

【００９６】例えば、この実施例では、負数を２の補数
で表した。しかしながら、他の補数で負の数を表すこと
も可能である。この場合は、図１２に示される、丸め＝
正規化データ生成回路１７０の入出力関係が変更され
る。さらに、この実施例では、本発明が加減算演算器に
適用されたが、本発明を、他の種類の演算器に使用する
ことも可能である。この場合は、図１２に示される、丸
め−正規化データ生成回路１７０の入出力関係が変更さ
れる。

【００９７】したがって、本明細書に記載した好ましい
実施例は例示的なものであり限定的なものではない。本
発明の範囲は添付のクレームによって示されており、そ
れらのクレームの意味の中に入る全ての変形例は本発明
に含まれるものである。

【００９８】

【発明の効果】以上説明したように、本実施例では、仮
数部の事後処理と丸め処理とが同時に実行される。した
がって、本実施例では、第１の正規化処理の他に、仮数
部の事後処理をも省略することができる。このため、本
実施例によれば、演算を高速に実行することができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｂ）は、本発明の実施例で採用され
る浮動小数点数形式を示す図。（ｃ）は、図１に示され
た浮動小数点数形式により表された数の一例を示す図。
（ｄ）は、図１（ｃ）に示された浮動小数点数形式によ
り表された数の記述形式を示す図。

【図２】本発明の実施例で採用された保護桁の付加方法
を示す図。

【図３】（ａ）は、正規化処理の一例を示す図。（ｂ）
は、丸め処理の一例を示す図。（ｃ）は、仮数部の事後
処理の一例を示す図。（ｄ）は、符号処理の一例を示す
図。

【図４】本発明の実施例の構造を示すブロック図。

【図５】（ａ）は、検出回路部７００の接続構造を示す
線図。（ｂ）は、検出回路部７００の内部構造を示す回
路図。

【図６】演算動作制御部１００の構造を示すブロック
図。

【図７】（ａ）は、桁合わせ回路１３０の接続構造を示
す線図。（ｂ）は、桁合わせ回路１３０の入出力関係を
示す図。

【図８】（ａ）は、演算指示回路１４０の接続構造を示
す線図。（ｂ）は、演算指示回路１４０の入出力関係を
示す図。

【図９】（ａ）は、丸め回路１５０の接続構造を示す線
図。（ｂ）は、丸め回路１５０の入出力関係を示す図。

【図１０】（ａ）は、正規化回路１６０の接続構造を示
す線図。（ｂ）は、正規化回路１６０の入出力関係を示
す図。

【図１１】丸め−正規化データ生成回路１７０の接続構
造を示す線図。

【図１２】丸め−正規化データ生成回路１７０の入出力
関係を示す図。

【図１３】丸め−正規化データ生成回路１７０の入出力
関係を示す図。

【図１４】丸め−正規化データ生成回路１７０の入出力
関係を示す図。

【図１５】（ａ）は、符号処理部２３０の接続構造を示
す線図。（ｂ）は、符号処理部２３０の入出力関係を示
す図。

【図１６】（ａ）は、指数演算部３３０の接続構造を示
す線図。（ｂ）は、指数演算部３３０の入出力関係を示
す図。

【図１７】（ａ）は、シフト演算部５００の接続構造を
示す線図。（ｂ）は、シフト演算部５００の入出力関係
を示す図。

【図１８】（ａ）は、仮数演算部６００の接続構造を示
す線図。（ｂ）は、仮数演算部６００の入出力関係を示
す図。

【図１９】本発明の実施例の動作を示すフローチャー
ト。

【図２０】制御部１２０の動作を示すフローチャート。

【図２１】演算動作中の、第１仮数レジスタ４１０およ
び第２仮数レジスタ４２０の内容の変化を示す図。

【図２２】演算動作中の、第１仮数レジスタ４１０およ
び第２仮数レジスタ４２０の内容の変化を示す図。

【図２３】従来技術の動作を示す図。

【符号の説明】

１００ 演算動作制御部 １１０ デコード回路 １２０ 制御部 １３０ 桁合わせ回路 １４０ 演算指示回路 １５０ 丸め回路 １６０ 正規化回路 １７０ 丸め−正規化データ生成回路 ２１０ 第１符号レジスタ ２２０ 第２符号レジスタ ２３０ 符号処理部 ３１０ 第１指数レジスタ ３２０ 第２指数レジスタ ３３０ 指数演算部 ４１０ 第１仮数レジスタ ４２０ 第２仮数レジスタ ５００ シフト演算部 ６００ 仮数演算部 ７００ 検出回路部 ７１０〜７１７ ＮＯＲ回路 ７２０〜７２７ ＡＮＤ回路

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 浮動小数点数の仮数部を保持する仮数レ
   ジスタと、前記仮数レジスタの各桁を構成するビットが
   全て０であるか否か、 前記仮数レジスタの各桁を構成するビットが全て１であ
   るか否か、を検出して出力する検出回路部と、 前記検出回路部の出力に応じて、演算の種類と、第１の
   数値と、第２の数値とを出力する丸め−正規化データ生
   成回路と、 前記丸め−正規化データ生成回路から出力される前記演
   算の種類と、前記第１の数値とを入力して、前記演算の
   種類が加算のときには、前記仮数レジスタの内容に前記
   第１の数値を加算した数値を出力し、前記演算の種類が
   減算のときには、前記第１の数値から前記仮数レジスタ
   の内容を減算した数値を出力する仮数演算部と、 前記丸め−正規化データ生成回路から出力される前記第
   ２の数値を入力して、前記第２の数値により指定される
   桁数だけシフトされた前記仮数レジスタの内容を出力す
   るシフト演算部とを含む浮動小数点演算装置。
2. 【請求項２】 浮動小数点数の仮数部を保持する仮数レ
   ジスタと、 前記仮数レジスタの各桁を構成するビットが全て０であ
   るか否か、 前記仮数レジスタの各桁を構成するビットが全て１であ
   るか否か、を検出して出力する検出回路部と、 前記検出回路部の出力に応じて、演算の種類と、第１の
   数値と、第２の数値とを出力する丸め−正規化データ生
   成回路と、 前記丸め−正規化データ生成回路から出力される前記演
   算の種類と、前記第１の数値とを入力して、前記演算の
   種類が加算のときには、前記仮数レジスタの内容に前記
   第１の数値を加算した数値を出力し、前記演算の種類が
   減算のときには、前記第１の数値から前記仮数レジスタ
   の内容を減算した数値を出力する仮数演算部と、 前記丸め−正規化データ生成回路から出力される前記第
   ２の数値を入力して、前記第２の数値により指定される
   桁数だけシフトされた前記仮数レジスタの内容を出力す
   るシフト演算部とを含む浮動小数点演算装置において、 前記仮数演算部の出力する数値を前記仮数レジスタに格
   納する第１のステップと、 第１のステップの終了後に、前記シフト演算部を起動す
   る第２のステップを含むことを特徴とする浮動小数点演
   算方法。
3. 【請求項３】 浮動小数点数の仮数部を保持する仮数レ
   ジスタと、 前記仮数レジスタの各桁を構成するビットが全て０であ
   るか否か、 前記仮数レジスタの各桁を構成するビットが全て１であ
   るか否か、 前記仮数レジスタに保持される数値が負であるか否か、 前記仮数レジスタの最下位桁の最上位ビットが１である
   か否か、を検出して出力する検出回路部と、 前記検出回路部の出力に応じて、演算の種類と、第１の
   数値と、第２の数値とを出力する丸め−正規化データ生
   成回路と、 前記丸め−正規化データ生成回路から出力される前記演
   算の種類と、前記第１の数値とを入力して、前記演算の
   種類が加算のときには、前記仮数レジスタの内容に前記
   第１の数値を加算した数値を出力し、前記演算の種類が
   減算のときには、前記第１の数値から前記仮数レジスタ
   の内容を減算した数値を出力する仮数演算部と、 前記丸め−正規化データ生成回路から出力される前記第
   ２の数値を入力して、前記第２の数値により指定される
   桁数だけシフトされた前記仮数レジスタの内容を出力す
   るシフト演算部とを含む浮動小数点演算装置。
4. 【請求項４】 浮動小数点数の仮数部を保持する仮数レ
   ジスタと、 前記浮動小数点数の指数部を保持する指数レジスタと、 前記仮数レジスタの各桁を構成するビットが全て０であ
   るか否か、 前記仮数レジスタの各桁を構成するビットが全て１であ
   るか否か、を検出して出力する検出回路部と、 前記検出回路部の出力に応じて、演算の種類と、第１の
   数値と、第２の数値とを出力する丸め−正規化データ生
   成回路と、 前記丸め−正規化データ生成回路から出力される前記演
   算の種類と、前記第１の 数値とを入力して、前記演算の
   種類が加算のときには、前記仮数レジスタの内容に前記
   第１の数値を加算した数値を出力し、前記演算の種類が
   減算のときには、前記第１の数値から前記仮数レジスタ
   の内容を減算した数値を出力する仮数演算部と、 前記丸め−正規化データ生成回路から出力される前記第
   ２の数値を入力して、前記第２の数値により指定される
   桁数だけシフトされた前記仮数レジスタの内容を出力す
   るシフト演算部と、 前記丸め−正規化データ生成回路から出力される前記第
   ２の数値を入力して、前記指数レジスタの内容から前記
   第２の数値を減算した値を出力する指数演算部とを含む
   ことを特徴とする浮動小数点演算装置。
5. 【請求項５】 浮動小数点数の仮数部を保持する仮数レ
   ジスタと、 前記浮動小数点数の指数部を保持する指数レジスタと、 前記仮数レジスタの各桁を構成するビットが全て０であ
   るか否か、 前記仮数レジスタの各桁を構成するビットが全て１であ
   るか否か、 前記仮数レジスタに保持される数値が負であるか否か、 前記仮数レジスタの最下位桁の最上位ビットが１である
   か否か、を検出して出力する検出回路部と、 前記検出回路部の出力に応じて、演算の種類と、第１の
   数値と、第２の数値とを出力する丸め−正規化データ生
   成回路と、 前記丸め−正規化データ生成回路から出力される前記演
   算の種類と、前記第１の数値とを入力して、前記演算の
   種類が加算のときには、前記仮数レジスタの内容に前記
   第１の数値を加算した数値を出力し、前記演算の種類が
   減算のときには、前記第１の数値から前記仮数レジスタ
   の内容を減算した数値を出力する仮数演算部と、 前記丸め−正規化データ生成回路から出力される前記第
   ２の数値を入力して、前記第２の数値により指定される
   桁数だけシフトされた前記仮数レジスタの内容を出力す
   るシフト演算部と、 前記丸め−正規化データ生成回路から出力される前記第
   ２の数値を入力して、前記指数レジスタの内容から前記
   第２の数値を減算した値を出力する指数演算部と を含む
   ことを特徴とする浮動小数点演算装置。
6. 【請求項６】 浮動小数点数の仮数部を保持する仮数レ
   ジスタと、前記浮動小数点数の指数部を保持する指数レ
   ジスタと、前記浮動小数点数の符号ビットを保持する符
   号レジスタと、 前記仮数レジスタの各桁を構成するビットが全て０であ
   るか否か、 前記仮数レジスタの各桁を構成するビットが全て１であ
   るか否か、 前記仮数レジスタに保持される数値が負であるか否か、 を検出して出力する検出回路部と、 前記検出回路部が前記仮数レジスタに保持されている数
   値が負であることを検出したときに、前記符号レジスタ
   の内容を反転する符号処理部と、 丸め−正規化データ生成回路の出力に応じて、演算の種
   類と、第１の数値と、第２の数値とを出力する丸め−正
   規化データ生成回路と、 前記丸め−正規化データ生成回路から出力される前記演
   算の種類と、前記第１の数値とを入力して、前記演算の
   種類が加算のときには、前記仮数レジスタの内容に前記
   第１の数値を加算した数値を出力し、前記演算の種類が
   減算のときには、前記第１の数値から前記仮数レジスタ
   の内容を減算した数値を出力する仮数演算部と、 前記丸め−正規化データ生成回路から出力される前記第
   ２の数値を入力して、前記第２の数値により指定される
   桁数だけシフトされた前記仮数レジスタの内容を出力す
   るシフト演算部と、 前記丸め−正規化データ生成回路１７０から出力される
   前記第２の数値を入力して、前記指数レジスタの内容か
   ら前記第２の数値を減算した値を出力する指数演算部と
   を含むことを特徴とする浮動小数点演算装置。
7. 【請求項７】 浮動小数点数の仮数部を保持する仮数レ
   ジスタと、前記浮動小数点数の指数部を保持する指数レ
   ジスタと、前記浮動小数点数の符号ビットを保持する符
   号レジスタと、 前記仮数レジスタの各桁を構成するビットが全て０であ
   るか否か、 前記仮数レジスタの各桁を構成するビットが全て１であ
   るか否か、 前記仮数レジスタに保持される数値が負であるか否か、 前記仮数レジスタの最下位桁の最上位ビットが１である
   か否か、を検出して出力する検出回路部と、 前記検出回路部が前記仮数レジスタに保持されている数
   値が負であることを検出したときに、前記符号レジスタ
   の内容を反転する符号処理部と、 丸め−正規化データ生成回路の出力に応じて、演算の種
   類と、第１の数値と、第２の数値とを出力する丸め−正
   規化データ生成回路と、 前記丸め−正規化データ生成回路から出力される前記演
   算の種類と、前記第１の数値とを入力して、前記演算の
   種類が加算のときには、前記仮数レジスタの内容に前記
   第１の数値を加算した数値を出力し、前記演算の種類が
   減算のときには、前記第１の数値から前記仮数レジスタ
   の内容を減算した数値を出力する仮数演算部と、 前記丸め−正規化データ生成回路から出力される前記第
   ２の数値を入力して、前記第２の数値により指定される
   桁数だけシフトされた前記仮数レジスタの内容を出力す
   るシフト演算部と、 前記丸め−正規化データ生成回路１７０から出力される
   前記第２の数値を入力して、前記指数レジスタの内容か
   ら前記第２の数値を減算した値を出力する指数演算部と
   を含むことを特徴とする浮動小数点演算装置。
8. 【請求項８】 浮動小数点数の仮数部を保持する仮数レ
   ジスタと、前記浮動小数点数の指数部を保持する指数レ
   ジスタと、前記浮動小数点数の符号ビットを保持する符
   号レジスタと、 前記仮数レジスタの各桁を構成するビットが全て０であ
   るか否か、 前記仮数レジスタの各桁を構成するビットが全て１であ
   るか否か、 前記仮数レジスタに保持される数値が負であるか否か、 前記仮数レジスタの最下位桁の最上位ビットが１である
   か否か、を検出して出力する検出回路部と、 前記検出回路部が前記仮数レジスタに保持されている数
   値が負であることを検出したときに、前記符号レジスタ
   の内容を反転する符号処理部と、 丸め−正規化データ生成回路の出力に応じて、演算の種
   類と、第１の数値と、第２の数値とを出力する丸め−正
   規化データ生成回路と、 前記丸め−正規化データ生成回路から出力される前記演
   算の種類と、前記第１の数値とを入力して、前記演算の
   種類が加算のときには、前記仮数レジスタの内容に前記
   第１の数値を加算した数値を出力し、前記演算の種類が
   減算のときには、前記第１の数値から前記仮数レジスタ
   の内容を減算した数値を出力する仮数演算部と、 前記丸め−正規化データ生成回路から出力される前記第
   ２の数値を入力して、前記第２の数値により指定される
   桁数だけシフトされた前記仮数レジスタの内容を出力す
   るシフト演算部と、 前記丸め−正規化データ生成回路１７０から出力される
   前記第２の数値を入力して、前記指数レジスタの内容か
   ら前記第２の数値を減算した値を出力する指数演算部と
   を含む浮動小数点演算装置において、 前記仮数演算部の出力する数値を前記仮数レジスタに格
   納する第１のステップと、 第１のステップの終了後に、前記シフト演算部を起動す
   る第２のステップを含むことを特徴とする浮動小数点演
   算方法。