JP3545899B2 - Atm回線インタフェース - Google Patents
Atm回線インタフェース Download PDFInfo
- Publication number
- JP3545899B2 JP3545899B2 JP03579097A JP3579097A JP3545899B2 JP 3545899 B2 JP3545899 B2 JP 3545899B2 JP 03579097 A JP03579097 A JP 03579097A JP 3579097 A JP3579097 A JP 3579097A JP 3545899 B2 JP3545899 B2 JP 3545899B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- test cell
- test
- cell
- atm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の属する技術分野】
本発明は、通話路がATMスイッチ部とATM回線インタフェース部で構成されるATM交換機に関し、特にATM回線インタフェース部を2つ以上の機能ブロックに分割して構成し、ATMスイッチ部とATM回線インタフェース部の機能ブロックのそれぞれが現用系と予備系に二重化され、各機能ブロック間に交絡を有するATM交換機に関する。
【0002】
【従来の技術】
図7および図8を用いてATM通信網の概念図を示す。図7はATM通信網の概念を説明する図であり、図8はATM交換機の概念構成を説明するブロック図である。
図7において、ATM通信網は、複数のATM通信装置(ATM交換機)1a〜1gを伝送路9を介して接続して構成される。
各ATM交換機1は、現用系rと予備系wの2系統で構成されるとともに、それぞれのATM交換機間は現用系伝送路9rと予備系伝送路9wで接続されている。以下、本明細書においては、符号rまたはwを付与しない場合は現用系と予備系に共通の事項を表わし、符号rは現用系を符号wは予備系を表わすこととする。
図8において、ATM交換機1は、回線(伝送路)9に接続された複数のATM回線インタフェース部2とこれらのATM回線インタフェース部を収容するATMスイッチ部5とを現用系rと予備系wの2系統、および、回線インタフェース部およびATMスイッチ部の動作を制御する制御部6を有している。
【0003】
図8に示すように、ATM回線インタフェース部2は、例えば、ラインインタフェース(LI)部3とラインユニット(LU)部5との複数の機能部に分割されて構成され、それぞれの機能部は独立したパッケージであり、いずれかの機能部に障害などが発生したときには、その機能部のパッケージのみを交換するように構成されている。
例えば、現用系のATM回線インタフェース部2rのLU部4rに障害が発生したときには、現用回線9rに接続されたLI部4r−予備系のLU部4w−現用系のATMスイッチ部5rのルートを設定することによって、現用系の回線9rを接続したまま現用系のLU部4wを交換することができる。このことは、回線を現用系9rから予備系9wに変更する必要がないので、相手側のATM交換機になんら処理の負担を掛けずに故障に対応することが可能となる。
さらに、このようなATM通信網では、通信網の規模に応じてATM交換機1のATM回線インタフェース部2を増設したり減設したりして通信網の規模に対応している。
このようにATM回線インタフェース部を増減するようにしたATM交換機は、ATM回線インタフェース部(ATM回線対応部)の増設または減設を容易に施工できるように構成するとともに、回路の診断性に優れたATM回線インタフェース部を簡単な構成で実現する必要がある。
【0004】
ATM交換機の診断方法としては、以下のような方法が既に提案されている。
図9に示すように、複数の回線対応部LUを有するATM交換機の各回線対応部LUにそれぞれ試験機能部TCCを設け、不必要な試験ルートを排除した効率のよい診断方法であり、▲1▼回線対応部LU1から回線インターフェース部LIで折り返して回線対応部までのルートの診断、▲2▼回線対応部LU1からATMスイッチ部SWを介して他の回線対応部LU2までのルートの診断、▲3▼他の回線対応部LU2からATMスイッチ部SWを介して回線対応部LU1までのルートの診断、▲4▼回線対応部LU1からATMスイッチ部SWで折り返して回線対応部LU1までのルートの診断が可能にされている。
【0005】
上記診断方法では、回線対応部LUに具備された試験機能部TCCは、受信ハイウェイおよび送信ハイウェイに沿ってそれぞれ試験セル抽出部および試験セル挿入部を備えて構成される。この試験セル挿入部においては空きセルに試験セルを挿入することによって、また、試験セル抽出部においてはフィルタにてハイウェイ上の試験セルのみを抽出することによって、ハイウェイ上を流れる通話路信号セルを欠落させずに、試験セルを用いて通話路の正常性を試験できることを示している。
【0006】
しかし、図8におけるATM回線インタフェース部2のLI部3とLU部4のようにATM回線インタフェースを構成する機能ブロックを2以上に分割して構成し、それぞれの機能ブロックが現用系r、予備系wに二重化され、各機能ブロック間に交絡を有するATM交換機においては、ある機能ブロックを増設あるいは交換する際に、該機能ブロックのみならず現用系の機能ブロックとの交絡部分についてもその正常性を診断することによって、二重化された通話路に対しても正常性を保証する必要がある。
【0007】
図10を用いてATM交換機における通話路の構成例を説明する。図10において、ATM交換機1は、それぞれ、ATM回線インタフェース部2とATMスイッチ部5とからなる現用系通話路と予備系通話路の2系統の通話路から構成される。
ATM回線インタフェース部2は、LI部3とLU部4の2つの機能ブロックで構成される。LI部3は、回線9を終端する物理終端部31と、折返部32と、SDH部33と、選択器(セレクタ:SEL)37と、これらを制御する制御部とを有している。LU部4は、セル処理部41と、試験機能部44と、制御部45とセレクタ43,410とを有している。
ATMスイッチ部5は、セレクタ51と、スイッチ部(自己ルーティングスイッチ:SRSW)52と、制御部53とを有している。
ATM回線インタフェース部2およびATMスイッチ部5は、それぞれ、現用系rと予備系wの2系統からなり、例えば、LI部3とLU部4とは、現用系rと予備系wがそれぞれ交絡しており、同様に、LU部4とATMスイッチ5とは、現用系rと予備系wがそれぞれ交絡して設けられている。
上記構成を持つATM交換機1において、LU部4に具備された試験機能部44を用いて二重化された通話路の正常性を試験する場合の課題を述べる。
【0008】
【発明が解決しようとする課題】
まず、予備系LI部3wを新たに組み込んでその正常性を診断する場合の課題を以下に示す。
▲1▼ 予備系LU部4wに具備された試験機能部44wから送出された試験セルが、現用系LI部3rの通話路へ混入しないこと。
▲2▼ 予備系LU部4wに具備された試験機能部44wから送出された試験セルが、予備系LI部3wで折り返って現用系LU部4rの通話路へ混入しないこと。
▲3▼ 現用系のLU部4rに具備された試験機能部44rから送出された試験セルが、現用系LI部3rの通話路へ混入しないこと。
▲4▼ 現用系のLU部4rに具備された試験機能部44rから送出された試験セルが、予備系LI部34wで折り返って現用系LU部4rで受信できること。
【0009】
次に、予備系LU部4wを新たに組み込んで診断する場合の課題を述べる。
▲5▼ 予備系LU部4wと現用系LI部3rとの交絡部を診断できること。
▲6▼ 予備系LU部4wから送出された試験セルが、予備系ATMスイッチ部5wで折り返って現用系のLU部4rの通話路へ混入しないこと。
▲7▼ 予備系LU部4wから送出された試験セルが、現用系ATMスイッチ部5rで受信できること。
▲8▼ 予備系LU部4wから送出された試験セルが、現用系ATMスイッチ部5rで折り返って現用系のLU部4rの通話路へ混入しないこと。
【0010】
以上のように、本発明は、複数の機能ブロックからなるATM回線インタフェース部とATMスイッチ部とからなる現用系と予備系の2系統の通話路を有するとともに、現用系と予備系とが交絡して設けられたATM交換機において、試験機能部からのセルが現用系の通話路に混入して通話の障害とならないようにすることを目的とする。
【0011】
【課題を解決するための手段】
上記課題を解決するために、本発明にかかるATM交換機は、以下の機能を具備する。
予備系LI部3wで折り返った試験セルを受信できるように、LU部4のセレクタ410は、現用系の機能ブロック4rから送出される通話路信号セルと予備系の機能ブロック4wから送出される試験セルの両方を選択する多重セレクタとしての機能を有する。
また、LU部4に具備された試験機能部44では、他系LU部4の試験機能部44から送出した試験セルを抽出し、検査せずに廃棄する機能を有する。
次に、試験セルが現用系LI部3rの通話路へ混入しないために、現用系LI部3rにて該試験セルを廃棄する機能を具備する。
【0012】
【発明の実施の形態】
以下、本発明に可かつATM交換機の構成の一実施例について、図1〜図4を用いて説明する。
図1は、本発明にかかるATM交換機の通話路の構成例を示す図である。
ATM交換機の通話路は、LU部4とLI部3からなるATM回線インタフェース部2と、ATMスイッチ部5から構成され、それぞれ現用系rと予備系wの2系統を有している。
LI部3は、物理終端部31と、折返部32と、SDH処理部33と、系選択ビット付加部(AG部)34と、試験セル識別ビット・系選択ビット付加部(TAG部)35と、制御部IF38と、セレクタ37と、フィルタ(FIL)部36とを有している。
セレクタ部37は、単純なセレクタ部として構成される。
AG部34は、自LI部3が現用系rの場合に通話路信号セルへ系選択ビットを付加する機能を有している。
TAG部35は、試験セルへ試験セル識別ビットおよび系選択ビットを付加する機能を有している。
FIL部36は、特定のバーチャルチャネル識別子(VCI)を持つセルをフィルタリングして廃棄する機能を有している。
【0013】
LU部4は、試験機能部44を有するセル処理部41と、多重セレクタ42と、セレクタ43と、制御部45とを有している。
多重セレクタ部42は、試験機能部44から送られ、系選択ビットを付加された試験セルと、現用系LI部3rおよび予備系LI部3wから流れてくる系選択ビットを付加された通話路信号セルを通過させ、系選択ビットを付加されていないセルを廃棄する機能を有している。
セレクタ部43は、単純なセレクタ部として構成される。
制御部45は、LU部4の各処理ブロックを制御をするとともに、通話路とは別の個別制御線ならびにLI部3の制御部IF38を介してLI部3の各処理ブロックを制御する。
【0014】
ATMスイッチ部5は、セレクタ51と、自己ルーティングスイッチ(SRSW)52と、制御部53を有している。
セレクタ部51は、単純なセレクタ部として構成される。
制御部53は、ATMスイッチ部5の各制御部を処理する。
【0015】
セルは、回線9から回線インタフェース部2のLI部3に入力される。LI部3のTAG部35の出力は、現用系LU部4rのセレクタ42rと予備系LU部4wのセレクタ42wに入力される。
LU部4のセレクタ42の出力は、現用系のATMスイッチ部5rのセレクタ51rと、予備系のATMスイッチ部5wのセレクタ51wに入力される。
現用系ATMスイッチ部5rの折り返し出力は、現用系LU部4rのセレクタ43rと、予備系LU部4のセレクタ43wに入力され、現用系LU部4rのセル処理部41rの出力は、現用系LI部3rのセレクタ37rと予備系LI部3wのセレクタ37wに入力される。
【0016】
図1において、本実施例におけるATM交換機1の受信ハイウェイ(入り側方向)の通話路信号の流れについて説明する。
図中、矢印は、通話路信号セルの向きを表し、矢印付きの太い実線は現用系rの通話路を流れる通話路信号セルを表し、矢印付きの破線は予備系wの通話路を流れる通話路信号セルを表す。
【0017】
現用系LI部3rでは、現用系回線9rからの通話路信号セルに対して、AG部34rにおいて系選択ビットを付加する。系選択ビットを付加された通話路信号セルは、現用系LU部4rおよび予備系LU部4wへ送出される。該通話路信号セルは、現用系LU部4rの多重セレクタ42rを通過してセル処理部41rで、および、予備系LU部4wの多重セレクタ42wを通過してセル処理部41wでそれぞれ処理される。
【0018】
現用系LU部4rから送出された通話路信号セルは、現用系ATMスイッチ部5rおよび予備系ATMスイッチ部5wへ送出される。
該通話路信号セルは、現用系ATMスイッチ部5rのセレクタ51rを通過してSRSW52rにおいてルーティングされるとともに、予備系ATMスイッチ部5wのセレクタ51wを通過してSRSW52wにおいてルーティングされる。
また、予備系LU部4wから送出された通話路信号セルは、現用系ATMスイッチ部5rのセレクタ51r、および、予備系ATMスイッチ部5wのセレクタ51wにてそれぞれ廃棄される。
【0019】
予備系LI部3wでは、予備系回線9wからの通話路信号セルに対して、AG部34wにおいて系選択ビットを付加しない。系選択ビットが付加されない通話路信号セルは現用系LU部4rおよび予備系LU部4wへ送出される。
該通話路信号セルは、系選択ビットが付加されていないので、現用系LU部4rの多重セレクタ42r、および、予備系LU部4wの多重セレクタ42wにおいてそれぞれ廃棄される。
【0020】
次に、本実施例におけるATM交換機の送信ハイウェイ(送信出側方向)の通話路信号の流れについて説明する。
現用系ATMスイッチ部5rのSRSW52rで折り返った通話路信号セルは、現用系LU部4rおよび予備系LU部4wへ送出される。
現用系ATMスイッチ部5rから折り返して送出された通話路信号セルは、現用系LU部4rのセレクタ43rを通過してセル処理部44rにおいて処理され、現用系LI部3rおよび予備系LI部3wへ送出される。同様に、予備系LU部4wに入力された現用系ATMスイッチ部5rから折り返して送出された通話路信号セルは、予備系セレクタ43wを通過してセル処理部44wにて処理され、現用系LI部3rおよび予備系LI部3wへ送出される。
現用系LU部4rの制御部45rは、現用系LI部3rの制御部IF38rを介してセレクタ37rに対し、現用系LU部4rからの通話路信号セルを選択するように設定する。同様に、予備系LU部4wの制御部45wは、予備系LI部3wの制御部IF38wを介してセレクタ37wに対し、現用系LU部4rからの通話路信号セルを選択するように設定する。
【0021】
現用系LU部4rから送信された通話路信号セルは、現用系LI部3rのセレクタ部37rを通過してFIL部36r、SDH処理部33rおよび物理終端部31rを経て、現用系回線9rへ送出される。同様に、現用系LU部4rから送信された通話路信号セルは、予備系LI部3wのセレクタ37wを通過してFIL部36w、SDH処理部33wおよび物理終端部31wを経て、予備系回線9wへ送出される。
予備系LU部4wから送出された通話路信号セルは、現用系LI部3rのセレクタ37rおよび予備系LI部3wのセレクタ37wにおいて廃棄される。
【0022】
試験機能部44の構成をその内部ブロック構成を示す図2を用いて説明する。
試験機能部44は、主信号受信ハイウエイ441と、入り側方向の受信部442と、送信部443と、主信号送信ハイウエイ444と、送信出側の受信部445と、送信部446と、回線側から入力されたセルを回線側に折り返す折返バッファ447と、ATMスイッチ側から入力されたセルをATMスイッチ側に折り返す折返バッファ448と、制御インタフェース449とから構成される。
【0023】
受信部442は、試験セル抽出部442−1と、試験セル検査部442−2を有して構成される。同様に、受信部445は、試験セル抽出部445−1と、試験セル検査部442−5を有して構成される。
送信部443は、試験セル生成部443−1と、試験セル挿入部443−2とを有して構成される。同様に、送信部446は、試験セル生成部446−1と、試験セル挿入部446−2とを有して構成される。
【0024】
試験セルのセルフォーマットを、その一例を示す図3を用いて説明する。
試験セルは、54オクテットで構成され、先頭から6オクテットまでをセルヘッダとして使用し、7オクテットから54オクテットまでをペイロードとして用いる。
セルヘッダは、1ビットの系選択ビットAと、5ビットのSRSWルーティング情報RBと、1ビットの試験セル識別子Tと、12ビットのバーチャルパス識別子VPIと、16ビットのバーチャルチャネル識別子VCIと、3ビットのペイロードタイプ識別子PTIと、1ビットのセル損失優先表示ビットCLPとから構成される。
試験セルのVCIには、交換機内で使用しないとされている値が付与される。
【0025】
次に、本実施例において予備系LI部3wを新たに組み込む場合の試験手順および試験セルの流れについて、現用系LU部4rの試験機能部44rを用いて予備系LI部3wの試験を実施する手順および試験セルの流れを示す図4を用いて説明する。
【0026】
現用系LU部4rは、現用系LI部3rのセレクタ37rに対して、現用系LU部4rからの通話路信号セルを選択するように設定し、現用系FIL部36rに対し特定のVCIを持つセルを廃棄するように設定する。
予備系LU部4wは、予備系LI部3w(新たに組み込むLI部)のセレクタ37wに対して、現用系LU部4rからの通話路信号セルを選択するように設定し、予備系LI部3wのFIL部36wに対し特定のVCIを持つセルを通過するように設定し、折返部32wに対して通話路を流れる全てのセルを折り返すように設定し、TAG部35wにて試験セルに系選択ビットおよび試験セル識別ビットを付加するように設定する。
次に、現用系LU部4rの試験機能部44rに対して装置(ATM交換機)内でのみ使用する特定のVCIを持つ試験セル(試験セル識別ビットを付加されたセル)の生成および挿入を設定し、試験セル識別ビットを付加されたセルを抽出および検査を行うよう設定する。このVCIはATM交換機内では使用しないとされている値が付与される。
【0027】
現用系LU部4rの試験機能部44rは、交換機内では使用しないとされているVCIを付与した試験セルを作成し出力する。
現用系LU部4rの試験機能部44rから送出された試験セルは、現用系LI部3rのセレクタ37rと、予備系LI部3wのセレクタ37wへ出力される。
現用系LI部3rのセレクタ37rは、試験セルをFIL部36rへ通過させる。現用系FIL部36rは、VCIを参照して交換機内では使用しないとされた試験セル識別ビットを付加されたセルをフィルタリングして廃棄する。
【0028】
該試験セルは、予備系LI部3wのセレクタ37wを通過し、FIL部36wを通過し、SDH処理部33wを経由して折返部32wにおいて折り返され、TAG部35wにおいて試験セル識別ビットおよび系選択ビットを付加され、現用系LU部4rおよび予備系LU部4wへ送出される。
現用系LU部4rに入力された試験セルは、多重セレクタ42を通過し、セル処理部41rの試験機能部44rにおいて抽出され、検査される。
予備系LU部4wに入力された試験セルは、多重セレクタ43wを通過した後、試験機能部44wで抽出し、検査せずに廃棄する。
【0029】
ここで、現用系LU部4rの通話路上を流れる通話路信号セルは、試験セルと同じく予備系LI部3wへ送出され、予備系LI部3wのセレクタ37w、FIL部36wを通過し、折返部32wにて折り返されるが、TAG部35wで系選択ビットが付加されないので、現用系LU部4rの多重セレクタ42r、および、予備系LU部4wの多重セレクタ42wにおいて廃棄される。
【0030】
図5を用いて、予備系LU部4wの試験機能部44wを用いて新たに組み込んだ予備系LI部3wの試験を実施する手順および試験セルの流れを示す。
予備系LI部3wのセレクタ37wに対して予備系LU部4wからの通話路信号セルを選択するように設定し、予備系LI部3wの折返部32wに対して折り返しを設定し、予備系LI部3wのTAG部35wにおいて試験セルに試験セル識別ビットおよび系選択ビット付加するように設定する。
この時、現用系LI部3rのセレクタ37rは現用系LU部4rからの通話路信号セルを選択するように設定している。また、予備系LU部4wの試験機能部44wに対して装置(ATM交換機)内でのみ使用する特定のVCIを持つ試験セルの生成および挿入を設定し、試験セル識別ビットを付加されたセルを抽出し、検査を行うよう設定する。
【0031】
予備系LU部4wの試験機能部44wから送出された該試験セルは、予備系LI部3wのセレクタ37wを通過し、FIL部36wを通過し、折返部32wにおいて折り返され、TAG部35wにおいて試験セル識別ビットおよび系選択ビットを付加され、現用系LU部4rおよび予備系LU部4wへ送出される。
予備系LU部4wに入力された試験セルは、多重セレクタ42wを通過し、試験機能部44wにおいて回収され、検査が行なわれる。
現用系LU部4rに入力された試験セルは、多重セレクタ42rを通過した後、試験機能部44rで抽出し、検査せずに廃棄される。
【0032】
次に、予備系LU部4wを新たに組み込む場合の試験手順および試験セルの流れについて説明する。
予備系LU部4wと予備系LI部3wの間の通話路の試験手順については既に述べた通りに行われる。
現在現用系LI部3rと予備系LU部4wの通話路の交絡部を試験する際は、予備系LI部3wを現用系LI部rに切り替えて現用系LI部3rに折返しを設定して、予備系LU部4wと予備系LI部3wとの間の通話路を試験するのと同様の手順によって行う。
【0033】
図6を用いて、ATMスイッチ部5wと新たに組み込んだ予備系LU部4wの間の通話路を試験手順を説明する。
予備系LU部4wの試験機能部44wに対して装置(ATM交換機)内でのみ使用する特定のVCIを持つ試験セルの生成および挿入を設定し、試験セル識別ビットを付加されたセルを回収し、検査を行うよう設定する。
現用系ATMスイッチ部5rのセレクタ51rは現用系LU部4rを選択するように設定し、予備系ATMスイッチ部5wのセレクタ51wは予備系LU部4wを選択するように設定する。
また、現用系LU部4rのセレクタ43rは現用系ATMスイッチ部5rを選択するように設定し、予備系LU部4wのセレクタ43wは予備系ATMスイッチ部5wを選択するように設定する。
【0034】
該試験セルは、現用系ATMスイッチ部5rおよび予備系ATMスイッチ部5wへ送出される。現用系ATMスイッチ部5rに入力された試験セルは、セレクタ51rにおいて廃棄される。予備系ATMスイッチ部5wに入力された試験セルは、セレクタ51wを通過し、SRWS52wにてルーティングされる。
予備系ATMスイッチ部5wでルーティングされた該試験セルは、現用系LU部4rおよび予備系LU部4wへ送出される。現用系LU部4rに入力された試験セルは、セレクタ43rで廃棄される。予備系LU部4wに入力された試験セルは、セレクタ43wを通過し、試験機能部44wにて抽出され、検査される。
【0035】
予備系LU部4wと現在現用系ATMスイッチ部5rとの間を試験する際は、予備系ATMスイッチ部5wを現用系ATMスイッチ部5rに切り替えることによって、予備系LU部4wと予備系ATMスイッチ部5wとの間を試験するのと同様の手順にて行う。
【0036】
【発明の効果】
以上説明したように、本発明によれば、通話路がATMスイッチ部とATM回線インタフェース部で構成され、そのATM回線インタフェース部が2つ以上の機能ブロックで構成され、それぞれの機能ブロックが現用系と予備系に二重化され、各機能ブロック間に交絡を有するATM交換機において、折返部を有する予備系機能ブロックを新たに組み込んでその正常性を診断する場合、以下の効果を得ることができる。
予備系機能ブロックに具備された試験機能部から送出された試験セルが、現用系機能ブロック部の通話路へ混入しない。
予備系組込機能ブロックで折り返った試験セルが現用系機能ブロックの通話路へ混入しない。
現用系の機能ブロックに具備された試験機能部から送出された試験セルが、現用系他の機能ブロックの通話路へ混入しない。
現用系の機能ブロックに具備された試験機能部から送出された試験セルが、予備系組込機能ブロックで折り返って現用系試験機能部で受信することができる。
【0037】
さらに、本発明によれば、試験機能部を有する予備系機能ブロックを新たに組み込んでその正常性を診断する場合、以下の効果を得ることができる。
予備系組込機能ブロックと現用系機能部ブロックとの交絡部を診断することができる。
予備系組込機能ブロックから送出された試験セルが、予備系ATMスイッチ部で折り返って現用系の機能ブロックの通話路へ混入しない。
予備系組込機能ブロックから送出された試験セルを、現用系ATMスイッチ部で受信することができる。
予備系組込機能ブロックから送出された試験セルが、現用系ATMスイッチ部で折り返って現用系の機能ブロックの通話路へ混入しない。
【0038】
以上説明したように、本発明によれば、現用系の通話路信号セルを欠落させずに、かつ、現用系の通信回線へ試験セルが侵入することなく、新たに組み込む機能ブロックの診断および他機能ブロックとの間の交絡部の診断も効率よく実施できるATM回線インタフェースを提供することができる。
【図面の簡単な説明】
【図1】本発明にかかるATM回線インタフェースにおける通話路構成例を示したブロック図。
【図2】本発明にかかるATM回線インタフェースの試験機能部の構成を示すブロック図。
【図3】本発明にかかるATM回線インタフェースで用いる試験セルのセルフォーマットの一例を示す図。
【図4】本発明にかかるATM回線インタフェースにおける現用系LU部と予備系LI部間の通話路上の試験セルのルートを示したブロック図。
【図5】本発明にかかるATM回線インタフェースにおける予備系LU部と予備系LI部間の通話路上の試験セルのルートを示した図。
【図6】本発明にかかるATM回線インタフェースにおける予備系LU部とATMスイッチ部間の通話路上の試験セルのルートを示した図。
【図7】ATM通信網の概念を示した図。
【図8】従来のATM交換機の構成例を示した図。
【図9】先行するATM交換機における通話路診断方法を示したブロック図。
【図10】先行するATM交換機における通話路構成例を示したブロック図。
【符号の説明】
1 ATM交換機
2 ATM回線インタフェース部
3 LI部
4 LU部
5 ATMスイッチ部
6 制御部
9 伝送路
31 物理終端部
32 折返部
33 SDH処理部
34 通話路信号セルに対して系選択ビットを付加するAG部
35 試験セルに対して試験識別ビットおよび系選択ビットを付加するTAG部
36 試験セルを廃棄するフィルタ(FIL)部
37 単純セレクタ(SEL)
38 制御部IF
41 セル処理部
42 系選択ビットを付加されたセルのみを通過させる多重セレクタ(SEL)部
43 単純セレクタ(SEL)
44 試験機能部
51 単純セレクタ(SEL)
52 自己ルーティングスイッチ(SRSW)
Claims (6)
- 通話路がATMスイッチ部とATM回線インタフェース部で構成され、そのATM回線インタフェース部が2つ以上の機能ブロックで構成され、それぞれの機能ブロックが現用系と予備系に二重化され、各機能ブロック間に交絡を有するATM交換機のATM回線インタフェースにおいて、
ATM回線インタフェース部を構成する機能ブロックのうちいずれかの機能ブロックに、受信ハイウェイおよび送信ハイウェイに沿ってそれぞれ設けた試験セル抽出部および試験セル挿入部および該試験セル抽出部に接続された試験セル検査部ならびに該試験セル挿入部に接続された試験セル生成部とからなる試験機能部と、現用系の通話路信号セルと試験セルの両方を選択する多重セレクタ部を設け、
ATM回線インタフェース部を構成する他の機能ブロックの現用系の機能ブロックに前記試験機能部の送信ハイウェイから送られてきた試験セルを廃棄する試験セル廃棄部を設け、
ATM回線インタフェース部を構成する他の機能ブロックの予備系の機能ブロックに前記試験機能部の送信ハイウェイから送られてきた試験セルを折り返す試験セル折返部を設け、
試験機能部を有する機能ブロックの試験セル生成部で生成した試験セルを試験セル挿入部で通話路信号に挿入して送出し、他の機能ブロックの試験セル折返部で折り返して来た該試験セルを該試験機能部における試験セル抽出部で抽出し、試験セル検査部で該試験セルを検査することを特徴とするATM回線インタフェース。 - 試験セル生成部で生成する試験セルに、ATM交換機内でのみ使用する特定のVCIを付与することを特徴とする請求項1に記載のATM回線インタフェース。
- 試験セル生成部で生成する試験セルに、ATM交換機内でのみ使用する特定のVPIを付与することを特徴とする請求項1に記載のATM回線インタフェース。
- 試験セル生成部で生成する試験セルに、試験セルであることを識別する試験セル識別ビットを付加したことを特徴とする請求項1ないし請求項3のいずれかに記載のATM回線インタフェース。
- 試験セル生成部で生成する試験セルに、ATM交換機内のセルの自己ルーティング(SRSW)には使用しないルーティング情報を付与することを特徴とする請求項1ないし請求項4のいずれかに記載のATM回線インタフェース。
- 現用系のATM回線インタフェース部を構成する機能ブロックのうちいずれかの機能ブロックに、該機能ブロックの通話路を流れるセルに対して現用系の通話路を流れるセルであることを示す系選択ビットを付加する機能を備え、予備系のATM回線インタフェース部を構成する機能ブロックのうちいずれかの機能ブロックに試験セルに対して該系選択ビットを付加する機能を備え、多重セレクタ部が、該系選択ビットを付加されたセルを選択する機能を有することを特徴とする請求項1ないし請求項5のいずれかに記載のATM回線インタフェース。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03579097A JP3545899B2 (ja) | 1997-02-20 | 1997-02-20 | Atm回線インタフェース |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03579097A JP3545899B2 (ja) | 1997-02-20 | 1997-02-20 | Atm回線インタフェース |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10233781A JPH10233781A (ja) | 1998-09-02 |
JP3545899B2 true JP3545899B2 (ja) | 2004-07-21 |
Family
ID=12451720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03579097A Expired - Fee Related JP3545899B2 (ja) | 1997-02-20 | 1997-02-20 | Atm回線インタフェース |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3545899B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100297590B1 (ko) * | 1998-09-18 | 2001-08-07 | 서평원 | 교환기에서 스위치 네트워크의 경로 시험 방법 |
JP4588259B2 (ja) | 2000-09-11 | 2010-11-24 | 富士通株式会社 | 通信システム |
JP5450545B2 (ja) * | 2011-09-15 | 2014-03-26 | 株式会社東芝 | サーバ装置 |
-
1997
- 1997-02-20 JP JP03579097A patent/JP3545899B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10233781A (ja) | 1998-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6046999A (en) | Router apparatus using ATM switch | |
EP0875123B1 (en) | Atm network with ring architecture | |
US5233607A (en) | Communication system for forming virtual, annular networks in a time-division multiplex packet switching network | |
JP2663687B2 (ja) | デュアルリング網におけるatm通信方式 | |
JP2817768B2 (ja) | リング型atmネットワークシステム | |
JP3249648B2 (ja) | Atm交換機及びその試験方法 | |
JPH08288981A (ja) | 異モード間における二重化伝送装置の回線切替えシステム | |
US20120224473A1 (en) | Header conversion technique | |
US6473397B1 (en) | Add/drop multiplexer and method, and Bi-directional line switcher ring featuring such multiplexers | |
SE515274C2 (sv) | Paketväljare för telekommunikationsanläggning | |
KR100767858B1 (ko) | 다단 atm 노드의 분할 성능 감시 방법 및 장치 | |
AU728723B2 (en) | Switching transmission units to an equivalent circuit for the purposes of bidirectional asynchronous cell transfer | |
JPH10336195A (ja) | 選択的vp端切替方式 | |
JP3545899B2 (ja) | Atm回線インタフェース | |
WO1999043184A1 (en) | Protection switching of virtual connections | |
US6940810B1 (en) | Protection switching of virtual connections at the data link layer | |
JPH10145374A (ja) | パケットコネクションの系切替方法及び非同期転送モード通信装置 | |
JPH1132052A (ja) | Atm伝送回線切替方式 | |
JP3070039B2 (ja) | Atm交換機およびatm網の試験システム | |
JPH10303929A (ja) | Atmセルの双方向伝送のためにリングアーキテクチャにおける伝送装置を予備接続するための回路装置 | |
JPH06268668A (ja) | 通話路導通試験装置 | |
JP3151768B2 (ja) | 同期・非同期転送モード対応型セルフヒーリング・リング方式 | |
JP3026420B2 (ja) | Atmスイッチ | |
KR100195057B1 (ko) | 에이티엠 네트워크 시스템의 유지보수 셀 처리장치 | |
JP3586652B2 (ja) | Atm交換装置及びそれに用いるatm交換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |