JP3545899B2 - Ａｔｍ回線インタフェース - Google Patents
Ａｔｍ回線インタフェース Download PDFInfo
- Publication number
- JP3545899B2 JP3545899B2 JP03579097A JP3579097A JP3545899B2 JP 3545899 B2 JP3545899 B2 JP 3545899B2 JP 03579097 A JP03579097 A JP 03579097A JP 3579097 A JP3579097 A JP 3579097A JP 3545899 B2 JP3545899 B2 JP 3545899B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- test cell
- test
- cell
- atm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、通話路がＡＴＭスイッチ部とＡＴＭ回線インタフェース部で構成されるＡＴＭ交換機に関し、特にＡＴＭ回線インタフェース部を２つ以上の機能ブロックに分割して構成し、ＡＴＭスイッチ部とＡＴＭ回線インタフェース部の機能ブロックのそれぞれが現用系と予備系に二重化され、各機能ブロック間に交絡を有するＡＴＭ交換機に関する。
【０００２】
【従来の技術】
図７および図８を用いてＡＴＭ通信網の概念図を示す。図７はＡＴＭ通信網の概念を説明する図であり、図８はＡＴＭ交換機の概念構成を説明するブロック図である。
図７において、ＡＴＭ通信網は、複数のＡＴＭ通信装置（ＡＴＭ交換機）１ａ〜１ｇを伝送路９を介して接続して構成される。
各ＡＴＭ交換機１は、現用系ｒと予備系ｗの２系統で構成されるとともに、それぞれのＡＴＭ交換機間は現用系伝送路９ｒと予備系伝送路９ｗで接続されている。以下、本明細書においては、符号ｒまたはｗを付与しない場合は現用系と予備系に共通の事項を表わし、符号ｒは現用系を符号ｗは予備系を表わすこととする。
図８において、ＡＴＭ交換機１は、回線（伝送路）９に接続された複数のＡＴＭ回線インタフェース部２とこれらのＡＴＭ回線インタフェース部を収容するＡＴＭスイッチ部５とを現用系ｒと予備系ｗの２系統、および、回線インタフェース部およびＡＴＭスイッチ部の動作を制御する制御部６を有している。
【０００３】
図８に示すように、ＡＴＭ回線インタフェース部２は、例えば、ラインインタフェース（ＬＩ）部３とラインユニット（ＬＵ）部５との複数の機能部に分割されて構成され、それぞれの機能部は独立したパッケージであり、いずれかの機能部に障害などが発生したときには、その機能部のパッケージのみを交換するように構成されている。
例えば、現用系のＡＴＭ回線インタフェース部２ｒのＬＵ部４ｒに障害が発生したときには、現用回線９ｒに接続されたＬＩ部４ｒ−予備系のＬＵ部４ｗ−現用系のＡＴＭスイッチ部５ｒのルートを設定することによって、現用系の回線９ｒを接続したまま現用系のＬＵ部４ｗを交換することができる。このことは、回線を現用系９ｒから予備系９ｗに変更する必要がないので、相手側のＡＴＭ交換機になんら処理の負担を掛けずに故障に対応することが可能となる。
さらに、このようなＡＴＭ通信網では、通信網の規模に応じてＡＴＭ交換機１のＡＴＭ回線インタフェース部２を増設したり減設したりして通信網の規模に対応している。
このようにＡＴＭ回線インタフェース部を増減するようにしたＡＴＭ交換機は、ＡＴＭ回線インタフェース部（ＡＴＭ回線対応部）の増設または減設を容易に施工できるように構成するとともに、回路の診断性に優れたＡＴＭ回線インタフェース部を簡単な構成で実現する必要がある。
【０００４】
ＡＴＭ交換機の診断方法としては、以下のような方法が既に提案されている。
図９に示すように、複数の回線対応部ＬＵを有するＡＴＭ交換機の各回線対応部ＬＵにそれぞれ試験機能部ＴＣＣを設け、不必要な試験ルートを排除した効率のよい診断方法であり、▲１▼回線対応部ＬＵ１から回線インターフェース部ＬＩで折り返して回線対応部までのルートの診断、▲２▼回線対応部ＬＵ１からＡＴＭスイッチ部ＳＷを介して他の回線対応部ＬＵ２までのルートの診断、▲３▼他の回線対応部ＬＵ２からＡＴＭスイッチ部ＳＷを介して回線対応部ＬＵ１までのルートの診断、▲４▼回線対応部ＬＵ１からＡＴＭスイッチ部ＳＷで折り返して回線対応部ＬＵ１までのルートの診断が可能にされている。
【０００５】
上記診断方法では、回線対応部ＬＵに具備された試験機能部ＴＣＣは、受信ハイウェイおよび送信ハイウェイに沿ってそれぞれ試験セル抽出部および試験セル挿入部を備えて構成される。この試験セル挿入部においては空きセルに試験セルを挿入することによって、また、試験セル抽出部においてはフィルタにてハイウェイ上の試験セルのみを抽出することによって、ハイウェイ上を流れる通話路信号セルを欠落させずに、試験セルを用いて通話路の正常性を試験できることを示している。
【０００６】
しかし、図８におけるＡＴＭ回線インタフェース部２のＬＩ部３とＬＵ部４のようにＡＴＭ回線インタフェースを構成する機能ブロックを２以上に分割して構成し、それぞれの機能ブロックが現用系ｒ、予備系ｗに二重化され、各機能ブロック間に交絡を有するＡＴＭ交換機においては、ある機能ブロックを増設あるいは交換する際に、該機能ブロックのみならず現用系の機能ブロックとの交絡部分についてもその正常性を診断することによって、二重化された通話路に対しても正常性を保証する必要がある。
【０００７】
図１０を用いてＡＴＭ交換機における通話路の構成例を説明する。図１０において、ＡＴＭ交換機１は、それぞれ、ＡＴＭ回線インタフェース部２とＡＴＭスイッチ部５とからなる現用系通話路と予備系通話路の２系統の通話路から構成される。
ＡＴＭ回線インタフェース部２は、ＬＩ部３とＬＵ部４の２つの機能ブロックで構成される。ＬＩ部３は、回線９を終端する物理終端部３１と、折返部３２と、ＳＤＨ部３３と、選択器（セレクタ：ＳＥＬ）３７と、これらを制御する制御部とを有している。ＬＵ部４は、セル処理部４１と、試験機能部４４と、制御部４５とセレクタ４３，４１０とを有している。
ＡＴＭスイッチ部５は、セレクタ５１と、スイッチ部（自己ルーティングスイッチ：ＳＲＳＷ）５２と、制御部５３とを有している。
ＡＴＭ回線インタフェース部２およびＡＴＭスイッチ部５は、それぞれ、現用系ｒと予備系ｗの２系統からなり、例えば、ＬＩ部３とＬＵ部４とは、現用系ｒと予備系ｗがそれぞれ交絡しており、同様に、ＬＵ部４とＡＴＭスイッチ５とは、現用系ｒと予備系ｗがそれぞれ交絡して設けられている。
上記構成を持つＡＴＭ交換機１において、ＬＵ部４に具備された試験機能部４４を用いて二重化された通話路の正常性を試験する場合の課題を述べる。
【０００８】
【発明が解決しようとする課題】
まず、予備系ＬＩ部３ｗを新たに組み込んでその正常性を診断する場合の課題を以下に示す。
▲１▼ 予備系ＬＵ部４ｗに具備された試験機能部４４ｗから送出された試験セルが、現用系ＬＩ部３ｒの通話路へ混入しないこと。
▲２▼ 予備系ＬＵ部４ｗに具備された試験機能部４４ｗから送出された試験セルが、予備系ＬＩ部３ｗで折り返って現用系ＬＵ部４ｒの通話路へ混入しないこと。
▲３▼ 現用系のＬＵ部４ｒに具備された試験機能部４４ｒから送出された試験セルが、現用系ＬＩ部３ｒの通話路へ混入しないこと。
▲４▼ 現用系のＬＵ部４ｒに具備された試験機能部４４ｒから送出された試験セルが、予備系ＬＩ部３４ｗで折り返って現用系ＬＵ部４ｒで受信できること。
【０００９】
次に、予備系ＬＵ部４ｗを新たに組み込んで診断する場合の課題を述べる。
▲５▼ 予備系ＬＵ部４ｗと現用系ＬＩ部３ｒとの交絡部を診断できること。
▲６▼ 予備系ＬＵ部４ｗから送出された試験セルが、予備系ＡＴＭスイッチ部５ｗで折り返って現用系のＬＵ部４ｒの通話路へ混入しないこと。
▲７▼ 予備系ＬＵ部４ｗから送出された試験セルが、現用系ＡＴＭスイッチ部５ｒで受信できること。
▲８▼ 予備系ＬＵ部４ｗから送出された試験セルが、現用系ＡＴＭスイッチ部５ｒで折り返って現用系のＬＵ部４ｒの通話路へ混入しないこと。
【００１０】
以上のように、本発明は、複数の機能ブロックからなるＡＴＭ回線インタフェース部とＡＴＭスイッチ部とからなる現用系と予備系の２系統の通話路を有するとともに、現用系と予備系とが交絡して設けられたＡＴＭ交換機において、試験機能部からのセルが現用系の通話路に混入して通話の障害とならないようにすることを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明にかかるＡＴＭ交換機は、以下の機能を具備する。
予備系ＬＩ部３ｗで折り返った試験セルを受信できるように、ＬＵ部４のセレクタ４１０は、現用系の機能ブロック４ｒから送出される通話路信号セルと予備系の機能ブロック４ｗから送出される試験セルの両方を選択する多重セレクタとしての機能を有する。
また、ＬＵ部４に具備された試験機能部４４では、他系ＬＵ部４の試験機能部４４から送出した試験セルを抽出し、検査せずに廃棄する機能を有する。
次に、試験セルが現用系ＬＩ部３ｒの通話路へ混入しないために、現用系ＬＩ部３ｒにて該試験セルを廃棄する機能を具備する。
【００１２】
【発明の実施の形態】
以下、本発明に可かつＡＴＭ交換機の構成の一実施例について、図１〜図４を用いて説明する。
図１は、本発明にかかるＡＴＭ交換機の通話路の構成例を示す図である。
ＡＴＭ交換機の通話路は、ＬＵ部４とＬＩ部３からなるＡＴＭ回線インタフェース部２と、ＡＴＭスイッチ部５から構成され、それぞれ現用系ｒと予備系ｗの２系統を有している。
ＬＩ部３は、物理終端部３１と、折返部３２と、ＳＤＨ処理部３３と、系選択ビット付加部（ＡＧ部）３４と、試験セル識別ビット・系選択ビット付加部（ＴＡＧ部）３５と、制御部ＩＦ３８と、セレクタ３７と、フィルタ（ＦＩＬ）部３６とを有している。
セレクタ部３７は、単純なセレクタ部として構成される。
ＡＧ部３４は、自ＬＩ部３が現用系ｒの場合に通話路信号セルへ系選択ビットを付加する機能を有している。
ＴＡＧ部３５は、試験セルへ試験セル識別ビットおよび系選択ビットを付加する機能を有している。
ＦＩＬ部３６は、特定のバーチャルチャネル識別子（ＶＣＩ）を持つセルをフィルタリングして廃棄する機能を有している。
【００１３】
ＬＵ部４は、試験機能部４４を有するセル処理部４１と、多重セレクタ４２と、セレクタ４３と、制御部４５とを有している。
多重セレクタ部４２は、試験機能部４４から送られ、系選択ビットを付加された試験セルと、現用系ＬＩ部３ｒおよび予備系ＬＩ部３ｗから流れてくる系選択ビットを付加された通話路信号セルを通過させ、系選択ビットを付加されていないセルを廃棄する機能を有している。
セレクタ部４３は、単純なセレクタ部として構成される。
制御部４５は、ＬＵ部４の各処理ブロックを制御をするとともに、通話路とは別の個別制御線ならびにＬＩ部３の制御部ＩＦ３８を介してＬＩ部３の各処理ブロックを制御する。
【００１４】
ＡＴＭスイッチ部５は、セレクタ５１と、自己ルーティングスイッチ（ＳＲＳＷ）５２と、制御部５３を有している。
セレクタ部５１は、単純なセレクタ部として構成される。
制御部５３は、ＡＴＭスイッチ部５の各制御部を処理する。
【００１５】
セルは、回線９から回線インタフェース部２のＬＩ部３に入力される。ＬＩ部３のＴＡＧ部３５の出力は、現用系ＬＵ部４ｒのセレクタ４２ｒと予備系ＬＵ部４ｗのセレクタ４２ｗに入力される。
ＬＵ部４のセレクタ４２の出力は、現用系のＡＴＭスイッチ部５ｒのセレクタ５１ｒと、予備系のＡＴＭスイッチ部５ｗのセレクタ５１ｗに入力される。
現用系ＡＴＭスイッチ部５ｒの折り返し出力は、現用系ＬＵ部４ｒのセレクタ４３ｒと、予備系ＬＵ部４のセレクタ４３ｗに入力され、現用系ＬＵ部４ｒのセル処理部４１ｒの出力は、現用系ＬＩ部３ｒのセレクタ３７ｒと予備系ＬＩ部３ｗのセレクタ３７ｗに入力される。
【００１６】
図１において、本実施例におけるＡＴＭ交換機１の受信ハイウェイ（入り側方向）の通話路信号の流れについて説明する。
図中、矢印は、通話路信号セルの向きを表し、矢印付きの太い実線は現用系ｒの通話路を流れる通話路信号セルを表し、矢印付きの破線は予備系ｗの通話路を流れる通話路信号セルを表す。
【００１７】
現用系ＬＩ部３ｒでは、現用系回線９ｒからの通話路信号セルに対して、ＡＧ部３４ｒにおいて系選択ビットを付加する。系選択ビットを付加された通話路信号セルは、現用系ＬＵ部４ｒおよび予備系ＬＵ部４ｗへ送出される。該通話路信号セルは、現用系ＬＵ部４ｒの多重セレクタ４２ｒを通過してセル処理部４１ｒで、および、予備系ＬＵ部４ｗの多重セレクタ４２ｗを通過してセル処理部４１ｗでそれぞれ処理される。
【００１８】
現用系ＬＵ部４ｒから送出された通話路信号セルは、現用系ＡＴＭスイッチ部５ｒおよび予備系ＡＴＭスイッチ部５ｗへ送出される。
該通話路信号セルは、現用系ＡＴＭスイッチ部５ｒのセレクタ５１ｒを通過してＳＲＳＷ５２ｒにおいてルーティングされるとともに、予備系ＡＴＭスイッチ部５ｗのセレクタ５１ｗを通過してＳＲＳＷ５２ｗにおいてルーティングされる。
また、予備系ＬＵ部４ｗから送出された通話路信号セルは、現用系ＡＴＭスイッチ部５ｒのセレクタ５１ｒ、および、予備系ＡＴＭスイッチ部５ｗのセレクタ５１ｗにてそれぞれ廃棄される。
【００１９】
予備系ＬＩ部３ｗでは、予備系回線９ｗからの通話路信号セルに対して、ＡＧ部３４ｗにおいて系選択ビットを付加しない。系選択ビットが付加されない通話路信号セルは現用系ＬＵ部４ｒおよび予備系ＬＵ部４ｗへ送出される。
該通話路信号セルは、系選択ビットが付加されていないので、現用系ＬＵ部４ｒの多重セレクタ４２ｒ、および、予備系ＬＵ部４ｗの多重セレクタ４２ｗにおいてそれぞれ廃棄される。
【００２０】
次に、本実施例におけるＡＴＭ交換機の送信ハイウェイ（送信出側方向）の通話路信号の流れについて説明する。
現用系ＡＴＭスイッチ部５ｒのＳＲＳＷ５２ｒで折り返った通話路信号セルは、現用系ＬＵ部４ｒおよび予備系ＬＵ部４ｗへ送出される。
現用系ＡＴＭスイッチ部５ｒから折り返して送出された通話路信号セルは、現用系ＬＵ部４ｒのセレクタ４３ｒを通過してセル処理部４４ｒにおいて処理され、現用系ＬＩ部３ｒおよび予備系ＬＩ部３ｗへ送出される。同様に、予備系ＬＵ部４ｗに入力された現用系ＡＴＭスイッチ部５ｒから折り返して送出された通話路信号セルは、予備系セレクタ４３ｗを通過してセル処理部４４ｗにて処理され、現用系ＬＩ部３ｒおよび予備系ＬＩ部３ｗへ送出される。
現用系ＬＵ部４ｒの制御部４５ｒは、現用系ＬＩ部３ｒの制御部ＩＦ３８ｒを介してセレクタ３７ｒに対し、現用系ＬＵ部４ｒからの通話路信号セルを選択するように設定する。同様に、予備系ＬＵ部４ｗの制御部４５ｗは、予備系ＬＩ部３ｗの制御部ＩＦ３８ｗを介してセレクタ３７ｗに対し、現用系ＬＵ部４ｒからの通話路信号セルを選択するように設定する。
【００２１】
現用系ＬＵ部４ｒから送信された通話路信号セルは、現用系ＬＩ部３ｒのセレクタ部３７ｒを通過してＦＩＬ部３６ｒ、ＳＤＨ処理部３３ｒおよび物理終端部３１ｒを経て、現用系回線９ｒへ送出される。同様に、現用系ＬＵ部４ｒから送信された通話路信号セルは、予備系ＬＩ部３ｗのセレクタ３７ｗを通過してＦＩＬ部３６ｗ、ＳＤＨ処理部３３ｗおよび物理終端部３１ｗを経て、予備系回線９ｗへ送出される。
予備系ＬＵ部４ｗから送出された通話路信号セルは、現用系ＬＩ部３ｒのセレクタ３７ｒおよび予備系ＬＩ部３ｗのセレクタ３７ｗにおいて廃棄される。
【００２２】
試験機能部４４の構成をその内部ブロック構成を示す図２を用いて説明する。
試験機能部４４は、主信号受信ハイウエイ４４１と、入り側方向の受信部４４２と、送信部４４３と、主信号送信ハイウエイ４４４と、送信出側の受信部４４５と、送信部４４６と、回線側から入力されたセルを回線側に折り返す折返バッファ４４７と、ＡＴＭスイッチ側から入力されたセルをＡＴＭスイッチ側に折り返す折返バッファ４４８と、制御インタフェース４４９とから構成される。
【００２３】
受信部４４２は、試験セル抽出部４４２−１と、試験セル検査部４４２−２を有して構成される。同様に、受信部４４５は、試験セル抽出部４４５−１と、試験セル検査部４４２−５を有して構成される。
送信部４４３は、試験セル生成部４４３−１と、試験セル挿入部４４３−２とを有して構成される。同様に、送信部４４６は、試験セル生成部４４６−１と、試験セル挿入部４４６−２とを有して構成される。
【００２４】
試験セルのセルフォーマットを、その一例を示す図３を用いて説明する。
試験セルは、５４オクテットで構成され、先頭から６オクテットまでをセルヘッダとして使用し、７オクテットから５４オクテットまでをペイロードとして用いる。
セルヘッダは、１ビットの系選択ビットＡと、５ビットのＳＲＳＷルーティング情報ＲＢと、１ビットの試験セル識別子Ｔと、１２ビットのバーチャルパス識別子ＶＰＩと、１６ビットのバーチャルチャネル識別子ＶＣＩと、３ビットのペイロードタイプ識別子ＰＴＩと、１ビットのセル損失優先表示ビットＣＬＰとから構成される。
試験セルのＶＣＩには、交換機内で使用しないとされている値が付与される。
【００２５】
次に、本実施例において予備系ＬＩ部３ｗを新たに組み込む場合の試験手順および試験セルの流れについて、現用系ＬＵ部４ｒの試験機能部４４ｒを用いて予備系ＬＩ部３ｗの試験を実施する手順および試験セルの流れを示す図４を用いて説明する。
【００２６】
現用系ＬＵ部４ｒは、現用系ＬＩ部３ｒのセレクタ３７ｒに対して、現用系ＬＵ部４ｒからの通話路信号セルを選択するように設定し、現用系ＦＩＬ部３６ｒに対し特定のＶＣＩを持つセルを廃棄するように設定する。
予備系ＬＵ部４ｗは、予備系ＬＩ部３ｗ（新たに組み込むＬＩ部）のセレクタ３７ｗに対して、現用系ＬＵ部４ｒからの通話路信号セルを選択するように設定し、予備系ＬＩ部３ｗのＦＩＬ部３６ｗに対し特定のＶＣＩを持つセルを通過するように設定し、折返部３２ｗに対して通話路を流れる全てのセルを折り返すように設定し、ＴＡＧ部３５ｗにて試験セルに系選択ビットおよび試験セル識別ビットを付加するように設定する。
次に、現用系ＬＵ部４ｒの試験機能部４４ｒに対して装置（ＡＴＭ交換機）内でのみ使用する特定のＶＣＩを持つ試験セル（試験セル識別ビットを付加されたセル）の生成および挿入を設定し、試験セル識別ビットを付加されたセルを抽出および検査を行うよう設定する。このＶＣＩはＡＴＭ交換機内では使用しないとされている値が付与される。
【００２７】
現用系ＬＵ部４ｒの試験機能部４４ｒは、交換機内では使用しないとされているＶＣＩを付与した試験セルを作成し出力する。
現用系ＬＵ部４ｒの試験機能部４４ｒから送出された試験セルは、現用系ＬＩ部３ｒのセレクタ３７ｒと、予備系ＬＩ部３ｗのセレクタ３７ｗへ出力される。
現用系ＬＩ部３ｒのセレクタ３７ｒは、試験セルをＦＩＬ部３６ｒへ通過させる。現用系ＦＩＬ部３６ｒは、ＶＣＩを参照して交換機内では使用しないとされた試験セル識別ビットを付加されたセルをフィルタリングして廃棄する。
【００２８】
該試験セルは、予備系ＬＩ部３ｗのセレクタ３７ｗを通過し、ＦＩＬ部３６ｗを通過し、ＳＤＨ処理部３３ｗを経由して折返部３２ｗにおいて折り返され、ＴＡＧ部３５ｗにおいて試験セル識別ビットおよび系選択ビットを付加され、現用系ＬＵ部４ｒおよび予備系ＬＵ部４ｗへ送出される。
現用系ＬＵ部４ｒに入力された試験セルは、多重セレクタ４２を通過し、セル処理部４１ｒの試験機能部４４ｒにおいて抽出され、検査される。
予備系ＬＵ部４ｗに入力された試験セルは、多重セレクタ４３ｗを通過した後、試験機能部４４ｗで抽出し、検査せずに廃棄する。
【００２９】
ここで、現用系ＬＵ部４ｒの通話路上を流れる通話路信号セルは、試験セルと同じく予備系ＬＩ部３ｗへ送出され、予備系ＬＩ部３ｗのセレクタ３７ｗ、ＦＩＬ部３６ｗを通過し、折返部３２ｗにて折り返されるが、ＴＡＧ部３５ｗで系選択ビットが付加されないので、現用系ＬＵ部４ｒの多重セレクタ４２ｒ、および、予備系ＬＵ部４ｗの多重セレクタ４２ｗにおいて廃棄される。
【００３０】
図５を用いて、予備系ＬＵ部４ｗの試験機能部４４ｗを用いて新たに組み込んだ予備系ＬＩ部３ｗの試験を実施する手順および試験セルの流れを示す。
予備系ＬＩ部３ｗのセレクタ３７ｗに対して予備系ＬＵ部４ｗからの通話路信号セルを選択するように設定し、予備系ＬＩ部３ｗの折返部３２ｗに対して折り返しを設定し、予備系ＬＩ部３ｗのＴＡＧ部３５ｗにおいて試験セルに試験セル識別ビットおよび系選択ビット付加するように設定する。
この時、現用系ＬＩ部３ｒのセレクタ３７ｒは現用系ＬＵ部４ｒからの通話路信号セルを選択するように設定している。また、予備系ＬＵ部４ｗの試験機能部４４ｗに対して装置（ＡＴＭ交換機）内でのみ使用する特定のＶＣＩを持つ試験セルの生成および挿入を設定し、試験セル識別ビットを付加されたセルを抽出し、検査を行うよう設定する。
【００３１】
予備系ＬＵ部４ｗの試験機能部４４ｗから送出された該試験セルは、予備系ＬＩ部３ｗのセレクタ３７ｗを通過し、ＦＩＬ部３６ｗを通過し、折返部３２ｗにおいて折り返され、ＴＡＧ部３５ｗにおいて試験セル識別ビットおよび系選択ビットを付加され、現用系ＬＵ部４ｒおよび予備系ＬＵ部４ｗへ送出される。
予備系ＬＵ部４ｗに入力された試験セルは、多重セレクタ４２ｗを通過し、試験機能部４４ｗにおいて回収され、検査が行なわれる。
現用系ＬＵ部４ｒに入力された試験セルは、多重セレクタ４２ｒを通過した後、試験機能部４４ｒで抽出し、検査せずに廃棄される。
【００３２】
次に、予備系ＬＵ部４ｗを新たに組み込む場合の試験手順および試験セルの流れについて説明する。
予備系ＬＵ部４ｗと予備系ＬＩ部３ｗの間の通話路の試験手順については既に述べた通りに行われる。
現在現用系ＬＩ部３ｒと予備系ＬＵ部４ｗの通話路の交絡部を試験する際は、予備系ＬＩ部３ｗを現用系ＬＩ部ｒに切り替えて現用系ＬＩ部３ｒに折返しを設定して、予備系ＬＵ部４ｗと予備系ＬＩ部３ｗとの間の通話路を試験するのと同様の手順によって行う。
【００３３】
図６を用いて、ＡＴＭスイッチ部５ｗと新たに組み込んだ予備系ＬＵ部４ｗの間の通話路を試験手順を説明する。
予備系ＬＵ部４ｗの試験機能部４４ｗに対して装置（ＡＴＭ交換機）内でのみ使用する特定のＶＣＩを持つ試験セルの生成および挿入を設定し、試験セル識別ビットを付加されたセルを回収し、検査を行うよう設定する。
現用系ＡＴＭスイッチ部５ｒのセレクタ５１ｒは現用系ＬＵ部４ｒを選択するように設定し、予備系ＡＴＭスイッチ部５ｗのセレクタ５１ｗは予備系ＬＵ部４ｗを選択するように設定する。
また、現用系ＬＵ部４ｒのセレクタ４３ｒは現用系ＡＴＭスイッチ部５ｒを選択するように設定し、予備系ＬＵ部４ｗのセレクタ４３ｗは予備系ＡＴＭスイッチ部５ｗを選択するように設定する。
【００３４】
該試験セルは、現用系ＡＴＭスイッチ部５ｒおよび予備系ＡＴＭスイッチ部５ｗへ送出される。現用系ＡＴＭスイッチ部５ｒに入力された試験セルは、セレクタ５１ｒにおいて廃棄される。予備系ＡＴＭスイッチ部５ｗに入力された試験セルは、セレクタ５１ｗを通過し、ＳＲＷＳ５２ｗにてルーティングされる。
予備系ＡＴＭスイッチ部５ｗでルーティングされた該試験セルは、現用系ＬＵ部４ｒおよび予備系ＬＵ部４ｗへ送出される。現用系ＬＵ部４ｒに入力された試験セルは、セレクタ４３ｒで廃棄される。予備系ＬＵ部４ｗに入力された試験セルは、セレクタ４３ｗを通過し、試験機能部４４ｗにて抽出され、検査される。
【００３５】
予備系ＬＵ部４ｗと現在現用系ＡＴＭスイッチ部５ｒとの間を試験する際は、予備系ＡＴＭスイッチ部５ｗを現用系ＡＴＭスイッチ部５ｒに切り替えることによって、予備系ＬＵ部４ｗと予備系ＡＴＭスイッチ部５ｗとの間を試験するのと同様の手順にて行う。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、通話路がＡＴＭスイッチ部とＡＴＭ回線インタフェース部で構成され、そのＡＴＭ回線インタフェース部が２つ以上の機能ブロックで構成され、それぞれの機能ブロックが現用系と予備系に二重化され、各機能ブロック間に交絡を有するＡＴＭ交換機において、折返部を有する予備系機能ブロックを新たに組み込んでその正常性を診断する場合、以下の効果を得ることができる。
予備系機能ブロックに具備された試験機能部から送出された試験セルが、現用系機能ブロック部の通話路へ混入しない。
予備系組込機能ブロックで折り返った試験セルが現用系機能ブロックの通話路へ混入しない。
現用系の機能ブロックに具備された試験機能部から送出された試験セルが、現用系他の機能ブロックの通話路へ混入しない。
現用系の機能ブロックに具備された試験機能部から送出された試験セルが、予備系組込機能ブロックで折り返って現用系試験機能部で受信することができる。
【００３７】
さらに、本発明によれば、試験機能部を有する予備系機能ブロックを新たに組み込んでその正常性を診断する場合、以下の効果を得ることができる。
予備系組込機能ブロックと現用系機能部ブロックとの交絡部を診断することができる。
予備系組込機能ブロックから送出された試験セルが、予備系ＡＴＭスイッチ部で折り返って現用系の機能ブロックの通話路へ混入しない。
予備系組込機能ブロックから送出された試験セルを、現用系ＡＴＭスイッチ部で受信することができる。
予備系組込機能ブロックから送出された試験セルが、現用系ＡＴＭスイッチ部で折り返って現用系の機能ブロックの通話路へ混入しない。
【００３８】
以上説明したように、本発明によれば、現用系の通話路信号セルを欠落させずに、かつ、現用系の通信回線へ試験セルが侵入することなく、新たに組み込む機能ブロックの診断および他機能ブロックとの間の交絡部の診断も効率よく実施できるＡＴＭ回線インタフェースを提供することができる。
【図面の簡単な説明】
【図１】本発明にかかるＡＴＭ回線インタフェースにおける通話路構成例を示したブロック図。
【図２】本発明にかかるＡＴＭ回線インタフェースの試験機能部の構成を示すブロック図。
【図３】本発明にかかるＡＴＭ回線インタフェースで用いる試験セルのセルフォーマットの一例を示す図。
【図４】本発明にかかるＡＴＭ回線インタフェースにおける現用系ＬＵ部と予備系ＬＩ部間の通話路上の試験セルのルートを示したブロック図。
【図５】本発明にかかるＡＴＭ回線インタフェースにおける予備系ＬＵ部と予備系ＬＩ部間の通話路上の試験セルのルートを示した図。
【図６】本発明にかかるＡＴＭ回線インタフェースにおける予備系ＬＵ部とＡＴＭスイッチ部間の通話路上の試験セルのルートを示した図。
【図７】ＡＴＭ通信網の概念を示した図。
【図８】従来のＡＴＭ交換機の構成例を示した図。
【図９】先行するＡＴＭ交換機における通話路診断方法を示したブロック図。
【図１０】先行するＡＴＭ交換機における通話路構成例を示したブロック図。
【符号の説明】
１ ＡＴＭ交換機
２ ＡＴＭ回線インタフェース部
３ ＬＩ部
４ ＬＵ部
５ ＡＴＭスイッチ部
６ 制御部
９ 伝送路
３１ 物理終端部
３２ 折返部
３３ ＳＤＨ処理部
３４ 通話路信号セルに対して系選択ビットを付加するＡＧ部
３５ 試験セルに対して試験識別ビットおよび系選択ビットを付加するＴＡＧ部
３６ 試験セルを廃棄するフィルタ（ＦＩＬ）部
３７ 単純セレクタ（ＳＥＬ）
３８ 制御部ＩＦ
４１ セル処理部
４２ 系選択ビットを付加されたセルのみを通過させる多重セレクタ（ＳＥＬ）部
４３ 単純セレクタ（ＳＥＬ）
４４ 試験機能部
５１ 単純セレクタ（ＳＥＬ）
５２ 自己ルーティングスイッチ（ＳＲＳＷ）
【発明の属する技術分野】
本発明は、通話路がＡＴＭスイッチ部とＡＴＭ回線インタフェース部で構成されるＡＴＭ交換機に関し、特にＡＴＭ回線インタフェース部を２つ以上の機能ブロックに分割して構成し、ＡＴＭスイッチ部とＡＴＭ回線インタフェース部の機能ブロックのそれぞれが現用系と予備系に二重化され、各機能ブロック間に交絡を有するＡＴＭ交換機に関する。
【０００２】
【従来の技術】
図７および図８を用いてＡＴＭ通信網の概念図を示す。図７はＡＴＭ通信網の概念を説明する図であり、図８はＡＴＭ交換機の概念構成を説明するブロック図である。
図７において、ＡＴＭ通信網は、複数のＡＴＭ通信装置（ＡＴＭ交換機）１ａ〜１ｇを伝送路９を介して接続して構成される。
各ＡＴＭ交換機１は、現用系ｒと予備系ｗの２系統で構成されるとともに、それぞれのＡＴＭ交換機間は現用系伝送路９ｒと予備系伝送路９ｗで接続されている。以下、本明細書においては、符号ｒまたはｗを付与しない場合は現用系と予備系に共通の事項を表わし、符号ｒは現用系を符号ｗは予備系を表わすこととする。
図８において、ＡＴＭ交換機１は、回線（伝送路）９に接続された複数のＡＴＭ回線インタフェース部２とこれらのＡＴＭ回線インタフェース部を収容するＡＴＭスイッチ部５とを現用系ｒと予備系ｗの２系統、および、回線インタフェース部およびＡＴＭスイッチ部の動作を制御する制御部６を有している。
【０００３】
図８に示すように、ＡＴＭ回線インタフェース部２は、例えば、ラインインタフェース（ＬＩ）部３とラインユニット（ＬＵ）部５との複数の機能部に分割されて構成され、それぞれの機能部は独立したパッケージであり、いずれかの機能部に障害などが発生したときには、その機能部のパッケージのみを交換するように構成されている。
例えば、現用系のＡＴＭ回線インタフェース部２ｒのＬＵ部４ｒに障害が発生したときには、現用回線９ｒに接続されたＬＩ部４ｒ−予備系のＬＵ部４ｗ−現用系のＡＴＭスイッチ部５ｒのルートを設定することによって、現用系の回線９ｒを接続したまま現用系のＬＵ部４ｗを交換することができる。このことは、回線を現用系９ｒから予備系９ｗに変更する必要がないので、相手側のＡＴＭ交換機になんら処理の負担を掛けずに故障に対応することが可能となる。
さらに、このようなＡＴＭ通信網では、通信網の規模に応じてＡＴＭ交換機１のＡＴＭ回線インタフェース部２を増設したり減設したりして通信網の規模に対応している。
このようにＡＴＭ回線インタフェース部を増減するようにしたＡＴＭ交換機は、ＡＴＭ回線インタフェース部（ＡＴＭ回線対応部）の増設または減設を容易に施工できるように構成するとともに、回路の診断性に優れたＡＴＭ回線インタフェース部を簡単な構成で実現する必要がある。
【０００４】
ＡＴＭ交換機の診断方法としては、以下のような方法が既に提案されている。
図９に示すように、複数の回線対応部ＬＵを有するＡＴＭ交換機の各回線対応部ＬＵにそれぞれ試験機能部ＴＣＣを設け、不必要な試験ルートを排除した効率のよい診断方法であり、▲１▼回線対応部ＬＵ１から回線インターフェース部ＬＩで折り返して回線対応部までのルートの診断、▲２▼回線対応部ＬＵ１からＡＴＭスイッチ部ＳＷを介して他の回線対応部ＬＵ２までのルートの診断、▲３▼他の回線対応部ＬＵ２からＡＴＭスイッチ部ＳＷを介して回線対応部ＬＵ１までのルートの診断、▲４▼回線対応部ＬＵ１からＡＴＭスイッチ部ＳＷで折り返して回線対応部ＬＵ１までのルートの診断が可能にされている。
【０００５】
上記診断方法では、回線対応部ＬＵに具備された試験機能部ＴＣＣは、受信ハイウェイおよび送信ハイウェイに沿ってそれぞれ試験セル抽出部および試験セル挿入部を備えて構成される。この試験セル挿入部においては空きセルに試験セルを挿入することによって、また、試験セル抽出部においてはフィルタにてハイウェイ上の試験セルのみを抽出することによって、ハイウェイ上を流れる通話路信号セルを欠落させずに、試験セルを用いて通話路の正常性を試験できることを示している。
【０００６】
しかし、図８におけるＡＴＭ回線インタフェース部２のＬＩ部３とＬＵ部４のようにＡＴＭ回線インタフェースを構成する機能ブロックを２以上に分割して構成し、それぞれの機能ブロックが現用系ｒ、予備系ｗに二重化され、各機能ブロック間に交絡を有するＡＴＭ交換機においては、ある機能ブロックを増設あるいは交換する際に、該機能ブロックのみならず現用系の機能ブロックとの交絡部分についてもその正常性を診断することによって、二重化された通話路に対しても正常性を保証する必要がある。
【０００７】
図１０を用いてＡＴＭ交換機における通話路の構成例を説明する。図１０において、ＡＴＭ交換機１は、それぞれ、ＡＴＭ回線インタフェース部２とＡＴＭスイッチ部５とからなる現用系通話路と予備系通話路の２系統の通話路から構成される。
ＡＴＭ回線インタフェース部２は、ＬＩ部３とＬＵ部４の２つの機能ブロックで構成される。ＬＩ部３は、回線９を終端する物理終端部３１と、折返部３２と、ＳＤＨ部３３と、選択器（セレクタ：ＳＥＬ）３７と、これらを制御する制御部とを有している。ＬＵ部４は、セル処理部４１と、試験機能部４４と、制御部４５とセレクタ４３，４１０とを有している。
ＡＴＭスイッチ部５は、セレクタ５１と、スイッチ部（自己ルーティングスイッチ：ＳＲＳＷ）５２と、制御部５３とを有している。
ＡＴＭ回線インタフェース部２およびＡＴＭスイッチ部５は、それぞれ、現用系ｒと予備系ｗの２系統からなり、例えば、ＬＩ部３とＬＵ部４とは、現用系ｒと予備系ｗがそれぞれ交絡しており、同様に、ＬＵ部４とＡＴＭスイッチ５とは、現用系ｒと予備系ｗがそれぞれ交絡して設けられている。
上記構成を持つＡＴＭ交換機１において、ＬＵ部４に具備された試験機能部４４を用いて二重化された通話路の正常性を試験する場合の課題を述べる。
【０００８】
【発明が解決しようとする課題】
まず、予備系ＬＩ部３ｗを新たに組み込んでその正常性を診断する場合の課題を以下に示す。
▲１▼ 予備系ＬＵ部４ｗに具備された試験機能部４４ｗから送出された試験セルが、現用系ＬＩ部３ｒの通話路へ混入しないこと。
▲２▼ 予備系ＬＵ部４ｗに具備された試験機能部４４ｗから送出された試験セルが、予備系ＬＩ部３ｗで折り返って現用系ＬＵ部４ｒの通話路へ混入しないこと。
▲３▼ 現用系のＬＵ部４ｒに具備された試験機能部４４ｒから送出された試験セルが、現用系ＬＩ部３ｒの通話路へ混入しないこと。
▲４▼ 現用系のＬＵ部４ｒに具備された試験機能部４４ｒから送出された試験セルが、予備系ＬＩ部３４ｗで折り返って現用系ＬＵ部４ｒで受信できること。
【０００９】
次に、予備系ＬＵ部４ｗを新たに組み込んで診断する場合の課題を述べる。
▲５▼ 予備系ＬＵ部４ｗと現用系ＬＩ部３ｒとの交絡部を診断できること。
▲６▼ 予備系ＬＵ部４ｗから送出された試験セルが、予備系ＡＴＭスイッチ部５ｗで折り返って現用系のＬＵ部４ｒの通話路へ混入しないこと。
▲７▼ 予備系ＬＵ部４ｗから送出された試験セルが、現用系ＡＴＭスイッチ部５ｒで受信できること。
▲８▼ 予備系ＬＵ部４ｗから送出された試験セルが、現用系ＡＴＭスイッチ部５ｒで折り返って現用系のＬＵ部４ｒの通話路へ混入しないこと。
【００１０】
以上のように、本発明は、複数の機能ブロックからなるＡＴＭ回線インタフェース部とＡＴＭスイッチ部とからなる現用系と予備系の２系統の通話路を有するとともに、現用系と予備系とが交絡して設けられたＡＴＭ交換機において、試験機能部からのセルが現用系の通話路に混入して通話の障害とならないようにすることを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明にかかるＡＴＭ交換機は、以下の機能を具備する。
予備系ＬＩ部３ｗで折り返った試験セルを受信できるように、ＬＵ部４のセレクタ４１０は、現用系の機能ブロック４ｒから送出される通話路信号セルと予備系の機能ブロック４ｗから送出される試験セルの両方を選択する多重セレクタとしての機能を有する。
また、ＬＵ部４に具備された試験機能部４４では、他系ＬＵ部４の試験機能部４４から送出した試験セルを抽出し、検査せずに廃棄する機能を有する。
次に、試験セルが現用系ＬＩ部３ｒの通話路へ混入しないために、現用系ＬＩ部３ｒにて該試験セルを廃棄する機能を具備する。
【００１２】
【発明の実施の形態】
以下、本発明に可かつＡＴＭ交換機の構成の一実施例について、図１〜図４を用いて説明する。
図１は、本発明にかかるＡＴＭ交換機の通話路の構成例を示す図である。
ＡＴＭ交換機の通話路は、ＬＵ部４とＬＩ部３からなるＡＴＭ回線インタフェース部２と、ＡＴＭスイッチ部５から構成され、それぞれ現用系ｒと予備系ｗの２系統を有している。
ＬＩ部３は、物理終端部３１と、折返部３２と、ＳＤＨ処理部３３と、系選択ビット付加部（ＡＧ部）３４と、試験セル識別ビット・系選択ビット付加部（ＴＡＧ部）３５と、制御部ＩＦ３８と、セレクタ３７と、フィルタ（ＦＩＬ）部３６とを有している。
セレクタ部３７は、単純なセレクタ部として構成される。
ＡＧ部３４は、自ＬＩ部３が現用系ｒの場合に通話路信号セルへ系選択ビットを付加する機能を有している。
ＴＡＧ部３５は、試験セルへ試験セル識別ビットおよび系選択ビットを付加する機能を有している。
ＦＩＬ部３６は、特定のバーチャルチャネル識別子（ＶＣＩ）を持つセルをフィルタリングして廃棄する機能を有している。
【００１３】
ＬＵ部４は、試験機能部４４を有するセル処理部４１と、多重セレクタ４２と、セレクタ４３と、制御部４５とを有している。
多重セレクタ部４２は、試験機能部４４から送られ、系選択ビットを付加された試験セルと、現用系ＬＩ部３ｒおよび予備系ＬＩ部３ｗから流れてくる系選択ビットを付加された通話路信号セルを通過させ、系選択ビットを付加されていないセルを廃棄する機能を有している。
セレクタ部４３は、単純なセレクタ部として構成される。
制御部４５は、ＬＵ部４の各処理ブロックを制御をするとともに、通話路とは別の個別制御線ならびにＬＩ部３の制御部ＩＦ３８を介してＬＩ部３の各処理ブロックを制御する。
【００１４】
ＡＴＭスイッチ部５は、セレクタ５１と、自己ルーティングスイッチ（ＳＲＳＷ）５２と、制御部５３を有している。
セレクタ部５１は、単純なセレクタ部として構成される。
制御部５３は、ＡＴＭスイッチ部５の各制御部を処理する。
【００１５】
セルは、回線９から回線インタフェース部２のＬＩ部３に入力される。ＬＩ部３のＴＡＧ部３５の出力は、現用系ＬＵ部４ｒのセレクタ４２ｒと予備系ＬＵ部４ｗのセレクタ４２ｗに入力される。
ＬＵ部４のセレクタ４２の出力は、現用系のＡＴＭスイッチ部５ｒのセレクタ５１ｒと、予備系のＡＴＭスイッチ部５ｗのセレクタ５１ｗに入力される。
現用系ＡＴＭスイッチ部５ｒの折り返し出力は、現用系ＬＵ部４ｒのセレクタ４３ｒと、予備系ＬＵ部４のセレクタ４３ｗに入力され、現用系ＬＵ部４ｒのセル処理部４１ｒの出力は、現用系ＬＩ部３ｒのセレクタ３７ｒと予備系ＬＩ部３ｗのセレクタ３７ｗに入力される。
【００１６】
図１において、本実施例におけるＡＴＭ交換機１の受信ハイウェイ（入り側方向）の通話路信号の流れについて説明する。
図中、矢印は、通話路信号セルの向きを表し、矢印付きの太い実線は現用系ｒの通話路を流れる通話路信号セルを表し、矢印付きの破線は予備系ｗの通話路を流れる通話路信号セルを表す。
【００１７】
現用系ＬＩ部３ｒでは、現用系回線９ｒからの通話路信号セルに対して、ＡＧ部３４ｒにおいて系選択ビットを付加する。系選択ビットを付加された通話路信号セルは、現用系ＬＵ部４ｒおよび予備系ＬＵ部４ｗへ送出される。該通話路信号セルは、現用系ＬＵ部４ｒの多重セレクタ４２ｒを通過してセル処理部４１ｒで、および、予備系ＬＵ部４ｗの多重セレクタ４２ｗを通過してセル処理部４１ｗでそれぞれ処理される。
【００１８】
現用系ＬＵ部４ｒから送出された通話路信号セルは、現用系ＡＴＭスイッチ部５ｒおよび予備系ＡＴＭスイッチ部５ｗへ送出される。
該通話路信号セルは、現用系ＡＴＭスイッチ部５ｒのセレクタ５１ｒを通過してＳＲＳＷ５２ｒにおいてルーティングされるとともに、予備系ＡＴＭスイッチ部５ｗのセレクタ５１ｗを通過してＳＲＳＷ５２ｗにおいてルーティングされる。
また、予備系ＬＵ部４ｗから送出された通話路信号セルは、現用系ＡＴＭスイッチ部５ｒのセレクタ５１ｒ、および、予備系ＡＴＭスイッチ部５ｗのセレクタ５１ｗにてそれぞれ廃棄される。
【００１９】
予備系ＬＩ部３ｗでは、予備系回線９ｗからの通話路信号セルに対して、ＡＧ部３４ｗにおいて系選択ビットを付加しない。系選択ビットが付加されない通話路信号セルは現用系ＬＵ部４ｒおよび予備系ＬＵ部４ｗへ送出される。
該通話路信号セルは、系選択ビットが付加されていないので、現用系ＬＵ部４ｒの多重セレクタ４２ｒ、および、予備系ＬＵ部４ｗの多重セレクタ４２ｗにおいてそれぞれ廃棄される。
【００２０】
次に、本実施例におけるＡＴＭ交換機の送信ハイウェイ（送信出側方向）の通話路信号の流れについて説明する。
現用系ＡＴＭスイッチ部５ｒのＳＲＳＷ５２ｒで折り返った通話路信号セルは、現用系ＬＵ部４ｒおよび予備系ＬＵ部４ｗへ送出される。
現用系ＡＴＭスイッチ部５ｒから折り返して送出された通話路信号セルは、現用系ＬＵ部４ｒのセレクタ４３ｒを通過してセル処理部４４ｒにおいて処理され、現用系ＬＩ部３ｒおよび予備系ＬＩ部３ｗへ送出される。同様に、予備系ＬＵ部４ｗに入力された現用系ＡＴＭスイッチ部５ｒから折り返して送出された通話路信号セルは、予備系セレクタ４３ｗを通過してセル処理部４４ｗにて処理され、現用系ＬＩ部３ｒおよび予備系ＬＩ部３ｗへ送出される。
現用系ＬＵ部４ｒの制御部４５ｒは、現用系ＬＩ部３ｒの制御部ＩＦ３８ｒを介してセレクタ３７ｒに対し、現用系ＬＵ部４ｒからの通話路信号セルを選択するように設定する。同様に、予備系ＬＵ部４ｗの制御部４５ｗは、予備系ＬＩ部３ｗの制御部ＩＦ３８ｗを介してセレクタ３７ｗに対し、現用系ＬＵ部４ｒからの通話路信号セルを選択するように設定する。
【００２１】
現用系ＬＵ部４ｒから送信された通話路信号セルは、現用系ＬＩ部３ｒのセレクタ部３７ｒを通過してＦＩＬ部３６ｒ、ＳＤＨ処理部３３ｒおよび物理終端部３１ｒを経て、現用系回線９ｒへ送出される。同様に、現用系ＬＵ部４ｒから送信された通話路信号セルは、予備系ＬＩ部３ｗのセレクタ３７ｗを通過してＦＩＬ部３６ｗ、ＳＤＨ処理部３３ｗおよび物理終端部３１ｗを経て、予備系回線９ｗへ送出される。
予備系ＬＵ部４ｗから送出された通話路信号セルは、現用系ＬＩ部３ｒのセレクタ３７ｒおよび予備系ＬＩ部３ｗのセレクタ３７ｗにおいて廃棄される。
【００２２】
試験機能部４４の構成をその内部ブロック構成を示す図２を用いて説明する。
試験機能部４４は、主信号受信ハイウエイ４４１と、入り側方向の受信部４４２と、送信部４４３と、主信号送信ハイウエイ４４４と、送信出側の受信部４４５と、送信部４４６と、回線側から入力されたセルを回線側に折り返す折返バッファ４４７と、ＡＴＭスイッチ側から入力されたセルをＡＴＭスイッチ側に折り返す折返バッファ４４８と、制御インタフェース４４９とから構成される。
【００２３】
受信部４４２は、試験セル抽出部４４２−１と、試験セル検査部４４２−２を有して構成される。同様に、受信部４４５は、試験セル抽出部４４５−１と、試験セル検査部４４２−５を有して構成される。
送信部４４３は、試験セル生成部４４３−１と、試験セル挿入部４４３−２とを有して構成される。同様に、送信部４４６は、試験セル生成部４４６−１と、試験セル挿入部４４６−２とを有して構成される。
【００２４】
試験セルのセルフォーマットを、その一例を示す図３を用いて説明する。
試験セルは、５４オクテットで構成され、先頭から６オクテットまでをセルヘッダとして使用し、７オクテットから５４オクテットまでをペイロードとして用いる。
セルヘッダは、１ビットの系選択ビットＡと、５ビットのＳＲＳＷルーティング情報ＲＢと、１ビットの試験セル識別子Ｔと、１２ビットのバーチャルパス識別子ＶＰＩと、１６ビットのバーチャルチャネル識別子ＶＣＩと、３ビットのペイロードタイプ識別子ＰＴＩと、１ビットのセル損失優先表示ビットＣＬＰとから構成される。
試験セルのＶＣＩには、交換機内で使用しないとされている値が付与される。
【００２５】
次に、本実施例において予備系ＬＩ部３ｗを新たに組み込む場合の試験手順および試験セルの流れについて、現用系ＬＵ部４ｒの試験機能部４４ｒを用いて予備系ＬＩ部３ｗの試験を実施する手順および試験セルの流れを示す図４を用いて説明する。
【００２６】
現用系ＬＵ部４ｒは、現用系ＬＩ部３ｒのセレクタ３７ｒに対して、現用系ＬＵ部４ｒからの通話路信号セルを選択するように設定し、現用系ＦＩＬ部３６ｒに対し特定のＶＣＩを持つセルを廃棄するように設定する。
予備系ＬＵ部４ｗは、予備系ＬＩ部３ｗ（新たに組み込むＬＩ部）のセレクタ３７ｗに対して、現用系ＬＵ部４ｒからの通話路信号セルを選択するように設定し、予備系ＬＩ部３ｗのＦＩＬ部３６ｗに対し特定のＶＣＩを持つセルを通過するように設定し、折返部３２ｗに対して通話路を流れる全てのセルを折り返すように設定し、ＴＡＧ部３５ｗにて試験セルに系選択ビットおよび試験セル識別ビットを付加するように設定する。
次に、現用系ＬＵ部４ｒの試験機能部４４ｒに対して装置（ＡＴＭ交換機）内でのみ使用する特定のＶＣＩを持つ試験セル（試験セル識別ビットを付加されたセル）の生成および挿入を設定し、試験セル識別ビットを付加されたセルを抽出および検査を行うよう設定する。このＶＣＩはＡＴＭ交換機内では使用しないとされている値が付与される。
【００２７】
現用系ＬＵ部４ｒの試験機能部４４ｒは、交換機内では使用しないとされているＶＣＩを付与した試験セルを作成し出力する。
現用系ＬＵ部４ｒの試験機能部４４ｒから送出された試験セルは、現用系ＬＩ部３ｒのセレクタ３７ｒと、予備系ＬＩ部３ｗのセレクタ３７ｗへ出力される。
現用系ＬＩ部３ｒのセレクタ３７ｒは、試験セルをＦＩＬ部３６ｒへ通過させる。現用系ＦＩＬ部３６ｒは、ＶＣＩを参照して交換機内では使用しないとされた試験セル識別ビットを付加されたセルをフィルタリングして廃棄する。
【００２８】
該試験セルは、予備系ＬＩ部３ｗのセレクタ３７ｗを通過し、ＦＩＬ部３６ｗを通過し、ＳＤＨ処理部３３ｗを経由して折返部３２ｗにおいて折り返され、ＴＡＧ部３５ｗにおいて試験セル識別ビットおよび系選択ビットを付加され、現用系ＬＵ部４ｒおよび予備系ＬＵ部４ｗへ送出される。
現用系ＬＵ部４ｒに入力された試験セルは、多重セレクタ４２を通過し、セル処理部４１ｒの試験機能部４４ｒにおいて抽出され、検査される。
予備系ＬＵ部４ｗに入力された試験セルは、多重セレクタ４３ｗを通過した後、試験機能部４４ｗで抽出し、検査せずに廃棄する。
【００２９】
ここで、現用系ＬＵ部４ｒの通話路上を流れる通話路信号セルは、試験セルと同じく予備系ＬＩ部３ｗへ送出され、予備系ＬＩ部３ｗのセレクタ３７ｗ、ＦＩＬ部３６ｗを通過し、折返部３２ｗにて折り返されるが、ＴＡＧ部３５ｗで系選択ビットが付加されないので、現用系ＬＵ部４ｒの多重セレクタ４２ｒ、および、予備系ＬＵ部４ｗの多重セレクタ４２ｗにおいて廃棄される。
【００３０】
図５を用いて、予備系ＬＵ部４ｗの試験機能部４４ｗを用いて新たに組み込んだ予備系ＬＩ部３ｗの試験を実施する手順および試験セルの流れを示す。
予備系ＬＩ部３ｗのセレクタ３７ｗに対して予備系ＬＵ部４ｗからの通話路信号セルを選択するように設定し、予備系ＬＩ部３ｗの折返部３２ｗに対して折り返しを設定し、予備系ＬＩ部３ｗのＴＡＧ部３５ｗにおいて試験セルに試験セル識別ビットおよび系選択ビット付加するように設定する。
この時、現用系ＬＩ部３ｒのセレクタ３７ｒは現用系ＬＵ部４ｒからの通話路信号セルを選択するように設定している。また、予備系ＬＵ部４ｗの試験機能部４４ｗに対して装置（ＡＴＭ交換機）内でのみ使用する特定のＶＣＩを持つ試験セルの生成および挿入を設定し、試験セル識別ビットを付加されたセルを抽出し、検査を行うよう設定する。
【００３１】
予備系ＬＵ部４ｗの試験機能部４４ｗから送出された該試験セルは、予備系ＬＩ部３ｗのセレクタ３７ｗを通過し、ＦＩＬ部３６ｗを通過し、折返部３２ｗにおいて折り返され、ＴＡＧ部３５ｗにおいて試験セル識別ビットおよび系選択ビットを付加され、現用系ＬＵ部４ｒおよび予備系ＬＵ部４ｗへ送出される。
予備系ＬＵ部４ｗに入力された試験セルは、多重セレクタ４２ｗを通過し、試験機能部４４ｗにおいて回収され、検査が行なわれる。
現用系ＬＵ部４ｒに入力された試験セルは、多重セレクタ４２ｒを通過した後、試験機能部４４ｒで抽出し、検査せずに廃棄される。
【００３２】
次に、予備系ＬＵ部４ｗを新たに組み込む場合の試験手順および試験セルの流れについて説明する。
予備系ＬＵ部４ｗと予備系ＬＩ部３ｗの間の通話路の試験手順については既に述べた通りに行われる。
現在現用系ＬＩ部３ｒと予備系ＬＵ部４ｗの通話路の交絡部を試験する際は、予備系ＬＩ部３ｗを現用系ＬＩ部ｒに切り替えて現用系ＬＩ部３ｒに折返しを設定して、予備系ＬＵ部４ｗと予備系ＬＩ部３ｗとの間の通話路を試験するのと同様の手順によって行う。
【００３３】
図６を用いて、ＡＴＭスイッチ部５ｗと新たに組み込んだ予備系ＬＵ部４ｗの間の通話路を試験手順を説明する。
予備系ＬＵ部４ｗの試験機能部４４ｗに対して装置（ＡＴＭ交換機）内でのみ使用する特定のＶＣＩを持つ試験セルの生成および挿入を設定し、試験セル識別ビットを付加されたセルを回収し、検査を行うよう設定する。
現用系ＡＴＭスイッチ部５ｒのセレクタ５１ｒは現用系ＬＵ部４ｒを選択するように設定し、予備系ＡＴＭスイッチ部５ｗのセレクタ５１ｗは予備系ＬＵ部４ｗを選択するように設定する。
また、現用系ＬＵ部４ｒのセレクタ４３ｒは現用系ＡＴＭスイッチ部５ｒを選択するように設定し、予備系ＬＵ部４ｗのセレクタ４３ｗは予備系ＡＴＭスイッチ部５ｗを選択するように設定する。
【００３４】
該試験セルは、現用系ＡＴＭスイッチ部５ｒおよび予備系ＡＴＭスイッチ部５ｗへ送出される。現用系ＡＴＭスイッチ部５ｒに入力された試験セルは、セレクタ５１ｒにおいて廃棄される。予備系ＡＴＭスイッチ部５ｗに入力された試験セルは、セレクタ５１ｗを通過し、ＳＲＷＳ５２ｗにてルーティングされる。
予備系ＡＴＭスイッチ部５ｗでルーティングされた該試験セルは、現用系ＬＵ部４ｒおよび予備系ＬＵ部４ｗへ送出される。現用系ＬＵ部４ｒに入力された試験セルは、セレクタ４３ｒで廃棄される。予備系ＬＵ部４ｗに入力された試験セルは、セレクタ４３ｗを通過し、試験機能部４４ｗにて抽出され、検査される。
【００３５】
予備系ＬＵ部４ｗと現在現用系ＡＴＭスイッチ部５ｒとの間を試験する際は、予備系ＡＴＭスイッチ部５ｗを現用系ＡＴＭスイッチ部５ｒに切り替えることによって、予備系ＬＵ部４ｗと予備系ＡＴＭスイッチ部５ｗとの間を試験するのと同様の手順にて行う。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、通話路がＡＴＭスイッチ部とＡＴＭ回線インタフェース部で構成され、そのＡＴＭ回線インタフェース部が２つ以上の機能ブロックで構成され、それぞれの機能ブロックが現用系と予備系に二重化され、各機能ブロック間に交絡を有するＡＴＭ交換機において、折返部を有する予備系機能ブロックを新たに組み込んでその正常性を診断する場合、以下の効果を得ることができる。
予備系機能ブロックに具備された試験機能部から送出された試験セルが、現用系機能ブロック部の通話路へ混入しない。
予備系組込機能ブロックで折り返った試験セルが現用系機能ブロックの通話路へ混入しない。
現用系の機能ブロックに具備された試験機能部から送出された試験セルが、現用系他の機能ブロックの通話路へ混入しない。
現用系の機能ブロックに具備された試験機能部から送出された試験セルが、予備系組込機能ブロックで折り返って現用系試験機能部で受信することができる。
【００３７】
さらに、本発明によれば、試験機能部を有する予備系機能ブロックを新たに組み込んでその正常性を診断する場合、以下の効果を得ることができる。
予備系組込機能ブロックと現用系機能部ブロックとの交絡部を診断することができる。
予備系組込機能ブロックから送出された試験セルが、予備系ＡＴＭスイッチ部で折り返って現用系の機能ブロックの通話路へ混入しない。
予備系組込機能ブロックから送出された試験セルを、現用系ＡＴＭスイッチ部で受信することができる。
予備系組込機能ブロックから送出された試験セルが、現用系ＡＴＭスイッチ部で折り返って現用系の機能ブロックの通話路へ混入しない。
【００３８】
以上説明したように、本発明によれば、現用系の通話路信号セルを欠落させずに、かつ、現用系の通信回線へ試験セルが侵入することなく、新たに組み込む機能ブロックの診断および他機能ブロックとの間の交絡部の診断も効率よく実施できるＡＴＭ回線インタフェースを提供することができる。
【図面の簡単な説明】
【図１】本発明にかかるＡＴＭ回線インタフェースにおける通話路構成例を示したブロック図。
【図２】本発明にかかるＡＴＭ回線インタフェースの試験機能部の構成を示すブロック図。
【図３】本発明にかかるＡＴＭ回線インタフェースで用いる試験セルのセルフォーマットの一例を示す図。
【図４】本発明にかかるＡＴＭ回線インタフェースにおける現用系ＬＵ部と予備系ＬＩ部間の通話路上の試験セルのルートを示したブロック図。
【図５】本発明にかかるＡＴＭ回線インタフェースにおける予備系ＬＵ部と予備系ＬＩ部間の通話路上の試験セルのルートを示した図。
【図６】本発明にかかるＡＴＭ回線インタフェースにおける予備系ＬＵ部とＡＴＭスイッチ部間の通話路上の試験セルのルートを示した図。
【図７】ＡＴＭ通信網の概念を示した図。
【図８】従来のＡＴＭ交換機の構成例を示した図。
【図９】先行するＡＴＭ交換機における通話路診断方法を示したブロック図。
【図１０】先行するＡＴＭ交換機における通話路構成例を示したブロック図。
【符号の説明】
１ ＡＴＭ交換機
２ ＡＴＭ回線インタフェース部
３ ＬＩ部
４ ＬＵ部
５ ＡＴＭスイッチ部
６ 制御部
９ 伝送路
３１ 物理終端部
３２ 折返部
３３ ＳＤＨ処理部
３４ 通話路信号セルに対して系選択ビットを付加するＡＧ部
３５ 試験セルに対して試験識別ビットおよび系選択ビットを付加するＴＡＧ部
３６ 試験セルを廃棄するフィルタ（ＦＩＬ）部
３７ 単純セレクタ（ＳＥＬ）
３８ 制御部ＩＦ
４１ セル処理部
４２ 系選択ビットを付加されたセルのみを通過させる多重セレクタ（ＳＥＬ）部
４３ 単純セレクタ（ＳＥＬ）
４４ 試験機能部
５１ 単純セレクタ（ＳＥＬ）
５２ 自己ルーティングスイッチ（ＳＲＳＷ）
Claims (6)
- 通話路がＡＴＭスイッチ部とＡＴＭ回線インタフェース部で構成され、そのＡＴＭ回線インタフェース部が２つ以上の機能ブロックで構成され、それぞれの機能ブロックが現用系と予備系に二重化され、各機能ブロック間に交絡を有するＡＴＭ交換機のＡＴＭ回線インタフェースにおいて、
ＡＴＭ回線インタフェース部を構成する機能ブロックのうちいずれかの機能ブロックに、受信ハイウェイおよび送信ハイウェイに沿ってそれぞれ設けた試験セル抽出部および試験セル挿入部および該試験セル抽出部に接続された試験セル検査部ならびに該試験セル挿入部に接続された試験セル生成部とからなる試験機能部と、現用系の通話路信号セルと試験セルの両方を選択する多重セレクタ部を設け、
ＡＴＭ回線インタフェース部を構成する他の機能ブロックの現用系の機能ブロックに前記試験機能部の送信ハイウェイから送られてきた試験セルを廃棄する試験セル廃棄部を設け、
ＡＴＭ回線インタフェース部を構成する他の機能ブロックの予備系の機能ブロックに前記試験機能部の送信ハイウェイから送られてきた試験セルを折り返す試験セル折返部を設け、
試験機能部を有する機能ブロックの試験セル生成部で生成した試験セルを試験セル挿入部で通話路信号に挿入して送出し、他の機能ブロックの試験セル折返部で折り返して来た該試験セルを該試験機能部における試験セル抽出部で抽出し、試験セル検査部で該試験セルを検査することを特徴とするＡＴＭ回線インタフェース。 - 試験セル生成部で生成する試験セルに、ＡＴＭ交換機内でのみ使用する特定のＶＣＩを付与することを特徴とする請求項１に記載のＡＴＭ回線インタフェース。
- 試験セル生成部で生成する試験セルに、ＡＴＭ交換機内でのみ使用する特定のＶＰＩを付与することを特徴とする請求項１に記載のＡＴＭ回線インタフェース。
- 試験セル生成部で生成する試験セルに、試験セルであることを識別する試験セル識別ビットを付加したことを特徴とする請求項１ないし請求項３のいずれかに記載のＡＴＭ回線インタフェース。
- 試験セル生成部で生成する試験セルに、ＡＴＭ交換機内のセルの自己ルーティング（ＳＲＳＷ）には使用しないルーティング情報を付与することを特徴とする請求項１ないし請求項４のいずれかに記載のＡＴＭ回線インタフェース。
- 現用系のＡＴＭ回線インタフェース部を構成する機能ブロックのうちいずれかの機能ブロックに、該機能ブロックの通話路を流れるセルに対して現用系の通話路を流れるセルであることを示す系選択ビットを付加する機能を備え、予備系のＡＴＭ回線インタフェース部を構成する機能ブロックのうちいずれかの機能ブロックに試験セルに対して該系選択ビットを付加する機能を備え、多重セレクタ部が、該系選択ビットを付加されたセルを選択する機能を有することを特徴とする請求項１ないし請求項５のいずれかに記載のＡＴＭ回線インタフェース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03579097A JP3545899B2 (ja) | 1997-02-20 | 1997-02-20 | Ａｔｍ回線インタフェース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03579097A JP3545899B2 (ja) | 1997-02-20 | 1997-02-20 | Ａｔｍ回線インタフェース |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10233781A JPH10233781A (ja) | 1998-09-02 |
| JP3545899B2 true JP3545899B2 (ja) | 2004-07-21 |
Family
ID=12451720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03579097A Expired - Fee Related JP3545899B2 (ja) | 1997-02-20 | 1997-02-20 | Ａｔｍ回線インタフェース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3545899B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100297590B1 (ko) * | 1998-09-18 | 2001-08-07 | 서평원 | 교환기에서 스위치 네트워크의 경로 시험 방법 |
| JP4588259B2 (ja) | 2000-09-11 | 2010-11-24 | 富士通株式会社 | 通信システム |
| JP5450545B2 (ja) * | 2011-09-15 | 2014-03-26 | 株式会社東芝 | サーバ装置 |
-
1997
- 1997-02-20 JP JP03579097A patent/JP3545899B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10233781A (ja) | 1998-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6046999A (en) | Router apparatus using ATM switch | |
| EP0875123B1 (en) | Atm network with ring architecture | |
| US5233607A (en) | Communication system for forming virtual, annular networks in a time-division multiplex packet switching network | |
| JP2663687B2 (ja) | デュアルリング網におけるａｔｍ通信方式 | |
| JP2817768B2 (ja) | リング型ａｔｍネットワークシステム | |
| JP3249648B2 (ja) | Ａｔｍ交換機及びその試験方法 | |
| JPH08288981A (ja) | 異モード間における二重化伝送装置の回線切替えシステム | |
| US20120224473A1 (en) | Header conversion technique | |
| US6473397B1 (en) | Add/drop multiplexer and method, and Bi-directional line switcher ring featuring such multiplexers | |
| SE515274C2 (sv) | Paketväljare för telekommunikationsanläggning | |
| KR100767858B1 (ko) | 다단 ａｔｍ 노드의 분할 성능 감시 방법 및 장치 | |
| AU728723B2 (en) | Switching transmission units to an equivalent circuit for the purposes of bidirectional asynchronous cell transfer | |
| JPH10336195A (ja) | 選択的ｖｐ端切替方式 | |
| JP3545899B2 (ja) | Ａｔｍ回線インタフェース | |
| WO1999043184A1 (en) | Protection switching of virtual connections | |
| US6940810B1 (en) | Protection switching of virtual connections at the data link layer | |
| JPH10145374A (ja) | パケットコネクションの系切替方法及び非同期転送モード通信装置 | |
| JPH1132052A (ja) | Ａｔｍ伝送回線切替方式 | |
| JP3070039B2 (ja) | Ａｔｍ交換機およびａｔｍ網の試験システム | |
| JPH10303929A (ja) | Ａｔｍセルの双方向伝送のためにリングアーキテクチャにおける伝送装置を予備接続するための回路装置 | |
| JPH06268668A (ja) | 通話路導通試験装置 | |
| JP3151768B2 (ja) | 同期・非同期転送モード対応型セルフヒーリング・リング方式 | |
| JP3026420B2 (ja) | Ａｔｍスイッチ | |
| KR100195057B1 (ko) | 에이티엠 네트워크 시스템의 유지보수 셀 처리장치 | |
| JP3586652B2 (ja) | Ａｔｍ交換装置及びそれに用いるａｔｍ交換方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040409 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |