JPH10233781A - Atm回線インタフェース - Google Patents
Atm回線インタフェースInfo
- Publication number
- JPH10233781A JPH10233781A JP9035790A JP3579097A JPH10233781A JP H10233781 A JPH10233781 A JP H10233781A JP 9035790 A JP9035790 A JP 9035790A JP 3579097 A JP3579097 A JP 3579097A JP H10233781 A JPH10233781 A JP H10233781A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- test cell
- test
- atm
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
接続されるATM回線インタフェースにおいて、現用系
の通話路に影響を及ぼさずに、二重化された通話路の正
常性の診断を簡単な構成で実現する。 【解決手段】 ATM回線インタフェース2を複数の機
能ブロック3,4に分割するとともに、一つの機能ブロ
ックに、試験セルを生成/挿入し、外部回路で折り返っ
た試験セルを抽出/検査する試験機能部41と、現用系
rの通話路信号セルと試験セルの両方を選択し通過させ
る多重セレクタ42を配備し、現用系回線9rに接続さ
れる現用系の機能ブロックにおいて試験セルを廃棄する
機能を配備する。
Description
イッチ部とATM回線インタフェース部で構成されるA
TM交換機に関し、特にATM回線インタフェース部を
2つ以上の機能ブロックに分割して構成し、ATMスイ
ッチ部とATM回線インタフェース部の機能ブロックの
それぞれが現用系と予備系に二重化され、各機能ブロッ
ク間に交絡を有するATM交換機に関する。
概念図を示す。図7はATM通信網の概念を説明する図
であり、図8はATM交換機の概念構成を説明するブロ
ック図である。図7において、ATM通信網は、複数の
ATM通信装置(ATM交換機)1a〜1gを伝送路9
を介して接続して構成される。各ATM交換機1は、現
用系rと予備系wの2系統で構成されるとともに、それ
ぞれのATM交換機間は現用系伝送路9rと予備系伝送
路9wで接続されている。以下、本明細書においては、
符号rまたはwを付与しない場合は現用系と予備系に共
通の事項を表わし、符号rは現用系を符号wは予備系を
表わすこととする。図8において、ATM交換機1は、
回線(伝送路)9に接続された複数のATM回線インタ
フェース部2とこれらのATM回線インタフェース部を
収容するATMスイッチ部5とを現用系rと予備系wの
2系統、および、回線インタフェース部およびATMス
イッチ部の動作を制御する制御部6を有している。
ース部2は、例えば、ラインインタフェース(LI)部
3とラインユニット(LU)部5との複数の機能部に分
割されて構成され、それぞれの機能部は独立したパッケ
ージであり、いずれかの機能部に障害などが発生したと
きには、その機能部のパッケージのみを交換するように
構成されている。例えば、現用系のATM回線インタフ
ェース部2rのLU部4rに障害が発生したときには、
現用回線9rに接続されたLI部4r−予備系のLU部
4w−現用系のATMスイッチ部5rのルートを設定す
ることによって、現用系の回線9rを接続したまま現用
系のLU部4wを交換することができる。このことは、
回線を現用系9rから予備系9wに変更する必要がない
ので、相手側のATM交換機になんら処理の負担を掛け
ずに故障に対応することが可能となる。さらに、このよ
うなATM通信網では、通信網の規模に応じてATM交
換機1のATM回線インタフェース部2を増設したり減
設したりして通信網の規模に対応している。このように
ATM回線インタフェース部を増減するようにしたAT
M交換機は、ATM回線インタフェース部(ATM回線
対応部)の増設または減設を容易に施工できるように構
成するとともに、回路の診断性に優れたATM回線イン
タフェース部を簡単な構成で実現する必要がある。
ような方法が既に提案されている。図9に示すように、
複数の回線対応部LUを有するATM交換機の各回線対
応部LUにそれぞれ試験機能部TCCを設け、不必要な
試験ルートを排除した効率のよい診断方法であり、回
線対応部LU1から回線インターフェース部LIで折り
返して回線対応部までのルートの診断、回線対応部L
U1からATMスイッチ部SWを介して他の回線対応部
LU2までのルートの診断、他の回線対応部LU2か
らATMスイッチ部SWを介して回線対応部LU1まで
のルートの診断、回線対応部LU1からATMスイッ
チ部SWで折り返して回線対応部LU1までのルートの
診断が可能にされている。
された試験機能部TCCは、受信ハイウェイおよび送信
ハイウェイに沿ってそれぞれ試験セル抽出部および試験
セル挿入部を備えて構成される。この試験セル挿入部に
おいては空きセルに試験セルを挿入することによって、
また、試験セル抽出部においてはフィルタにてハイウェ
イ上の試験セルのみを抽出することによって、ハイウェ
イ上を流れる通話路信号セルを欠落させずに、試験セル
を用いて通話路の正常性を試験できることを示してい
る。
ェース部2のLI部3とLU部4のようにATM回線イ
ンタフェースを構成する機能ブロックを2以上に分割し
て構成し、それぞれの機能ブロックが現用系r、予備系
wに二重化され、各機能ブロック間に交絡を有するAT
M交換機においては、ある機能ブロックを増設あるいは
交換する際に、該機能ブロックのみならず現用系の機能
ブロックとの交絡部分についてもその正常性を診断する
ことによって、二重化された通話路に対しても正常性を
保証する必要がある。
路の構成例を説明する。図10において、ATM交換機
1は、それぞれ、ATM回線インタフェース部2とAT
Mスイッチ部5とからなる現用系通話路と予備系通話路
の2系統の通話路から構成される。ATM回線インタフ
ェース部2は、LI部3とLU部4の2つの機能ブロッ
クで構成される。LI部3は、回線9を終端する物理終
端部31と、折返部32と、SDH部33と、選択器
(セレクタ:SEL)37と、これらを制御する制御部
とを有している。LU部4は、セル処理部41と、試験
機能部44と、制御部45とセレクタ43,410とを
有している。ATMスイッチ部5は、セレクタ51と、
スイッチ部(自己ルーティングスイッチ:SRSW)5
2と、制御部53とを有している。ATM回線インタフ
ェース部2およびATMスイッチ部5は、それぞれ、現
用系rと予備系wの2系統からなり、例えば、LI部3
とLU部4とは、現用系rと予備系wがそれぞれ交絡し
ており、同様に、LU部4とATMスイッチ5とは、現
用系rと予備系wがそれぞれ交絡して設けられている。
上記構成を持つATM交換機1において、LU部4に具
備された試験機能部44を用いて二重化された通話路の
正常性を試験する場合の課題を述べる。
wを新たに組み込んでその正常性を診断する場合の課題
を以下に示す。 予備系LU部4wに具備された試験機能部44wか
ら送出された試験セルが、現用系LI部3rの通話路へ
混入しないこと。 予備系LU部4wに具備された試験機能部44wか
ら送出された試験セルが、予備系LI部3wで折り返っ
て現用系LU部4rの通話路へ混入しないこと。 現用系のLU部4rに具備された試験機能部44r
から送出された試験セルが、現用系LI部3rの通話路
へ混入しないこと。 現用系のLU部4rに具備された試験機能部44r
から送出された試験セルが、予備系LI部34wで折り
返って現用系LU部4rで受信できること。
で診断する場合の課題を述べる。 予備系LU部4wと現用系LI部3rとの交絡部を
診断できること。 予備系LU部4wから送出された試験セルが、予備
系ATMスイッチ部5wで折り返って現用系のLU部4
rの通話路へ混入しないこと。 予備系LU部4wから送出された試験セルが、現用
系ATMスイッチ部5rで受信できること。 予備系LU部4wから送出された試験セルが、現用
系ATMスイッチ部5rで折り返って現用系のLU部4
rの通話路へ混入しないこと。
ックからなるATM回線インタフェース部とATMスイ
ッチ部とからなる現用系と予備系の2系統の通話路を有
するとともに、現用系と予備系とが交絡して設けられた
ATM交換機において、試験機能部からのセルが現用系
の通話路に混入して通話の障害とならないようにするこ
とを目的とする。
に、本発明にかかるATM交換機は、以下の機能を具備
する。予備系LI部3wで折り返った試験セルを受信で
きるように、LU部4のセレクタ410は、現用系の機
能ブロック4rから送出される通話路信号セルと予備系
の機能ブロック4wから送出される試験セルの両方を選
択する多重セレクタとしての機能を有する。また、LU
部4に具備された試験機能部44では、他系LU部4の
試験機能部44から送出した試験セルを抽出し、検査せ
ずに廃棄する機能を有する。次に、試験セルが現用系L
I部3rの通話路へ混入しないために、現用系LI部3
rにて該試験セルを廃棄する機能を具備する。
機の構成の一実施例について、図1〜図4を用いて説明
する。図1は、本発明にかかるATM交換機の通話路の
構成例を示す図である。ATM交換機の通話路は、LU
部4とLI部3からなるATM回線インタフェース部2
と、ATMスイッチ部5から構成され、それぞれ現用系
rと予備系wの2系統を有している。LI部3は、物理
終端部31と、折返部32と、SDH処理部33と、系
選択ビット付加部(AG部)34と、試験セル識別ビッ
ト・系選択ビット付加部(TAG部)35と、制御部I
F38と、セレクタ37と、フィルタ(FIL)部36
とを有している。セレクタ部37は、単純なセレクタ部
として構成される。AG部34は、自LI部3が現用系
rの場合に通話路信号セルへ系選択ビットを付加する機
能を有している。TAG部35は、試験セルへ試験セル
識別ビットおよび系選択ビットを付加する機能を有して
いる。FIL部36は、特定のバーチャルチャネル識別
子(VCI)を持つセルをフィルタリングして廃棄する
機能を有している。
処理部41と、多重セレクタ42と、セレクタ43と、
制御部45とを有している。多重セレクタ部42は、試
験機能部44から送られ、系選択ビットを付加された試
験セルと、現用系LI部3rおよび予備系LI部3wか
ら流れてくる系選択ビットを付加された通話路信号セル
を通過させ、系選択ビットを付加されていないセルを廃
棄する機能を有している。セレクタ部43は、単純なセ
レクタ部として構成される。制御部45は、LU部4の
各処理ブロックを制御をするとともに、通話路とは別の
個別制御線ならびにLI部3の制御部IF38を介して
LI部3の各処理ブロックを制御する。
自己ルーティングスイッチ(SRSW)52と、制御部
53を有している。セレクタ部51は、単純なセレクタ
部として構成される。制御部53は、ATMスイッチ部
5の各制御部を処理する。
2のLI部3に入力される。LI部3のTAG部35の
出力は、現用系LU部4rのセレクタ42rと予備系L
U部4wのセレクタ42wに入力される。LU部4のセ
レクタ42の出力は、現用系のATMスイッチ部5rの
セレクタ51rと、予備系のATMスイッチ部5wのセ
レクタ51wに入力される。現用系ATMスイッチ部5
rの折り返し出力は、現用系LU部4rのセレクタ43
rと、予備系LU部4のセレクタ43wに入力され、現
用系LU部4rのセル処理部41rの出力は、現用系L
I部3rのセレクタ37rと予備系LI部3wのセレク
タ37wに入力される。
換機1の受信ハイウェイ(入り側方向)の通話路信号の
流れについて説明する。図中、矢印は、通話路信号セル
の向きを表し、矢印付きの太い実線は現用系rの通話路
を流れる通話路信号セルを表し、矢印付きの破線は予備
系wの通話路を流れる通話路信号セルを表す。
らの通話路信号セルに対して、AG部34rにおいて系
選択ビットを付加する。系選択ビットを付加された通話
路信号セルは、現用系LU部4rおよび予備系LU部4
wへ送出される。該通話路信号セルは、現用系LU部4
rの多重セレクタ42rを通過してセル処理部41r
で、および、予備系LU部4wの多重セレクタ42wを
通過してセル処理部41wでそれぞれ処理される。
号セルは、現用系ATMスイッチ部5rおよび予備系A
TMスイッチ部5wへ送出される。該通話路信号セル
は、現用系ATMスイッチ部5rのセレクタ51rを通
過してSRSW52rにおいてルーティングされるとと
もに、予備系ATMスイッチ部5wのセレクタ51wを
通過してSRSW52wにおいてルーティングされる。
また、予備系LU部4wから送出された通話路信号セル
は、現用系ATMスイッチ部5rのセレクタ51r、お
よび、予備系ATMスイッチ部5wのセレクタ51wに
てそれぞれ廃棄される。
らの通話路信号セルに対して、AG部34wにおいて系
選択ビットを付加しない。系選択ビットが付加されない
通話路信号セルは現用系LU部4rおよび予備系LU部
4wへ送出される。該通話路信号セルは、系選択ビット
が付加されていないので、現用系LU部4rの多重セレ
クタ42r、および、予備系LU部4wの多重セレクタ
42wにおいてそれぞれ廃棄される。
信ハイウェイ(送信出側方向)の通話路信号の流れにつ
いて説明する。現用系ATMスイッチ部5rのSRSW
52rで折り返った通話路信号セルは、現用系LU部4
rおよび予備系LU部4wへ送出される。現用系ATM
スイッチ部5rから折り返して送出された通話路信号セ
ルは、現用系LU部4rのセレクタ43rを通過してセ
ル処理部44rにおいて処理され、現用系LI部3rお
よび予備系LI部3wへ送出される。同様に、予備系L
U部4wに入力された現用系ATMスイッチ部5rから
折り返して送出された通話路信号セルは、予備系セレク
タ43wを通過してセル処理部44wにて処理され、現
用系LI部3rおよび予備系LI部3wへ送出される。
現用系LU部4rの制御部45rは、現用系LI部3r
の制御部IF38rを介してセレクタ37rに対し、現
用系LU部4rからの通話路信号セルを選択するように
設定する。同様に、予備系LU部4wの制御部45w
は、予備系LI部3wの制御部IF38wを介してセレ
クタ37wに対し、現用系LU部4rからの通話路信号
セルを選択するように設定する。
号セルは、現用系LI部3rのセレクタ部37rを通過
してFIL部36r、SDH処理部33rおよび物理終
端部31rを経て、現用系回線9rへ送出される。同様
に、現用系LU部4rから送信された通話路信号セル
は、予備系LI部3wのセレクタ37wを通過してFI
L部36w、SDH処理部33wおよび物理終端部31
wを経て、予備系回線9wへ送出される。予備系LU部
4wから送出された通話路信号セルは、現用系LI部3
rのセレクタ37rおよび予備系LI部3wのセレクタ
37wにおいて廃棄される。
構成を示す図2を用いて説明する。試験機能部44は、
主信号受信ハイウエイ441と、入り側方向の受信部4
42と、送信部443と、主信号送信ハイウエイ444
と、送信出側の受信部445と、送信部446と、回線
側から入力されたセルを回線側に折り返す折返バッファ
447と、ATMスイッチ側から入力されたセルをAT
Mスイッチ側に折り返す折返バッファ448と、制御イ
ンタフェース449とから構成される。
1と、試験セル検査部442−2を有して構成される。
同様に、受信部445は、試験セル抽出部445−1
と、試験セル検査部442−5を有して構成される。送
信部443は、試験セル生成部443−1と、試験セル
挿入部443−2とを有して構成される。同様に、送信
部446は、試験セル生成部446−1と、試験セル挿
入部446−2とを有して構成される。
を示す図3を用いて説明する。試験セルは、54オクテ
ットで構成され、先頭から6オクテットまでをセルヘッ
ダとして使用し、7オクテットから54オクテットまで
をペイロードとして用いる。セルヘッダは、1ビットの
系選択ビットAと、5ビットのSRSWルーティング情
報RBと、1ビットの試験セル識別子Tと、12ビット
のバーチャルパス識別子VPIと、16ビットのバーチ
ャルチャネル識別子VCIと、3ビットのペイロードタ
イプ識別子PTIと、1ビットのセル損失優先表示ビッ
トCLPとから構成される。試験セルのVCIには、交
換機内で使用しないとされている値が付与される。
を新たに組み込む場合の試験手順および試験セルの流れ
について、現用系LU部4rの試験機能部44rを用い
て予備系LI部3wの試験を実施する手順および試験セ
ルの流れを示す図4を用いて説明する。
セレクタ37rに対して、現用系LU部4rからの通話
路信号セルを選択するように設定し、現用系FIL部3
6rに対し特定のVCIを持つセルを廃棄するように設
定する。予備系LU部4wは、予備系LI部3w(新た
に組み込むLI部)のセレクタ37wに対して、現用系
LU部4rからの通話路信号セルを選択するように設定
し、予備系LI部3wのFIL部36wに対し特定のV
CIを持つセルを通過するように設定し、折返部32w
に対して通話路を流れる全てのセルを折り返すように設
定し、TAG部35wにて試験セルに系選択ビットおよ
び試験セル識別ビットを付加するように設定する。次
に、現用系LU部4rの試験機能部44rに対して装置
(ATM交換機)内でのみ使用する特定のVCIを持つ
試験セル(試験セル識別ビットを付加されたセル)の生
成および挿入を設定し、試験セル識別ビットを付加され
たセルを抽出および検査を行うよう設定する。このVC
IはATM交換機内では使用しないとされている値が付
与される。
交換機内では使用しないとされているVCIを付与した
試験セルを作成し出力する。現用系LU部4rの試験機
能部44rから送出された試験セルは、現用系LI部3
rのセレクタ37rと、予備系LI部3wのセレクタ3
7wへ出力される。現用系LI部3rのセレクタ37r
は、試験セルをFIL部36rへ通過させる。現用系F
IL部36rは、VCIを参照して交換機内では使用し
ないとされた試験セル識別ビットを付加されたセルをフ
ィルタリングして廃棄する。
タ37wを通過し、FIL部36wを通過し、SDH処
理部33wを経由して折返部32wにおいて折り返さ
れ、TAG部35wにおいて試験セル識別ビットおよび
系選択ビットを付加され、現用系LU部4rおよび予備
系LU部4wへ送出される。現用系LU部4rに入力さ
れた試験セルは、多重セレクタ42を通過し、セル処理
部41rの試験機能部44rにおいて抽出され、検査さ
れる。予備系LU部4wに入力された試験セルは、多重
セレクタ43wを通過した後、試験機能部44wで抽出
し、検査せずに廃棄する。
れる通話路信号セルは、試験セルと同じく予備系LI部
3wへ送出され、予備系LI部3wのセレクタ37w、
FIL部36wを通過し、折返部32wにて折り返され
るが、TAG部35wで系選択ビットが付加されないの
で、現用系LU部4rの多重セレクタ42r、および、
予備系LU部4wの多重セレクタ42wにおいて廃棄さ
れる。
能部44wを用いて新たに組み込んだ予備系LI部3w
の試験を実施する手順および試験セルの流れを示す。予
備系LI部3wのセレクタ37wに対して予備系LU部
4wからの通話路信号セルを選択するように設定し、予
備系LI部3wの折返部32wに対して折り返しを設定
し、予備系LI部3wのTAG部35wにおいて試験セ
ルに試験セル識別ビットおよび系選択ビット付加するよ
うに設定する。この時、現用系LI部3rのセレクタ3
7rは現用系LU部4rからの通話路信号セルを選択す
るように設定している。また、予備系LU部4wの試験
機能部44wに対して装置(ATM交換機)内でのみ使
用する特定のVCIを持つ試験セルの生成および挿入を
設定し、試験セル識別ビットを付加されたセルを抽出
し、検査を行うよう設定する。
送出された該試験セルは、予備系LI部3wのセレクタ
37wを通過し、FIL部36wを通過し、折返部32
wにおいて折り返され、TAG部35wにおいて試験セ
ル識別ビットおよび系選択ビットを付加され、現用系L
U部4rおよび予備系LU部4wへ送出される。予備系
LU部4wに入力された試験セルは、多重セレクタ42
wを通過し、試験機能部44wにおいて回収され、検査
が行なわれる。現用系LU部4rに入力された試験セル
は、多重セレクタ42rを通過した後、試験機能部44
rで抽出し、検査せずに廃棄される。
場合の試験手順および試験セルの流れについて説明す
る。予備系LU部4wと予備系LI部3wの間の通話路
の試験手順については既に述べた通りに行われる。現在
現用系LI部3rと予備系LU部4wの通話路の交絡部
を試験する際は、予備系LI部3wを現用系LI部rに
切り替えて現用系LI部3rに折返しを設定して、予備
系LU部4wと予備系LI部3wとの間の通話路を試験
するのと同様の手順によって行う。
たに組み込んだ予備系LU部4wの間の通話路を試験手
順を説明する。予備系LU部4wの試験機能部44wに
対して装置(ATM交換機)内でのみ使用する特定のV
CIを持つ試験セルの生成および挿入を設定し、試験セ
ル識別ビットを付加されたセルを回収し、検査を行うよ
う設定する。現用系ATMスイッチ部5rのセレクタ5
1rは現用系LU部4rを選択するように設定し、予備
系ATMスイッチ部5wのセレクタ51wは予備系LU
部4wを選択するように設定する。また、現用系LU部
4rのセレクタ43rは現用系ATMスイッチ部5rを
選択するように設定し、予備系LU部4wのセレクタ4
3wは予備系ATMスイッチ部5wを選択するように設
定する。
rおよび予備系ATMスイッチ部5wへ送出される。現
用系ATMスイッチ部5rに入力された試験セルは、セ
レクタ51rにおいて廃棄される。予備系ATMスイッ
チ部5wに入力された試験セルは、セレクタ51wを通
過し、SRWS52wにてルーティングされる。予備系
ATMスイッチ部5wでルーティングされた該試験セル
は、現用系LU部4rおよび予備系LU部4wへ送出さ
れる。現用系LU部4rに入力された試験セルは、セレ
クタ43rで廃棄される。予備系LU部4wに入力され
た試験セルは、セレクタ43wを通過し、試験機能部4
4wにて抽出され、検査される。
ッチ部5rとの間を試験する際は、予備系ATMスイッ
チ部5wを現用系ATMスイッチ部5rに切り替えるこ
とによって、予備系LU部4wと予備系ATMスイッチ
部5wとの間を試験するのと同様の手順にて行う。
通話路がATMスイッチ部とATM回線インタフェース
部で構成され、そのATM回線インタフェース部が2つ
以上の機能ブロックで構成され、それぞれの機能ブロッ
クが現用系と予備系に二重化され、各機能ブロック間に
交絡を有するATM交換機において、折返部を有する予
備系機能ブロックを新たに組み込んでその正常性を診断
する場合、以下の効果を得ることができる。予備系機能
ブロックに具備された試験機能部から送出された試験セ
ルが、現用系機能ブロック部の通話路へ混入しない。予
備系組込機能ブロックで折り返った試験セルが現用系機
能ブロックの通話路へ混入しない。現用系の機能ブロッ
クに具備された試験機能部から送出された試験セルが、
現用系他の機能ブロックの通話路へ混入しない。現用系
の機能ブロックに具備された試験機能部から送出された
試験セルが、予備系組込機能ブロックで折り返って現用
系試験機能部で受信することができる。
する予備系機能ブロックを新たに組み込んでその正常性
を診断する場合、以下の効果を得ることができる。予備
系組込機能ブロックと現用系機能部ブロックとの交絡部
を診断することができる。予備系組込機能ブロックから
送出された試験セルが、予備系ATMスイッチ部で折り
返って現用系の機能ブロックの通話路へ混入しない。予
備系組込機能ブロックから送出された試験セルを、現用
系ATMスイッチ部で受信することができる。予備系組
込機能ブロックから送出された試験セルが、現用系AT
Mスイッチ部で折り返って現用系の機能ブロックの通話
路へ混入しない。
用系の通話路信号セルを欠落させずに、かつ、現用系の
通信回線へ試験セルが侵入することなく、新たに組み込
む機能ブロックの診断および他機能ブロックとの間の交
絡部の診断も効率よく実施できるATM回線インタフェ
ースを提供することができる。
ける通話路構成例を示したブロック図。
験機能部の構成を示すブロック図。
いる試験セルのセルフォーマットの一例を示す図。
ける現用系LU部と予備系LI部間の通話路上の試験セ
ルのルートを示したブロック図。
ける予備系LU部と予備系LI部間の通話路上の試験セ
ルのルートを示した図。
ける予備系LU部とATMスイッチ部間の通話路上の試
験セルのルートを示した図。
を示したブロック図。
を示したブロック図。
AG部 35 試験セルに対して試験識別ビットおよび系選択ビ
ットを付加するTAG部 36 試験セルを廃棄するフィルタ(FIL)部 37 単純セレクタ(SEL) 38 制御部IF 41 セル処理部 42 系選択ビットを付加されたセルのみを通過させる
多重セレクタ(SEL)部 43 単純セレクタ(SEL) 44 試験機能部 51 単純セレクタ(SEL) 52 自己ルーティングスイッチ(SRSW)
Claims (6)
- 【請求項1】 通話路がATMスイッチ部とATM回線
インタフェース部で構成され、そのATM回線インタフ
ェース部が2つ以上の機能ブロックで構成され、それぞ
れの機能ブロックが現用系と予備系に二重化され、各機
能ブロック間に交絡を有するATM交換機のATM回線
インタフェースにおいて、 ATM回線インタフェース部を構成する機能ブロックの
うちいずれかの機能ブロックに、受信ハイウェイおよび
送信ハイウェイに沿ってそれぞれ設けた試験セル抽出部
および試験セル挿入部および該試験セル抽出部に接続さ
れた試験セル検査部ならびに該試験セル挿入部に接続さ
れた試験セル生成部とからなる試験機能部と、現用系の
通話路信号セルと試験セルの両方を選択する多重セレク
タ部を設け、 ATM回線インタフェース部を構成する他の機能ブロッ
クの現用系の機能ブロックに前記試験機能部の送信ハイ
ウェイから送られてきた試験セルを廃棄する試験セル廃
棄部を設け、 ATM回線インタフェース部を構成する他の機能ブロッ
クの予備系の機能ブロックに前記試験機能部の送信ハイ
ウェイから送られてきた試験セルを折り返す試験セル折
返部を設け、 試験機能部を有する機能ブロックの試験セル生成部で生
成した試験セルを試験セル挿入部で通話路信号に挿入し
て送出し、他の機能ブロックの試験セル折返部で折り返
して来た該試験セルを該試験機能部における試験セル抽
出部で抽出し、試験セル検査部で該試験セルを検査する
ことを特徴とするATM回線インタフェース。 - 【請求項2】 試験セル生成部で生成する試験セルに、
ATM交換機内でのみ使用する特定のVCIを付与する
ことを特徴とする請求項1に記載のATM回線インタフ
ェース。 - 【請求項3】 試験セル生成部で生成する試験セルに、
ATM交換機内でのみ使用する特定のVPIを付与する
ことを特徴とする請求項1に記載のATM回線インタフ
ェース。 - 【請求項4】 試験セル生成部で生成する試験セルに、
試験セルであることを識別する試験セル識別ビットを付
加したことを特徴とする請求項1ないし請求項3のいず
れかに記載のATM回線インタフェース。 - 【請求項5】 試験セル生成部で生成する試験セルに、
ATM交換機内のセルの自己ルーティング(SRSW)
には使用しないルーティング情報を付与することを特徴
とする請求項1ないし請求項4のいずれかに記載のAT
M回線インタフェース。 - 【請求項6】 現用系のATM回線インタフェース部を
構成する機能ブロックのうちいずれかの機能ブロック
に、該機能ブロックの通話路を流れるセルに対して現用
系の通話路を流れるセルであることを示す系選択ビット
を付加する機能を備え、予備系のATM回線インタフェ
ース部を構成する機能ブロックのうちいずれかの機能ブ
ロックに試験セルに対して該系選択ビットを付加する機
能を備え、多重セレクタ部が、該系選択ビットを付加さ
れたセルを選択する機能を有することを特徴とする請求
項1ないし請求項5のいずれかに記載のATM回線イン
タフェース。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03579097A JP3545899B2 (ja) | 1997-02-20 | 1997-02-20 | Atm回線インタフェース |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03579097A JP3545899B2 (ja) | 1997-02-20 | 1997-02-20 | Atm回線インタフェース |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10233781A true JPH10233781A (ja) | 1998-09-02 |
JP3545899B2 JP3545899B2 (ja) | 2004-07-21 |
Family
ID=12451720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03579097A Expired - Fee Related JP3545899B2 (ja) | 1997-02-20 | 1997-02-20 | Atm回線インタフェース |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3545899B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1105357C (zh) * | 1998-09-18 | 2003-04-09 | Lg情报通信株式会社 | 用于交换系统的路径管理与测试方法 |
US6947413B2 (en) | 2000-09-11 | 2005-09-20 | Fujitsu Limited | Switching apparatus, communication apparatus, and communication system |
JP2013065968A (ja) * | 2011-09-15 | 2013-04-11 | Toshiba Corp | サーバ装置および送信系統の切替方法 |
-
1997
- 1997-02-20 JP JP03579097A patent/JP3545899B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1105357C (zh) * | 1998-09-18 | 2003-04-09 | Lg情报通信株式会社 | 用于交换系统的路径管理与测试方法 |
US6947413B2 (en) | 2000-09-11 | 2005-09-20 | Fujitsu Limited | Switching apparatus, communication apparatus, and communication system |
JP2013065968A (ja) * | 2011-09-15 | 2013-04-11 | Toshiba Corp | サーバ装置および送信系統の切替方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3545899B2 (ja) | 2004-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6046999A (en) | Router apparatus using ATM switch | |
US7088721B1 (en) | Method and apparatus for multipoint-to-point transmission in an ATM network | |
US5119369A (en) | Packet switch communication network using packet having virtual channel identifier | |
EP1393192B1 (en) | Method and system for connecting virtual circuits across an ethernet switch | |
US5233607A (en) | Communication system for forming virtual, annular networks in a time-division multiplex packet switching network | |
US6442134B1 (en) | ATM network with ring architecture | |
US5390174A (en) | Method for handling information contained in a header portion of message cells transmitted in asynchronous transfer mode | |
US5561661A (en) | Method for synchronizing redundantly transmitted message cell streams | |
KR100767858B1 (ko) | 다단 atm 노드의 분할 성능 감시 방법 및 장치 | |
US6859430B1 (en) | Protection switching of virtual connections | |
WO2007102068A2 (en) | Aggregation of vci routing tables | |
JPH10233781A (ja) | Atm回線インタフェース | |
JPH10145374A (ja) | パケットコネクションの系切替方法及び非同期転送モード通信装置 | |
JPH11136247A (ja) | 低速データをビット多重するセル伝送システム | |
WO1992010898A1 (en) | Multicasting in a fps switch | |
KR19990087607A (ko) | Atm 네트워크를 통한 atm 셀의 전송 방법 | |
JP3014619B2 (ja) | 非同期転送モード通信システムおよびそのセル分解装置ならびに非同期転送モード通信方式 | |
JP3349725B2 (ja) | Lan間接続制御方法 | |
JP3026420B2 (ja) | Atmスイッチ | |
JP3494536B2 (ja) | 同報固定長セル分解装置 | |
KR100195057B1 (ko) | 에이티엠 네트워크 시스템의 유지보수 셀 처리장치 | |
JPH0795215A (ja) | Atmセル組立て分解装置 | |
JPH10276214A (ja) | 非同期転送モードスイッチ | |
JPH08204713A (ja) | 非同期転送モード通信システム | |
JPH10229415A (ja) | Atmスイッチを用いたルータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |