KR100767858B1 - 다단 ａｔｍ 노드의 분할 성능 감시 방법 및 장치 - Google Patents

다단 ａｔｍ 노드의 분할 성능 감시 방법 및 장치 Download PDF

Info

Publication number
KR100767858B1
KR100767858B1 KR1020017007414A KR20017007414A KR100767858B1 KR 100767858 B1 KR100767858 B1 KR 100767858B1 KR 1020017007414 A KR1020017007414 A KR 1020017007414A KR 20017007414 A KR20017007414 A KR 20017007414A KR 100767858 B1 KR100767858 B1 KR 100767858B1
Authority
KR
South Korea
Prior art keywords
cell
monitoring
node
segment
tag
Prior art date
Application number
KR1020017007414A
Other languages
English (en)
Other versions
KR20010101209A (ko
Inventor
페터센라르스-괴르안
Original Assignee
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 텔레폰악티에볼라겟엘엠에릭슨(펍)
Publication of KR20010101209A publication Critical patent/KR20010101209A/ko
Application granted granted Critical
Publication of KR100767858B1 publication Critical patent/KR100767858B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0695—Management of faults, events, alarms or notifications the faulty arrangement being the maintenance, administration or management system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/255—Control mechanisms for ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H04L49/309—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H04L49/501—Overload detection
    • H04L49/503—Policing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5609—Topology
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5636—Monitoring or policing, e.g. compliance with allocated rate, corrective actions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5656—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL2

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

다단 ATM 노드(20)는 연속 형태로 함께 접속된 복수의 ATM 스위치(22)를 포함한다. 태그 유닛(BP/TU)은 ATM 노드를 통해 라우팅될 셀에 태그(82)를 부가한다. 태그는 예컨대 ATM 노드를 통한 셀 스위칭을 위해 목적지 주소 목록(88)을 포함한다. 감시를 위해, 노드 성능 감시 관리기(60)는 ATM 노드의 복수의 ATM 스위치를 통해 감시되는 셀 이동의 하나 이상의 세그먼트를 정한 다음, 상기 정해진 세그먼트에 대해 선택적으로 감시를 시작하고 종료한다. 세그먼트 착신단의 착신 감시 유닛은 수신된 셀의 태그를 이용하여 수신 셀이 성능 감시를 받는지 여부를 판정하고, 또한 착신 유닛 보고를 준비한다. 노드 성능 감시 관리기는 또한 태그를 보유하는 감시 관리 셀, 응답 셀, 및 감시 결과 셀을 발생시킨다. 감시 결과 셀은 감시 데이터를 포함한다. 정해진 세그먼트 상에서의 선택적인 감시 시작 및 종료는 각자의 태그에 포함된 시작 부호 또는 정지 부호를 가진 추가 감시 관리 셀에 의해 용이해진다.
노드 성능 감시 관리기, 다단 ATM 노드, 태그, 서브래크, 목적지 주소 목록

Description

다단 ＡＴＭ 노드의 분할 성능 감시 방법 및 장치{METHOD AND APPARATUS OF SEGMENTED PERFORMANCE MONITORING OF MULTI-STAGE ATM NODE}
본 발명은 비동기 전송 모드(Asynchronous Transfer Mode:ATM)로 공지된 패킷 기술에 관한 것이며, 특히 다단(multi-staged) ATM 노드에 대한 감시 기술에 관한 것이다.
멀티미디어 애플리케이션, 주문형 비디오 서비스(video on demand), 비디오 전화기, 및 원격 전자 회의(teleconferencing)와 같은 높은 대역의 서비스에 대한 관심 증가는 광대역 종합 정보 통신망(Broadband Intergrated Service Digital Network:B-ISDN)에 대한 개발을 불러일으켰다. B-ISDN은 비동기 전송 모드(ATM)로서 공지된 기술을 기반으로 하며, 통신 성능을 상당히 확장시킨다.
ATM은 비동기 시분할 다중화 기술을 이용하는 패킷형 전송 모드이다. 패킷은 셀이라 불리우며 통상적으로 일정한 크기를 갖는다. 통상적인 ATM 셀은 53 옥텟(octet)을 포함하는데, 이중 다섯 개가 헤더를 형성하고, 48개가 셀의 "페이로드(payload)" 또는 정보 부분을 구성한다. ATM 셀의 헤더는 셀이 이동할 ATM 네트워크 내의 접속을 식별하는데 사용되는 두 가지 수량(quantity), 특히 VPI(Virtual Path Identifier)와 VCI(Virtual Channel Identifier)를 포함한다. 일반적으로, 가상은 네트워크의 두 스위칭 노드 사이에 정해진 주요 경로이며, 가상 채널은 각자의 주요 경로 상의 소정의 한 접속이다.
종단점에서, ATM 네트워크는 ATM 네트워크 사용자와 같은 단말 기기에 접속된다. 보편적으로, ATM 네트워크 종단점 사이에는 복수의 스위칭 노드가 있는데, 상기 스위칭 노드는 물리적 전송 경로 또는 링크에 의해 함께 접속되는 포트를 가진다. 따라서, 발신 단말 기기에서 수신 단말 기기로의 이동 시에, 메시지를 형성하는 ATM 셀은 다수의 스위칭 노드를 통해 이동할 수 있다.
스위칭 노드는 다른 노드로의 링크 회로 및 링크를 통해 각각 접속될 수 있는 복수의 포트를 가진다. 링크 회로는 링크 상에서의 이용시 소정의 프로토콜에 따라 셀 패키징을 수행한다. 스위칭 노드로 들어오는 셀은 스위칭 노드의 제 1 포트에 입력되어, 다른 노드에 접속된 링크로의 링크 회로를 통해 제 2 포트에서 빠져나갈 수 있다. 각 링크는 호출 가입자(calling subscriber or party) 및 피호출 가입자 사이의 전송과 같은 복수의 접속에 대한 셀을 전달할 수 있다.
보편적으로, 각 스위칭 노드는 다수의 기능부를 갖는데, 이것의 기본적인 것이 스위치 코어이다. 스위치 코어는 본질적으로 스위치 포트 간의 교차 접속처럼 작동한다. 스위치 코어 내부의 경로는 소정의 스위치 포트가 함께 접속됨으로써 메시지가 결국 스위치의 입구측에서 스위치의 출구측으로 전달되며 발신 단말 기기에서 수신 단말 기기로 전달되도록 선택적으로 제어된다.
Petersen에게 허여된 미합중국 특허 제5,467,347호에는, 다양한 유형의 ATM 셀이 스위치 코어와 스위치 포트 사이에 전송되는 ATM 스위치가 개시되어 있다. 셀의 유형은 트래픽 셀, 운영 및 유지 보수(operation and maintenance:OAM) 셀, 및 유휴(idle) 셀을 포함한다.
일반적으로, 디지털 하드웨어(예컨대, ATM 링크)에서 발생할 수 있는 오류 유형으로는 하드 오류(hard error)와 소프트 오류(soft error)의 두 가지 유형이 있다. 소프트 오류는 간헐적이며 일정 시간 이후 사라지는 것처럼 보일 수 있다. 소프트 오류는 종종 양호하지 않은 상황 동안에, 또는 링크가 막 고장나려고 할 때 발생한다. 소프트 오류를 겪은 접속을 통한 사용자 트래버스 데이터는 더 높고 거의 허용될 수 없는 비트 오류율(bit error rate:BER)을 보일 것이다. 종종 소프트 오류를 발견하는 것은 일반적으로 접속을 통해 짧은 테스트 데이터 스트림을 전송하는것 만으로는 충분하지 않기 때문에 매우 어렵다. 1비트 결함을 검출하는데 많은 시간이 필요할 수 있지만, 이와 같은 긴 지속기간 동안 테스트용으로 접속을 점유하는 것은 통상적으로 허용되지 않는다.
ATM 노드 외부의 링크에서 소프트 오류를 처리하기 위한 성능 감시가 IUT-T Recommendation I.160의 "The Principles of Operation and Maintenance Functions of Broadband ISDN"에 제안되어 왔다. 그러나, ATM 스위치 구조 내부의 접속을 감시하기 위해 개발된 표준은 전혀 없으며, ATM 스위치 제조업자가 ATM 스위치 구조 내부를 많이 감시했다는 것은 의심의 여지가 있다. 그러나, 예컨대 잠재적으로 수백 수천 개의 접속에 서비스를 제공하는 이동 통신 시스템의 무선 망 제어기와 같이 복잡한 애플리케이션에 ATM 스위치가 이용되면, 성능 감시가 반드시 필요하다.
상기와 같은 복잡한 애플리케이션에 있어서, 예컨대 본 발명의 발명자는 두 개 이상의 ATM 스위치를 포함하는 다단 ATM 노드를 계획한다. 상기 노드에 필요한 것, 및 본 발명의 목적은 상기 노드의 인터페이스 사이의 ATM 세그먼트를 선택적으로 감시하는 기술이다.
다단 ATM 노드는 연속(cascading) 형태로 함께 접속된 복수의 ATM 스위치를 포함한다. 접속 설정 관리기는 ATM 노드를 통해 라우팅될 셀에 태그(tag)를 부가한다. 태그는 ATM 노드를 통한 셀 라우팅을 위해 목적지 주소의 전달 목록 등을 포함한다. 일 실시예에서, 복수의 ATM 스위치 각각은 두 개의 스위치 포트 인터페이스 모듈 사이에 놓인 스위치 코어를 갖는다.
감시를 목적으로, 발신 감시 유닛을 통해 작동하는 노드 성능 감시 관리기는 ATM 노드의 복수의 ATM 스위치를 통해 감시받는 셀 이동에 대한 하나 이상의 세그먼트를 정한 다음, 상기 정해진 세그먼트에 대한 감시를 선택적으로 작동시키고 작동해제시킨다. 세그먼트는 예컨대, 제 1 ATM 스위치의 스위치 포트 인터페이스 모듈에서 제 2 ATM 스위치의 스위치 포트 인터페이스 모듈까지 노드를 지나는 경로일 수 있다. 세그먼트 착신단의 착신 감시 유닛은 수신된 셀의 태그를 이용하여 수신된 셀이 성능 감시를 받는지 여부를 판정하고, 성능 감시를 받는 셀에 관한 착신 유닛 보고(termination unit report)를 준비한다.
감시 세그먼트를 설정하기 위해, 노드 성능 관리기는 감시 제어 셀 또는 제어 셀로서 공지되어 있는 감시 관리 셀을 생성한다. 감시 관리 셀은 또한 전달 목록이 있는 태그를 가진다. 감시 세그먼트를 설정하는데 필요한 감시 관리 셀은 세 가지 유형이 있다. 상기와 같은 감시 관리 셀의 제 1 유형은 성능 감시가 작동되었는지를 착신단에게 알려주기 위해 세그먼트의 발신단으로부터 전송되는 감시 작동 셀이다. 감시 작동 셀은 자신의 페이로드 내의 데이터 필드에, 성능 감시 동작을 설정하는데 이용될 전달 목록 뿐만 아니라, 성능 감시에 관련된 소정의 서비스 품질 표시를 규정한다. 제 2 감시 관리 셀은 착신단이 성능 감시할 준비가 되어있는지를 발신단에 알려주기 위해 세그먼트의 착신단으로부터 전송되는 응답 셀이다. 제 3 감시 관리 셀은 세그먼트의 착신단에서 발신단으로 전송되며 감시 데이터를 포함하는 감시 결과 셀이다. 감시 데이터는 셀 카운트 및 총 검사합과 같은 임의의 통상적인 진단 감시 정보일 수 있다.
또한, 노드 성능 감시 관리기는 이미 설정된 세그먼트에 대하여 감시가 시작하는지 또는 정지하는지를 나타내어 선택적인 셀 블록이 감시될 수 있도록 하기 위해 감시 관리 셀을 발생시킨다. 이와 같은 "시작" 및 "정지" 감시 관리 셀 역시, 감시 관리 셀이 세그먼트 상에서의 감시를 시작하는지 또는 정지하는지를 나타내는 부호를 보유한 태그를 포함한다.
착신 감시 유닛에 의해 준비된 착신 유닛 보고를 포함하는 감시 데이터를 발신 감시 유닛에서 수신할 때, 발신 감시 유닛은 분석을 수행하여 그 분석 결과를 노드 성능 감시 관리기로 전달한다. 따라서, 노드 성능 감시 관리기는 다단 ATM 노드의 선택된 세그먼트 각각에 대한 성능 감시 정보를 얻는다.
본 발명의 상기 및 그 밖의 목적, 특징, 그리고 장점은 첨부 도면(여기서, 참조 문자는 다양한 도면 전체에 걸쳐 동일한 부호를 나타냄)에 나타나있는 바와 같은 바람직한 실시예에 대한 이하의 보다 상세한 설명으로부터 명백해진다. 상기 도면은 반드시 비례, 강조하기 위한 것이 아니라, 본 발명의 원리를 설명하기 위해 놓인 것이다.
도 1은 본 발명의 실시예에 따른 다단 ATM 노드의 일부, 특히 이것의 액세스 서브래크(subrack)와 주 래크의 개요도.
도 2는 도 1의 다단 ATM 노드 일부의 개요도로서, 접속 설정 관리기, 노드 성능 감시 관리기, 및 트래픽 관리기를 더 포함하는 도면.
도 3은 도 1의 ATM 노드의 스위치 포트 인터페이스 모듈(switched port interface module:SPIM)이 놓일 수 있는 장치 보드(device board)의 예를 나타내는 개요도.
도 4는 도 1의 다단 ATM 노드를 통과하도록 부가된 SPAS 태그를 가진 셀의 예를 나타내는 도면.
도 4a는 도 1의 다단 ATM 노드를 통과하도록 부가된 SPAS 태그를 가지며 AAL2' 프로토콜 패킷을 가진 셀의 예를 나타내는 도면.
도 4b는 도 1의 다단 ATM 노드를 통과하도록 부가된 SPAS 태그를 가지며 AAL2'' 프로토콜 패킷을 가진 셀의 예를 나타내는 도면.
도 4c는 도 1의 다단 ATM 노드를 통과하도록 부가된 SPAS 태그를 가지며 8 비트 유토피아 장치용인 셀의 예를 나타내는 도면.
도 4d는 도 1의 다단 ATM 노드를 통과하도록 부가된 SPAS 태그를 가지며 16 비트 유토피아 장치용인 셀의 예를 나타내는 도면.
도 5는 도 1의 다단 ATM 노드를 간단히 나타내는 도면.
도 5a는 도 5에 도시된 다단 ATM 노드의 디멀티플렉싱 지점을 나타내는 개요도.
도 5b는 도 5에 도시된 다단 ATM 노드의 멀티플렉싱 지점을 나타내는 개요도.
도 5c는 도 5에 도시된 다단 ATM 노드의 해석 지점을 나타내는 개요도.
도 5d는 도 5에 도시된 다단 ATM 노드의 감시 지점을 나타내는 개요도.
도 5e는 도 1에 도시된 다단 ATM 노드의 작동 및 작동 해제 지점을 나타내는 개요도.
도 6은 도 1의 다단 ATM 노드의 세그먼트의 발신단과 착신단을 나타내는 개요도.
도 7은 도 1의 다단 ATM 노드의 본 발명 모드에 따른 성능 감시 예에서의 신호 방식(signaling)과 셀 흐름을 나타내는 개요도.
도 8은 본 발명의 실시예에 따른 SPAS 성능 감시 제어 셀 형식의 예를 나타내는 도면.
도 9는 성능 감시 동작과 관련한 SPAS 셀 블록의 전송을 나타내는 도면.
도 10a는 다단 ATM 셀을 통한 선택적인 내부 라우팅 기술을 나타내는 도식적인 라우팅 도면.
도 10b는 본 발명 모드에 따라 다단 ATM 셀을 통한 내부 라우팅 기술을 나타 내는 도식적인 라우팅 도면.
도 11은 링형 또는 버스형 토폴로지(topology)를 가진 본 발명의 다단 ATM 노드에 대한 실시예를 나타내는 개요도.
도 12는 도 11의 링형 다단 ATM 노드에 부가된 SPAS 태그에 이용되는 옥텟 쌍을 나타내는 도면.
도 13a 내지 13f는 도 11의 링형 다단 ATM 노드를 통한 상이한 진행 지점에서의 본 발명에 따른 SPAS 태그를 나타내는 도면.
도 14는 AAL2 프로토콜을 가진 ATM 셀을 AAL2 기본 프로토콜을 가진 ATM 셀로 디멀티플렉싱하는 것을 나타내는 도면.
도 15는 트래픽 셀에 대한 라우팅 정보 옥텟을 나타내는 도면.
이하, 제한이 아닌 설명을 목적으로, 특정 구조, 인터페이스, 기술 등과 같은 구체적인 세부 사항이 설명되어, 본 발명에 대한 전반적인 이해를 제공한다. 그러나, 당업자들이라면 본 발명이 상기 구체적인 세부 사항에서 벗어나는 다른 실시예로 실시될 수 있다는 것을 알고 있을 것이다. 그 밖의 경우로서, 잘 알려진 장치, 회로, 및 방법에 대한 상세한 설명은 불필요한 세부 사항으로 본 발명에 대한 설명을 모호하게 하지 않도록 하기 위해 생략된다.
도 1은 본 발명의 실시예에 따른 다단 ATM 노드(20)의 부분을 도시하는 것이다. 도 1에 도시된 소정의 예에 있어서, 다단 ATM 노드(20)는 복수의 서브래크를 포함하는 래크 또는 전자 구성 부품 캐비닛(cabinet)에 놓인다. 간단히 하고자, 다 단 ATM 노드(20) 중 다섯 개의 서브래크(22), 구체적으로 말하면 하나의 주 서브래크(22M)와 네 개의 액세스 서브래크(22A1 에서 22A4)만이 도 1에 도시되어 있다. 이하, 다단 ATM 노드(20)의 공간 스위칭 구성 부품을 총괄하여 "SPAS"라 한다. 서브래크(22) 간의 인터페이스는 SILI(SPAS Internal Link Interface) 인터페이스(23)로 공지되어 있다. 본원에서, SPAS를 통해 전송되는 셀을 "SPAS 셀"이라 하고, 이것은(이하 기술되어 있는 바와 같이) SPAS 트래픽 셀과 SPAS 성능 감시 제어 셀(또한, 감시 관리 셀, SPAS 제어 셀, 또는 간단히 제어 셀로 공지되어 있음) 두 가지 모두를 포함한다.
각 서브래크가 그 위에 장착된 ATM 스위치를 포함하는 구성 부품을 가진다고 하자. 이하 더 상세히 설명되어 있는 바와 같이, 각 서브래크(22)는 ATM 스위치 코어(24)를 포함한다. 스위치 코어(24) 각각은 복수의 스위치 코어 포트, 구체적으로 말하면 복수의 스위치 코어 입구 포트는 물론 복수의 스위치 코어 출구 포트를 가진다. 스위치 코어 포트 각각은 인트라-서브래크 링크에 의해 스위치 포트 인터페이스 모듈(SPIM)(26)에 접속된다. 스위치 코어와 스위치 포트 인터페이스 모듈 사이의 통신에 대한 예는 1998년 11월 9일자로 출원된 미합중국 특허 출원 제09/188,265호, "Asynchronous Transfer Mode Switch"(이것은 본원에서 참조로 포함됨)에서 찾을 수 있다. 상호-노드(예컨대, 외부) 링크(28)에 접속되는 액세스 서브래크(22A)의 스위치 포트 인터페이스 모듈(SPIM)은 장치 보드(30)에 놓인다.
설명을 위해, 다단 ATM 노드(20)의 각 서브래크(22)는 스위치 코어(24A)의 입구측에 두 개의 스위치 포트 인터페이스 모듈(SPIM)(26A)을 가지며 출구측에 두 개의 스위치 포트 인터페이스 모듈(SPIM)(26A)을 가지는 것으로 도시되어 있다. 예컨대, 서브래크(22A1)에 있어서, 스위치 코어(24A1) 입구측의 장치 보드(30A1-1 및 30A-3)에는 각각 제 1 세트(set)의 스위치 포트 인터페이스 모듈 또는 유닛(SPIM)(26A-1 및 26A-3)이 제공된다. 제 2 세트의 스위치 포트 인터페이스 모듈 또는 유닛(SPIM)(26A1-2 및 26A1-4)은 스위치 코어(24A1)의 출구측에 제공된다. 스위치 포트 인터페이스 모듈(SPIM)(26A1-4)은 다단 ATM 노드(20)의 또 다른 (도시되지 않은) 서브래크(22)에 접속된다. 스위치 포트 인터페이스 모듈(SPIM)(26A1-2)은 주 서브래크(22M)에 접속되는데, 구체적으로 설명하면 주 서브래크의 스위치 포트 인터페이스 모듈(SPIM)(26M1-1)에 접속된다. 도 1에는, 편의를 위해 다른 액세스 서브래크(22A)가 비교 가능하게 참조되는 구성 부품을 갖는 것으로 도시된다. 그러나, 액세스 서브래크(22A)는 동일한 구조를 가질 필요없이, 각기 다른 수의 스위치 포트 인터페이스 모듈(SPIM)(26)이 그 위에 제공될 수 있으며 상기와 같은 스위치 포트 인터페이스 모듈(SPIM)(26)이 도시된 것과 다르게 접속될 수 있다는 것을 알아두어야 한다.
상기 언급된 바와 같이, 외부 링크(28)에 서비스를 제공하는 스위치 포트 인터페이스 모듈(SPIM)(26)은 상기 도시된 실시예에서 장치 보드(30)에 놓여있다. 장치 보드(30)의 한 예가 도 3에 도시되어 있다. 도 3을 보면, 장치 보드(30)는 스위치 포트 인터페이스 모듈(SPIM)(26) 뿐 아니라 하나 이상의 SPAS 사용자 자원(32)을 포함한다. 도 3에 도시된 소정의 실시예에서는, 상기와 같은 네 개의 SPAS 사용자 자원(32)이 도시되어 있다. SPAS 사용자 자원으로는, 예컨대 마이크로프로세서, 디지털 신호 처리기, ATM 또는 AAL 단말기 구성 부품, 또는 내선 단말기(extension terminal:ET) 등이 있다. 내선 단말기(ET)는 특히 다중-노드 네트워크에서 다단 ATM 노드(20)를 다른 ATM 노드에 (외부 링크(28)를 통해) 접속하는데 사용된다. 이하 기술된 변환 동작 및 성능 감시 동작과 같은 기능을 위해, 교환 단말기는 보편적으로 그 위에 프로세서("보드 프로세서" 또는 "BP"로 공지되어 있음)가 장착된다. 이하 설명되어 있는 바와 같이, 본 발명에 따르면 다단 ATM 노드(20) 가장자리의 장치 기판(30) 상의 보드 프로세서는 또한 태그 유닛(tagging unit)의 역할을 하며, 이러한 이유로 도 3의 보드 프로세서/태그 유닛을 BP/TU라 한다.
SPAS 사용자 자원(32) 각각은 SAI(SPAS Access Interface) 인터페이스(34)에 의해 장치 보드(30)의 스위치 포트 인터페이스 모듈(SPIM)(26)에 접속된다. 스위치 포트 인터페이스 모듈(SPIM)(26)은 하드웨어와 소프트웨어 두 가지 모두를 포함하며, 버퍼를 포함한 다양한 구성 부품을 가진다. 스위치 포트 인터페이스 모듈(SPIM)(26)에 대한 예는 다음과 같은 미합중국 특허 출원서(이들 모두 본원에서는 참조로 포함됨)에 나타나있다:[미합중국 특허 출원 SN08/893,507 "Augmentation of ATM Cell With Buffering Data"; 미합중국 특허 출원 SN08/893,677 "Buffering of Point-to-Point and/or Point-to-Multipoint ATM Cells"; 및 미합중국 특허 출원 SN08/893,479 "VP/VC Look-Up Function"]. 스위치 포트 인터페이스 모듈(SPIM)(26)은 ASCI(ATM Switch Core Interface) 인터페이스(36)에 의해 서브래크(22)의 스위치 코어(24)에 접속된다.
도 1은 주로 다단 ATM 노드(20)의 서브래크(22)를 도시한다. 그 서브래크(22) 외에, 다단 ATM 노드(20)는 또한 도 2에 도시된 바와 같은 다양한 관리기를 포함한다. 접속 설정 관리기(50)는 라우팅 태그 정보를 태그 유닛(BP/TU)(도 3참조)에 전송하는 것을 포함한 다수의 기능을 수행한다. 이하 기술된 바와 같이, 태그 유닛(BP/TU)은 ATM 노드에 입력되는 트래픽 셀을 포함하여 ATM 노드(20)를 통해 라우팅될 셀에 태그를 부가한다. 그 다음 설명된 바와 같이, 상기 태그는 ATM 노드(20)를 통한 셀 스위칭을 위해 착신 주소 목록 등을 포함한다. 노드 성능 감시 관리기(60)는 다단 ATM 노드(20)를 포함하는 다양한 스위치(예컨대, 서브래크)를 통한 셀 이동 감시를 제어한다. 이 외에도, 트래픽 제어 관리기(70)는 셀의 태그에 서비스 품질 표시자(indicator)를 삽입하는 기능을 포함한 다양한 기능을 수행한다.
접속 설정 관리기(50)와 노드 성능 감시 관리기(60)는 도 2에 도시된 SPAS 관리(SMI) 인터페이스(38)에 의해 SPAS에 접속된다. SPAS 관리(SMI) 인터페이스 (38)는 기본적으로 SPAS의 장애, 성능, 및 구성 관리를 처리한다. 접속 설정 관리기(50)와 노드 성능 관리기(60)는 다단 ATM 노드(20) 내의 임의의 편리한 위치에 놓일 수 있지만, 스위치 코어(24M)(도 1참조)에 접속된 소정의 장치 보드(30) 상의 주 프로세서(MP)에 놓이는 것이 바람직하다. 주 프로세서(MP)는 기본적인 다단 ATM 노드(20) 제어 기능을 갖는다.
도 2에 단일 블록으로 도시되어 있지만, 트래픽 제어 관리기(70)의 기능은 SPAS내에 놓인 다양한 프로세서에 의해 수행될 수 있다. 예컨대, 상기 기능은 예컨대 분산 방식으로 하나 이상의 보드 프로세서(BP)에 의해 또는 다단 ATM 노드(20)의 주 프로세서(MP)에 의해 처리될 수 있다. 따라서, BP의 한 가지 용도는 로컬 트래픽 제어 외에 로컬 장애 및 성능 감시 기능을 처리하는 것이라 할 수 있다.
SPAS 셀이 다단 ATM 노드(20)에 입력될 수 있기 전에, 트래픽 제어 관리기(70)는 SAI 인터페이스(34)를 통해 소정의 서비스 품질(QoS)과 트래픽 파라미터를 가진 두 개의 SAI 사이에 접속을 설정할 것을 요구한다. 접속 설정 요구는 SPAS에 의해 수신되어 접속 설정 관리기(50)로 전달된다. 접속 설정 관리기(50)는 접속을 위한 전달 목록을 두 태그 유닛(BT/TU)에 제공함으로써 응답한다. 전달 목록을 수신하는 두 개의 태그 유닛(BP/TU)은 접속에 필요한 두 개의 외부 링크(28)에 접속된 장치 보드(30) 상의 것이다. 전달 목록은 SPAS를 통한 셀의 스위칭과 라우팅에 이용될 목적지 주소 목록이다. 두 태그 유닛(BT/TU) 중 하나에 의해 수신된 전달 목록은 다단 ATM 노드(20)를 통해 한 방향으로 셀을 라우팅하는데 이용되고, 두 개의 태그 유닛(BP/TU) 중 나머지 하나에 의해 수신된 전달 목록은 다단 ATM 노드(20)를 통해 반대 방향으로 셀을 라우팅하는데 이용된다. 전달 목록은 두 태그 유닛(BP/TU)의 변환 테이블에 기록된다.
접속 설정 후, 접속에 참여한 ATM 셀이 외부 링크(28)로부터 수신되면, 태그 유닛(BP/TU)은 입중계 ATM 셀의 헤더로부터 VPI/VCI 및 링크 식별자를 얻는다. 이러한 파라미터를 이용하여, 태그 유닛(BP/TU)은 각자의 변환 테이블에 의뢰하여 셀에 대한 전달 목록을 얻는다. 이 외에도, 트래픽 제어 관리기(70)는 두 개의 파라미터, 특히 셀 크기와 QoS 표시자를 추가한다. 본원에서, 셀 크기 및 QoS 표시자와 함께 전달 목록은 "SPAS 태그"나 "라우팅 태그" 또는 간단히 "태그"로 공지되어 있다. 태그 유닛(BP/TU)은 SPAS 페이로드(도 4참조)인 전체 ATM 셀에 SPAS 태그를 추가하여 SPAS 셀을 형성한다. 각자의 SPAS 태그(82)를 가진 SPAS 셀은 SAI 인터페이스(34)를 거쳐 SPAS로 전달된다. SAI 인터페이스(34)는 SPAS 쪽의 사용자 면 인터페이스이다.
따라서, SAI 인터페이스(34)에 입력되기 전에, 전체 전달 목록(셀 크기 및 QoS 표시자와 함께)을 포함하는 SPAS 태그가 태그 유닛(BP/TU)에 의해 SPAS 셀의 페이로드에 추가된다. SPAS 태그는 SPAS를 통해 셀을 전달하는데 사용된다. SPAS 태그는 접속 종료점을 정한다. 그 다음, SPAS 접속은 멀티플렉싱된 ATM 접속과 같은 다수의 접속을 가질 수 있다.
태그 유닛(BT/TU)에 의해 부가된 SPAS 태그(82)를 가진 SPAS 셀(80)의 형식에 대한 예가 도 4에 도시되어 있다. SPAS 태그(82)는 SPAS 셀(80)의 페이로드(84)보다 우선한다. 도시된 실시예에서, SPAS 태그(82)는 7개의 옥텟을 가진다. 서비스 정보 옥텟(86)으로 공지된 제 1 옥텟은 상기 언급된 바와 같이 트래픽 제어 관리기(70)에 의해 발생된다. SPAS 태그(82)의 남은 6개의 옥텟은 전달 목록(88)이다.
서비스 정보 옥텟(86)은 다음과 같은 네 개의 필드, 즉 홀수(odd) 패리티 필드, 셀 크기 필드, 서비스 품질(QoS) 필드, 및 유형 필드를 갖는다. 유형 필드(1 비트)는 셀이 트래픽 셀인 경우 0값을 가지며, 유형 필드 내의 1값은 셀이 제어 셀 또는 그 밖의 다른 셀이라는 것을 나타낸다. QoS 필드(2비트)는 셀이 가장 낮은 지연 우선순위인 경우 0의 값을 가지며, 셀이 가장 높은 지연 우선순위인 경우 3의 값을 갖는다. 셀 크기 필드(4비트)는 0에서 9까지의 값을 갖는 부호를 그 안에 저장한다. 부호는 총 셀 크기와 셀 페이로드 크기 두 가지 모두를 표시한다. 셀 크기 부호의 의미는 다음 기술된 바와 같은 표 1을 참조하여 알 수 있다. 셀 크기 부호(12, 13, 14, 및 15)는 표 1에 도시되어 있지는 않는데, 이것은 연결된 셀에 대한 것이며, 그렇지 않은 경우에는 각각 부호(0, 1, 2, 및 3)와 동일한 의미를 갖는다.
서비스 정보 옥텟에 대한 셀 크기 부호화
셀 크기 부호 0 1 2 3 4 5 6 7 8 9
총 셀 크기 SPAS 페이로드 크기 AAL2' 페이로드 12 18 24 30 36 48 60 60 60 60 5 11 17 23 29 41 53 53 ATM-셀 ATM-셀 2 8 14 20 26 38 45 45 x x

상기 나타나있는 바와 같이, 전달 목록(88)은 다단 ATM 노드(20)를 통한 SPAS 셀 스위칭과 같은 라우팅에 사용될 목적지 주소 목록이다. 상기 설명된 실시예에서, 전달 목록(88)은 6 개의 옥텟을 수용한다. 이하에 설명된 바와 같이, 전달 목록(88)의 옥텟은 팝업(pop up) 동작을 이용하여 전달 목록에 걸쳐 시프트된다. 전달 목록(88)의 6 개의 옥텟 모두 동일한 형식으로 되어 있으며, 각각 형식 필드, 주소 필드, 및 패리티 비트를 갖는다. 형식 필드(1 비트)는 주소 필드 내의 6비트 값의 값이 물리적 스테이지(stage)의 주소(즉, 주소 필드의 6 비트 주소는 물리적 출력에 직접적으로 상응함)이면 0의 값을 갖는다. 형식 필드(1 비트)는 주소 필드 내의 값이 물리적 주소 이외의 것에 이용된다면 1의 값을 갖는다.
전달 목록(88) 내의 한 옥텟의 형식 필드(1 비트)가 0 값을 가지면, 주소 필드 내의 값은 다단 ATM 노드(20) 내의 물리적 주소를 나타낸다. 상기 설명된 예에서, 상기 주소는 스위치 포트 인터페이스 모듈(SPIM)(26)의 주소이므로, 보편적으로 유토피아 주소이다.
전달 목록(88)내의 한 옥텟의 형식 필드(1 비트)가 1의 값을 가지면, 주소 필드 내의 값 또는 논리 주소(예컨대, 연산 부호)는 소정의 동작을 나타내는 의미를 갖는다. 이들 논리 주소의 의미는 옥텟이 짝수(even) 서브 스테이지인지 홀수 서브 스테이지인지 여부에 의존한다. 짝수 스테이지(예컨대, 2, 4 및 6 스테이지)에 대한 상기 논리 주소의 의미가 표 2에 나타나있다. 홀수 서브 스테이지(예컨대, 1, 3 및 5 서브 스테이지)에 대한 상기 논리 주소의 의미는 도 3에 나타나있다. 형식 한 유형의 옥텟에 대한 주소 필드내의 논리 주소값은 이들이 처리되는 지점에서만 유효하다는 것을 알아두어야 한다.
전달 목록의 짝수 서브 스테이지에 대한 논리 주소 의미
스테이지 필드 내의 논리 주소값 의미
0 1 2 3 4 5-30 31 32-50 51-59 60-63 최고 효과의 브로드캐스트(broadcast) 보장된 브로드캐스트 멀티캐스트(multicast) 테이블 1, 전체 멀티캐스트 테이블 멀티캐스트 테이블 2, 제한된 멀티캐스트 테이블 멀티캐스트 테이블 3, 제한된 멀티캐스트 테이블 제한된 멀티캐스트 접속을 위해 확보된다 "널(null)" 표시; 셀은 이 정도에 도달하는 경우 종료한다. 부호는 라우팅에 참여하지 않는 위치, 예컨대 단 하나의 서브래크만 가로지르는 경우 삽입된다. 멀티캐스트 테이블을 위해 확보된다 MP/BT가 SPIM으로 신분을 확인하는 경우의 기능상의 주소 유형. 부합하지 않는다면, 부호 중 어느 것은 또한 트래픽 셀이 더 브로드캐스트된다는 것을 나타낼 수 있다. SPIM HW를 위해 확보되면, 셀이 종단점에서 SPIM 내부 이용을 위한 것임을 나타낸다. 예컨대, 장애 및 성능 관리(흐름 제어 포함)
전달 목록내의 홀수 서브 스테이지에 대한 논리 주소 의미
스테이지 필드내의 논리 주소값 의미
0 1 2 3 4 5-30 31 32-63 최고 효과의 브로드캐스트 보장된 브로드캐스트 멀티캐스트 테이블 1, 전체 멀티캐스트 테이블 멀티캐스트 테이블 2, 제한된 멀티캐스트 테이블 멀티캐스트 테이블 3, 제한된 멀티캐스트 테이블 제한된 멀티캐스트 테이블을 위해 확보된다 "널" 표시; 셀은 이 정도에 도달하는 경우 종료한다. 셀은 라우팅에 참여하지 않는 위치, 예컨대 단 하나의 서브래크만 가로지르는 경우 삽입된다. 주소 접근된 목적지 링 서브래크를 가진 링형 토폴로지를 나타낸다
따라서, 본 발명 예에서, 각자의 전달 목록(88)을 가진 SPAS 태그(82)는 6개 서브 스테이지의 SPAS 계층 구조를 지원한다. 각 서브 스테이지에는 최대 64개의 출력이 확인될 수 있다. 상기 나타나있는 바와 같이, 전달 목록(88)은 주 스위치에 접속된 액세스 서브래크 스위치를 가진 구조를 목표로한다(그러나, 이것으로 제한되지는 않음). 한 서브래크(22)(예컨대, 서브래크(22))가 전달 목록(88)의 두 개의 서브 스테이지를 소비하는 것으로 간주된다. 전달 목록(88) 내의 짝수와 홀수 쌍의 서브 스테이지 중 제 1 서브 스테이지는 서브래크 내의 출력 보드를 어드레스하고, 제 2 서브 스테이지는 하나 또는 두 개의 "멀티-물리적(multiphy) 유토피아" 링크에 접속된 장치를 어드레스한다.
도 4의 형식을 가진 SPAS 셀(80)에 대하여 상기 설명된 바와 같이, 전달 목록(88) 내의 각 서브 스테이지 또는 옥텟은 목적지, 소스 또는 널 주소를 포함하는 주소 필드를 갖는다. 옥텟의 주소 필드 내의 목적지 주소는 라우팅 용도로 이용된 후, 셀이 나온 주소(즉, 소스 주소)와 교체된다. 접속이 그 목적지에 도달하는데 전체 전달 목록(88)을 이용하지 않는다면, 예컨대 단 두 개의 서브래크만 가로지른다면, 남은 두 서브 스테이지는 "널"이다. 스위치 포트 인터페이스 모듈(SPIM)(26)이 전달 목록(88)의 맨 위에서 소스 주소 또는 널을 검출하면, 셀은 버려진다.
SPAS로의 입력시, SPAS를 통한 라우팅에 이용될 전달 목록(88) 내의 모든 주소 필드는 정당한 목적지 주소로 점유될 수 있다. 라우팅 체인이 전체 가능한 구조보다 더 짧다면, 전달 목록(88) 내의 나머지 옥텟의 주소 필드는 널로 설정된다. 널이 전달 목록(88) 맨 위에 있다면, 이것이 검출되어 셀이 버려진다. 전달 목록(88) 내의 각 옥텟의 형식 필드와 관련하여 상기 나타나있는 바와 같이(도 4 참조), 주소 필드의 값은 물리적 주소 또는 논리적 주소일 수 있다. 전달 목록(88) 옥텟의 주소 필드의 물리적 주소는 출력을 정확히 나타내어, 옥텟에 상응하는 서브 스테이지에 정규 포인트간(point-to-point) 접속에 사용된다. 전달 목록(88) 내의 옥텟의 형식 필드가 주소 필드의 값이 논리적 주소임을 나타내면, 상기 논리 주소는 다른 다양한 동작에 사용된다(표 2와 표 3 참조).
각 라우팅 서브 스테이지에서는 전달 목록(88) 맨 위에 있는 주소 필드의 목적지 주소가 사용된다. 소정의 옥텟에 대한 목적지 주소기 사용된 후, 전달 목록(88)은 한 단계 푸쉬 업(push up) 또는 팝업 되며, 팝업된 옥텟과 관련된 소스 주소가 전달 목록(88) 마지막 옥텟의 주소 필드에 삽입된다. 상기 삽입된 소스 주소가 표시되어, 무한 루프가 발견될 수 있다. 소스 주소가 전달 목록(88)의 맨 위에서 검출되면, 진체 SPAS 셀이 버려진다. 소스 주소는 물리적 소스를 의미한다. 팝핑된 옥텟의 형식 필드 비트는 전달 목록(88)의 마지막 옥텟에 복사된다(따라서, 마지막 옥텟의 형식 필드는 팝핑된 옥텟의 이전 주소 필드값이 물리적 주소였는지 또는 논리적 주소였는지를 나타냄). 홀수 패리티가 정당한 목적지 주소에 이용되는 반면, 짝수 패리티는 물리적 자원 주소에 이용된다. 짝수 패리티가 디멀티플렉싱 지점에서 검출된다면, 이것은 "널"로 간주되며, 전체 SPAS 셀은 무효인 것으로 판명된다.
도 5는 도 1의 다단 ATM 노드(20)를 간략화한 것으로서, 주 서브래크(22M)와 두 개의 액세스 서브래크(22A1 과 22A2)만을 도시한다. 상기 간략화된 도 5는 다단 ATM 노드(20)를 통한 SPAS 셀 블록 또는 스트림의 소정의 이동 루트(route)를 나타내는 것이다. 이동 루트는 SPAS 셀이 액세스 서브래크(22A1)의 스위치 포트 인터페이스 모듈(SPIM)(26A-1)로 향하는 입구 SAI 인터페이스(34)에서 시작된다. 스위치 포트 인터페이스 모듈(SPIM)(26A-1)로부터, 셀은 코어(24A1)를 통해 스위치 포트 인터페이스 모듈(SPIM)(26A-2)로 진행한다. 스위치 포트 인터페이스 모듈(SPIM)(26A-2)은 주 서브래크(22M)의 스위치 포트 인터페이스 모듈(SPIM)(26M-1)로의 전송 링크에 셀을 인가한다. 스위치 포트 인터페이스 모듈(SPIM)(26M-1)로부터, 셀은 코어(24M)를 지나 스위치 포트 인터페이스 모듈(SPIM)(26M-2)로 라우팅된다. 스위치 포트 인터페이스 모듈(SPIM)(26M-2)에서, 셀은 서브래크(22A2)의 스위치 포트 인터페이스 모듈(SPIM)(26A2-1)로의 전송 링크에 인가된다. 스위치 포트 인터페이스 모듈(SPIM)(26A2-1)로부터, 셀은 코어(24A2)를 통해 스위치 포트 인터페이스 모듈(SPIM)(26A2-2)로 라우팅된다. 스위치 포트 인터페이스 모듈(SPIM)(26A2-2)로부터, 셀은 출구 SAI 인터페이스(34)에 인가됨으로써, 다단 ATM 노드(20)를 빠져나간다. 따라서, 상기와 같은 방식으로 다단 ATM 노드(20)를 통해 라우팅된 셀에 대한 전달 목록(88)의 6 옥텟 중 처음 다섯개의 주소 필드는 다음과 같은 각각의 SPIM: 26A1-2;26M-1;26M-2;26A2-1;26A2-2 에 대한 물리적 주소를 갖는다. 제 6옥텟은 정당한 목적지 주소를 출구 SAI 인터페이스(24) 밖으로, 즉 다단 ATM 노드(20) 밖으로 전달한다.
도 5a는 디멀티플렉싱이 발생하는 디멀티플렉싱 지점(D), 즉 각 코어(24)의 출구와 각 서브래크(22)의 스위치 포트 인터페이스 모듈(SPIM)(26)의 소정의 모듈의 입구를 도시하는 것이다. SPAS 태그(82)는 "P"로 표시된 지점, 예컨대 디멀티플렉싱 지점(D)이 지난 후 한 단계 팝 업 또는 푸쉬 업된다. 유사한 방식으로, 도 5b는 각 코어(24)의 입구와 소정의 스위치 포트 인터페이스 모듈(SPIM)(26)의 입구에 놓인 멀티플렉싱 지점("M")의 위치를 도시한다. 소스 주소는 푸쉬 지점에서 가장 가까운 이전의 멀티플렉싱 지점으로부터의 물리적 주소이다. 이와 같은 방법으로, 전체 소스 주소 목록이 형성된다(SAI 주소 제외). 소스 주소 전달 목록은, 예컨대 임의의 SPAS 접속, 단말간이나 임의의 소정의 세그먼트 상의 성능 감시와 같은 다양한 용도로 사용될 수 있다. 멀티플렉싱 지점은 SPAS 태그(82)에 의해 제어되지 않는다. 따라서, SPAS 셀은 항상, SPAS 태그(82)가 동작하는 그 다음 디멀티플렉싱 지점으로 라우팅된다. SAI 인터페이스(34)를 지나는 SPAS 셀은 적어도 두 개의 멀티플렉싱 지점(M), 두 개의 디멀티플렉싱 지점(D), 및 하나의 푸쉬 지점(도 5a 와 5b 참조)을 지나야 한다. 따라서, 상기 설명된 실시예에서는, 최대 5개의 변환 지점(T)(예컨대, 목적지 주소가 팝업되는 지점)이 가능하다(도 5c 참조). 목적지 주소가 팝업됨에 따라, 전달 목록(88)의 마지막 옥텟은 상기 기술된 바와 같이 소스 주소로 채워진다. 따라서, 전달 목록(88)에 형성되는 소스 주소 목록은 성능 감시에 참여하는 SPAS 접속을 품질을 감시하는데 사용될 수 있다.
본 발명의 성능 감시 목적은 노드 성능 감시 관리기(60)에 의해 용이해지는 바와 같이, 예컨대 다단 ATM 노드(20)의 적어도 일부를 통해 라우팅되는 규정된 셀 스트림과 같은 데이터 블록에 대한 접속 품질을 검사하는 것이다. 품질은 예컨대 셀 손실 또는 비트 오류율을 의미할 수 있다. 본 발명의 성능 감시를 구현하기 위해, 노드 성능 감시 관리기(60)는 SPAS에 설정된 다양한 감시 지점과 관련하여 동작한다. 이하 설명되어 있는 바와 같이, 성능 감시는 SPAS를 통한 셀의 전체 이동 루트, 또는 SPAS를 통한 셀 이동 루트의 하나 이상의 세그먼트에 대하여 수행될 수 있다. 감시는 정해진 데이터 블록 및 세그먼트내의 모든 셀 크기에 모인 SPAS 셀(80)의 페이로드(84) 상에서 이루어진다.
도 5d는 노드 성능 감시 관리기(60)에 의해 이용된 SPAS 내의 다양한 잠정적인 감시 지점을 도시한다. 잠정적인 감시 지점은 감시 시작점(MSP); 감시 시작/종료점(MS/EP);및 감시 종료점(MEP)을 포함한다. 성능 감시는 SPAS 내부의 감시 시작점(MSP)과 감시 시작/종료점(MS/EP) 중 임의의 지점에서 시작하여, SPAS 내부의 감시 시작/종료점(MS/EP)과 감시 종료점(MEP) 중 임의의 지점에서 끝날 수 있다. 이것을 염두해두면, 도 5d는 또한, 세그먼트가 정해져 노드 성능 감시 관리기(60)에 의해 SPAS에서 감시되는 방법에 대한 네 가지 시나리오를 설명한다. 상기 제 1 시나리오는, SPAS 내의 모든 가능한 (5개) SPIM-SPIM 경로가 개별적인 세그먼트로 정해진다는 것을 나타낸다. 제 2 시나리오는 두 개의 세그먼트가 정해지고 감시된다는 것을 나타는데, 상기 각 세그먼트는 서브래크의 제 1 SPIM에서 그 다음 서브래크의 제 1 SPIM까지이다. 제 3 시나리오는 SPIM(26M-1)에서 SPIM(26A2-2)까지로 정해진 세그먼트를 나탄내다. 제 4 시나리오는 SPAS를 지나는 셀의 전체 경로로 정해지는, 즉 SPAS(26A1-1)에서 SPAS(26A2-2)까지의 세그먼트를 나타낸다.
세그먼트가 짧을수록, 더 많은 SPAS 접속이 상기 세그먼트를 통과할 수 있다. 이것은 감시 시작점 전에 멀티플렉싱 지점이 있고 감시 종료점 다음에 디멀티플렉싱 지점이 있기 때문이다. SAI(입구)에서 SAI(출구)를 연결하는 최대 세그먼트는 단지 해당 SAI를 지나는 접속을 유지할 수 있다.
세그먼트가 노드 성능 감시 관리기(60)에 의해 감시되면, 상기 세그먼트 상에서 멀티플렉싱되는 모든 SPAS 접속과 상위 계층 접속(예컨대, ATM 접속)은 세그먼트를 포함하는 전달 목록(88)의 서브 스테이지에 대한 규정된 서비스 품질(QoS), 시작점에서의 정당한 물리적 목적지 주소, 및 종료점에서의 정당한 소스 주소를 가지기만 한다면 감시된다. 정당하기 위해서, 물리적 주소가 적어도 하나의 서브 스테이지를 포함해야 한다.
노드 성능 감시 관리기(60)의 제어하에 수행된 감시 동작에 있어서, 데이터 블록은 참여하지 않은 시작 셀과 정지 셀에 의해 경계가 정해진다(이것은 SPAS 제어 셀과 관련하여 이어서 더 상세히 기술됨). 시작 셀과 정지 셀 사이의 정당한 모든 셀의 품질(트래픽 셀과 그 밖의 셀)이 감시된다.
노드 성능 감시 관리기(60)에 의해 관리된 감시 동작의 설정은 세 가지 단계 - 즉, 작동 단계; 감시 단계; 및 보고 단계를 가진다. 각 단계에 대해 논의하기 전에, 우선 성능 감시를 위한 작동 지점과 작동 해제 지점에 대해 언급한다. 도 5e는 특히 상기 논의된 실시예와 관련하여 가능한 작동 지점과 작동 해제 지점을 도시한다. 도 5e는 다음과 같은 가능한 지점: 즉, 작동 지점(AP); 작동/보고 지점(A/RP); 및 보고 지점(RP)의 위치를 도시하고 있다. 도 5e로부터, SPIM(26A1-1)은 작동 지점(AP)의 역할만 할 수 있고; SPIM(26A2-2)은 보고 지점(RP)의 역할만 할 수 있으며; SPIM(26A1-2 와 26M-2)은 작동 지점 또는 보고 지점의 역할, 예컨대 작동/보고 지점(A/RP)의 역할을 할 수 있다는 것을 알 수 있다. 작동 지점은 노드 성능 감시 관리기(60)의 관리하에 성능 감시를 시작하고 세그먼트 크기를 정할 수 있는 지점이다. 작동 지점은 단지 동일한 SPIM에서 시작하는 세그먼트를 정할 수 있다. 마찬가지로, 보고 지점도 단지 동일한 SPIM의 감시 종료점에 영향을 미칠 수 있다.
작동 및 보고 지점의 기능은 도 6을 참조하여 알 수 있다. 도 6은 특히 감시된 세그먼트의 종료점에 놓이는 두 개의 SPIM(26)을 도시한다. 도 6에 있어서, SPIM(260)을 발신 SPIM이라고 하는 반면, SPIM(26T)을 착신 SPIM이라고 한다. 감시되는 세그먼트는 SPAS 내의 임의의 가능한 세그먼트, 예컨대 도 5d에 도시된 세그먼트 중 어느 하나일 수 있다. SPIM(260 과 26T) 각각은 보드 프로세서(BP)와 하드웨어(HW)를 갖는 것으로 도시되어 있다. SPIM(260)은 자신의 보드 프로세서(BP)에 작동 지점(AP)을 가지며 하드웨어에 감시 시작점(MSP)을 갖는 것으로 도시되어 있다. 마찬가지로, SPIM(26T)은 자신의 보드 프로세서(BP)에 보고 지점(RP)을 가지며 하드웨어에 감시 종료점(MEP)을 갖는다. SPIM(260 과 26T)은 각자의 서브래크(22)에 놓여있는 것으로 도시되어 있는데, 각 서브래크(22)는 스위치 코어(ASCM)(24)를 갖는다.
전달 목록(88)이 한 쌍의 목적지 주소로 형성되므로, 감시 제어 신호는 인터페이스(23)를 연결하기 위해 양쪽 서브래크의 ASCM(스위치 코어)을 가로질러야 한다(도 6 참조). SPIM(260 과 26T)의 보드 프로세서(BP)가 노드 성능 감시 관리기(60)의 관리하에 감시를 수행한다. 도 6을 보면, 단계 1(작동 단계)과 단계 3(보고 단계)의 모든 제어 신호는 SPIM(260)과 SPIM(26T)의 보드 프로세서 간에 직접 전달된다. 단계 2(감시 단계)에서, 시작 및 정지 신호("시작" 및 "정지" SPAS 제어 셀과 관련하여 다음에 더 상세히 기술됨)도 감시 시작점(MSP)과 감시 종료점(MEP)에 의해 인지된다. 감시된 접속은 단지 감시 지점에 의해, 그리고 감시 기간 동안에만 인지된다.
발신 SPIM(260)과 착신 SPIM(26T)의 보드 프로세서는 SPAS 성능 감시 제어 셀, "감시 관리 셀", "SPAS 제어 셀" 또는 간단히 "제어 셀"로 공지된 소정의 셀을 이용하여 상호 통신한다. SPAS 성능 감시 제어 셀 형식의 예가 도 8에 도시되어 있다. 설명된 실시예에서, 각 SPAS 성능 감시 제어 셀의 길이는 30 옥텟이다. 상기 실시예에서, SPAS 성능 감시 제어 셀은 다섯 개의 필드: 즉, 헤더 필드(8-1); 성능 감시 부호 필드(8-2); 상관 필드(8-3); 데이터 필드(8-4); 및 CRC 필드(8-5)를 가진다. 헤더 필드(8-1)와 데이터 필드(8-4)를 제외한 모든 것은 길이가 단지 1옥텟인데, 헤더 필드(8-1)는 7 옥텟이며 데이터 필드(8-4)는 20 옥텟이다. SPAS 성능 감시 제어 셀의 헤더 필드(8-1)는 트래픽 셀을 또한 태그하는 태그 유닛(BP/TU)에 의해 부가된 바로 그 태그이다.
각자의 성능 감시 부호 필드(8-2) 내의 값으로 나타나있는 바와 같이, SPAS 성능 감시 제어 셀은 세 가지 유형 중 하나일 수 있다. 성능 감시 부호가 0의 값을 갖는다면, SPAS 성능 감시 제어 셀은 성능 감시가 작동되었음을 나타낸다. 작동 SPAS 성능 감시 제어 셀은 각자의 데이터 필드(8-4)에 감시 종료점에 의해 이용될 비교 데이터를 전달하며, 전달 목록(88)의 어느 부분이 감시되는지와 감시에 대한 서비스 품질(QoS) 파라미터를 나타낸다. "비교 데이터"에 의해, 각자의 감시 동작을 설정하기 위해 착신 SPIM(26T)에 의해 이용될 전체 전달 필드의 내용이 언급된다.
성능 감시 부호가 1의 값을 갖는다면, SPAS 성능 감시 제어 셀은 착신 SPIM(26T)으로부터 전송되어 착신 SPIM(26T)이 감시 기능을 수용하는지 여부를 나타내는 "응답" 셀이다. 성능 감시 부호가 1의 값을 가진다면, SPAS 성능 감시 제어 셀은 착신 SPIM(26T)에서 발신 SPIM(26O)으로 전송되며 감시 종료점(MEP)에 모인 감시 데이터를 각자의 데이터 필드(8-4)에 가진 "결과" 셀이다.
도 7은 세 단계 - 즉, 작동 단계; 감시 단계; 및 보고 단계를 나타내는 성능 감시의 예를 제공한다. 이벤트(7-1)일 때, 노드 성능 감시 관리기(60)는 성능 감시 개시 신호를 발신 SPIM(26O)의 보드 프로세서로 전송한다. 이벤트(7-1)가 작동 단계를 시작한다.
작동 단계 부분으로서, 발신 SPIM(26O)의 보드 프로세서(BP)는 작동 SPAS 성능 감시 제어 셀을 이벤트(7-2)로서 착신 SPIM(26T)의 보드 프로세서(BP)로 전송한다. 작동 SPAS 성능 감시 제어 셀은 자신의 필드(8-2)(도 8참조)에 0의 성능 감시 부호를 가지며, 감시를 위한 비교 데이터로 이용될 전체 전달 목록은 물론 감시에 관련된 서비스 품질(QoS) 파라미터를 자신의 데이터 필드(8-4)에 가지고 있다. 이와 동시에, 발신 SPIM(26O)은 감시 단계의 시작점(MSP)에 하드웨어 자원을 준비한다(이벤트 7-3으로 표시된 바와 같음). 이벤트(7-3)의 준비라 함은 감시 시작점(MSP)이 (1) 감시될 세그먼트상에서의 감시를 각각 시작하고 정지하는 시작 제어 셀과 정지 제어 셀을 조사하는 것, 및 (2) [시작 제어 셀과 정지 제어 셀 사이에] 작동시 비교 데이터에 따라 규정된 소정의 전달 목록 패턴과 소정의 QoS 파라미터 두 가지 모두를 자신의 전달 목록(88)에 가지는 셀을 조사하는 것을 시작함을 의미한다.
이벤트(7-2)로서 전송된 작동 SPAS 성능 감시 제어 셀 수신시, 착신 SPIM(26T)의 보드 프로세서(BP)는 작동 SPAS 성능 제어 셀(특히, 전체 전달 목록과 서비스 품질 표시자를 포함하는 데이터 필드(8-4)[도 8참조])의 내용을 분석하여, 착신 SPIM(26T)이 발신 SPIM(26O)에 의해 요구된 성능 감시에 참여할 수 있는지 여부를 판정한다. 성능 감시에 참여할 수 없는 이유로는, 목표로 정한 착신 SPIM(26T)에서의 자원 결여, 또는 스위치 포트 인터페이스 모듈(SPIM)(26)의 현재 자원이 다른 활성 성능 감시나 그 밖의 동작에 의해 점유된다는 것을 들 수 있다. 착신 SPIM(26T)이 성능 감시에 참여할 수 있다고 판정하면, 스위치 포트 인터페이스 모듈(SPIM)(26)은 이벤트(7-3)로 나타나있는 바와 같이 상기와 같은 참여를 위한 자원을 준비한다. 이벤트(7-3)의 준비는 착신 SPIM(26T)의 하드웨어(HW)에게 그 감시 종료점(MEP)이 참여 셀에 대한 전달 목록(88)의 선택된 부분에 소정의 소스 주소와 QoS를 가진 SPAS 태그(82)를 조사하도록 권하는 것은 물론, 감시 시작과 정지를 나타내는 전달 목록(88)의 소정의 부호를 경계할 것을 권하는 착신 SPIM(26T)의 보드 프로세서(BP)를 필요로 한다. 착신 SPIM(26T)은 또한 착신 SPIM(26T)이 성능 감시에 참여하는지 여부를 나타내는 이벤트(7-4)로서 응답 SPAS 성능 감시 제어 셀을 발신 SPIM(26O)에 전송한다. 상기 나타나있는 바와 같이, 응답 SPAS 성능 감시 제어 셀은 자신의 성능 감시 부호 필드(8-2)에 1의 값을 갖는다(도 8 참조).
착신 SPIM(26T)으로부터 응답 SPAS 성능 감시 셀을 수신하면, 감시 단계가 시작된다(도 7 참조). 감시 단계에서 일반적으로, 감시 시작점(MSP)은 착신 SPIM(26T)과 같은 소정의 감시 종료점(MEP)까지 내내 전달 목록(88)에 공통의 물리적 목적지 주소를 갖는 SPAS 셀 블록에 대한 검사 데이터를 생성한다. 감시 단계에서, 발신 SPIM(26O)의 감시 시작점(MSP)과 착신 SPIM(26T)의 감시 종료점(MEP) 모두는 자신의 소정의 패턴에 대해 수신된 SPAS 셀의 SPAS 태그(82), 특히 그것의 전달 목록(88)을 조사할 준비가 되어 있다. 감시 시작점(MSP)은 전달 목록(88)의 적절한 옥텟 내의 소정의 목적지 주소를 조사하는 반면, 감시 종료점(MEP)은 발신 SPIM(26O)을 식별하는 소스 주소를 조사하므로, 감시 시작점(MSP)에 의해 조사된 패턴은 감시 종료점(MEP)에 의해 조사된 패턴과 동일하지 않다.
이제, 감시 단계를 좀 더 상세히 기술하면, 노드 성능 감시 관리기(60)의 관리하에, 발신 SPIM(26O)은 SPAS 태그(82)의 전달 목록(88) 내의 2 옥텟의 주소 필드에 두 인스턴스(instance)의 시작 부호, 즉 "62" 값을 포함하는 SPAS 제어 셀을 발생시킨다(표 2참조). 2옥텟 중 어느 것에 시작 부호가 포함되는지는 감시 종료점의 위치에 의존하며 상응한다. 즉, 전달 목록에서, 시작 부호는 시작 부호에 따를 것으로 여겨지는 SPIM에 상응하는 두 위치(예컨대, 두 개의 서브 스테이지)에 대체된다. 시작 부호를 포함하는 SPAS 제어 셀이 감시 시작점(MSP)에서 검출되면, 발신 SPIM(26O)에서 감시가 시작된다. 또한, 감시가 시작될 것이라는 것을 시작 부호로부터 발견하였다면, 감시 시작점(MSP)은 전달 목록으로부터 시작 부호의 제 1 인스턴스를 제거하여, 그 대신 감시 시작점의 주소를 대체한다. 이러한 대체와 관련하여, SPIM은 관련된 자신의 로컬 보드 프로세서(도 6참조)에 의해 작동 중 저장되는 상관값을 조사하며, 상기 상관 값은 SPIM 내의 위치에 대한 실제 태그값이다. 이와 같은 방법으로, 감시 시작점(MSP)의 주소가 SPAS 셀(이것은 여전히 시작 부호의 제 2 인스턴스를 포함함)과 이어진다.
도 7은 시작 부호를 가진 상기와 동일한 SPAS 제어 셀에 대해 발신 SPIM(260)에서 착신 SPIM(26T)까지의 전송을 이벤트(7-5)로 도시한다. 시작 부호의 제 2 인스턴스를 포함하는 상기와 동일한 SPAS 제어 셀이 감시 종료점(MEP)에서 검출되면, 착신 SPIM(26T)에서 감시가 시작된다. 감시 종료점(MEP)에 상응하는 전달 목록 내의 위치에 시작 부호(이것의 제 2 인스턴스) 존재함으로써, 착신 SPIM은 자신이 감시 종료점이라는 것을 파악할 수 있다. 감시 시작점(MSP)에서 수행된 것과 동일한 방식으로, 착신 SPIM은 시작 부호의 인스턴스를 착신 SPIM의 주소와 교체하여, 이제 SPAS 셀이 완전한 전달 목록으로 이어질 수 있다.
발신 SPIM(26O)에서 착신 SPIM(26T)까지의 또 다른 SPAS 셀(이것은 트래픽 셀일 수 있으며 다른 SPAS 제어 셀을 포함할 수 있음) 흐름이 이벤트 7-6으로 나타나있다(또한 도 9참조). SPAS 셀은 임의의 승인된 크기일 수 있다(도 4의 서비스 정보 옥텟(86)의 셀 크기 필드에 대한 설명 참조). 감시 데이터는 각자의 전달 목록(88) 내의 비교 데이터 패턴을 이용하여 각 SPAS 셀에 대한 발신 SPIM(26O)과 착신 SPIM(26T) 두 가지 모두에서 발생된다.
SPAS 셀이 감시 동작의 이벤트 부분(7-6)으로서 발신 SPIM(26O)에서 착신 SPIM(26T)까지 전송되는 동안(도 7과 9참조), 감시 데이터가 착신 SPIM(26O)과 발신 SPIM(26T) 두 가지 모두에 유지된다. 감시 데이터는 다수의 통상적인 형태일 수 있지만, 셀 카운트, 및/또는 상기 모든 셀에 대한 총 검사 합을 이용하여 페이로드(84)의 내용에 대한 완전성 검사(integrity check)가 바람직하다.
노드 성능 감시 관리기(60)의 관리하에, 적절한 시간에 발신 SPIM(26O)은 SPAS 태그(82) 전달 목록(88)의 2 옥텟의 주소 필드에 정지 부호, 즉 "63" 값을 포함하는 SPAS 제어 셀을 발생시킨다. 두 인스턴스의 시작 부호를 이용함에 따라, 감시 시작점(MSP)과 감시 종료점(MEP)에 상응하는 전달 목록 내의 서브 스테이지에서 두 인스턴스의 정지 부호가 발생한다. 정지 부호를 보유한 SPAS 제어 셀이 감시 시작점(MSP)에서 검출되면, 발신 SPIM(26O)은 감시 데이터 수집을 정지하고, 정지 부호의 제 1 인스턴스를 감시 시작점(MSP) 주소와 교체한다. 정지 부호의 제 2 인스턴스를 여전히 보유하고 있는 SPAS 제어 셀은 착신 SPIM(26T)로 전송된다(도 7의 이벤트(7-7)로 나타나있는 바와 같음). 정지 부호의 제 2 인스턴스를 보유하고 있는 SPAS 제어 셀이 감시 종료점(MEP)에 수신되면, 착신 SPIM(26T) 또한 감시 데이터 수집을 중단하고 정지 부호의 제 2 인스턴스를 감시 종료점(MEP) 주소와 교체한다. 본질적으로, 발신 SPIM(26O)과 착신 SPIM(26T)에서 수집된 성능 감시 데이터는 고정된다. 발신 SPIM(26O)의 보드 프로세서(BP)와 착신 SPIM(26T)의 보드 프로세서(BP) 두 가지 모두 감시 데이터 결과를 발생시킨다(각각 이벤트(7-8)와 이벤트(7-9)로 도시되어 있음). 감시 데이터 결과를 발생시키는데 있어서, SPIM의 보드 프로세서(BP)는 감시 데이터를 내부에 저장한 레지스터를 판독한다.
감시 데이터 결과 생성을 완료하면, 착신 SPIM(26T)의 보드 프로세서(BP)는 착신 유닛 보고로서 또한 공지되어 있는 결과 보고를 발신 SPIM(26O)의 보드 프로세서(BP)로 발생시킨다(이벤트(7-10)). 결과 보고는 상기 기재된 바와 같이 보고 SPAS 성능 감시 제어 셀에 포함된다. 특히, SPAS 성능 감시 제어 셀의 데이터 필드(8-4)는 감시 종료점(MEP)에 수집된 감시 데이터 결과를 포함한다.
착신 SPIM(26T)로부터 보고 SPAS 성능 감시 제어 셀을 수신하면, 발신 SPIM(26O)의 보드 프로세서(BP)는 분석을 수행하여 착신 SPIM(26T)으로부터의 수신 결과를 자신의 결과와 비교한다(이벤트(7-11)로 나타나있는 바와 같음). 발신 SPIM(26O)은 상기 분석에 따른 결론을 전개하여, 결론 보고를 노드 성능 감시 관리기(60)로 전송한다(이벤트(7-12)로 나타나있는 바와 같음). 이미 설명된 바와 같이, 노드 성능 감시 관리기(60)는 다단 ATM 노드(20)의 주 프로세서에 놓일 수 있다.
상기 보고 방식에 대한 선택적인 것으로, 착신 SPIM(26T)과 발신 SPIM(26O) 모두, 자신의 성능 감시 데이터 결과를 노드 성능 감시 관리기(60)로 개별적으로 전송할 수 있어 노드 성능 감시 관리기(60)가 분석을 수행할 수 있다.
이제 표 1을 참조하면, 서비스 정보 옥텟(86)의 셀 크기 부호 각각은 총 셀 크기, SPAS 페이로드 크기, 및 AAL2' 페이로드 크기를 포함하는 크기 집합을 규정한다. AAL2'(또한, AAL2 프라임으로 기록됨)는 1998년 11월 9일 제출된 미합중국 특허 출원 제 09/188,102 호 "Asynchronous Mode Transfer System"(이것은 본원에서 참조로 포함됨)에 기술되어 있는 소정의 프로토콜이다. AAL2 프라임(AAL2')은 ATM 셀 페이로드 내에 전달되는 AAL2 패킷이 전체 패킷일 것과, ATM 페이로드가 AAL2-유형 시작 필드를 가지지 않을 것을 요구한다. AAL2 프라임 프로토콜에 단 하나의 전체 AA2 패킷이 ATM 셀 페이로드마다 전달되는 것이 바람직하다. AAL2는 ITU 권고안 I.363.2에 의해 규정된 표준이라는 것을 상기한다. AAL2 패킷은 3옥텟 패킷 헤더는 물론 패킷 페이로드를 포함한다. AAL2 패킷 헤더는 8비트의 채널 식별자(CID), 6비트 길이의 표시자(LI), 5비트의 사용자간 표시자(UUI), 및 5비트의 헤더 오류 제어(header erroe control:HEC)를 포함한다. 사용자 데이터를 전달하는 AAL2 패킷 페이로드는 1에서 45 옥텟까지 변할 수 있다. 도 14는 AAL2 프로토콜을 가진 ATM 셀을 AAL2 프라임 프로토콜을 가진 ATM 셀로 디멀티플렉싱하는 것을 도시하는 것이다.
표 1에 반영된 바와 같이, 서비스 정보 옥텟(86)의 셀 크기 부호(1-6)가 AAL2' 형식(또는, 원한다면 어쩌면 다른 ATM 형식)에 이용된다. 도 4a는 ALL2' 패킷을 전달하는 SPAS 셀(80A)의 형식을 도시한다. 다단 ATM 노드(20)를 통해 전송되는 다른 모든 셀과 같이, 도 4a의 SPAS 셀(80A)은 SPAS 태그(82)를 갖는다. SPAS 태그(82)는 도 4에 도시된 것과 동일한 7 옥텟 형식을 가진다. SPAS 태그(82) 다음에는 AAL2' 패킷(400A)이 이어지는데, 이것은 AAL2' 헤더(402A)와 AAL2' 패킷 페이로드(404A)를 포함한다. AAL2' 패킷 페이로드(404A)는 최대 45 옥텟을 전달할 수 있다. AAL2' 프로토콜로 멀티플렉싱된 AAL2 패킷이 45 보다 더 큰 옥텟을 요구한다면, AAL2 패킷은 두 개의 AAL2' 패킷으로 분할되어야 한다. 제 1 패킷은 45를 넘는 (예컨대, 48) L1부호(도 4a 참조)를 이용하여, 미리 정해진 고정된 AAL2' 패킷 크기, 예컨대 32 옥텟을 나타낸다. 마지막 AAL2' 패킷의 L1 부호는 두 개의 패킷 중 나중 패킷의 실제 크기를 나타낸다. 수신측에서의 두 AAL2' 패킷 수신시, 이들은 하나로 재조립된다. AAL2' 헤더는 홀수 패리티 비트에 의해 보호된다.
서비스 정보 옥텟(86)의 셀 크기 부호(7)(도 4와 표 1 참조)가 또 다른 프로토콜(AAL2")(또한, AAL2 더블 프라임이라 기록됨)에 이용된다. 도 4b는 AAL2" 프로토콜을 야기하는 SPAS 셀(82B), 및 AAL2" 프로토콜을 가진 AAL2" 패킷(400B)을 나타낸다. AAL2" 프로토콜에서, (AAL2' 패킷(400A)과 같은) AAL2' 패킷은 ATM 셀 내에서 전달되며, ATM-VCI는 접속을 나타내는데 이용된다. SPAS 셀(80B)은 SPAS 태그(82)(도 4와 동일한 형식)로 시작되어 그 다음 AAL2" 패킷(400B)이 이어진다. AAL2" 패킷(400B)은 ATM 헤더(12 비트의 활성 ATM-VCI를 포함한 5옥텟)와 AAL2' 패킷(400A)을 포함한다. AAL2" 프로토콜에서, AAL2' VCI는 ATM VCI의 12개의 최하위 비트(least significant bit)에 복사된다. 최상위 비트(most significant bit)는 0으로 설정되며, VPI, PTI, 및 CLP도 그러하다.
AAL2" 프로토콜은 스위치 포트 인터페이스 모듈(SPIM)(26)의 하드웨어에서 이루어질 수 있는 AAL2'와 AAL2" 간의 용이한 프로토콜 변환을 가능하게 한다. 이와 같은 변환은 ATM 헤더를 가지며 AAL2'를 가지지 않은 60개의 옥텟 셀을 외부 기기/부품만이 인식하는 경우에 유용할 수 있다. 이러한 경우의 예로는, 주 프로세서(MP) 또는 교환 단말기(ET)(후자의 경우, 어떠한 이유로 AAL2"는 AAL2 대 신 외부 ATM 링크에 이용됨)를 인터페이싱하는 AAL5-SAR(분할 및 재조립) 부품이 있다.
셀 크기 부호(7-9)에 있어서, 유토피아 장치가 8 비트폭인지 또는 16 비트폭인지 여부에 따라 실제 유토피아 구현에 추가 조정(adaptation)이 이루어져야 한다. 도 4c는 SAPS 태그(82)를 포함하며 총 60옥텟의 SPAS 셀 크기를 갖는 8비트 유토피아에 대한 ATM 셀 형식의 예를 도시한다. 다단 ATM 노드(20)는 두 종료점 사이에 전체 ATM 셀을 투명하게 전달한다. 반면, 도 4d는 SPAS 태그(82)를 포함하고 총 62옥텟의 SPAS 셀 크기(SAI 인터페이스 상에서)를 갖는 16비트 유토피아에 대한 ATM 셀 형식의 예를 도시한다. 도 4d 셀에 있어서, 옥텟(8)과 옥텟(14)은 내부 전달중에 다단 ATM 노드(20)에 의해 제거된다. 옥텟(9-13 및 15-62)은 투명하게 전달된다(왜냐하면, 필요한 때 다단 ATM 노드(20)가 두 유토피아 형식 간에 전환하게 되기 때문임).
셀 크기 부호(8)(도 4와 표 1참조)는 투명한 ATM 셀을 표시하는데 이용된다. 셀 크기 부호(9)는 조기 패킷 폐기(Early Packet Discard:EPD)를 받을 수 있는 ATM AAL5 셀을 표시하는데 사용된다. 셀 크기 부호(12-15)는 다단 ATM 노드(20)의 내부 이용을 위한 것인 반면, 셀 크기 부호(10)는 앞으로의 이용을 위해 확보된다.
다단 ATM 노드(20)는 또한 도 11에 도시되어 있는 바와 같이 버스 또는 링 형태를 갖도록 구성될 수 있다. 도 11의 링형 다단 ATM 노드(20R)는 n개의 서브래크, 구체적으로 말하면 서브래크(22R0 에서 22Rn)를 포함한다. 서브래크(22R)는 버스 또는 링(R)에 의해 접속된다. 이전의 실시예에서와 같이, 각 서브래크(22R)는 두 세트의 스위치 포트 인터페이스 모듈(SPIM)(26) 중간에 접속된 스위치 코어(24)를 가진다. 예컨대, 서브래크(22)는 스위치 코어(24R0); 스위치 포트 인터페이스 모듈(SPIM)(26R0-1)(또한 "SPIM#2"로 표시됨); 및 주소(adr) 0의 스위치 포트 인터페이스 모듈(SPIM)(26R0-2)을 가진다. 주소 adr=1에서 SPIM(26R2)이 링(R)에 접속된다. 스위치 포트 인터페이스 모듈(26R0-1)은 (도 1과 유사한 방식으로) 장치 보드(30R0-1)에 놓이는 것으로 도시되어 있다. 간단히 하고자, 다음에서는 다양한 스위치 포트 인터페이스 모듈(SPIM)(26) 참조가 간단히 서브래크(22R0) 상의 SPIM#0 과 SPIM#2, 서브래크(22R1-2) 상의 SPIM(26R1), 및 서브래크(22R2) 상의 SPIM#5 와 SPIM#28로 이루어진다(도 11에 도시되어 있는 바와 같음).
버스 또는 링 토폴로지가 다단 ATM 노드에 이용되면, SPAS 태그(82)는 버스 또는 링을 표시하는 옥텟 쌍을 나타내도록 조합된 두 개의 인접 옥텟을 갖는다. 이와 같은 옥텟 쌍이 도 12에 옥텟쌍(1200)으로 도시되어 있다. 옥텟 쌍(1200)의 제 1 옥텟에는 다음과 같은 필드:즉, 형식 필드(1202); 유형 필드(1204); (버스 또는 링) 목적지 주소 필드(1206); 및 홀수 패리티 필드(1208)가 제공된다. "1"로 설정된 때의 유형 필드(1204)는 버스 또는 링 토폴로지가 일어난다는 것을 의미한다. 상기 실시예에서, 버스 또는 링 토폴로지는 최대 32 개의 서브래크를 지원할 수 있다. 목적지 주소 필드(1206)는 목표 링 서브래크의 주소를 포함한다. 옥텟 쌍(1200)의 제 2 옥텟에는 다음과 같은 필드: 즉, "L" 필드(1210); "SEQ" 필드(1212); (버스 또는 링) 소스 주소 필드(1214); 및 짝수 패리티 필드(1216)가 제공된다. "L" 필드(1210)에 있어서, "1"은 논리 주소를 나타낸다(이 경우, 논리 주소는 브로드캐스트, 멀티캐스트 및 자원 시프트를 포함하는 목적지와 소스 주소의 210 개의 논리 조합을 제공하는 목적지를 차지함). "SEQ" 필드(1212)는 필요한 경우, 링크 셋에서의 시퀀스 카운터로 이용되거나 논리 주소 필드를 확장하는데 이용될 수 있다.
링을 이용하는 다단 ATM 노드(20R)에 대한 시나리오의 예에 있어서, 보편적으로 입구 서브래크가 링에 부착되고 출구 서브래크도 링에 부착된다. 이와 같은 시나리오의 예가 도 11에 도시되어 있다. 여기서, 서브래크(22R0)가 입구 서브래크의 역할을 하고 서브래크(22R2)가 출구 서브래크의 역할을 하는데, 상기 두 서브래크(22R0 과 22R2) 모두 링(R)에 접속되어 있다. 각 서브래크는 SILI 인터페이스(23R)를 통해 링(R)에 접속된다. SILI(23R)는 서브래크와 서브래크를 접속하는 폐쇄 링으로서 접속된다. 상기 실시예에서 링(R)의 물리적 와이어는 양방향성이지만, 단방향성 와이어도 이용될 수 있다는 것을 알아두어야 한다.
도 11에 도시되어 있으며 또한 도 13a 내지 13f를 참조하여 도시된 시나리오 예에서, SPAS 셀은 서브래크(22R0) 상의 SPIM#2(즉, SPIM(26R0-1))로부터 주소(adr=4)(이것은 서브래크(22R2) 상의 SPIM#5에 접속됨)로 전송될 것이다. 도 11에는 상기와 같은 SPAS 셀에 대해 6개의 소정의 진행점(travel point), 구체적으로 지점(A-F)이 도시되어 있다. 진행점(A)에 대한 SPAS 태그(82)는 도 13a에, 진행점(B)에 대한 SPAS 태그(82)는 도 13b에 각각 도시되는 등으로 된다. 따라서, 도 13a - 도 13f는 지점(A)(SPIM#2)에서 지점(F)(adr=4를 가진 장치)까지의 셀 이동에 대한 다음의 상세한 설명에 참조된다. SPAS 태그(82)의 옥텟이 순환 방식으로 팝핑되므로, 제 1 서브 스테이지 옥텟을 옥텟(O1), 제 2 서브 스테이지 옥텟을 옥텟(02)라 하는 등으로 된다.
도 11의 지점(A)에서, SPAS 태그(82)는 도 13a에 도시되어 있는 바와 같다. 따라서, SPAS 태그(82)는 상기 언급된 옥텟 쌍(1200)(도 12 참조)의 형태로 전달 목록의 가운데 두 옥텟(O3 와 O4)을 갖는다. 셀이 지점(A)을 떠난 후, 코어(24R0)는 주소(adr=0)에 있는 서브래크(22R0)의 SPIM#0으로 셀을 라우팅한다. 이와 같이 함으로써, 코어(24R0)는 전달 목록(88)의 상위 옥텟(옥텟 O1)의 목적지 주소를 소스 주소(SPIM#2의 주소)로 대체한다.
셀이 SPIM#0으로의 입구에 도달하면, SPIM#0은 전달 목록(88)의 상위 옥텟(O1)의 패리티를 홀수 패리티에서 짝수 패리티로 변경한 다음, 상위 옥텟(옥텟 O1)을 전달 목록(88)의 상부에서 전달 목록(88)의 하부로 팝핑한다. 따라서, 지점 B(SPIM#0 내부)에서, SPAS 태그(82)는 도 13b와 같이 나타난다. SPIM#0은 전달 목록(88)내의 상기 다음 최상위 옥텟(옥텟 O2)을 조사하여, 이것으로부터 다음 물리적 목적지 주소가 adr=1라는 것을 판정한다. 물리적 목적지 주소(adr=1)는 링(R)의 주소이다. 나타나있진 않지만, 다수의 다른 링이 SPIM#0(또는, 상기 문제에 있어서는 임의의 다른 SPIM)에 접속될 수 있다는 것을 유념해 두어야 한다. SPIM#은 목적지 주소를 전달 목록(88)의 상위 옥텟(옥텟 O2) 주소로 대체하고, 패리티를 변경한 다음, 전달 목록(88)의 상위 옥텟(옥텟 O2)을 팝핑하여, 옥텟(O2)은 도 13c에 도시된 바와 같이 전달 목록(88)의 하부로 이동한다.
도 13c에 도시되어 있는 바와 같은 SPAS 태그(82)를 가진 셀은 이것이 전달 목록(88) 상부의 목적지 주소 필드에 의해 확인된 서브래크에 의해 수용될 때까지 링(R) 상에서 이동한다. 링(R) 상에서의 이동은 도 11의 지점 C에 나타나있다. 서브래크(22R1)에서, 옥텟 쌍(1200)의 형식과 부호가 코어(24R1)가 셀에 접촉하지 않는다고 나타내므로, 셀은 자신의 코어(24R1)를 통해 투명하게 전달된다.
셀이 링 주소(2)(서브래크(22R2))에 있는 SPIM#28의 자신의 링 목적지 주소에 도달하면, 셀은 SPIM#28에 의해 허용된다. 또한, SPIM#28은 전달 목록(88) 상부에 있는 옥텟 쌍(1200), 예컨대 옥텟(O3과 O4)의 패리티를 홀수에서 짝수로 변경하고, 상기 옥텟 쌍(1200)을 전달 목록(88)의 상부에서 하부로 팝핑한다. 따라서, 셀이 SPIM#28로부터 코어(24R2)에 들어가는 지점 D에서, SPAS 태그(82)는 도 13d와 같이 나타난다.
코어(24R2)는 전달 목록(88) 하부에 있는 옥텟 쌍(1200), 예컨대 옥텟(O3와 O4)의 링 목적지 주소와 링 소스 주소 필드(1206과 1214)의 내용을 교환한다. 교환 후, 지점 E에서 SPAS 태그(82)는 도 13e에 도시되어 있는 외양을 갖는다. 다음으로, 코어(24R2)는, 현재 전달 목록(88)의 최상위 옥텟(옥텟 O5)에 나타나는 목표 SPIM#5의 주소, 예컨대 adr=5에 셀을 전달한다.
목표 SPIM#5는 전달 목록(88)의 하부에 최상위 옥텟(옥텟 O5)을 두고, 패리티를 홀수에서 짝수로 변경한다. 다음으로, 목표 SPIM#5는 도 13f에서와 같이 나타나는 지점 F에서의 SPAS 태그(82)를 이용하여 셀을 어드레스된 애플리케이션(예컨대, adr=4를 가진 장치)으로 전달한다.
따라서, 상기는 링 토폴로지를 가진 다단 ATM 노드(20)를 통한 셀 라우팅을 기술하며, 옥텟 쌍(1200)의 이용은 물론 전달 목록(88)(이것은 모든 토폴로지에 공통임)에서의 옥텟 팝핑을 도시한다. 그러므로, 본 발명의 SPAS 태그(82)는 링 또는 버스 토폴로지를 가진 다단 ATM 노드(20)를 수용한다.
본 발명의 SPAS 태그(82)는 또한 트래픽 셀의 멀티캐스팅 또는 브로드캐스팅을 허용한다. 셀이 트래픽 셀인지 여부는 서비스 정보 옥텟(86)(도 4 및 그 설명 참조)의 유형 필드에 의해 판정된다. 트래픽 셀인 경우, 페이로드(84)의 각 옥텟의 형식 필드는 캐스트 필드(cast field)(도 15 참조)라고 판단된다. 캐스트 필드는 (1) 셀이 단일 캐스트인지, 예컨대 목적지 주소가 2진 부호화되는지[캐스트 필드의 값이 0일 때]여부, 또는 (2) 셀이 브로드캐스트나 멀티캐스트인지 여부를 나타낸다. 캐스트 필드가 멀티캐스트나 브로드캐스트를 나타낸다면, 목적지 주소는 논리적이며 표 4에 따라 해석된다.
트래픽 셀용 전달 목록의 목적지 필드 해석
목적지 필드 값 의미
0 1 2 3 4 5-30 31 32-63 점유되지 않은 교차점상의 브로드캐스트 브로드캐스트, 이전 상태와 관계없이 로딩된 모든 교차점 멀티캐스트 테이블 1, 전체 멀티캐스트 테이블 멀티캐스트 테이블 2, 제한된 멀티캐스트 테이블 멀티캐스트 테이블 3, 제한된 멀티캐스트 테이블 제한된 멀티캐스트 접속을 위해 확보됨 "널"을 표시; 셀은 여기까지 도달한 경우 종료한다. 링 토폴로지를 위해 확보됨(코어는 미리 규정된 레지스터에 지정된 주소나 소스로 셀을 라우팅하며, 라우팅 정보 옥텟은 변경되지 않는다)

본 발명은 SPAS 셀이 이동할 수 있는 6개의 스테이지 및 그에 상응하여 6 옥텟의 전달 목록(88)을 가진 다단 ATM 노드(20)의 예를 이용하였지만, 본 발명의 원리가 상기와 같은 소정의 예로 제한되지 않는다는 것을 알아두어야 한다. 오히려, 더 많거나 더 적은 수의 스테이지가 다단 ATM 노드(20)에 나타날 수 있으며, 그에 상응하여 전달 목록(88)의 길이도 변할 수 있다.
마찬가지로, 본원에 기재된 다른 파라미터는 결정적 것이 아니라, 대신 상기 이외의 실시예의 다른 값을 추정할 수 있다. 예컨대, 30옥텟으로된 SPAS 성능 감시 제어 셀의 크기가 단 한가지 예시된 것이긴 하지만, 이것은 가변 파라미터이다. 동일한 성질로, SILI 인터페이스(23)와 SAI 인터페이스가 동일한 SPIM에 나타난다면, 전달 목록(88) 옥텟의 주소 필드가 분리될 수 있다.
도 5 및 도 5a 내지 도 5d와 함께 제공된 설명에서, 셀 이동은 오른쪽에서 왼쪽으로 도시되어 있다. 그러나, 셀이 왼쪽에서 오른쪽으로 이동하며, 상기 셀이 또한 본 발명 원리에 따라 라우팅 및 감시된다는 것을 알 수 있다.
또한, 성능 감시 절차를 강력하게 하기 위해서는 다양한 SPIM 등에서 시간이 필요하며, 예컨대 응답을 요구하는 신호를 위해 로컬 타이머가 설정된다는 것을 알 수 있다. 당업자들은 타이머 제공과 이용에 대해 잘 알고 있다.
본 발명은 다단 ATM-노드의 성능 감시를 위한 이로운 방법을 제공한다. 노드 또는 그 세그먼트를 통한 임의의 접속이 감시되어 조기 성능 저하 등을 검출할 수 있다.
본 발명은 크기조절 및 업그레이드 두 가지 모두 가능하다. 또한, 본원에 기재된 성능 감시 능력은 바람직하다면 점차 부분적으로 도입될 수 있다. 예컨대, 이용된 하드웨어는 바람직하다면 한 번에 단 하나의 작동 세그먼트 시작 또는 종료 지점을 처리하도록 저렴한 비용으로 설계될 수 있다. 다음 변형은 다수의 세그먼트를 동시에 처리하는데 이용될 수 있다.
본 발명의 라우팅 태그(예컨대, SPAS 태그(82))를 이용하는 장점은 다양하다. 특히, 라우팅 태그를 부가한 다음 다단 ATM-노드(20)의 복수의 스테이지를 통해 ATM 셀을 라우팅하는데 VPI/VCI 변환이 전혀 수행되지 않는다. 또한, 내부 제어 경로의 수가 감소되며, 접속 설정 시간이 단축된다. 이것은, 다단 ATM 노드(20) 내의 내부 링크 상에 VPI/VCI 값 사이의 매핑이 필요하지 않다는 사실 때문이다. 도 10b에 나타나있는 바와 같이, 본 발명의 내부 라우팅의 우월성은 예컨대 도 10a에 도시된 선택적인 기술을 참조하여 이해된다. 도 10a에서는, 간단히 하고자 내선 단말기(ET)가 스위치 포트 인터페이스 모듈(SPIM)(26)을 가진 전체 장치 보드(30) 보다는 스위치 코어(24)에 접속된 것으로 도시되어 있다. 도 10a에는 세 개의 서브래크, 구체적으로 말하면 서브래크 A, 서브래크 B, 및 서브래크 C 각각 사이에 VPI/VCI 변환이 수행되는 선택적인 기술이 도시되어 있다.
본 발명의 라우팅 태그는 다른 구현에 이용될 수 있으며, 토큰(token)으로 이용될 수 있고, 부합이 전혀 발견되지 않는다면 체인 또는 링 내의 다음 노드로전달될 수 있다. 이러한 경우, 전달되는 태그는 노드 주소를 이용하여 확장될 수 있다. 상기의 경우, 내선 단말기(ET)는 미리 설정되어, 어떠한 부합도 발견되지 않는 경우 셀을 전달할 곳을 알아야한다.
본 발명은 현재 가장 실용적이고 바람직한 실시예라고 여겨지는 것과 관련하여 기술되었지만, 본 발명이 상기 개시된 실시예로 제한되지 않고 그 대신, 첨부된 특허 청구 범위의 의도와 범위에 포함되는 다양한 변형과 이에 상당하는 장치를 포함시키고자 한다는 것을 알아두어야 한다.





Claims (65)

  1. 함께 접속된 복수의 ATM 스위치,
    ATM 노드를 통한 셀 라우팅을 위해 목적지 주소 목록을 포함하는 태그를 ATM 노드를 통해 라우팅되는 셀에 부가하는 접속 설정 관리기, 및
    ATM 노드의 복수의 ATM 스위치를 통해 감시받는 셀 이동의 세그먼트를 정하고, 상기 정해진 세그먼트 상에서 태그를 이용한 성능 감시를 작동시키는 노드 성능 감시 관리기를 포함하며, 상기 성능 감시는 상기 정해진 세그먼트 상에서 전송된 셀 스트림의 시작 셀과 정지 셀 사이에 전달되는 데이터 블록의 감시인 ATM 노드.
  2. 제 1 항에 있어서,
    상기 노드 성능 감시 관리기는 세그먼트의 발신단에서 세그먼트의 착신단까지의 성능 감시를 작동시키고, 상기 노드는 수신된 셀의 태그를 이용하여 수신 셀이 성능 감시를 받는지를 판정하고 성능 감시를 받는 셀에 관한 착신 유닛 보고를 준비하는 착신 감시 유닛을 세그먼트 착신단에 더 포함하는 것을 특징으로 하는 ATM 노드.
  3. 제 1 항에 있어서,
    상기 복수의 ATM 스위치 각각은 두 개의 스위치 포트 인터페이스 모듈 사이에 놓이는 스위치 코어를 갖는 것을 특징으로 하는 ATM 노드.
  4. 제 3 항에 있어서,
    상기 세그먼트의 발신단은 노드의 스위치 포트 인터페이스 모듈 중 하나에 존재하며, 상기 세그먼트의 착신단은 노드의 스위치 포트 인터페이스 모듈 중 또 다른 하나에 존재하는 것을 특징으로 하는 ATM 노드.
  5. 제 1 항에 있어서,
    상기 ATM 노드는 셀의 태그에 서비스 품질 표시자를 삽입하는 트래픽 제어 관리기를 더 포함하는 것을 특징으로 하는 ATM 노드.
  6. 제 1 항에 있어서,
    상기 태그는 ATM 노드를 통한 셀 스위칭를 위해 6개 목적지 주소의 목록을 포함하는 것을 특징으로 하는 ATM 노드.
  7. 제 1 항에 있어서,
    상기 노드 성능 감시 관리기는 태그에 나열된 하나 이상의 목적지 주소에 대하여 감시 시작이 수행될 것인지 또는 감시 정지가 수행될 것인지를 나타내기 위해 제어 셀의 태그에 부호를 삽입하도록 하는 것을 특징으로 하는 ATM 노드.
  8. 제 7 항에 있어서,
    상기 태그 내의 복수의 목적지 주소 각각에 대해, 태그는 노드 성능 감시 관리기에 의해 삽입된 부호를 선택적으로 포함하여, 관련 목적지 주소에 의해 정해진 세그먼트에 대한 감시가 시작하는지 여부를 나타내는 것을 특징으로 하는 ATM 노드.
  9. 제 1 항에 있어서,
    상기 노드 성능 감시 관리기는 감시 관리 셀이 세그먼트의 발신단과 세그먼트의 착신단 사이에서 전송되도록 하는 것을 특징으로 하는 ATM 노드.
  10. 제 9 항에 있어서,
    상기 하나 이상의 감시 관리 셀은 성능 감시가 작동되었는지를 착신단에 알리기 위해 세그먼트의 발신단에서 전송되는 감시 작동 셀인 것을 특징으로 하는 ATM 노드.
  11. 제 9 항에 있어서,
    상기 감시 작동 셀은 성능 감시에 관련되는 목적지 주소를 규정하는 것을 특징으로 하는 ATM 노드.
  12. 제 11 항에 있어서,
    상기 감시 작동 셀은 성능 감시에 관련되는 소정의 서비스 품질을 더 규정하는 것을 특징으로 하는 ATM 노드.
  13. 제 9 항에 있어서,
    상기 하나 이상의 감시 관리 셀은 착신단이 성능 감시할 준비가 되어있음을 발신단에게 확인시키기 위해 세그먼트의 착신단으로부터 전송되는 응답 셀인 것을 특징으로 하는 ATM 노드.
  14. 제 9 항에 있어서,
    상기 하나 이상의 감시 관리 셀은 세그먼트의 착신단에서 발신단으로 전송되며 감시 데이터를 포함하는 감시 결과 셀인 것을 특징으로 하는 ATM 노드.
  15. 제 14 항에 있어서,
    상기 감시 데이터는 셀 카운트와 총 검사 합 중 하나인 것을 특징으로 하는 ATM 노드.
  16. 함께 접속된 복수의 ATM 스위치,
    ATM 노드를 통한 셀 라우팅을 위해 목적지 주소 목록을 포함하는 태그를 ATM 노드를 통해 라우팅되는 셀에 부가하는 접속 설정 관리기, 및
    ATM 노드의 복수의 ATM 스위치를 통해 감시받는 셀 이동의 하나 이상의 세그먼트를 정하고, 상기 하나 이상의 세그먼트에 대하여 감시가 시작될 것인지 또는 정지될 것인지를 나타내는 부호를 선택적인 셀의 태그에 포함시킴으로써 상기 하나 이상의 세그먼트 상에서 태그를 이용한 성능 감시를 선택적으로 시작하고 정지하는 노드 성능 감시 관리기를 포함하며, 상기 성능 감시는 상기 정해진 세그먼트 상에서 전송되는 셀 스트림의 시작 셀과 정지 셀 사이에 전달되는 데이터 블록의 감시인 ATM 노드.
  17. 제 16 항에 있어서,
    수신된 셀의 태그를 이용하여 수신 셀이 성능 감시를 받는지를 판정하고, 성능 감시를 받는 셀에 대한 착신 유닛 보고를 준비하는 착신 감시 유닛을 세그먼트의 착신단에 더 포함하는 것을 특징으로 하는 ATM 노드.
  18. 제 16 항에 있어서,
    상기 복수의 ATM 스위치 각각은 두 개의 스위치 포트 인터페이스 모듈 사이에 놓이는 스위치 코어를 가지며, 링크가 상기 스위치 코어를 스테이지인 각자의 스위치 포트 인터페이스 모듈 중 하나와 접속시키는 것을 특징으로 하는 ATM 노드.
  19. 제 18 항에 있어서,
    상기 세그먼트의 발신단은 노드의 스위치 포트 인터페이스 모듈 중 하나에 존재하며, 상기 세그먼트의 착신단은 노드의 스위치 포트 인터페이스 모듈 중 또 다른 하나에 존재하는 것을 특징으로 하는 ATM 노드.
  20. 제 16 항에 있어서,
    상기 ATM 노드는 셀의 태그에 서비스 품질 표시자를 삽입하는 트래픽 제어 관리기를 더 포함하는 것을 특징으로 하는 ATM 노드.
  21. 제 16 항에 있어서,
    상기 태그는 ATM 노드를 통한 셀 스위칭을 위해 6개 목적지 주소의 목록을 포함하는 것을 특징으로 하는 ATM 노드.
  22. 제 16 항에 있어서,
    상기 노드 성능 감시 관리기는 감시 관리 셀이 세그먼트의 발신단과 세그먼트의 착신단 사이에서 전송되도록 하는 것을 특징으로 하는 ATM 노드.
  23. 제 22 항에 있어서,
    상기 하나 이상의 감시 관리 셀은 성능 감시가 작동되었는지를 발신단에게 알려주기 위해 세그먼트의 발신단으로부터 전송되는 감시 작동 셀인 것을 특징으로 하는 ATM 노드.
  24. 제 22 항에 있어서,
    상기 감시 작동 셀은 성능 감시에 관련되는 소정의 목적지 주소를 규정하는 것을 특징으로 하는 ATM 노드.
  25. 제 24 항에 있어서,
    상기 감시 작동 셀은 성능 감시에 관련되는 소정의 서비스 품질을 더 규정하는 것을 특징으로 하는 ATM 노드.
  26. 제 22 항에 있어서,
    상기 하나 이상의 감시 관리 셀은 착신단이 성능 감시 준비가 되어 있음을 발신단에게 확인시키기 위해 세그먼트의 착신단으로부터 전송되는 응답 셀인 것을 특징으로 하는 ATM 노드.
  27. 제 22 항에 있어서,
    상기 하나 이상의 감시 관리 셀은 세그먼트의 착신단에서 발신단으로 전송되며 감시 데이터를 포함하는 감시 결과 셀인 것을 특징으로 하는 ATM 노드.
  28. 제 27 항에 있어서,
    상기 감시 데이터는 셀 카운트와 총 검사 합 중 하나인 것을 특징으로 하는 ATM 노드.
  29. 함께 접속된 복수의 ATM 스위치로 이루어진 ATM 노드를 동작시키는 방법에 있어서,
    ATM 노드를 통한 셀 라우팅을 위해 목적지 주소 목록을 포함하는 태그를 ATM 노드를 통해 라우팅될 셀에 부가하는 단계,
    ATM 노드의 복수의 ATM 스위치를 통해 감시받는 셀 이동의 세그먼트를 정하는 단계,
    상기 정해진 세그먼트 상에서의 성능 감시를 작동시키는 단계, 및
    수신된 셀을 태그를 이용하여 수신된 셀이 성능 감시를 받는지를 결정하는 단계를 포함하며, 상기 성능 감시는 상기 정해진 세그먼트 상에서 전송되는 셀 스트림의 시작 셀과 정지 셀 사이에 전달되는 데이터 블록의 감시인 ATM 노드 동작 방법.
  30. 제 29 항에 있어서,
    성능 감시를 받는 셀에 대한 보고를 준비하는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  31. 제 29 항에 있어서,
    상기 복수의 ATM 스위치 각각은 두 개의 스위치 포트 인터페이스 모듈 사이에 놓이는 스위치 코어를 갖는 것을 특징으로 하는 ATM 노드 동작 방법.
  32. 제 31 항에 있어서,
    상기 세그먼트의 발신단은 상기 노드의 스위치 포트 인터페이스 모듈 중 하나에 존재하며, 상기 세그먼트의 착신단은 상기 노드의 스위치 포트 인터페이스 모듈 중 또 다른 하나에 존재하는 것을 특징으로 하는 ATM 노드 동작 방법.
  33. 제 29 항에 있어서,
    상기 셀의 태그에 서비스 품질 표시자를 삽입하는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  34. 제 29 항에 있어서,
    상기 태그는 ATM 노드를 통한 셀 스위칭을 위해 6개 목적지 주소의 목록을 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  35. 제 29 항에 있어서,
    상기 태그에 나열된 하나 이상의 목적지 주소에 대하여 감시 시작이 수행되는지 또는 감시 정지가 수행되는지를 나타내는 부호를 태그에 삽입하는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  36. 제 35 항에 있어서,
    상기 복수의 목적지 주소 각각에 대해, 관련 목적지 주소에 의해 정해진 세그먼트에 대하여 감시가 시작될 것인지를 나타내기 위한 부호를 제어 셀의 태그에 선택적으로 삽입하는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  37. 제 29 항에 있어서,
    상기 세그먼트의 발신단과 세그먼트의 착신단 사이에서 감시 관리 셀을 전송하는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  38. 제 37 항에 있어서,
    성능 감시가 작동되었는지를 착신단에 알리기 위해 상기 세그먼트의 발신단으로부터 감시 작동 셀을 전송하는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  39. 제 37 항에 있어서,
    상기 성능 감시에 관련되는 소정의 목적지 주소를 감시 작동 셀에 포함시키는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  40. 제 39 항에 있어서,
    상기 성능 감시에 관련되는 소정의 서비스 품질을 감시 작동 셀에 또한 포함시키는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  41. 제 37 항에 있어서,
    상기 착신단이 성능 감시 준비가 되어있는지를 발신단에 확인시켜기 위해 세그먼트의 착신단으로부터 응답 셀을 전송하는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  42. 제 37 항에 있어서,
    감시 데이터를 포함하는 감시 결과 셀을 상기 세그먼트의 착신단에서 발신단 으로 전송하는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  43. 제 42 항에 있어서,
    상기 감시 데이터는 셀 카운트와 총 검사 합 중 하나인 것을 특징으로 하는 ATM 노드 동작 방법.
  44. 함께 접속된 복수의 ATM 스위치로 이루어진 ATM 노드를 동작시키는 방법에 있어서,
    ATM 노드를 통한 셀의 라우팅을 위해 목적지 주소 목록을 포함하는 태그를 ATM 노드를 통해 라우팅될 셀에 부가하는 단계,
    ATM 노드의 복수의 ATM 스위치를 통해 감시받는 셀 이동의 하나 이상의 세그먼트를 정하는 단계,
    상기 정해진 세그먼트에 대하여 감시가 시작될 것인지 또는 종료될 것인지를 나타내는 부호를 태그에 포함시키는 단계,
    수신된 셀의 태그를 이용하여 수신 셀이 성능 감시를 받는지를 판정하는 단계를 포함하며, 상기 성능 감시는 상기 정해진 세그먼트 상에서 전송된 셀 스트림의 시작 셀과 정지 셀 사이에 전달되는 데이터 블록의 감시인 ATM 노드 동작 방법.
  45. 제 44 항에 있어서,
    성능 감시를 받는 셀에 대한 보고를 준비하는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  46. 제 44 항에 있어서,
    상기 복수의 ATM 스위치 각각은 두 개의 스위치 포트 인터페이스 모듈 사이에 놓이는 스위치 코어를 갖는 것을 특징으로 하는 ATM 노드 동작 방법.
  47. 제 46 항에 있어서,
    상기 세그먼트의 발신단은 노드의 스위치 포트 인터페이스 모듈 중 하나에 존재하며, 세그먼트의 착신단은 노드의 스위치 포트 인터페이스 모듈 중 또 다른 하나에 존재하는 것을 특징으로 하는 ATM 노드 동작 방법.
  48. 제 44 항에 있어서,
    상기 셀의 태그에 서비스 품질 표시자를 삽입하는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  49. 제 44 항에 있어서,
    상기 태그는 ATM 노드를 통한 셀 스위칭을 위해 6개 목적지 주소의 목록을 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  50. 제 44 항에 있어서,
    상기 세그먼트의 발신단과 세그먼트의 착신단 사이에서 감시 관리 셀을 전송 하는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  51. 제 50 항에 있어서,
    상기 성능 감시가 작동되었는지를 착신단에 알려주기 위해 세그먼트의 발신단으로부터 감시 작동 셀을 전송하는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  52. 제 50 항에 있어서,
    상기 성능 감시에 관련되는 소정의 목적지 주소를 감시 작동 셀에 포함시키는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  53. 제 50 항에 있어서,
    상기 성능 감시에 관련되는 소정의 서비스 품질을 감시 작동 셀에 또한 포함시키는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  54. 제 50 항에 있어서,
    상기 착신단이 성능 감시 준비가 되어 있다는 것을 발신단에 확인시키기 위해 세그먼트의 착신단으로부터 응답 셀을 전송하는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  55. 제 50 항에 있어서,
    감시 데이터를 포함하는 감시 결과 셀을 세그먼트의 착신단에서 발신단으로 전송하는 단계를 더 포함하는 것을 특징으로 하는 ATM 노드 동작 방법.
  56. 제 55 항에 있어서,
    상기 감시 데이터는 셀 카운트와 총 검사 합 중 하나인 것을 특징으로 하는 ATM 노드 동작 방법.
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
KR1020017007414A 1998-12-17 1999-12-10 다단 ａｔｍ 노드의 분할 성능 감시 방법 및 장치 KR100767858B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/213,898 US6396811B1 (en) 1998-12-17 1998-12-17 Segmented performance monitoring of multi-stage ATM node
US09/213,898 1998-12-17

Publications (2)

Publication Number Publication Date
KR20010101209A KR20010101209A (ko) 2001-11-14
KR100767858B1 true KR100767858B1 (ko) 2007-10-17

Family

ID=22796939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017007414A KR100767858B1 (ko) 1998-12-17 1999-12-10 다단 ａｔｍ 노드의 분할 성능 감시 방법 및 장치

Country Status (10)

Country Link
US (1) US6396811B1 (ko)
EP (1) EP1142439A1 (ko)
JP (1) JP2002533039A (ko)
KR (1) KR100767858B1 (ko)
CN (1) CN1130951C (ko)
AR (1) AR023923A1 (ko)
AU (1) AU3089300A (ko)
CA (1) CA2354417A1 (ko)
TW (1) TW478266B (ko)
WO (1) WO2000036873A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804246B1 (en) * 1997-12-19 2004-10-12 Telefonaktiebolaget Lm Ericsson (Publ) Asynchronous transfer mode system handling differing AAL protocols
US6480492B1 (en) * 1999-02-16 2002-11-12 Telefonaktiebolaget Lm Ericsson (Publ) Establishing internal control paths in ATM node
CA2308643A1 (en) * 1999-10-14 2001-04-14 Alcatel Networks Corporation Societe Par Actions De Regime Federal De Re Seaux Alcatel Method and apparatus for providing integral cell payload integrity verification and detecting defective modules in telecommunication devices
US6639899B1 (en) * 1999-10-14 2003-10-28 Alcatel Canada Inc. Method and apparatus for providing integral cell payload integrity verification in ATM Telecommunication devices
US6667959B1 (en) * 1999-12-13 2003-12-23 Ascend Communications, Inc. Switch fabric testing
US6865602B1 (en) * 2000-07-24 2005-03-08 Alcatel Canada Inc. Network management support for OAM functionality and method therefore
US7283502B1 (en) * 2000-09-21 2007-10-16 Lucent Technologies Inc. Enhancement of framing protocol frame format to support quality of service
US20050220096A1 (en) 2004-04-06 2005-10-06 Robert Friskney Traffic engineering in frame-based carrier networks
US8923292B2 (en) 2004-04-06 2014-12-30 Rockstar Consortium Us Lp Differential forwarding in address-based carrier networks
US20080256270A1 (en) * 2007-03-02 2008-10-16 Hubbs Robert A Quality of service based preemptive routing
US8412178B2 (en) * 2011-08-30 2013-04-02 Salesforce.Com, Inc. Mechanism for facilitating dynamic and segment-based monitoring of cellular network performance in an on-demand services environment
US9077624B2 (en) * 2012-03-07 2015-07-07 International Business Machines Corporation Diagnostics in a distributed fabric system
US9077651B2 (en) 2012-03-07 2015-07-07 International Business Machines Corporation Management of a distributed fabric system
US10425330B2 (en) * 2017-04-24 2019-09-24 International Business Machines Corporation Routing packets in multiple destination networks with overlapping address spaces

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313453A (en) * 1991-03-20 1994-05-17 Fujitsu Limited Apparatus for testing ATM channels
EP0617832A1 (de) * 1991-12-19 1994-10-05 Siemens Nixdorf Inf Syst Abdeckvorrichtung zum sperren des zugriffs zu speichereinheiten einer datenverarbeitungseinheit.
US5500851A (en) * 1993-09-01 1996-03-19 Hitachi, Ltd. Fixed-length packet switching system adapted for function test

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9011743D0 (en) 1990-05-25 1990-07-18 Plessey Telecomm Data element switch
CA2049910C (en) 1990-08-27 1999-02-09 Yoshihiro Uchida Apparatus for testing atm channels
JP2824483B2 (ja) * 1991-03-20 1998-11-11 富士通株式会社 Ａｔｍ交換機におけるスイッチ診断方式
DE69132536T2 (de) 1991-08-21 2001-10-04 International Business Machines Corp., Armonk Verbindungslose ATM-Datendienste
JPH06318951A (ja) 1993-01-07 1994-11-15 Toshiba Corp セル転送方法およびセル転送システム
MX9308193A (es) 1993-01-29 1995-01-31 Ericsson Telefon Ab L M Conmutador atm de acceso controlado.
SE515148C2 (sv) 1993-06-23 2001-06-18 Ericsson Telefon Ab L M Styrning av cellväljare
JPH0897820A (ja) 1994-09-29 1996-04-12 Hitachi Ltd Ｕｐｃ回路と性能監視セル処理回路
FR2726710B1 (fr) 1994-11-08 1997-01-03 Tremel Jean Yves Procede d'insertion de cellules dans un flux de type atm et dispositif de mise en oeuvre
US5563874A (en) 1995-01-27 1996-10-08 Bell Communications Research, Inc. Error monitoring algorithm for broadband signaling
JPH08265325A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd Ａｔｍコネクション試験装置
US5600632A (en) 1995-03-22 1997-02-04 Bell Atlantic Network Services, Inc. Methods and apparatus for performance monitoring using synchronized network analyzers
US5579480A (en) 1995-04-28 1996-11-26 Sun Microsystems, Inc. System and method for traversing ATM networks based on forward and reverse virtual connection labels
US5737334A (en) 1995-07-12 1998-04-07 Bay Networks, Inc. Pipeline architecture for an ATM switch backplane bus
US5640512A (en) 1995-09-14 1997-06-17 Alcatel Network Systems, Inc. Maintenance method and apparatus for providing a high-integrity, unidirectional, standardized ATM/SONET/DS3 transport signal link for a video distribution network
US5751951A (en) * 1995-10-30 1998-05-12 Mitsubishi Electric Information Technology Center America, Inc. Network interface
US5764626A (en) 1995-11-17 1998-06-09 Telecommunications Techniques Corporation Rate-matched cell identification and modification, replacement, or insertion for test and measurement of ATM network virtual connections
GB9618128D0 (en) * 1996-08-30 1996-10-09 Sgs Thomson Microelectronics Improvements in or relating to an ATM switch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313453A (en) * 1991-03-20 1994-05-17 Fujitsu Limited Apparatus for testing ATM channels
EP0617832A1 (de) * 1991-12-19 1994-10-05 Siemens Nixdorf Inf Syst Abdeckvorrichtung zum sperren des zugriffs zu speichereinheiten einer datenverarbeitungseinheit.
US5500851A (en) * 1993-09-01 1996-03-19 Hitachi, Ltd. Fixed-length packet switching system adapted for function test

Also Published As

Publication number Publication date
KR20010101209A (ko) 2001-11-14
WO2000036873A1 (en) 2000-06-22
US6396811B1 (en) 2002-05-28
CN1335040A (zh) 2002-02-06
CA2354417A1 (en) 2000-06-22
JP2002533039A (ja) 2002-10-02
EP1142439A1 (en) 2001-10-10
TW478266B (en) 2002-03-01
AR023923A1 (es) 2002-09-04
CN1130951C (zh) 2003-12-10
AU3089300A (en) 2000-07-03

Similar Documents

Publication Publication Date Title
KR100704065B1 (ko) 다단 ａｔｍ 노드를 통한 내부 라우팅 방법 및 장치
US5093827A (en) Control architecture of a multi-node circuit- and packet-switching system
EP0700229B1 (en) Connectionless communications system, test method, and intra-station control system
US5940393A (en) Telecommunications system with a connection processing system
EP1320219B1 (en) System and method for transmission of operations, administration and maintenance packets between ATM and switching networks upon failures
US6101187A (en) Method and system for multicasting cells in an ATM protocol adapter
US6253207B1 (en) Method and apparatus for transporting multimedia information over heterogeneous wide area networks
US7327688B2 (en) Digital communications system
FI102132B (fi) ATM-solun otsikkokenttien käyttö radiovälitteisessä ATM-tiedonsiirross a
KR100767858B1 (ko) 다단 ａｔｍ 노드의 분할 성능 감시 방법 및 장치
JP2005253077A (ja) Ａｔｍデータをリアルタイムで再組立するシステム、方法、およびプログラム
JPH05507605A (ja) Ａｔｍスイッチ用コネクションレス交換方法
EP1453257B1 (en) System and method for establishing a communication connection
JP3042457B2 (ja) マルチレイヤａｔｍ通信装置
May et al. A fast restoration system for ATM-ring-based LANs
FI104601B (fi) Signalointisanomien käsittely ATM-solmussa
JP3149845B2 (ja) Ａｔｍ通信装置
EP1476993B1 (en) Port label switching
JP2002537726A (ja) Ａｔｍノードの内部制御経路の確立
US6940858B1 (en) Method for establishing a route via a communications network
Johnston et al. Functional description of H-bus: A broadband customer premises network
JP3449919B2 (ja) ボタン電話システム
JPH07101888B2 (ja) 交換装置によるｌａｎ間接続方式
KR100255800B1 (ko) Atm 교환기의 셀 경로 시험방법
JPH05268254A (ja) 通信網における呼設定方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee