KR100704065B1 - 다단 ａｔｍ 노드를 통한 내부 라우팅 방법 및 장치 - Google Patents

다단 ａｔｍ 노드를 통한 내부 라우팅 방법 및 장치 Download PDF

Info

Publication number
KR100704065B1
KR100704065B1 KR1020017007548A KR20017007548A KR100704065B1 KR 100704065 B1 KR100704065 B1 KR 100704065B1 KR 1020017007548 A KR1020017007548 A KR 1020017007548A KR 20017007548 A KR20017007548 A KR 20017007548A KR 100704065 B1 KR100704065 B1 KR 100704065B1
Authority
KR
South Korea
Prior art keywords
cell
routing
stage
node
tag
Prior art date
Application number
KR1020017007548A
Other languages
English (en)
Other versions
KR20010101252A (ko
Inventor
앤더슨스태판
아그네빅미카엘
엔그스트롬올아
페테르센라르스-괴란
Original Assignee
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 텔레폰악티에볼라겟엘엠에릭슨(펍)
Publication of KR20010101252A publication Critical patent/KR20010101252A/ko
Application granted granted Critical
Publication of KR100704065B1 publication Critical patent/KR100704065B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H04L45/10—Routing in connection-oriented networks, e.g. X.25 or ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/745—Address table lookup; Address filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation
    • H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/256—Routing or path finding in ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H04L49/309—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5609—Topology

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

내부 라우팅 태그(82)는 다단 ATM 노드(20)로의 ATM 셀의 입구상의 수신된 ATM 셀의 페이로드에 부가된다. 이 라우팅 태그는 라우팅 정보를 포함하여 다단 노드의 복수의 스테이지(22)를 통해서 수신된 ATM 셀의 페이로드를 라우팅한다. 라우팅 정보는 목적지 주소 목록, 예를 들어 다단 ATM 노드에서의 물리적 유닛(26)의 유토피아 주소를 포함한다. 내부라우팅 태그 스트림라인 접속 설정의 사용이 필요로되는 내부 제어 경로의 수를 감소시키고 다단 노드의 복수의 스테이지에서 VPI/VCI 변환을 피하게 한다.
노드 성능 감시 관리기, 다단 ATM 노드, 태그, 서브래크, 목적지 주소 목록

Description

다단 ＡＴＭ 노드를 통한 내부 라우팅 방법 및 장치{INTERNAL ROUTING THROUGH MULTI-STAGED ATM NODE}
본 출원은 발명의 명칭이 "다단 ATM 노드의 분할된 성능 감시"인 미국 특허 출원 일련 번호 09/213,898호와 관계되고 이것이 본원에 참조되어 있다.
본 발명은 비동기 전송 모드(Asynchronous Transfer Mode:ATM)로 공지된 패킷 기술에 관한 것으로서, 특히 다단(multi-staged) ATM 노드를 통한 트래픽 셀의 내부 라우팅(internal routing)에 관한 것이다.
멀티미디어 응용, 주문형 비디오 서비스(video on demand), 비디오 전화기, 및 원격 전자 회의(teleconferencing)와 같은 높은 대역의 서비스에 대한 관심 증가는 광대역 종합 정보 통신망(Broadband Intergrated Service Digital Network:B-ISDN)에 대한 개발을 불러일으켰다. B-ISDN은 비동기 전송 모드(ATM)로 공지된 기술을 기반으로 하며, 통신 성능을 상당히 확장시킨다.
ATM은 비동기 시분할 다중화 기술을 이용하는 패킷-지향형 전송 모드이다. 패킷은 셀이라 불리우며 통상적으로 일정한 크기를 갖는다. 통상적인 ATM 셀은 53 옥텟(octet)을 포함하는데, 이중 다섯 개가 헤더를 형성하고, 48개가 셀의 "페이로드(layload)" 또는 정보 부분을 구성한다. ATM 셀의 헤더는 셀이 이동할 ATM 네트워크 내의 접속을 식별하는데 사용되는 두 가지 량(quantity), 특히 VPI(Virtual Path Identifier)와 VCI(Virtual Channel Identifier)를 포함한다. 일반적으로, 가상은 네트워크의 두 스위칭 노드 사이에 정해진 주요 경로이며, 가상 채널은 각자의 주요 경로 상의 소정의 한 접속이다.
종단점에서, ATM 네트워크는 ATM 네트워크 사용자와 같은 단말 기기에 접속된다. 보편적으로, ATM 네트워크 종단점 사이에는 복수의 스위칭 노드가 있는데, 상기 스위칭 노드는 물리적 전송 경로 또는 링크에 의해 함께 접속되는 포트를 가진다. 따라서, 발신 단말 기기에서 수신 단말 기기로의 이동시, 메시지를 형성하는 ATM 셀은 다수의 스위칭 노드를 통해 이동할 수 있다.
스위칭 노드는 다른 노드로의 링크 회로 및 링크를 통해 각각 접속될 수 있는 복수의 포트를 가진다. 링크 회로는 링크 상에서의 이용시 소정의 프로토콜에 따라 셀 패키징을 수행한다. 스위칭 노드로 들어오는 셀은 스위칭 노드의 제 1포트에 입력되어, 다른 노드에 접속된 링크로의 링크 회로를 통해 제 2포트에서 빠져나갈 수 있다. 각 링크는 호출 가입자 또는 파티(calling subscriber or party)와 피호출 가입자 또는 파티 사이의 전송과 같은 복수의 접속에 대한 셀을 전달할 수 있다.
보편적으로, 각 스위칭 노드는 다수의 기능부를 갖는데, 이 기능부의 주요 부분은 스위치 코어이다. 스위치 코어는 본래 스위치 포트 간의 교차 접속처럼 작동한다. 스위치 코어 내부의 경로는, 소정의 스위치 포트가 함께 접속됨으로써 메시지가 결국 스위치의 입구측에서 스위치의 출구측으로 전달되도록 제어된다. 이 스위치 코어의 포트는 장치 보드상에 존재할 수 있는 인터페이스 모듈에 접속된다. 이 인터페이스 모듈은 (예를 들어) 프로세서, AAL 또는 ATM 착신 유닛, 또는 교환 단말기(ET)와 같은 장치 보드상에 또한 존재하는 하나이상의 장치와 스위치 코어를 인터페이스시키도록 작용한다. 이들 장치중 일부 장치는 (예를 들어) 교환 터미널(ET)이 외부 링크를 통해서 ATM 노드를 또다른 ATM 노드에 접속시키는 것과 같은 외부 링크에 접속된다. 후술되는 변환 동작과 같은 기능을 위하여, 교환 단말기는 통상적으로 자신의 위에 설치되는 프로세서("보드 프로세서 " 또는 " BPs로 공지됨)를 갖는다.
통상적으로, ATM 스위치 코어 및 이에 접속된 장치 보드[이 위에 교환 단말기(ET)와 같은 인터페이스 모듈 및 장치가 설치되어 있다]는 전자 구성부품들의 래크(rack)의 하나의 서브래크 상에 모두 존재한다. 접속이 ATM 모드를 포함하여 설정될 때, 접속 설정 동작이 수행된다. 그후에, 접속이 설정되는 동안, ATM 셀은 특정한 외부 링크상의 ATM 노드에서 수신된다. ATM 셀이 수신될때, 수신 외부 링크에 접속되는 장치 보드상의 보드 프로세서 BP는 보드 프로세서에 의해 유지되는 변환 테이블을 참고한다. 변환 테이블로부터, 보드 프로세서는 예를 들어 외부의 VPI/VCI 값(외부 링크상에 수신되는 ATM 셀의 헤더로부터)으로부터 내부의 VPI/VCI 값으로의 매핑을 결정한다. 내부 VPI/VCI는 ATM 노드 및 특히 자신의 스위치 코어를 통해서 수신된 셀의 페이로드를 라우팅하기 위하여 사용된다. 셀이 ATM 노드를 통해서 라우팅된 후, 유사한 변환 공정이 장치 보드에서 수행되는데, 이 장치 보드로부터 셀은 ATM 노드를 벗어난다. 즉, 또다른 변환 프로세스는 ATM 노드를 벗어날때 내부 VPI/VCI를 사용하여 또다른 외부 VPI/VCI가 인출 셀의 헤더에 삽입되도록 준비한다.
VPI/VCI 변환을 위하여 활용되는 변환 테이블은 노드의 주 프로세서에 의해 설정된 접속에서 보드 프로세서와 통신되거나 갱신된다. 주 프로세서는 예를 들어 노드의 장치 보드들중 한 보드상에 존재할 수 있다. 내부 제어 경로(ICP)는 주 프로세서를 VPI/VCI 변환 동작을 수행하는 보드 프로세서(BPs)의 각각에 접속시키는데 필요로된다.
예를 들어, 주 스위치(예를 들어, 어떤 용어에서 " 그룹 스위치")로서 작용하는 서브래크중 하나를 갖는 다수의 서브래크를 구비하는 보다 큰 ATM 노드가 고려된다. 예를 들어, 서브래크(각각은 전체 노드의 스테이지를 구성한다)는 직렬 형태로 접속되어 다단 ATM 노드를 형성한다. 상술된 변환 공정은 이와 같이 보다 큰 모드에서 사용될 수 있다. 예를 들어,3개의 서브래크를 구비하는 3단 ATM 노드를 고려하면, 제2 서브래크는 주 스위치로서 기능하고 제1 및 제3 서브래크간에 접속된다. 이와같은 3단 ATM 노드에서, 상술된 변환 절차를 따라서 노드를 통해서 셀의 라우팅은 전체 6개의 변환에 대해서 각각의 서브래크에서 두개의 변환 동작(하나의 변환 동작은 입구를 토대로 하고, 또다른 변환 동작은 출구를 토대로 한다)을 필요로한다. 게다가, 예를 들어, 하나의 서브래크에서 장치/ET로부터 또다른 서브래크에서의 장치/ET 로의 접속을 설정시 포함된 내부 ET 링크(즉, 접속 경로를 따른 주 스위치를 상호접속하는 링크)의 모든 교환 단말기(ETs)용 변환 테이블을 설정하는데 필요로된다. 이와같은 접속 설정은 보다 많은 내부 제어 경로(ICPs)를 설정하고 반드시 3 팩터까지 접속 설정 시간을 증가시킨다.
그러므로, 본 발명의 목적 및 필요로되는 것은 다단 ATM 노드를 통해서 ATM 셀을 내부적으로 라우팅하는 기술이다.
내부 라우팅 태그는 ATM 셀의 페이로드에 부가되어 다단 ATM 노드를 통해서 ATM 셀을 라우팅시킨다. 이 라우팅 태그는 다단 노드의 다수의 스테이지를 통해서 수신된 ATM 셀의 페이로드를 라우팅하기 위한 라우팅 정보를 포함한다. 바람직하게는, 라우팅 정보는 목적지 주소의 리스트를 포함하는데, 예를 들어 다단 ATM 노드에서 물리적인 유닛의 유토피아 주소를 포함한다. 예시된 실시예에서, 다단 ATM 노드는 스테이지를 갖는데, 각각의 스테이지는 서브래크상에 위치된다. 다단 노드의 각각의 스테이지 또는 서브래크는 제1 세트의 인터페이스 유닛 및 제2 세트의 인터페이스 유닛에 접속되는 스위치 코어를 구비한다. 이와같은 실시예에 대해서, 라우팅 태그는 목적지 주소로서 물리적 주소를 포함하는데, 하나의 물리적 주소는 다단 노드의 각각의 스테이지에 대한 제1 및 제2 인터페이스 유닛 각각에 대한 것이다. 이 인터페이스 유닛은 예를 들어 스위치 포트 인터페이스 모듈(SPIM)일 수 있다.
접속 설정 요청은 다단 ATM 노드의 주 프로세서에 존재하는 접속 설정 관리기로 전달된다. 이 접속 설정 관리기는 접속용 전송 리스트를 두개의 태깅 유닛 BP/TUs에 제공함으로써 응답한다. 전송 리스트를 수신하는 이 두개의 태깅 유닛 BP/TUs은 접속에 포함되는 두개의 외부 링크에 접속되는 장치 보드상에 존재한다. 전송 리스트는 다단 ATM 노드를 통해서 트래픽 셀을 스위칭하여 라우팅하기 위하여 사용될 목적지 주소의 리스트이다. 두개의 태깅 유닛 BP/TU중 하나에 의해 수신되 는 전송 리스트는 다단 ATM 노드를 통해서 한 방향으로 셀을 라우팅하기 위하여 사용되는데, 두개의 태깅 유닛 BP/TUs중 다른 유닛에 의해 수신되는 전송 리스트는 다단 ATM 노드를 통해서 역방향으로 셀을 라우팅하기 위하여 사용된다. 이 전송 리스트는 두개의 태깅 유닛 BP/TUs의 변환 테이블로 기록된다. 접속 설정후, 이 접속에 참여하는 ATM 셀이 외부 링크로부터 수신될때, 태깅 유닛 BP/TU는 VPI/VCI 및 인입하는 ATM 셀의 헤더로부터 링크 식별자를 획득한다. 이들 파라미터를 사용하면, 태깅 유닛 BP/TU는 자신의 변환 테이블을 참고하여 셀용 전송 리스트를 획득한다. 두개의 다른 파라미터, 특히 셀 크기 및 QoS 표시자가 또한 부가되어 내부 라우팅 태그 또는 "SPAS 태그"를 형성한다.
예시된 실시예에서, SPAS 태그의 전송 리스트는 6개의 옥텟을 포함하는데, 각각의 옥텟은 예를 들어 다단 ATM 노드를 통해서 라우팅하는 목적지 주소를 포함한다. 셀이 다단 ATM 노드를 통해서 라우팅될 때, 셀을 수신하는 유닛은 분석되고 적절한 경우 전송 리스트의 최상부 옥텟상에서 동작한다. 최상부 옥텟을 포함하는 이들 동작은 루트에서 활용되거나 자신의 목적지 주소를 갖는 유닛에서 활용되어, 셀이 나오는 소스 주소와 목적지 주소를 교환시키며, 옥텟의 패리티를 기수에서 우수로 변경시키고 전송 리스트의 하부로 진행하도록 옥텟을 파핑(popping)한다. 이 옥텟의 파핑은 전송 리스트의 최상부상에 또다른 옥텟을 남겨두는데, 이 또다른 옥텟은 셀이 라우팅될 다음 목적지 주소를 포함한다.
SPAS 태그의 포맷은 각종 유토피아 장치(예를 들어, 8비트 및 16 비트) 뿐만아니라 AAAL2' 프로토콜 및 AAL2'' 프로토콜을 포함하는 각종 프로토콜의 ATM 패킷을 수용하기 위하여 제공된다. 링 또는 버스 토폴로지를 갖는 다단 ATM 노드에 대해서, 옥텟 쌍은 링 또는 버스상에서 셀을 라우팅하기 위하여 SPAS 태그에 포함된다.
내부 라우팅 태그 스트림라인 접속 설정을 사용하면은 필요로되는 내부 제어 경로의 수를 감소시키고 복수의 스테이지의 다단 노드에서 VPI/VCI 변환을 피한다.
본 발명의 상술된 목적, 특징 및 장점 및 그외다른 목적, 특징 및 장점이 첨부한 도면을 참조하여 이하에 설명된 본 실시예로부터 명백하게 될 것이다. 전체 도면을 통해서 동일한 소자에는 동일한 참조 번호가 병기되어 있다. 소자의 크기를 원래의 크기로 도면에 반드시 도시할 필요가 없고, 대신에 본 발명의 원리를 집중적으로 도시하였다.
도 1은 본 발명의 실시예에 따른 다단 ATM 노드의 일부, 특히 이것의 액세스 서브래크(subrack)와 주 래크의 개요도.
도 2는 도 1의 다단 ATM 노드 일부의 개요도로서, 접속 설정 관리기, 노드 성능 감시 관리기, 및 트래픽 관리기를 더 포함하는 도면.
도 3은 도 1의 ATM 노드의 스위치 포트 인터페이스 모듈(switched port interface module:SPIM)이 놓일 수 있는 장치 보드(device board)의 예를 나타내는 개요도.
도 4는 도 1의 다단 ATM 노드를 통과하도록 부가된 SPAS 태그를 가진 셀의 예를 나타내는 도면.
도 4a는 도 1의 다단 ATM 노드를 통과하도록 부가된 SPAS 태그를 가지며 AAL2' 프로토콜 패킷을 가진 셀의 예를 나타내는 도면.
도 4b는 도 1의 다단 ATM 노드를 통과하도록 부가된 SPAS 태그를 가지며 AAL2'' 프로토콜 패킷을 가진 셀의 예를 나타내는 도면.
도 4c는 도 1의 다단 ATM 노드를 통과하도록 부가된 SPAS 태그를 가지며 8 비트 유토피아 장치용인 셀의 예를 나타내는 도면.
도 4d는 도 1의 다단 ATM 노드를 통과하도록 부가된 SPAS 태그를 가지며 16 비트 유토피아 장치용인 셀의 예를 나타내는 도면.
도 5는 도 1의 다단 ATM 노드를 간단히 나타내는 도면.
도 5a는 도 5에 도시된 다단 ATM 노드의 디멀티플렉싱 지점을 나타내는 개요도.
도 5b는 도 5에 도시된 다단 ATM 노드의 멀티플렉싱 지점을 나타내는 개요도.
도 5c는 도 5에 도시된 다단 ATM 노드의 해석 지점을 나타내는 개요도.
도 5d는 도 5에 도시된 다단 ATM 노드의 감시 지점을 나타내는 개요도.
도 5e는 도 1에 도시된 다단 ATM 노드의 작동 및 작동 해제 지점을 나타내는 개요도.
도 6은 도 1의 다단 ATM 노드의 세그먼트의 발신단과 착신단을 나타내는 개요도.
도 7은 도 1의 다단 ATM 노드의 본 발명 모드에 따른 성능 감시 예에서의 신호 방식(signaling)과 셀 흐름을 나타내는 개요도.
도 8은 본 발명의 실시예에 따른 SPAS 성능 감시 제어 셀 포맷의 예를 나타내는 도면.
도 9는 성능 감시 동작과 관련한 SPAS 셀 블록의 전송을 나타내는 도면.
도 10a는 다단 ATM 셀을 통한 선택적인 내부 라우팅 기술을 나타내는 도식적인 라우팅 도면.
도 10b는 본 발명 모드에 따라 다단 ATM 셀을 통한 내부 라우팅 기술을 나타내는 도식적인 라우팅 도면.
도 11은 링형 또는 버스형 토폴로지(topology)를 가진 본 발명의 다단 ATM 노드에 대한 실시예를 나타내는 개요도.
도 12는 도 11의 링형 다단 ATM 노드에 부가된 SPAS 태그에 이용되는 옥텟 쌍을 나타내는 도면.
도 13a 내지 13f는 도 11의 링형 다단 ATM 노드를 통한 상이한 진행 지점에서의 본 발명에 따른 SPAS 태그를 나타내는 도면.
도 14는 AAL2 프로토콜을 가진 ATM 셀을 AAL2 기본 프로토콜을 가진 ATM 셀로 디멀티플렉싱하는 것을 나타내는 도면.
도 15는 트래픽 셀에 대한 라우팅 정보 옥텟을 나타내는 도면.
이하, 설명을 위하여, 특정 구조, 인터페이스, 기술 등과 같은 구체적인 세부 사항이 설명되어, 본 발명에 대한 전반적인 이해를 제공한다. 그러나, 당업자들이라면 본 발명이 상기 구체적인 세부 사항에서 벗어나는 다른 실시예로 실시될 수도 있다는 것을 알고 있을 것이다. 그 밖의 경우로서, 잘 알려진 장치, 회로, 및 방법에 대한 상세한 설명은 불필요한 세부 사항으로 본 발명에 대한 설명을 모호하게 하지 않도록 하기 위해 생략된다.
도 1은 본 발명의 실시예에 따른 다단 ATM 노드(20)의 부분을 도시하는 것이다. 도 1에 도시된 소정의 예에 있어서, 다단 ATM 노드(20)는 복수의 서브래크를 포함하는 래크 또는 전자 구성 부품 캐비닛(cabinet)에 놓인다. 간결성을 위하여, 다단 ATM 노드(20) 중 다섯 개의 서브래크(22), 구체적으로 말하면 하나의 주 서브래크(22M)와 네 개의 액세스 서브래크(22A1 에서 22A4)만이 도 1에 도시되어 있다. 이하, 다단 ATM 노드(20)의 공간 스위칭 구성 부품을 총괄하여 "SPAS"라 한다. 서브래크(22) 간의 인터페이스는 SILI(SPAS Internal Link Interface) 인터페이스(23)로 공지되어 있다. 본원에서, SPAS를 통해 전송되는 셀을 "SPAS 셀"이라 하고, 이것은(이하 기술되어 있는 바와 같이) SPAS 트래픽 셀과 SPAS 성능 감시 제어 셀(또한, 감시 관리 셀, SPAS 제어 셀, 또는 간단히 제어 셀로 공지되어 있음) 두 가지 모두를 포함한다.
각 서브래크가 그 위에 장착된 ATM 스위치를 포함하는 구성 부품을 가진다고 하자. 이하 더 상세히 설명되어 있는 바와 같이, 각 서브래크(22)는 ATM 스위치 코어(24)를 포함한다. 스위치 코어(24) 각각은 복수의 스위치 코어 포트, 구체적으로 말하면 복수의 스위치 코어 입구 포트는 물론 복수의 스위치 코어 출구 포트를 가진다. 스위치 코어 포트 각각은 인트라-서브래크 링크에 의해 스위치 포트 인터페이스 모듈(SPIM)(26)에 접속된다. 스위치 코어와 스위치 포트 인터페이스 모듈 사이의 통신에 대한 예는, 1998년 11월 9일 출원된 미합중국 특허 출원 제 09/188,265호, "Asynchronous Transfer Mode Switch"(이것은 본원에서 참조로 포함됨)에서 찾을 수 있다. 상호-노드(예컨대, 외부) 링크(28)에 접속되는 액세스 서브래크(22A)의 스위치 포트 인터페이스 모듈(SPIM)은 장치 보드(30)에 놓인다.
설명을 위해, 다단 ATM 노드(20)의 각 서브래크(22)는 스위치 코어(24A)의 입구측에 두 개의 스위치 포트 인터페이스 모듈(SPIM)(26A)을 가지며 출구측에 두 개의 스위치 포트 인터페이스 모듈(SPIM)(26A)을 가진 것으로 도시되어 있다. 예컨대, 서브래크(22A1)에 있어서, 스위치 코어(24A1) 입구측의 장치 보드(30A1-1 및 30A-3)에는 각각 제 1세트(set)의 스위치 포트 인터페이스 모듈 또는 유닛(SPIM)(26A-1 및 26A-3)이 제공된다. 제 2세트의 스위치 포트 인터페이스 모듈 또는 유닛(SPIM)(26A1-2 및 26A1-4)은 스위치 코어(24A1)의 출구측에 제공된다. 스위치 포트 인터페이스 모듈(SPIM)(26A1-4)은 다단 ATM 노드(20)의 또 다른 (도시되지 않은) 서브래크(22)에 접속된다. 스위치 포트 인터페이스 모듈(SPIM)(26A1-2)은 주 서브래크(22M)에 접속되는데, 구체적으로 설명하면 주 서브래크의 스위치 포트 인터페이스 모듈(SPIM)(26M1-1)에 접속된다. 도 1에는, 편의를 위해 다른 액세스 서브래크(22A)가 비교가능하게 참조되는 구성 부품을 갖는 것으로 도시된다. 그러나, 액세스 서브래크(22A)는 동일한 구조를 가질 필요없이, 각기 다른 수의 스위치 포트 인터페이스 모듈(SPIM)(26)이 그 위에 제공될 수 있으며 상기와 같은 스위치 포트 인터페이스 모듈(SPIM)(26)이 도시된 것과 다르게 접속될 수 있다는 것을 알아두어야 한다.
상기 언급된 바와 같이, 외부 링크(28)에 서비스를 제공하는 스위치 포트 인터페이스 모듈(SPIM)(26)은 상기 도시된 실시예에서 장치 보드(30)에 놓여있다. 장치 보드(30)의 한 예가 도 3에 도시되어 있다. 도 3을 보면, 장치 보드(30)는 스위치 포트 인터페이스 모듈(SPIM)(26) 뿐 아니라 하나 이상의 SPAS 사용자 자원(32)을 포함한다. 도 3에 도시된 소정의 실시예에서는, 상기와 같은 네 개의 SPAS 사용자 자원(32)이 도시되어 있다. SPAS 사용자 자원으로는, 예컨대 마이크로프로세서, 디지털 신호 처리기, ATM 또는 AAL 단말기 구성 부품, 또는 내선 단말기(extension terminal:ET) 등이 있다. 내선 단말기(ET)는 특히 다중-노드 네트워크에서 다단 ATM 노드(20)를 다른 ATM 노드에 (외부 링크(28)를 통해) 접속하는데 사용된다. 이하 기술된 변환 동작 및 성능 감시 동작과 같은 기능을 위해, 교환 단말기는 보편적으로 그 위에 프로세서("보드 프로세서" 또는 "BP"로 공지되어 있음)가 장착된다. 이하 설명되어 있는 바와 같이, 본 발명에 따르면 다단 ATM 노드(20) 가장자리의 장치 기판(30) 상의 보드 프로세서는 또한 태그 유닛(tagging unit)의 역할을 하는데, 이러한 이유로 도 3의 보드 프로세서/태그 유닛을 BP/TU라 한다.
SPAS 사용자 자원(32) 각각은 SAI(SPAS Access Interface) 인터페이스(34)에 의해 장치 보드(30)의 스위치 포트 인터페이스 모듈(SPIM)(26)에 접속된다. 스위치 포트 인터페이스 모듈(SPIM)(26)은 하드웨어와 소프트웨어 두 가지 모두를 포함하며, 버퍼를 포함한 다양한 구성 부품을 가진다. 스위치 포트 인터페이스 모듈(SPIM)(26)에 대한 예는 다음과 같은 미합중국 특허 출원(이들 모두가 본원에 참조로 포함됨)에 나타나있다:[미합중국 특허 출원 SN 08/893,507 "Augmentation of ATM Cell With Buffering Data"; 미합중국 특허 출원 SN 08/893,677 "Buffering of Point-to-Point and/or Point-to-Multipoint ATM Cells"; 및 미합중국 특허 출원 SN 08/893,479 "VP/VC Look-Up Function"]. 스위치 포트 인터페이스 모듈(SPIM)(26)은 ASCI(ATM Switch Core Interface) 인터페이스(36)에 의해 서브래크(22)의 스위치 코어(24)에 접속된다.
도 1은 주로 다단 ATM 노드(20)의 서브래크(22)를 도시한다. 그 서브래크(22) 외에, 다단 ATM 노드(20)는 또한 도 2에 도시된 바와 같은 다양한 관리기를 포함한다. 접속 설정 관리기(50)는 라우팅 태그 정보를 태그 유닛(BP/TU)(도 3참조)에 전송하는 것을 포함한 다수의 기능을 수행한다. 이하 기술된 바와 같이, 태그 유닛(BP/TU)은 ATM 노드에 입력되는 트래픽 셀을 포함하여 ATM 노드(20)를 통해 라우팅될 셀에 태그를 부가한다. 그 다음 설명된 바와 같이, 상기 태그는 ATM 노드(20)를 통한 셀 스위칭을 위해 착신 주소 목록 등을 포함한다. 노드 성능 감시 관리기(60)는 다단 ATM 노드(20)를 포함하는 다양한 스위치(예컨대, 서브래크)를 통한 셀 이동 감시를 제어한다. 이 외에도, 트래픽 제어 관리기(70)는 셀의 태그에 서비스 품질 인디케이터(indicator)를 삽입하는 기능을 포함한 다양한 기능을 수행한다.
접속 설정 관리기(50)와 노드 성능 감시 관리기(60)는 도 2에 도시된 SPAS 관리(SMI) 인터페이스(38)에 의해 SPAS에 접속된다. SPAS 관리(SMI) 인터페이스 (38)는 기본적으로 SPAS의 장애, 성능, 및 구성 관리를 처리한다. 접속 설정 관리기(50)와 노드 성능 관리기(60)는 다단 ATM 노드(20) 내의 임의의 편리한 위치에 놓일 수 있지만, 스위치 코어(24M)(도 1참조)에 접속된 소정의 장치 보드(30) 상의 주 프로세서(MP)에 놓이는 것이 바람직하다. 주 프로세서(MP)는 기본적인 다단 ATM 노드(20) 제어 기능을 갖는다.
도 2에 단일 블록으로 도시되어 있지만, 트래픽 제어 관리기(70)의 기능은 SPAS내에 놓인 다양한 프로세서에 의해 수행될 수 있다. 예컨대, 상기 기능은, 예컨대 분산 방식으로 하나 이상의 보드 프로세서(BP)에 의해 또는 다단 ATM 노드(20)의 주 프로세서(MP)에 의해 처리될 수 있다. 따라서, BP의 한 가지 용도는 로컬 트래픽 제어 외에 로컬 장애 및 성능 감시 기능을 처리하는 것이라 할 수 있다.
SPAS 셀이 다단 ATM 노드(20)에 입력될 수 있기 전에, 트래픽 제어 관리기(70)는 SAI 인터페이스(34)를 통해, 소정의 서비스 품질(QoS)과 트래픽 파라미터를 가진 두 개의 SAI 사이에 접속을 설정할 것을 요구한다. 접속 설정 요구는 SPAS에 의해 수신되어 접속 설정 관리기(50)로 전달된다. 접속 설정 관리기(50)는 접속을 위한 전달 목록을 두 태그 유닛(BT/TU)에 제공함으로써 응답한다. 전달 목록을 수신하는 두 개의 태그 유닛(BP/TU)은 접속에 필요한 두 개의 외부 링크(28)에 접속된 장치 보드(30) 상의 것이다. 전달 목록은 SPAS를 통한 셀의 스위칭과 라우팅에 이용될 목적지 주소 목록이다. 두 태그 유닛(BT/TU) 중 하나에 의해 수신된 전달 목록은 다단 ATM 노드(20)를 통해 한 방향으로 셀을 라우팅하는데 이용되고, 두 개의 태그 유닛(BP/TU) 중 나머지 하나에 의해 수신된 전달 목록은 다단 ATM 노드(20)를 통해 반대 방향으로 셀을 라우팅하는데 이용된다. 전달 목록은 두 태그 유닛(BP/TU)의 변환 테이블에 기록된다.
접속 설정 후, 접속에 참여한 ATM 셀이 외부 링크(28)로부터 수신되면, 태그 유닛(BP/TU)은 입중계 ATM 셀의 헤더로부터 VPI/VCI 및 링크 식별자를 얻는다. 이러한 파라미터를 이용하여, 태그 유닛(BP/TU)은 각자의 변환 테이블에 의뢰하여 셀에 대한 전달 목록을 얻는다. 이 외에도, 트래픽 제어 관리기(70)는 두 개의 파라미터, 특히 셀 크기와 QoS 인디케이터를 추가한다. 본원에서, 셀 크기 및 QoS 인디케이터와 함께 전달 목록은 "SPAS 태그"나 "라우팅 태그" 또는 간단히 "태그"로 공지되어 있다. 태그 유닛(BP/TU)은 SPAS 페이로드(도 4참조)인 전체 ATM 셀에 SPAS 태그를 추가하여 SPAS 셀을 형성한다. 각자의 SPAS 태그(82)를 가진 SPAS 셀은 SAI 인터페이스(34)를 거쳐 SPAS로 전달된다. SAI 인터페이스(34)는 SPAS 쪽의 사용자면 인터페이스이다.
따라서, SAI 인터페이스(34)에 입력되기 전에, 전체 전달 목록(셀 크기 및 QoS 인디케이터와 함께)을 포함하는 SPAS 태그가 태그 유닛(BP/TU)에 의해 SPAS 셀 의 페이로드에 추가된다. SPAS 태그는 SPAS를 통해 셀을 전달하는데 사용된다. SPAS 태그는 접속 종료점을 정한다. 그 다음, SPAS 접속은 멀티플렉싱된 ATM 접속과 같은 다수의 접속을 가질 수 있다.
태그 유닛(BT/TU)에 의해 부가된 SPAS 태그(82)를 가진 SPAS 셀(80)의 포맷에 대한 예가 도 4에 도시되어 있다. SPAS 태그(82)는 SPAS 셀(80)의 페이로드(84)보다 우선한다. 도시된 실시예에서, SPAS 태그(82)는 7개의 옥텟을 가진다. 서비스 정보 옥텟(86)으로 공지된 제 1옥텟은 상기 언급된 바와 같이 트래픽 제어 관리기(70)에 의해 발생된다. SPAS 태그(82)의 남은 6개의 옥텟은 전달 목록(88)이다.
서비스 정보 옥텟(86)은 다음과 같은 네 개의 필드, 즉 기수(odd) 패리티 필드, 셀 크기 필드, 서비스 품질(QoS) 필드, 및 유형 필드를 갖는다. 유형 필드(1 비트)는 셀이 트래픽 셀인 경우 0값을 가지며, 유형 필드 내의 1값은 셀이 제어 셀 또는 그 밖의 다른 셀이라는 것을 나타낸다. QoS 필드(2비트)는, 셀이 가장 낮은 지연 우선순위인 경우 0의 값을 가지며, 셀이 가장 높은 지연 우선순위인 경우 3의 값을 갖는다. 셀 크기 필드(4비트)는 0에서 9까지의 값을 갖는 부호를 그 안에 저장한다. 부호는 총 셀 크기와 셀 페이로드 크기 두 가지 모두를 표시한다. 셀 크기 부호의 의미는 다음 기술된 바와 같은 표 1을 참조하여 알 수 있다. 셀 크기 부호(12, 13, 14, 및 15)는 표 1에 도시되어 있지는 않는데, 이것은 연결된 셀에 대한 것이며, 그렇지 않은 경우에는 각각 부호(0, 1, 2, 및 3)와 동일한 의미를 갖는다.
서비스 정보 옥텟에 대한 셀 크기 부호화
셀 크기 부호 0 1 2 3 4 5 6 7 8 9
총 셀 크기 SPAS 페이로드 크기 AAL2' 페이로드 12 18 24 30 36 48 60 60 60 60 5 11 17 23 29 41 53 53 ATM-셀 ATM-셀 2 8 14 20 26 38 45 45 x x

상기 나타나 있는 바와 같이, 전달 목록(88)은 다단 ATM 노드(20)를 통한 SPAS 셀 스위칭과 같은 라우팅에 사용될 목적지 주소 목록이다. 상기 설명된 실시예에서, 전달 목록(88)은 6 개의 옥텟을 수용한다. 이하에 설명된 바와 같이, 전달 목록(88)의 옥텟은 팝업(pop up) 동작을 이용하여 전달 목록에 걸쳐 시프트된다. 전달 목록(88)의 6 개의 옥텟 모두 동일한 포맷으로 되어 있으며, 각각 포맷 필드, 주소 필드, 및 패리티 비트를 갖는다. 포맷 필드(1 비트)는, 주소 필드내의 6비트 값의 값이 물리적 스테이지(stage)의 주소(즉, 주소 필드의 6 비트 주소는 물리적 출력에 직접적으로 상응함)이면 0의 값을 갖는다. 포맷 필드(1 비트)는 주소 필드 내의 값이 물리적 주소 이외의 것에 이용된다면 1의 값을 갖는다.
전달 목록(88)내의 한 옥텟의 포맷 필드(1 비트)가 0 값을 가지면, 주소 필드 내의 값은 다단 ATM 노드(20) 내의 물리적 주소를 나타낸다. 상기 설명된 예에서, 상기 주소는 스위치 포트 인터페이스 모듈(SPIM)(26)의 주소이므로, 보편적으로 유토피아 주소이다.
전달 목록(88)내의 한 옥텟의 포맷 필드(1 비트)가 1의 값을 가지면, 주소 필드내의 값 또는 논리 주소(예컨대, 연산 부호)는 소정의 동작을 나타내는 의미를 갖는다. 이들 논리 주소의 의미는 옥텟이 우수(even) 서브 스테이지인지 기수 서브 스테이지인지 여부에 의존한다. 우수 스테이지(예컨대, 2, 4 및 6 스테이지)에 대한 상기 논리 주소의 의미가 표 2에 나타나있다. 기수 서브 스테이지(예컨대, 1, 3 및 5 서브 스테이지)에 대한 상기 논리 주소의 의미는 도 3에 나타나있다. 포맷 한 유형의 옥텟에 대한 주소 필드내의 논리 주소값은 이들이 처리되는 지점에서만 유효하다는 것을 알아두어야 한다.
전달 목록의 우수 서브 스테이지에 대한 논리 주소 의미
스테이지 필드내의 논리 주소값 의미
0 1 2 3 4 5-30 31 32-50 51-59 60-63 최고 효과의 브로드캐스트(broadcast) 보장된 브로드캐스트 멀티캐스트(multicast) 테이블 1, 전체 멀티캐스트 테이블 멀티캐스트 테이블 2, 제한된 멀티캐스트 테이블 멀티캐스트 테이블 3, 제한된 멀티캐스트 테이블 제한된 멀티캐스트 접속을 위해 확보된다 "널(null)" 표시; 셀은 이 정도에 도달하는 경우 종료한다. 부호는 라우팅에 참여하지 않는 위치, 예컨대 단 하나의 서브래크만 가로지르는 경우 삽입된다. 멀티캐스트 테이블을 위해 확보된다 MP/BT가 SPIM으로 신분을 확인하는 경우의 기능상의 주소 유형. 부합하지 않는다면, 부호 중 어느 것은 또한 트래픽 셀이 더 브로드캐스트된다는 것을 나타낼 수 있다. SPIM HW를 위해 확보되면, 셀이 종단점에서 SPIM 내부 이용을 위한 것임을 나타낸다. 예컨대, 장애 및 성능 관리(흐름 제어 포함)
전달 목록내의 기수 서브 스테이지에 대한 논리 주소 의미
스테이지 필드내의 논리 주소값 의미
0 1 2 3 4 5-30 31 32-63 최고 효과의 브로드캐스트 보장된 브로드캐스트 멀티캐스트 테이블 1, 전체 멀티캐스트 테이블 멀티캐스트 테이블 2, 제한된 멀티캐스트 테이블 멀티캐스트 테이블 3, 제한된 멀티캐스트 테이블 제한된 멀티캐스트 테이블을 위해 확보된다 "널" 표시; 셀은 이 정도에 도달하는 경우 종료한다. 셀은 라우팅에 참여하지 않는 위치, 예컨대 단 하나의 서브래크만 가로지르는 경우 삽입된다. 주소 접근된 목적지 링 서브래크를 가진 링형 토폴로지를 나타낸다
따라서, 본 발명 예에서, 각자의 전달 목록(88)을 가진 SPAS 태그(82)는 6개 서브 스테이지의 SPAS 계층 구조를 지원한다. 각 서브 스테이지에는, 최대 64개의 출력이 확인될 수 있다. 상기 나타나있는 바와 같이, 전달 목록(88)은 주 스위치에 접속된 액세스 서브래크 스위치를 가진 구조를 목표로한다(그러나, 이것으로 제한되지는 않음). 한 서브래크(22)(예컨대, 서브래크(22))가 전달 목록(88)의 두 개의 서브 스테이지를 소비하는 것으로 간주된다. 전달 목록(88) 내의 우수와 기수 쌍의 서브 스테이지 중, 제 1서브 스테이지는 서브래크 내의 출력 보드를 주소지정하고, 제 2서브 스테이지는 하나 또는 두 개의 "멀티-물리적(multiphy) 유토피아" 링크에 접속된 장치를 주소지정한다.
도 4의 포맷을 가진 SPAS 셀(80)에 대하여 상기 설명된 바와 같이, 전달 목록(88) 내의 각 서브 스테이지 또는 옥텟은 목적지, 소스 또는 널 주소를 포함하는 주소 필드를 갖는다. 옥텟의 주소 필드 내의 목적지 주소는 라우팅 용도로 이용된 후, 셀이 나온 주소(즉, 소스 주소)와 교체된다. 접속이 그 목적지에 도달하는데 전체 전달 목록(88)을 이용하지 않는다면, 예컨대 단 두 개의 서브래크만 가로지른다면, 남은 두 서브 스테이지는 "널"이다. 스위치 포트 인터페이스 모듈(SPIM)(26)이 전달 목록(88)의 맨 위에서 소스 주소 또는 널을 검출하면, 셀은 버려진다.
SPAS로의 입력시, SPAS를 통한 라우팅에 이용될 전달 목록(88) 내의 모든 주소 필드는 정당한 목적지 주소로 점유될 수 있다. 라우팅 체인이 전체 가능한 구조보다 더 짧다면, 전달 목록(88) 내의 나머지 옥텟의 주소 필드는 널로 설정된다. 널이 전달 목록(88) 맨 위에 있다면, 이것이 검출되어 셀이 버려진다. 전달 목록(88) 내의 각 옥텟의 포맷 필드와 관련하여 상기 나타나있는 바와 같이(도 4 참조), 주소 필드의 값은 물리적 주소 또는 논리적 주소일 수 있다. 전달 목록(88) 옥텟의 주소 필드의 물리적 주소는 출력을 정확히 나타내어, 옥텟에 상응하는 서브 스테이지에 정규 포인트-투-포인트(point-to-point) 접속에 사용된다. 전달 목록(88) 내의 옥텟의 포맷 필드가 주소 필드의 값이 논리적 주소임을 나타내면, 상기 논리 주소는 다른 다양한 동작에 사용된다(표 2와 표 3 참조).
각 라우팅 서브 스테이지에서는, 전달 목록(88) 맨 위에 있는 주소 필드의 목적지 주소가 사용된다. 소정의 옥텟에 대한 목적지 주소기 사용된 후, 전달 목록(88)은 한 단계 푸쉬 업(push up) 또는 팝업 되며, 팝업된 옥텟과 관련된 소스 주소가 전달 목록(88) 마지막 옥텟의 주소 필드에 삽입된다. 상기 삽입된 소스 주소가 표시되어, 무한 루프가 발견될 수 있다. 소스 주소가 전달 목록(88)의 맨 위에서 검출되면, 진체 SPAS 셀이 버려진다. 소스 주소는 물리적 소스를 의미한다. 팝핑된 옥텟의 포맷 필드 비트는 전달 목록(88)의 마지막 옥텟에 복사된다(따라서, 마지막 옥텟의 포맷 필드는 팝핑된 옥텟의 이전 주소 필드값이 물리적 주소였는지 또는 논리적 주소였는지를 나타냄). 기수 패리티가 정당한 목적지 주소에 이용되는 반면, 우수 패리티는 물리적 자원 주소에 이용된다. 우수 패리티가 디멀티플렉싱 지점에서 검출된다면, 이것은 "널"로 간주되며, 전체 SPAS 셀은 무효인 것으로 판명된다.
도 5는 도 1의 다단 ATM 노드(20)를 간략화한 것으로서, 주 서브래크(22M)와 두 개의 액세스 서브래크(22A1 과 22A2)만을 도시한다. 상기 간략화된 도 5는 다단 ATM 노드(20)를 통한 SPAS 셀 블록 또는 스트림의 소정의 이동 루트(route)를 묘사하는 것이다. 이동 루트는 SPAS 셀이 액세스 서브래크(22A1)의 스위치 포트 인터페이스 모듈(SPIM)(26A-1)로 향하는 입구 SAI 인터페이스(34)에서 시작된다. 스위치 포트 인터페이스 모듈(SPIM)(26A-1)로부터, 셀은 코어(24A1)를 통해 스위치 포트 인터페이스 모듈(SPIM)(26A-2)로 진행한다. 스위치 포트 인터페이스 모듈(SPIM)(26A-2)은 주 서브래크(22M)의 스위치 포트 인터페이스 모듈(SPIM)(26M-1)로의 전송 링크에 셀을 인가한다. 스위치 포트 인터페이스 모듈(SPIM)(26M-1)로부터, 셀은 코어(24M)를 지나 스위치 포트 인터페이스 모듈(SPIM)(26M-2)로 경로 설정된다. 스위치 포트 인터페이스 모듈(SPIM)(26M-2)에서, 셀은 서브래크(22A2)의 스위치 포트 인터페이스 모듈(SPIM)(26A2-1)로의 전송 링크에 인가된다. 스위치 포트 인터페이스 모듈(SPIM)(26A2-1)로부터, 셀은 코어(24A2)를 통해 스위치 포트 인터페이스 모듈(SPIM)(26A2-2)로 경로 설정된다. 스위치 포트 인터페이스 모듈(SPIM)(26A2-2)로부터, 셀은 출구 SAI 인터페이스(34)에 인가됨으로써, 다단 ATM 노드(20)를 빠져나간다. 따라서, 상기와 같은 방식으로 다단 ATM 노드(20)를 통해 경로 설정된 셀에 대한 전달 목록(88)의 6 옥텟 중 처음 다섯개의 주소 필드는 다음과 같은 각각의 SPIM: 26A1-2;26M-1;26M-2;26A2-1;26A2-2 에 대한 물리적 주소를 갖는다. 제 6옥텟은 정당한 목적지 주소를 출구 SAI 인터페이스(24) 밖으로, 즉 다단 ATM 노드(20) 밖으로 전달한다.
도 5a는 디멀티플렉싱이 발생하는 디멀티플렉싱 지점(D), 즉 각 코어(24)의 출구와 각 서브래크(22)의 스위치 포트 인터페이스 모듈(SPIM)(26)의 소정의 모듈의 입구를 도시하는 것이다. SPAS 태그(82)는 "P"로 표시된 지점, 예컨대 디멀티플렉싱 지점(D)이 지난 후 한 단계 팝 업 또는 푸쉬 업된다. 유사한 방식으로, 도 5b는 각 코어(24)의 입구와 소정의 스위치 포트 인터페이스 모듈(SPIM)(26)의 입구에 놓인 멀티플렉싱 지점("M")의 위치를 도시한다. 소스 주소는 푸쉬 지점에서 가장 가까운 이전의 멀티플렉싱 지점으로부터의 물리적 주소이다. 이와 같은 방법으로, 전체 소스 주소 목록이 형성된다(SAI 주소 제외). 소스 주소 전달 목록은, 예컨대 임의의 SPAS 접속, 단말간이나 임의의 소정의 세그먼트 상의 성능 감시와 같은 다양한 용도로 사용될 수 있다. 멀티플렉싱 지점은 SPAS 태그(82)에 의해 제어되지 않는다. 따라서, SPAS 셀은 항상, SPAS 태그(82)가 동작하는 그 다음 디멀티플렉싱 지점으로 경로 설정된다. SAI 인터페이스(SPAS 액세스 인터페이스)(34)를 지나는 SPAS 셀은 적어도 두 개의 멀티플렉싱 지점(M), 두 개의 디멀티플렉싱 지점(D), 및 하나의 푸쉬 지점(도 5a 와 5b 참조)을 지나야 한다. 따라서, 상기 설명된 실시예에서는, 최대 5개의 변환 지점(T)(예컨대, 목적지 주소가 팝업되는 지점)이 가능하다(도 5c 참조). 목적지 주소가 팝업됨에 따라, 전달 목록(88)의 마지막 옥텟은 상기 기술된 바와 같이 소스 주소로 채워진다. 따라서, 전달 목록(88)에 형성되는 소스 주소 목록은 성능 감시에 참여하는 SPAS 접속의 품질을 감시하는데 사용될 수 있다.
본 발명의 성능 감시 목적은, 노드 성능 감시 관리기(60)에 의해 용이해지는 바와 같이, 예컨대 다단 ATM 노드(20)의 적어도 일부를 통해 경로 설정된 규정된 셀 스트림과 같은 데이터 블록에 대한 접속 품질을 검사하는 것이다. 품질이라 함은, 예컨대 셀 손실 또는 비트 오류율을 의미할 수 있다. 본 발명의 성능 감시를 구현하기 위해, 노드 성능 감시 관리기(60)는 SPAS에 설정된 다양한 감시 지점과 관련하여 동작한다. 이하 설명되어 있는 바와 같이, 성능 감시는 SPAS를 통한 셀의 전체 이동 루트, 또는 SPAS를 통한 셀 이동 루트의 하나 이상의 세그먼트에 대하여 수행될 수 있다. 감시는 정해진 데이터 블록 및 세그먼트내의 모든 셀 크기에 모인 SPAS 셀(80)의 페이로드(84) 상에서 이루어진다.
도 5d는 노드 성능 감시 관리기(60)에 의해 이용된 SPAS 내의 다양한 잠정적인 감시 지점을 도시한다. 잠정적인 감시 지점은 감시 시작점(MSP); 감시 시작/종료점(MS/EP);및 감시 종료점(MEP)을 포함한다. 성능 감시는 SPAS 내부의 감시 시작점(MSP)과 감시 시작/종료점(MS/EP) 중 임의의 지점에서 시작하여, SPAS 내부의 감시 시작/종료점(MS/EP)과 감시 종료점(MEP) 중 임의의 지점에서 끝날 수 있다. 이것을 염두해두면, 도 5d는 또한, 세그먼트가 정해져 노드 성능 감시 관리기(60)에 의해 SPAS에서 감시되는 방법에 대한 네 가지 시나리오를 설명한다. 상기 제 1시나리오는, SPAS 내의 모든 가능한 (5개) SPIM-SPIM 경로가 개별적인 세그먼트로 정해진다는 것을 나타낸다. 제 2시나리오는 두 개의 세그먼트가 정해지고 감시된다는 것을 나타는데, 상기 각 세그먼트는 서브래크의 제 1SPIM에서 그 다음 서브래크의 제 1SPIM까지이다. 제 3시나리오는 SPIM(26M-1)에서 SPIM(26A2-2)까지로 정해진 세그먼트를 나타낸다. 제 4시나리오는 SPAS를 지나는 셀의 전체 경로로 정해지는, 즉 SPAS(26A1-1)에서 SPAS(26A2-2)까지의 세그먼트를 나타낸다.
세그먼트가 짧을수록, 더 많은 SPAS 접속이 상기 세그먼트를 통과할 수 있다. 이것은 감시 시작점 전에 멀티플렉싱 지점이 있고 감시 종료점 다음에 디멀티플렉싱 지점이 있기 때문이다. SAI(입구)에서 SAI(출구)를 연결하는 최대 세그먼트는 해당 SAI를 지나는 접속을 유지할 수 있을 뿐이다.
세그먼트가 노드 성능 감시 관리기(60)에 의해 감시되면, 상기 세그먼트 상에서 멀티플렉싱되는 모든 SPAS 접속과 상위 계층 접속(예컨대, ATM 접속)은, 세그먼트를 포함하는 전달 목록(88)의 서브 스테이지에 대한 규정된 서비스 품질(QoS), 시작점에서의 정당한 물리적 목적지 주소, 및 종료점에서의 정당한 소스 주소를 가지기만 한다면 감시된다. 정당하기 위해서는, 물리적 주소가 적어도 하나의 서브 스테이지를 포함해야 한다.
노드 성능 감시 관리기(60)의 제어하에 수행된 감시 동작에 있어서, 데이터 블록은 참여하지 않은 시작 셀과 정지 셀에 의해 경계가 정해진다(이것은 SPAS 제어 셀과 관련하여 이어서 더 상세히 기술됨). 시작 셀과 정지 셀 사이의 정당한 모든 셀의 품질(트래픽 셀과 그 밖의 셀)이 감시된다.
노드 성능 감시 관리기(60)에 의해 관리된 감시 동작의 설정은 세 가지 단계 - 즉, 작동 단계; 감시 단계; 및 보고 단계를 가진다. 각 단계에 대해 논의하기에 앞서, 우선 성능 감시를 위한 작동 지점과 작동 해제 지점에 대해 언급한다. 도 5e는 특히 상기 논의된 실시예와 관련하여 가능한 작동 지점과 작동 해제 지점을 도시한다. 도 5e는 다음과 같은 가능한 지점:즉, 작동 지점(AP); 작동/보고 지점(A/RP); 및 보고 지점(RP)의 위치를 도시하고 있다. 도 5e로부터, SPIM(26A1-1)은 작동 지점(AP)의 역할만 할 수 있고; SPIM(26A2-2)은 보고 지점(RP)의 역할만 할 수 있으며; SPIM(26A1-2 와 26M-2)은 작동 지점 또는 보고 지점의 역할, 예컨대 작동/보고 지점(A/RP)의 역할을 할 수 있다는 것을 알 수 있다. 작동 지점은 노드 성능 감시 관리기(60)의 관리하에 성능 감시를 시작하고 세그먼트 크기를 정할 수 있는 지점이다. 작동 지점은 단지 동일한 SPIM에서 시작하는 세그먼트를 정할 수 있다. 마찬가지로, 보고 지점도 단지 동일한 SPIM의 감시 종료점에 영향을 미칠 수 있다.
작동 및 보고 지점의 기능은 도 6을 참조하여 알 수 있다. 도 6은 특히 감시된 세그먼트의 종료점에 놓이는 두 개의 SPIM(26)을 도시한다. 도 6에 있어서, SPIM(260)을 발신 SPIM이라 하는 반면, SPIM(26T)을 착신 SPIM이라 한다. 감시되는 세그먼트는 SPAS내의 임의의 가능한 세그먼트, 예컨대 도 5d에 도시된 세그먼트 중 임의의 것일 수 있다. SPIM(260 과 26T) 각각은 보드 프로세서(BP)와 하드웨어(HW)를 갖는 것으로 도시되어 있다. SPIM(260)은 자신의 보드 프로세서(BP)에 작동 지점(AP)을 가지며 하드웨어에 감시 시작점(MSP)을 가진 것으로 도시되어 있다. 마찬가지로, SPIM(26T)은 자신의 보드 프로세서(BP)에 보고 지점(RP)을 가지며 하드웨어에 감시 종료점(MEP)을 갖는다. SPIM(260 과 26T)은 각자의 서브래크(22)에 놓여있는 것으로 도시되어 있는데, 각 서브래크(22)는 스위치 코어(ASCM)(24)를 갖는다.
전달 목록(88)이 한 쌍의 목적지 주소로 형성되므로, 감시 제어 신호는 인터페이스(23)를 연결하기 위해 양쪽 서브래크의 ASCM(스위치 코어)을 가로질러야 한다(도 6 참조). SPIM(260 과 26T)의 보드 프로세서(BP)가 노드 성능 감시 관리기(60)의 관리하에 감시를 수행한다. 도 6을 보면, 단계 1(작동 단계)과 단계 3(보고 단계)의 모든 제어 신호는 SPIM(260)과 SPIM(26T)의 보드 프로세서 간에 직접 전달된다. 단계 2(감시 단계)에서, 시작 및 정지 신호("시작" 및 "정지" SPAS 제어 셀과 관련하여 다음에 더 상세히 기술됨)도 감시 시작점(MSP)과 감시 종료점(MEP)에 의해 인지된다. 감시된 접속은 단지 감시 지점에 의해, 그리고 감시 기간 동안에만 인지된다.
발신 SPIM(260)과 착신 SPIM(26T)의 보드 프로세서는 SPAS 성능 감시 제어 셀, "감시 관리 셀", "SPAS 제어 셀" 또는 간단히 "제어 셀"로 공지된 소정의 셀을 이용하여 상호 통신한다. SPAS 성능 감시 제어 셀 포맷의 예가 도 8에 도시되어 있다. 설명된 실시예에서, 각 SPAS 성능 감시 제어 셀의 길이는 30 옥텟이다. 상기 실시예에서, SPAS 성능 감시 제어 셀은 다섯 개의 필드:즉, 헤더 필드(8-1); 성능 감시 부호 필드(8-2); 상관 필드(8-3); 데이터 필드(8-4); 및 CRC 필드(8-5)를 가진다. 헤더 필드(8-1)와 데이터 필드(8-4)를 제외한 모든 것은 길이가 단지 1옥텟인데, 헤더 필드(8-1)는 7 옥텟이며 데이터 필드(8-4)는 20 옥텟이다. SPAS 성능 감시 제어 셀의 헤더 필드(8-1)는 트래픽 셀을 또한 태그하는 태그 유닛(BP/TU)에 의해 부가된 바로 그 태그이다.
각자의 성능 감시 부호 필드(8-2)내의 값으로 나타나있는 바와 같이, SPAS 성능 감시 제어 셀은 세 가지 유형 중 하나일 수 있다. 성능 감시 부호가 0의 값을 갖는다면, SPAS 성능 감시 제어 셀은 성능 감시가 작동되었음을 나타낸다. 작동 SPAS 성능 감시 제어 셀은 각자의 데이터 필드(8-4)에 감시 종료점에 의해 이용될 비교 데이터를 전달하며, 전달 목록(88)의 어느 부분이 감시되는지와 감시에 대한 서비스 품질(QoS) 파라미터를 나타낸다. "비교 데이터"에 의해, 각자의 감시 동작을 설정하기 위해 착신 SPIM(26T)에 의해 이용될 전체 전달 필드의 내용이 언급된다.
성능 감시 부호가 1의 값을 갖는다면, SPAS 성능 감시 제어 셀은 착신 SPIM(26T)으로부터 전송되어 착신 SPIM(26T)이 감시 기능을 수용하는지 여부를 나타내는 "응답" 셀이다. 성능 감시 부호가 1의 값을 가진다면, SPAS 성능 감시 제어 셀은 착신 SPIM(26T)에서 발신 SPIM(26O)으로 전송되며 감시 종료점(MEP)에 모인 감시 데이터를 각자의 데이터 필드(8-4)에 가진 "결과" 셀이다.
도 7은 세 단계 - 즉, 작동 단계; 감시 단계; 및 보고 단계를 나타내는 성능 감시의 예를 제공한다. 이벤트(7-1)일 때, 노드 성능 감시 관리기(60)는 성능 감시 개시 신호를 발신 SPIM(26O)의 보드 프로세서로 전송한다. 이벤트(7-1)가 작동 단계를 시작한다.
작동 단계 부분으로서, 발신 SPIM(26O)의 보드 프로세서(BP)는 작동 SPAS 성능 감시 제어 셀을 이벤트(7-2)로서 착신 SPIM(26T)의 보드 프로세서(BP)로 전송한다. 작동 SPAS 성능 감시 제어 셀은 자신의 필드(8-2)(도 8참조)에 0의 성능 감시 부호를 가지며, 감시를 위한 비교 데이터로 이용될 전체 전달 목록은 물론 감시에 필요한 서비스 품질(QoS) 파라미터를 자신의 데이터 필드(8-4)에 가지고있다. 이와 동시에, 발신 SPIM(26O)은 감시 단계의 시작점(MSP)에 하드웨어 자원을 준비한다(이벤트 7-3으로 표시된 바와 같음). 이벤트(7-3)의 준비라 함은, 감시 시작점(MSP)이 (1) 감시될 세그먼트상에서의 감시를 각각 시작하고 정지하는 시작 제어 셀과 정지 제어 셀을 조사하는 것과, (2) [시작 제어 셀과 정지 제어 셀 사이에] 작동시 비교 데이터에 따라 규정된 소정의 전달 목록 패턴과 소정의 QoS 파라미터 두 가지 모두 를 자신의 전달 목록(88)에 가지는 셀을 조사하는 것을 시작함을 의미한다.
이벤트(7-2)로서 전송된 작동 SPAS 성능 감시 제어 셀 수신시, 착신 SPIM(26T)의 보드 프로세서(BP)는 작동 SPAS 성능 제어 셀(특히, 전체 전달 목록과 서비스 품질 인디케이터를 포함하는 데이터 필드(8-4)[도 8참조])의 내용을 분석하여, 착신 SPIM(26T)이 발신 SPIM(26O)에 의해 요구된 성능 감시에 참여할 수 있는지 여부를 판정한다. 성능 감시에 참여할 수 없는 이유로는, 목표로 정한 착신 SPIM(26T)에서의 자원 결여, 또는 스위치 포트 인터페이스 모듈(SPIM)(26)의 현재 자원이 다른 활성 성능 감시나 그 밖의 동작에 의해 점유된다는 것을 들 수 있다. 착신 SPIM(26T)이 성능 감시에 참여할 수 있다고 판정하면, 스위치 포트 인터페이스 모듈(SPIM)(26)은 이벤트(7-3)로 나타나있는 바와 같이 상기와 같은 참여를 위한 자원을 준비한다. 이벤트(7-3)의 준비는, 착신 SPIM(26T)의 하드웨어(HW)에게 그 감시 종료점(MEP)이 참여 셀에 대한 전달 목록(88)의 선택된 부분에 소정의 소스 주소와 QoS를 가진 SPAS 태그(82)를 조사하도록 권하는 것은 물론, 감시 시작과 정지를 타나내는 전달 목록(88)의 소정의 부호를 경계할 것을 권하는 착신 SPIM(26T)의 보드 프로세서(BP)를 필요로한다. 착신 SPIM(26T)은 또한, 착신 SPIM(26T)이 성능 감시에 참여하는지 여부를 나타내는 이벤트(7-4)로서 응답 SPAS 성능 감시 제어 셀을 발신 SPIM(26O)에 전송한다. 상기 나타나있는 바와 같이, 응답 SPAS 성능 감시 제어 셀은 자신의 성능 감시 부호 필드(8-2)에 1의 값을 갖는다(도 8 참조).
착신 SPIM(26T)으로부터 응답 SPAS 성능 감시 셀을 수신하면, 감시 단계가 시작된다(도 7 참조). 감시 단계에서 일반적으로, 감시 시작점(MSP)은 착신 SPIM(26T)과 같은 소정의 감시 종료점(MEP)까지 내내 전달 목록(88)에 공통의 물리적 목적지 주소를 갖는 SPAS 셀 블록에 대한 검사 데이터를 생성한다. 감시 단계에서, 발신 SPIM(26O)의 감시 시작점(MSP)과 착신 SPIM(26T)의 감시 종료점(MEP) 모두는 자신의 소정의 패턴에 대해 수신된 SPAS 셀의 SPAS 태그(82), 특히 그것의 전달 목록(88)을 조사할 준비가 되어 있다. 감시 시작점(MSP)이 전달 목록(88)의 적절한 옥텟 내의 소정의 목적지 주소를 조사하는 반면, 감시 종료점(MEP)은 발신 SPIM(26O)을 식별하는 소스 주소를 조사하므로, 감시 시작점(MSP)에 의해 조사된 패턴은 감시 종료점(MEP)에 의해 조사된 패턴과 동일하지 않다.
지금부터, 감시 단계를 좀 더 상세히 기술하면, 노드 성능 감시 관리기(60)의 관리하에, 발신 SPIM(26O)은 SPAS 태그(82)의 전달 목록(88) 내의 2 옥텟의 주소 필드에 두 인스턴스(instance)의 시작 부호, 즉 "62" 값을 포함하는 SPAS 제어 셀을 발생시킨다(표 2참조). 2옥텟 중 어느 것에 시작 부호가 포함되는지는 감시 종료점의 위치에 의존하며 상응한다. 즉, 전달 목록에서, 시작 부호는 시작 부호에 따를 것으로 여겨지는 SPIM에 상응하는 두 위치(예컨대, 두 개의 서브 스테이지)에 대체된다. 시작 부호를 포함하는 SPAS 제어 셀이 감시 시작점(MSP)에서 검출되면, 발신 SPIM(26O)에서 감시가 시작된다. 또한, 감시가 시작될 것이라는 것을 시작 부호로부터 발견하였다면, 감시 시작점(MSP)은 전달 목록으로부터 시작 부호의 제 1인스턴스를 제거하여, 그 대신 감시 시작점의 주소를 대체한다. 이러한 대체와 관련하여, SPIM은 관련된 자신의 로컬 보드 프로세서(도 6참조)에 의해 작동 중 저장되는 상관값을 조사한다. 상기 상관값은 SPIM 내의 위치에 대한 실제 태그값이다. 이와 같은 방법으로, 감시 시작점(MSP)의 주소가 SPAS 셀(이것은 여전히 시작 부호의 제 2인스턴스를 포함함)과 이어진다.
도 7은 시작 부호를 가진 상기와 동일한 SPAS 제어 셀에 대해 발신 SPIM(260)에서 착신 SPIM(26T)까지의 전송을 이벤트(7-5)로 도시한다. 시작 부호의 제 2인스턴스를 포함하는 상기와 동일한 SPAS 제어 셀이 감시 종료점(MEP)에서 검출되면, 착신 SPIM(26T)에서 감시가 시작된다. 감시 종료점(MEP)에 상응하는 전달 목록 내의 위치에 시작 부호(이것의 제 2인스턴스) 존재함으로써, 착신 SPIM은 자신이 감시 종료점이라는 것을 파악할 수 있다. 감시 시작점(MSP)에서 수행된 것과 동일한 방식으로, 착신 SPIM은 시작 부호의 인스턴스를 착신 SPIM의 주소와 교체하여, 이제 SPAS 셀이 완전한 전달 목록으로 이어질 수 있다.
발신 SPIM(26O)에서 착신 SPIM(26T) 까지의 또 다른 SPAS 셀(이것은 트래픽 셀일 수 있으며 다른 SPAS 제어 셀을 포함할 수 있음) 흐름이 이벤트 7-6으로 나타나있다(또한 도 9참조). SPAS 셀은 임의의 승인된 크기일 수 있다(도 4의 서비스 정보 옥텟(86)의 셀 크기 필드에 대한 설명 참조). 감시 데이터는 각자의 전달 목록(88) 내의 비교 데이터 패턴을 이용하여 각 SPAS 셀에 대한 발신 SPIM(26O)과 착 신 SPIM(26T) 두 가지 모두에서 발생된다.
SPAS 셀이 감시 동작의 이벤트 부분(7-6)으로서 발신 SPIM(26O)에서 착신 SPIM(26T)까지 전송되는 동안(도 7과 9참조), 감시 데이터가 착신 SPIM(26O)과 발신 SPIM(26T) 두 가지 모두에 유지된다. 감시 데이터는 다수의 통상적인 형태일 수도 있지만, 셀 카운트, 및/또는 상기 모든 셀에 대한 총 검사 합을 이용하여 페이로드(84)의 내용에 대한 완전성 검사(integrity check)가 바람직하다.
노드 성능 감시 관리기(60)의 관리하에, 적절한 시간에 발신 SPIM(26O)은 SPAS 태그(82) 전달 목록(88)의 2 옥텟의 주소 필드에 정지 부호, 즉 "63" 값을 포함하는 SPAS 제어 셀을 발생시킨다. 두 인스턴스의 시작 부호를 이용함에 따라, 감시 시작점(MSP)과 감시 종료점(MEP)에 상응하는 전달 목록내의 서브 스테이지에서 두 인스턴스의 정지 부호가 발생한다. 정지 부호를 보유한 SPAS 제어 셀이 감시 시작점(MSP)에서 검출되면, 발신 SPIM(26O)은 감시 데이터 수집을 정지하고, 정지 부호의 제 1인스턴스를 감시 시작점(MSP) 주소와 교체한다. 정지 부호의 제 2인스턴스를 여전히 보유하고 있는 SPAS 제어 셀은 착신 SPIM(26T)로 전송된다(도 7의 이벤트(7-7)로 나타나있는 바와 같음). 정지 부호의 제 2인스턴스를 보유하고 있는 SPAS 제어 셀이 감시 종료점(MEP)에 수신되면, 착신 SPIM(26T) 또한 감시 데이터 수집을 중단하고 정지 부호의 제 2인스턴스를 감시 종료점(MEP) 주소와 교체한다. 본질적으로, 발신 SPIM(26O)과 착신 SPIM(26T)에서 수집된 성능 감시 데이터는 고정된다. 발신 SPIM(26O)의 보드 프로세서(BP)와 착신 SPIM(26T)의 보드 프로세서(BP) 두 가지 모두 감시 데이터 결과를 발생시킨다(각각 이벤트(7-8)와 이벤트(7-9)로 도시되어 있음). 감시 데이터 결과를 발생시키는데 있어서, SPIM의 보드 프로세서(BP)는 감시 데이터를 내부에 저장한 레지스터를 판독한다.
감시 데이터 결과 생성을 완료하면, 착신 SPIM(26T)의 보드 프로세서(BP)는 착신 유닛 보고라고 또한 공지되어 있는 결과 보고를 발신 SPIM(26O)의 보드 프로세서(BP)로 발생시킨다(이벤트(7-10)). 결과 보고는 상기 기재된 바와 같이 보고 SPAS 성능 감시 제어 셀에 포함된다. 특히, SPAS 성능 감시 제어 셀의 데이터 필드(8-4)는 감시 종료점(MEP)에 수집된 감시 데이터 결과를 포함한다.
착신 SPIM(26T)로부터 보고 SPAS 성능 감시 제어 셀을 수신하면, 발신 SPIM(26O)의 보드 프로세서(BP)는 분석을 수행하여 착신 SPIM(26T)으로부터의 수신 결과를 자신의 결과와 비교한다(이벤트(7-11)로 나타나있는 바와 같음). 발신 SPIM(26O)은 상기 분석에 따른 결론을 전개하여, 결론 보고를 노드 성능 감시 관리기(60)로 전송한다(이벤트(7-12)로 나타나있는 바와 같음). 이미 설명된 바와 같이, 노드 성능 감시 관리기(60)는 다단 ATM 노드(20)의 주 프로세서에 놓일 수 있다.
상기 보고 방식에 대한 선택적인 것으로, 착신 SPIM(26T)과 발신 SPIM(26O) 모두, 자신의 성능 감시 데이터 결과를 노드 성능 감시 관리기(60)로 개별적으로 전송할 수 있어 노드 성능 감시 관리기(60)가 분석을 수행할 수 있다.
이제 표 1을 참조하면, 서비스 정보 옥텟(86)의 셀 크기 부호 각각은 총 셀 크기, SPAS 페이로드 크기, 및 AAL2' 페이로드 크기를 포함하는 크기 집합을 명시한다. AAL2'(또한, AAL2 프라임으로 기록됨)는 1998년 11월 9일 제출된 미합중국 특허 출원 제 09/188,102 호 "Asynchronous Mode Transfer System"(이것은 본원에서 참조로 포함됨)에 기술되어 있는 소정의 프로토콜이다. AAL2 프라임(AAL2')은 ATM 셀 페이로드내에 전달되는 AAL2 패킷이 전체 패킷일 것과, ATM 페이로드가 AAL2-유형 시작 필드를 가지지 않을 것을 요구한다. AAL2 프라임 프로토콜에 단 하나의 전체 AA2 패킷이 ATM 셀 페이로드마다 전달되는 것이 바람직하다. AAL2는 ITU 권고안 I.363.2에 의해 규정된 표준이라는 것을 상기하라. AAL2 패킷은 3옥텟 패킷 헤더는 물론 패킷 페이로드를 포함한다. AAL2 패킷 헤더는 8비트의 채널 식별자(CID), 6비트 길이의 인디케이터(LI), 5비트의 사용자간 인디케이터(UUI), 및 5비트의 헤더 오류 제어(header erroe control:HEC)를 포함한다. 사용자 데이터를 전달하는 AAL2 패킷 페이로드는 1에서 45 옥텟까지 변할 수 있다. 도 14는 AAL2 프로토콜을 가진 ATM 셀을 AAL2 프라임 프로토콜을 가진 ATM 셀로 디멀티플렉싱하는 것을 도시하는 것이다.
표 1에 반영된 바와 같이, 서비스 정보 옥텟(86)의 셀 크기 부호(1-6)가 AAL2' 포맷(또는, 바람직한 경우, 어쩌면 다른 ATM 포맷)에 이용된다. 도 4a는 ALL2' 패킷을 전달하는 SPAS 셀(80A)의 포맷을 도시한다. 다단 ATM 노드(20)를 통해 전송되는 다른 모든 셀과 같이, 도 4a의 SPAS 셀(80A)은 SPAS 태그(82)를 갖는다. SPAS 태그(82)는 도 4에 도시된 것과 동일한 7 옥텟 포맷을 가진다. SPAS 태그(82) 다음에는 AAL2' 패킷(400A)이 이어지는데, 이것은 AAL2' 헤더(402A)와 AAL2' 패킷 페이로드(404A)를 포함한다. AAL2' 패킷 페이로드(404A)는 최대 45 옥텟을 전달할 수 있다. AAL2' 프로토콜로 멀티플렉싱된 AAL2 패킷이 45 보다 더 큰 옥텟을 요구한다면, AAL2 패킷은 두 개의 AAL2' 패킷으로 분할되어야 한다. 제 1패킷은 45를 넘는 (예컨대, 48) L1부호(도 4a 참조)를 이용하여, 미리 정해진 고정된 AAL2' 패킷 크기, 예컨대 32 옥텟을 나타낸다. 마지막 AAL2' 패킷의 L1 부호는 두 개의 패킷 중 나중 패킷의 실제 크기를 나타낸다. 수신측에서의 두 AAL2' 패킷 수신시, 이들은 하나로 재조립된다. AAL2' 헤더는 기수 패리티 비트에 의해 보호된다.
서비스 정보 옥텟(86)의 셀 크기 부호(7)(도 4와 표 1 참조)가 또 다른 프로토콜(AAL2")(또한, AAL2 더블 프라임이라 기록됨)에 이용된다. 도 4b는 AAL2" 프로토콜을 야기하는 SPAS 셀(82B), 및 AAL2" 프로토콜을 가진 AAL2" 패킷(400B)을 나타낸다. AAL2" 프로토콜에서, (AAL2' 패킷(400A)과 같은) AAL2' 패킷은 ATM 셀내에서 전달되며, ATM-VCI는 접속을 나타내는데 이용된다. SPAS 셀(80B)은 SPAS 태그(82)(도 4와 동일한 포맷)로 시작되어 그 다음 AAL2" 패킷(400B)이 이어진다. AAL2" 패킷(400B)은 ATM 헤더(12 비트의 활성 ATM-VCI를 포함한 5옥텟)와 AAL2' 패킷(400A)을 포함한다. AAL2" 프로토콜에서, AAL2' VCI는 ATM VCI의 12개의 최하위 비트(least significant bit)에 복사된다. 최상위 비트(most significant bit)는 0으로 설정되며, VPI, PTI, 및 CLP도 그러하다.
AAL2" 프로토콜은 스위치 포트 인터페이스 모듈(SPIM)(26)의 하드웨어에서 이루어질 수 있는 AAL2'와 AAL2" 간의 용이한 프로토콜 변환을 가능하게 한다. 이와 같은 변환은 ATM 헤더를 가지며 AAL2'를 가지지 않은 60개의 옥텟 셀을 외부 기기/부품만이 인식하는 경우에 유용할 수 있다. 이러한 경우의 예로는, 주 프로세서(MP) 또는 교환 단말기(ET)(후자의 경우, 어떠한 이유로 AAL2"는 AAL2 대신 외부 ATM 링크에 이용됨)를 인터페이싱하는 AAL5-SAR(분할 및 재조립) 부품이 있다.
셀 크기 부호(7-9)에 있어서, 유토피아 장치가 8 비트폭인지 또는 16 비트폭인지 여부에 따라 실제 유토피아 구현에 추가 조정(adaptation)이 이루어져야한다. 도 4c는 SAPS 태그(82)를 포함하며 총 60옥텟의 SPAS 셀 크기를 갖는 8비트 유토피아에 대한 ATM 셀 포맷의 예를 도시한다. 다단 ATM 노드(20)는 두 종료점 사이에 전체 ATM 셀을 투명하게 전달한다. 반면, 도 4d는 SPAS 태그(82)를 포함하고 총 62옥텟의 SPAS 셀 크기(SAI 인터페이스 상에서)를 갖는 16비트 유토피아에 대한 ATM 셀 포맷의 예를 도시한다. 도 4d 셀에 있어서, 옥텟(8)과 옥텟(14)은 내부 전달중에 다단 ATM 노드(20)에 의해 제거된다. 옥텟(9-13 및 15-62)은 투명하게 전달된다(왜냐하면, 필요한 때 다단 ATM 노드(20)가 두 유토피아 포맷 간에 전환하게 되기 때문임).
셀 크기 부호(8)(도 4와 표 1참조)는 투명한 ATM 셀을 표시하는데 이용된다. 셀 크기 부호(9)는 조기 패킷 폐기(Early Packet Discard:EPD)를 받을 수 있는 ATM AAL5 셀을 표시하는데 사용된다. 셀 크기 부호(12-15)는 다단 ATM 노드(20)의 내부 이용을 위한 것인 반면, 셀 크기 부호(10)는 앞으로의 이용을 위해 확보된다.
다단 ATM 노드(20)는 또한 도 11에 도시되어 있는 바와 같이 버스 또는 링 형태를 갖도록 구성될 수 있다. 도 11의 링형 다단 ATM 노드(20R)는 n개의 서브래크, 구체적으로 말하면 서브래크(22R0 에서 22Rn)를 포함한다. 서브래크(22R)는 버스 또는 링(R)에 의해 접속된다. 이전의 실시예에서와 같이, 각 서브래크(22R)는 두 세트의 스위치 포트 인터페이스 모듈(SPIM)(26) 중간에 접속된 스위치 코어(24)를 가진다. 예컨대, 서브래크(22)는 스위치 코어(24R0); 스위치 포트 인터페이스 모듈(SPIM)(26R0-1)(또한 "SPIM#2"로 표시됨); 및 주소(adr) 0의 스위치 포트 인터페이스 모듈(SPIM)(26R0-2)을 가진다. 주소 adr=1에서 SPIM(26R2)이 링(R)에 접속된다. 스위치 포트 인터페이스 모듈(26R0-1)은 (도 1과 유사한 방식으로) 장치 보드(30R0-1)에 놓이는 것으로 도시되어 있다. 간단히 하고자, 다음에서는 다양한 스위치 포트 인터페이스 모듈(SPIM)(26) 참조가 간단히 서브래크(22R0) 상의 SPIM#0 과 SPIM#2, 서브래크(22R1-2) 상의 SPIM(26R1), 및 서브래크(22R2) 상의 SPIM#5 와 SPIM#28로 이루어진다(도 11에 도시되어 있는 바와 같음).
버스 또는 링 토폴로지가 다단 ATM 노드에 이용되면, SPAS 태그(82)는 버스 또는 링을 표시하는 옥텟 쌍을 나타내도록 조합된 두 개의 인접 옥텟을 갖는다. 이와 같은 옥텟 쌍이 도 12에 옥텟쌍(1200)으로 도시되어 있다. 옥텟 쌍(1200)의 제 1옥텟에는 다음과 같은 필드:즉, 포맷 필드(1202); 유형 필드(1204); (버스 또는 링) 목적지 주소 필드(1206); 및 기수 패리티 필드(1208)가 제공된다. "1"로 설정된 때의 유형 필드(1204)는 버스 또는 링 토폴로지가 일어난다는 것을 의미한다. 상기 실시예에서, 버스 또는 링 토폴로지는 최대 32 개의 서브래크를 지원할 수 있다. 목적지 주소 필드(1206)는 목표 링 서브래크의 주소를 포함한다. 옥텟 쌍(1200)의 제 2옥텟에는 다음과 같은 필드: 즉, "L" 필드(1210); "SEQ" 필드(1212); (버스 또는 링) 소스 주소 필드(1214); 및 우수 패리티 필드(1216)가 제공된다. "L" 필드(1210)에 있어서, "1"은 논리 주소를 나타낸다(이 경우, 논리 주소는 브로드캐스트, 멀티캐스트 및 자원 시프트를 포함하는 목적지와 소스 주소의 210 개의 논리 조합을 제공하는 목적지를 차지함). "SEQ" 필드(1212)는 필요한 경우, 링크 셋에서의 시퀀스 카운터로 이용되거나 논리 주소 필드를 확장하는데 이용될 수 있다.
링을 이용하는 다단 ATM 노드(20R)에 대한 시나리오의 예에 있어서, 보편적으로 입구 서브래크가 링에 부착되고 출구 서브래크도 링에 부착된다. 이와 같은 시나리오의 예가 도 11에 도시되어 있다. 여기서, 서브래크(22R0)가 입구 서브래크의 역할을 하고 서브래크(22R2)가 출구 서브래크의 역할을 하는데, 상기 두 서브래크(22R0 과 22R2) 모두 링(R)에 접속되어 있다. 각 서브래크는 SILI 인터페이스(23R)를 통해 링(R)에 접속된다. SILI(23R)는 서브래크와 서브래크를 접속하는 폐쇄 링으로서 접속된다. 상기 실시예에서 링(R)의 물리적 와이어는 양방향성이지만, 단방향성 와이어도 이용될 수 있다는 것을 알아두어야 한다.
도 11에 도시되어 있으며 또한 도 13a 내지 13f를 참조하여 도시된 시나리오 예에서, SPAS 셀은 서브래크(22R0) 상의 SPIM#2(즉, SPIM(26R0-1))로부터 주소(adr=4)(이것은 서브래크(22R2) 상의 SPIM#5에 접속됨)로 전송되게 된다. 도 11에는 상기와 같은 SPAS 셀에 대해 6개의 소정의 진행점(travel point), 구체적으로 지점(A-F)이 도시되어 있다. 진행점(A)에 대한 SPAS 태그(82)는 도 13a에, 진행점(B)에 대한 SPAS 태그(82)는 도 13b에 각각 도시되는 등으로 된다. 따라서, 도 13a - 도 13f는 지점(A)(SPIM#2)에서 지점(F)(adr=4를 가진 장치)까지의 셀 이동에 대한 다음의 상세한 설명에 참조된다. SPAS 태그(82)의 옥텟이 순환 방식으로 팝핑되므로, 제 1서브 스테이지 옥텟을 옥텟(O1), 제 2서브 스테이지 옥텟을 옥텟(02)라 하는 등으로 된다.
도 11의 지점(A)에서, SPAS 태그(82)는 도 13a에 도시되어 있는 바와 같다. 따라서, SPAS 태그(82)는 상기 언급된 옥텟 쌍(1200)(도 12 참조)의 형태로 전달 목록의 가운데 두 옥텟(O3 와 O4)을 갖는다. 셀이 지점(A)을 떠난 후, 코어(24R0)는 주소(adr=0)에 있는 서브래크(22R0)의 SPIM#0으로 셀을 경로 설정한다. 이와 같이 함으로써, 코어(24R0)는 전달 목록(88)의 상위 옥텟(옥텟 O1)의 목적지 주소를 소스 주소(SPIM#2의 주소)로 대체한다.
셀이 SPIM#0으로의 입구에 도달하면, SPIM#0은 전달 목록(88)의 상위 옥텟(O1)의 패리티를 기수 패리티에서 우수 패리티로 변경한 다음, 상위 옥텟(옥텟 O1)을 전달 목록(88)의 상부에서 전달 목록(88)의 하부로 팝핑한다. 따라서, 지점 B(SPIM#0 내부)에서, SPAS 태그(82)는 도 13b와 같이 나타난다. SPIM#0은 전달 목록(88)내의 상기 다음 최상위 옥텟(옥텟 O2)을 조사하여, 이것으로부터 다음 물리적 목적지 주소가 adr=1라는 것을 판정한다. 물리적 목적지 주소(adr=1)는 링(R)의 주소이다. 나타나있진 않지만, 다수의 다른 링이 SPIM#0(또는, 상기 문제에 있어서는 임의의 다른 SPIM)에 접속될 수 있다는 것을 유념해두어야 한다. SPIM#은 목적지 주소를 전달 목록(88)의 상위 옥텟(옥텟 O2) 주소로 대체하고, 패리티를 변경한 다음, 전달 목록(88)의 상위 옥텟(옥텟 O2)을 팝핑하여, 옥텟(O2)은 도 13c에 도시된 바와 같이 전달 목록(88)의 하부로 이동한다.
도 13c에 도시되어 있는 바와 같은 SPAS 태그(82)를 가진 셀은 이것이 전달 목록(88) 상부의 목적지 주소 필드에 의해 확인된 서브래크에 의해 수용될 때까지 링(R) 상에서 이동한다. 링(R) 상에서의 이동은 도 11의 지점 C에 나타나있다. 서브래크(22R1)에서, 옥텟 쌍(1200)의 포맷과 부호가 코어(24R1)가 셀에 접촉하지 않는다고 나타내므로, 셀은 자신의 코어(24R1)를 통해 투명하게 전달된다.
셀이 링 주소(2)(서브래크(22R2))에 있는 SPIM#28의 자신의 링 목적지 주소에 도달하면, 셀은 SPIM#28에 의해 허용된다. 또한, SPIM#28은 전달 목록(88) 상부에 있는 옥텟 쌍(1200), 예컨대 옥텟(O3과 O4)의 패리티를 기수에서 우수로 변경하고, 상기 옥텟 쌍(1200)을 전달 목록(88)의 상부에서 하부로 팝핑한다. 따라서, 셀이 SPIM#28로부터 코어(24R2)에 들어가는 지점 D에서, SPAS 태그(82)는 도 13d와 같이 나타난다.
코어(24R2)는 전달 목록(88) 하부에 있는 옥텟 쌍(1200), 예컨대 옥텟(O3와 O4)의 링 목적지 주소와 링 소스 주소 필드(1206과 1214)의 내용을 교환한다. 교환 후, 지점 E에서 SPAS 태그(82)는 도 13e에 도시되어 있는 외양을 갖는다. 다음으로, 코어(24R2)는, 현재 전달 목록(88)의 최상위 옥텟(옥텟 O5)에 나타나는 목표 SPIM#5의 주소, 예컨대 adr=5에 셀을 전달한다.
목표 SPIM#5는 전달 목록(88)의 하부에 최상위 옥텟(옥텟 O5)을 두고, 패리티를 기수에서 우수로 변경한다. 다음으로, 목표 SPIM#5는 도 13f에서와 같이 나타나는 지점 F에서의 SPAS 태그(82)를 이용하여 셀을 주소지정된 응용(예컨대, adr=4를 가진 장치)으로 전달한다.
따라서, 상기는 링 토폴로지를 가진 다단 ATM 노드(20)를 통한 셀 라우팅을 기술하며, 옥텟 쌍(1200)의 이용은 물론 전달 목록(88)(이것은 모든 토폴로지에 공통임)에서의 옥텟 팝핑을 도시한다. 그러므로, 본 발명의 SPAS 태그(82)는 링 또는 버스 토폴로지를 가진 다단 ATM 노드(20)를 수용한다.
본 발명의 SPAS 태그(82)는 또한 트래픽 셀의 멀티캐스팅 또는 브로드캐스팅을 허용한다. 셀이 트래픽 셀인지 여부는 서비스 정보 옥텟(86)(도 4 및 그 설명 참조)의 유형 필드에 의해 판정된다. 트래픽 셀인 경우, 페이로드(84)의 각 옥텟의 포맷 필드는 캐스트 필드(cast field)(도 15 참조)라고 판단된다. 캐스트 필드는 (1) 셀이 단일 캐스트인지, 예컨대 목적지 주소가 2진 부호화되는지[캐스트 필드의 값이 0일 때]여부, 또는 (2) 셀이 브로드캐스트나 멀티캐스트인지 여부를 나타낸다. 캐스트 필드가 멀티캐스트나 브로드캐스트를 나타낸다면, 목적지 주소는 논리적이며 표 4에 따라 해석된다.
트래픽 셀용 전달 목록의 목적지 필드 해석
목적지 필드 값 의미
0 1 2 3 4 5-30 31 32-63 점유되지 않은 교차점상의 브로드캐스트 브로드캐스트, 이전 상태와 관계없이 로딩된 모든 교차점 멀티캐스트 테이블 1, 전체 멀티캐스트 테이블 멀티캐스트 테이블 2, 제한된 멀티캐스트 테이블 멀티캐스트 테이블 3, 제한된 멀티캐스트 테이블 제한된 멀티캐스트 접속을 위해 확보됨 "널"을 표시; 셀은 여기까지 도달한 경우 종료한다. 링 토폴로지를 위해 확보됨(코어는 미리 규정된 레지스터에 지정된 주소나 소스로 셀을 라우팅하며, 라우팅 정보 옥텟은 변경되지 않는다)

본 발명은, SPAS 셀이 이동할 수 있는 6개의 스테이지 및 그에 상응하여 6 옥텟의 전달 목록(88)을 가진 다단 ATM 노드(20)의 예를 이용하였지만, 본 발명의 원리가 상기와 같은 소정의 예로 제한되지 않는다는 것을 알아두어야 한다. 오히려, 더 많거나 더 적은 수의 스테이지가 다단 ATM 노드(20)에 나타날 수 있으며, 그에 상응하여 전달 목록(88)의 길이도 변할 수 있다.
마찬가지로, 본원에 기재된 다른 파라미터는 결정적 것이 아니라, 대신 상기 이외의 실시예의 다른 값을 추정할 수 있다. 예컨대, 30옥텟으로된 SPAS 성능 감시 제어 셀의 크기가 단 한가지 예시된 것이긴 하지만, 이것은 가변 파라미터이다. 동일한 성질로, SILI 인터페이스(23)와 SAI 인터페이스가 동일한 SPIM에 나타난다면, 전달 목록(88) 옥텟의 주소 필드가 분리될 수 있다.
도 5 및 도 5a 내지 도 5d와 함께 제공된 설명에서, 셀 이동은 오른쪽에서 왼쪽으로 도시되어 있다. 그러나, 독자는 셀이 왼쪽에서 오른쪽으로 이동하며, 상기 셀이 또한 본 발명 원리에 따라 라우팅 및 감시된다는 것을 알 수 있다.
또한, 성능 감시 절차를 강력하게 하기 위해서는 다양한 SPIM 등에서 시간이 필요하며, 예컨대 응답을 요구하는 신호를 위해 로컬 타이머가 설정된다는 것을 알 수 있다. 당업자들은 타이머 제공과 이용에 대해 잘 알고 있다.
본 발명은 다단 ATM-노드의 성능 감시를 위한 이로운 방법을 제공한다. 노드 또는 그 세그먼트를 통한 어떠한 접속도 감시되어 조기 성능 저하 등을 검출할 수 있다.
본 발명은 크기조절 및 업그레이드 두 가지 모두 가능하다. 또한, 본원에 기재된 성능 감시 능력은 원한다면 점차 부분적으로 도입될 수 있다. 예컨대, 이용된 하드웨어는 원한다면 한 번에 단 하나의 작동 세그먼트 시작 또는 종료 지점을 처리하도록 저렴한 비용으로 설계될 수 있다. 다음 변형은 다수의 세그먼트를 동시에 처리하는데 이용될 수 있다.
본 발명의 라우팅 태그(예컨대, SPAS 태그(82))를 이용하는 장점은 다양하다. 특히, 라우팅 태그를 부가한 다음 다단 ATM-노드(20)의 복수의 스테이지를 통해 ATM 셀을 라우팅하는데 VPI/VCI 변환이 전혀 수행되지 않는다. 또한, 내부 제어 경로의 수가 감소되며, 접속 설정 시간이 단축된다. 이것은, 다단 ATM 노드(20) 내의 내부 링크 상에 VPI/VCI 값 사이의 매핑이 필요하지 않다는 사실 때문이다. 도 10b에 나타나있는 바와 같이, 본 발명의 내부 라우팅의 우월성은, 예컨대 도 10a에 도시된 선택적인 기술을 참조하여 이해된다. 도 10a에서는, 간단히 하고자 내선 단말기(ET)가 스위치 포트 인터페이스 모듈(SPIM)(26)을 가진 전체 장치 보드(30) 보다는 스위치 코어(24)에 접속된 것으로 도시되어 있다. 도 10a에는, 세 개의 서브래크, 구체적으로 말하면 서브래크 A, 서브래크 B, 및 서브래크 C 각각 사이에 VPI/VCI 변환이 수행되는 선택적인 기술이 도시되어 있다.
본 발명의 라우팅 태그는 다른 구현에 이용될 수 있으며, 토큰(token)으로 이용될 수도 있고, 부합이 전혀 발견되지 않는다면 체인 또는 링내의 다음 노드로전달될 수도 있다. 이러한 경우, 전달되는 태그는 노드 주소를 이용하여 연장될 수 있다. 상기의 경우, 내선 단말기(ET)는 미리 설정되어, 어떠한 부합도 발견되지 않는 경우 셀을 전달할 곳을 알아야한다.
본 발명은 현재 가장 실용적이고 바람직한 실시예라고 여겨지는 것과 관련하여 기술되었지만, 본 발명이 상기 개시된 실시예로 제한되지 않고 그 대신, 첨부된 특허 청구 범위의 의도와 범위에 포함되는 다양한 변형과 이에 상당하는 장치를 포함시키고자 한다는 것을 알아두어야 한다.


Claims (30)

  1. 다단 셀 스위칭 노드를 통해서 셀을 라우팅하는 방법으로서, 상기 다단 셀 스위칭 노드의 각 스테이지는 셀 스위치를 구비하며, 상기 다단 노드의 각 스테이지는 제1 세트의 인터페이스 유닛들 및 제2 세트의 인터페이스 유닛들에 접속되는 스위치 코어를 포함하는, 셀을 라우팅하는 방법에 있어서,
    상기 다단 노드의 복수의 스테이지들을 통해서 상기 수신된 셀의 페이로드를 라우팅시키는 라우팅 정보를 포함하는 수신된 셀용 라우팅 태그를 준비하는 단계로서, 상기 라우팅 정보는 목적지 어드레스들의 리스트를 포함하는, 준비 단계;
    상기 다단 노드의 각 스테이지를 위한 상기 제1 세트의 인터페이스 유닛들 중 한 유닛 및 상기 제2 인터페이스 유닛들 중 한 유닛을 위한 물리적 어드레스들을 목적지 어드레스로서 상기 라우팅 태그에 포함하는 단계를 포함하는 것을 특징으로 하는 셀 라우팅 방법.
  2. 삭제
  3. 다단 셀 스위칭 노드를 통해서 셀을 라우팅하는 방법으로서, 상기 다단 셀 스위칭 노드의 각 스테이지는 셀 스위치를 구비하는 셀을 라우팅하는 방법에 있어서,
    상기 다단 노드의 복수의 스테이지들을 통해서 상기 수신된 셀의 페이로드를 라우팅시키는 라우팅 정보를 포함하는 수신된 셀용 라우팅 태그를 준비하는 단계로서, 상기 라우팅 정보는 목적지 어드레스들의 리스트를 포함하는, 준비 단계;
    상기 셀이 상기 리스트에 의해 특정된 목적지 어드레스로 라우팅되거나 이 목적지 어드레스에 수신될 때 소스 어드레스와 상기 리스트 내의 목적지 어드레스들 중 한 어드레스를 교환시키는 단계로서, 상기 소스 어드레스는 상기 셀이 상기 목적지 어드레스로 라우팅되는 어드레스인, 교환 단계를 포함하는 셀 라우팅 방법.
  4. 삭제
  5. 삭제
  6. 다단 셀 스위칭 노드를 통해서 셀을 라우팅하는 방법으로서, 상기 다단 셀 스위칭 노드의 각 스테이지는 셀 스위치를 구비하는 셀을 라우팅하는 방법에 있어서,
    상기 다단 노드의 복수의 스테이지들을 통해서 상기 수신된 셀의 페이로드를 라우팅시키는 라우팅 정보를 포함하는 수신된 셀용 라우팅 태그를 준비하는 단계로서, 상기 라우팅 정보는 목적지 어드레스들의 리스트를 포함하며, 상기 라우팅 태그는 복수의 상기 목적지 어드레스들 중 한 어드레스를 각각 포함하는 복수의 엔트리들을 포함하는, 준비 단계;
    상기 셀이 목적지 어드레스로 라우팅되거나 상기 어드레스에 수신될 때 기수 패리티 및 우수 패리티 간에서 엔트리의 패리티를 변경시키는 단계를 포함하는 것을 특징으로 하는 셀 라우팅 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 다단 셀 스위칭 노드에 있어서,
    스테이지를 각각 형성하며, 모두 접속된 다수의 셀 스위치와,
    수신된 셀의 하나이상의 페이로드에 라우팅 태그를 부가하는 태깅 유닛으로서, 상기 라우팅 태그는 상기 다단 노드의 셀 스위치 들중 복수의 스위치를 통해서 수신된 셀의 페이로드를 라우팅시키는 라우팅 정보를 포함하는, 상기 태깅 유닛을 구비하는데,
    각 스테이지는 제1 세트의 인터페이스 유닛들 및 제2 세트의 인터페이스 유닛들 간에 접속되는 셀 스위치 코어를 포함하며,
    상기 라우팅 태그는 목적지 어드레스들의 리스트를 포함하며, 상기 목적지 어드레스들은 상기 제1 세트의 인터페이스 유닛들 중 한 유닛 및 상기 다단 노드의 각 스테이지를 위한 상기 제2 세트의 인터페이스 유닛들 중 한 유닛인 것을 특징으로 하는 다단 셀 스위칭 노드.
  15. 다단 셀 스위칭 노드로서,
    스테이지를 각각 형성하며, 모두 접속된 다수의 셀 스위치와,
    수신된 셀의 하나이상의 페이로드에 라우팅 태그를 부가하는 태깅 유닛으로서, 상기 라우팅 태그는 상기 다단 노드의 셀 스위치들 중 복수의 스위치를 통해서 수신된 셀의 페이로드를 라우팅시키는 라우팅 정보를 포함하며, 상기 라우팅 정보는 목적지 어드레스들의 리스트를 포함하는, 태깅 유닛을 구비하는데,
    상기 스테이지들 중 적어도 한 스테이지는 상기 셀이 상기 리스트에 의해 규정되는 목적지 어드레스로 라우팅되거나 상기 목적지 어드레스에 수신될 때 소스 어드레스와 상기 리스트 내의 목적지 어드레스들 중 한 어드레스를 교환시키며, 상기 소스 어드레스는 상기 목적지 어드레스로 라우팅되는 어드레스인 것을 특징으로 하는 다단 셀 스위칭 노드.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 다단 셀 스위칭 노드로서,
    스테이지를 각각 형성하며, 모두 접속된 다수의 ATM 스위치와,
    수신된 셀용 라우팅 태그를 준비하는 태깅 유닛으로서, 상기 라우팅 태그는 상기 다단 노드의 셀 스위치들 중 복수의 스위치를 통해서 상기 수신된 셀의 페이로드를 라우팅시키는 라우팅 정보를 포함하며, 상기 라우팅 정보는 목적지 어드레스들의 리스트를 포함하며, 상기 라우팅 태그는 상기 목적지 어드레스들 중 한 어드레스를 각각 포함하는 복수의 엔트리들을 포함하는, 태깅 유닛을 포함하는데,
    상기 다단 노드의 하나 이상의 스테이지는 상기 셀이 상기 특정 목적지 어드레스로 라우팅되거나 수신될 때 기수 패리티 및 우수 패리티 간에 특정 목적지 어드레스를 포함하는 영향받은 엔트리의 패리티를 변경시키는 것을 특징으로 하는 다단 셀 스위칭 노드.
  26. 다단 셀 스위칭 노드를 통해서 셀을 라우팅하는 방법으로서, 상기 다단 셀 스위칭 노드의 각 스테이지는 셀 스위치를 구비하며, 상기 노드는 복수의 서브스테이지들을 갖는, 셀을 라우팅하는 방법에 있어서,
    상기 다단 노드의 복수의 스테이지들을 통해서 상기 수신된 셀의 페이로드를 라우팅시키는 라우팅 정보를 포함하는 수신된 셀용 라우팅 태그를 준비하는 단계로서, 상기 라우팅 태그는 복수의 엔트리들을 포함하고 상기 복수의 엔트리들 각각을 위한 목적지 어드레스를 포함하는, 준비 단계;
    상기 셀이 상기 목적지 어드레스로 라우팅되는 소스 어드레스와 상기 라우팅 태그의 엔트리의 목적지 어드레스를 교환시키는 단계;
    상기 기수 패리티 및 상기 우수 패리티 간에서 엔트리의 패리티를 변경시키는 단계; 및,
    상기 라우팅 태그에서 상기 엔트리의 상대적인 순서를 변경시키는 단계를 포함하는 셀 라우팅 방법.
  27. 다단 셀 스위칭 노드를 통해서 셀을 라우팅하는 방법으로서, 상기 다단 셀 스위칭 노드의 각 스테이지는 셀 스위치를 포함하며, 상기 다단 셀 스위칭 노드의 복수의 스테이지들 중 적어도 일부 스테이지는 버스 또는 링에 의해 접속되는, 셀 라우팅 방법에 있어서,
    상기 다단 노드의 복수의 스테이지들을 통해서 상기 수신된 셀의 페이로드를 라우팅시키는 라우팅 정보를 포함하는 수신된 셀용 라우팅 태그를 준비하는 단계를 포함하는데, 상기 라우팅 태그 준비 단계는 상기 태그의 2개의 엔트리를 준비하는 단계를 포함하며, 상기 2개의 엔트리는 링 목적지 어드레스 및 링 소스 어드레스를 식별하는 것을 특징으로 하는 셀 라우팅 방법.
  28. 다단 셀 스위칭 노드로서,
    스테이지를 각각 형성하며, 모두 접속된 다수의 셀 스위치와,
    상기 다단 노드의 셀 스위치들 중 복수의 셀들을 통해서 상기 수신된 셀의 페이로드를 라우팅시키는 라우팅 정보를 포함하는 수신된 셀용 라우팅 태그를 준비하는 태깅 유닛으로서, 상기 라우팅 태그는 복수의 엔트리들을 포함하고 상기 복수의 엔트리들 각각을 위한 목적지를 포함하는, 태깅 유닛을 포함하는데,
    각 노드는 복수의 서브스테이지들을 가지며;
    상기 라우팅 태그는 대응하는 서브스테이지를 위한 엔트리를 포함하며;
    상기 스테이지들 중 적어도 한 스테이지는:
    상기 셀이 상기 목적지 어드레스로 라우팅되는 소스 어드레스와 상기 라우팅 태그의 엔트리의 목적지 어드레스를 교환시키며;
    기수 패리티 및 우수 패리티 간에서 상기 엔트리의 패리티를 변경시키고;
    상기 라우팅 태그에서 상기 엔트리의 상대적인 순서를 변경시키는 다단 셀 스위칭 노드.
  29. 다단 셀 스위칭 노드로서,
    셀 스위치를 각각 갖는 복수의 스테이지들을 갖는 다단 셀 스위칭 노드를 형성하기 위하여 모두 접속되는 다수 셀 스위치들과;
    수신된 셀의 적어도 페이로드에 라우팅 태그를 부가하는 태깅 유닛으로서, 상기 라우팅 태그는 상기 다단 노드의 셀 스위치들 중 복수의 셀을 통해서 상기 수신된 셀의 페이로드를 라우팅시키는 라우팅 정보를 포함하는, 태깅 유닛과;
    상기 다단 셀 스위칭 노드의 복수의 스테이지들 중 적어도 일부 스테이지를 접속하는 버스 또는 링을 포함하는데,
    상기 라우팅 태그는 자신 내에서 2개의 엔트리들을 구비하는데, 상기 2개의 엔트리는 링 목적지 어드레스 및 링 소스 어드레스를 식별하는 것을 특징으로 하는 다단 셀 스위칭 노드.
  30. 다단 셀 스위칭 노드로서,
    스테이지를 각각 형성하며, 모두 접속된 다수의 셀 스위치와,
    수신된 셀의 적어도 페이로드에 라우팅 태그를 부가하는 태깅 유닛으로서, 상기 라우팅 태그는 상기 다단 노드의 셀 스위치들 중 복수의 셀을 통해서 상기 수신된 셀의 페이로드를 라우팅시키는 라우팅 정보를 포함하는, 태깅 유닛과;
    접속 설정시, 상기 라우팅 태그를 위하여 사용될 태그 유닛 정보를 전송하는 접속 설정 프로세서로서, 상기 접속 설정 프로세서는 주 스위치로서 작용하는 상기 다단 노드의 스테이지에 위치되는, 접속 설정 프로세서를 포함하는 것을 특징으로하는 다단 셀 스위칭 노드.
KR1020017007548A 1998-12-17 1999-12-10 다단 ａｔｍ 노드를 통한 내부 라우팅 방법 및 장치 KR100704065B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/213,897 1998-12-17
US09/213,897 US6449275B1 (en) 1998-12-17 1998-12-17 Internal routing through multi-staged ATM node

Publications (2)

Publication Number Publication Date
KR20010101252A KR20010101252A (ko) 2001-11-14
KR100704065B1 true KR100704065B1 (ko) 2007-04-05

Family

ID=22796935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017007548A KR100704065B1 (ko) 1998-12-17 1999-12-10 다단 ａｔｍ 노드를 통한 내부 라우팅 방법 및 장치

Country Status (13)

Country Link
US (1) US6449275B1 (ko)
EP (1) EP1142438B1 (ko)
JP (1) JP2002533038A (ko)
KR (1) KR100704065B1 (ko)
CN (1) CN1271884C (ko)
AR (1) AR022396A1 (ko)
AT (1) ATE387827T1 (ko)
AU (1) AU3089200A (ko)
CA (1) CA2354524C (ko)
DE (1) DE69938257T2 (ko)
ES (1) ES2302392T3 (ko)
TW (1) TW490943B (ko)
WO (1) WO2000036872A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804246B1 (en) * 1997-12-19 2004-10-12 Telefonaktiebolaget Lm Ericsson (Publ) Asynchronous transfer mode system handling differing AAL protocols
KR100298356B1 (ko) * 1998-11-13 2001-11-22 윤종용 에이티엠(atm)망의에이티엠적응계층(all)2처리장치및방법
US6639899B1 (en) * 1999-10-14 2003-10-28 Alcatel Canada Inc. Method and apparatus for providing integral cell payload integrity verification in ATM Telecommunication devices
ES2218971T3 (es) * 1999-12-10 2004-11-16 Alcatel Sistema para gestionar conexiones de internet.
US7039046B1 (en) * 2000-05-20 2006-05-02 Ciena Corporation Network device including central and distributed switch fabric subsystems
US6885666B1 (en) * 2000-08-14 2005-04-26 Advanced Micro Devices, Inc. Apparatus and method in a network switch for synchronizing transfer of a control tag to a switch fabric with transfer of frame data to a buffer memory
DE10052929A1 (de) * 2000-10-25 2002-05-08 Alcatel Sa Verfahren und Vorrichtung (RNC) zum Steuern eines Funkzellenclusters bestehend aus mehreren Funkzellen eines Multistandard-Funknetzwerks
US6894970B1 (en) * 2000-10-31 2005-05-17 Chiaro Networks, Ltd. Router switch fabric protection using forward error correction
US7095741B1 (en) * 2000-12-20 2006-08-22 Cisco Technology, Inc. Port isolation for restricting traffic flow on layer 2 switches
US7200146B2 (en) * 2001-08-17 2007-04-03 Intel Corporation System and method of IP packet forwarding across directly connected forwarding elements
US7269169B1 (en) * 2001-10-02 2007-09-11 Cisco Technology, Inc. Method to exchange resource capability information across network peers
US7170892B2 (en) * 2001-12-28 2007-01-30 Nokia Corporation Network element, and associated method, for facilitating communication of data between elemental devices
US7283535B2 (en) * 2002-10-28 2007-10-16 Telefonaktiebolaget Lm Ericsson (Publ) Concentrator for user AAL2 traffic carried on UBR virtual channels
US7336667B2 (en) * 2002-11-21 2008-02-26 International Business Machines Corporation Apparatus, method and program product to generate and use CRC in communications network
US7792118B2 (en) * 2003-06-19 2010-09-07 Polytechnic University Switch module memory structure and per-destination queue flow control for use in a switch
US7852829B2 (en) * 2003-06-19 2010-12-14 Polytechnic University Packet reassembly and deadlock avoidance for use in a packet switch
US7894343B2 (en) * 2003-06-19 2011-02-22 Polytechnic University Packet sequence maintenance with load balancing, and head-of-line blocking avoidance in a switch
US7724738B2 (en) * 2003-06-19 2010-05-25 Hung-Hsiang Jonathan Chao Packet-level multicasting
US20070097970A1 (en) * 2005-11-01 2007-05-03 Georgios Margaritis Packet retransmitter
CA2623805A1 (en) * 2007-03-02 2008-09-02 Robert A. Hubbs Quality of service based preemptive routing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891802A (en) * 1987-04-30 1990-01-02 U.S. Philips Corporation Method of and circuit arrangement for controlling a switching network in a switching system
EP0441257A2 (en) * 1990-02-07 1991-08-14 Hitachi, Ltd. Packet switch
GB2303521A (en) * 1995-07-17 1997-02-19 Pmc Sierra Inc ATM layer device coupled to a plurality of physical layer devices
EP0778719A2 (en) * 1987-07-15 1997-06-11 Hitachi, Ltd. Multi-stage message channel switch

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9011743D0 (en) 1990-05-25 1990-07-18 Plessey Telecomm Data element switch
DE69132536T2 (de) 1991-08-21 2001-10-04 Ibm Verbindungslose ATM-Datendienste
JPH06318951A (ja) 1993-01-07 1994-11-15 Toshiba Corp セル転送方法およびセル転送システム
MX9308193A (es) 1993-01-29 1995-01-31 Ericsson Telefon Ab L M Conmutador atm de acceso controlado.
SE515148C2 (sv) 1993-06-23 2001-06-18 Ericsson Telefon Ab L M Styrning av cellväljare
JPH0897820A (ja) 1994-09-29 1996-04-12 Hitachi Ltd Ｕｐｃ回路と性能監視セル処理回路
FR2726710B1 (fr) 1994-11-08 1997-01-03 Tremel Jean Yves Procede d'insertion de cellules dans un flux de type atm et dispositif de mise en oeuvre
US5563874A (en) 1995-01-27 1996-10-08 Bell Communications Research, Inc. Error monitoring algorithm for broadband signaling
US5600632A (en) 1995-03-22 1997-02-04 Bell Atlantic Network Services, Inc. Methods and apparatus for performance monitoring using synchronized network analyzers
US5579480A (en) 1995-04-28 1996-11-26 Sun Microsystems, Inc. System and method for traversing ATM networks based on forward and reverse virtual connection labels
US5737334A (en) 1995-07-12 1998-04-07 Bay Networks, Inc. Pipeline architecture for an ATM switch backplane bus
US5640512A (en) 1995-09-14 1997-06-17 Alcatel Network Systems, Inc. Maintenance method and apparatus for providing a high-integrity, unidirectional, standardized ATM/SONET/DS3 transport signal link for a video distribution network
US5751951A (en) * 1995-10-30 1998-05-12 Mitsubishi Electric Information Technology Center America, Inc. Network interface
US5764626A (en) 1995-11-17 1998-06-09 Telecommunications Techniques Corporation Rate-matched cell identification and modification, replacement, or insertion for test and measurement of ATM network virtual connections
GB9618128D0 (en) * 1996-08-30 1996-10-09 Sgs Thomson Microelectronics Improvements in or relating to an ATM switch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891802A (en) * 1987-04-30 1990-01-02 U.S. Philips Corporation Method of and circuit arrangement for controlling a switching network in a switching system
EP0778719A2 (en) * 1987-07-15 1997-06-11 Hitachi, Ltd. Multi-stage message channel switch
EP0441257A2 (en) * 1990-02-07 1991-08-14 Hitachi, Ltd. Packet switch
GB2303521A (en) * 1995-07-17 1997-02-19 Pmc Sierra Inc ATM layer device coupled to a plurality of physical layer devices

Also Published As

Publication number Publication date
US6449275B1 (en) 2002-09-10
JP2002533038A (ja) 2002-10-02
DE69938257T2 (de) 2009-02-19
WO2000036872A1 (en) 2000-06-22
CA2354524A1 (en) 2000-06-22
CA2354524C (en) 2008-09-16
EP1142438B1 (en) 2008-02-27
EP1142438A1 (en) 2001-10-10
AU3089200A (en) 2000-07-03
TW490943B (en) 2002-06-11
DE69938257D1 (de) 2008-04-10
CN1335041A (zh) 2002-02-06
ATE387827T1 (de) 2008-03-15
ES2302392T3 (es) 2008-07-01
CN1271884C (zh) 2006-08-23
KR20010101252A (ko) 2001-11-14
AR022396A1 (es) 2002-09-04

Similar Documents

Publication Publication Date Title
KR100704065B1 (ko) 다단 ａｔｍ 노드를 통한 내부 라우팅 방법 및 장치
CA1311036C (en) Fast packetized data delivery for digital networks
US5818842A (en) Transparent interconnector of LANs by an ATM network
US7327688B2 (en) Digital communications system
US20050100025A1 (en) Network interconnection apparatus, network node apparatus, and packet transfer method for high speed, large capacity inter-network communication
JPH10303928A (ja) Ａｔｍネットワークにおける交換装置、トラフィック管理デバイスおよび交換方法
KR100767858B1 (ko) 다단 ａｔｍ 노드의 분할 성능 감시 방법 및 장치
EP1453257B1 (en) System and method for establishing a communication connection
JPH05507605A (ja) Ａｔｍスイッチ用コネクションレス交換方法
FI104601B (fi) Signalointisanomien käsittely ATM-solmussa
JP2001508618A (ja) 非同期ネットワーク・システム
JPH11275114A (ja) Ａｔｍ通信装置
US7072302B1 (en) Data cell traffic management
JP2002537726A (ja) Ａｔｍノードの内部制御経路の確立
US6940858B1 (en) Method for establishing a route via a communications network
CA2130865A1 (en) Switching system
JP3349725B2 (ja) Ｌａｎ間接続制御方法
Johnston et al. Functional description of H-bus: A broadband customer premises network
JPH09181726A (ja) Ａｔｍネットワークで接続を結合する方法及びシステム
JPH0662038A (ja) Ａｔｍ交換機のコネクションレス通信装置
JPH05268254A (ja) 通信網における呼設定方式
KR19980031227A (ko) 비연결형 데이터 서비스 제공방법
JPH1093592A (ja) パケット通信網及びパケット交換機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130312

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140312

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150310

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160310

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee