JPH10229415A - Ａｔｍスイッチを用いたルータ装置 - Google Patents

Abstract

(57)【要約】 【課題】 ATMスイッチを介し行う通信の多重度を向上
させ、多重化する通信間の通信遅延のばらつきを低減
し、多様な形態の通信に対応できるようにする。 【解決手段】 本発明によるルータ装置5では、ATMスイ
ッチ52と、ルーティング制御を行うIP制御部53と、多様
な通信が行われる複数の伝送路に対し個別に設けられた
複数種類のインタフェース部512〜517と、セル多重／分
離部511とを備え、各部間のセルの通信を識別情報によ
り管理する。IPノード41より送られたIPパケットは、イ
ンタフェース部512でIP処理を施され共通形式のセルに
変換される。そして、セルはセル多重／分離部で他のイ
ンタフェース部からのセルとセル単位にシリアル多重化
され、ATMスイッチ52へ送られる。各インタフェース部
及びセル多重／分離部は、上記識別情報の対応関係が登
録されたテーブルを持ち、通信するIPパケットやセルの
ヘッダ部に対し識別情報の設定や変換を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、IP(Internet Prot
ocol)等、パケット交換方式のレイヤ３の処理が要求さ
れるパケットを、ATM(Asynchronous Transfer Mode)ス
イッチを用いて交換するルータ装置に関し、特に、その
ATMスイッチの１つの物理ポートについて複数の伝送路
の通信を多重化するルータ装置に関するものである。

【０００２】

【従来の技術】ATMの技術を利用してIPパケットの高速
な転送を可能とするネットワークとして、イプシロン・
ネットワークス社の提唱するIPスイッチングネットワー
クが知られている。このネットワークでは、図４８に示
すようにIPスイッチ１とIPスイッチゲートウェイ２を備
え、IPスイッチゲートウェイ２に接続されたイーサネッ
ト（Ethernet）やFDDI等の従来のLAN・IPネットワークで
通信されるIPパケットを高速に転送及び交換することが
できる。

【０００３】図４８では、ネットワークをレイヤ2（下
位）とレイヤ3（上位）を分けて表しており、両者を結
ぶ太い線はレイヤ間での処理の移行を示している。LAN
・IPネットワークのルータ等であるIPノード４は、到着
したパケット（データグラム）に対し、まず、イーサネ
ット等のレイヤ2LANプロトコル処理を施してから、上位
のレイヤ3のIPプロトコル処理を行う。次に、そのパケ
ットを転送すべき方路を決定した後、再びレイヤ2の処
理を施し、隣接するノードへパケットを転送する。IPス
イッチングネットワークのIPスイッチゲートウェイ2も
同様に、転送する全てのパケットについてレイヤ2及び
レイヤ3の処理を行う。IPスイッチ１もレイヤ2及びレイ
ヤ3の処理を行うが、IPスイッチゲートウェイ２とIPス
イッチ１の間、あるいは、IPスイッチ１同士の間の通信
でカットスルーされるパケットについてはレイヤ2の処
理のみを施して転送する。図４８では、このようにレイ
ヤ3の処理がカットスルーされることを示すために、レ
イヤ2とレイヤ3の間の太い線を点線で示している。

【０００４】図４９に、IPスイッチ１とIPスイッチゲー
トウェイ２の構成例を示す。IPスイッチ１は、ATMスイ
ッチ１１とIP制御部１２により構成され、ATMスイッチ
１１の物理ポートに接続されたIPスイッチゲートウェイ
２や、ATM通信を行うIPノード３の間でATMセルの交換を
行う。IPスイッチゲートウェイ２は、IPノード４の接続
されたLAN・IPネットワークの各伝送路に個別に接続され
る複数のLANインタフェース部２１Ａ，２１Ｂと、LANイ
ンタフェース部で通信されるIPパケットの多重／分離を
行うIPデータグラム多重／分離部２２と、IP処理部２３
と、ATMスイッチ１１の物理ポートに接続されたATMイン
タフェース部２４により構成される。このような構成に
おいて、IPスイッチ１のIP制御部１２と、IPスイッチゲ
ートウェイ２のIP処理部２３は、IFMP(Ipsilon Flow Ma
nagement Protocol)と呼ばれるプロトコルにより協調し
てIPに関わる通信制御を行う。ここで、フロー(flow)と
は、例えば、ある発信側端末から着信側端末へ送られる
一連のパケットの列を示す。また、IP制御部１２は、GS
MP(General Switch Management Protocol) と呼ばれる
プロトコルにより、ATMスイッチ１１と協調してVC(Virt
ual Channel：仮想チャネル)コネクションの制御を行
う。

【０００５】IPスイッチ１を介して接続されたIPスイッ
チゲートウェイ２間の通信を、図５０を用いて説明す
る。LAN・IPネットワークの複数のIPノード４からIPスイ
ッチゲートウェイ２に送られたIPパケットＡ，Ｂは、IP
データグラム多重／分離部２２で例えばＡ，Ｂの順でシ
リアル多重化される。多重化されたIPパケットは、順次
IP処理部２３でIP処理を施された後、ATMインタフェー
ス部２４でATMセルに変換されてIPスイッチ１へ送られ
る。そして、IPスイッチ１に送られたATMセルは送信先
のIPスイッチゲートウェイ２へ転送され、ATMインタフ
ェース部２４とIP処理部２３の処理の後、IPデータグラ
ム多重／分離部２２で順次IPパケットに合成され、転送
先のLANインタフェース部２１へ送られる。各LANインタ
フェース部２１は、IPパケットの全データを受け取った
後、個別にLAN・IPネットワークの伝送路へIPパケットを
送出する。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来のシステムでは、IPスイッチゲートウェイ２で転送す
るIPパケットをIP処理部２３で全て処理しなければなら
ないため、IPスイッチゲートウェイ２での通信量が制限
され、システム全体での通信の多重度も上げることがで
きない。

【０００７】また、IPスイッチゲートウェイ２では、IP
パケットをシリアル多重化した後にIP処理を行うため、
図５０に示したように、ある伝送路よりデータ量の多い
IPパケットＡが送られると、他の伝送路より送られたIP
パケットＢの処理及び転送は大幅に遅れてしまう。これ
はアクセスの公平性が要求される公衆網において大きな
欠点である。

【０００８】さらに、公衆網に適用する場合にはIPパケ
ットのサービスの他にフレームリレーや低速ATM、回線
エミュレーション等の多様なサービスが要求されるが、
IPスイッチゲートウェイ２では、構造上IPパケットのサ
ービスにしか対応できず、網運用に制約がある。

【０００９】そこで、本発明は、ATMスイッチを介し行
う通信の多重度を向上させるルータ装置を提供すること
を目的とする。また、多重化する通信間の通信遅延のば
らつきを低減するルータ装置を提供することを目的とす
る。さらに、多様な形態の通信に対応できるルータ装置
を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、通信においてパケット交換方式のレイヤ
３の処理を伴うパケットを、ATMスイッチを用いて交換
するルータ装置であって、セルの交換を行うATMスイッ
チと、前記パケットを伝送する複数の伝送路に接続され
た複数のインタフェース部と、前記ATMスイッチの１つ
の物理ポート及び前記複数のインタフェース部に接続さ
れたセル多重分離部と、前記レイヤ３の処理を自装置内
で実施及び管理するためのレイヤ３制御部とを備え、前
記各インタフェース部は、接続された前記伝送路より送
られたパケットをセルに変換して前記セル多重分離部へ
送信する手段と、前記セル多重分離部より送られたセル
をパケットに変換して前記接続された伝送路へ送出する
手段と、前記レイヤ３の処理のため、送受信するセル及
びパケットのヘッダ部の情報を変換する手段とを有し、
前記セル多重分離部は、接続された前記複数のインタフ
ェース部より送られたセルをシリアル多重化して前記AT
Mスイッチに送信する手段と、前記ATMスイッチより送ら
れたセルを分離し、送信先の前記伝送路に接続されたイ
ンタフェース部に配送する手段とを有し、前記レイヤ３
制御部は、前記各インタフェース部と、前記セル多重分
離部の接続されない前記ATMスイッチの物理ポートとに
対し設定された論理ポート番号と、前記インタフェース
部及び物理ポートでのセルのフローに対し設定された論
理チャネル情報と、前記インタフェース部でのパケット
のフローに対し設定されたレイヤ３のアドレス情報とを
含む、前記セルもしくはパケットのフローを識別するた
めの複数種類の識別情報を指定する通信により、前記イ
ンタフェース部及びATMスイッチと協調して前記レイヤ
３の処理を実施することで、前記パケットの交換の内容
を変更することを特徴とするルータ装置を提供する。

【００１１】このようなルータ装置によれば、各インタ
フェース部において、パケット交換方式のレイヤ３の処
理とセル化を行い、セル多重分離部でセルの多重化を行
うため、レイヤ３の処理が要求されるパケットの通信遅
延を低減でき、自装置におけるパケットのフローの多重
度を向上させることができる。

【００１２】また、本発明は、上記のルータ装置におい
て、前記セル多重分離部のシリアル多重化を行う手段
は、接続された前記複数のインタフェース部より送られ
たセルを、前記インタフェース部間での通信遅延のばら
つきが小さくなるようにセル単位に多重化することを特
徴とするルータ装置を提供する。

【００１３】さらに、本発明は、ATMスイッチを用いて
正規のATM通信以外の通信のデータブロックの交換も行
うルータ装置であって、セルの交換を行うATMスイッチ
と、通信においてパケット交換方式のレイヤ３の処理を
伴うパケットを含む複数種類のデータブロックを個別に
伝送する１または複数の伝送路にそれぞれ接続された複
数のインタフェース部と、前記ATMスイッチの１つの物
理ポート及び前記複数のインタフェース部に接続された
セル多重分離部と、前記レイヤ３の処理を自装置内で実
施及び管理するためのレイヤ３制御部とを備え、前記各
インタフェース部は、前記伝送路より伝送されたデータ
ブロックを共通形式のセルに変換して前記セル多重分離
部へ送信する手段と、前記セル多重分離部より送られた
セルを前記接続された伝送路での通信に対応するデータ
ブロックに変換して前記伝送路に送出する手段と、前記
レイヤ３の処理が要求される場合に設けられ、前記レイ
ヤ３の処理のため、送受信するセル及びデータブロック
のヘッダ部の情報を変換する手段とを有し、前記セル多
重分離部は、前記複数のインタフェース部より送られた
セルをシリアル多重化して前記ATMスイッチに送信する
手段と、前記ATMスイッチから送られたセルを分離し、
送信先の前記伝送路に接続されたインタフェース部に配
送する手段とを有し、前記レイヤ３制御部は、前記各イ
ンタフェース部と、前記セル多重分離部の接続されない
前記ATMスイッチの物理ポートとに対し設定された論理
ポート番号と、前記インタフェース部及び物理ポートで
のセルのフローに対し設定された論理チャネル情報と、
前記インタフェース部でのパケットのフローに対し設定
されたレイヤ３のアドレス情報とを含む、前記セルもし
くはパケットのフローを識別するための複数種類の識別
情報を指定する通信により、前記レイヤ３の処理が要求
されるインタフェース部とATMスイッチと協調して前記
レイヤ３の処理を実施することで、前記パケットの交換
の内容を変更することを特徴とするルータ装置を提供す
る。

【００１４】このようなルータ装置によれば、パケット
交換方式のレイヤ３の処理を要求するパケットの通信の
他に、例えば、上記レイヤ３の処理を要求するセルの通
信や、上記レイヤ３の処理を要求しない通信、回線交換
の通信等、複数の形態の通信の多重化及び交換を行うこ
とができる。

【００１５】

【発明の実施の形態】以下で、本発明の実施の形態を、
図面を用いて説明する。

【００１６】図１は、本発明の実施形態に係る多重化装
置付きIPスイッチ（ATMスイッチを用いたルータ装置）
が適用されるネットワークの一例を示す図である。図１
では、図４８と同様に、ネットワークをレイヤ2（下
位）とレイヤ3（上位）の論理階層に分けて表してい
る。以下では、レイヤ３のプロトコルとしてIPを利用す
る例について説明するが、IP以外のレイヤ３のプロトコ
ルを用いることも可能である。

【００１７】図のネットワークでは、フレームリレー上
でIPパケットを転送するフレームリレー・IPネットワー
クと、ATM上でIPパケットを転送するATM・IPネットワー
クとを接続したIPスイッチングネットワークが構成され
ている。また、そのIPスイッチングネットワークにはAT
MによりIP以外のトラヒックを転送するATM・非IPネット
ワークをも接続することができるので、レイヤ2のATMネ
ットワークは、IPパケットのサービスだけに限定しない
多様なサービスが提供可能なネットワークとなる。多重
化装置付きIPスイッチ５は、上記の様々な種類のネット
ワークの伝送路を収容し、ATMセルやIPパケットの交
換、IP、IFMP、GSMP等のプロトコル処理を実施する。

【００１８】図２に、本実施形態に係る多重化装置付き
IPスイッチ５の構成例を示す。

【００１９】図２で、多重化装置付きIPスイッチ５は、
複数のネットワークの伝送路を収容する多重化装置５１
と、ATMセルの交換を行うATMスイッチ５２と、IFMPとGS
MPに基づいてルーティング制御のためのIP処理を行うIP
制御部５３により構成される。多重化装置５１は、収容
する伝送路の他にATMスイッチ５２の１つの物理ポート
にも接続され、その物理ポートとの間でATMセルの通信
を行う。多重化装置５１が接続されないATMスイッチ５
２の他の物理ポートには、IP制御部５３と、ATMセルの
通信を行うIPノード(ATM)３や隣接ノード６等の伝送路
が接続される。

【００２０】多重化装置５１は、収容する伝送路あるい
は伝送路群にそれぞれ対応して設けられた複数のインタ
フェース部５１２〜５１７と、セル多重／分離部５１１
からなる。インタフェース部５１２〜５１７は、収容し
た伝送路との間ではそこに接続されたノードと同じ形態
のIPパケットやセルの通信を行い、セル多重／分離部５
１１との間では共通形式のセルの通信を行う。セル多重
／分離部５１１は、インタフェース部５１２〜５１７か
らのセルをシリアル多重化してATMスイッチ５２へ送
り、ATMスイッチ５２からのセルは分離して対応するイ
ンタフェース部５１２〜５１７へ送る。

【００２１】ここで、多重化装置５１は、多重化装置付
きIPスイッチ５内に複数個配置することができる。ま
た、配置するインタフェース部の種類及び数は任意に選
択することができる。例えば、多重化装置５１とIP対応
フレームリレーインタフェース部を多数配置した場合に
は、大容量のIPスイッチゲートウェイの機能が実現され
る。以下では、まず、多重化装置５１が複数のIP対応フ
レームリレーインタフェース部５１２を備える場合の構
成及び動作を説明し、その後で他のインタフェース部５
１３〜５１７について説明する。

【００２２】IP対応フレームリレーインタフェース部５
１２は、１ないし複数のIPノード４１の伝送路に接続さ
れ、HDLC(High level Data Link Control)を基にしたフ
レームリレーの通信を行う。ここで、IPノード４１は、
ネットワーク層のプロトコルとしてIP(Internet Protoc
ol)を持ち、IPパケットをフレームリレーにより通信す
るものである。

【００２３】図３に、多重化装置付きIPスイッチ５の構
成を機能的に細分化した例を示す。図３で、ATMスイッ
チ５２は、各物理ポート毎に設けられた複数のATMイン
タフェース部５２３と、セル単位に通信経路を切り替え
るスイッチファブリック部５２１と、その切替えを制御
するスイッチ制御部５２２により構成される。ここで、
多重化装置付きIPスイッチ５の各部は、便宜上、スイッ
チファブリック部５２１側へ送られる信号を処理する上
り部と、スイッチファブリック部５２１側から送られた
信号を処理する下り部に分けている。スイッチ制御部５
２２は、図中点線で示す制御線により各ATMインタフェ
ース部５２３の制御を行う。

【００２４】図４は、多重化装置付きIPスイッチ５の他
の実現例を示す図である。

【００２５】図４の多重化装置付きIPスイッチ５は、AT
Mスイッチと多重化装置を統合したものであり、セル多
重／分離部にATMインタフェース処理部の機能を持たせ
て図３の装置と同じ機能を実現する。以下では、この図
４に示す構成に基づいて説明を行う。

【００２６】図４において、スイッチファブリック部５
２１は、１〜１２番の物理ポート番号が順次付された計
１２個の物理ポートを持ち、１〜８番の物理ポートにそ
れぞれATMインタフェース部５２３Ａ〜５２３Ｈが接続
され、９〜１２番の物理ポートにはそれぞれセル多重／
分離部５１１Ａ〜５１１Ｄが接続されている。各セル多
重／分離部５１１には、それぞれ１６個のインタフェー
ス部が接続される。例えば、９番の物理ポートに接続さ
れたセル多重／分離部５１１Ａには、１６個のIP対応フ
レームリレーインタフェース部５１２Ａ〜５１２Ｐが接
続されている。

【００２７】図５に、多重化装置付きIPスイッチ５で用
いられる各種ポートの識別情報（アドレス情報）の対応
関係の一例を示す。

【００２８】図５において、スイッチポート番号は、AT
Mインタフェース部やIP対応フレームリレーインタフェ
ース部等の各種インタフェース部のそれぞれに対し設定
されたシリアル番号でり、本例のATMインタフェース部
には物理ポート番号と同じ値が設定さている。このスイ
ッチポート番号はIP制御部５３がポートを認識するのに
用いられる。

【００２９】多重ポート番号は、セル多重／分離部５１
１に接続されたインタフェース部に対し設定されたシリ
アル番号であり、本例では各セル多重／分離部５１１毎
に１〜１６の値をとる。この多重ポート番号は各セル多
重／分離部５１１がインタフェース部のポートを認識す
るのに用いられる。

【００３０】次に、PVC(Parmanent VC)により予め固定
的に張られるデフォルトVCと、IFMPとGSMPの処理により
動的に張られるリダイレクトVCのそれぞれについて、コ
ネクションの各種識別子を説明する。

【００３１】ローカル識別子は、セル多重／分離部５１
１とそれに接続された各インタフェース部の通信で利用
されるコネクションを一意に識別するための識別子であ
る。このローカル識別子と多重ポート番号により、セル
多重／分離部５１１内でのコネクションが一意に識別可
能となる。本例では、各IP対応フレームリレーインタフ
ェース部毎に１２８本のコネクションを想定し、デフォ
ルトVCに１番、リダイレクトVCには２番〜１２８番をそ
れぞれ割り当てている。

【００３２】内部コネクション識別子は、セル多重／分
離部５１１間、ATMインタフェース部間、あるいは、こ
れら両者間の通信で利用されるコネクションを、セル多
重部５１１内であるいはATMインタフェース部５２３内
で、一意に識別するための識別子である。この内部コネ
クション識別子と物理ポート番号により、スイッチファ
ブリック部５２１内、すなわち多重化装置付きIPスイッ
チ５内のコネクションが一意に識別可能となる。本例で
は、ATMインタフェース部毎に４０９５本のコネクショ
ンを想定し、外部に接続される各ATMインタフェース部
５２３Ｂ〜５２３ＨにはデフォルトVCを１番、リダイレ
クトVCを２番〜４０９５番とする内部コネクション識別
子を割り当てている。IP制御部に接続されるATMインタ
フェース部５２３Ａには、他の全てのインタフェース部
のデフォルトVCが集中するため、デフォルトVCを１６番
〜８６番、リダイレクトVCを１２８番〜４０９５番とす
る内部コネクション識別子を割り当てている。ここで、
残りの１５番はスイッチ制御部へ接続するGSMP用のコネ
クションに用い、他の番号は欠番としておくかまたは他
の用途に用いる。一方、各セル多重／分離部５１１のコ
ネクションについては、図５に示すように、多重ポート
番号の若い順に１番〜２０４８番の内部コネクション識
別子を割り当てている。

【００３３】VPI/VCIは、装置内部に限らず標準的に使
用されるコネクションの識別子である。例えばATMイン
タフェース部の外部との通信ではこのVPI/VCIが用いら
れる。本例ではVPIを全て０とし、VCIは内部コネクショ
ン識別子と同じ値としている。ただし、デフォルトVCに
は一律VPI=０，VCI=１５（以下、これを(０,１５)と表
記する）を割り当てる。また、セル多重／分離部５１１
のリダイレクトVCには、ローカル識別子の値に、例とし
て１４を加えたVCI値を割り当てる。

【００３４】以上で説明した各種ポート番号と各種識別
情報の対応関係を示す情報は、各種インタフェース部と
セル多重／分離部に設けられたテーブルに部分的に登録
されている。各種インタフェース部とセル多重／分離部
は、そのテーブルの登録内容に従って、通信するIPパケ
ットやセルに対しヘッダ部の識別情報（アドレス情報）
の変換を行う。

【００３５】以下、多重化装置付きIPスイッチ５の各部
の詳細について説明する。

【００３６】図６に、IP対応フレームリレーインタフェ
ース部５１２の構成を示す。

【００３７】図示するように、IP対応フレームリレーイ
ンタフェース部５１２は、上り部５１２１と、下り部５
１２２と、IFMPの処理を行うIPフロー管理部５１２３と
からなる。上り部５１２１と下り部５１２２の各々は、
フレームリレーによるIPパケットの通信を行うフレーム
処理部、IP処理部、ALLタイプ5のプロトコルに従った処
理を行うALL5処理部、セルの通信を行うATM処理部、セ
ル及びIPパケットのヘッダ部の識別情報の変換に用いら
れるテーブルにより構成される。また、図６ではフレー
ム処理部に接続された伝送路が１本であるが、複数の伝
送路が接続されてもよい。

【００３８】このような構成において、ネットワークよ
り上り部５１２１に送られたIPパケットは、フレーム処
理部５１２１１で受信処理を施された後、IP処理部５１
２１２でアドレス情報の検出等のIP処理が施される。そ
して、ALL5処理部５１２１３でSAR-PDUフレームに分割
され、ATM処理部５１２１４でテーブル５１２１５の登
録内容により定まる識別情報（ローカル識別子）を設定
したセルに変換されて、セル多重／分離部５１１へ送ら
れる。

【００３９】一方、セル多重／分離部５１１より下り部
５１２２に送られたセルは、ATM処理部５１２２４で受
信処理を施された後、ALL5処理部５１２２３でSAR-PDU
フレームに合成される。そして、IP処理部５１２２２で
テーブル５１２２５の登録内容に従いアドレス情報の設
定等のIP処理が施され、IPパケットとなってフレーム処
理部５１２２１から伝送路に送出される。ここで、各テ
ーブルの登録内容は、IP制御部５３との間で通信するIF
MPのメッセージに従いIPフロー管理部５１２３が更新す
る。

【００４０】図７に、ATMインタフェース部５２３の構
成を示す。

【００４１】図示するように、ATMインタフェース部５
２３の上り部５２３１と下り部５２３２の各々は、転送
するセルのヘッダ部の識別情報の変換等を行うATM処理
部と、識別情報の変換に用いられるテーブルにより構成
される。ここで、各テーブルの登録内容は、スイッチ制
御部５２２から制御線５２３３で送られる制御情報に従
い更新される。

【００４２】図８に、セル多重／分離部５１１の構成を
示す。

【００４３】図示するように、セル多重／分離部５１１
の上り部５１１１と下り部５１１２の各々は、セルの多
重／分離に用いられる時分割バスと、時分割バス上のセ
ルの伝送タイミングを調停する時分割バス調停部と、時
分割バスのセルのヘッダ部の識別情報の変換等を行うAT
M処理部と、識別情報の変換に用いられるテーブルによ
り構成される。ここで、各テーブルの登録内容は、スイ
ッチ制御部５２２から制御線５１１３により送られる制
御情報により更新される。

【００４４】この構成において、各インタフェース部５
１２〜５１７から上り部５１１１に送られたセルは、時
分割バス調停部５１１１２により所定のタイミングで時
分割バス５１１１１上に送出されてシリアル化される。
シリアル化された時分割バス５１１１１上のセルは、AT
M処理部５１１１３でヘッダ部の識別情報を変換されてA
TMスイッチ５２の物理ポートに送出される。

【００４５】一方、上記の物理ポートから下り部５１１
２へ送られたセルは、ATM処理部５１１２３で識別情報
を変換された後、時分割バス調停部５１１２２により時
分割バス５１１２１上に送出され、送信先のインタフェ
ース部５１２〜５１７に取り込まれる。なお、上記構成
において、時分割バスを共通化して上り側セルと下り側
セルの伝送および調停を一括して行うようにしてもよ
い。また、時分割バス以外の方法でセルの多重／分離を
行ってもよい。

【００４６】また、インタフェース部５１２〜５１７の
内、複数の伝送路に接続されたインタフェース部では、
伝送路との接続部分に、例えば、パラレル／シリアル変
換部を配置し、複数の伝送路から送られるパケット等を
シリアル化して入力し、逆に、交換後のパケット等は対
応する伝送路に送出する。

【００４７】次に、多重化装置付きIPスイッチ５の動作
例を、IPノード４１が隣接ノード６へ通信を行う場合を
例に説明する。

【００４８】多重化装置付きIPスイッチ５での通信に
は、図９に示すようにIPデータをデフォルトVCによりIP
制御部５３を介して通信するモードと、図１０に示すよ
うにリダイレクトVCによりIP制御部５３を介さずに通信
を行うモード（カットスルー）がある。通常、開始時に
はデフォルトVCによる通信がなされ、その後通信はリダ
イレクトVCによる通信に移行する。リダイレクトVCの設
定は、IFMPとGSMPのプロトコル処理により実施される。

【００４９】ここで、上記の動作に関わるテーブルの登
録内容を説明する。

【００５０】IP対応フレームリレーインタフェース部の
上り部５１２１Ａ内のテーブルには、図１１に示すよう
に、リダイレクトVCのIPパケットのIPフロー識別子とロ
ーカル識別子が登録される。IPフロー識別子が登録され
ていないIPパケットは全て、デフォルトVC、すなわち１
番のローカル識別子に対応する。IPフロー識別子は、発
側IPアドレスx.x.x.xと着側IPアドレスy.y.y.yからな
る。なお、IPフロー識別子としては、これらIPアドレス
と、TCPやUDP等の上位プロトコルのヘッダ内のポート番
号等を組み合わせたものや、ネットワークを識別するネ
ットワークアドレス等を用いてもよい。

【００５１】セル多重／分離部の上り部５１１１Ａ内の
テーブルには、図１２に示すように、多重ポート番号と
ローカル識別子の値に対応して、出力物理ポート番号と
内部コネクション識別子が登録されている。これらの登
録は、固定的に登録されるデフォルトVC用と、更新がな
されるリダイレクトVC用に別れている。

【００５２】IP制御部５３に接続されたATMインタフェ
ース部の下り部５２３２Ａ内のテーブル５２３２２Ａに
は、図１３に示すように、内部コネクション識別子の値
に対応してVPI/VCIが登録されている。同様に、隣接ノ
ードに接続されたATMインタフェース部の下り部５２３
２Ｂ内のテーブル５２３２２Ｂにも、図１４に示すよう
に、内部コネクション識別子の値に対応してVPI/VCIが
登録されている。

【００５３】IP制御部に接続されたATMインタフェース
部の上り部５２３１Ａのテーブル５２３１２Ａには、図
１５に示すように、VPI/VCIの値に対応して出力物理ポ
ート番号と内部コネクション識別子が登録されている。

【００５４】以上のテーブルの登録内容に従い行われる
デフォルトVCによる通信を、図１６〜図１８を用いて説
明する。

【００５５】図１６において、IPノード４１から送られ
た発側IPアドレスx.x.x.xと着側IPアドレスy.y.y.yの設
定されたIPバケットは、IP対応フレームリレーインタフ
ェース部の上り部５１２１Ａで、最初、対応するIPフロ
ー識別子(x.x.x.x , y.y.y.y)がテーブルに登録されて
いないことからヘッダ部に各１番の多重ポート番号及び
ローカル識別子を設定したセル（図１７(a)）に変換さ
れ、セル多重／分離部の上り部５１１１Ａに送られる。
上り部５１１１Ａは、送られたセルを多重化した後、ヘ
ッダ部の識別情報をテーブルの登録内容を基に１番の出
力物理ポート番号と２３番の内部コネクション識別子に
置き換え（図１７(b)）、セルをスイッチファブリック
部５２１へ送る。このセルはヘッダ部の出力物理ポート
番号に従いATMインタフェース部の下り部５２３２Ａへ
転送される。下り部５２３２Ａでは、送られたセルのヘ
ッダ部の内部コネクション識別子を基に(０,２３)のVPI
/VCIを含むATMヘッダを生成し、送られたセルを標準フ
ォーマットのATMセル（図１７(c)）に変換してIP制御部
５３へ送る。IP制御部５３では、送られたATMセルからI
Pパケットを再生し、IPパケットのIPフロー識別子の値
を基にIP処理で新たな、出力物理ポートと、対応するデ
フォルトVCのVPI/VCIとを決定して、VPI/VCIを(０,１
６)に変換したATMセル（図１８(a)）をATMインタフェー
ス部の上り部５２３１Ａへ送る。上り部５２３１Ａで
は、送られたATMセルのヘッダ部に２番の出力物理ポー
ト番号と１番の内部コネクション識別子を設定し、その
ATMセルスイッチファブリック部５２１へ送る。このATM
セルはその出力物理ポート番号に従いATMインタフェー
ス部の下り部５２３２Ｂへ転送され、そこで(０,１５)
のVPI/VCIを設定されて隣接ノード６へ送られる。

【００５６】次に、カットスルーのための処理を、図１
９〜図２４を用いて説明する。

【００５７】図１９において、IP対応フレームリレーイ
ンタフェース部５１２ＡからのIPデータのセルを受信し
たIP制御部５３は、そのIPデータをリダイレクトVCによ
り通信できると判断すると、IP制御部５３とIPノード４
１間にリダイレクトVCのコネクションを設定するための
GSMPのアッドブランチメッセージ（図２０(a)）を出力
する。このメッセージは、ATMインタフェース部５２３
Ａとスイッチファブリック部５２１を介してスイッチ制
御部５２２に送られる。スイッチ制御部５２２は、送ら
れたメッセージを基にコネクション設定のための２つの
制御情報（図２０(b),(c)）を生成し、それぞれセル多
重／分離部５１１とATMインタフェース部５２３へ送
る。これにより、セル多重／分離部の上り部５１１１Ａ
とATMインタフェース部の下り部５２３２Ａの各テーブ
ルにはリダイレクトVC用の登録が追加される。そして、
スイッチ制御部５２２は、処理が終了した旨を知らせる
アッドブランチ応答メッセージをIP制御部５３へ返送す
る。

【００５８】アッドブランチ応答メッセージを受けたIP
制御部５３は、IP対応フレームリレーインタフェース部
５１２Ａへ通信をリダイレクトVCに切り替えるよう指示
するためのIFMPのリダイレクトメッセージ（図２０
(d)）を生成し送信する。送信されたメッセージは、ス
イッチファブリック部５２１とセル多重／分離部５１１
Ａを介してIP対応フレームリレーインタフェース部５１
２Ａ内のIPフロー管理部５１２３へ送られる。IPフロー
管理部５１２３は、送られたメッセージを基に上り部の
テーブル５１２１５Ａに、上記IPパケットの通信のロー
カル識別子を２番に変更する内容（図２０(e)）を登録
する。

【００５９】この登録が終了すると、IPノード４１から
のIPデータは、図２１に示すように、リダイレクトVCに
よりIP制御部５３へ送られるようになる。すなわち、IP
データは、まず、IP対応フレームリレーインタフェース
部５１２Ａで、２番のローカル識別子を設定されたセル
（図２２(a)）に変換される。そして、セル多重／分離
部５１１Ａで１２８番の内部コネクション識別子を設定
され（図２２(b)）、ATMインタフェース部５２３Ａで
(０,１２８)のVPI/VCIの設定されたATMセル（図２２
(c)）となってIP制御部５３へ送られる。そして、IP制
御部５３から隣接ノード６へは、図１６同様にデフォル
トVCにより送られる。

【００６０】図２３において、IPノード４１からIPデー
タを受信した隣接ノード６も、そのIPデータをリダイレ
クトVCで通信できると判断すると、通信をリダイレクト
VCに切替えるよう指定するIFMPのリダイレクトメッセー
ジ（図２４(a)）を生成しIP制御部５３へ送る。IP制御
部５３は、このメッセージに応じて隣接ノード６とスイ
ッチファブリック部５２１間にリダイレクトVCのコネク
ションを設定するためのGSMPのムーブブランチメッセー
ジ（図２４(b)）を生成しスイッチ制御部５２２へ送
る。スイッチ制御部５２２では、このメッセージに応じ
てコネクション設定のための２つの制御情報（図２４
(c),(d)）を生成しそれぞれATMインタフェース部５２３
Ｂとセル多重／分離部５１１Ａへ送る。これにより、AT
Mインタフェース部の下り部５２３２Ｂとセル多重／分
離部の上り部５１１１Ａの各テーブルの登録内容が更新
され、IPノード４１と隣接ノード６の間をIP制御部５３
を介さずにリダイレクトVCで接続するカットスルーが成
立する。この後、スイッチ制御部５２２は、コネクショ
ン解除のための制御情報（図２４(e)）をATMインタフェ
ース部の下り部５２３２Ａに送り、切替前のリダイレク
トVCのコネクションを解除させる。そして、最後に、処
理の完了を通知するムーブブランチ応答メッセージをIP
制御部５３へ返送する。

【００６１】次に、カットスルー成立後の通信を、図２
５及び図２６を用いて説明する。

【００６２】カットスルーが成立するとIPノード４１か
ら隣接ノード６への通信は、図２５に示すように、IP制
御部を介さずに全てリダイレクトVCで行われるようにな
る。すなわち、IPノード４１からのIPパケットは、IP対
応フレームリレーインタフェース部５１２Ａでセル（図
２６(a)）に変換され、セル多重／分離部５１１へ送ら
れる。このセルは、セル多重／分離部５１１で２番の物
理ポート番号を設定され（図２６(b)）、スイッチファ
ブリック部を介してATMインタフェース部の下り部５２
３２Ｂへ送られる。そして、ATMインタフェース部の下
り部５２３２Ｂで(０,１６)のVPI/VCIを設定されたATM
セル（図２６(c)）に変換され隣接ノード６へ送られ
る。

【００６３】以上で、IPノード４１から隣接ノード６へ
通信を行う場合の多重化装置付きIPスイッチ５の動作例
を説明した。

【００６４】次に、隣接ノード６がIPノード４１へ通信
を行う場合の動作例を説明する。

【００６５】この通信でも上述と同様の動作が行われ
る。通信状態も、図２７に示すようにデフォルトVCによ
りIP制御部５３を介して行われる通信から、図２８に示
すようにリダイレクトVCによりIP制御部５３を介さずに
行われる通信へ移行する。

【００６６】ここで、上記の動作に関わるテーブルの登
録内容を説明する。

【００６７】IP対応フレームリレーインタフェース部の
下り部５１２２Ａ内のテーブルには、図２９に示すよう
に、リダイレクトVCのIPパケットのローカル識別子とIP
フロー識別子が対応付けて登録される。

【００６８】セル多重／分離部の下り部５１１２Ａ内の
テーブルには、図３０に示すように、内部コネクション
識別子の値に対応して多重ポート番号とローカル識別子
とが予め登録されている。これらの登録は、固定的に登
録されるデフォルトVC用と、更新がなされるリダイレク
トVC用に分かれている。

【００６９】ATMインタフェース部の上り部５２３１Ａ
と上り部５２３１Ｂ内の各テーブルには、それぞれ図３
１と図３２に示すように、VPI/VCIの値に対応して出力
物理ポート番号と内部コネクション識別子が登録されて
いる。

【００７０】以上のテーブルの登録内容に従い行われる
デフォルトVCによる通信を、図３３〜図３５を用いて説
明する。

【００７１】隣接ノード６から送られたATMセル（図３
４(a)）は、ATMインタフェース部の上り部５２３１Ｂで
１番の出力ポート番号と１６番の内部コネクション識別
子を設定され（図３４(b)）、スイッチファブリック部
５２１を介してATMインタフェース部５２３Ａへ送られ
る。ATMインタフェース部５２３Ａは、送られたセルに
(０,１６) のVPI/VCIを設定し（図３４(c)）、そのATM
セルをIP制御部へ送る。IP制御部はIP処理を行い、VPI/
VCIを(０,２３)に変換したATMセル（図３５(a)）を出力
する。出力されたセルは、ATMインタフェース部の上り
部５２３１Ａで９番の出力ポート番号と１番の内部コネ
クション識別子を設定され（図３５(b)）、スイッチフ
ァブリック部５２１を介してセル多重／分離部５１１Ａ
へ送られる。セル多重／分離部５１１Ａでは、送られた
セルの内部コネクション識別子に対応する各１番の多重
ポート番号とローカル識別子を設定し（図３５(c)）、
セルを出力する。そして、このセルはIP対応フレームリ
レーインタフェース部５１２Ａに取り込まれIPパケット
に変換されてIPノード４１へ送られる。

【００７２】次に、カットスルーのための処理を、図３
６〜図４１を用いて説明する。

【００７３】図３６において、隣接ノード６からのATM
セルを受信したIP制御部５３は、そのセルをリダイレク
トVCにより通信できると判断すると、GSMPのアッドブラ
ンチメッセージ（図３７(a)）を生成しスイッチ制御部
５２２に送る。スイッチ制御部５２２は、送られたメッ
セージを基にコネクション設定のための制御情報（図３
７(b),(c)）を生成し、それぞれATMインタフェース部の
下り部５２３２Ａと上り部５２３１Ｂへ送る。この制御
情報によりATMインタフェース部の下り部５２３２Ａと
上り部５２３１Ｂの各テーブルにリダイレクトVC用の登
録がなされる。そして、この登録後にスイッチ制御部５
２２から送られるアッドブランチ応答メッセージに応じ
てIP制御部５３は、IFMPのリダイレクトメッセージ（図
３７(d)）を生成し隣接ノード６へ送る。このメッセー
ジを受けた隣接ノード６は、以降、そのメッセージが指
定する(０,１７)のVPI/VCIをATMセルに設定して送信を
行う。

【００７４】上記処理により隣接ノード６の送信するAT
Mセルは、図３８に示すように、リダイレクトVCによりI
P制御部５３へ送られるようになる。ここで、ATMセルは
図３９(a),(b),(c)に示すようにヘッダ部の識別情報を
順次変換されながらIP制御部５３へ送られる。そして、
IP制御部５３からIP対応フレームリレーインタフェース
部５１２Ａへは、図３３と同様にデフォルトVCにより送
られる。

【００７５】図４０において、隣接ノード６からのセル
を受信したIP対応フレームリレーインタフェース部５１
２Ａは、そのセルをリダイレクトVCで通信できると判断
すると、上記セルをリダイレクトVCで受信するための登
録（図４１(a)）を下り部５１２２のテーブルに行い、
通信をリダイレクトVCに切替えるよう指定するIFMPのリ
ダイレクトメッセージ（図４１(b)）を生成しIP制御部
５３へ送る。IP制御部５３は、このメッセージに応じて
IP対応フレームリレーインタフェース部５１２Ａとスイ
ッチファブリック部５２１間にリダイレクトVCのコネク
ションを設定させるためのGSMPのムーブブランチメッセ
ージ（図４１(c)）を生成しスイッチ制御部５２２へ送
る。スイッチ制御部５２２では、このメッセージに応じ
てコネクション設定のための制御情報（図４１(d),
(e)）を生成しそれぞれセル多重／分離部５１１とATMイ
ンタフェース部の上り部５２３１Ｂへ送る。これによ
り、セル多重／分離部５１１の下り部とATMインタフェ
ース部の上り部５２３１Ｂの各テーブルにリダイレクト
VC用の登録がなされ、IPノード４１と隣接ノード６の間
をIP制御部を介さずにリダイレクトVCで接続するカット
スルーが成立する。この後、スイッチ制御部５２２は、
コネクション解除のための制御情報（図４１(f)）をATM
インタフェース部の下り部５２３２Ａに送り切替前のリ
ダイレクトVCのコネクション設定を解除させ、処理の完
了をムーブブランチ応答メッセージによりIP制御部５３
へ通知する。

【００７６】次に、カットスルー成立後の通信を図４２
及び図４３を用いて説明する。

【００７７】カットスルーが成立すると、隣接ノード６
からIPノード４１への通信は、図４２に示すように、IP
制御部を介さずに全てリダイレクトVCで行われるように
なる。まず、隣接ノード６からのセル（図４３(a)）
は、ATMインタフェース部５２３Ｂでヘッダ部に識別情
報を設定され（図４３(b)）、セル多重／分離部５１１
へ送られる。送られたセルは、セル多重／分離部５１１
で１番の多重ポート番号を設定したセル（図４３(C)）
となり、IP対応フレームリレーインタフェース部５１２
Ａに送られる。そして、IP対応フレームリレーインタフ
ェース部５１２ＡでIPパケットに変換されIPアドレスを
設定された後、IPノード４１へ送られる。

【００７８】以上で隣接ノード６からIPノード４１へ通
信を行う場合の動作例を説明した。

【００７９】次に、スイッチファブリック部５２１を介
して接続されたセル多重／分離部５１１間の通信の例
を、図４４を用いて説明する。

【００８０】図４４において、同じセル多重／分離部５
１１に接続された２つのIPノードから送信されたIPパケ
ットＡ，Ｂは、それぞれ、インタフェース部５１２Ａ，
ＢでIP処理を施されセルに変換された後、セル多重／分
離部５１１でセル単位にシリアル多重化される。図示す
るように、セル化されたIPデータＡ，Ｂはインタフェー
ス部５１２Ａ，Ｂから同じタイミングで出力された場合
にも、例えば所定の時間間隔で１セル毎に交互に多重化
される。そして、このセル列はスイッチファブリック部
５２１を介して送信先のセル多重／分離部５１１へ送ら
れる。送信先のセル多重／分離部５１１でセル列はセル
単位に分割され、送信先のインタフェース部５１２
Ａ’，Ｂ’に取り込まれる。そして、IPパケットＡ，Ｂ
に再生され、伝送路へ送出される。

【００８１】図５０との比較から分かるように、多重化
装置付きIPスイッチ５では、IPデータを上記のように多
重化するため、データ量の多いIPパケットＡと共に多重
化されるIPパケットＢも小さい遅延時間で通信すること
ができる。この特性は、アクセスの公平性が重視される
公衆網等にとって非常に有用である。

【００８２】また、図４４及び図５０にはIP処理により
生じる遅延時間を示していないが、多重化装置付きIPス
イッチ５では、多重化する各伝送路毎あるいは伝送路群
毎に設けられたインタフェース部のそれぞれにIP処理を
実施する機能を設けているため、図５０の方法に比べIP
処理により生じる通信遅延を低減でき、これにより、シ
ステム全体でのトラヒックの多重度を上げることが可能
となる。

【００８３】さらに、多重化装置付きIPスイッチ５で
は、物理ポートやスイッチポート等の各種識別情報の対
応関係を図５に示すように決め、各種インタフェース部
で識別情報を変換してセルの転送を行うため、その転送
制御のための制御情報の受け渡しは少なくて済む。ま
た、IP制御部５３でも、スイッチポート番号によりポー
トの認識を行うことにより、一般的なIFMPやGSMPに従っ
てIP処理を実施することができる。

【００８４】さて、図２で説明したように多重化装置付
きIPスイッチ５ではIPノード４１と異なる通信を行うノ
ードや伝送路の通信も多重化及び交換することができ
る。以下では、図２のインタフェース部５１３〜５１７
について詳細に説明する。

【００８５】図４５に、図２のIP対応低速ATMインタフ
ェース部５１３の構成を示す。

【００８６】このIP対応低速ATMインタフェース部５１
３は、ネットワーク層のプロトコルとしてIPを持ちIPパ
ケットの情報をATMセルにより低速で通信するIPノード
(ATM)４２の伝送路に接続される。図示するように、こ
のインタフェース部５１３は、図６のIP対応フレームリ
レーインタフェース部５１２において、フレーム処理部
５１２１１，５１２２１をATM・ALL処理部５１３１１，
５１３２１に置き換えた構成となっている。この構成に
おいて、上り部５１３１のATM・ALL処理部５１３１１
は、伝送路から低速で送られたATMセルに受信処理を施
し、そのATMセルからIPパケットを再生してIP処理部５
１３１２に送る。以降のIP処理部、ALL５処理部、ATM処
理部の処理は、図６のインタフェース部５１２と同じで
ある。同様に下り部５１３２でも、IP処理部、ALL５処
理部、ATM処理部で図６のインタフェース部５１２と同
じ処理がなされ、IP処理部５１３２２で処理されたIPパ
ケットが生成される。ATM・ALL処理部５１３２１は、そ
のIPパケットをATMセルに変換して低速で伝送路に送出
する。多重化装置付きIPスイッチ５では、このインタフ
ェース部５１３を介して通信されるセルに対し、上述の
IP対応フレームリレーインタフェース部５１２で通信さ
れるセルと同様のIP処理および交換を行う。

【００８７】図４６に、IP非対応フレームリレーインタ
フェース部５１４の構成を示す。

【００８８】このIP非対応フレームリレーインタフェー
ス部５１４は、IPを持たずフレームリレーの通信を行う
非IPノード４３の伝送路に接続される。このインタフェ
ース部５１４は、IPに関わる処理を行う必要がないため
図６のIP対応フレームリレーインタフェース部５１２か
らIP処理部とIPフロー管理部を除いた構成となってい
る。この構成において、フレーム処理部とATM処理部
は、テーブルの登録内容に従いパケットとATMセルの識
別情報の変換処理を行う。また、このインタフェース部
５１４で通信されるセルは、IP制御部５３を介さずに直
接交換及び転送される。

【００８９】IP非対応低速ATMインタフェース部５１５
は、IPを持たずATMセルの通信を行う非IPノード(ATM)４
４の伝送路に接続される。このインタフェース部５１５
は、非IPノード(ATM)４４とセル多重／分離部５１１間
で、ATMセルの通信速度の変換を行う回路（図示略）か
らなる。このインタフェース部５１５で通信されるセル
も、IP制御部５３を介さずに直接交換及び転送される。

【００９０】図２のIP非対応低速ATMインタフェース部
５１６は、IPを持ちATMセルの通信を低速で行うIPノー
ド(ATM)４５の伝送路に接続される。このインタフェー
ス部５１６は、IPノード(ATM)４５とセル多重／分離部
５１１間でATMセルとIMFPのメッセージの通信速度の変
換を行う回路（図示略）からなる。IP処理についはIPノ
ード(ATM)４５において実施される。図２でATMスイッチ
５２の物理ポートに接続されたIPノード(ATM)３も自ノ
ード内でIP処理を行い、通常のATM通信を行う。

【００９１】図４７に、回線エミュレーション用インタ
フェース部５１７の構成を示す。

【００９２】回線エミュレーション用インタフェース部
５１７は回線交換ノード４６の回線伝送路に接続され
る。図示するように、このインタフェース部５１７の上
り部５１７１と下り部５１７２は各々、回線処理部、AL
L1処理部、ATM処理部、テーブルにより構成される。上
り部５１７１で、回線伝送路より送られた信号は回線処
理部５１７１１で受信処理とアドレス変換処理を施され
た後、ALL1処理部５１７１２で、ALLタイプ1のプロトコ
ル処理によりATMセルに変換される。そして、変換され
たATMセルは、ATM処理部で識別情報を付加された後にセ
ル多重／分離部５１１へ送られる。一方、下り部５１７
２では、セル多重／分離部５１１から送られたATMセル
はATM処理部５１７２３で受信処理を施された後、ALL1
処理部５１７２２で回線伝送路の信号に変換され、さら
に回線処理部でアドレスの変換処理を施されて回線伝送
路に送出される。回線処理部およびATM処理部でのアド
レス変換処理はテーブルの登録内容に従って行われる。

【００９３】以上のように、多重化装置付きIPスイッチ
５では、IPパケットのサービスの他にフレームリレーや
低速ATM、回線エミュレーション等の多様なサービスに
対応でき、柔軟な網運用が可能である。また、これらの
サービスを可能とする各インタフェース部５１３〜５１
７と多重化装置５１の間で通信されるセルはIP対応フレ
ームリレーインタフェース部５１２で通信されるセルと
同じ形式をとる。このため、セル多重／分離部５１１で
は、接続されたインタフェース部の種類を意識する必要
がなく、識別情報に従いATMセルの転送と識別情報の変
換を行えばよい。同様に、IP処理部53も、多重化装置５
１の数やそこに接続されたインタフェース部の種類を意
識する必要がなく、スイッチポート番号によりIP処理の
対象のノードを認識して一般的なIFMPとGSMPに基づくIP
処理を行えばよい。これらの特徴により、多重化装置付
きIPスイッチ５は、構成の変更や拡張にも容易に対応で
きる。

【００９４】

【発明の効果】以上のように、本発明によれば、ATMス
イッチを介し行う通信の多重度を向上させるルータ装置
を提供することができる。また、多重化する通信間の通
信遅延のばらつきを低減するルータ装置を提供すること
ができる。さらに、多様な形態の通信に対応できるルー
タ装置を提供することもできる。

【図面の簡単な説明】

【図１】 本発明に係る多重化装置付きIPスイッチが適
用されるネットワークの例を示す図である。

【図２】 多重化装置付きIPスイッチの構成例を示す図
である。

【図３】 多重化装置付きIPスイッチのより詳細な構成
例を示す図である。

【図４】 多重化装置付きIPスイッチの他の構成例を示
す図である。

【図５】 多重化装置付きIPスイッチで用いられる各種
識別情報の対応関係の例を示す図である。

【図６】 IP対応フレームリレーインタフェース部の構
成例を示す図である。

【図７】 ATMインタフェース部の構成例を示す図であ
る。

【図８】 セル多重／分離部の構成例を示す図である。

【図９】 上りフローのデフォルトVCによる通信の例を
示す図である。

【図１０】 上りフローのリダイレクトVCによる通信の
例を示す図である。

【図１１】 IP対応フレームリレーインタフェース部上
り部Ａのテーブルの例を示す図である。

【図１２】 セル多重／分離部の上り部のテーブルの例
を示す図である。

【図１３】 ATMインタフェース部の下り部Ａのテーブ
ルの例を示す図である。

【図１４】 ATMインタフェース部の下り部Ｂのテーブ
ルの例を示す図である。

【図１５】 ATMインタフェース部の上り部Ａのテーブ
ルの例を示す図である。

【図１６】 上りフローでの処理シーケンスの例（その
１）を示す図である。

【図１７】 上りフローでのセルフォーマットの例（そ
の１）を示す図である。

【図１８】 上りフローでのセルフォーマットの例（そ
の２）を示す図である。

【図１９】 上りフローでの処理シーケンスの例（その
２）を示す図である。

【図２０】 上りフローに対する制御メッセージの例
（その１）を示す図である。

【図２１】 上りフロー処理シーケンスの例（その３）
を示す図である。

【図２２】 上りフローでのセルフォーマットの例（そ
の３）を示す図である。

【図２３】 上りフローでの処理シーケンスの例（その
４）を示す図である。

【図２４】 上りフローに対する制御メッセージの例
（その２）を示す図である。

【図２５】 上りフロー処理シーケンスの例（その５）
を示す図である。

【図２６】 上りフローでのセルフォーマットの例（そ
の４）を示す図である。

【図２７】 下りフローのデフォルトVCによる通信の例
を示す図である。

【図２８】 下りフローのリダイレクトVCによる通信の
例を示す図である。

【図２９】 IP対応フレームリレーインタフェース部下
り部Ａのテーブルの例を示す図である。

【図３０】 セル多重／分離部の下り部のテーブルの例
を示す図である。

【図３１】 ATMインタフェース部上り部Ａのテーブル
の例を示す図である。

【図３２】 ATMインタフェース部上り部Ｂのテーブル
の例を示す図である。

【図３３】 下りフローでの処理シーケンスの例（その
１）を示す図である。

【図３４】 下りフローでのセルフォーマットの例（そ
の１）を示す図である。

【図３５】 下りフローでのセルフォーマットの例（そ
の２）を示す図である。

【図３６】 下りフローでの処理シーケンスの例（その
２）を示す図である。

【図３７】 下りフローに対する制御メッセージの例
（その１）を示す図である。

【図３８】 下りフローでの処理シーケンスの例（その
３）を示す図である。

【図３９】 下りフローでのセルフォーマットの例（そ
の３）を示す図である。

【図４０】 下りフローでの処理シーケンスの例（その
４）を示す図である。

【図４１】 下りフローに対する制御メッセージの例
（その２）を示す図である。

【図４２】 下りフローでの処理シーケンスの例（その
５）を示す図である。

【図４３】 下りフローでのセルフォーマットの例（そ
の４）を示す図である。

【図４４】 多重化装置付きIPスイッチでのパケット遅
延の例を示す図である。

【図４５】 IP対応低速ATMインタフェース部の構成例
を示す図である。

【図４６】 IP非対応フレームリレーインタフェース部
の構成例を示す図である。

【図４７】 回線エミュレーション用インタフェース部
の構成例を示す図である。

【図４８】 従来のIPスイッチングネットワークの例を
示す図である。

【図４９】 IPスイッチとIPスイッチゲートウェイの従
来例を示す図である。

【図５０】 従来例におけるパケット遅延の例を示す図
である。

【符号の説明】

５・・・多重化装置付きIPスイッチ、５１・・・多重化装置、
５２・・・ATMスイッチ、５３・・・IP制御部、５１１・・・セル
多重／分離部、５１２・・・IP対応フレームリレーインタ
フェース部、５１３・・・IP対応低速ATMインタフェース
部。

フロントページの続き (72)発明者 村上 勝 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内 (72)発明者 若山 浩二 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 ▲吉▼本 哲郎 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 国本 雅夫 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内

Claims (7)

【特許請求の範囲】
1. 【請求項１】通信においてパケット交換方式のレイヤ３
   の処理を伴うパケットを、ATMスイッチを用いて交換す
   るルータ装置であって、 セルの交換を行うATMスイッチと、前記パケットを伝送
   する複数の伝送路に接続された複数のインタフェース部
   と、前記ATMスイッチの１つの物理ポート及び前記複数
   のインタフェース部に接続されたセル多重分離部と、前
   記レイヤ３の処理を自装置内で実施及び管理するための
   レイヤ３制御部とを備え、 前記各インタフェース部は、接続された前記伝送路より
   送られたパケットをセルに変換して前記セル多重分離部
   へ送信する手段と、前記セル多重分離部より送られたセ
   ルをパケットに変換して前記接続された伝送路へ送出す
   る手段と、前記レイヤ３の処理のため、送受信するセル
   及びパケットのヘッダ部の情報を変換する手段とを有
   し、 前記セル多重分離部は、接続された前記複数のインタフ
   ェース部より送られたセルをシリアル多重化して前記AT
   Mスイッチに送信する手段と、前記ATMスイッチより送ら
   れたセルを分離し、送信先の前記伝送路に接続されたイ
   ンタフェース部に配送する手段とを有し、 前記レイヤ３制御部は、前記各インタフェース部と、前
   記セル多重分離部の接続されない前記ATMスイッチの物
   理ポートとに対し設定された論理ポート番号と、前記イ
   ンタフェース部及び物理ポートでのセルのフローに対し
   設定された論理チャネル情報と、前記インタフェース部
   でのパケットのフローに対し設定されたレイヤ３のアド
   レス情報とを含む、前記セルもしくはパケットのフロー
   を識別するための複数種類の識別情報を指定する通信に
   より、前記インタフェース部及びATMスイッチと協調し
   て前記レイヤ３の処理を実施することで、前記パケット
   の交換の内容を変更することを特徴とするルータ装置。
2. 【請求項２】請求項１記載のルータ装置であって、 前記セル多重分離部のシリアル多重化を行う手段は、接
   続された前記複数のインタフェース部より送られたセル
   を、前記インタフェース部間での通信遅延のばらつきが
   小さくなるようにセル単位に多重化することを特徴とす
   るルータ装置。
3. 【請求項３】請求項１記載のルータ装置であって、 前記ATMスイッチの各物理ポートには、送受信するセル
   のヘッダ部の情報を変換する手段を備えたATMインタフ
   ェース部が配置され、 前記各インタフェース部と、前記セル多重分離部に接続
   されるATMインタフェース部との間の通信と、前記ATMイ
   ンタフェース部間の通信では、前記セルもしくはパケッ
   トのフローを識別するための複数種類の識別情報が個別
   に定義されており、 前記各インタフェース部およびATMインタフェース部の
   各々は、前記識別情報間の対応関係が登録され、かつ、
   前記ヘッダ部の情報を変換する手段の変換に利用される
   メモリを有し、 前記レイヤ３制御部が指定した識別情報を基に前記各メ
   モリの登録内容が更新されることを特徴とするルータ装
   置。
4. 【請求項４】ATMスイッチを用いて正規のATM通信以外の
   通信のデータブロックの交換も行うルータ装置であっ
   て、 セルの交換を行うATMスイッチと、通信においてパケッ
   ト交換方式のレイヤ３の処理を伴うパケットを含む複数
   種類のデータブロックを個別に伝送する１または複数の
   伝送路にそれぞれ接続された複数のインタフェース部
   と、前記ATMスイッチの１つの物理ポート及び前記複数
   のインタフェース部に接続されたセル多重分離部と、前
   記レイヤ３の処理を自装置内で実施及び管理するための
   レイヤ３制御部とを備え、 前記各インタフェース部は、前記伝送路より伝送された
   データブロックを共通形式のセルに変換して前記セル多
   重分離部へ送信する手段と、前記セル多重分離部より送
   られたセルを前記接続された伝送路での通信に対応する
   データブロックに変換して前記伝送路に送出する手段
   と、前記レイヤ３の処理が要求される場合に設けられ、
   前記レイヤ３の処理のため、送受信するセル及びデータ
   ブロックのヘッダ部の情報を変換する手段とを有し、 前記セル多重分離部は、前記複数のインタフェース部よ
   り送られたセルをシリアル多重化して前記ATMスイッチ
   に送信する手段と、前記ATMスイッチから送られたセル
   を分離し、送信先の前記伝送路に接続されたインタフェ
   ース部に配送する手段とを有し、 前記レイヤ３制御部は、前記各インタフェース部と、前
   記セル多重分離部の接続されない前記ATMスイッチの物
   理ポートとに対し設定された論理ポート番号と、前記イ
   ンタフェース部及び物理ポートでのセルのフローに対し
   設定された論理チャネル情報と、前記インタフェース部
   でのパケットのフローに対し設定されたレイヤ３のアド
   レス情報とを含む、前記セルもしくはパケットのフロー
   を識別するための複数種類の識別情報を指定する通信に
   より、前記レイヤ３の処理が要求されるインタフェース
   部とATMスイッチと協調して前記レイヤ３の処理を実施
   することで、前記パケットの交換の内容を変更すること
   を特徴とするルータ装置。
5. 【請求項５】請求項４記載のルータ装置であって、 前記セル多重分離部のシリアル多重化を行う手段は、接
   続された前記複数のインタフェース部より送られたセル
   を、前記インタフェース部間での通信遅延のばらつきが
   小さくなるようにセル単位に多重化することを特徴とす
   るルータ装置。
6. 【請求項６】請求項４記載のルータ装置であって、 前記ATMスイッチの各物理ポートには、送受信するセル
   のヘッダ部の情報を変換する手段を備えたATMインタフ
   ェース部が配置され、 前記各インタフェース部と、前記セル多重分離部に接続
   されるATMインタフェース部との間の通信と、前記ATMイ
   ンタフェース部間の通信では、前記セルもしくはパケッ
   トのフローを識別するための複数種類の識別情報が個別
   に定義されており、 前記各インタフェース部およびATMインタフェース部の
   各々は、前記識別情報間の対応関係が登録され、かつ、
   前記ヘッダ部の情報を変換する手段の変換に利用される
   メモリを有し、 前記レイヤ３制御部が指定した識別情報を基に前記各メ
   モリの登録内容が更新されることを特徴とするルータ装
   置。
7. 【請求項７】請求項１または４記載のルータ装置であっ
   て、 前記セル多重分離部と、当該セル多重分離部に接続され
   る複数のインタフェース部との組を、複数組備えること
   を特徴とするルータ装置。