JPH0795215A - Ａｔｍセル組立て分解装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＡＴＭセルの組立て分解を高速かつ簡易に行
うことができるＡＴＭセル組立て分解装置を提供する。 【構成】 送信元のＡＴＭセル組立て分解装置では、セ
ル同期部２が２４オクテット長ＡＴＭセルの１セルごと
の時間位置を検出してセル同期を確立する。方路検出設
定部３は、このＡＴＭセルのヘッダ内の接続方路情報を
参照し、このＡＴＭセルを搭載すべき５３オクテット長
ＡＴＭセルを指示する搭載指示情報を出力する。搭載部
４は搭載指示情報で指示された５３オクテット長ＡＴＭ
セルの情報フィールドに２つの２４オクテット長ＡＴＭ
セルをそのまま搭載する。そして、送達先に設置された
ＡＴＭセル組立て分解装置内の抽出部６は、送信された
５３オクテット長ＡＴＭセルから２４オクテット長ＡＴ
Ｍセルを抽出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２４オクテット長セル
を伝送する低速伝送路から流入する２４オクテット長の
セルを高速伝送路に対し５３オクテット長のＡＴＭセル
構造に合わせて組立て直すＡＴＭセル組立て分解装置に
関する。

【０００２】

【従来の技術】従来より広帯域ＩＳＤＮを実現する転送
方式としてＡＴＭ（Asynchronous Transfer Mode、非同
期転送モード）がある。ＡＴＭは、通信情報を固定長の
ビット列（セル）に分割し、個々のセルの先頭であるヘ
ッダにその宛先を示すアドレス情報等を付けて転送する
通信モードで、そのセルの長さは国際電信電話諮問委員
会（ＣＣＩＴＴ）勧告上のＡＴＭレイヤ規定により５３
オクテットに定められている（ＣＣＩＴＴ勧告Ｉ．３６
１、第２章第１節 Cell structure）。これによりＡＴ
Ｍセルの長さは５３オクテット、ヘッダ部分は５オクテ
ット、情報フィールド部分は４８オクテットに定められ
ている。

【０００３】ただし、これらの規定は伝送速度１５０Ｍ
ｂ／ｓ以上の高速伝送路上におけるＡＴＭセルの伝送を
前提としたものであり、例えば伝送速度１．５４４Ｍｂ
／ｓのディジタル伝送路においては、２４オクテットで
１フレームを構成している。この１．５４４Ｍｂ／ｓの
伝送速度においては、２４オクテット、すなわち１９２
ビットに対し１ビットのフレーム・ビットが付加され、
計１９３ビット長のエンベロープとなり、更にこれが毎
秒８エンベロープ伝送される。

【０００４】このような１フレームが２４オクテット長
で構成される伝送路においてＡＴＭセルを伝送する場合
には、ＡＴＭセルの位置検出（セル同期）を容易とする
ために、２４オクテット長のＡＴＭセルを用いる。すな
わち１フレームに対し２４オクテット長ＡＴＭセルの１
セルがちょうど収まって伝送される形態となる。この２
４オクテット長ＡＴＭセル内のヘッダの長さは例えば３
オクテットである。

【０００５】そして、このような伝送速度１．５４４Ｍ
ｂ／ｓの低速伝送路で伝送される２４オクテット長ＡＴ
Ｍセルを伝送速度１５５．５２Ｍｂ／ｓの高速伝送路で
伝送するためには、２４オクテット長ＡＴＭセルを５３
オクテット長のＡＴＭセル構造に合わせて組立て直す必
要がある。

【０００６】図７はこのような従来のＡＴＭセル組立て
時の処理を示す図である。８６〜８８は２４オクテット
長ＡＴＭセル、８６ａ〜８８ａはＡＴＭセル８６〜８８
のヘッダ、８６ｂ〜８８ｂは同じくセル８６〜８８の情
報フィールド、９３、９４は５３オクテット長ＡＴＭセ
ル、９３ａ、９４ａはＡＴＭセル９３、９４のヘッダ、
９３ｂはＡＴＭセル９３の情報フィールド、９３ｃ、９
３ｄはプロトコル処理のレイヤ（階層）の１つであるＡ
ＡＬ（ＡＴＭアダプテーションレイヤ）である。

【０００７】図７に示すように、セル形式の異なるＡＴ
Ｍセルの情報フィールド内の情報の交換に際しては、２
４オクテット長ＡＴＭセル８６〜８８の情報フィールド
８６ｂ〜８８ｂ内の情報をいったん抽出し、交換先であ
る５３オクテット長ＡＴＭセル９３の情報フィールド９
３ｂに搭載していた。

【０００８】図８はこのようなＡＴＭセル情報フィール
ド載せ替え時のプロトコル処理を示す図であり、３８は
２４オクテット長ＡＴＭセルを伝送する伝送路、３９は
５３オクテット長ＡＴＭセルを伝送する伝送路、７０は
物理レイヤ、７１はＡＴＭレイヤ、７２はＡＡＬであ
る。上記のようなＡＴＭセル情報フィールドの載せ替え
時には、下位層である物理レイヤ７０からＡＡＬ７２ま
でのプロトコル処理が必要となる。

【０００９】また、ＡＴＭセル交換の方式として特開平
２−２０６２５９号公報に開示されたＡＴＭ交換通話路
におけるヘッダ交換方式もあり、これは入力ハイウエイ
からのセルをヘッダと情報フィールドとに分離してヘッ
ダの変換処理を行った後に、ヘッダ及び情報フィールド
の順序で出力ハイウエイへ送出することを行うものであ
る。

【００１０】

【発明が解決しようとする課題】従来のＡＴＭセルの交
換は以上のようにして行っていたので、下位レイヤから
ＡＡＬに至るまでのプロトコル処理が必要となり、それ
に伴う処理時間が必要であるという問題点があった。本
発明は上記課題を解決するために、ＡＴＭセルの組立て
分解を高速かつ簡易に行うことができるＡＴＭセル組立
て分解装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は、ＡＴＭセル組
立て時に、入力された２４オクテット長ＡＴＭセルのヘ
ッダに含まれる接続方路情報を参照し、この２４オクテ
ット長ＡＴＭセルを搭載すべき５３オクテット長ＡＴＭ
セルを指示する搭載指示情報を出力する方路検出設定部
と、搭載指示情報に基づいて指示された５３オクテット
長ＡＴＭセルの情報フィールドに２つの２４オクテット
長ＡＴＭセルをそのまま搭載する搭載部と、ＡＴＭセル
分解時に、組立てられ送信された５３オクテット長ＡＴ
Ｍセルから２４オクテット長ＡＴＭセルを抽出する抽出
部とを有するものである。

【００１２】また、搭載部は、入力された２４オクテッ
ト長ＡＴＭセルの出力先を切り替える選択部と、接続方
路情報に基づいて選択部の切替制御を行う選択指示部
と、接続方路情報に基づく複数の送達先にそれぞれ対応
し選択部から出力された２４オクテット長ＡＴＭセルを
蓄積する複数のセルバッファと、２４オクテット長のダ
ミーＡＴＭセルを生成するダミー生成部と、複数の送達
先にそれぞれ対応し、セルバッファから出力された２つ
の２４オクテット長ＡＴＭセルを５３オクテット長ＡＴ
Ｍセルに搭載し、２セル目の２４オクテット長ＡＴＭセ
ルが一定時間内に入力されないときは２４オクテット長
のダミーＡＴＭセルを５３オクテット長ＡＴＭセルに搭
載する複数の搭載処理部と、複数の搭載処理部から出力
された５３オクテット長ＡＴＭセルを多重化処理するセ
ル多重化部とからなることを特徴とするものである。

【００１３】

【作用】本発明によれば、ＡＴＭセルの組立て時に、方
路検出設定部にて２４オクテット長ＡＴＭセルのヘッダ
に含まれる接続方路情報が参照され、このＡＴＭセルを
搭載すべき５３オクテット長ＡＴＭセルを指示する搭載
指示情報が方路検出設定部から出力され、搭載部にて指
示された５３オクテット長ＡＴＭセルの情報フィールド
に２つの２４オクテット長ＡＴＭセルがそのまま搭載さ
れる。そして、抽出部にて送信された５３オクテット長
ＡＴＭセルから２４オクテット長ＡＴＭセルが抽出され
る。

【００１４】また、搭載部内の選択部から接続方路情報
に基づく送達先に対応したセルバッファに２４オクテッ
ト長ＡＴＭセルが出力され、搭載処理部にてセルバッフ
ァから出力された２つの２４オクテット長ＡＴＭセルが
５３オクテット長ＡＴＭセルに搭載され、セル多重化部
にて複数の搭載処理部から出力された５３オクテット長
ＡＴＭセルが多重化処理される。

【００１５】

【実施例】図１は本発明の１実施例を示すＡＴＭセル組
立て分解装置のブロック図、図２はこのＡＴＭセル組立
て分解装置によるＡＴＭセル組立て時の処理を示す図で
ある。図１において、１、５は伝送路終端部、２はＡＴ
Ｍセルのセル同期をとるセル同期部、３はセル同期部２
から出力された２４オクテット長ＡＴＭセルのヘッダに
含まれる送達先を示す接続方路情報を参照し、この２４
オクテット長ＡＴＭセルを搭載すべき５３オクテット長
ＡＴＭセルを指示する搭載指示情報を出力する方路検出
設定部である。

【００１６】また、４は搭載指示情報に基づいて指示さ
れた５３オクテット長ＡＴＭセルの情報フィールドに２
つの２４オクテット長ＡＴＭセルをそのまま搭載する搭
載部、６は組立てられ送信された５３オクテット長ＡＴ
Ｍセルから２４オクテット長ＡＴＭセルを抽出する抽出
部、２０、２１は伝送路である。

【００１７】図２において、８０、８１は２４オクテッ
ト長ＡＴＭセル、８０ａ、８１ａはそれぞれＡＴＭセル
８０、８１のヘッダ、８０ｂ、８１ｂは同じくＡＴＭセ
ル８０、８１の情報フィールド、９０は５３オクテット
長ＡＴＭセル、９０ａはそのヘッダ、９０ｂは情報フィ
ールドである。

【００１８】次に、このようなＡＴＭセル組立て分解装
置の動作を説明する。まず、送信元では伝送路２０が２
４オクテット長ＡＴＭセルを伝送する伝送速度１．５４
４Ｍｂ／ｓの伝送路となり、伝送路２１が５３オクテッ
ト長ＡＴＭセルを伝送する伝送速度１５５．５２Ｍｂ／
ｓの伝送路となる。伝送路２０から送信元のＡＴＭセル
組立て分解装置に入力された２４オクテット長ＡＴＭセ
ル８０、及びＡＴＭセル８０と同一の送達先である２４
オクテット長ＡＴＭセル８１は、伝送路終端部１によっ
て伝送路終端される。

【００１９】次いでセル同期部２は、２４オクテット長
ＡＴＭセル８０、８１の１セルごとの時間位置を検出し
てセル同期を確立する。方路検出設定部３は、これらＡ
ＴＭセル８０、８１のヘッダ８０ａ、８１ａ内の接続方
路情報を参照し、ＡＴＭセル８０、８１を搭載すべき５
３オクテット長ＡＴＭセルを決定するための方路検出設
定部３内の変換テーブルを検索する。そして、検索結果
をもとにこの所定方路行きの５３オクテット長ＡＴＭセ
ルを決定して搭載指示情報を出力する。

【００２０】搭載部４は、この搭載指示情報に基づいて
２４オクテット長ＡＴＭセル８０、８１を搭載すべき５
３オクテット長ＡＴＭセル９０の情報フィールド９０ｂ
（４８オクテット長）に図２のようにそのまま搭載す
る。こうして、５３オクテット長ＡＴＭセル９０の組立
てが完了する。ＡＴＭセル９０は、伝送路終端部５を経
由した後、伝送路２１に送出され所定の送達先に伝送さ
れる。

【００２１】次に、送達先にある図１と同様のＡＴＭセ
ル組立て分解装置では伝送路２０が５３オクテット長Ａ
ＴＭセルを伝送する高速伝送路、伝送路２１が２４オク
テット長ＡＴＭセルを伝送する低速伝送路となる。抽出
部６は、送信元のＡＴＭセル組立て分解装置で組立てら
れた５３オクテット長ＡＴＭセル９０から２４オクテッ
ト長ＡＴＭセル８０、８１を抽出する。

【００２２】このとき、２４オクテット長ＡＴＭセル８
０、８１の生成がＡＴＭセル８０、８１を伝送する伝送
路２１の伝送速度を超過する場合は、図示しない抽出部
６内のセルバッファにおいて一時蓄積した後に送出する
ことによってＡＴＭセル８０、８１の廃棄を回避する。

【００２３】このように組立て時に２４オクテット長Ａ
ＴＭセルの２セルを５３オクテット長ＡＴＭセルの情報
フィールドにそのまま搭載することにより、ＡＴＭセル
組立て分解装置のプロトコル処理の範囲は、図３に示す
通りＡＴＭレイヤ７１以下となり、ＡＡＬの処理を割愛
することができる。

【００２４】図４は本発明の他の実施例である複数の送
達先へ伝送するＡＴＭセルの処理を示す図である。１
０、１１、１２はそれそれ送信元Ａ、送達先Ｂ、Ｃを収
容する図１と同様のＡＴＭセル組立て分解装置、２２、
２５、２６は２４オクテット長ＡＴＭセルを伝送する伝
送路、２３、２４は５３オクテット長ＡＴＭセルを伝送
する伝送路である。

【００２５】また、８２は送信元Ａから送達先Ｂ行きの
２４オクテット長ＡＴＭセル、８３は送達先Ｃ行きの２
４オクテット長ＡＴＭセル、８４はＡＴＭセル８２に続
く送達先Ｂ行きの２４オクテット長ＡＴＭセル、８５は
後述する２４オクテット長のダミーＡＴＭセル、９１、
９２はそれぞれＡＴＭセル組立て分解装置１１、１２行
きの５３オクテット長ＡＴＭセルである。

【００２６】本実施例は送信元Ａから２４オクテット長
ＡＴＭセル８２〜８４が伝送路２２を介して順番にＡＴ
Ｍセル組立て分解装置１０に入力された場合である。Ａ
ＴＭセル組立て分解装置１０は、送達先が同じ２４オク
テット長ＡＴＭセル８２、８４を送達先Ｂに至る伝送路
上に設置されたＡＴＭセル組立て分解装置１１へ向かう
５３オクテット長ＡＴＭセル９１の情報フィールドに図
２の例と同様に搭載する。

【００２７】同様に、送達先Ｃ行きの２４オクテット長
ＡＴＭセル８３を送達先Ｃに至る伝送路上に設置された
ＡＴＭセル組立て分解装置１２へ向かう５３オクテット
長ＡＴＭセル９２の情報フィールドに搭載する。このと
き、２４オクテット長ＡＴＭセルの１セル目が入力され
た後に、同じ５３オクテット長ＡＴＭセルの情報フィー
ルドに搭載すべき２セル目の２４オクテット長ＡＴＭセ
ルが一定時間以内に入力されない場合は、２４オクテッ
ト長のダミーＡＴＭセルを搭載して５３オクテット長Ａ
ＴＭセルを構成する。

【００２８】すなわち、本実施例では５３オクテット長
ＡＴＭセル９２に２４オクテット長のダミーＡＴＭセル
８５を搭載している。そして、ＡＴＭセル９１、９２は
それぞれ伝送路２３、２４に送出される。

【００２９】次に、ＡＴＭセル組立て分解装置１１は、
５３オクテット長ＡＴＭセル９１から２４オクテット長
ＡＴＭセル８２、８４を抽出して伝送路２５に送出す
る。同様に、ＡＴＭセル組立て分解装置１２は、５３オ
クテット長ＡＴＭセル９２から２４オクテット長ＡＴＭ
セル８３を抽出して伝送路２６に送出する。複数の送達
先がある場合はこのようにしてＡＴＭセルの処理が行わ
れる。

【００３０】図５はこのような複数の送達先に対応した
搭載部４の１実施例を示すブロック図である。４０は入
力された２４オクテット長ＡＴＭセルの出力先を選択す
る選択部、４１は図１の方路検出設定部３から出力され
た搭載指示情報に基づいて選択部４０を制御する選択指
示部、４２、４５は選択部４０から出力された２４オク
テット長ＡＴＭセルを蓄積するセルバッファ、４３、４
６は２４オクテット長のダミーＡＴＭセルを生成するダ
ミー生成部である。

【００３１】また、４４は後述する送達先αに対応しセ
ルバッファ４２から出力された２４オクテット長ＡＴＭ
セルを５３オクテット長ＡＴＭセルに搭載する搭載処理
部、４７は同様に送達先βに対応しセルバッファ４５か
ら出力された２４オクテット長ＡＴＭセルを５３オクテ
ット長ＡＴＭセルに搭載する搭載処理部、４８は５３オ
クテット長のダミーＡＴＭセルを生成するダミー生成
部、４９は搭載処理部４４、４７から出力された５３オ
クテット長ＡＴＭセルを多重化処理するセル多重化部で
ある。

【００３２】次に、この搭載部４の動作を説明する。選
択部４０には図１のセル同期部２から２４オクテット長
ＡＴＭセルが入力され、この２４オクテット長ＡＴＭセ
ルを出力すべきセルバッファの選択が選択指示部４１の
制御によって行われる。

【００３３】選択指示部４１は方路検出設定部３から出
力された搭載指示情報に基づいて搭載すべき５３オクテ
ット長ＡＴＭセルに対応したセルバッファを選択部４０
に選択させる。そして、選択部４０に入力された２４オ
クテット長ＡＴＭセルは、この選択部４０を経由して選
択されたセルバッファに転送される。

【００３４】例えば、接続方路情報であるＡＴＭセルヘ
ッダ内のバーチャルチャネル識別子（以下、ＶＣＩとす
る）がαである場合（図４の送達先Ｂに相当）を考え
る。選択指示部４１の制御によって選択部４０は、送達
先ＶＣＩ＝αに対応したセルバッファ４２を選択し、セ
ル同期部２から入力された２４オクテット長ＡＴＭセル
をセルバッファ４２に蓄積させる。

【００３５】セルバッファ４２では、送達先ＶＣＩ＝α
への２４オクテット長ＡＴＭセルが２セル揃った段階で
搭載処理部４４に送出する。そして、搭載処理部４４に
て５３オクテット長ＡＴＭセルが組立てられる。また、
前述のように同じ５３オクテット長ＡＴＭセルに搭載さ
れるべき２セル目の２４オクテット長ＡＴＭセルが一定
時間内に入力されない場合には、ダミー生成部４３が２
４オクテット長のダミーＡＴＭセルを生成してセルバッ
ファ４２に送出することにより、２４オクテット長ＡＴ
Ｍセル２セル分が揃えられる。

【００３６】送達先ＶＣＩ＝β（図４の送達先Ｃに相
当）の場合も上記と同様にして５３オクテット長ＡＴＭ
セルが組立てられる。そして、組立てられた送達先ＶＣ
Ｉ＝α、βの５３オクテット長ＡＴＭセルは、セル多重
化部４９によって多重化処理されて出力される。

【００３７】また、このセル多重化部４９は、出力すべ
き５３オクテット長ＡＴＭセルが搭載処理部４４、４７
から入力されないときは、ダミー生成部４８で生成され
た５３オクテット長のダミーＡＴＭセルを出力する。こ
のような複数の送達先への対応は送達先が３つ以上であ
っても同様である。

【００３８】また、図６は本発明の他の実施例である他
メディアとの５３オクテット長ＡＴＭセルの伝送路の共
用例を示す図である。５０、５１、５２はそれぞれ送信
元Ａ、送達先Ｂ、Ｃを収容するＡＴＭセル多重化装置、
３０、３５、３７は２４オクテット長ＡＴＭセルを伝送
する伝送路、３１〜３４、３６は５３オクテット長ＡＴ
Ｍセルを伝送する伝送路である。

【００３９】各ＡＴＭセル組立て分解装置における動作
は図４の例と同様であるが、ＡＴＭセル組立て分解装置
１０で組立てられた５３オクテット長ＡＴＭセルは、Ａ
ＴＭセル多重化装置５０にてコンピュータ等の他メディ
アＭａから伝送された５３オクテット長ＡＴＭセルとＡ
ＴＭ多重される。多重化されたＡＴＭセルのうち送達先
Ｂ行きのＡＴＭセルは、他メディアＭａと共通に使用さ
れる伝送路３２に送出されて送達先Ｂ側のＡＴＭセル多
重化装置５１に伝送される。

【００４０】ＡＴＭセル多重化装置５１では、ＡＴＭセ
ル多重化装置５０から伝送されたＡＴＭセルを振り分け
てＡＴＭセル組立て分解装置１０からのＡＴＭセルのみ
を送達先Ｂ側のＡＴＭセル組立て分解装置１１に送出す
る。そして、ＡＴＭセル組立て分解装置１１によって５
３オクテット長ＡＴＭセルから２４オクテット長ＡＴＭ
セルが抽出される。また、他メディアＭａから伝送され
た５３オクテット長ＡＴＭセルは、ＡＴＭセル多重化装
置５１によって他メディアＭｂへと振り分けられる。

【００４１】同様に、ＡＴＭ多重された出力のうち送達
先Ｃ行きのＡＴＭセルは、伝送路３３に送出されてＡＴ
Ｍセル多重化装置５２に伝送される。ＡＴＭセル多重化
装置５２では、ＡＴＭセル組立て分解装置１０からのＡ
ＴＭセルのみを送達先Ｃ側のＡＴＭセル組立て分解装置
１２に送出し、他メディアＭａから伝送された５３オク
テット長ＡＴＭセルを他メディアＭｃへ送出する。こう
して、５３オクテット長ＡＴＭセルの伝送路の共用を行
うことができる。

【００４２】なお、以上の説明においては、２４オクテ
ット長ＡＴＭセルを用いる低速伝送路の伝送速度を１．
５４４Ｍｂ／ｓとして、また５３オクテット長ＡＴＭセ
ルを用いる高速伝送路の伝送速度を１５５．５２Ｍｂ／
ｓとして説明したが、これ以外の伝送速度の伝送路に関
しても本発明は有効である。

【００４３】

【発明の効果】本発明によれば、例えば伝送速度１．５
４４Ｍｂ／ｓの低速伝送路で用いられる２４オクテット
長ＡＴＭセルを国際勧告に準拠した５３オクテット長Ａ
ＴＭセルの構造に高速かつ簡易に組立て直すことがで
き、国際勧告に基づき構成されたＡＴＭ網を透過させ、
２４オクテット長ＡＴＭセルを伝送することができる。
また、ＡＴＭセル組立て分解装置のプロトコル処理の範
囲は、ＡＴＭレイヤ以下となり、ＡＡＬの処理を割愛す
ることができる。

【００４４】また、搭載部内に選択部、選択指示部、セ
ルバッファ、ダミー生成部、搭載処理部、及びセル多重
化部を設けることにより、複数の送達先に対して２４オ
クテット長ＡＴＭセルを伝送することができる。

【図面の簡単な説明】

【図１】本発明の１実施例を示すＡＴＭセル組立て分解
装置のブロック図である。

【図２】図１のＡＴＭセル組立て分解装置によるＡＴＭ
セル組立て時の処理を示す図である。

【図３】図１のＡＴＭセル組立て分解装置によるＡＴＭ
セル組立て分解処理時のプロトコル処理を示す図であ
る。

【図４】本発明の他の実施例である複数の送達先へ伝送
するＡＴＭセルの処理を示す図である。

【図５】複数の送達先に対応した搭載部の１実施例を示
すブロック図である。

【図６】本発明の他の実施例である他メディアとの５３
オクテット長ＡＴＭセルの伝送路の共用例を示す図であ
る。

【図７】従来のＡＴＭセル組立て時の処理を示す図であ
る。

【図８】従来のＡＴＭセルの情報フィールド載せ替え時
のプロトコル処理を示す図である。

【符号の説明】

１、５ 伝送路終端部 ２ セル同期部 ３ 方路検出設定部 ４ 搭載部 ６ 抽出部 ４０ 選択部 ４１ 選択指示部 ４２、４５ セルバッファ ４３、４６ ダミー生成部 ４４、４７ 搭載処理部 ４９ セル多重化部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＡＴＭセル組立て時に、入力された２４
   オクテット長ＡＴＭセルのヘッダに含まれる接続方路情
   報を参照し、この２４オクテット長ＡＴＭセルを搭載す
   べき５３オクテット長ＡＴＭセルを指示する搭載指示情
   報を出力する方路検出設定部と、 前記搭載指示情報に基づいて指示された５３オクテット
   長ＡＴＭセルの情報フィールドに２つの２４オクテット
   長ＡＴＭセルをそのまま搭載する搭載部と、 ＡＴＭセル分解時に、組立てられ送信された５３オクテ
   ット長ＡＴＭセルから２４オクテット長ＡＴＭセルを抽
   出する抽出部とを有することを特徴とするＡＴＭセル組
   立て分解装置。
2. 【請求項２】 請求項１記載のＡＴＭセル組立て分解装
   置において、搭載部は、 入力された２４オクテット長ＡＴＭセルの出力先を切り
   替える選択部と、 接続方路情報に基づいて前記選択部の切替制御を行う選
   択指示部と、 接続方路情報に基づく複数の送達先にそれぞれ対応し前
   記選択部から出力された２４オクテット長ＡＴＭセルを
   蓄積する複数のセルバッファと、 ２４オクテット長のダミーＡＴＭセルを生成するダミー
   生成部と、 複数の送達先にそれぞれ対応し、前記セルバッファから
   出力された２つの２４オクテット長ＡＴＭセルを５３オ
   クテット長ＡＴＭセルに搭載し、２セル目の２４オクテ
   ット長ＡＴＭセルが一定時間内に入力されないときは前
   記２４オクテット長のダミーＡＴＭセルを５３オクテッ
   ト長ＡＴＭセルに搭載する複数の搭載処理部と、 前記複数の搭載処理部から出力された５３オクテット長
   ＡＴＭセルを多重化処理するセル多重化部とからなるこ
   とを特徴とするＡＴＭセル組立て分解装置。