JP3538541B2 - Ｄｃモータの速度制御装置 - Google Patents
Ｄｃモータの速度制御装置Info
- Publication number
- JP3538541B2 JP3538541B2 JP14560498A JP14560498A JP3538541B2 JP 3538541 B2 JP3538541 B2 JP 3538541B2 JP 14560498 A JP14560498 A JP 14560498A JP 14560498 A JP14560498 A JP 14560498A JP 3538541 B2 JP3538541 B2 JP 3538541B2
- Authority
- JP
- Japan
- Prior art keywords
- speed control
- duty ratio
- control mode
- motor
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【０００１】
【発明の属する技術分野】 本発明は、ＤＣモータを可
変速する場合の速度制御装置に関するもので、特に電力
変換手段として昇圧チョッパ回路とインバータ回路を備
えた装置に関するものである。
変速する場合の速度制御装置に関するもので、特に電力
変換手段として昇圧チョッパ回路とインバータ回路を備
えた装置に関するものである。
【０００２】
【従来の技術】従来の電力変換装置の一例として、昇圧
チョッパ回路とインバータ回路とを備えた装置において
ＤＣモータを可変速する場合の速度制御装置として特開
昭６３−２２４６９８号公報に開示された発明がある。
この装置は、図５に示すように昇圧チョッパ回路のスイ
ッチング素子のデューティ比ＡＤを所定値に保持し、イ
ンバータ回路のデューティ比ＷＤを変化させてＤＣモー
タの速度制御を行う第１の速度制御モードと、インバー
タ回路のデューティ比を所定値に保持し、昇圧チョッパ
回路のデューティ比ＡＤを変化させてＤＣモータの速度
制御を行う第２の速度制御モードとを有している。この
装置では、第１の速度制御モードにおいて、インバータ
回路のデューティ比ＷＤが所定値ｗ０に達した時に第２
の速度制御モードへ移行し、また、第２の速度制御モー
ドにおいて、昇圧チョッパ回路の出力電圧が所定値より
低くなった時に第１の速度制御モードへ移行するという
ものである。
チョッパ回路とインバータ回路とを備えた装置において
ＤＣモータを可変速する場合の速度制御装置として特開
昭６３−２２４６９８号公報に開示された発明がある。
この装置は、図５に示すように昇圧チョッパ回路のスイ
ッチング素子のデューティ比ＡＤを所定値に保持し、イ
ンバータ回路のデューティ比ＷＤを変化させてＤＣモー
タの速度制御を行う第１の速度制御モードと、インバー
タ回路のデューティ比を所定値に保持し、昇圧チョッパ
回路のデューティ比ＡＤを変化させてＤＣモータの速度
制御を行う第２の速度制御モードとを有している。この
装置では、第１の速度制御モードにおいて、インバータ
回路のデューティ比ＷＤが所定値ｗ０に達した時に第２
の速度制御モードへ移行し、また、第２の速度制御モー
ドにおいて、昇圧チョッパ回路の出力電圧が所定値より
低くなった時に第１の速度制御モードへ移行するという
ものである。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
の構成では第１の速度制御モードにおいて以下の課題を
有していた。すなわち、インバータ回路のデューティ比
ＷＤと実際にＤＣモータに印加される電圧の関係は図６
に示すようにデューティ比ＷＤが１００％に近いデュー
ティ比ＷＭ以上ではインバータ回路のスイッチング素子
の遮断時のスイッチング遅れによりデューティ比ＷＤを
変化させてもモータへの印加電圧が変化しない不感帯が
存在する。デューティ比ＷＭはスイッチング素子の特
性、個別ばらつき、温度特性により変化するため一律の
設定をすることが困難である。ここでインバータ回路の
デューティ比の所定値を１００％に設定した場合、第１
の速度制御モードと第２の速度制御モードとの間の移行
時に上記の不感帯を通過するため、速度制御の応答性が
悪くなるという課題を有していた。また、上記の所定値
をデューティ比ＷＭ以下に設定した場合、第２の速度制
御モードでインバータ回路のＰＷＭデューティ比を１０
０％にすることができず、ＰＷＭデューティ比を１００
％に設定した時に比べモータの運転効率が悪化するとい
う課題を有していた。
の構成では第１の速度制御モードにおいて以下の課題を
有していた。すなわち、インバータ回路のデューティ比
ＷＤと実際にＤＣモータに印加される電圧の関係は図６
に示すようにデューティ比ＷＤが１００％に近いデュー
ティ比ＷＭ以上ではインバータ回路のスイッチング素子
の遮断時のスイッチング遅れによりデューティ比ＷＤを
変化させてもモータへの印加電圧が変化しない不感帯が
存在する。デューティ比ＷＭはスイッチング素子の特
性、個別ばらつき、温度特性により変化するため一律の
設定をすることが困難である。ここでインバータ回路の
デューティ比の所定値を１００％に設定した場合、第１
の速度制御モードと第２の速度制御モードとの間の移行
時に上記の不感帯を通過するため、速度制御の応答性が
悪くなるという課題を有していた。また、上記の所定値
をデューティ比ＷＭ以下に設定した場合、第２の速度制
御モードでインバータ回路のＰＷＭデューティ比を１０
０％にすることができず、ＰＷＭデューティ比を１００
％に設定した時に比べモータの運転効率が悪化するとい
う課題を有していた。
【０００４】本発明は、上記問題を解決すべくなされた
ものであり、その目的とするところは、ＤＣモータ速度
可変全領域において高効率で応答性のよい速度制御を実
現するＤＣモータ速度制御装置を提供することにある。
ものであり、その目的とするところは、ＤＣモータ速度
可変全領域において高効率で応答性のよい速度制御を実
現するＤＣモータ速度制御装置を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明のＤＣモータの速度制御装置は、スイッチン
グ素子の断続動作により交流電源による入力電圧から可
変直流電圧を生成する昇圧チョッパ回路と、該昇圧チョ
ッパ回路からの出力をパルス幅変調することにより所望
の電力に変換してＤＣモータを駆動するインバータ回路
とを備える。ＤＣモータの速度制御装置は、前記昇圧チ
ョッパ回路のスイッチング素子のデューティ比を所定値
に保持し、前記インバータ回路のパルス幅変調のデュー
ティ比を変化させることにより前記ＤＣモータの速度制
御を行う第１の速度制御モードと、前記インバータ回路
のデューティ比を所定値に保持し、前記昇圧チョッパ回
路のデューティ比を変化させることにより前記ＤＣモー
タの速度制御を行う第２の速度制御モードと、前記昇圧
チョッパ回路のデューティ比と前記インバータ回路のデ
ューティ比とを、同時に変化させて前記ＤＣモータの速
度制御を行う第３の速度制御モードとを有する。
に、本発明のＤＣモータの速度制御装置は、スイッチン
グ素子の断続動作により交流電源による入力電圧から可
変直流電圧を生成する昇圧チョッパ回路と、該昇圧チョ
ッパ回路からの出力をパルス幅変調することにより所望
の電力に変換してＤＣモータを駆動するインバータ回路
とを備える。ＤＣモータの速度制御装置は、前記昇圧チ
ョッパ回路のスイッチング素子のデューティ比を所定値
に保持し、前記インバータ回路のパルス幅変調のデュー
ティ比を変化させることにより前記ＤＣモータの速度制
御を行う第１の速度制御モードと、前記インバータ回路
のデューティ比を所定値に保持し、前記昇圧チョッパ回
路のデューティ比を変化させることにより前記ＤＣモー
タの速度制御を行う第２の速度制御モードと、前記昇圧
チョッパ回路のデューティ比と前記インバータ回路のデ
ューティ比とを、同時に変化させて前記ＤＣモータの速
度制御を行う第３の速度制御モードとを有する。
【０００６】このとき、ＤＣモータの速度制御装置は，
前記第１の速度制御モードにおいてＤＣモータ加速時
に、前記インバータ回路のデューティ比が第１の所定値
に達し、さらに加速が必要な場合は、前記第３の速度制
御モードに移行し、第３の速度制御モードにおいてＤＣ
モータ加速時に、前記インバータ回路のデューティ比が
第１の所定値よりも大きい第２の所定値に達し、さらに
加速が必要な場合は、前記第２の速度制御モードに移行
する。また、ＤＣモータの速度制御装置は、第２の速度
制御モードにおいてＤＣモータ減速時に、前記昇圧チョ
ッパ回路のデューティ比が第３の所定値に達し、さらに
減速が必要な場合は、前記第３の速度制御モードに移行
し、第３の速度制御モードにおいてＤＣモータ減速時
に、前記昇圧チョッパ回路のデューティ比が第３の所定
値よりも小さい第４の所定値に達し、さらに減速が必要
な場合は、前記第１の速度制御モードに移行する。上記
構成によりＤＣモータ速度可変全領域において高効率で
応答性のよい速度制御を実現するものである。
前記第１の速度制御モードにおいてＤＣモータ加速時
に、前記インバータ回路のデューティ比が第１の所定値
に達し、さらに加速が必要な場合は、前記第３の速度制
御モードに移行し、第３の速度制御モードにおいてＤＣ
モータ加速時に、前記インバータ回路のデューティ比が
第１の所定値よりも大きい第２の所定値に達し、さらに
加速が必要な場合は、前記第２の速度制御モードに移行
する。また、ＤＣモータの速度制御装置は、第２の速度
制御モードにおいてＤＣモータ減速時に、前記昇圧チョ
ッパ回路のデューティ比が第３の所定値に達し、さらに
減速が必要な場合は、前記第３の速度制御モードに移行
し、第３の速度制御モードにおいてＤＣモータ減速時
に、前記昇圧チョッパ回路のデューティ比が第３の所定
値よりも小さい第４の所定値に達し、さらに減速が必要
な場合は、前記第１の速度制御モードに移行する。上記
構成によりＤＣモータ速度可変全領域において高効率で
応答性のよい速度制御を実現するものである。
【０００７】また、ＤＣモータの速度制御装置におい
て、前記第１の速度制御モードにおけるインバータ回路
のデューティ比の変化率と、前記第２の速度制御モード
における昇圧チョッパ回路のデューティ比の変化率とを
等しくする。さらに、和が１となる係数Ｐ、Ｑを用い
て、前記第２の速度制御モードにおける昇圧チョッパ回
路のデューティ比の変化率をＰ倍したものを第３の速度
制御モードにおける昇圧チョッパ回路の変化率とし、前
記第１の速度制御モードにおけるインバータ回路のデュ
ーティ比の変化率をＱ倍したものを第３の速度制御モー
ドにおけるインバータ回路のデューティ比の変化率とし
てもよい。以上の構成によりＤＣモータ可変速全領域に
おいて速度変更スピードを一定にすることができる。
て、前記第１の速度制御モードにおけるインバータ回路
のデューティ比の変化率と、前記第２の速度制御モード
における昇圧チョッパ回路のデューティ比の変化率とを
等しくする。さらに、和が１となる係数Ｐ、Ｑを用い
て、前記第２の速度制御モードにおける昇圧チョッパ回
路のデューティ比の変化率をＰ倍したものを第３の速度
制御モードにおける昇圧チョッパ回路の変化率とし、前
記第１の速度制御モードにおけるインバータ回路のデュ
ーティ比の変化率をＱ倍したものを第３の速度制御モー
ドにおけるインバータ回路のデューティ比の変化率とし
てもよい。以上の構成によりＤＣモータ可変速全領域に
おいて速度変更スピードを一定にすることができる。
【０００８】また、ＤＣモータの速度制御装置におい
て、前記第３の速度制御モードにおける前記インバータ
回路のデューティ比の分解能を、前記昇圧チョッパ回路
のデューティ比の分解能より大きくしてもよい。以上の
構成により前記第３の速度制御モードにおける速度制御
分解能の低下を防止できる。
て、前記第３の速度制御モードにおける前記インバータ
回路のデューティ比の分解能を、前記昇圧チョッパ回路
のデューティ比の分解能より大きくしてもよい。以上の
構成により前記第３の速度制御モードにおける速度制御
分解能の低下を防止できる。
【０００９】
【発明の実施の形態】以下本発明に係るＤＣモータの速
度制御装置の実施の形態について添付の図面を参照して
説明する。
度制御装置の実施の形態について添付の図面を参照して
説明する。
【００１０】(実施の形態１）図１は実施の形態１のＤ
Ｃモータの速度制御装置の構成図である。ＤＣモータの
速度制御装置は、交流電源１と、交流電源１からの交流
を整流する整流回路２と、整流されて得られた直流電圧
を昇圧する昇圧チョッパ回路３と、昇圧された直流電圧
を所望の交流電圧に変換するインバータ回路４と、ＤＣ
モータ５の回転子の位置を検出する回転子位置検出回路
６と、これらの回路の動作を制御する制御回路７とを備
える。昇圧チョッパ回路３は、リアクタ３aと、スイッ
チング素子であるトランジスタ３bと、ダイオード３c
と、コンデンサ３dとから構成される。インバータ回路
４は、図１のように接続された６個のスイッチング素子
であるトランジスタ４a〜４fと、６個のダイオード４１
〜４６とで構成される。さらにＤＣモータの速度制御装
置は、制御回路７からの出力信号に基づいて、昇圧チョ
ッパ回路３を駆動するチョッパドライブ回路８と、イン
バータ回路４を駆動するインバータドライブ回路９とを
備える。回転子位置検出回路６は、ＤＣモータ５の誘起
電圧を検出し、それらを波形整形して回転子位置に対応
した位置検出信号６１を生成する。
Ｃモータの速度制御装置の構成図である。ＤＣモータの
速度制御装置は、交流電源１と、交流電源１からの交流
を整流する整流回路２と、整流されて得られた直流電圧
を昇圧する昇圧チョッパ回路３と、昇圧された直流電圧
を所望の交流電圧に変換するインバータ回路４と、ＤＣ
モータ５の回転子の位置を検出する回転子位置検出回路
６と、これらの回路の動作を制御する制御回路７とを備
える。昇圧チョッパ回路３は、リアクタ３aと、スイッ
チング素子であるトランジスタ３bと、ダイオード３c
と、コンデンサ３dとから構成される。インバータ回路
４は、図１のように接続された６個のスイッチング素子
であるトランジスタ４a〜４fと、６個のダイオード４１
〜４６とで構成される。さらにＤＣモータの速度制御装
置は、制御回路７からの出力信号に基づいて、昇圧チョ
ッパ回路３を駆動するチョッパドライブ回路８と、イン
バータ回路４を駆動するインバータドライブ回路９とを
備える。回転子位置検出回路６は、ＤＣモータ５の誘起
電圧を検出し、それらを波形整形して回転子位置に対応
した位置検出信号６１を生成する。
【００１１】制御回路７は、回転子位置検出回路６から
の位置検出信号６１よりＤＣモータ５を適正に回転させ
るためのトランジスタ４a〜４fの駆動信号を生成するイ
ンバータ駆動信号生成部７aと、回転子位置検出回路６
からの位置検出信号６１よりＤＣモータ５の速度を検出
する速度検出部７bと、ＤＣモータ５の速度指令を生成
する速度指令部７cと、速度検出部７bおよび速度指令部
７cの出力から昇圧チョッパ回路のデューティ比ＡＤ及
びインバータ回路のデューティ比ＷＤを演算するデュー
ティ演算部７dとを有する。
の位置検出信号６１よりＤＣモータ５を適正に回転させ
るためのトランジスタ４a〜４fの駆動信号を生成するイ
ンバータ駆動信号生成部７aと、回転子位置検出回路６
からの位置検出信号６１よりＤＣモータ５の速度を検出
する速度検出部７bと、ＤＣモータ５の速度指令を生成
する速度指令部７cと、速度検出部７bおよび速度指令部
７cの出力から昇圧チョッパ回路のデューティ比ＡＤ及
びインバータ回路のデューティ比ＷＤを演算するデュー
ティ演算部７dとを有する。
【００１２】チョッパドライブ回路８は、デューティ演
算部７dからの出力信号７１によりデューティ比ＡＤで
昇圧チョッパ回路３のトランジスタ３bを駆動するため
の駆動信号８１を与える。インバータドライブ回路９
は、インバータ駆動信号生成部７aからの出力７３に対
してデューティ演算部７dからの出力信号７２によりデ
ューティ比ＷＤでパルス幅変調をかけた制御信号９１を
生成し、インバータ回路４のトランジスタ４a〜４fを駆
動する。
算部７dからの出力信号７１によりデューティ比ＡＤで
昇圧チョッパ回路３のトランジスタ３bを駆動するため
の駆動信号８１を与える。インバータドライブ回路９
は、インバータ駆動信号生成部７aからの出力７３に対
してデューティ演算部７dからの出力信号７２によりデ
ューティ比ＷＤでパルス幅変調をかけた制御信号９１を
生成し、インバータ回路４のトランジスタ４a〜４fを駆
動する。
【００１３】以上のように構成されたＤＣモータの速度
制御装置の動作を説明する。本実施形態のＤＣモータの
速度制御装置は、ＤＣモータ５を駆動する動作モードと
して、第１から第３の速度制御モードを有する。第１の
速度制御モードでは、昇圧チョッパ回路３からの出力電
圧を一定とし、インバータ回路４においてトランジスタ
４ａ〜４ｆのスイッチング動作をＰＷＭ制御することに
よりモータ５へ入力する平均電圧を変化させることによ
りモータ５の速度を制御する。第２の速度制御モードで
は、昇圧チョッパ回路３のトランジスタ３ｂの動作を制
御して、インバータ回路４へ入力する直流電圧の大きさ
を変化させ、ＤＣモータ５への入力電圧を変化させるこ
とによりモータ５の速度を制御する。このとき、インバ
ータ回路４は一定のデューティ比でＰＷＭ制御される。
第３の速度制御モードでは、昇圧チョッパ回路３でイン
バータ回路４へ入力する直流電圧値を変化させると同時
に、インバータ回路４においてＤＣモータ５への入力電
圧を変化させることによりモータ５の速度を制御する。
すなわち、第１の速度制御モードでは、インバータ回路
４のスイッチング素子４ａ〜４ｆの駆動信号に対するデ
ューティ比ＷＤを変化させ、第２の速度制御モードでは
昇圧チョッパ回路３のスイッチング素子３ｂの駆動信号
に対するデューティ比ＡＤを変化させ、第３の速度制御
モードではデューティ比ＷＤ、ＡＤの双方を変化させ
る。
制御装置の動作を説明する。本実施形態のＤＣモータの
速度制御装置は、ＤＣモータ５を駆動する動作モードと
して、第１から第３の速度制御モードを有する。第１の
速度制御モードでは、昇圧チョッパ回路３からの出力電
圧を一定とし、インバータ回路４においてトランジスタ
４ａ〜４ｆのスイッチング動作をＰＷＭ制御することに
よりモータ５へ入力する平均電圧を変化させることによ
りモータ５の速度を制御する。第２の速度制御モードで
は、昇圧チョッパ回路３のトランジスタ３ｂの動作を制
御して、インバータ回路４へ入力する直流電圧の大きさ
を変化させ、ＤＣモータ５への入力電圧を変化させるこ
とによりモータ５の速度を制御する。このとき、インバ
ータ回路４は一定のデューティ比でＰＷＭ制御される。
第３の速度制御モードでは、昇圧チョッパ回路３でイン
バータ回路４へ入力する直流電圧値を変化させると同時
に、インバータ回路４においてＤＣモータ５への入力電
圧を変化させることによりモータ５の速度を制御する。
すなわち、第１の速度制御モードでは、インバータ回路
４のスイッチング素子４ａ〜４ｆの駆動信号に対するデ
ューティ比ＷＤを変化させ、第２の速度制御モードでは
昇圧チョッパ回路３のスイッチング素子３ｂの駆動信号
に対するデューティ比ＡＤを変化させ、第３の速度制御
モードではデューティ比ＷＤ、ＡＤの双方を変化させ
る。
【００１４】図２はＤＣモータの速度制御装置の速度指
令とインバータ回路４のデューティ比ＷＤとの関係、及
び速度指令と昇圧チョッパ回路３のデューティ比ＡＤと
の関係を示した図である。以下、図２を用いてＤＣモー
タの速度制御装置の動作を説明する。
令とインバータ回路４のデューティ比ＷＤとの関係、及
び速度指令と昇圧チョッパ回路３のデューティ比ＡＤと
の関係を示した図である。以下、図２を用いてＤＣモー
タの速度制御装置の動作を説明する。
【００１５】最初に、ＤＣモータの起動時すなわち加速
時の動作について説明する。図２に示すように、第１の
速度制御モードにおいて昇圧チョッパ回路３のデューテ
ィ比ＡＤは最初、所定値（最小値）ａ１に設定され、一
方、インバータ回路４のデューティ比ＷＤは所定の変化
率で増加され、ＤＣモータ５が起動（加速）される。こ
のとき、ＤＣモータ５の回転速度は制御回路７の速度検
出部７bにより常時検出され、デューティ演算部７ｄに
おいて速度指令部７cからの速度指令値と比較されてそ
の差分が０となるようにデューティ比ＷＤが増減され
る。デューティ比ＷＤが所定値ｗ１に達した時点でＤＣ
モータ５の速度がまだ速度指令値に到達していない時
は、第３の速度制御モードに移行する。第３の速度制御
モードでは、図２に示すように、インバータ回路４のデ
ューティ比ＷＤを増加させるとともに、昇圧チョッパ回
路３のデューティ比ＡＤも同時に所定の変化率で増加さ
せる。ここでも速度検出値と速度指令値との差分が０に
なるようにデューティ比ＡＤ、ＷＤが増減される。デュ
ーティ比ＷＤが所定値ｗ２(＞ｗ１)に達しても、ＤＣモ
ータ５の速度がまだ速度指令値に到達していないとき
は、第２の速度制御モードに移行する。第２の速度制御
モードでは、デューティ比ＷＤを所定値ｗ２に保持し、
デューティ比ＡＤを増加させる。ここでは速度検出値と
速度指令値との差分が０になるようにデューティ比ＡＤ
が制御される。
時の動作について説明する。図２に示すように、第１の
速度制御モードにおいて昇圧チョッパ回路３のデューテ
ィ比ＡＤは最初、所定値（最小値）ａ１に設定され、一
方、インバータ回路４のデューティ比ＷＤは所定の変化
率で増加され、ＤＣモータ５が起動（加速）される。こ
のとき、ＤＣモータ５の回転速度は制御回路７の速度検
出部７bにより常時検出され、デューティ演算部７ｄに
おいて速度指令部７cからの速度指令値と比較されてそ
の差分が０となるようにデューティ比ＷＤが増減され
る。デューティ比ＷＤが所定値ｗ１に達した時点でＤＣ
モータ５の速度がまだ速度指令値に到達していない時
は、第３の速度制御モードに移行する。第３の速度制御
モードでは、図２に示すように、インバータ回路４のデ
ューティ比ＷＤを増加させるとともに、昇圧チョッパ回
路３のデューティ比ＡＤも同時に所定の変化率で増加さ
せる。ここでも速度検出値と速度指令値との差分が０に
なるようにデューティ比ＡＤ、ＷＤが増減される。デュ
ーティ比ＷＤが所定値ｗ２(＞ｗ１)に達しても、ＤＣモ
ータ５の速度がまだ速度指令値に到達していないとき
は、第２の速度制御モードに移行する。第２の速度制御
モードでは、デューティ比ＷＤを所定値ｗ２に保持し、
デューティ比ＡＤを増加させる。ここでは速度検出値と
速度指令値との差分が０になるようにデューティ比ＡＤ
が制御される。
【００１６】次に、ＤＣモータの減速時の動作について
説明する。第２の速度制御モードにおいて、減速時にデ
ューティ比ＡＤが所定値ａ２(＞ａ１)に達してもＤＣモ
ータ５の速度がまだ速度指令値に到達していないとき
は、第３の速度制御モードに移行する。第３の速度制御
モードでは、デューティ比ＡＤ、ＷＤを所定の変化率で
同時に減少させる。ここでも速度検出値と速度指令値と
の差分が０になるようにデューティ比ＡＤ、ＷＤの大き
さが制御される。デューティ比ＡＤが最小値ａ１に達し
てもＤＣモータ５の速度がまだ速度指令値に到達してい
ないときは、第１の速度制御モードに移行する。第１の
速度制御モードでは、デューティ比ＡＤは所定値（最小
値）ａ１に保持され、デューティ比ＷＤが速度検出値と
速度指令値との差分が０になるように制御される。
説明する。第２の速度制御モードにおいて、減速時にデ
ューティ比ＡＤが所定値ａ２(＞ａ１)に達してもＤＣモ
ータ５の速度がまだ速度指令値に到達していないとき
は、第３の速度制御モードに移行する。第３の速度制御
モードでは、デューティ比ＡＤ、ＷＤを所定の変化率で
同時に減少させる。ここでも速度検出値と速度指令値と
の差分が０になるようにデューティ比ＡＤ、ＷＤの大き
さが制御される。デューティ比ＡＤが最小値ａ１に達し
てもＤＣモータ５の速度がまだ速度指令値に到達してい
ないときは、第１の速度制御モードに移行する。第１の
速度制御モードでは、デューティ比ＡＤは所定値（最小
値）ａ１に保持され、デューティ比ＷＤが速度検出値と
速度指令値との差分が０になるように制御される。
【００１７】以上のように、本実施形態のＤＣモータの
速度制御装置は、インバータ回路４によりＤＣモータ５
に対する出力電圧を制御する第１の速度制御モードと、
昇圧チョッパ回路３によりＤＣモータ５に対する出力電
圧を制御する第２の速度制御モードとの間に第３の速度
制御モードを設け、この第３の速度制御モードでは、イ
ンバータ回路４に対するデューティ比ＷＤと、昇圧チョ
ッパ回路３に対するデューティ比ＡＤとの双方を同時に
変化させるようにした。これにより、ＤＣモータ速度可
変全領域において応答性のよい速度制御を実現する。
速度制御装置は、インバータ回路４によりＤＣモータ５
に対する出力電圧を制御する第１の速度制御モードと、
昇圧チョッパ回路３によりＤＣモータ５に対する出力電
圧を制御する第２の速度制御モードとの間に第３の速度
制御モードを設け、この第３の速度制御モードでは、イ
ンバータ回路４に対するデューティ比ＷＤと、昇圧チョ
ッパ回路３に対するデューティ比ＡＤとの双方を同時に
変化させるようにした。これにより、ＤＣモータ速度可
変全領域において応答性のよい速度制御を実現する。
【００１８】(実施の形態２）本実施形態のＤＣモータ
の速度制御装置は、ＤＣモータ５の速度変化率を全ての
速度制御モードにおいて一定とするものである。本実施
形態のＤＣモータの速度制御装置の構成は図１に示す実
施の形態１のものと同様である。前述したように、第３
の速度制御モードにおいては、昇圧チョッパ回路３のデ
ューティ比ＡＤとインバータ回路４のデューティ比ＷＤ
とが同時に増減されていた。ＤＣモータの速度変化率は
デューティ比の変化率に比例する。そのため、第１の速
度制御モードでの速度変化率をａ、第２の速度制御モー
ドでの速度変化率をｂとすると、第３の速度制御モード
での速度変化率はａ＋ｂになる。つまり、図３に示すよ
うに第３の速度制御モードにおける速度変化率は他の速
度制御モードにおける速度変化率より大きくなる。この
ように速度制御モードに応じて速度変化率が異なると、
それを考慮した種々の制御が必要となり、制御が煩雑と
なる。そこで、速度変化率を一定とすることが要求され
る。
の速度制御装置は、ＤＣモータ５の速度変化率を全ての
速度制御モードにおいて一定とするものである。本実施
形態のＤＣモータの速度制御装置の構成は図１に示す実
施の形態１のものと同様である。前述したように、第３
の速度制御モードにおいては、昇圧チョッパ回路３のデ
ューティ比ＡＤとインバータ回路４のデューティ比ＷＤ
とが同時に増減されていた。ＤＣモータの速度変化率は
デューティ比の変化率に比例する。そのため、第１の速
度制御モードでの速度変化率をａ、第２の速度制御モー
ドでの速度変化率をｂとすると、第３の速度制御モード
での速度変化率はａ＋ｂになる。つまり、図３に示すよ
うに第３の速度制御モードにおける速度変化率は他の速
度制御モードにおける速度変化率より大きくなる。この
ように速度制御モードに応じて速度変化率が異なると、
それを考慮した種々の制御が必要となり、制御が煩雑と
なる。そこで、速度変化率を一定とすることが要求され
る。
【００１９】本実施形態では、この点を改善するため、
第１の速度制御モードでのインバータ回路４のデューテ
ィ比ＷＤの変化率ＷＳと、第２の速度制御モードでの昇
圧チョッパ回路３のデューティ比ＡＤの変化率ＡＳとを
等しくする。さらに、第３の速度制御モードでの昇圧チ
ョッパ回路３のデューティ比の変化率ＡＳ’と、インバ
ータ回路４のデューティ比ＷＤの変化率ＷＳ’とを係数
Ｐ、Ｑを用いて以下のように設定する。 ＷＳ’＝Ｐ・ＷＳ …（１） ＡＳ’＝Ｑ・ＡＳ＝Ｑ・ＷＳ …（２） ここで、Ｐ＋Ｑ＝１である。
第１の速度制御モードでのインバータ回路４のデューテ
ィ比ＷＤの変化率ＷＳと、第２の速度制御モードでの昇
圧チョッパ回路３のデューティ比ＡＤの変化率ＡＳとを
等しくする。さらに、第３の速度制御モードでの昇圧チ
ョッパ回路３のデューティ比の変化率ＡＳ’と、インバ
ータ回路４のデューティ比ＷＤの変化率ＷＳ’とを係数
Ｐ、Ｑを用いて以下のように設定する。 ＷＳ’＝Ｐ・ＷＳ …（１） ＡＳ’＝Ｑ・ＡＳ＝Ｑ・ＷＳ …（２） ここで、Ｐ＋Ｑ＝１である。
【００２０】このように第３の速度制御モードにおける
デューティ比の変化率を設定することにより、第３の速
度制御モードにおけるＤＣモータ５の速度変化率が、他
のモードにおけるＤＣモータ５の速度変化率と等しくな
り、全てのモードを通じてＤＣモータ５の速度変化率を
一定とすることができる。
デューティ比の変化率を設定することにより、第３の速
度制御モードにおけるＤＣモータ５の速度変化率が、他
のモードにおけるＤＣモータ５の速度変化率と等しくな
り、全てのモードを通じてＤＣモータ５の速度変化率を
一定とすることができる。
【００２１】(実施の形態３）本実施形態のＤＣモータ
の速度制御装置は、第３の速度制御モードにおけるＤＣ
モータ５の速度制御分解能を改善するものである。本実
施形態のＤＣモータの速度制御装置の構成は、実施の形
態１と同様である。前述のように、第３の速度制御モー
ドにおいては昇圧チョッパ回路３のデューティ比ＡＤと
インバータ回路４のデューティ比ＷＤとを同時に増減す
る。このため、デューティ比ＡＤとデューティ比ＷＤを
変化させるときの最小の変化量（変化単位量）が同じで
あれば、第３の速度制御モードでの速度制御分解能は他
のモードでの分解能より低下する。すなわち、第３の速
度制御モードでは他のモードと比較して速度制御の精度
が低くなる。この点を改善するために、本実施形態で
は、第３の速度制御モードにおいて、インバータ回路４
のデューティ比ＷＤの分解能を、昇圧チョッパ回路３の
デューティ比ＡＤよりも大きく設定する。例えば、昇圧
チョッパ回路３のデューティ比ＡＤの分解能を２５６段
階、インバータ回路４のデューティ比ＷＤの分解能を５
１２段階とする。
の速度制御装置は、第３の速度制御モードにおけるＤＣ
モータ５の速度制御分解能を改善するものである。本実
施形態のＤＣモータの速度制御装置の構成は、実施の形
態１と同様である。前述のように、第３の速度制御モー
ドにおいては昇圧チョッパ回路３のデューティ比ＡＤと
インバータ回路４のデューティ比ＷＤとを同時に増減す
る。このため、デューティ比ＡＤとデューティ比ＷＤを
変化させるときの最小の変化量（変化単位量）が同じで
あれば、第３の速度制御モードでの速度制御分解能は他
のモードでの分解能より低下する。すなわち、第３の速
度制御モードでは他のモードと比較して速度制御の精度
が低くなる。この点を改善するために、本実施形態で
は、第３の速度制御モードにおいて、インバータ回路４
のデューティ比ＷＤの分解能を、昇圧チョッパ回路３の
デューティ比ＡＤよりも大きく設定する。例えば、昇圧
チョッパ回路３のデューティ比ＡＤの分解能を２５６段
階、インバータ回路４のデューティ比ＷＤの分解能を５
１２段階とする。
【００２２】このようにデューティ比の分解能を設定す
ることにより第３の速度制御モードにおいては、図４に
示す通り昇圧チョッパ回路３のデューティ比ＡＤを１段
階変化させる間に、インバータ回路４のデューティ比Ｗ
Ｄは２段階選択可能となる。すなわち、これら２つのデ
ューティ比ＡＤ、ＷＤの組み合わせによりＤＣモータの
速度制御を行うことにより、第３の速度制御モードにお
ける速度制御分解能を大きくできる。ここで、インバー
タ回路４のデューティ比ＷＤの分解能を、昇圧チョッパ
回路３のデューティ比ＡＤよりも大きく設定するのは、
昇圧チョッパ回路３の出力電圧応答性とインバータ回路
４のパルス幅変調による出力電圧応答性を比較すると、
インバータ回路４の応答性のほうが昇圧チョッパ回路３
よりも良いためである。これにより、第３の速度制御モ
ードにおいて高速応答を実現でき、かつ速度制御分解能
を高くできる。
ることにより第３の速度制御モードにおいては、図４に
示す通り昇圧チョッパ回路３のデューティ比ＡＤを１段
階変化させる間に、インバータ回路４のデューティ比Ｗ
Ｄは２段階選択可能となる。すなわち、これら２つのデ
ューティ比ＡＤ、ＷＤの組み合わせによりＤＣモータの
速度制御を行うことにより、第３の速度制御モードにお
ける速度制御分解能を大きくできる。ここで、インバー
タ回路４のデューティ比ＷＤの分解能を、昇圧チョッパ
回路３のデューティ比ＡＤよりも大きく設定するのは、
昇圧チョッパ回路３の出力電圧応答性とインバータ回路
４のパルス幅変調による出力電圧応答性を比較すると、
インバータ回路４の応答性のほうが昇圧チョッパ回路３
よりも良いためである。これにより、第３の速度制御モ
ードにおいて高速応答を実現でき、かつ速度制御分解能
を高くできる。
【００２３】
【発明の効果】本発明のＤＣモータの駆動制御装置によ
れば、昇圧チョッパ回路のスイッチング素子のデューテ
ィ比を所定値に保持し、インバータ回路のデューティ比
を変化させて前記ＤＣモータの速度制御を行う第１の速
度制御モードと、インバータ回路のデューティ比を所定
値に保持し前記昇圧チョッパ回路のデューティ比を変化
させてＤＣモータの速度制御を行う第２の速度制御モー
ドと、昇圧チョッパ回路のデューティ比と前記インバー
タ回路のデューティ比を同時に変化させて前記ＤＣモー
タの速度制御を行う第３の速度制御モードを設けたこと
により、インバータ回路による速度制御領域と昇圧チョ
ッパ回路による速度制御領域間の移行時も高効率で応答
性のよい速度制御を実現でき、ＤＣモータ可変速全領域
において高効率で応答性のよい速度制御を実現できる。
れば、昇圧チョッパ回路のスイッチング素子のデューテ
ィ比を所定値に保持し、インバータ回路のデューティ比
を変化させて前記ＤＣモータの速度制御を行う第１の速
度制御モードと、インバータ回路のデューティ比を所定
値に保持し前記昇圧チョッパ回路のデューティ比を変化
させてＤＣモータの速度制御を行う第２の速度制御モー
ドと、昇圧チョッパ回路のデューティ比と前記インバー
タ回路のデューティ比を同時に変化させて前記ＤＣモー
タの速度制御を行う第３の速度制御モードを設けたこと
により、インバータ回路による速度制御領域と昇圧チョ
ッパ回路による速度制御領域間の移行時も高効率で応答
性のよい速度制御を実現でき、ＤＣモータ可変速全領域
において高効率で応答性のよい速度制御を実現できる。
【００２４】また、本発明のＤＣモータの駆動制御装置
によれば、第３の速度制御モードにおいて、昇圧チョッ
パ回路とインバータ回路に対するデューティ比の変化率
を、他のモードでの各デューティ比の変化率に基づき所
定の割合で小さく設定してもよく、これにより、ＤＣモ
ータ可変速全領域において速度変更スピードを一定にす
ることができる。
によれば、第３の速度制御モードにおいて、昇圧チョッ
パ回路とインバータ回路に対するデューティ比の変化率
を、他のモードでの各デューティ比の変化率に基づき所
定の割合で小さく設定してもよく、これにより、ＤＣモ
ータ可変速全領域において速度変更スピードを一定にす
ることができる。
【００２５】また、本発明のＤＣモータの駆動制御装置
によれば、第３の速度制御モードにおいてインバータ回
路のデューティの分解能を昇圧チョッパ回路のデューテ
ィの分解能より大きくしてもよく、これにより、第３の
速度制御モードにおける速度制御分解能の低下を防止で
きる。
によれば、第３の速度制御モードにおいてインバータ回
路のデューティの分解能を昇圧チョッパ回路のデューテ
ィの分解能より大きくしてもよく、これにより、第３の
速度制御モードにおける速度制御分解能の低下を防止で
きる。
【図１】 本発明に係る速度制御装置の構成図。
【図２】 本発明に係る速度制御装置において、各速度
制御モードにおけるインバータ回路のデューティ比ＷＤ
の制御を説明した図（上図）、及び各速度制御モードに
おける昇圧チョッパ回路のデューティ比ＡＤの制御を説
明した図（下図）。
制御モードにおけるインバータ回路のデューティ比ＷＤ
の制御を説明した図（上図）、及び各速度制御モードに
おける昇圧チョッパ回路のデューティ比ＡＤの制御を説
明した図（下図）。
【図３】 実施の形態２において、各速度制御モードに
おけるモータの速度変化を説明した図。
おけるモータの速度変化を説明した図。
【図４】 実施の形態３において、デューティ比の分解
能を説明した図。
能を説明した図。
【図５】 従来の速度制御装置において、各速度制御モ
ードにおけるインバータ回路のデューティ比ＷＤの制御
を説明した図（上図）、及び各速度制御モードにおける
昇圧チョッパ回路のデューティ比ＡＤの制御を説明した
図（下図）。
ードにおけるインバータ回路のデューティ比ＷＤの制御
を説明した図（上図）、及び各速度制御モードにおける
昇圧チョッパ回路のデューティ比ＡＤの制御を説明した
図（下図）。
【図６】 インバータ回路のデューティ比ＷＤとモータ
印加電圧との関係を示す図。
印加電圧との関係を示す図。
１ 交流電源
２ 整流回路
３ 昇圧チョッパ回路
３ｂ スイッチング素子
４ インバータ回路
５ ＤＣモータ
７ 制御回路。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭63−224698（ＪＰ，Ａ)
特開 平２−151270（ＪＰ，Ａ)
特開 平７−264889（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02P 6/08
Claims (3)
- 【請求項１】 スイッチング素子の断続動作により交流
電源による入力電圧から可変直流電圧を生成する昇圧チ
ョッパ回路と、該昇圧チョッパ回路からの出力をパルス
幅変調することにより所望の電力に変換してＤＣモータ
を駆動するインバータ回路とを備え、 前記昇圧チョッパ回路のスイッチング素子のデューティ
比を所定値に保持し、前記インバータ回路のパルス幅変
調のデューティ比を変化させることにより前記ＤＣモー
タの速度制御を行う第１の速度制御モードと、 前記インバータ回路のデューティ比を所定値に保持し、
前記昇圧チョッパ回路のデューティ比を変化させること
により前記ＤＣモータの速度制御を行う第２の速度制御
モードと、 前記昇圧チョッパ回路のデューティ比と前記インバータ
回路のデューティ比とを、同時に変化させて前記ＤＣモ
ータの速度制御を行う第３の速度制御モードとを有し、 前記第１の速度制御モードにおいてＤＣモータ加速時
に、前記インバータ回路のデューティ比が第１の所定値
に達し、さらに加速が必要な場合は、前記第３の速度制
御モードに移行し、 第３の速度制御モードにおいてＤＣモータ加速時に、前
記インバータ回路のデューティ比が第１の所定値よりも
大きい第２の所定値に達し、さらに加速が必要な場合
は、前記第２の速度制御モードに移行し、 第２の速度制御モードにおいてＤＣモータ減速時に、前
記昇圧チョッパ回路のデューティ比が第３の所定値に達
し、さらに減速が必要な場合は、前記第３の速度制御モ
ードに移行し、 第３の速度制御モードにおいてＤＣモータ減速時に、前
記昇圧チョッパ回路のデューティ比が第３の所定値より
も小さい第４の所定値に達し、さらに減速が必要な場合
は、前記第１の速度制御モードに移行することを特徴と
するＤＣモータの速度制御装置。 - 【請求項２】 前記第１の速度制御モードにおけるイン
バータ回路のデューティ比の変化率と、前記第２の速度
制御モードにおける昇圧チョッパ回路のデューティ比の
変化率とを等しくし、かつ、和が１となる係数Ｐ、Ｑを
用いて、前記第２の速度制御モードにおける昇圧チョッ
パ回路のデューティ比の変化率をＰ倍したものを第３の
速度制御モードにおける昇圧チョッパ回路の変化率と
し、前記第１の速度制御モードにおけるインバータ回路
のデューティ比の変化率をＱ倍したものを第３の速度制
御モードにおけるインバータ回路のデューティ比の変化
率とすることを特徴とする請求項１記載のＤＣモータの
速度制御装置。 - 【請求項３】 前記第３の速度制御モードにおいて前記
インバータ回路のデューティ比の分解能を、前記昇圧チ
ョッパ回路のデューティ比の分解能より大きくしたこと
を特徴とする請求項１記載のＤＣモータの速度制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14560498A JP3538541B2 (ja) | 1998-05-27 | 1998-05-27 | Ｄｃモータの速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14560498A JP3538541B2 (ja) | 1998-05-27 | 1998-05-27 | Ｄｃモータの速度制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11341860A JPH11341860A (ja) | 1999-12-10 |
| JP3538541B2 true JP3538541B2 (ja) | 2004-06-14 |
Family
ID=15388897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14560498A Expired - Fee Related JP3538541B2 (ja) | 1998-05-27 | 1998-05-27 | Ｄｃモータの速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3538541B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702913B1 (ko) * | 2003-03-17 | 2007-04-03 | 마쯔시다덴기산교 가부시키가이샤 | 브러시리스 ｄｃ 모터의 구동 방법 및 그 장치 |
| JP4341266B2 (ja) * | 2003-03-17 | 2009-10-07 | パナソニック株式会社 | ブラシレスｄｃモータの駆動方法及びその装置 |
-
1998
- 1998-05-27 JP JP14560498A patent/JP3538541B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11341860A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7262978B2 (en) | Voltage conversion apparatus, voltage conversion method, and computer-readable recording medium with program recorded thereon to allow computer to execute voltage conversion control | |
| JP4640200B2 (ja) | 電圧変換装置および電圧変換器の制御方法 | |
| JP4052195B2 (ja) | 電圧変換装置および電圧変換の制御をコンピュータに実行させるためのプログラムを記録したコンピュータ読取り可能な記録媒体 | |
| JPH08322106A (ja) | モータの制御方法 | |
| JP3293435B2 (ja) | モータ駆動装置 | |
| JPH0956187A (ja) | 遠心機用モータの制御装置 | |
| JPH1169882A (ja) | 空気調和機のモータ駆動装置 | |
| JP2656483B2 (ja) | 電動機の速度制御装置 | |
| JP3538541B2 (ja) | Ｄｃモータの速度制御装置 | |
| JPH03284168A (ja) | 電源装置 | |
| JP2728998B2 (ja) | 電気車制御装置及びその制御方法 | |
| JPH11332286A (ja) | 空気調和機の制御装置 | |
| JP4143912B2 (ja) | 電動機の制御装置 | |
| JP3114866B2 (ja) | 電動機の速度制御装置 | |
| JP3107293B2 (ja) | 電動機の速度制御装置 | |
| TWI783569B (zh) | 電力轉換裝置及金屬加工裝置 | |
| JP3395427B2 (ja) | セルビウス制御装置 | |
| JPH10295095A (ja) | モータ制御装置 | |
| JP3246840B2 (ja) | インバータ装置 | |
| JP3095083B2 (ja) | インバータ装置 | |
| JP2559197B2 (ja) | 交流電動機の制御装置 | |
| JPH1023792A (ja) | モータ制御装置及びそれを用いた空調機 | |
| JP3279644B2 (ja) | 直流電動機の運転制御装置 | |
| JP2000060175A (ja) | 電動機の速度制御装置 | |
| JPS6364597A (ja) | インバ−タ空気調和機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |