JP3538071B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP3538071B2 JP3538071B2 JP20847599A JP20847599A JP3538071B2 JP 3538071 B2 JP3538071 B2 JP 3538071B2 JP 20847599 A JP20847599 A JP 20847599A JP 20847599 A JP20847599 A JP 20847599A JP 3538071 B2 JP3538071 B2 JP 3538071B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage circuit
- voltage
- constant
- constant voltage
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は初段定電圧回路と初
段定圧回路の出力電圧を入力とする後段定電圧回路から
なる定電圧回路に関する。
段定圧回路の出力電圧を入力とする後段定電圧回路から
なる定電圧回路に関する。
【０００２】
【従来の技術】従来のこの種の定電圧回路１５は図３に
示すように、定電圧回路の入力直流電圧を入力として一
定の定電圧化して出力する初段定電圧回路１１と、初段
定電圧回路１１からの出力電圧を入力して必要とする定
電圧に定電圧化して出力する後段定電圧回路１２とから
構成されている。
示すように、定電圧回路の入力直流電圧を入力として一
定の定電圧化して出力する初段定電圧回路１１と、初段
定電圧回路１１からの出力電圧を入力して必要とする定
電圧に定電圧化して出力する後段定電圧回路１２とから
構成されている。
【０００３】このように従来の定電圧回路１５では、初
段定電圧回路１１によって定電圧回路の入力直流電圧を
一度低電圧Ｂに落とし、後段定電圧回路１２にて定電圧
回路１５が必要とする電圧に定電圧化している。
段定電圧回路１１によって定電圧回路の入力直流電圧を
一度低電圧Ｂに落とし、後段定電圧回路１２にて定電圧
回路１５が必要とする電圧に定電圧化している。
【０００４】
【発明が解決しようとする課題】しかし、上記した従来
の定電圧回路１５では、例えば、初段定電圧回路１１の
出力電圧Ｂを１０Ｖ、後段定電圧回路１２の出力電圧、
すなわち定電圧回路１５の出力電圧を５Ｖ、負荷電流を
１Ａとしたとき、定電圧回路１５の入力直流電圧が１６
Ｖの場合には、初段定電圧回路１１の電力損失は６Ｗ
（（１６Ｖ−１０Ｖ）×１Ａ）であり、後段定電圧回路
１２の電力損失は５Ｗ（（１０Ｖ−５Ｖ）×１Ａ）であ
る。ここで、定電圧回路１５の入力直流電圧が１１Ｖに
変化した場合には、初段定電圧回路１１の電力損失は１
Ｗ（（１１Ｖ−１０Ｖ）×１Ａ）であり、後段定電圧回
路１２の電力損失は５Ｗ（（１０Ｖ−５Ｖ）×１Ａ）で
ある。
の定電圧回路１５では、例えば、初段定電圧回路１１の
出力電圧Ｂを１０Ｖ、後段定電圧回路１２の出力電圧、
すなわち定電圧回路１５の出力電圧を５Ｖ、負荷電流を
１Ａとしたとき、定電圧回路１５の入力直流電圧が１６
Ｖの場合には、初段定電圧回路１１の電力損失は６Ｗ
（（１６Ｖ−１０Ｖ）×１Ａ）であり、後段定電圧回路
１２の電力損失は５Ｗ（（１０Ｖ−５Ｖ）×１Ａ）であ
る。ここで、定電圧回路１５の入力直流電圧が１１Ｖに
変化した場合には、初段定電圧回路１１の電力損失は１
Ｗ（（１１Ｖ−１０Ｖ）×１Ａ）であり、後段定電圧回
路１２の電力損失は５Ｗ（（１０Ｖ−５Ｖ）×１Ａ）で
ある。
【０００５】このように、定電圧回路の入力直流電圧が
変動するに伴い初段定電圧回路の電力損失が変動し、発
熱が初段定電圧回路、または後段定電圧回路に集中する
という問題点がある。この結果、定電圧回路の入力直流
電圧の変動に基づき、初段定電圧回路、または後段定電
圧回路に発熱が集中することになって、定電圧回路を構
成する半導体の信頼性が低下し、放熱設計も困難である
という問題点が生ずる。
変動するに伴い初段定電圧回路の電力損失が変動し、発
熱が初段定電圧回路、または後段定電圧回路に集中する
という問題点がある。この結果、定電圧回路の入力直流
電圧の変動に基づき、初段定電圧回路、または後段定電
圧回路に発熱が集中することになって、定電圧回路を構
成する半導体の信頼性が低下し、放熱設計も困難である
という問題点が生ずる。
【０００６】本発明は、入力直流電圧の変動にかかわら
ず、初段定電圧回路の電力損失と後段定電圧回路の電力
損失とに大きい違いを生じない定電圧回路を提供するこ
とを目的とする。
ず、初段定電圧回路の電力損失と後段定電圧回路の電力
損失とに大きい違いを生じない定電圧回路を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】本発明の定電圧回路は、
入力直流電圧が入力される初段定電圧回路と、該初段定
電圧回路の出力電圧が入力されて所定定電圧に制御する
後段定電圧回路と、前記入力直流電圧に基づく電圧が印
加されて前記初段定電圧回路の基準電位をツエナー降伏
領域を超えない範囲の電圧に制御するツエナーダイオー
ドとを備えたことを特徴とする。
入力直流電圧が入力される初段定電圧回路と、該初段定
電圧回路の出力電圧が入力されて所定定電圧に制御する
後段定電圧回路と、前記入力直流電圧に基づく電圧が印
加されて前記初段定電圧回路の基準電位をツエナー降伏
領域を超えない範囲の電圧に制御するツエナーダイオー
ドとを備えたことを特徴とする。
【０００８】本発明の定電圧回路によれば、入力直流電
圧が入力される初段定電圧回路の基準電位が、入力直流
電圧に基づく電圧が印加されたツエナーダイオードによ
ってツエナー降伏領域を超えない範囲の電圧に基づく電
圧に制御され、初段定電圧回路の出力電圧も初段定電圧
回路１の基準電位に基づいて変動し、初段定電圧回路１
の出力電圧が後段定電圧回路２によって定電圧に制御さ
れ、後段定電圧回路の電力損失と初段定電圧回路の電力
損失とに、入力直流電圧の変動に対して大きな違いが生
じなくなる。
圧が入力される初段定電圧回路の基準電位が、入力直流
電圧に基づく電圧が印加されたツエナーダイオードによ
ってツエナー降伏領域を超えない範囲の電圧に基づく電
圧に制御され、初段定電圧回路の出力電圧も初段定電圧
回路１の基準電位に基づいて変動し、初段定電圧回路１
の出力電圧が後段定電圧回路２によって定電圧に制御さ
れ、後段定電圧回路の電力損失と初段定電圧回路の電力
損失とに、入力直流電圧の変動に対して大きな違いが生
じなくなる。
【０００９】
【発明の実施の形態】以下、本発明にかかる定電圧回路
を実施の形態によって説明する。
を実施の形態によって説明する。
【００１０】図１は本発明の実施の一形態にかかる定電
圧回路の構成を示すブロック図である。
圧回路の構成を示すブロック図である。
【００１１】本発明の実施の一形態にかかる定電圧回路
５は、図１に示すように、定電圧回路の入力直流電圧を
入力して定電圧化して出力する初段定電圧回路１と、初
段定電圧回路１からの出力電圧を入力して定電圧化して
出力する後段定電圧回路２と、定電圧回路の入力直流電
圧を抵抗３を介して初段定電圧回路１のグランド電位を
ツエナー降伏領域を超えない範囲の電圧に制御するツエ
ナーダイオード４とを備えている。
５は、図１に示すように、定電圧回路の入力直流電圧を
入力して定電圧化して出力する初段定電圧回路１と、初
段定電圧回路１からの出力電圧を入力して定電圧化して
出力する後段定電圧回路２と、定電圧回路の入力直流電
圧を抵抗３を介して初段定電圧回路１のグランド電位を
ツエナー降伏領域を超えない範囲の電圧に制御するツエ
ナーダイオード４とを備えている。
【００１２】図２に示すツエナーダイオード４の電流−
電圧特性を示す。図２は第３象限の部分のみを示してい
る。ここで、抵抗３の抵抗値の設定によって、ツエナー
ダイオード４に流れる電流Ｉおよびツエナーダイオード
４の両端の電圧Ｖがツエナー降伏領域を超えない範囲内
になるように設定してある。ここで、本明細書において
図２においてａで示す領域、すなわちツエナーダイオー
ド４のツエナー特性曲線上において電圧０の軸とツエナ
ー電圧Ｖｚとの間の領域内をツエナー飽和領域と称して
いる。
電圧特性を示す。図２は第３象限の部分のみを示してい
る。ここで、抵抗３の抵抗値の設定によって、ツエナー
ダイオード４に流れる電流Ｉおよびツエナーダイオード
４の両端の電圧Ｖがツエナー降伏領域を超えない範囲内
になるように設定してある。ここで、本明細書において
図２においてａで示す領域、すなわちツエナーダイオー
ド４のツエナー特性曲線上において電圧０の軸とツエナ
ー電圧Ｖｚとの間の領域内をツエナー飽和領域と称して
いる。
【００１３】したがって、定電圧回路５の入力直流電圧
が変動したとき、初段定電圧回路１の出力電圧も入力直
流電圧および初段定電圧回路１のグランド電位に基づい
て変動、すなわちツエナーダイオード４の両端の電圧分
持ち上げられた基準電位に基づいて変動し、初段定電圧
回路１の出力電圧が後段定電圧回路２によって定電圧に
制御される。
が変動したとき、初段定電圧回路１の出力電圧も入力直
流電圧および初段定電圧回路１のグランド電位に基づい
て変動、すなわちツエナーダイオード４の両端の電圧分
持ち上げられた基準電位に基づいて変動し、初段定電圧
回路１の出力電圧が後段定電圧回路２によって定電圧に
制御される。
【００１４】上記のように構成した定電圧回路５におい
て、例えば、定電圧回路５の出力電圧を５Ｖ、負荷電流
を１Ａとし、ツエナーダイオード４に２個のツエナーダ
イオードを直列に接続して用いる。ここで、２個のツエ
ナーダイオードを直列に接続して用いたのは１個の場合
より効果があるためであり、例えば、抵抗３は１．２ｋ
Ωの抵抗とし、１つのツエナーダイオードは電流Ｉ＝５
ｍＡのときツエナーダイオードの両端の電圧Ｖが５．１
Ｖとなるようなものとする。
て、例えば、定電圧回路５の出力電圧を５Ｖ、負荷電流
を１Ａとし、ツエナーダイオード４に２個のツエナーダ
イオードを直列に接続して用いる。ここで、２個のツエ
ナーダイオードを直列に接続して用いたのは１個の場合
より効果があるためであり、例えば、抵抗３は１．２ｋ
Ωの抵抗とし、１つのツエナーダイオードは電流Ｉ＝５
ｍＡのときツエナーダイオードの両端の電圧Ｖが５．１
Ｖとなるようなものとする。
【００１５】このようにして、定電圧回路の入力直流電
圧が１６Ｖの場合には、図２のａの領域内であって、ツ
エナーダイオード４に流れる電流Ｉ＝５ｍＡ、ツエナー
ダイオード４の両端の電圧Ｖ＝５．１×２＝１０．２Ｖ
であり、初段定電圧回路１の出力電圧はは１０．２Ｖで
ある。ここで、初段定電圧回路１は出力段は一段のエミ
ッタフォロワ構成であってベース・エミッタ間の電圧降
下を無視している。したがって、初段定電圧回路１の電
力損失は５．８Ｗ（（１６Ｖ−１０．２Ｖ）×１Ａ）で
ある。後段定電圧回路２の電力損失は５．２Ｗ（（１
０．２Ｖ−５Ｖ）×１Ａ）である。このように、初段定
電圧回路１の電力損失と後段定電圧回路２の電力損失は
ほぼ等しい。
圧が１６Ｖの場合には、図２のａの領域内であって、ツ
エナーダイオード４に流れる電流Ｉ＝５ｍＡ、ツエナー
ダイオード４の両端の電圧Ｖ＝５．１×２＝１０．２Ｖ
であり、初段定電圧回路１の出力電圧はは１０．２Ｖで
ある。ここで、初段定電圧回路１は出力段は一段のエミ
ッタフォロワ構成であってベース・エミッタ間の電圧降
下を無視している。したがって、初段定電圧回路１の電
力損失は５．８Ｗ（（１６Ｖ−１０．２Ｖ）×１Ａ）で
ある。後段定電圧回路２の電力損失は５．２Ｗ（（１
０．２Ｖ−５Ｖ）×１Ａ）である。このように、初段定
電圧回路１の電力損失と後段定電圧回路２の電力損失は
ほぼ等しい。
【００１６】定電圧回路の入力直流電圧が１１Ｖに変化
した場合には、図２のａの領域内であって、ツエナーダ
イオード４に流れる電流Ｉ＝０．８ｍＡ、電圧Ｖ＝４Ｖ
×２＝８Ｖであり、初段定電圧回路１の電力損失は３Ｗ
（（１１Ｖ−８Ｖ）×１Ａ）であり、後段定電圧回路２
の電力損失は３Ｗ（（８Ｖ−５Ｖ）×１Ａ）であって、
共に等しい電力損失であり、定電圧回路の入力直流電圧
の変動にかかわらず初段定電圧回路１の電力損失と後段
定電圧回路２の電力損失は互いにほぼ等しい。
した場合には、図２のａの領域内であって、ツエナーダ
イオード４に流れる電流Ｉ＝０．８ｍＡ、電圧Ｖ＝４Ｖ
×２＝８Ｖであり、初段定電圧回路１の電力損失は３Ｗ
（（１１Ｖ−８Ｖ）×１Ａ）であり、後段定電圧回路２
の電力損失は３Ｗ（（８Ｖ−５Ｖ）×１Ａ）であって、
共に等しい電力損失であり、定電圧回路の入力直流電圧
の変動にかかわらず初段定電圧回路１の電力損失と後段
定電圧回路２の電力損失は互いにほぼ等しい。
【００１７】このように、本発明の実施の一形態にかか
る定電圧回路５では、定電圧回路５の入力直流電圧の変
動にかかわらず、初段定電圧回路１の電力損失と後段定
電圧回路２の電力損失とがほぼ等しくなる。
る定電圧回路５では、定電圧回路５の入力直流電圧の変
動にかかわらず、初段定電圧回路１の電力損失と後段定
電圧回路２の電力損失とがほぼ等しくなる。
【００１８】上記した本実施の一形態では、グランド電
位の変化を例としているが、これに限られるものでな
く、定電圧回路の出力電圧を決めるための基準電位であ
ればよい。
位の変化を例としているが、これに限られるものでな
く、定電圧回路の出力電圧を決めるための基準電位であ
ればよい。
【００１９】
【発明の効果】以上説明したように本発明にかかる定電
圧回路によれば、初段定電圧回路の電力損失と後段定電
圧回路の電力損失とは、定電圧回路の入力直流電圧の変
動に対して大きな違いを生じなくすることができる。し
たがって、初段定電圧回路および後段定電圧回路の放熱
設計も容易となる。
圧回路によれば、初段定電圧回路の電力損失と後段定電
圧回路の電力損失とは、定電圧回路の入力直流電圧の変
動に対して大きな違いを生じなくすることができる。し
たがって、初段定電圧回路および後段定電圧回路の放熱
設計も容易となる。
【図１】本発明の実施の一形態にかかる定電圧回路の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の実施の一形態にかかる定電圧回路にお
けるツエナーダイオードの模式特性図である。
けるツエナーダイオードの模式特性図である。
【図３】従来の定電圧回路の構成を示すブロック図であ
る。
る。
１および１１ 初段定電圧回路
２および１２ 後段定電圧回路
４ ツエナーダイオード
５および１５ 定電圧回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 3/18
Claims (2)
- 【請求項１】入力直流電圧が入力される初段定電圧回路
と、該初段定電圧回路の出力電圧が入力されて所定定電
圧に制御する後段定電圧回路と、前記入力直流電圧に基
づく電圧が印加されて前記初段定電圧回路の基準電位を
ツエナー降伏領域を超えない範囲の電圧に制御するツエ
ナーダイオードとを備えたことを特徴とする定電圧回
路。 - 【請求項２】請求項１記載の定電圧回路において、ツエ
ナーダイオードは直列接続された１以上のツエナーダイ
オードを備えたことを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20847599A JP3538071B2 (ja) | 1999-07-23 | 1999-07-23 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20847599A JP3538071B2 (ja) | 1999-07-23 | 1999-07-23 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001034352A JP2001034352A (ja) | 2001-02-09 |
| JP3538071B2 true JP3538071B2 (ja) | 2004-06-14 |
Family
ID=16556797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20847599A Expired - Fee Related JP3538071B2 (ja) | 1999-07-23 | 1999-07-23 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3538071B2 (ja) |
-
1999
- 1999-07-23 JP JP20847599A patent/JP3538071B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001034352A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2015158B1 (en) | Paralleling voltage regulators | |
| US6426886B1 (en) | Overcurrent protection for a linear post-regulator used in a voltage converter system | |
| KR100700406B1 (ko) | 전압 레귤레이터 | |
| TWI355785B (en) | Voltage regulator | |
| KR100310797B1 (ko) | 차동 증폭 회로 | |
| US6650097B2 (en) | Voltage regulator with reduced power loss | |
| EP0608974B1 (en) | Base current-control circuit of an output transistor | |
| JP2803444B2 (ja) | パワーデバイスの駆動保護回路 | |
| JP3414228B2 (ja) | 電源装置及びこれをユニットとする電源システム | |
| JP3538071B2 (ja) | 定電圧回路 | |
| JPH0844444A (ja) | レギュレータ装置 | |
| JP2004094788A (ja) | ボルテージ・レギュレータ | |
| JPH057615Y2 (ja) | ||
| US6433610B1 (en) | Current clamp circuit | |
| JP3555116B2 (ja) | 過電圧保護回路 | |
| JP2949542B2 (ja) | 過電流保護回路を有する電子負荷装置 | |
| JPS60207294A (ja) | 点灯装置 | |
| JP2617123B2 (ja) | 安定化直流電源回路 | |
| JP2905671B2 (ja) | 安定化電源回路 | |
| JP2000112542A (ja) | 定電圧回路 | |
| SU1081634A1 (ru) | Стабилизатор посто нного напр жени | |
| JPH0535447B2 (ja) | ||
| JPH059810B2 (ja) | ||
| SU1206762A2 (ru) | Стабилизатор напр жени посто нного тока | |
| WO1997014213A1 (en) | Limiter circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040318 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |