JP3414228B2 - 電源装置及びこれをユニットとする電源システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＣ-ＤＣコンバ
ータ、ＤＣ-ＤＣコンバータその他の安定した直流電力
を負荷に供給する電源装置及びこれをユニットとして並
列に接続してなる電源システムに関する。

【０００２】

【従来の技術】従来より、ＡＣ-ＤＣ又はＤＣ-ＤＣコン
バータなどの電源装置に関しては、出力電圧を一定に保
つため、一般に、出力電圧を検出して電源装置の主回路
へ帰還を駆けて制御を行う、電圧帰還制御が広く用いら
れている。ここで主回路とは、交流又は直流の入力電力
を所定の直流電力（精度は問わない）に変換する機能を
有する回路を意味する。精度は問わないとは、電源出力
の安定化をしていないか、又は、その安定化が十分でな
いことを意味する。特開昭５８-１９８１２２号公報に
は、この電圧帰還制御を用いて並列接続された電源装置
の構成が開示されている（図１２）。図１２の電源Ａに
おいて、２６はスイッチング回路、２７はトランス、２
８は整流平滑回路、２９は駆動回路、３０は比較器、３
１は誤差増幅器、３２は発振器、３３は三角波発生器を
示す。同一構成の複数の電源（Ａ、Ｂ、……）は、電源
の出力側をダイオード５１により、ワイヤードオア論理
として、それぞれ、共通の回路に並列接続して、負荷に
電力を供給している。負荷には複数の電源全ての出力を
合計した電流まで流すことが可能である。

【０００３】図１２の回路動作について説明する。安定
化されていない直流電圧が入力されると、内部のスイッ
チング回路２６、トランス２７、整流平滑回路２８を介
して、所望の直流電力に変換される。ダイオード５１を
介して負荷に与えられた出力電圧は、誤差増幅器３１の
正転入力端子へ入力される。誤差増幅器３１の反転入力
端子には、出力電圧を設定するための基準電圧Ｖrefが
入力される。

【０００４】誤差増幅器３１は、前記出力電圧と前記基
準電圧を比較増幅して得られた誤差信号を、比較器３０
の一方の入力へ送出する。比較器３０の他方の入力端子
には、発振器３２の出力に同期して三角波発生器３３よ
り送出された三角波パルスが入力される。

【０００５】比較器３０の出力端子には、前記誤差増幅
器３１が出力した誤差信号に応じて時間幅が変化するパ
ルス信号が出力される。このパルス信号は、駆動回路２
９を介してスイッチング回路２６へ帰還され、電源装置
の出力電圧は、負荷電圧が常に一定値になるように制御
される。

【０００６】本回路構成を有する電源装置では、並列運
転中に当該電源ユニットのうち何台かが故障により出力
電圧が低下しても、出力の低下した電源装置が冗長分の
範囲にあれば、ワイヤードオア接続されたダイオード５
１によって、故障した電源装置は自動的に出力を遮断さ
れるため、残りの各電源装置により負荷へ電力が供給さ
れ続ける。

【０００７】電源に高い信頼性を要求する電子システ
ム、例えば、ＲＡＩＤ方式の磁気ディスク記憶装置で
は、システムの信頼性向上のため、電源装置に対し、電
源ユニットの並列冗長運転機能、故障電源の自動切り離
し機能、電源装置の活線挿抜保守機能等を具備すること
が求められる。また回路的には、電源出力の短絡要素の
低減その他の電子システム全体の停電（システムダウ
ン）を誘発する電源故障ポテンシャルの排除が必要であ
る。

【０００８】従来の技術においては、出力が負荷に印加
される端子を監視していた。このため負荷電流の変化に
伴い、ワイヤードオア接続されたダイオードの順方向電
圧が変化すると、電源装置は出力電圧の変化を主回路へ
帰還し、常に一定の出力電圧となるよう制御していた。
しかし本回路構成を有する並列電源システムにおいて
は、並列接続された電源ユニットのうち１台でも電圧帰
還のための電圧検出ラインが短絡すれば、並列接続され
た他の電源装置の全てが短絡するのと等価となり、並列
電源システム全体がダウンしてしまう。つまりワイヤー
ドオアの論理には成っていなかった。

【０００９】

【発明が解決しようとする課題】かかる従来の並列電源
システムは、高信頼性の観点から致命的な問題を有する
ため、ＲＡＩＤ方式の磁気ディスク記憶装置のような、
高い信頼性を要求される電子システムには使用できな
い。そこで、電圧帰還制御に必要な電圧検出ラインを、
出力ダイオードのアノード側（負荷側でなく電源装置
側）に接続する構成となる（図１）。これにより電源の
電圧センスラインが短絡すると、短絡した端子を有する
電源ユニット（以下、故障電源ユニット）では、過電流
保護回路が動作し出力電力が遮断される。この結果、他
の電源ユニットからの出力電圧が故障電源ユニットの端
子に印加されるが、故障電源ユニットには逆流制限素子
であるダイオード出力端子に接続されており、故障電源
ユニットの端子からその内部を見込んだ内部抵抗を高く
している。このため他の電源ユニットからの電力流入を
制限することで、故障電源ユニットのみが並列電源シス
テムから分離されることになる。

【００１０】しかし、図１の回路構成は電圧帰還制御の
対象が出力ダイオードのアノード側であるため、負荷電
流が増加すると、出力ダイオードの順方向電圧降下の変
化により電源装置の出力電圧は低下する。つまり、本構
成では負荷電流の変動に対し、出力電圧のレギュレーシ
ョン特性が良くない。電源装置の出力電圧の変動は、電
圧供給先である負荷の動作マージンを低下させるので好
ましくない。

【００１１】本発明の目的は、電源装置の出力短絡によ
る障害要素を排除でき、高信頼性システムに適した図１
に示す回路構成の電源装置において、出力段のダイオー
ド等の電圧降下素子に起因する出力電圧の電圧降下を補
正し、出力電圧のレギュレーション特性を良好とした電
源装置を提供することにある。また、電源装置（ユニッ
ト）の並列冗長運転においても前記電圧降下の補正制御
が安定に動作する電源装置を提供することにある。

【００１２】本発明のその他の目的は、本願明細書及び
図面の記載から明らかとなろう。

【００１３】

【課題を解決するための手段】電源装置の出力電流の通
流により生じる出力ダイオード、トランジスタ、ＦＥＴ
（電界効果型トランジスタ）等、電圧降下素子の電圧降
下特性に対し、実質同一の特性、類似する特性を有する
回路を設け、これにより電圧降下素子の電圧降下特性を
近似した信号（電圧）で、基準電圧を補正することによ
り達成される。

【００１４】

【発明の実施の形態】以下、本発明の実施の態様を説明
する。尚、以下の実施の態様では、交流を直流に変換す
るＡＣ−ＤＣコンバータについて説明しているが、これ
らは直流を電圧の異なる直流に変換するＤＣ−ＤＣコン
バータを用いても同様に実現できる。図２は、本発明の
第１の実施の態様を示す電源装置（電源ユニット）の主
たる回路を成すＡＣ−ＤＣコンバータの構成を示す。図
２において、１は外部交流電源、２は入力端子（図の左
に示す２つの白丸）を有するＡＣ−ＤＣコンバータ、３
は電流検出抵抗、４は演算増幅器、５はアース端子、６
は電圧−電流変換回路、７はダイオード、８は基準電圧
源、９は加算器、１０は演算増幅器、１１は主回路、１
２は信号伝達手段、１３はダイオード、１４は負荷、１
５は直流出力端子である。

【００１５】外部交流電源１は、ＡＣ−ＤＣコンバータ
２の内部の主回路１１に接続される。主回路１１の高電
位側出力は、演算増幅器１０の正転入力端子及びダイオ
ード１３のアノード側へ接続される。主回路１１の低電
位側出力は、演算増幅器４の反転入力端子及び電流検出
抵抗３の一方に接続される。ダイオード１３のカソード
側は、ＡＣ−ＤＣコンバータ２の直流出力端子１５へ接
続される。電流検出抵抗３の他方は、アース端子５に接
続される。負荷１４は、直流出力端子１５とアース端子
５の間に接続される。演算増幅器４の正転入力端子は、
アース端子５へ接続され、演算増幅器４の出力端子は、
電圧−電流変換回路６の入力に接続される。

【００１６】電圧−電流変換回路６の出力は、ダイオー
ド７のアノードに接続されるとともに加算器９の一方の
入力端子へ接続される。基準電圧源８の正側端子は、加
算器９の他の入力に接続され、基準電圧源８の負側端子
は、アース端子５へ接続される。加算器９の出力は、演
算増幅器１０の反転入力端子に接続され、演算増幅器１
０の出力は、信号伝達手段１２を介して、主回路１１へ
接続される。

【００１７】ここで本実施の態様（図２）の動作を説明
する。外部交流電源１から入力される交流電圧は、ＡＣ
−ＤＣコンバータ２の内部の主回路１１へ入力され、主
回路１１で直流電圧に変換される。主回路１１から出力
された直流電流はダイオード１３を介し、直流出力端子
１５から負荷１４へ供給され、アース端子５から電流検
出抵抗３を通って主回路１１へ戻る閉ループを通流す
る。このとき主回路１１の出力端子と直流出力端子１５
の間には、ダイオード１３の順方向電圧降下で定まる電
位差が生じる。同時に、負荷１４へ流れる主回路１１の
出力電流は、電流検出抵抗３にも流れるので、電流検出
抵抗３の両端には負荷電流と電流検出抵抗３の抵抗値と
の積で定まる電位差が発生する。演算増幅器４は、この
電位差を増幅して負荷電流に比例した電圧を出力する。

【００１８】電圧−電流変換回路６とダイオード７は、
ダイオード１３の負荷電流の通流により生じる電圧降下
を補正するための制御電圧を発生する回路を構成してい
る。電圧−電流変換回路６は、演算増幅器４の出力電圧
に応じて、負荷電流に比例した電流を出力し（電圧-電
流変換）、これをダイオード７へ供給する。経済性が許
せば、ダイオード７はダイオード１３と同一の型式、規
格のものを用いれば良い。通常は、ダイオード７にはダ
イオード１３より電流容量の小さい小信号用素子を用い
る。電圧−電流変換回路６の出力電流が通流するとき、
ダイオード１３と電圧降下特性が実質同一か、類似した
素子であることが重要である。

【００１９】ダイオード７で発生した順方向電圧は、ダ
イオード１３に起因する電圧降下の補正電圧として出力
され、次段の加算器９にて基準電圧源８の電圧指令値に
加算される。従ってダイオード１３の代わりにトランジ
スタ１３'等を用いるとき（図３）は、ダイオード７の
代わりにトランジスタ１３'等と順方向の電圧降下の特
性がほぼ同一の素子を用いる必要がある（図示せず）。

【００２０】演算増幅器１０（図２）は、主回路１１の
出力電圧と加算器９の出力電圧とを常に比較し、比較し
て得られた誤差電圧を、信号伝達手段１２を介して主回
路１１へ帰還する。負荷電流が通流して加算器９にダイ
オード７の順方向電圧が入力されると、主回路１１の出
力電圧はダイオード７の順方向電圧の分だけ電圧値が上
昇する。したがって、負荷電流に対するダイオード１３
の順方向電圧と、電圧−電流変換回路６が出力する電流
に対するダイオード７の順方向電圧が実質同一となるよ
うに、電圧−電流変換回路６の出力電流値及びダイオー
ド７の選定を行えば、主回路１１の電圧上昇がダイオー
ド７の電圧降下を相殺するように補正制御が行われる。
この結果、ＡＣ−ＤＣコンバータ２の出力となる直流出
力端子１５には、負荷電流に依存しない一定の電圧が出
力される。

【００２１】本実施の態様によれば、ＡＣ−ＤＣコンバ
ータの出力（ダイオード１３のカソード側）に電圧帰還
制御のための電圧センス端子を持たない回路構成であり
ながら、負荷電流に依存しない安定な出力電圧を得るこ
とができる。

【００２２】本実施の態様では、主回路１１の出力と直
流出力端子１５の間に存在する電圧降下素子がダイオー
ドであるとして、非線形特性を有した電圧降下の補正に
ついて説明している。電圧降下素子がダイオードではな
く抵抗器のときは、本構成においてダイオード７の代わ
りに抵抗器を設け、電圧降下素子に起因する線形な電圧
降下特性と、主回路１１の出力電圧上昇分が相殺される
ように、前記抵抗の定数を決定すれば、線形特性の電圧
降下についても補正が可能である。電圧降下素子がダイ
オードと抵抗の直列特性を有した場合でも、ダイオード
７に代え、ダイオードと抵抗を直列に設ければ、上記と
同様に、線形と非線形の複合特性を有した電圧降下に対
しても補正が可能である。更に、直流出力端子１５と負
荷１４の間に存在する、給電ラインの寄生抵抗について
も、前記電圧降下素子に含めて考慮すれば、かかる寄生
抵抗による給電ラインの電圧降下についても補正が可能
であり、負荷１４の端子電圧への安定な給電を実現でき
る。更に高い信頼性を確保すべく、同一構成の電源装置
を複数台、並列接続した構成としても良い（図３）。こ
こで、１は外部入力電源、１１は主回路、１３'〜１
３"'は電圧降下素子であるトランジスタ、ＦＥＴ、１２
は信号伝達手段、１０は比較増幅器、８は電圧源、１４
は負荷である。図２のダイオード１３の代わりに、トラ
ンジスタやＦＥＴを用いている。尚、種々の電圧降下素
子を用いた電源装置（ユニット）を並列接続して示して
あるが、このように混在させる必要はない。

【００２３】図３において、出力電圧を監視してトラン
ジスタやＦＥＴのベースやゲートをＯＮ-ＯＦＦするこ
とで、電源装置（ユニット）の出力が短絡したときに電
流を遮断できる回路としても良い。因みに１３'はパワ
ートランジスタを用いた例、１３"は接合型ＦＥＴを用
いた例、１３"'はパワーＭＯＳ-ＦＥＴを用いた例を示
す。いずれの場合も、電源装置の製造コスト上昇が許さ
れるならば、これらを制御する制御回路４７を設けるこ
とが望ましい。また、これらの電圧降下素子には電流の
逆流を制限する機能も必要である。

【００２４】かように電源出力端の短絡要素が排除さ
れ、また仮に前記電圧センスラインが短絡したとして
も、出力ダイオード等のカットオフにより故障電源ユニ
ットのみが電源装置システムから自動的に切り離され、
電源装置全体ではシステムダウンは生じない。

【００２５】図４に、本発明の第２の実施の態様を示す
電源装置（電源ユニット）の主たる回路を成すＡＣ−Ｄ
Ｃコンバータの構成を示す。１６、１７、１９は抵抗、
１８はダイオードである。その他、図２に示された素子
と同一の構成要素には同じ符号を付している。主回路１
１の出力とダイオード１３のアノードの間には抵抗１９
が接続される。抵抗１６の一方は、演算増幅器４の出力
に接続され、抵抗１６の他方は、ダイオード１８のアノ
ード及び加算器９の一方の入力端子に接続される。その
他の構成は図２に示した第１の実施の態様と同様であ
る。

【００２６】ここで、本実施の態様の動作を図４を参照
して説明する。第１の実施の態様と異なる箇所は、１）
電圧降下要素として、抵抗１９及びダイオード１３から
なる直列回路としていること、２）抵抗１９とダイオー
ド１３に起因する電圧降下を補正するための制御電圧を
発生する手段として、演算増幅器４の出力電圧を抵抗１
６、１７、ダイオード１８からなる直列回路で受け、抵
抗１６とダイオード１８の接続点を加算器９への入力と
する構成としていることである。その他の回路動作につ
いては図２の場合と同様である。

【００２７】演算増幅器４は、負荷電流に比例した電圧
を発生する。この電圧は、抵抗１６、１７、ダイオード
１８からなる直列回路に入力され、これら直列回路に回
路電流が通流することにより、本回路電流と抵抗１７の
積で定まる電圧と、本回路電流に対するダイオード１８
の順方向電圧との加算電圧が、抵抗１９及びダイオード
１３に起因する電圧降下を補正するための制御電圧とな
る。この加算電圧が、次段の加算器９にて基準電圧源８
の電圧指令値に加算される。これにより、主回路１１の
出力電圧は、抵抗１７で発生した電圧と、ダイオード１
８の順方向電圧との和だけ上昇し、抵抗１９及びダイオ
ード１３に起因する電圧降下を補正する方向に制御を行
う。

【００２８】このとき抵抗１９で生じる線形の降下電圧
を、抵抗１７で発生する電圧降下により近似することに
より、降下電圧の線形成分が補正される。またダイオー
ド１３で生じる非線形の降下電圧を、ダイオード１８の
順方向電圧により近似することで、降下電圧の非線形成
分が補正される。本実施の態様は、第１の実施の態様と
比較して、電圧−電流変換回路を必要とせず、簡単で低
コストな回路を実現できる構成である。

【００２９】図５は図４の回路における負荷電流に対す
る出力電圧特性の測定結果を示す。横軸は負荷電流、縦
軸は出力電圧を示しており、４８は本発明実施前の特性
であり、４９は本発明の第２の実施の態様を適用した回
路の特性である。尚、図２の第１の実施の態様において
も４９と同様な特性が得られる。図５から明らかなよう
に、本発明によれば、前記電圧降下の補正制御が有効に
作用し、発明実施前に比べて負荷電流に対する電圧降下
が大幅に改善され、負荷電流が広範囲にわたり、ほぼ一
定の出力電圧となっている。

【００３０】図６は、本発明の第３の実施の態様を示す
電源装置（電源ユニット）の主たる回路を成すＡＣ−Ｄ
Ｃコンバータの構成を示す。図６において、２０、２１
は抵抗である。その他、図４に示された構成要素と同一
構成の要素には、同じ符号を付している。抵抗２０の一
方の端子は、ダイオード１８及び抵抗１７に接続され
る。抵抗２１の一方は、抵抗１６及びダイオード１８の
アノードに接続される。抵抗２０の他方の端子は抵抗２
１の他方へ接続されるとともに、加算器９の一方の入力
へ接続される。その他の構成は図４に示した第２の実施
の態様と同様である。

【００３１】本実施の態様が第２のそれと異なる箇所
は、ダイオード１８の順方向電圧を分圧するために、抵
抗２０と抵抗２１が設けられ、抵抗２０と抵抗２１の接
続点を加算器９の入力へ接続していることである。ダイ
オード１８の順方向電圧は、図４と同様に、ダイオード
１３に起因する非線形な電圧降下を補正するための制御
電圧となる。ダイオード１８の順方向電圧を抵抗２０及
び抵抗２１で分圧することにより、ダイオード１３の非
線形な電圧降下に対する補正量の微調整が可能になる。
その他の回路動作については図４に示した第２の実施の
態様と同様である。本実施の態様は、第２のそれと同様
に、第１の実施の態様に比べて、コストを低減できる構
成である。

【００３２】図７に第３の実施の態様における負荷電流
に対する出力電圧特性の測定結果を示す。横軸は負荷電
流、縦軸は出力電圧を示す。５０が第３の実施の態様の
特性である。図４における、ダイオード１８とダイオー
ド１３の順方向電圧の誤差から生じる非線形の電圧降下
を微調整した結果、負荷電流の広範囲にわたり、更に一
定の出力電圧が得られたことがわかる。また、抵抗１
６、１７の定数を含めた微調整によっては、図７におい
て出力電流が６０Ａのときに出力電圧にして約５０ｍＶ
まで出力電圧を上昇させる様に、負荷電流に対して勾配
を持たせることができる。この結果、電源装置の出力端
子から負荷までの配線による直列抵抗の損失を補うこと
ができる。

【００３３】図８は、本発明の第３の実施の態様におい
て、電圧降下素子をダイオードとは別の素子Ｑ１３'に
置き換えた場合の、電源装置（電源ユニット）の主たる
回路を成すＡＣ−ＤＣコンバータの構成を示す。素子Ｑ
１３'としては、パワートランジスタ、接合型ＦＥＴ、
パワーＭＯＳ-ＦＥＴがある。いずれを素子Ｑとして用
いた場合も、これらを制御する制御回路４７を設けるこ
とが望ましい。素子Ｑで生じる非線形の降下電圧を、素
子Ｑと同様の電圧降下特性を有する素子Ｑ'１８'の順方
向電圧により近似する。これにより、素子Ｑによる降下
電圧の非線形成分が補正される。素子Ｑ'としては、電
源装置の製造原価の上昇が許容されるならば、素子Ｑと
同じ規格又は型式の素子を用いれば良い。通常は素子
Ｑ'には素子Ｑより電力容量の小さい小信号用素子であ
って、回路電流が通流するとき素子Ｑと電圧降下特性が
実質同一か、類似したものを用いる。

【００３４】図９は、本発明の第４の実施の態様を示す
電源装置（電源ユニット）の主たる回路を成すＡＣ−Ｄ
Ｃコンバータを並列に複数台、接続した構成を示す。２
−１、２−ｎはＡＣ−ＤＣコンバータ、９は加算器、２
２、２３は演算増幅器、２４はダイオード、２５は信号
線である。その他、図２に示された構成要素と同一の構
成要素には同じ符号を付している。図９で、ＡＣ−ＤＣ
コンバータ２−１から２−ｎのｎ台は全く同じ回路構成
を有しており、外部交流電源１及び負荷１４に並列に接
続されている。以下、ＡＣ−ＤＣコンバータ２−１の内
部の回路について説明する。

【００３５】演算増幅器４の出力は、演算増幅器２３の
正転入力端子及び演算増幅器２２の反転入力端子に接続
され、演算増幅器２３の出力はダイオード２４のアノー
ドに接続される。演算増幅器２３の反転入力端子はダイ
オード２４のカソード、演算増幅器２２の正転入力端
子、電圧−電流変換回路６の入力に接続されるととも
に、他のＡＣ−ＤＣコンバータの同じ端子と信号線２５
により接続される。

【００３６】加算器９の一方の入力は演算増幅器２２の
出力に接続にされ、加算器９の他方の入力は基準電圧源
８の正極側に接続され、加算器９の残りの入力は電圧−
電流変換回路６の出力及びダイオード７のアノードに接
続される。その他の構成については図２と同様である。

【００３７】本実施の態様の動作を図９を参照して説明
する。本実施の態様が第１のそれと異なる箇所は、１）
ＡＣ−ＤＣコンバータ２−１〜２−ｎのようにｎ台の並
列構成であることと、２）演算増幅器４の出力が演算増
幅器２３、ダイオード２４からなる最大電圧検出回路に
入力されるとともに、演算増幅器２２に入力され、演算
増幅器２２の出力が加算器９へ入力されることと、３）
最大電圧検出回路の出力である信号線２５の電圧は、演
算増幅器２２及び電圧−電流変換回路６へ入力されると
ともに、他のＡＣ−ＤＣコンバータに入力されることで
ある。したがって相違箇所を主に説明する。尚、その他
の回路動作については、図２に示した第１の実施の態様
と同様である。

【００３８】主回路１１より出力された直流電流はダイ
オード１３を介し、直流出力端子１５から負荷１４へ供
給され、アース端子５から電流検出抵抗３を通って主回
路１１に戻る閉ループに通流する。この動作は他のＡＣ
−ＤＣコンバータについても同様であり、負荷１４には
各ＡＣ−ＤＣコンバータ２−１〜２−ｎの出力電流の合
計値までを流すことが可能である。

【００３９】各ＡＣ−ＤＣコンバータの出力電流は、第
１の実施の態様で述べたように、出力電流に比例した電
圧として演算増幅器４の出力端子に出力される。演算増
幅器２３、ダイオード２４はいわゆる最大電圧検出回路
を構成しており、信号線２５による各ＡＣ−ＤＣコンバ
ータ間の接続により、各ＡＣ−ＤＣコンバータの演算増
幅器４の出力電圧のうちの最も高い電圧が信号線２５に
出力される。すなわち信号線２５は、各ＡＣ−ＤＣコン
バータの出力電流のうちの最大値を示すことになる。演
算増幅器２２では、正転入力端子に信号線２５の電圧が
印加され、一方の反転入力端子には演算増幅器４の出力
電圧が印加される。

【００４０】このため、演算増幅器２２では、各ＡＣ−
ＤＣコンバータの出力電流のうちの最大値と自らのＡＣ
−ＤＣコンバータの出力電流とを比較することと等価に
なり、これら誤差電圧は加算器９にて基準電圧源８の電
圧指令値に加算され、演算増幅器１０、信号伝達手段１
２、主回路１１による電圧帰還制御により、各ＡＣ−Ｄ
Ｃコンバータの主回路１１の出力電圧は、出力電流を最
大値に追従させるべく誤差電圧に応じて変化する。この
結果、各ＡＣ−ＤＣコンバータの出力電流は均一化され
る。

【００４１】以上に述べた各ＡＣ−ＤＣコンバータの出
力電流を、それらの中の最大電流に追従させて各電源ユ
ニットの出力を均一化する制御を、以下、最大電流追従
制御と呼ぶ。各演算増幅器４の出力電圧はそれぞれ自ら
の出力電流に比例した値を有しており、最大電流追従制
御において、この比例係数をＡＣ−ＤＣコンバータ間に
おいて等しくすることにより、それぞれの出力電流が均
一化される。

【００４２】逆に、この比例係数を各ＡＣ−ＤＣコンバ
ータにおいて異なる値とすれば、各ＡＣ−ＤＣコンバー
タの出力電流配分を変えることができる。例えば、電流
容量の異なるＡＣ−ＤＣコンバータの並列運転におい
て、各ＡＣ−ＤＣコンバータの電流容量に応じて最適な
電流配分を任意に設定することも可能である。かかる状
況であっても、最大電流追従制御は可能である。

【００４３】ここで、低い電流出力のＡＣ−ＤＣコンバ
ータをＴ、その２倍の電流出力のＡＣ−ＤＣコンバータ
をＴ２とする。高い方のコンバータは低い方の整数倍の
出力電流に限られない。Ｔが最大電流を出力するときに
Ｔの演算増幅器４の出力端子に現れる電圧を、Ｔ２が最
大電流を出力するときにＴ２の演算増幅器４の出力端子
に現れる電圧に等しくなるように、それぞれの演算増幅
器４の出力電圧の比例係数を設定する。この並列接続に
おいて、最大電流追従制御を行えば、つまり図９の回路
構成に現された信号線２５を設ければ、Ｔ２の最大出力
電流による追従制御を行うことができる。この結果、Ｔ
を１台、Ｔ２を偶数台とする電源システムとすること
で、定格出力電流の品揃えを、コストの増加を招くこと
なく増やすことができる。

【００４４】また、最大電流追従制御と同時に、電圧−
電流変換回路６、ダイオード７で構成された回路は、第
１の実施の態様で説明したとおり、ダイオード１３に起
因する電圧降下を補正するための制御電圧を発生する。
この結果、各ＡＣ−ＤＣコンバータの主回路１１の出力
電圧は、ダイオード７の順方向電圧分だけ上昇するよう
に制御される。ダイオード１３の代わりに他の電圧降下
素子であるトランジスタ、ＦＥＴを用いても良い。第４
の実施の態様（図９）では、第１の実施の態様と異な
り、電圧−電流変換回路６の入力を、演算増幅器４の出
力電圧ではなく、信号線２５の電圧としている。信号線
２５の電圧は、各電源ユニットの演算増幅器４の出力電
圧のうちの最大値である。最大電流追従制御によりＡＣ
−ＤＣコンバータの出力電流が均一化されると、信号線
２５の電圧は演算増幅器４の出力電圧と等しくなるた
め、本実施の態様におけるダイオード１３に起因する電
圧降下の補正制御の作用は、第１の実施の態様と等価で
ある。

【００４５】各主回路１１の出力電圧におけるダイオー
ド７の順方向電圧分の電圧上昇は、ダイオード１３に起
因する電圧降下を相殺するように作用し、各ＡＣ−ＤＣ
コンバータの出力電圧は負荷電流に対して一定の電圧に
保たれる。また、本実施の態様におけるダイオード１３
に起因する電圧降下の補正制御は、信号線２５の電圧す
なわち各ＡＣ−ＤＣコンバータの出力電流のうちの最大
値を入力とする。この結果、並列接続された全てのＡＣ
−ＤＣコンバータには同一の補正制御電圧が与えられる
ため、前述の演算増幅器４の比例係数による出力電流の
配分制御には全く影響しない。

【００４６】本実施の態様によれば、並列接続された各
ＡＣ−ＤＣコンバータの出力電流の配分制御により、電
源装置の並列冗長運転を可能にすると同時に、同制御に
影響を与えずに出力ダイオードに起因する出力電圧の電
圧降下を補正し、並列冗長運転時の出力電圧を負荷電流
に依存することなく一定値に保つことができる。

【００４７】また、第４の実施の態様において、各ＡＣ
−ＤＣコンバータは、ＡＣ−ＤＣコンバータの出力とな
る直流出力端子１５に電圧帰還制御のための電圧センス
ラインを持たない回路構成であるため、電源出力の短絡
障害を誘発する要因が低減され、信頼性の高い並列電源
システムを構築できる。

【００４８】更に、主回路１１の出力と直流出力端子１
５との間に設けられたダイオード１３により主回路１１
への電流の逆流が防止され、ＡＣ−ＤＣコンバータの並
列運転中における活線挿抜保守が可能となる。

【００４９】図９の実施の態様では主回路１１と直流出
力端子１５との間に存在する電圧降下素子としてダイオ
ードを用い、非線形特性を有した電圧降下の補正につい
て説明している。電圧降下素子が抵抗等による線形な電
圧降下又はダイオードと抵抗等による線形成分と非線形
成分を含んだ電圧降下についても、第１の実施の態様の
場合と同様に補正が可能である。また、図９では電圧降
下素子に起因する電圧降下の補正回路として、図２を引
用して説明している。図９においては、図４、図６の補
正回路を用いてもよく、このとき電圧降下の補正効果は
図４、図６の説明のとおりである。

【００５０】図１０に、本発明の第５の実施の態様であ
る、ＲＡＩＤ方式のディスク記憶装置等のシステムに高
い信頼性を要求される場合の電源適用の構成図を示す。
ＲＡＩＤ方式のディスク記憶装置では、複数の電源装置
からなる並列冗長電源システムに対し、複数のディスク
記憶装置が接続され、これを一系列として、複数の系列
を有した構成を備えている。ＲＡＩＤ方式のディスク記
憶装置では図１０に示すように、データの書き込みは、
各系列にわたるように制御され、各系列のシステムダウ
ンに対して系列数がシステムの許容内に限り、データの
回復が可能である。

【００５１】このため記憶装置システムの信頼性を確保
する上で、各系列のシステムダウンを回避することが求
められ、電源装置においては、活線挿抜保守を含む、並
列冗長機能の具備とともに、出力末端の短絡要素を排除
した回路構成を必要とする。

【００５２】また、近年の半導体部品の低電圧化に伴
い、許容される電源電圧の変動幅は狭くなる傾向にあ
る。記録、再生データの信頼性を確保するためには、回
路の動作マージンの低下要因となる、電源装置の出力電
圧の変動を抑制する必要がある。更に、ＲＡＩＤ装置で
は、図１０に示すように、ディスク記憶装置の増設が行
われ、電源装置の負荷電流量は大幅に変化する。このた
め電源装置においては、出力電圧を負荷電流の変化に対
して安定化する必要がある。これらの事情を鑑みたと
き、本発明の電源装置は、高い信頼性を要求される電子
システムに必要不可欠である。

【００５３】

【発明の効果】本発明によれば、主回路の出力電流が電
圧降下素子へ通流することに起因する電源装置の出力電
圧の電圧降下に対し、主回路の出力電流に比例した信号
から作られた、前記電圧降下に近似する特性を有した補
正電圧により、主回路の出力電圧は、電圧降下素子の降
下電圧分だけ電圧値を上昇させるように補正制御され
る。このため電源装置の出力電圧は、負荷電流に依存し
ない一定の電圧が得られる効果がある。

【００５４】更に、電源装置出力から負荷の間に存在す
る寄生抵抗を、前記電圧降下素子に含めて補償すれば、
給電ラインの電圧降下についても出力電圧の補正が可能
である。

【００５５】最大電流追従制御による電源装置の並列冗
長運転によれば、電圧降下の補正制御は、補正電圧が各
電源装置の出力電圧のうちの最大値より作られるので、
各電源装置は全て同一の補正制御が与えられる。このた
め電源ユニット毎の出力電流配分に全く影響を及ぼさ
ず、安定な出力電流配分制御と同時に、負荷電流に対し
て依存性のない一定の出力電圧が得られる。

【００５６】電源装置の電圧出力端子の負荷側に、電圧
帰還制御のための電圧センスラインを持たない回路構成
であるため、電源装置出力の短絡障害を誘発する要素が
低減される。また、電圧降下素子にダイオード等の逆流
制限手段を備えることにより、電源装置主回路への電流
の逆流が制限又は防止されるため、電源装置の並列運転
中における活線挿抜保守が行え、信頼性の高い並列冗長
電源システムが構築できる。

【００５７】本発明の電源装置の制御回路は、半導体部
品で実現でき、個別部品による回路だけでなく、集積回
路による小型化及び低コスト化の効果もある。

【００５８】また、本発明は電源装置の出力電圧を一定
に保つ技術であるが、従来技術と大きく異なる特徴につ
いて、上記とは別の効果として述べておく。図１１は電
源回路の構成図を示す。図１１において、４０は電源装
置、４１は外部入力電源、４２はコンバータ主回路、４
３は出力ダイオード（電圧降下素子Ｑ）、４４は負荷、
４５は外部入力電流源、４６は電源出力端子、４７はア
ース端子を示す。図１１において、外部入力電源４１
は、電源装置４０内部のコンバータ主回路４２に接続さ
れる。コンバータ主回路４２の高電位側出力端子は、出
力ダイオード４３を介して電源出力端子４６に接続され
る。コンバータ主回路４２の低電位側出力端子は、アー
ス端子４７に接続される。負荷４４は、電源出力端子４
６とアース端子４７の間に接続され、外部入力電流源４
５は、出力ダイオード４３のアノードとアース端子４７
の間に、出力ダイオード４３に電流が流入する方向で接
続される。

【００５９】以下、本発明の特徴を従来技術と比較して
説明する。図１１において、外部入力電源４１より入力
された電圧は、コンバータ主回路４２により所望の直流
電圧に変換され、出力ダイオード４３を介して負荷へ与
えられる。電源装置の出力となる電源出力端子４６の電
圧は、コンバータ主回路４２の出力電圧に対し、出力ダ
イオード４３の順方向電圧だけ低下した電圧値になる。

【００６０】外部入力電流源４５の電流がゼロのとき、
従来技術は電源出力端子４６の電圧の電圧帰還制御、ま
た、本発明は電圧降下の補正制御により、どちらの技術
においても電源出力端子４６の電圧は負荷電流に依存せ
ず、一定に保たれることは前述した通りである。

【００６１】これに対し、外部入力電流源４５により出
力ダイオード４３のアノードから電流が流入され、出力
ダイオード４３の順方向電圧が増加した場合、従来技術
は前記電圧帰還制御により電源出力端子４６の電圧に変
化は生じないが、本発明は出力ダイオード４３の順方向
電圧の増加に従い、電源出力端子４６の電圧は低下する
こととなり、明確に従来技術と本発明の識別が可能であ
る。以上が本発明における特徴のひとつであり、これは
上述したように電源装置外部から容易に確認できる。

【図面の簡単な説明】

【図１】高信頼性を要求される電子システムに用いられ
る電源システムに必要な電源装置（ユニット）及びこれ
らの並列接続を示す回路構成図である。

【図２】本発明の第１の実施の態様を示す電源装置（ユ
ニット）の回路構成図である。

【図３】図２のダイオード１３を別の電圧降下素子とし
た場合の電源装置（ユニット）を示す回路構成図であ
る。

【図４】本発明の第２の実施の態様である電源装置（ユ
ニット）の回路構成図である。

【図５】本発明の第２の実施の態様の測定結果を示す図
である。

【図６】本発明の第３の実施の態様を示す電源装置（ユ
ニット）の回路構成図である。

【図７】図６の実施の態様の測定結果を示す図である。

【図８】図６の実施の態様において、ダイオード１３を
電圧降下素子Ｑ等に置換して示す電源装置（ユニット）
の回路構成図である。

【図９】本発明の第４の実施の態様を示す電源装置（ユ
ニット）及びこれらの並列接続を示す回路構成図であ
る。

【図１０】高い信頼性を要求する電子システムであるＲ
ＡＩＤ方式ディスク記憶装置へ、本発明を適用した場合
の構成例を示す図である。

【図１１】本発明に係る電源装置（ユニット）の特徴を
検証するための回路構成を示す図である。

【図１２】従来の電源装置（ユニット）及びこれらの並
列接続を示す回路構成である。

【符号の説明】

１……外部交流電源、２、２−１〜２−ｎ……ＡＣ−Ｄ
Ｃコンバータ、３……電流検出抵抗、 ４、１０、２
２、２３……演算増幅器、５、４７……アース端子、
６……電圧−電流変換回路、７、１３、１８、２４、
３６、４３、５１……ダイオード、８……基準電圧源、
９……加算器、 １１、３５……主回路、１２…
…信号伝達手段、 １３'……ダイオードとは別の電
圧降下素子Ｑ、１８'……素子Ｑと同様の電圧降下特性
を有する素子Ｑ'、１４、３９、４４……負荷、１５…
…直流出力端子、 １６、１７、１９、２０、２１…
…抵抗、２５……信号線、 ２６……スイッチング回
路、 ２７……トランス、２８……整流平滑回路、
２９……駆動回路、 ３０……比較器、３１……誤
差増幅器、 ３２……発振器、 ３３……三角波発
生器、３４、４１……外部入力電源、３６'……トラン
ジスタ、 ３６"……接合型ＦＥＴ、３６"'……ＭＯ
Ｓ-ＦＥＴ、 ３７……比較増幅器、３８……電圧
源、 ４０……電源装置、４２……コンバータ主回
路、 ４５……外部入力電流源、４６……電源出力端
子、 ４７……電圧降下素子の制御回路。

フロントページの続き (72)発明者 黒澤 弘幸 神奈川県小田原市国府津2880番地 株式 会社日立製作所 ストレージシステム事 業部内 (56)参考文献 特開 平９−129270（ＪＰ，Ａ) 特開 平８−95649（ＪＰ，Ａ) 特開 昭58−198122（ＪＰ，Ａ) 特開 平６−105464（ＪＰ，Ａ) 特開 平７−95733（ＪＰ，Ａ) 実開 昭59−37616（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02J 1/00 H02J 1/10 H02J 7/00 G05F 1/00 - 1/10 G06F 1/26

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 交流又は直流の電力を入力する入力端子
   と、前記入力端子に接続され、入力電力を直流出力に変
   える主回路と、前記主回路の高電位側の出力に接続さ
   れ、前記主回路の出力を高電位側の出力端子へ導くと共
   に、その逆流を制限する機能を有する電圧降下素子と、
   一端が主回路の低電位側の出力に接続され、他端が直流
   出力の低電位側の出力端子に接続された電流検出抵抗
   と、前記主回路の低電位側の出力と前記電流検出抵抗と
   の間の第１の配線、及び前記電流検出抵抗と前記直流出
   力の低電位側の出力端子との間の第２の配線の両方に接
   続され、前記電流検出抵抗に流れる電流に比例した電圧
   を発生させる第１の回路と、前記第１の回路の出力側と
   前記第２の配線とに接続され、前記電圧降下素子の電圧
   降下に対応した電圧降下の機能をはたす第２の回路と、
   前記第２の配線に接続され、基準となる電圧を発生させ
   る基準電圧と、前記基準電圧と前記第１の回路の出力側
   電圧との加算値と、前記主回路の高電位側の出力と比較
   し、主回路へ帰還させる第３の回路とを有するものであ
   ることを特徴とする電源装置。
2. 【請求項２】 請求項１記載の電源装置において、前記
   第２の回路は、前記電圧降下素子の電圧降下特性と実質
   同一の特性を有した電圧降下特性を発生させ、かつ、そ
   の微調整を行って前記第３の回路の基準電圧へ追加する
   ものである電源装置。
3. 【請求項３】 請求項１記載の電源装置において、前記
   逆流を制限する機能を有する電圧降下素子が、ダイオー
   ド、トランジスタ及びＦＥＴのうち、いずれか一つであ
   る電源装置。
4. 【請求項４】 請求項１、請求項２及び請求項３に記載
   の電源装置のいずれか１種類の電源装置を２つ以上、並
   列に接続した電源システム。
5. 【請求項５】 交流又は直流の電力を入力する入力端子
   と、前記入力端子に接続され、入力電力を直流出力に変
   える主回路と、前記主回路の高電位側の出力に接続さ
   れ、前記主回路の出力を高電位側の出力端子へ導くと共
   に、その逆流を制限する機能を有する電圧降下素子と、
   一端が主回路の低電位側の出力に接続され、他端が直流
   出力の低電位側の出力端子に接続された電流検出抵抗
   と、前記主回路の低電位側の出力と前記電流検出抵抗と
   の間の第１の配線、及び前記電流検出抵抗と前記直流出
   力の低電位側の出力端子との間の第２の配線の両方に接
   続された第１の回路と、前記第１の回路の出力側と前記
   第２の配線とに接続され、前記電圧降下素子の電圧降下
   特性と実質同一の特性を有した第２の回路と、前記第２
   の配線に接続され、基準となる電圧を発生させる基準電
   圧と、前記基準電圧と前記第１の回路の出力側電圧との
   加算値と、前記主回路の高電位側の出力と比較し、主回
   路へ帰還させる第３の回路とを有するものであることを
   特徴とする電源装置。
6. 【請求項６】 請求項５記載の電源装置において、前記
   第２の回路は、前記電圧降下素子の電圧降下特性と実質
   同一の特性を有した電圧降下特性を発生させ、かつ、そ
   の微調整を行って前記第３の回路の基準電圧へ追加する
   ものである電源装置。
7. 【請求項７】 請求項６記載の電源装置において、前記
   逆流を阻止する電圧降下素子が、ダイオード、トランジ
   スタ及びＦＥＴのうち、いずれか一つである電源装置。
8. 【請求項８】 請求項５、請求項６及び請求項７に記載
   の電源装置のいずれか１種類の電源装置を２つ以上、並
   列に接続した電源システム。