JP2001034352A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP2001034352A JP2001034352A JP11208475A JP20847599A JP2001034352A JP 2001034352 A JP2001034352 A JP 2001034352A JP 11208475 A JP11208475 A JP 11208475A JP 20847599 A JP20847599 A JP 20847599A JP 2001034352 A JP2001034352 A JP 2001034352A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltage circuit
- circuit
- constant
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
回路の電力損失と後段定電圧回路の電力損失とに大きな
違いを生じない定電圧回路を提供する。 【解決手段】入力直流電圧が入力される初段定電圧回路
1と、初段定電圧回路1の出力電圧が入力されて所定定
電圧に制御する後段低電圧回路2と、前記入力直流電圧
に基づく電圧が印加されて初段定電圧回路1のグランド
電位をツエナー領域を超えない範囲の電圧に制御するツ
エナーダイオード4とを備えたため、入力電圧の変動に
基づいて初段定電圧回路1の出力電圧が変動し、初段定
電圧回路1の電力損失と後段定電圧回路2の電力損失と
に大きな違いが生じなくなる。
Description
段定圧回路の出力電圧を入力とする後段定電圧回路から
なる定電圧回路に関する。
示すように、定電圧回路の入力直流電圧を入力として一
定の定電圧化して出力する初段定電圧回路11と、初段
定電圧回路11からの出力電圧を入力して必要とする定
電圧に定電圧化して出力する後段定電圧回路12とから
構成されている。
段定電圧回路11によって定電圧回路の入力直流電圧を
一度低電圧Bに落とし、後段定電圧回路12にて定電圧
回路15が必要とする電圧に定電圧化している。
の定電圧回路15では、例えば、初段定電圧回路11の
出力電圧Bを10V、後段定電圧回路12の出力電圧、
すなわち定電圧回路15の出力電圧を5V、負荷電流を
1Aとしたとき、定電圧回路15の入力直流電圧が16
Vの場合には、初段定電圧回路11の電力損失は6W
((16V−10V)×1A)であり、後段定電圧回路
12の電力損失は5W((10V−5V)×1A)であ
る。ここで、定電圧回路15の入力直流電圧が11Vに
変化した場合には、初段定電圧回路11の電力損失は1
W((11V−10V)×1A)であり、後段定電圧回
路12の電力損失は5W((10V−5V)×1A)で
ある。
変動するに伴い初段低電圧回路の電力損失が変動し、発
熱が初段定電圧回路、または後段定電圧回路に集中する
という問題点がある。この結果、定電圧回路の入力直流
電圧の変動に基づき、初段定電圧回路、または後段定電
圧回路に発熱が集中することになって、定電圧回路を構
成する半導体の信頼性が低下し、放熱設計も困難である
という問題点が生ずる。
ず、初段定電圧回路の電力損失と後段定電圧回路の電力
損失とに大きい違いを生じない定電圧回路を提供するこ
とを目的とする。
入力直流電圧が入力される初段定電圧回路と、該初段定
電圧回路の出力電圧が入力されて所定定電圧に制御する
後段低電圧回路と、前記入力直流電圧に基づく電圧が印
加されて前記初段定電圧回路の基準電位をツエナー降伏
領域を超えない範囲の電圧に制御するツエナーダイオー
ドとを備えたことを特徴とする。
圧が入力される初段定電圧回路の基準電位が、入力直流
電圧に基づく電圧が印加されたツエナーダイオードによ
ってツエナー降伏領域を超えない範囲の電圧に基づく電
圧に制御され、初段定電圧回路の出力電圧も初段定電圧
回路1の基準電位に基づいて変動し、初段定電圧回路1
の出力電圧が後段定電圧回路2によって定電圧に制御さ
れ、後段低電圧回路の電力損失と初段定電圧回路の電力
損失とに、入力直流電圧の変動に対して大きな違いが生
じなくなる。
を実施の形態によって説明する。
圧回路の構成を示すブロック図である。
5は、図1に示すように、定電圧回路の入力直流電圧を
入力して定電圧化して出力する初段定電圧回路1と、初
段定電圧回路1からの出力電圧を入力して定電圧化して
出力する後段定電圧回路2と、定電圧回路の入力直流電
圧を抵抗3を介して初段定電圧回路1のグランド電位を
ツエナー降伏領域を超えない範囲の電圧に制御するツエ
ナーダイオード4とを備えている。
電圧特性を示す。図2は第3象限の部分のみを示してい
る。ここで、抵抗3の抵抗値の設定によって、ツエナー
ダイオード4に流れる電流Iおよびツエナーダイオード
4の両端の電圧Vがツエナー降伏領域を超えない範囲内
になるように設定してある。ここで、本明細書において
図2においてaで示す領域、すなわちツエナーダイオー
ド4のツエナー特性曲線上において電圧0の軸とツエナ
ー電圧Vzとの間の領域内をツエナー飽和領域と称して
いる。
が変動したとき、初段定電圧回路1の出力電圧も入力直
流電圧および初段定電圧回路1のグランド電位に基づい
て変動、すなわちツエナーダイオード4の両端の電圧分
持ち上げられた基準電位に基づいて変動し、初段定電圧
回路1の出力電圧が後段定電圧回路2によって定電圧に
制御される。
て、例えば、定電圧回路5の出力電圧を5V、負荷電流
を1Aとし、ツエナーダイオード4に2個のツエナーダ
イオードを直列に接続して用いる。ここで、2個のツエ
ナーダイオードを直列に接続して用いたのは1個の場合
より効果があるためであり、例えば、抵抗3は1.2k
Ωの抵抗とし、1つのツエナーダイオードは電流I=5
mAのときツエナーダイオードの両端の電圧Vが5.1
Vとなるようなものとする。
圧が16Vの場合には、図2のaの領域内であって、ツ
エナーダイオード4に流れる電流I=5mA、ツエナー
ダイオード4の両端の電圧V=5.1×2=10.2V
であり、初段定電圧回路1の出力電圧はは10.2Vで
ある。ここで、初段定電圧回路1は出力段は一段のエミ
ッタフォロワ構成であってベース・エミッタ間の電圧降
下を無視している。したがって、初段定電圧回路1の電
力損失は5.8W((16V−10.2V)×1A)で
ある。後段定電圧回路2の電力損失は5.2W((1
0.2V−5V)×1A)である。このように、初段定
電圧回路1の電力損失と後段定電圧回路2の電力損失は
ほぼ等しい。
した場合には、図2のaの領域内であって、ツエナーダ
イオード4に流れる電流I=0.8mA、電圧V=4V
×2=8Vであり、初段定電圧回路1の電力損失は3W
((11V−8V)×1A)であり、後段定電圧回路2
の電力損失は3W((8V−5V)×1A)であって、
共に等しい電力損失であり、定電圧回路の入力直流電圧
の変動にかかわらず初段定電圧回路1の電力損失と後段
定電圧回路2の電力損失は互いにほぼ等しい。
る定電圧回路5では、定電圧回路5の入力直流電圧の変
動にかかわらず、初段定電圧回路1の電力損失と後段定
電圧回路2の電力損失とがほぼ等しくなる。
位の変化を例としているが、これに限られるものでな
く、定電圧回路の出力電圧を決めるための基準電位であ
ればよい。
圧回路によれば、初段定電圧回路の電力損失と後段定電
圧回路の電力損失とは、定電圧回路の入力直流電圧の変
動に対して大きな違いを生じなくすることができる。し
たがって、初段定電圧回路および後段定電圧回路の放熱
設計も容易となる。
成を示すブロック図である。
けるツエナーダイオードの模式特性図である。
る。
Claims (2)
- 【請求項1】入力直流電圧が入力される初段定電圧回路
と、該初段定電圧回路の出力電圧が入力されて所定定電
圧に制御する後段低電圧回路と、前記入力直流電圧に基
づく電圧が印加されて前記初段定電圧回路の基準電位を
ツエナー降伏領域を超えない範囲の電圧に制御するツエ
ナーダイオードとを備えたことを特徴とする定電圧回
路。 - 【請求項2】請求項1記載の定電圧回路において、ツエ
ナーダイオードは直列接続された1以上のツエナーダイ
オードを備えたことを特徴とする定電圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20847599A JP3538071B2 (ja) | 1999-07-23 | 1999-07-23 | 定電圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20847599A JP3538071B2 (ja) | 1999-07-23 | 1999-07-23 | 定電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001034352A true JP2001034352A (ja) | 2001-02-09 |
JP3538071B2 JP3538071B2 (ja) | 2004-06-14 |
Family
ID=16556797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20847599A Expired - Fee Related JP3538071B2 (ja) | 1999-07-23 | 1999-07-23 | 定電圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3538071B2 (ja) |
-
1999
- 1999-07-23 JP JP20847599A patent/JP3538071B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3538071B2 (ja) | 2004-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2015158B1 (en) | Paralleling voltage regulators | |
KR100700406B1 (ko) | 전압 레귤레이터 | |
US6650097B2 (en) | Voltage regulator with reduced power loss | |
US5010292A (en) | Voltage regulator with reduced semiconductor power dissipation | |
JPH07121252A (ja) | 安定化電源回路内蔵ic | |
JPH1146120A (ja) | 差動増幅回路 | |
JP2005157743A (ja) | 負荷駆動装置及び負荷駆動システム | |
JPH10271680A (ja) | 電源回路 | |
JPH05275999A (ja) | パワーデバイスの駆動保護回路 | |
JP3538071B2 (ja) | 定電圧回路 | |
JPH0844444A (ja) | レギュレータ装置 | |
JP2004094788A (ja) | ボルテージ・レギュレータ | |
JP3022352B2 (ja) | 基準電圧発生回路 | |
JPH04295222A (ja) | 安定化電源回路 | |
JP2000092830A (ja) | 電源回路 | |
KR100264892B1 (ko) | 전류제한회로 | |
SU1206762A2 (ru) | Стабилизатор напр жени посто нного тока | |
JP2905671B2 (ja) | 安定化電源回路 | |
JP2000112542A (ja) | 定電圧回路 | |
SU1081634A1 (ru) | Стабилизатор посто нного напр жени | |
JPH0535447B2 (ja) | ||
RU1774319C (ru) | Стабилизированный источник питани | |
JP2605803Y2 (ja) | 過負荷検知回路 | |
RU2138844C1 (ru) | Стабилизатор постоянного потребляемого тока с комбинированной защитой | |
SU1056158A1 (ru) | Стабилизатор напр жени посто нного тока |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040318 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |