JP3523636B2 - データ通信システムおよびコントロール装置 - Google Patents

データ通信システムおよびコントロール装置

Info

Publication number
JP3523636B2
JP3523636B2 JP2001366480A JP2001366480A JP3523636B2 JP 3523636 B2 JP3523636 B2 JP 3523636B2 JP 2001366480 A JP2001366480 A JP 2001366480A JP 2001366480 A JP2001366480 A JP 2001366480A JP 3523636 B2 JP3523636 B2 JP 3523636B2
Authority
JP
Japan
Prior art keywords
operating voltage
signal
voltage
clock pulse
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001366480A
Other languages
English (en)
Other versions
JP2003169002A (ja
Inventor
敦雄 井上
章太 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001366480A priority Critical patent/JP3523636B2/ja
Priority to US10/223,346 priority patent/US7113547B2/en
Priority to EP02018246A priority patent/EP1289214A3/en
Priority to KR1020020050275A priority patent/KR20030017432A/ko
Publication of JP2003169002A publication Critical patent/JP2003169002A/ja
Application granted granted Critical
Publication of JP3523636B2 publication Critical patent/JP3523636B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、データ通信システ
ムに関するものであり、特に、コントロール装置とデー
タキャリア装置とが2線で接続された接触式データキャ
リアシステムにおけるデータ伝送技術に属する。
【0002】
【従来の技術】近年、配線数を減少させたデータ通信シ
ステムが重要視されつつある。このようなデータ通信シ
ステムとして、特願2001−254266のデータ通
信システムがある。このデータ通信システムでは、コン
トロール装置とデータキャリア装置とが2線のみで接続
され、この2線を通じて、コントロール装置からデータ
キャリア装置に電力およびクロックが供給されるととも
に、両装置間でデータ伝送が行われる。
【0003】このデータ通信システムにおけるコントロ
ール装置からデータキャリア装置へのデータ伝送につい
て、図7を用いて説明する。
【0004】コントロール装置は、送信信号TS1をパ
ルス振幅変調し、第1のクロックパルス信号CKおよび
その逆相である第2のクロックパルス信号ICKを生成
する(図7(a)(b)(c))。そして、これら第1
および第2のクロックパルス信号CK,ICKを、デー
タキャリア装置に接続された2線にそれぞれ供給する。
【0005】データキャリア装置は、2線に供給された
第1および第2のクロックパルス信号CK,ICKを入
力し、これらを整流して当該データキャリア装置の第2
の動作電圧Vin(図7(d))を得る。この第2の動
作電圧Vinには、送信信号TS1が重畳されているの
で、第2の動作電圧Vinの電位差を抽出し、受信信号
RS2として復元する(図7(e))。
【0006】
【発明が解決しようとする課題】上述のデータ通信シス
テムでは、送信信号TS1の論理レベルの変化タイミン
グと第1および第2のクロックパルス信号CK,ICK
におけるエッジの発生タイミングとを一致させている。
しかし、第1および第2のクロックパルス信号CK,I
CKのエッジ発生タイミングは厳密には同時ではなく、
これらクロックパルス信号CK,ICK間には若干のス
キューが存在する(図7中のA)。
【0007】このスキューの期間は、コントロール装置
からデータキャリア装置に供給される電力が一時的に途
絶えるため、第2の動作電圧Vinに落ち込みが発生す
る(図7中のB)。そして、この第2の動作電圧Vin
の落ち込みと送信信号TS1の電圧の立ち上がりとが重
なると、第2の動作電圧Vinの変化に鈍りが生ずる
(図7中のC)。このような鈍りが生じた部分について
は、信号の抽出が困難となり、また、信号を正確に抽出
することができない。図7(e)は、鈍りCの部分の信
号抽出に関して、受信信号RS2として“H”であるべ
きところが、誤って“L”として抽出されたところを示
している。
【0008】上記問題に鑑み、本発明は、データ通信シ
ステムにおいて、コントロール装置からデータキャリア
装置に伝送されるデータを、容易かつ正確に抽出可能に
することを課題とする。
【0009】
【課題を解決するための手段】前述の課題を解決するた
めに請求項1の発明が講じた解決手段は、コントロール
装置とデータキャリア装置とが第1および第2の接点を
介してデータ通信を行うシステムであって、前記コント
ロール装置は、電力を供給する電源と、第1のクロック
パルス信号およびこれを反転させた第2のクロックパル
ス信号を生成して前記第1および第2の接点にそれぞれ
供給するクロック発生回路と、前記電源の電圧を変換し
て前記クロック発生回路に第1の動作電圧として供給す
る電圧レベル発生回路と、前記電圧レベル発生回路が生
成する第1の動作電圧を送信信号に応じて変化させる送
信回路とを備えたものとし、前記データキャリア装置
は、前記第1および第2の接点間の電圧を整流して当該
データキャリア装置に第2の動作電圧として供給する整
流回路と、前記整流回路によって整流された第2の動作
電圧の変化を受信信号として検出する信号検出回路と、
前記第1および第2の接点に供給された前記第1および
第2のクロックパルス信号の少なくとも一方から動作ク
ロックを生成するクロック検出回路とを備えたものとす
る。そして、前記送信回路は、前記第1および第2のク
ロックパルス信号のエッジからずらした安定な期間に、
前記クロック発生回路に供給される第1の動作電圧の立
ち上がりエッジが発生するように前記第1の動作電圧を
送信信号に応じて変化させるものとする。
【0010】請求項1の発明によると、第1および第2
クロックパルス信号間のスキューが発生している期間と
クロック発生回路に供給される第1の動作電圧の立ち上
がりエッジの発生タイミングとが重ならなくすることが
できる。これにより、スキューの期間にデータキャリア
装置において発生する第2の動作電圧の落ち込みと送信
信号の電圧の立ち上がりとが重なって生ずる第2の動作
電圧の変化の鈍りをなくすことができる。したがって、
データキャリア装置の第2の動作電圧の変化は鋭いもの
となり、この第2の動作電圧の変化を受信信号として抽
出することが容易になり、コントロール装置からデータ
キャリア装置に伝送されるデータを正確に抽出すること
ができる。
【0011】第1および第2のクロックパルス信号間の
スキューが生じている期間に、第1の動作電圧の立ち上
がりエッジが発生しないようにするために、請求項2の
発明では、前記請求項1の送信回路は、前記第1の動作
電圧の立ち上がりおよび立ち下がりエッジに応じた電圧
の変化が前記第1および第2のクロックパルス信号のい
ずれか一方に現れるように、前記第1の動作電圧を送信
信号に応じて変化させるものとする。
【0012】また、請求項3の発明では、前記請求項1
の送信回路は、前記第1の動作電圧の立ち上がりエッジ
に応じた電圧の変化が前記第1および第2のクロックパ
ルス信号のいずれか一方に現れ、立ち下がりエッジに応
じた電圧の変化が他方に現れるように、前記第1の動作
電圧を送信信号に応じて変化させるものとする。
【0013】そして、請求項4の発明では、前記請求項
1の送信回路は、前記第1の動作電圧において、論理レ
ベル“H”を表す電位の期間と論理レベル“L”を表す
電位の期間とに差をつけて、前記第1の動作電圧を送信
信号に応じて変化させるものとする。
【0014】請求項4の発明によると、第1の動作電圧
の電位に関して、より多くの消費電力を必要とする論理
レベルを表す電位の期間を短くすることにより、電圧レ
ベル生成回路における消費電力を低減することができ
る。たとえば、電圧レベル生成回路が、論理レベル
“H”を表す電位を生成するときの方が多くの消費電力
を必要とするように回路構成をされている場合、“H”
を表す電位の期間を“L”を表すものと対比して短くす
ることにより、電圧レベル生成回路における消費電力を
低減させることができる。
【0015】請求項5の発明では、前記請求項1の信号
検出回路は、前記第2の動作電圧の変化として、前記第
2の動作電圧のエッジを検出する高域通過フィルタを備
えたものとする。
【0016】そして、請求項6の発明が講じた解決手段
は、コントロール装置とデータキャリア装置とが第1お
よび第2の接点を介してデータ通信を行うシステムであ
って、前記コントロール装置は、電力を供給する電源
と、クロックパルス信号を生成して前記第1および第2
の接点の少なくとも一方に供給するクロック発生回路
と、前記電源の電圧を変換して前記クロック発生回路に
第1の動作電圧として供給する電圧レベル発生回路と、
前記電圧レベル発生回路が生成する第1の動作電圧を送
信信号に応じて変化させる送信回路とを備えたものと
し、前記データキャリア装置は、前記第1および第2の
接点間の電圧を整流して当該データキャリア装置に第2
の動作電圧として供給する整流回路と、前記整流回路に
よって整流された第2の動作電圧の変化を受信信号とし
て検出する信号検出回路と、前記第1および第2の接点
の少なくとも一方に供給されたクロックパルス信号から
動作クロックを生成するクロック検出回路とを備えたも
のとする。そして、前記信号検出回路は、前記整流回路
によって整流された第2の動作電圧の変化として、前記
第2の動作電圧のエッジを検出する高域通過フィルタを
備えたものとする。
【0017】請求項6の発明によると、データキャリア
装置の第2の動作電圧における電圧差として重畳されて
いる送信信号の論理レベルを識別するのに、この第2の
動作電圧のエッジを検出すればよいため、データの抽出
が容易になる。
【0018】請求項7の発明では、前記請求項6の信号
検出回路は、前記第2の動作電圧に含まれるノイズを除
去する低域通過フィルタと、前記高域通過フィルタを通
過した信号のレベルと所定のレベルとを比較するコンパ
レータと、前記コンパレータの比較結果を入力して前記
クロック検出回路によって生成された動作クロックに同
期させた信号を前記受信信号として検出するフリップフ
ロップとを備えたものとする。そして、前記高域通過フ
ィルタは、前記低域通過フィルタを通過した信号を入力
するものとする。
【0019】そして、請求項8の発明が講じた解決手段
は、コントロール装置とデータキャリア装置とが第1お
よび第2の接点を介してデータ通信を行うシステムであ
って、前記コントロール装置は、電源の電圧を送信信号
に応じて変化させた第1の動作電圧を生成し、前記第1
の動作電圧を動作電圧とする第1のクロックパルス信号
およびこれを反転させた第2のクロックパルス信号を生
成し、前記第1および第2のクロックパルス信号を前記
第1および第2の接点にそれぞれ供給するものであり、
前記データキャリア装置は、前記第1および第2の接点
間の電圧を整流して当該データキャリア装置の動作電圧
として第2の動作電圧を生成し、前記第2の動作電圧の
変化を受信信号として検出するものであり、前記コント
ロール装置は、前記第1および第2のクロックパルス信
号のエッジからずらした安定な期間に、前記第1の動作
電圧の立ち上がりエッジが発生するように、前記第1の
動作電圧を生成するものとする。
【0020】また、請求項9の発明では、データキャリ
ア装置との間で第1および第2の接点を介してデータ通
信を行うコントロール装置であって、当該コントロール
装置は、送信信号に応じて変化させた動作電圧を生成
し、前記動作電圧によって動作する第1のクロックパル
ス信号およびこれを反転させた第2のクロックパルス信
号を生成し、前記第1および第2のクロックパルス信号
を前記第1および第2の接点にそれぞれ供給するもので
あり、前記第1および第2のクロックパルス信号のエッ
ジからずらした安定な期間に、前記動作電圧の立ち上が
りエッジが発生するように、前記動作電圧を生成するも
のとする。
【0021】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照して説明する。
【0022】(第1の実施形態)図1は、本発明の第1
の実施形態におけるデータ通信システムの構成を示す。
本実施形態におけるデータ通信システムは、コントロー
ル装置1と、データキャリア装置2とを備え、コントロ
ール装置1とデータキャリア装置2とが、第1および第
2の接点A,Bを介して接続された構成になっている。
【0023】コントロール装置1は、電力を供給する電
源11と、第1のクロックパルス信号CKおよびこれを
反転させた第2のクロックパルス信号ICKを生成して
第1および第2の接点A,Bにそれぞれ供給するクロッ
ク発生回路12と、電源11の電圧を変換してクロック
発生回路12に第1の動作電圧Voutとして供給する
電圧レベル発生回路13と、電圧レベル発生回路13が
生成する第1の動作電圧Voutを第1の送信信号TS
1に応じて変化させる第1の送信回路14と、第2の接
点Bにおける電圧振幅の変化を第1の受信信号RS1と
して検出する第1の信号検出回路15とを備えている。
【0024】クロック発生回路12は、直列に接続され
た2段のインバータによって構成されており、第1のイ
ンバータ12aからは与えられた動作クロックCK1と
同相の第1のクロックパルス信号CKを出力し、第2の
インバータ12bからは動作クロックCK1と逆相の第
2のクロックパルス信号ICKを出力する。
【0025】電圧レベル発生回路13は、電源11の電
圧を分圧するための抵抗R1,R2を有し、抵抗R1と
R2との間の電圧を第1の動作電圧Voutとして出力
する。この第1の動作電圧Voutは、インバータ12
a,12bの電力供給端子にそれぞれ供給され、第1お
よび第2のクロックパルス信号信号CK,ICKの振幅
を変化させる。
【0026】第1の送信回路14は、本発明の送信回路
に相当するものであり、スイッチング素子としてMOS
トランジスタ14aおよびエッジ発生タイミング調整機
14bを有する。エッジ発生タイミング調整機構14
bは、本発明の送信信号に相当する第1の送信信号TS
1を入力し、エッジの発生タイミングをずらした信号を
MOSトランジスタ14aのゲートに供給する。また、
MOSトランジスタ14aのソースは電圧レベル発生回
路13の抵抗R2と、ドレインは基準電位GNDとそれ
ぞれ接続される。MOSトランジスタ14aは、ゲート
に入力した信号に応じて電圧レベル発生回路13が出力
する第1の動作電圧Voutを決定する。
【0027】第1の信号検出回路15は、接点Bに接続
されており、データキャリア装置2から送られる信号を
検出する。この信号は第2のクロックパルス信号ICK
に重畳される。
【0028】データキャリア装置2は、第1および第2
の接点A,B間の電圧を整流する整流回路21と、第1
および第2の接点A,Bに供給された第1および第2の
クロックパルス信号CK,ICKの振幅の変化を第2の
受信信号RS2として検出する第2の信号検出回路22
と、第1および第2の接点A,B間のインピーダンスを
第2の送信信号TS2に応じて変化させる第2の送信回
路23と、第1の接点Aの信号から、データキャリア装
置2の動作クロックCK2を生成するクロック検出回路
24とを備えている。
【0029】整流回路21は、コントロール装置1から
第1および第2のクロックパルス信号CK,ICKが送
信された第1および第2の接点A,B間の電圧に対して
全波整流をし、データキャリア装置2の第2の動作電圧
Vinを生成する。
【0030】第2の信号検出回路22は、本発明の信号
検出回路に相当するものであり、整流回路21によって
生成された第2の動作電圧Vinに重畳された信号成分
を抽出し、本発明の受信信号に相当する第2の受信信号
RS2として出力する。
【0031】第2の送信回路23は、第1および第2の
接点A,B間に直列に接続された抵抗23aとスイッチ
ング素子23bとを有する。第2の送信信号TS2によ
ってスイッチング素子23bの導通・非導通を切り替え
ることにより、第1および第2の接点A,B間のインピ
ーダンスを変化させる。このインピーダンスの変化によ
って、コントロール装置1にデータを伝送する。
【0032】クロック検出回路24は、第1の接点Aに
印加された電圧を入力とするインバータ24aを有し、
コントロール装置1から出力されたクロックパルス信号
CKを検出し、データキャリア装置2の動作クロックC
K2として出力する。
【0033】上記のとおりに構成されたデータ通信シス
テムにおけるコントロール装置1からデータキャリア装
置2へのデータ伝送について、図2のタイミングチャー
トを用いて詳しく説明する。
【0034】第1の送信回路14は、動作クロックCK
1と同期した第1の送信信号TS1を入力する(図2
(a)(b))。第1の送信回路14のエッジ発生タイ
ミング調整機構14bは、第1の送信信号TS1のエッ
ジを動作クロックCK1のエッジからずらして、MOS
トランジスタ14aのゲート電圧を印加する。この結
果、第1の動作電圧Voutは、動作クロックCK1と
はエッジの発生タイミングがずれたものとなる(図2
(c))。なお、第1の送信信号TS1のエッジの発生
タイミングをずらす幅は、第1および第2のクロックパ
ルス信号CK,ICK間でスキューAが発生している期
間よりも長くとるようにする。
【0035】クロック発生回路12によって生成される
第1および第2のクロックパルス信号CK,ICKの振
幅は、第1の動作電圧Voutが低電位のときは小さ
く、高電位のときは大きくなる(図2(d)(e))。
第1の動作電圧Voutのエッジの発生タイミングは、
第1および第2のクロックパルス信号CK,ICK間の
スキューAの期間からずらされているので、第1の動作
電圧Voutのエッジに応じた電圧の変化は、第1およ
び第2のクロックパルス信号CK,ICKのいずれか一
方に、そのクロックパルス信号の電圧レベルが安定して
いる部分に現れるようになる。図2(d)では、第2の
クロックパルス信号ICK側に第1の動作電圧Vout
のエッジに応じた電圧の変化が現れている。
【0036】データキャリア装置2は、上記のように生
成された第1および第2のクロックパルス信号CK,I
CKを整流回路21において整流し、第2の動作電圧V
inを得る。こうして生成された第2の動作電圧Vin
の変化に鈍りは生じていない(図2(f))。
【0037】次に、第2の信号検出回路22によって、
第2の動作電圧Vinに重畳されたデータが抽出される
様子を説明する。
【0038】図3は、第2の信号検出回路22の構成を
示す。第2の信号検出回路22は、低域通過フィルタ2
21と、高域通過フィルタ222と、コンパレータ22
3と、Dフリップフロップ224とを備えている。
【0039】まず、第2の動作電圧Vinは、低域通過
フィルタ221に入力されて、ノイズ(たとえば、第1
および第2のクロックパルス信号CK,ICK間のスキ
ューAによる電圧の落ち込み部分など)が除去される。
次に、低域通過フィルタ221を通過した信号は、高域
通過フィルタ222に入力され、直流成分が除去される
とともにエッジの検出が行われる。その後、高域通過フ
ィルタ222を通過した信号はヒステリシス付きのコン
パレータ223に入力される。図2(g)は、高域通過
フィルタ222を通過した信号、ならびにコンパレータ
223の設定電圧およびヒステリシスレベルを示す。コ
ンパレータ223によって、所定の高い(または低い)
ヒステリシスレベルを超えた信号が、論理レベル“H”
(または“L”)として抽出される(図2(h))。最
後に、コンパレータ223の出力がDフリップフロップ
224に入力され、クロック検出回路24によって生成
された動作クロックCK2の立ち下がりに同期して、第
2の受信信号RS2として出力される(図2(i)
(j))。
【0040】以上、本実施形態によると、第2の動作電
圧Vinの変化に鈍りが生じないため、第2の動作電圧
Vinに重畳されたデータを正確に抽出することができ
る。また、第2の動作電圧Vinのエッジを検出するこ
とにより、データの抽出が容易になる。さらに、第1お
よび第2のクロックパルス信号CK,ICKのいずれか
一方に第1の動作電圧Voutのエッジに応じた電圧の
変化が現れるため、この一方のクロックパルス信号のみ
からデータを抽出することができる。したがって、整流
回路21を半波整流器で構成することも可能である。整
流回路21を半波整流器で構成することにより、構成部
品数をより少なくすることができ、データキャリア装置
2をさらに小型化することができる。
【0041】なお、本実施形態では第1の送信信号TS
1と動作クロックCK1の比を1:1として説明した
が、この比が1:N(Nは2以上の整数)であっても、
本実施形態と同様の効果が得られる。
【0042】(第2の実施形態)本発明の第2の実施形
態におけるデータ通信システムの構成は、第1の実施形
態と同様であるため説明を省略し、ここでは、本実施形
態におけるコントロール装置からデータキャリア装置へ
のデータ伝送について、図4のタイミングチャートを用
いて、以下に詳しく説明する。なお、以下の説明中、図
1に付した符号で、本実施形態におけるデータ通信シス
テムの構成要素を参照する。
【0043】第1の送信回路14は、動作クロックCK
1と同期した第1の送信信号TS1を入力する(図4
(a)(b))。第1の送信回路14のエッジ発生タイ
ミング調整機構14bは、第1の送信信号TS1のエッ
ジを動作クロックCK1のエッジからずらして、MOS
トランジスタ14aのゲート電圧を印加する。ただし、
立ち上がりのエッジは動作クロックCK1が高電位レベ
ルにあるときに、立ち下がりエッジは動作クロックCK
1が低電位レベルにそれぞれ発生するようにずらす。こ
の結果、第1の動作電圧Voutは、動作クロックCK
1とはエッジの発生タイミングがずれたものとなる(図
4(c))。
【0044】また、第1の送信信号TS1の論理レベル
“H”および“L”にそれぞれ相当する第1の動作電圧
Voutのパルス幅に違いが生じている。図4(c)で
は、論理レベル“L”に相当するパルス幅が“H”に相
当するものよりも短くなっている。なお、第1の送信信
号TS1のエッジの発生タイミングをずらす幅は、第1
の実施形態の場合と同様に、第1および第2のクロック
パルス信号CK,ICK間でスキューAが発生している
期間よりも長くとるようにする。
【0045】クロック発生回路12によって生成される
第1および第2のクロックパルス信号CK,ICKの振
幅は、第1の動作電圧Voutが低電位のときは小さ
く、高電位のときは大きくなる(図4(d)(e))。
第1の動作電圧Voutのエッジの発生タイミングは、
第1および第2のクロックパルス信号CK,ICK間の
スキューAの期間からずらされているので、第1の動作
電圧Voutの立ち上がりエッジに応じた電圧の変化
は、第1および第2のクロックパルス信号CK,ICK
のいずれか一方の電圧レベルが安定している部分に現
れ、立ち下がりエッジに応じた電圧の変化は、他方の電
圧レベルが安定している部分に現れるようになる。図4
(d)(e)では、第1のクロックパルス信号CK側に
第1の動作電圧Voutの立ち上がりエッジに応じた電
圧の変化が、第2のクロックパルス信号ICK側に立ち
下がりエッジに応じた電圧の変化がそれぞれ現れてい
る。
【0046】データキャリア装置2は、上記のように生
成された第1および第2のクロックパルス信号CK,I
CKを整流回路21において整流し、第2の動作電圧V
inを得る。こうして生成された第2の動作電圧Vin
の変化に鈍りは生じていない(図4(f))。
【0047】次に、第2の信号検出回路22によって、
第2の動作電圧Vinに重畳されたデータが抽出される
様子を説明する。なお、本実施形態における第2の信号
検出回路22の構成は図3と同様であるので説明を省略
し、図3に付した符号で、第2の信号検出回路22の構
成要素を参照する。
【0048】まず、第2の動作電圧Vinは、低域通過
フィルタ221に入力されて、ノイズ(たとえば、第1
および第2のクロックパルス信号CK,ICK間のスキ
ューAによる電圧の落ち込み部分など)が除去される。
次に、低域通過フィルタ221を通過した信号は、高域
通過フィルタ222に入力され、直流成分が除去される
とともにエッジの検出が行われる。その後、高域通過フ
ィルタ222を通過した信号はヒステリシス付きのコン
パレータ223に入力される。図4(g)は、高域通過
フィルタ222を通過した信号、ならびにコンパレータ
223の設定電圧およびヒステリシスレベルを示す。コ
ンパレータ223によって、所定の高い(または低い)
ヒステリシスレベルを超えた信号が、論理レベル“H”
(または“L”)として抽出される(図4(h))。最
後に、コンパレータ223の出力がDフリップフロップ
224に入力され、クロック検出回路24によって生成
された動作クロックCK2の立ち下がりに同期して、第
2の受信信号RS2として出力される(図4(i)
(j))。
【0049】以上、本実施形態によると、第2の動作電
圧Vinの変化に鈍りが生じないため、第2の動作電圧
Vinに重畳されたデータを正確に抽出することができ
る。また、第2の動作電圧Vinのエッジを検出するこ
とにより、データの抽出が容易になる。さらに、第1の
送信信号TS1の論理レベルが“L”のときの第1の動
作電圧Voutのパルス幅を“H”のときのものより短
くしているため、論理レベルが“L”のときに電圧レベ
ル発生回路13における抵抗R2を流れる電流を削減す
ることができ、装置全体の低消費電力化を実現できる。
【0050】なお、電圧レベル発生回路13および第1
の送信回路14が、第1の送信信号TS1の論理レベル
が“H”のときの方が“L”のときよりも消費電力が大
きくなるような構成になっている場合、上記説明とは逆
に、第1の動作電圧Voutの“H”のパルス幅を
“L”のものより短くすることにより、装置全体の消費
電力を低減することができる。
【0051】また、本実施形態では第1の送信信号TS
1と動作クロックCK1の比を1:1として説明した
が、この比が1:N(Nは2以上の整数)であっても、
本実施形態と同様の効果が得られる。
【0052】(第3の実施形態)本発明の第3の実施形
態におけるデータ通信システムの構成は、第1の実施形
態とは異なる第2の信号検出回路22Aが設けられてい
ること以外に関して、第1の実施形態と同様であるため
説明を省略する。第2の信号検出回路22Aについては
後ほど説明することにして、ここでは、本実施形態にお
けるコントロール装置からデータキャリア装置へのデー
タ伝送について、図5のタイミングチャートを用いて、
以下に詳しく説明する。なお、説明中、図1に付した符
号で、本実施形態におけるデータ通信システムの構成要
素を参照する。
【0053】第1の送信回路14は、動作クロックCK
1と同期した第1の送信信号TS1を入力する(図5
(a)(b))。第1の送信回路14のエッジ発生タイ
ミング調整機構14bは、第1の送信信号TS1のエッ
ジを動作クロックCK1のエッジからずらして、MOS
トランジスタ14aのゲート電圧を印加する。ただし、
立ち上がりおよび立ち下がりエッジとも、動作クロック
CK1の1周期内で、動作クロックCK1の電位レベル
が安定しているときに発生するようにずらす。この結
果、動作電圧Voutは、動作クロックCK1とはエッ
ジの発生タイミングがずれたものとなる(図5
(c))。
【0054】また、第2の実施形態の場合と比べて、第
1の送信信号TS1の論理レベル“H”および“L”を
表す第1の動作電圧Voutのパルス幅に一段と大きな
違いが生じている。図5(c)では、論理レベル“L”
に相当するパルス幅が“H”に相当するものよりも短く
なっている。なお、第1の送信信号TS1のエッジの発
生タイミングをずらす幅は、第1および第2の実施形態
の場合と同様に、第1および第2のクロックパルス信号
CK,ICK間でスキューAが発生している期間よりも
長くとるようにする。
【0055】クロック発生回路12によって生成される
第1および第2のクロックパルス信号CK,ICKの振
幅は、第1の動作電圧Voutが低電位のときは小さ
く、高電位のときは大きくなる(図5(d)(e))。
第1の動作電圧Voutのエッジの発生タイミングは、
第1および第2のクロックパルス信号CK,ICK間の
スキューAの期間からずらされているので、第1の動作
電圧Voutのエッジに応じた電圧の変化は、第1およ
び第2のクロックパルス信号CK,ICKのいずれか一
方に、そのクロックパルス信号の電圧レベルが安定して
いる部分に現れるようになる。図5(d)では、第2の
クロックパルス信号ICK側に第1の動作電圧Vout
のエッジに応じた電圧の変化が現れている。
【0056】データキャリア装置2は、上記のように生
成された第1および第2のクロックパルス信号CK,I
CKを整流回路21において整流し、第2の動作電圧V
inを得る。こうして生成された第2の動作電圧Vin
の変化に鈍りは生じていない(図5(f))。
【0057】次に、第2の信号検出回路22Aによっ
て、第2の動作電圧Vinに重畳されたデータが抽出さ
れる様子を説明する。
【0058】図6は、第2の信号検出回路22Aの構成
を示す。第2の信号検出回路22Aは、低域通過フィル
タ221と、高域通過フィルタ222と、コンパレータ
223と、Dフリップフロップ224と、非同期リセッ
ト付きDフリップフロップ225とを備えている。
【0059】まず、第2の動作電圧Vinは、低域通過
フィルタ221に入力されて、ノイズ(たとえば、第1
および第2のクロックパルス信号CK,ICK間のスキ
ューAによる電圧の落ち込み部分など)が除去される。
次に、低域通過フィルタ221を通過した信号は、高域
通過フィルタ222に入力され、直流成分が除去される
とともにエッジの検出が行われる。その後、高域通過フ
ィルタ222を通過した信号はヒステリシス付きのコン
パレータ223に入力される。図5(g)は、高域通過
フィルタ222を通過した信号、ならびにコンパレータ
223における設定電圧およびヒステリシスレベルを示
す。所定の高い(または低い)ヒステリシスレベルを超
えたものが、論理レベル“H”(または“L”)として
抽出される(図5(h))。コンパレータ223の出力
は、非同期リセット付きDフリップフロップ225に出
力される。
【0060】非同期リセット付きDフリップフロップ2
25には、常時、論理レベル“H”の信号が入力されて
おり、コンパレータ223の出力はリセット信号として
入力される。このため、コンパレータ223の出力が論
理レベル“L”の場合、非同期リセット付きDフリップ
フロップ225は論理レベル“L”の状態を保持し、
“H”の場合、クロック検出回路24によって生成され
た動作クロックCK2の立ち上がりに同期して、非同期
リセット付きDフリップフロップ225の出力は論理レ
ベル“H”となる(図5(i)(j))。最後に、非同
期リセット付きDフリップフロップ225の出力がDフ
リップフロップ224に入力され、動作クロックCK2
の立ち下がりに同期して、第2の受信信号RS2として
出力される(図5(k))。
【0061】以上、本実施形態によると、第2の動作電
圧Vinの変化に鈍りが生じないため、第2の動作電圧
Vinに重畳されたデータを正確に抽出することができ
る。また、第2の動作電圧Vinのエッジを検出するこ
とにより、データの抽出が容易になる。さらに、第1の
送信信号TS1の論理レベルが“L”のときの第1の動
作電圧Voutのパルス幅を、第2の実施形態の場合よ
りもさらに短くしているため、装置全体のさらなる低消
費電力化を実現できる。
【0062】なお、電圧レベル発生回路13および第1
の送信回路14が、第1の送信信号TS1の論理レベル
が“H”のときの方が“L”のときよりも消費電力が大
きくなるような構成になっている場合、上記説明とは逆
に、第1の動作電圧Voutの“H”のパルス幅を
“L”のものより短くすることにより、装置全体の消費
電力を低減することができる。
【0063】以上、本発明のさまざまな実施形態につい
て説明した。上記の説明では、第1の動作電圧Vout
は、第1の送信信号TS1の論理レベルが“L”(また
は“H”)のときは低電位(または高電位)であるとし
たが、これと逆になるように装置を構成してもよい。ま
た、第1の送信回路14が、第1の送信信号TS1にお
けるエッジの発生タイミングを調整するエッジ発生タイ
ミング調整機構14bを備えているとしたが、この機構
は、別の構成要素に有せられるようにしてもよい。たと
えば、電圧レベル発生回路13がエッジ発生タイミング
調整機構14bを有して、第1および第2のクロックパ
ルス信号CK,ICKのスキューAとずらした第1の動
作電圧Voutを生成することも可能である。また、逆
に、第1および第2のクロックパルス信号CK,ICK
を生成する動作クロックCK1をずらすようにしてもよ
いし、第1の送信回路14はエッジの発生タイミングが
初めからずらされている第1の送信信号TS1を入力す
るようにしてもよい。
【0064】そして、望ましくは、第1および第2のク
ロックパルス信号CK,ICK間に生じるスキューの期
間と、第1の動作電圧Voutの立ち下がりエッジの発
生タイミングとも重ならないようにする。これは、スキ
ューによるデータキャリア装置2の第2の動作電圧Vi
nの落ち込みと、第1の動作電圧Voutの立ち下がり
が重なることにより、第2の動作電圧Vinがデータキ
ャリア装置2の最小動作電圧を下回ることを避けるため
である。
【0065】
【発明の効果】以上、本発明によると、データ通信シス
テムにおいて、コントロール装置からデータキャリア装
置に伝送されるデータを、正確かつ容易に抽出すること
ができるようになる。さらに、データ通信システムにお
ける消費電力を低減することができる。
【図面の簡単な説明】
【図1】本発明のデータ通信システムの構成図である。
【図2】第1の実施形態における動作を示すタイミング
チャートである。
【図3】第1および第2の実施形態における第2の信号
検出回路22の構成図である。
【図4】第2の実施形態における動作を示すタイミング
チャートである。
【図5】第3の実施形態における動作を示すタイミング
チャートである。
【図6】第3の実施形態における第2の信号検出回路2
2Aの構成図である。
【図7】従来のデータ通信システムにおける動作を示す
タイミングチャートである。
【符号の説明】
1 コントロール装置 2 データキャリア装置 11 電源 12 クロック発生回路 13 電圧レベル発生回路 14 コントロール装置に備えられた送信回路 21 整流回路 22、22A データキャリア装置に備えられた信号検
出回路 24 クロック検出回路 221 低域通過フィルタ 222 高域通過フィルタ 223 コンパレータ 224 フリップフロップ A 第1の接点 B 第2の接点 CK 第1のクロックパルス信号 ICK 第2のクロックパルス信号 CK1 コントロール装置の動作クロック CK2 データキャリア装置の動作クロック Vout 第1の動作電圧 Vin 第2の動作電圧 TS1 コントロール装置からデータキャリア装置に
伝送される送信信号 RS2 データキャリア装置がコントロール装置から
受信した受信信号
フロントページの続き (56)参考文献 特開 昭55−163934(JP,A) 特開 昭55−110398(JP,A) 特開 平6−113364(JP,A) 特開2003−69653(JP,A) 特開 昭56−43853(JP,A) 特開 昭50−134508(JP,A) 実開 昭62−112236(JP,U) 実開 昭60−150828(JP,U) (58)調査した分野(Int.Cl.7,DB名) H04L 25/02 H04B 3/50 H04L 7/04

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 コントロール装置とデータキャリア装置
    とが、第1および第2の接点を介してデータ通信を行う
    システムであって、 前記コントロール装置は、 電力を供給する電源と、 第1のクロックパルス信号およびこれを反転させた第2
    のクロックパルス信号を生成し、前記第1および第2の
    接点にそれぞれ供給するクロック発生回路と、 前記電源の電圧を変換し、前記クロック発生回路に第1
    の動作電圧として供給する電圧レベル発生回路と、 前記電圧レベル発生回路が生成する第1の動作電圧を、
    送信信号に応じて変化させる送信回路とを備えたもので
    あり、 前記データキャリア装置は、 前記第1および第2の接点間の電圧を整流し、当該デー
    タキャリア装置に第2の動作電圧として供給する整流回
    路と、 前記整流回路によって整流された第2の動作電圧の変化
    を、受信信号として検出する信号検出回路と、 前記第1および第2の接点に供給された前記第1および
    第2のクロックパルス信号の少なくとも一方から、動作
    クロックを生成するクロック検出回路とを備えたもので
    あり、 前記送信回路は、 前記第1および第2のクロックパルス信号のエッジから
    ずらした安定な期間に、前記クロック発生回路に供給さ
    れる第1の動作電圧の立ち上がりエッジが発生するよう
    に、前記第1の動作電圧を送信信号に応じて変化させる
    ものであることを特徴とするデータ通信システム。
  2. 【請求項2】 請求項1記載のデータ通信システムにお
    いて、 前記送信回路は、 前記第1の動作電圧の立ち上がりおよび立ち下がりエッ
    ジに応じた電圧の変化が前記第1および第2のクロック
    パルス信号のいずれか一方に現れるように、前記第1の
    動作電圧を送信信号に応じて変化させるものであること
    を特徴とするデータ通信システム。
  3. 【請求項3】 請求項1記載のデータ通信システムにお
    いて、 前記送信回路は、 前記第1の動作電圧の立ち上がりエッジに応じた電圧の
    変化が前記第1および第2のクロックパルス信号のいず
    れか一方に現れ、立ち下がりエッジに応じた電圧の変化
    が他方に現れるように、前記第1の動作電圧を送信信号
    に応じて変化させるものであることを特徴とするデータ
    通信システム。
  4. 【請求項4】 請求項1記載のデータ通信システムにお
    いて、 前記送信回路は、 前記第1の動作電圧において、論理レベル“H”を表す
    電位の期間と論理レベル“L”を表す電位の期間とに差
    をつけて、前記第1の動作電圧を送信信号に応じて変化
    させるものであることを特徴とするデータ通信システ
    ム。
  5. 【請求項5】 請求項1記載のデータ通信システムにお
    いて、 前記信号検出回路は、 前記第2の動作電圧の変化として、前記第2の動作電圧
    のエッジを検出する高域通過フィルタを備えたものであ
    ることを特徴とするデータ通信システム。
  6. 【請求項6】 コントロール装置とデータキャリア装置
    とが、第1および第2の接点を介してデータ通信を行う
    システムであって、 前記コントロール装置は、 電力を供給する電源と、 クロックパルス信号を生成し、前記第1および第2の接
    点の少なくとも一方に供給するクロック発生回路と、 前記電源の電圧を変換し、前記クロック発生回路に第1
    の動作電圧として供給する電圧レベル発生回路と、 前記電圧レベル発生回路が生成する第1の動作電圧を、
    送信信号に応じて変化させる送信回路とを備えたもので
    あり、 前記データキャリア装置は、 前記第1および第2の接点間の電圧を整流し、当該デー
    タキャリア装置に第2の動作電圧として供給する整流回
    路と、 前記整流回路によって整流された第2の動作電圧の変化
    を、受信信号として検出する信号検出回路と、 前記第1および第2の接点の少なくとも一方に供給され
    たクロックパルス信号から、動作クロックを生成するク
    ロック検出回路とを備えたものであり、 前記信号検出回路は、 前記整流回路によって整流された第2の動作電圧の変化
    として、前記第2の動作電圧のエッジを検出する高域通
    過フィルタを備えたものであることを特徴とするデータ
    通信システム。
  7. 【請求項7】 請求項6記載のデータ通信システムにお
    いて、 前記信号検出回路は、 前記第2の動作電圧に含まれるノイズを除去する低域通
    過フィルタと、 前記高域通過フィルタを通過した信号のレベルと所定の
    レベルとを比較するコンパレータと、 前記コンパレータの比較結果を入力し、前記クロック検
    出回路によって生成された動作クロックに同期させた信
    号を、前記受信信号として検出するフリップフロップと
    を備えたものであり、 前記高域通過フィルタは、 前記低域通過フィルタを通過した信号を入力するもので
    あることを特徴とするデータ通信システム。
  8. 【請求項8】ントロール装置とデータキャリア装置
    とが、第1および第2の接点を介してデータ通信を行う
    システムであって、 前記コントロール装置は、 電源の電圧を送信信号に応じて変化させた第1の動作電
    圧を生成し、 前記第1の動作電圧を動作電圧とする第1のクロックパ
    ルス信号およびこれを反転させた第2のクロックパルス
    信号を生成し、 前記第1および第2のクロックパルス信号を前記第1お
    よび第2の接点にそれぞれ供給するものであり、 前記データキャリア装置は、 前記第1および第2の接点間の電圧を整流して当該デー
    タキャリア装置の動作電圧として第2の動作電圧を生成
    し、 前記第2の動作電圧の変化を受信信号として検出するも
    のであり、 前記コントロール装置は、 前記第1および第2のクロックパルス信号のエッジから
    ずらした安定な期間に、前記第1の動作電圧の立ち上が
    りエッジが発生するように、前記第1の動作電圧を生成
    することを特徴とするデータ通信システム。
  9. 【請求項9】ータキャリア装置との間で、第1およ
    び第2の接点を介してデータ通信を行うコントロール装
    置であって、 当該コントロール装置は、 送信信号に応じて変化させた動作電圧を生成し、 前記動作電圧によって動作する第1のクロックパルス信
    号およびこれを反転させた第2のクロックパルス信号を
    生成し、 前記第1および第2のクロックパルス信号を前記第1お
    よび第2の接点にそれぞれ供給するものであり、 前記第1および第2のクロックパルス信号のエッジから
    ずらした安定な期間に、前記動作電圧の立ち上がりエッ
    ジが発生するように、前記動作電圧を生成することを特
    徴とするコントロール装置。
JP2001366480A 2001-08-24 2001-11-30 データ通信システムおよびコントロール装置 Expired - Fee Related JP3523636B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001366480A JP3523636B2 (ja) 2001-11-30 2001-11-30 データ通信システムおよびコントロール装置
US10/223,346 US7113547B2 (en) 2001-08-24 2002-08-20 Data communication system, controller device and data communication method
EP02018246A EP1289214A3 (en) 2001-08-24 2002-08-21 Data communication system, controller device and data communication method
KR1020020050275A KR20030017432A (ko) 2001-08-24 2002-08-24 데이터 통신 시스템, 제어장치 및 데이터 통신방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001366480A JP3523636B2 (ja) 2001-11-30 2001-11-30 データ通信システムおよびコントロール装置

Publications (2)

Publication Number Publication Date
JP2003169002A JP2003169002A (ja) 2003-06-13
JP3523636B2 true JP3523636B2 (ja) 2004-04-26

Family

ID=19176370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001366480A Expired - Fee Related JP3523636B2 (ja) 2001-08-24 2001-11-30 データ通信システムおよびコントロール装置

Country Status (1)

Country Link
JP (1) JP3523636B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4533113B2 (ja) * 2004-11-30 2010-09-01 キヤノン株式会社 データ通信装置及びデータ通信方法
US11368277B1 (en) * 2021-04-21 2022-06-21 Apple Inc. Accurate sign change for radio frequency transmitters

Also Published As

Publication number Publication date
JP2003169002A (ja) 2003-06-13

Similar Documents

Publication Publication Date Title
JP4955781B2 (ja) データ通信システムの高速パワーアップ
US20080205559A1 (en) Template pulse generating circuit, communication device, and communication method
US7113547B2 (en) Data communication system, controller device and data communication method
JPH0877318A (ja) 非接触式情報記録媒体
JP4263023B2 (ja) 2線式データ通信方法、システム、コントロール装置およびデータ記憶装置
US6314151B1 (en) Phase comparator operable at half frequency of input signal
JP3519708B2 (ja) データ通信システム
JP3523636B2 (ja) データ通信システムおよびコントロール装置
US20060133558A1 (en) Mechanism to aid a phase interpolator in recovering a clock signal
JP4622722B2 (ja) 受信機および無線通信システム
US20030048119A1 (en) Apparatus and method for delay matching of full and divided clock signals
JP4430117B2 (ja) データ記憶装置
JP2001203585A (ja) パラレル−シリアル変換回路
JPH1168861A (ja) 同時双方向送受信方法および同時双方向送受信回路
US7400874B2 (en) Integrated circuit comprising a clock-signal generator, smart card comprising an integrated circuit of this kind and associated method for the generation of clock signals
JPH05135226A (ja) 非接触型情報媒体
JP3361002B2 (ja) データ伝送装置
JPH10200586A (ja) データ信号伝送方法および半導体装置の信号入力回路
JP2002542663A (ja) 公衆電話網に接続された機器の同期装置
JP2950351B2 (ja) パルス信号発生回路
JP4760407B2 (ja) 分散型電源システム
JP2006165708A (ja) データ通信回路
JP2004147179A (ja) 2線式通信用回路
JP2003208583A (ja) 接触式データキャリア
JP2006173707A (ja) データ通信回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040206

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees