JP3523057B2

JP3523057B2 - 固体撮像装置

Info

Publication number: JP3523057B2
Application number: JP08738498A
Authority: JP
Inventors: 久典井原; 郁子井上; 浩史山下; 信男中村; 鉄也山口; 秀俊野崎
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-03-31
Filing date: 1998-03-31
Publication date: 2004-04-26
Anticipated expiration: 2018-03-31
Also published as: JPH11284167A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＯＳ型の固体撮
像装置に関するものである。

【０００２】

【従来の技術】ＭＯＳ型個体撮像素子（ＭＯＳイメージ
センサ）は、微細化が可能であり、また、単一電源で駆
動できる、撮像部や周辺回路を含め、全てをＭＯＳプロ
セスで作製できて、１つの集積回路としてチップを構成
できるなどの利点から、近年、注目を集めている。

【０００３】そして、画素の内部に増幅機能を有する増
幅型ＭＯＳイメージセンサに関する数々の技術が提案さ
れており、かかる増幅型ＭＯＳセンサは、高画質の追求
に応えるための画素数の増加やイメージサイズの縮小に
よる画素サイズの縮小に適したものとして期待されてい
る。

【０００４】増幅型ＭＯＳイメージセンサは、特に、Ｃ
ＣＤイメージセンサに比べて低消費電力で、センサ部分
と同じＣＭＯＳプロセスを使う他の周辺回路との統合が
容易であることからも非常に期待されている。

【０００５】ここで、図９に従来技術に係る増幅型ＭＯ
Ｓイメージセンサの概略的なデバイス構造を示す。すな
わち、図は各画素を構成するセル部分を拡大した平面図
であり、図に示すように、各画素を構成するセルは、同
一半導体基板Ｓｕｂ上に、光電変換素子ＰＤとトランジ
スタＴｒ１，Ｔｒ２，〜とが並設された構成がとられて
いる。そして、光電変換素子ＰＤによる光電変換により
発生した信号電荷で信号電荷蓄積部を構成するトランジ
スタＴｒ１に電位を与え、その電位により画素内部の増
幅トランジスタＴｒ２を変調することで画素内部に増幅
機能を持たせている。そして、増幅トランジスタＴｒ２
で増幅した信号は水平アドレス線Ｌｈを介して読み出さ
れ、その画素での画像信号となる。セルは複数個がマト
リックス状（行列２次元状）に整然と配列されて構成さ
れる。

【０００６】ところが、この種のイメージセンサにあっ
ては、次のような問題があった。すなわち、この種の増
幅型ＭＯＳイメージセンサにおける１つの付加価値を増
す技術的トレンドは、画素数を増やすことによって高精
細画質を得るための高精細化であり、従って、画素の微
細化である。

【０００７】しかし、この増幅型ＭＯＳイメージセンサ
の高精細化を実現するためには、光電変換素子であるホ
トダイオードの微細化、すなわち、画素を構成するホト
ダイオードを小さくするばかりでなく、その周辺の回路
を構成しているＭＯＳトランジスタ自体も小さくしなけ
れば、増幅型ＭＯＳイメージセンサの高精細化は実現さ
れない。ＭＯＳトランジスタに関して述べると、サイズ
が小さくなっても、元のサイズのトランジスタと同様な
特性を得るためには、ドレイン領域の不純物分布を低濃
度化するＬＤＤ（lightly doped drain ）構造がＭＯＳ
トランジスタに対して必要になることが、知られてい
る。

【０００８】ここで、高精細化が進む以前に採用された
ＬＤＤ構造を持たない従来のＭＯＳトランジスタＴｒお
よびホトダイオードＰＤの構造を図１０（ａ）に、ま
た、高精細化がある程度進んでＬＤＤ構造を取り入れた
従来のＭＯＳトランジスタＴｒおよびホトダイオードＰ
Ｄの構造を図１０（ｂ）に示す。

【０００９】すなわち、前者はｐ型半導体基板Ｓｕｂに
ホトダイオードＰＤを構成するｎ+領域を形成し、ま
た、ホトダイオードＰＤのｎ+ 領域から少し離してｎ+
領域を形成してＭＯＳトランジスタＴｒのドレインＤと
し、ホトダイオードＰＤのｎ+層をソースＳとし、絶縁
層を介してこれらの間にゲート電極Ｇを形成してとＭＯ
ＳトランジスタＴｒを得る。ホトダイオードＰＤの発生
した電荷は、ゲート電極Ｇ下のチャネル領域を通ってド
レインＳ側に流れることになるが、画素を微細化するこ
とによりこの電荷はソースＳ‐ドレインＤ間の下部領域
すなわち、半導体基板Ｓｕｂ側により近い部分を通り抜
けてリークするようになるので、これを抑制するため
に、各ｎ+ 領域の外側にｎ型不純物濃度の低いｎ- 領域
を形成する。これが図１０（ａ）に示した構造である。

【００１０】しかし、この構造は微細化を目指す場合で
の増幅型ＭＯＳイメージセンサには、適用しても特性向
上やリーク抑制に対する効果がない。また、後者は、ｐ
型半導体基板ＳｕｂにホトダイオードＰＤを構成するｎ
+ 領域を形成し、また、ホトダイオードＰＤのｎ+ 領域
から少し離してｎ+ 領域を形成してＭＯＳトランジスタ
ＴｒのドレインＤとし、ホトダイオードＰＤのｎ+ 層を
ソースＳとし、絶縁層を介してこれらの間にゲート電極
Ｇを形成してとＭＯＳトランジスタＴｒを得る。ホトダ
イオードＰＤの発生した電荷は、ＭＯＳトランジスタの
ゲート電極Ｇに電圧を加えることで、ゲート電極Ｇ下の
チャネル領域を通ってドレインＳ側に流れることになる
が、画素を微細化することによりこの電荷はゲート電極
Ｇによる制御とは無関係にソースＳ‐ドレインＤ間の下
部領域すなわち、半導体基板Ｓｕｂ側により近い部分を
通り抜けてリークするようになるので、これを抑制する
ために、チャネル領域における各ｎ+ 領域の外側、ゲー
ト電極Ｇ下にｎ型不純物濃度の低いｎ- 領域を形成す
る。このｎ- 領域は最初に半導体基板Ｓｕｂに作り込ん
でおき、後からｎ型不純物を注入してｎ+ 領域を形成す
るため、マスクを用意するが、これがＳｉＮによるゲー
ト電極Ｇ脇のウオールスペーサである。このスペーサ上
方からｎ型不純物をイオン注入することでｎ+領域を形
成し、結果としてｎ＋領域の上部チャネル領域対向部分
に突き出すかたちでｎ- 領域が形成されることになる。
これが図１０（ｂ）に示したＬＤＤ構造である。

【００１１】このＬＤＤ構造によれば、ホトダイオード
ＰＤで発生した電荷は、ゲート電極Ｇに電圧を与えるこ
とによってホトダイオードＰＤ側におけるｎ- 領域から
ゲート電極Ｇ下のチャネル領域を通り、ドレインＤ側の
ｎ- 領域へ入り、更にドレインＤのｎ+ 領域へと流れる
ことになり、ソースＳ‐ドレインＤ間でこれらを構成す
るｎ+ 領域下部を直接抜けて通るリーク現象が生じなく
なる。

【００１２】従って、この構造は微細化を目指す場合で
の増幅型ＭＯＳイメージセンサに適用して、その特性向
上やリーク抑制に対する効果が期待できる。次に、従来
のＬＤＤ構造を作製するための工程を、図１１に示す簡
単なプロセスフローを参照して説明する。図１１（ａ）
に示すように、ゲート電極を形成した後、ｎ- 層形成の
ためにのイオン打ち込みを行い、次に図１１（ｂ）に示
すように、例えば、２００〜５００［ｎｍ］程度のＳｉ
Ｎの絶縁膜を堆積する。この堆積膜厚は、ゲート電極の
厚みに伴って変わり、一般的にはゲート電極の厚み以上
に設定される。

【００１３】この後、ＲＥＩによる異方性エッチングに
よってこの絶縁膜をエッチングすると、ゲート電極の側
面部のみに絶縁膜が残存する（図１１（ｃ））。このＳ
ｉＮの絶縁膜がオフセット領域を形成するためのサイド
ウオールスペーサとなる。サイドウオールスペーサを形
成した後は、図１１（ｄ）に示すように、従来型構造の
ＭＯＳトランジスタ作成と同じようにイオン打ち込みに
よってｎ+ 層を形成する。ＬＤＤ構造の場合には、ｎ-
層形成にはリン（Ｐ）、ｎ+ 層形成には、批素（Ａｓ）
のイオン打ち込みが通常よく用いられるが、同種の元素
を用いても構わない。

【００１４】このようにして、ＬＤＤ構造のＭＯＳトラ
ンジスタを形成するが、しかし、このような従来型ＬＤ
Ｄ構造を高精細化した増幅型ＭＯＳイメージセンサに採
用しようとしても、大きな問題に突き当たる。

【００１５】すなわち、ＬＤＤ構造を採用するには工程
上、どうしてもサイドウオールスペーサを形成すること
となり、このサイドウオールスペーサがＳｉＮで構成さ
れることから、Ｓｉ半導体基板との熱膨張率の違いによ
り、Ｓｉ半導体基板に応力を与えてしまうことになる。
そして、ＭＯＳイメージセンサはセルが非常に微細なる
が故に、微細な素子に過大な応力がかかることから、随
所にクラック（割れ）が生じるなど画像センサにとって
致命的な白傷が多発してしまうという問題があった。

【００１６】そして、ＬＤＤ構造が採用できないと、素
子が微細なだけに、ホトダイオードＰＤのリーク電流が
増加することが避けられず、これが為にダイナミックレ
ンジが低くなってしまう。

【００１７】

【発明が解決しようとする課題】このように、従来のＭ
ＯＳ型固体撮像装置においては、ホトダイオードとＭＯ
Ｓトランジスタをセル内に配置するが、微細化の影響な
く元の性能を発揮させるためには、ＭＯＳトランジスタ
はＬＤＤ構造を採用することが好ましい。しかし、隣接
配置する回路構成を採用するが、ホトダイオードのリー
クを抑えるために、ＬＤＤ構造をサイドウオールスペー
サをＳｉＮ（窒化シリコン）で形成するため、半導体基
板Ｓｕｂの熱膨張率が大きく異なることから、微細化し
た場合に、材料の熱応力の発生により随所にクラック
（割れ）が生じるなど画像センサにとって致命的な白傷
が多発してしまうという問題があった。

【００１８】従って、これを改善してＬＤＤ構造が採用
できるようにして、ＭＯＳイメージセンサの一層の微細
化を促進することができる技術の開発が嘱望されてい
る。そこで、この発明の目的とするところは、ＬＤＤ構
造を高精細のＭＯＳ型固体撮像装置に採用することがで
き、ダイナミックレンジの広い、かつ白傷の心配のない
高画質高精細なＭＯＳ型固体撮像装置を提供することに
ある。

【００１９】

【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成する。即ち本発明は、半導
体基板上にホトダイオードによる光電変換部と信号走査
回路を含む単位セルを行列二次元状に配置してなる撮像
領域と、この撮像領域の各セルからの信号を読み出す信
号線と、前記撮像領域と異なる領域に配置され、少なく
とも一部がＭＯＳトランジスタから構成された周辺回路
とを形成した固体撮像装置において、前記撮像領域の単
位セルは、光電変換部を構成するホトダイオードとこれ
に隣接するＭＯＳトランジスタを有すると共に、該ＭＯ
Ｓトランジスタはそのゲート電極に多結晶シリコンによ
るサイドウォールスペーサを用いて形成したＬＤＤ構造
を有することを特徴とする。

【００２０】また本発明は、半導体基板上にホトダイオ
ードによる光電変換部と信号走査回路を含む単位セルを
行列二次元状に配置してなる撮像領域と、この撮像領域
の各セルからの信号を読み出す信号線と、前記撮像領域
と異なる領域に配置され、少なくとも一部がＭＯＳトラ
ンジスタから構成された周辺回路とを形成した固体撮像
装置において、前記撮像領域の単位セルは、光電変換部
を構成するホトダイオードとこれに隣接するＭＯＳトラ
ンジスタを有すると共に、該ＭＯＳトランジスタはその
ゲート電極に多結晶シリコンによるサイドウォールスペ
ーサを用いて形成したＬＤＤ構造を有し、かつ最終的に
前記サイドウォールスペーサが除去されてなり、前記周
辺回路のＭＯＳトランジスタは、そのゲート電極に多結
晶シリコンによるサイドウォールスペーサを用いて形成
したＬＤＤ構造を有することを特徴とする。

【００２１】上述の構造を持つ本発明によれば、サイド
ウオールスペーサをPoly‐Ｓｉにすることにより、サイ
ドウオールスペーサによる応力の発生が抑えられる。ま
た、トランジスタのゲート電極にサイドウオールスペー
サがない構造にした場合には、ホトダイオード部分で
の、サイドウオールスペーサによる応力が発生しないと
いうメリットがある。

【００２２】これらの応力の低減や解消は、イオンイン
プランテーションによりホトダイオード部分のシリコン
の転位発生の限界応力が下がっていることから、ホトダ
イオードでの微小欠陥の発生を解消することにつなが
る。この点では、良く知られている固体撮像装置である
ＣＣＤイメージングデバイスでは、ホトダイオード部は
厚い酸化膜の下に形成されているので、上記のような応
力の影響を受けることは無かった。

【００２３】しかし、増幅型ＭＯＳセンサの場合、ＭＯ
Ｓトランジスタがホトダイオードに隣接して存在し、ホ
トダイオード上の酸化膜の厚みがゲートの酸化膜程度で
あるために、増幅型ＭＯＳイメージセンサは、サイドウ
オールスペーサによる応力の影響を受け易い。

【００２４】この点、上述した問題点とそれを解決する
本発明は、増幅型ＭＯＳイメージセンサ特有のものと言
える。そして、上述したホトダイオードＰＤ部分での微
小な欠陥の低減や撲減は、ホトダイオードＰＤのリーク
電流を低く抑圧することに効果があり、画像としては高
いダイナミックレンジの達成につながる。また、さらに
は、サイドウオールをなくす手段を用いることは、ゲー
トの寄生容量を下げることにつながることから、感度が
上昇するというメリットももたらす。

【００２５】

【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。図１は、本発明の一例としての実施形態
に係る増幅型固体撮像装置（増幅型ＭＯＳイメージセン
サ）の単位セルの構成を示す図である。なお、図１にお
いては、３単位セルの構成を示しており、１画素１単位
セル構成のＭＯＳ型固体撮像装置である。尚、同図にお
いては、３つの単位セルのみを示しているが、本実施の
形態のＭＯＳ型固体撮像装置の単位セルは多数、例え
ば、何万、何十万というオーダのものを２次元状に整然
と配置させて構成しているものとする。

【００２６】図１において、１は信号線、１０ａ、１０
ｂ、１０ｃはそれぞれ単位セルである。図１に示すよう
に、例えば、単位セル１０ａは、光を電荷に変換するホ
トダイオード５、このホトダイオード５に蓄積された電
荷を図示しない検出部に読み出すための読み出しトラン
ジスタ８、信号電荷を読み出すラインを選択するアドレ
ス容量９、ホトダイオード５の検出信号を増幅して信号
線１に出力する増幅トランジスタ４、検出部に蓄積され
た電荷をリセットするリセットトランジスタ６からな
る。

【００２７】ここで示したトランジスタ４，６，８がＭ
ＯＳトランジスタによって構成される。また、単位セル
１０ａについて説明したが、他の単位セル１０ｂ，１０
ｃ…についても同様な構成が採用されている。

【００２８】本実施形態の発明に於いては、ＭＯＳトラ
ンジスタ４，６，８はＬＤＤ構造であり、ゲート電極に
はサイドウオールスペーサＳｗｓが形成されているが、
ゲート電極のサイドウオールスペーサには材料としてPo
ly‐Ｓｉ（多結晶シリコン）を用いるようにした。つま
り、従来のＳｉＮによるサイドウオールスペーサに替え
て、Poly‐Ｓｉによるサイドウオールスペーサとした。

【００２９】Poly‐Ｓｉは単位セル１０ａ，１０ｂ，１
０ｃ… を作り込んでいるＳｉ半導体基板と熱膨張率が
ほぼ同じであり、ＭＯＳイメージセンサの製造プロセス
において熱を加えたり、冷却しても半導体基板にはサイ
ドウオールスペーサＳｗｓによる応力がかからない。

【００３０】次に、ゲート電極にPoly‐Ｓｉのサイドウ
オールスペーサＳｗｓを形成したＬＤＤ構造のＭＯＳト
ランジスタを作製するためのプロセスフローを図２を参
照して説明する。

【００３１】例えば、Ｓｉによる第１導電性の半導体基
板、例えば、Ｓｉによるｐ型半導体基板Ｓｕｂ上にゲー
ト電極Ｇを形成した後、ソースＳ、ドレインＤとなる第
２導電性領域としてのｎ- 層形成のためのイオン打ち込
みを行い（図２の（ａ））、その後、半導体基板Ｓｕｂ
上に２００〜５００［ｎｍ］程度のPoly‐Ｓｉ膜を堆積
する（図２の（ｂ））。

【００３２】そして、ＲＥＩによる異方性エッチングに
よってこのＰｏｌｙ‐Ｓｉ膜をエッチングすると、ゲー
ト電極Ｇの側面部のみにP0LY‐Ｓｉ膜が残留する（図２
の（ｃ））。この残留Poly‐Ｓｉ膜がオフセット領域を
形成するためのサイドウオールスペーサＳｗｓとなる。
サイドウオールスペーサＳｗｓを形成した後は、従来型
構造ＭＯＳトランジスタと同じようにイオン打ち込みに
よってｎ+ 層を形成する（図２の（ｄ））。

【００３３】このＬＤＤ構造の場合にも、ｎ- 層形成に
はリン、ｎ+ 層形成には、批素のイオン打ち込みが通常
よく用いられるが、同種の元素を用いても構わない。上
述のプロセスにより、作製された本発明の増幅型ＭＯＳ
イメージセンサのホトダイオード５と読み出しトランジ
スタ８を含む構造を図３，図４に示す。図３は、読み出
しトランジスタ（Ｔｒ）８の下にＬＤＤ構造が存在する
場合の例であり、図４は読み出しトランジスタ（Ｔｒ）
８の下にＬＤＤ構造が存在しない場合の例である。ホト
ダイオードの伸びたＬＤＤ構造は、ホトダイオードの駆
動電圧等に関連して適宜形成される。

【００３４】次に、ゲート電極Ｇにサイドウオールスペ
ーサＳｗｓが残らないＭＯＳトランジスタを作製するた
めの簡単なプロセスフローを図５に示す。図５（ａ）に
示すように、ゲート電極Ｇを形成した後、ｎ- 層形成の
ためにのイオン打ち込みを行い、その後、図５（ｂ）に
示すように、半導体基板Ｓｕｂ上に２００〜５００［ｎ
ｍ］程度の膜厚のPoly‐Ｓｉ膜を堆積する。

【００３５】そして、図５（ｃ）に示すように、反応性
イオンエッチング（ＲＩＥ）法による異方性エッチング
によってこのＰｏｌｙ‐Ｓｉ膜をエッチングすると、ゲ
ート電極Ｇの側面部のみにPoly‐Ｓｉ膜が残こる。そし
て、このP0LY‐Ｓｉ膜がオフセット領域を形成するため
のサイドウオールスペーサＳｗｓとなる。

【００３６】サイドウオールスペーサＳｗｓを形成した
後は、従来型構造ＭＯＳトランジスタと同じようにイオ
ン打ち込みによってn+層を形成する（図５（ｄ））。こ
の後、ＣＤＥ（ケミカル・ドライ・エッチング）法を用
いてサイドウオールスペースＳｗｓのPoly‐Ｓｉを取り
除く（図５（ｅ））。この図５（ｅ）の工程があること
が、先の工程とは異なる。

【００３７】このＬＤＤ構造の場合にも、ｎ- 層形成に
はリン、ｎ+ 層形成には、批素のイオン打ち込みが通常
よく用いられるが、同種の元素を用いても構わない。上
述のプロセスにより作製された本発明の増幅型ＭＯＳセ
ンサのホトダイオードと読み出しトランジスタを含む構
造を図６に示す。図６は、読み出しトランジスタの下に
ＬＤＤ構造が存在するが、ホトダイオードＰＤのｎ+ 層
がゲート電極Ｇのチャネル領域側に伸びたＬＤＤ構造
は、ホトダイオードＰＤの駆動電圧等に関連して適宜に
形成される。また、単位セル内のｎパターン上でも本発
明の効果を得る事が出来る。

【００３８】図１に示した単位セルを用いて実施例を説
明する。図１で示すように、１画素内ではリセットトラ
ンジスタ6aのゲート幅が小さい。この場合、リセットト
ランジスタ６におけるトランジスタ特性を他の単位セル
内のトランジスタと同じ特性にするにはリセットトラン
ジスタ６にのみ、ＬＤＤの構造が必要であり、このトラ
ンジスタ６のゲート電極Ｇに、サイドウオールスペーサ
Ｓｗｓが必要になる。

【００３９】このような構造のセルを実現するための工
程を次に示す。ゲート電極Ｇを形成した後、ｎ- 層形成
のためにのイオン打ち込みを行い、その後、２００〜５
００［ｎｍ］程度の膜厚保のＳｉＮ膜またはPoly‐Ｓｉ
膜を堆積する。そして、図７の図において斜線で示した
領域にレジストを残し、他の部分をＣＤＥを用いてPoly
‐Ｓｉを取り除く。

【００４０】次に、前記レジストを取り除く。そして、
ＲＩＥによる異方性エッチングによってこの絶縁膜をエ
ッチングすると、リセットトランジスタ６ａのゲート電
極の側面部のみにＳｉＮまたはPoly‐Ｓｉ膜が残存す
る。このＳｉＮまたはPoly‐Ｓｉ膜がオフセット領域を
形成するためのサイドウオールスペーサとなる。

【００４１】サイドウオールスペーサを形成した後は、
従来型構造ＭＯＳトランジスタと同じようにイオン打ち
込みによってｎ+ 層を形成する。このＬＤＤ構造の場合
にも、ｎ- 層形成にはリン、ｎ+ 層形成には、批素のイ
オン打ち込みが通常よく用いられるが、同種の元素を用
いても構わない。

【００４２】以上の工程から図７に示したようなセルの
一部のみにサイドウオールがあるＭＯＳトランジスタの
構成が可能になる。また、本実施例では、リッセットト
ランジスタに限定したが、セル内の他のトランジスタの
みにサイドウオールがあるMOS トランジスタの構成にお
いても本実施例の応用の範囲内で本発明の効果が得られ
る。

【００４３】次に、チップ内のパターン上でも本発明の
効果を得る事が出来る。図８に示したチップ８１上のレ
イアウトを用いて実施例を説明する。図８において、８
２は多数の画素をマトリックス状に配置した画素部、８
３はこの画素部８２を駆動する駆動部、８４は駆動部８
３を制御し、また、画素部８２から取り出された信号を
処理すると云ったことを行う信号処理部である。

【００４４】図８で示すように、駆動部８３や信号処理
部８４を構成する回路としては、場合によっては信頼性
の高いＭＯＳトランジスタを用いる必要がある。この場
合、駆動部８３や信号処理部８４を構成する回路に使用
するトランジスタは、リークを抑制できるＬＤＤの構造
が必要であり、このトランジスタのゲート電極Ｇにサイ
ドウオールが必要になる。このようなセルを実現するた
めの工程を次に示す。

【００４５】半導体基板上にゲート電極Ｇを形成した
後、ｎ- 層形成のためにイオン打ち込みを行い、その
後、ゲート電極Ｇを含む半導体基板上の領域に２００〜
５００［ｎｍ］程度のＳｉＮ膜またはPoly‐Ｓｉ膜を堆
積する。そして、図７において、斜線で示した領域にレ
ジストを残したレジストパターンを形成して、これをマ
スクに他の部分を取り除くべく、ＣＤＥを用いてPoly‐
Ｓｉを取り除く。

【００４６】次に、前記レジストを取り除く。そして、
ＲＩＥによる異方性エッチングによってこの絶縁膜（Ｓ
ｉＮ膜またはPoly‐Ｓｉ膜）をエッチングすると、駆動
部や信号処理部を構成する回路のみにＳｉＮ膜またはPo
ly‐Ｓｉ膜が残こる。

【００４７】このＳｉＮ膜またはPoly‐Ｓｉ膜がオフセ
ット領域を形成するためのサイドウオールスペーサとな
る。サイドウオールスペーサを形成した後は、従来型構
造ＭＯＳトランジスタと同じようにイオン打ち込みによ
ってｎ+ 層を形成し、ＬＤＤ構造を得る。

【００４８】このＬＤＤ構造の場合にも、ｎ- 層形成に
はリン、ｎ+ 層形成には、批素のイオン打ち込みが通常
よく用いられるが、同種の元素を用いても構わない。以
上の工程から図８に示したようなチップの一部のみに、
サイドウオールがあるＭＯＳトランジスタの構成が可能
になる。また、本実施例では、駆動部や信号処理部を構
成する回路に限定したが、チップ内の他のトランジスタ
のみにサイドウオールがあるＭＯＳトランジスタの構成
においても本実施例の応用の範囲内で本発明の効果が得
られる。

【００４９】以上、本発明はＭＯＳトランジスタのＬＤ
Ｄ構造を得るに必要なサイドウオールスペーサを、従来
のＳｉＮに替えて、Ｐｏｌｙ‐Ｓｉ（多結晶シリコン）
にて形成するようにしたものである。そして、このＰｏ
ｌｙ‐Ｓｉによるサイドウオールスペーサはその材料の
膨張係数が素子を作り込むＳｉ半導体基板の膨張係数と
ほぼ同じであることから、Ｓｉ半導体基板上に形成され
たＭＯＳトランジスタのゲート電極脇のサイドウオール
スペーサは熱の変化に伴う膨張収縮が半導体基板と変わ
らないので、応力を及ぼすことがない。

【００５０】また、ＬＤＤ構造のＭＯＳトランジスタの
ゲート電極に、ＬＤＤ構造の形成後、不要となるサイド
ウオールスペーサを、除去工程により除去してサイドウ
オールスペーサがない構造にした。

【００５１】この場合には、サイドウオールスペーサが
無いことからホトダイオード部分での、サイドウオール
スペーサによる応力が発生しないというメリットがあ
る。すなわち、サイドウオールスペーサをPoly‐Ｓｉに
することにより、サイドウオールスペーサによる応力の
発生を抑える構造としたり、また、トランジスタのゲー
ト電極にサイドウオールスペーサがない構造にして、ホ
トダイオード部分での、サイドウオールスペーサによる
応力が発生しない構造とした本発明は、この応力の低減
や解消により、イオンインプランテーション実施時での
ホトダイオード部分のシリコンの転位発生の限界応力が
下がっていることから、ホトダイオードでの微小欠陥の
発生を解消する。

【００５２】この点では、良く知られている固体撮像装
置であるＣＣＤイメージングデバイスでは、ホトダイオ
ード部は厚い酸化膜の下に形成されているので、上記の
ような応力の影響を受けることは無かったが、しかし、
増幅型ＭＯＳイメージセンサの場合、ＭＯＳトランジス
タがホトダイオードに隣接して存在し、ホトダイオード
上の酸化膜の厚みがゲートの酸化膜程度である。それが
ために、増幅型ＭＯＳイメージセンサは、サイドウオー
ルスペーサによる応力の影響を受け易い。

【００５３】この点、上述した問題点とそれを解決する
本発明の手法は、増幅型ＭＯＳイメージセンサ特有のも
のと言える。そして、上述したホトダイオードＰＤ部分
での微小な欠陥の低減や撲減は、ホトダイオードＰＤの
リーク電流を低く抑圧することに効果があり、画像とし
ては高いダイナミックレンジの達成につながる。また、
さらには、サイドウオールをなくす手段を用いること
は、ゲートの寄生容量を下げることにつながることか
ら、感度が上昇するというメリットももたらす。

【００５４】従って、本発明によれば、ＬＤＤ構造を高
精細のＭＯＳ型固体撮像装置に採用することができ、従
って、白傷の心配の無い、また、ＬＤＤ構造が採用でき
るのでリークが抑制されて広いダイナミックレンジが確
保できる高画質高精細なＭＯＳ型固体撮像装置が得られ
るようになる。

【００５５】

【発明の効果】以上、詳述したように、本発明によれ
ば、ＬＤＤ構造を高精細のＭＯＳ型固体撮像装置に採用
することができ、従って、白傷の心配の無い、また、Ｌ
ＤＤ構造が利用できるのでリークの少ない従って、ダイ
ナミックレンジの広い、高画質高精細なＭＯＳ型固体撮
像装置を提供することができる。

【図面の簡単な説明】

【図１】本発明を説明するための図であって、本発明の
イメージセンサにおける一具体例としての要部構造を示
す平面図。

【図２】本発明を説明するための図であって、本発明の
イメージセンサにおける一具体例としてのＬＤＤ構造製
作プロセスフローを示す図。

【図３】本発明を説明するための図であって、本発明の
イメージセンサにおける一具体例としてのホトダイオー
ドとこれに接続されるＭＯＳトランジスタ部分の構造例
を示す断面図。

【図４】本発明を説明するための図であって、本発明の
イメージセンサにおける一具体例としてのホトダイオー
ドとこれに接続されるＭＯＳトランジスタ部分の構造例
を示す断面図。

【図５】本発明を説明するための図であって、本発明の
イメージセンサにおける一具体例としてのＬＤＤ構造製
作プロセスフローを示す図。

【図６】本発明を説明するための図であって、本発明の
イメージセンサにおける一具体例としてのホトダイオー
ドとこれに接続されるＭＯＳトランジスタ部分の構造例
を示す断面図。

【図７】本発明を説明するための図。

【図８】本発明の別の例を説明するための図。

【図９】増幅型ＭＯＳイメージセンサの構造例を示す平
面図。

【図１０】従来例としてのホトダイオードとこれに接続
されるＭＯＳトランジスタ部分の構造例を示す断面図。

【図１１】例としてのＬＤＤ構造製作プロセスフローを
示す図。

【符号の説明】

１…信号線４…増幅トランジスタ５，ＰＤ…ホトダイオード６…リセットトランジスタ８…読み出しトランジスタ９…アドレス容量１０ａ、１０ｂ、１０ｃ〜…単位セルＳｗｓ…サイドウオールスペーサＧ…ゲート電極Ｓ…ソースＤ…ドレイン

───────────────────────────────────────────────────── フロントページの続き (72)発明者中村信男神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者山口鉄也神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者野崎秀俊神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (56)参考文献特開平６−188257（ＪＰ，Ａ) 特開平８−139314（ＪＰ，Ａ) 特開昭59−198755（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/146 H01L 29/78 H01L 21/336

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板上にホトダイオードによる光電
変換部と信号走査回路を含む単位セルを行列二次元状に
配置してなる撮像領域と、この撮像領域の各セルからの
信号を読み出す信号線と、前記撮像領域と異なる領域に
配置され、少なくとも一部がＭＯＳトランジスタから構
成された周辺回路とを形成した固体撮像装置において、前記撮像領域の単位セルは、光電変換部を構成するホト
ダイオードとこれに隣接するＭＯＳトランジスタを有す
ると共に、該ＭＯＳトランジスタはそのゲート電極に多
結晶シリコンによるサイドウォールスペーサを用いて形
成したＬＤＤ構造を有することを特徴とする固体撮像装
置。
【請求項２】半導体基板上にホトダイオードによる光電
変換部と信号走査回路を含む単位セルを行列二次元状に
配置してなる撮像領域と、この撮像領域の各セルからの
信号を読み出す信号線と、前記撮像領域と異なる領域に
配置され、少なくとも一部がＭＯＳトランジスタから構
成された周辺回路とを形成した固体撮像装置において、前記撮像領域の単位セルは、光電変換部を構成するホト
ダイオードとこれに隣接するＭＯＳトランジスタを有す
ると共に、該ＭＯＳトランジスタはそのゲート電極に多
結晶シリコンによるサイドウォールスペーサを用いて形
成したＬＤＤ構造を有し、かつ最終的に前記サイドウォ
ールスペーサが除去されてなり、前記周辺回路のＭＯＳトランジスタは、そのゲート電極
に多結晶シリコンによるサイドウォールスペーサを用い
て形成したＬＤＤ構造を有することを特徴とする固体撮
像装置。