JP3522266B2 - パケットベースシステム - Google Patents
パケットベースシステムInfo
- Publication number
- JP3522266B2 JP3522266B2 JP2003007295A JP2003007295A JP3522266B2 JP 3522266 B2 JP3522266 B2 JP 3522266B2 JP 2003007295 A JP2003007295 A JP 2003007295A JP 2003007295 A JP2003007295 A JP 2003007295A JP 3522266 B2 JP3522266 B2 JP 3522266B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- data
- miu
- shared memory
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
- G06F2205/066—User-programmable number or size of buffers, i.e. number of separate buffers or their size can be allocated freely
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は周辺ユニットと他の
装置との間の通信を可能とするインターフェースユニッ
トに関し、特に周辺ユニットがインターフェースの機能
を知らなくとも周辺ユニットのインターフェースを都合
の良いように設定できるモジュール式インターフェース
ユニットに関する。 【０００２】 【従来の技術】現在のマーケットでは、プリンタ、ファ
クシミリユニットプロッタ等の周辺ユニットは、多数の
異なる実体、すなわちローカルエリアネットワーク、個
々のパーソナルコンピュータ、広域ネットワーク等と通
信できることが必要とされる。その潜在市場を大幅に減
らすような、単一の通信インターフェースしか持ってい
ない周辺ユニットを供給するのではもはや不充分であ
る。 【０００３】その結果、従来技術の周辺ユニットは、カ
ード搭載型で、他のモジュール式インターフェースカー
ドと単に置き換えるだけで取り替えることができるモジ
ュール式インターフェースユニットを備えている。一般
に、このようなインターフェースユニットにより、周辺
ユニットはパケット構成のデータブロックを周知のやり
方で使用することにより、外部世界と通信することがで
きる。個々のインターフェースはかくしてネットワーク
とのインターフェース機能を実行することができ、ネッ
トワークプロトコルのヘッダを処理することができる。
このようなインターフェースユニットは、インターフェ
ースユニットと接続された周辺ユニットとの間で使用さ
れるインターフェースヘッダを挿入し、修正することが
できる。周辺ユニットを１つのコンピュータと直接通信
させようとするときには、インターフェースユニットは
単にインターフェースユニットのプロトコルを処理する
能力を備えているだけであり、ネットワークプロトコル
のヘッダを処理する能力を備えてはいない（あるいはそ
の必要がない）。 【０００４】このようなモジュール式インターフェース
ユニットの一つが本願出願人の２５６３ファミリのライ
ンプリンタに組み込まれており、１枚の着脱自在のカー
ド上に必要なインターフェース機能を設けている。この
カードはプロセッサとランダムアクセスメモリの両者を
備えており、このメモリはインターフェースユニットの
プロセッサ及びプリンタのプロセッサの両方から共有さ
れアクセス可能になっている。 【０００５】図１はシステムの全体構成を示す高レベル
のブロック図であり、周辺ユニット（ＰＵ）２０（例え
ばプリンタ）、モジュール式インターフェースユニット
（ＭＩＵ）２２、及びホストコンピュータ２４を備えて
いる。ＰＵ２０とＭＩＵ２２との間の点線２６はＭＩＵ
／ＰＵインターフェースを示し、点線２８はＭＩＵ２２
をホストコンピュータ２４に接続するＩ／Ｏハードウエ
アリンクである。全ての通信は（ある制御線機能に関す
るものを除き）ＭＩＵ２２とＰＵ２０との間でＭＩＵ２
２の共有メモリを通して行われる。 【０００６】図１の従来技術のシステムは、データパケ
ット及び制御パケットを使用して通信し、要求／応答プ
ロトコルを採用している。データパケット及び制御パケ
ットはともにヘッダ部及びバッファ部を備えており、ヘ
ッダの構成は一般に図２に示すようになっている。ヘッ
ダの最初の８バイト（０〜７）は装置固有のものであっ
て、ＰＵ２０とＭＩＵ２２との間で情報を交信するため
のものではない。ヘッダ中でそれに続く７つのフィール
ドには特定の通信情報が入っている。バイト８及び９
は、周辺ユニットの表示装置をセットする、自己試験す
る、データを周辺ユニットに読み込む、データを接続さ
れているコンピュータに書き込む等のような、行うべき
処置を示すコマンド及びコマンド修飾子のフィールドで
ある。戻りステータスフィールドがそれに続く。このフ
ィールドにはコマンド及びコマンド修飾子のフィールド
により定義された処置を行った結果を指示するものが入
っている。データ開始フィールドはこの特定のヘッダに
関連付けられたバッファの開始バイトのアドレスを示
す。データ長フィールドはバッファ内の有効データのバ
イト数を示し、最大データ長フィールドはパケットのバ
ッファ中で利用できる全バイト数を示す。 【０００７】図３は、データ開始フィールド、データ長
フィールド及び最大データ長フィールドをあるバッファ
に適用したものを表現している。データ開始フィールド
はバッファ３０の最初のアドレスを示す。データ長フィ
ールドはバッファ３０にある有効データの長さを示す。
最大データ長フィールドはバッファ３０の有効データ及
び空のバッファ領域の両者を含む全データ長を示す。 【０００８】上に引用した２５６３プリンタでは、バッ
ファ３０は制御パケット用の定められた長さを持ってお
り、また直接にヘッダに付随している。バッファ３０は
ヘッダの指示にしたがってシステム内部で通信されてい
る実質的な情報を保持している。バッファの長さが一定
であることから困難が生じる。現在利用できない、これ
までよりも多くのバッファ空間を使えるようにするとい
う柔軟性は、このシステムでは制約される。バッファの
大きさが一定であるため、システムは周辺ユニットまた
はインターフェースユニットから負わされる要求事項の
変化に対応することもできない。その他に、バッファの
大きさが一定であることから、インターフェースの規格
を新しいネットワーク構成やパケット構造に合わせて拡
張しようとするとき制約が生じる。 【０００９】交換可能なインターフェースを設ければ、
周辺ユニット対外界の通信に関する柔軟性は大きくなる
が、インターフェースの機能を周辺ユニットの機能から
切離すことにより問題が生じる。具体的に言えば、周辺
ユニットとそれに関連付けられたインターフェースユニ
ットが外部のネットワークまたはコンピュータと通信す
る前に、ある構成設定入力をインターフェースユニット
に供給して通信を行うことができるようにする必要があ
る。例えば、インターフェースユニットがシリアルポー
トを経由して通信しようとする場合には、ボーレート、
１文字あたりのデータビット数、ハンドシェーキングの
形式、線路の極性等を指定する入力が必要である。典型
的には、これら入力はユーザが周辺ユニットのケースを
開き、マニュアルからの指示にしたがってスイッチをセ
ットすることにより実現されていた。これは最も良くと
も扱いにくく、悪くすると誤りのために通信が全くでき
なくなる。 【００１０】ローカルエリアネットワーク及び他のマル
チユーザネットワークの利用可能性が増大するに連れ
て、インターフェースユニットがネットワークプロトコ
ルのヘッダ及びトレイラを処理することに対する要求も
増えてきている。これらのヘッダが比較的低速の通信線
路から受信されている限り、あるいはデータの流入を選
択的に制御することができるネットワークから受信され
ている限り、インターフェースユニットはプロトコルヘ
ッダをそれが流れている間に除去することができ、シス
テムの性能は低下しない。しかし、高速「停止不能」デ
ータ流を有する新しいネットワークの出現と共に、この
ような途中でのプロトコルヘッダ処理を経済的に達成す
るのが困難になってきている。従って、インターフェー
スユニットは、このようなネットワークプロトコルヘッ
ダを処理するのに益々複雑になり、高価になってきてい
る。 【００１１】 【発明が解決しようとする課題】それ故、本発明の目的
は、共有メモリの動作が改善された周辺ユニット用モジ
ュール式インターフェースユニットを提供することであ
る。 【００１２】本発明の他の目的は、ユーザフレンドリな
構成設定を行うことのできるようにするモジュール式イ
ンターフェースユニットを提供することである。 【００１３】本発明の更に他の目的は、ネットワークプ
ロトコルのヘッダ及びトレーラの処理を改善したモジュ
ール式インターフェースユニットを提供することであ
る。 【００１４】 【課題を解決するための手段】周辺ユニット（ＰＵ）を
通信リンクを介して外界と連絡するパケットベース通信
システムが開示される。このシステムにはモジュール式
インターフェースユニット（ＭＩＵ）が含まれており、
このユニットはＰＵ及びＭＩＵの両者のプロセッサによ
って共有されるメモリを有している。本システムは、制
御パケット、読込みパケット、書出しパケットを使用
し、メモリの利用を最適化するメモリ割当方法を実行す
る。本システムはＰＵの動作に必要な読込みパケットと
書出しパケットとの比を決定するが、通信リングが書出
しパケットを伝達しないことになっている場合にはこの
比を無視する。通信リンクが書出しパケットを伝達する
場合には、この比に従って共有メモリ内で読込みパケッ
ト用の空間と書出しパケット用の空間を割り当てる。本
システムはまた、ＰＵを通したユーザ／キーボード入力
により、ＭＩＵから質問及び回答メッセージを与えなが
らＭＩＵ構成を行うことができるようにする装置も有し
ている。この特徴により、ＰＵは、単にＭＩＵの交換と
ユーザによる構成設定を行うだけで、多数の異なる通信
リンクに適応することができる。本システムは更に、ネ
ットワークプロトコルのヘッダ及びトレーラを迅速に処
理する装置も持っている。これらのヘッダ及びトレーラ
はデータパケットと共にストアされており、ＰＵが共有
メモリ中のパケットをアクセスする際には、ポインタを
使用して、ネットワークプロトコルのヘッダ及びトレー
ラの部分を無視しながらこの様なパケットのデータ部分
のみをアクセスできるようにする。 【００１５】 【発明の実施の形態】図４を参照すると、本発明を取り
入れたシステムのブロック図が示されている。ＰＵ４０
はプリンタ、ファクシミリまたはそれ以外の、ネットワ
ークまたはホストプロセッサと通信するようになってい
る周辺ユニットとすることができる。ＰＵ４０は、マイ
クロプロセッサ４２により、周知のやり方で制御され
る。ディスプレイ４４にはキーボード４６が設けられて
おり、両者がマイクロプロセッサ４２と対話してユーザ
入出力を行う。不揮発性メモリ４８はマイクロプロセッ
サ４２のファームウエアメモリとなり、図示していない
他のメモリ（ＲＡＭ、ＲＯＭ）はマイクロプロセッサ４
２のための他の操作記憶を含んでいる。ＰＵ機構部分５
０はマイクロプロセッサ４２により操作されてＰＵの機
能を果たす。ＰＵ４０がプリンタであるとすれば、ＰＵ
機構部分５０はプリンタ機構及びマイクロプロセッサ４
２からの指示に応答してこの機構を制御する電子部分か
ら構成される。 【００１６】ＰＵ４０と外界との間の通信は、ＰＵ４０
が入出力リンク５４を介してネットワークまたはホスト
プロセッサと通信することができるようにするために全
てのインターフェース機能を行うＭＩＵ５２を通して行
われる。ＭＩＵ５２は、ＭＩＵ５２の動作を制御してそ
のインターフェース機能を行うことができるようにする
マイクロプロセッサ５６を有している。マイクロプロセ
ッサ５６には、作業データ記憶のためのローカルＲＡＭ
（これはないこともある）及びＲＯＭが設けられてい
る。ＭＩＵ５２のその他の主要構成要素は、入出力リン
クインターフェースモジュール５８及び共有メモリ６０
である。 【００１７】図４のシステムはパケットベースモードで
動作する。各パケットは、(1)パケット中の、コマン
ド、ステータス及びデータロケーション情報を転送する
部分であるパケットヘッダ、及び(2)パケット中の、デ
ータまたはメッセージを転送する部分であるパケットバ
ッファを含んでいる。 【００１８】入出力リンクインターフェースモジュール
５８は、出ていくデータを入出力リンク５４に導く働き
及びそこから入ってくるデータを受け取る働きをする。
モジュール５８は入ってくるパケットを直接マイクロプ
ロセッサ５６に導くか、あるいはＤＭＡサブモジュール
６２を介して共有メモリ６０に導く。インターフェース
モジュール５８が低データレート（例えば９６００ビッ
ト／秒のＲＳ２３２リンク）しかサポートしていない場
合は、ＤＭＡサブモジュール６２は不用である。この様
な場合には、入ってきたデータパケットは、インターフ
ェースモジュール５８にバッファされ、マイクロプロセ
ッサ５６により読み出され、次いで共有メモリ６０の中
へ移動させられる。これとは反対に、インターフェース
モジュール５８が高データレート（例えば、１６Ｍビッ
ト／秒のデータレートのトークンリング）を採用したネ
ットワークにインターフェースを取るように機能する場
合には、ＤＭＡサブモジュール６２が動作に加わる。こ
の様な場合には、マイクロプロセッサ５６は、インター
フェースモジュール５８に次の有効パケットを共有メモ
リ６０の与えられたアドレスにストアするように指示す
る。このアドレスはＤＭＡサブモジュール６２のＤＭＡ
カウンタ（図示せず）に置かれている。パケットは、受
信されると、共有メモリ６０中に指定されたアドレスか
ら直接ストアされる。これらの動作はＤＭＡサブモジュ
ール６２と共有メモリ６０との間に伸びている制御線、
アドレス線及びデータ線を介して行われる。同じ構成の
線のグループ６６及び６８がそれぞれ共有メモリ６０と
マイクロプロセッサ５６、共有メモリ６６とマイクロプ
ロセッサ４２の間に設けられている。従って、共有メモ
リ６０はＤＭＡサブモジュール６２から直接に入力を受
信することができ、マイクロプロセッサ４２及び５２の
双方から全てアクセスすることができる。その結果、共
有メモリ６０は、ＰＵ４０とＭＩＵ５２との間で本質的
に共有され、これら２つの装置の間に主要情報経路を形
成する。アービトレーションサブモジュール７０は、２
つ以上の実体が共有メモリ６０にアクセスしようとする
場合に、この衝突を調停する。 【００１９】ＰＵからのデータの通り道の決定は全てＭ
ＩＵ５２によって行われ、ＰＵ４０にはＭＩＵ５２が外
界と通信するのに使用するプロトコルや外界から入って
くるデータの特性に関する知識は組み込まれていない。
その結果、ＰＵ４０は単にＭＩＵ５２を変更するだけ
で、どんなネットワークプロトコルや特定のホストプロ
セッサとも接続することができる。 【００２０】図４のシステムが使用するパケット構造は
図２に示すものと実質上同じである。多くの形式のパケ
ットが存在するが、４つの特定の形式のパケットを以下
で考慮することにする。それは、これらがＰＵ４０とＭ
ＩＵ５２との間の通信をサポートするからである。 【００２１】データ読込みパケット−このパケットはデ
ータを外界からＰＵ４０に送るのに使用される。ＰＵ４
０がプリンタである場合には、データ読込みパケットは
処理されてプリントページに編成されてその後にプリン
トされるべき情報を含んでいることがよくある。 【００２２】データ書出しパケット−このパケットはデ
ータをＰＵ４０から外界に渡すのに使用される。ＰＵ４
０がプリンタである場合には、主なデータ流れは外界か
らプリンタへ向かうのであってその逆ではないので、デ
ータ書出しパケットが必要になることはほとんどない。
実際、広く使用されているあるインターフェース（つま
り、セントロニクスプロトコル）には、データをプリン
タからホストプロセッサへ渡す能力がない。 【００２３】ＰＵ制御パケット−このパケットはＰＵか
らＭＩＵへの雑多な要求／応答情報転送に使用される。
つまり、ＰＵはこのパケットを使って、制御情報をＭＩ
Ｕへ渡したり、あるいはＭＩＵに対して制御情報を要求
する。この様なパケットは一般にシステム内の制御及び
ハウスキーピング機能に使用される。 【００２４】ＭＩＵ制御パケット−このパケットはＭＩ
ＵからＰＵへの雑多な要求／応答情報転送に使用するこ
とを意図している。つまり、ＭＩＵはこのパケットを使
って、制御情報をＰＵへ渡したり、あるいはＰＵに対し
て制御情報を要求する。 【００２５】ＰＵ制御パケット及びＭＩＵ制御パケット
は制御コマンドをシステム内で受け渡すことができるよ
うにする。初期設定中に双方向制御パケット通信を確実
に利用できるようにするため、少なくとも２つのパケッ
トがＭＩＵ制御パケットとして割り当てられ、少なくと
も２つの別のパケットがＰＵ制御パケットとして割り当
てられる。共有メモリ６０の中のいくつかの領域がこれ
らのパケット用に確保されており、従ってこれらの領域
はここを通して制御情報を常にＰＵ４０からＭＩＵ５２
へ、またはその逆方向に送ることができる「窓」を与え
る。 【００２６】図４のシステムは、ＰＵ４０またはＭＩＵ
５２によるパケットの「所有」という概念を利用してい
る。パケットの所有者だけがそのパケットへアクセスで
きる。従って、パケットが共有メモリ６０内にある間
は、それらのパケットはその所有者だけからアクセスで
き、他の共有メモリ６０をアクセスできるものからはア
クセスできない。共有メモリ６０内の「メイルボック
ス」を使用することで、所有権をＰＵ４０とＭＩＵ５２
の間で受け渡される。共有メモリ６０内の４バイトがＰ
Ｕメイルボックスとして確保されており、また４バイト
がＭＩＵメイルボックスとして確保されている。これら
のメイルボックスは各々当該メイルボックス内に有効デ
ータが存在することを示すフラグビットを備えている。 【００２７】パケットの所有権は、所有者が当該パケッ
トのヘッダを指すポインタを非所有者のメイルボックス
にストアすることにより転送される。所有者はこの非所
有者のメイルボックス中の前述のフラグを有効状態にセ
ットする。所有者は次に、物理的に接続された制御線を
動作させることにより、この非所有者に割り込みをか
け、非所有者は自分のメイルボックスを調べて、セット
されたフラグを見る。次に、非所有者は自分のメイルボ
ックスに先にストアされたパケットヘッダポインタを取
り出す。この時点でこの非所有者がこのパケットの所有
者となり、以前の所有者は非所有者となる。この段階
で、新しい所有者が今度はこのパケット及びそこにスト
アされているデータにアクセスできる。新しい所有者は
そのメイルボックス内のフラグをクリアしてから、物理
的に接続された制御線を通じて新しい非所有者に割り込
む。これにより、非所有者は、もしそうしたければ、別
のパケットの別のパケットの所有権の新たな転送を開始
することができる。 【００２８】上に述べたように、共有メモリ６０はＰＵ
４０と外界との間の唯一のデータ経路である。図４のシ
ステムの構成の初期設定で、共有メモリ６０の構成設定
が行われる。その記憶空間の内のある部分は（前述のよ
うに）制御パケットに割り当てられ、ある部分はデータ
読込みパケットに割り当てられ、ある部分はデータ書出
しパケットに割り当てられる。ある状況下では、共有メ
モリ６０はその記憶空間のどの部分もデータ書出しパケ
ットに割り当てていないことがある（以下で説明す
る）。 【００２９】それ故、共有メモリ６０はデータの通信及
び制御の通信が通る「窓」と見なすことができる。この
窓の一部は外界から入ってくる読込みデータのために確
保され、他の部分は外界へ出て行く書出しデータのため
に確保されて良い。共有メモリ６０の一部を上述のよう
に割り当てることにより、圧倒的に多量のデータが一方
向に（例えば、入ってくる方向に）流れている場合でも
双方向通信が常にできることが保証される。従って、窓
の一部が常に出て行く方向のパケット用に確保され、こ
の部分へは入ってくるデータからはアクセスできない。 【００３０】共有メモリ６０は記憶空間の割当は図４の
システムを最適に機能させるのに非常に重要だから、シ
ステムの構成の初期設定中に極めて詳細な割当プロセス
が行われる。このプロセスを図５ないし図９のフローチ
ャートに示す。 【００３１】◎共有メモリの割当て ＭＩＵは共有メモリ割当て手順を制御する。共有メモリ
割当て手順では最初に先ずＰＵ４０から要求された読込
み／書出しパケット比率を決定する。例えば、ＰＵ４０
がプリンタであれば、ＰＵ４０は共有メモリ６０の読込
みデータパケット空間を圧倒的に多く要求し、書出しデ
ータパケットの要求は、もしあったとしてもごくわずか
である。他方，ＰＵ４０がファクシミリであれば、その
読込み／書出しデータパケット比率は約５０／５０であ
る。図５のボックス１００に示すように、ＭＩＵ５２は
最初にＰＵ４０に読込み／書出しデータパケット比率を
要求する。ＰＵ４０は予め入力されている読込み／書出
しデータパケット比率をそのファームウエアに尋ねる。
この比率は前に述べたようにＰＵ４０の通信の特性に基
づいている（ボックス１０２）。ＰＵ４０は次にＭＩＵ
５２に応答を返し、要求されたデータパケット比率を提
供する（ボックス１０４）。 【００３２】ＭＩＵ５２は、通信リンク５４がＰＵ４０
からホストへの通信をサポートする場合にのみ、ＰＵ４
０から提供される比率を採用する。リンク５４がセント
ロニクス形式のものである場合には、このようなＰＵか
らホストへの通信をサポートしない。この理由により、
共有メモリから何らかの割当てを書出しデータパケット
に与えなければならない理由はない。このような場合に
は、ＭＩＵ５２は１００％読込みデータパケット側とす
るという比率を使用する（ボックス１０６）。この比率
の使用方法は以下の説明から明らかになるだろう。な
お、以下に図５の各ボックスの内容を示す： １００−「ＭＩＵが読込み／書出しデータパケット比率
をＰＵに要求」 １０２−「ＰＵの通信特性に基づき、ＰＵが読込み／書
出しデータパケット比率を決定」 １０４−「ＰＵが読込み／書出しデータパケット比率を
ＭＩＵに回答」 １０６−「通信リンクがＰＵからホストへの通信をサポ
ートする場合には、ＭＩＵはＰＵから提供されたこの比
率を使用。そうでない場合には、ＭＩＵは１００％読込
みデータパケットであるという比率を使用」 【００３３】図６に示すように、ＭＩＵ５２は次にＰＵ
制御パケットに必要なバッファ空間の長さの決定に進
む。最初に、ＭＩＵ５２はＰＵ４０に対して、許容でき
る最短のＰＵ制御パケットバッファ長を提示するように
要求する（ボックス１０８）。ＰＵ４０は、これに応答
して自分の制御パケットを調べて制御パケットによって
必要になるバッファ情報から許容できる最短の制御パケ
ット長を決定する。換言すれば、そのバッファ長はＰＵ
が発生した要求制御パケットの最大のサイズに基づいて
いる（ボックス１１０）。これにより、問題のうちの半
分への回答が出来上がった。 【００３４】問題の他の局面は、ＰＵ制御パケットバッ
ファもＭＩＵ５２から応答制御パケットバッファを受け
取るのに使用されるということである。従って、最短の
バッファはＭＩＵ応答制御パケットバッファの最大長も
受け入れなければならない。従って、ＰＵ４０がＭＩＵ
５２に応答して許容できる最短の制御パケットバッファ
長を与える（ボックス１１２）と、ＭＩＵ５２はこれに
続いてもう１つの最短の許容できる最短の制御パケット
バッファ長の決定を行う。このバッファ長はＭＩＵ５２
が発生する応答制御パケットバッファの最大のサイズに
基づいている（ボックス１１４）。 【００３５】この段階で、ＭＩＵ５２は、ＰＵ制御パケ
ットバッファの大きさを、（１）ＰＵが決定した許容で
きる最短のＰＵ制御パケットバッファ長と、（２）ＭＩ
Ｕが決定した許容できる最短のＰＵ制御パケットバッフ
ァ長のうちの長いほうに定める。この段階で、ＭＩＵ５
２はＰＵ制御パケットに対する許容可能な最小バッファ
長を確定できた。なお、以下に図６の各ボックスの内容
を示す： １０８−「ＭＩＵがＰＵに対して、許容できる最短のＰ
Ｕ制御パケット長を提示するように要求」 １１０−「ＰＵが生成するあらゆる要求制御パケットの
最大サイズに基づいて、ＰＵ制御パケットバッファ長を
ＰＵが決定」 １１２−「ＰＵがＭＩＵに対して、許容できる最短のＰ
Ｕ制御パケットバッファ長を返答」 １１４−「ＭＩＵが生成するあらゆる応答制御パケット
の最大のサイズに基づいて、もう１つの許容できる最短
のＰＵ制御パケットバッファ長をＭＩＵが決定」 １１６−「ＭＩＵがＰＵ制御パケットバッファ長を、以
下の２つのうちの大きいほうに決定： １）ＰＵが決定した許容できる最短のＰＵ制御パケット
バッファ長 ２）ＭＩＵが決定した許容できる最短のＰＵ制御パケッ
トバッファ長」 【００３６】図７に示すように、ＭＩＵ５２は今度は自
分の制御パケットバッファ長について同じ決定を行う。
この決定は、ボックス１１８、１２０、１２２、１２４
及び１２６に示すように行われる。これは、この決定に
当たって、先ずＭＩＵ５２が最初にＰＵの発生する応答
制御パケットバッファの最大のサイズを検討し、次いで
ＭＩＵの発生する要求制御パケットバッファの最大のサ
イズを決定するという点を除いては、図６に示すものと
同じである。これら２つのバッファサイズのうちで大き
い方がＭＩＵ制御パケットバッファ長を定める。なお、
以下に図７の各ボックスの内容を示す： １１８−「ＭＩＵがＰＵに対して、許容できる最短のＭ
ＩＵ制御パケットバッファ長を提示するように要求」 １２０−「ＰＵが生成するあらゆる要求制御パケットの
最大サイズに基づいて、ＭＩＵ制御パケットバッファ長
をＰＵが決定」 １２２−「ＰＵがＭＩＵに対して、許容できる最短のＭ
ＩＵ制御パケットバッファ長を返答」 １２４−「ＭＩＵが生成するあらゆる要求制御パケット
の最大のサイズに基づいて、もう１つの許容できる最短
のＭＩＵ制御パケットバッファ長をＭＩＵが決定」 １２６−「ＭＩＵがＭＩＵ制御パケットバッファ長を、
以下の２つのうちの大きいほうに決定： １）ＰＵが決定した許容できる最短のＭＩＵ制御パケッ
トバッファ長 ２）ＭＩＵが決定した許容できる最短のＭＩＵ制御パケ
ットバッファ長」 【００３７】次に図８に移ると、ＭＩＵ５２は今や次の
事項を知っている：読込み／書出しデータパケットの比
率、最短ＰＵ制御パケットバッファ長及び最短ＭＩＵ制
御パケットバッファ長。ＭＩＵ５２はＭＩＵ５２にイン
ストールされている共有メモリ６０が全部でどのくらい
あるかを確認し、この値を出発値として使用して、パケ
ットに利用できる共有メモリの量を決定する（ボックス
１２８）。ＭＩＵはこの値からメイルボックスのために
必要な共有メモリ量を差し引き（ボックス１３０）、専
らＭＩＵが使用するために必要な共有メモリ量も差し引
く（ボックス１３２）。正味の残りがパケットのために
利用できる共有メモリ量である。最後に、ＭＩＵ５２は
通信リンクの必要条件及び特性に基づいて、読込み及び
書出しデータパケットバッファ長を決定する。例えば、
あるネットワークプロトコルは最短長データパケットを
必要とする。従って、ＭＩＵ５２は、ネットワークプロ
トコルの必要条件に合致するようにデータパケットバッ
ファ長を調節する（ボックス１３４）。なお、以下に図
７の各ボックスの内容を示す： １２８−「ＭＩＵがＭＩＵにインストールされている共
有メモリの全体量を確認し、この値をパケットに利用で
きる共有メモリ量の出発値として使用する」 １３０−「メイルボックスに必要な共有メモリ量をパケ
ットのために利用できる共有メモリ量からＭＩＵが差し
引く」 １３２−「専らＭＩＵが使用するために必要な共有メモ
リ量をパケットのために利用できる共有メモリ量からＭ
ＩＵが差し引く。この結果が、パケットのために利用で
きる共有メモリ量である」 １３４−「ＭＩＵが、通信リンクの必要条件に基づい
て、読込みデータパケットバッファ長及び書出しデータ
パケットバッファ長を決定」 【００３８】共有メモリ割当てルーチンでのＭＩＵ５２
の最後の動作は、利用可能な共有メモリを実際に割り当
てることである。この割り当てを示すのが図９のボック
ス１３６である。ＰＵ４０とＭＩＵ５２との間の双方向
制御通信を確保するためには、共有メモリ６０では少な
くとも２つのＰＵ制御パケット及び２つのＭＩＵ制御パ
ケットの割当てが行われる。更に、少なくとも２つの読
込みデータパケットが割り当てられなければならず、書
出しデータパケットは必要に応じて割り当てられる。次
いで、読込み／書出し比率に従って、利用可能な共有メ
モリを使い尽くすまで、読込み及び書出しデータパケッ
トが共有メモリ６０内に更に割り当てられる。この手続
きにより、共有メモリ６０の最適割当てが出来るように
なり、また条件が変わったときは割当てを変えることに
より、大きな柔軟性がシステムに付与される。なお、図
９のボックス１３６の内容は次のようになっている。
「ＭＩＵは利用可能な共有メモリを以下のように割り当
てる： 少なくとも２つのＰＵ制御パケット 少なくとも２つのＭＩＵ制御パケット 少なくとも２つの読込みデータパケット 必要なだけの書出しデータパケット ＭＩＵは、読込み／書出し比率にしたがって、読込みデ
ータパケットと書出しデータパケットを、利用可能な共
有メモリを使い尽くすまで割り当てる」 【００３９】図１０は割当て後の共有メモリ６０の概略
図であり、各種メイルボックス、制御パケットヘッダ、
データパケットヘッダ及びバッファ領域の関係を示す。
図２から想起されるように、各パケットはそれに関連付
けられた内の有効データの先頭アドレスを示すデータ開
始フィールドを持っている。このアドレスは共有メモリ
６０のどこにあっても良い。 【００４０】◎ＭＩＵ構成設定 図４のシステムの最初の動作時に、ＭＩＵは通信リンク
の要求事項を満たすように構成設定されなければならな
い。例えば、インターフェースがシリアルデータリンク
であれば、ボーレート、１文字当たりのデータビット
数、ハンドシェークの形式、線路の極性等を定義しなけ
ればならない。このシステムは、ユーザがＰＵ４０にあ
るディスプレイ４４及びキーボード４６と対話すること
により、ＭＩＵを的確に構成設定できるようにしてい
る。 【００４１】最初に、ユーザはキーボード４６を操作し
て、構成設定要求パケットを開始する。これにより、Ｐ
Ｕ４０がＭＩＵの構成設定を、機会内部に設けられたス
イッチに頼らずに、ディスプレイ４４上のテキストプロ
ンプトを使用して行うための手段が提供される。 【００４２】構成設定要求パケットは共有メモリ６０に
置かれ、その所有権はＭＩＵ５２に渡される。これに応
答して、マイクロプロセッサ５６はディスプレイ４４を
介してユーザに対して表示する質問及び回答をＰＵ４０
に渡す。例えば、質問をディスプレイ４４上に提示し、
それに続いて構成設定のためのユーザからの回答の１つ
あるいは複数の推奨回答を提示する。これらの推奨回答
の内の１つをユーザが選択できる。回答が選択される
と、その回答はＰＵ４０のマイクロプロセッサ４２によ
り共有メモリ６０に渡される。次に、マイクロプロセッ
サ５６は、回答から生じる構成設定データを不揮発性メ
モリ４８にストアするように、マイクロプロセッサ４２
に要求する。これにより、ＰＵ４０に既に設けられてい
る不揮発性メモリ４８を入出力構成設定データのために
利用することができ、同じようなメモリをＭＩＵ５２内
に重複して設ける必要がなくなる。 【００４３】ユーザがキーボード４６により構成設定動
作をこれから行うことを表明する前に、マイクロプロセ
ッサ４２はＰＵ４０が使用する言語の指示を予め渡して
ある。例えば、ＰＵ４０がプリンタであれば、その指示
や他のユーザインターフェースは英語、ドイツ語等を用
いることができる。マイクロプロセッサ５６は、構成設
定要求に応答して、ディスプレイ４４上に同じ言語で質
問及び回答を提示する。 【００４４】上述の構成設定機能により、ＭＩＵ５２内
の入出力機能の構成設定を、それについての知識を持っ
ていないＰＵ４０を使って行うことができる。この結
果、ＰＵ４０はどんなＭＩＵとも接続することができ、
なおかつ制御機能を遂行することができる。それは質問
及び回答はＭＩＵ５２の中のマイクロプロセッサ５６に
より制御されるからである。 【００４５】◎ネットワークプロトコルパケットヘッダ
の取り扱い 図４に戻ると、そこに図示してあるシステムは、往々に
してネットワークプロトコルヘッダとトレイラとの間に
「カプセル化されている」データを使用するネットワー
クに接続されなければならないことがある。ＭＩＵ５２
の一つの目的は、ＰＵ４０が、自分の接続されたネット
ワークが具体的にはどんなプロトコルを必要とするのか
については全く気が付かないようにすることである。更
に、ＭＩＵ５２の他の目的は、最適性能を維持すること
ができるように、カプセル化されたデータを最も迅速に
処理することである。以下の説明から判るように、図４
に示すシステムは、これ以上のデータコピーを行うこと
を必要とせずに、リンクインターフェースモジュール５
８と共有メモリ６０との間でそのようなカプセル化され
たパケットを転送する。 【００４６】共有メモリ６０の割当ての説明を行ってい
る際に述べたように、ＭＩＵ５２はネットワークパケッ
ト全体（すなわち、ネットワークプロトコルヘッダ＋デ
ータ＋ネットワークプロトコルトレイラ）を収容するに
充分な大きさのバッファを作り出す。これを図１１に示
してある。図１１では、バッファ１５０（共有メモリ６
０中にある）はリンクインターフェースモジュール５８
を経由してネットワークから受け取ったままのパケット
全体を含んで描かれている。ネットワークパケットがリ
ンクインターフェースモジュール５８と共有メモリ６０
の間を通ると、それに続いて、インターフェースパケッ
トヘッダ１５２が共有メモリ６０のマイクロプロセッサ
５６により構築される。インターフェースパケットヘッ
ダ１５２は図２に示した形を取るが、そこに示したデー
タと図３の従来技術のパケットヘッダ構成に示したもの
とでは、３つの重要な差異がある。具体的には、パケッ
トヘッダ１５２のデータ開始フィールドはバッファ１５
０の中の有効データの最初のアドレス（ネットワークプ
ロトコルヘッダの最初のアドレスではない）を示してい
る。データ長フィールドは有効バッファデータだけの長
さを示し、ネットワークプロトコルヘッダ及び、もし存
在すれば、ネットワークプロトコルトレイラはどちらも
このフィールドに書き込まれている長さとしては勘定に
入れていない。最後に、最大データ長フィールドは、バ
ッファ１５０に格納し得る有効バッファデータの最大量
を示し、ネットワークプロトコルヘッダ及びトレイラの
記憶空間はどちらも勘定に入れていない。 【００４７】その結果、パケットヘッダ１５２及びバッ
ファ１５０からなるパケットの所有権がマイクロプロセ
ッサ４２に渡され、次いでマイクロプロセッサ４２がそ
のパケットにアクセスすると、マイクロプロセッサ４２
は有効バッファデータ及びそれを定義するデータフィー
ルドを見るだけである。その結果、マイクロプロセッサ
４２はプロトコルヘッダ及びトレイラがバッファ１５０
に存在することを知らず、後の処理においてそれらを無
視することができる。それ故、ネットワークプロトコル
ヘッダ及びトレイラを入って来るネットワークデータか
ら「剥ぎ取る」のに別に処置を取る必要はなく、それだ
けで「剥ぎ取り」が自動的にかつ動作中に（on the fl
y）処理される。 【００４８】ＰＵ４０が書出しデータパケットをＭＩＵ
５２に渡すと、この場合も、ネットワークヘッダ及びト
レイラを付加するのに出ていくデータをコピーすること
は必要とされない。このわけは、マイクロプロセッサ５
６が出ていくネットワークプロトコルのヘッダ及びトレ
イラの情報を挿入するため有効バッファデータ領域１５
０（図１１）の上及び下に予め空間を確保しているから
である。その結果、マイクロプロセッサ５６はその情報
を共有メモリ６０のネットワークプロトコルヘッダ及び
トレイラ領域に直接挿入することができる。次に、マイ
クロプロセッサ５６はＤＭＡサブモジュール６２に、ネ
ットワークプロトコルヘッダ、有効バッファデータ、及
びネットワークプロトコルトレイラをネットワークパケ
ットとしてリンク５４上に送出するように指示する。 【００４９】上述の説明は本発明を例示しただけである
ことを理解しなければならない。当業者は、本発明から
逸脱することなく種々の代案及び修正案を考え出すこと
ができる。従って、本発明は特許請求の範囲の射程に入
るこのような代案、修正案及び変形を全て包含するもの
である。 【００５０】 【発明の効果】以上詳細に説明したように、本願発明に
よれば、周辺ユニットとインターフェースユニットとの
間の共有メモリの割当てを、状況に合わせて柔軟に行う
ことができ、またインターフェースの構成の設定が簡単
化され、さらにまたパケットのプロトコルヘッダを取り
去る処理が高速化されるという効果がある。
装置との間の通信を可能とするインターフェースユニッ
トに関し、特に周辺ユニットがインターフェースの機能
を知らなくとも周辺ユニットのインターフェースを都合
の良いように設定できるモジュール式インターフェース
ユニットに関する。 【０００２】 【従来の技術】現在のマーケットでは、プリンタ、ファ
クシミリユニットプロッタ等の周辺ユニットは、多数の
異なる実体、すなわちローカルエリアネットワーク、個
々のパーソナルコンピュータ、広域ネットワーク等と通
信できることが必要とされる。その潜在市場を大幅に減
らすような、単一の通信インターフェースしか持ってい
ない周辺ユニットを供給するのではもはや不充分であ
る。 【０００３】その結果、従来技術の周辺ユニットは、カ
ード搭載型で、他のモジュール式インターフェースカー
ドと単に置き換えるだけで取り替えることができるモジ
ュール式インターフェースユニットを備えている。一般
に、このようなインターフェースユニットにより、周辺
ユニットはパケット構成のデータブロックを周知のやり
方で使用することにより、外部世界と通信することがで
きる。個々のインターフェースはかくしてネットワーク
とのインターフェース機能を実行することができ、ネッ
トワークプロトコルのヘッダを処理することができる。
このようなインターフェースユニットは、インターフェ
ースユニットと接続された周辺ユニットとの間で使用さ
れるインターフェースヘッダを挿入し、修正することが
できる。周辺ユニットを１つのコンピュータと直接通信
させようとするときには、インターフェースユニットは
単にインターフェースユニットのプロトコルを処理する
能力を備えているだけであり、ネットワークプロトコル
のヘッダを処理する能力を備えてはいない（あるいはそ
の必要がない）。 【０００４】このようなモジュール式インターフェース
ユニットの一つが本願出願人の２５６３ファミリのライ
ンプリンタに組み込まれており、１枚の着脱自在のカー
ド上に必要なインターフェース機能を設けている。この
カードはプロセッサとランダムアクセスメモリの両者を
備えており、このメモリはインターフェースユニットの
プロセッサ及びプリンタのプロセッサの両方から共有さ
れアクセス可能になっている。 【０００５】図１はシステムの全体構成を示す高レベル
のブロック図であり、周辺ユニット（ＰＵ）２０（例え
ばプリンタ）、モジュール式インターフェースユニット
（ＭＩＵ）２２、及びホストコンピュータ２４を備えて
いる。ＰＵ２０とＭＩＵ２２との間の点線２６はＭＩＵ
／ＰＵインターフェースを示し、点線２８はＭＩＵ２２
をホストコンピュータ２４に接続するＩ／Ｏハードウエ
アリンクである。全ての通信は（ある制御線機能に関す
るものを除き）ＭＩＵ２２とＰＵ２０との間でＭＩＵ２
２の共有メモリを通して行われる。 【０００６】図１の従来技術のシステムは、データパケ
ット及び制御パケットを使用して通信し、要求／応答プ
ロトコルを採用している。データパケット及び制御パケ
ットはともにヘッダ部及びバッファ部を備えており、ヘ
ッダの構成は一般に図２に示すようになっている。ヘッ
ダの最初の８バイト（０〜７）は装置固有のものであっ
て、ＰＵ２０とＭＩＵ２２との間で情報を交信するため
のものではない。ヘッダ中でそれに続く７つのフィール
ドには特定の通信情報が入っている。バイト８及び９
は、周辺ユニットの表示装置をセットする、自己試験す
る、データを周辺ユニットに読み込む、データを接続さ
れているコンピュータに書き込む等のような、行うべき
処置を示すコマンド及びコマンド修飾子のフィールドで
ある。戻りステータスフィールドがそれに続く。このフ
ィールドにはコマンド及びコマンド修飾子のフィールド
により定義された処置を行った結果を指示するものが入
っている。データ開始フィールドはこの特定のヘッダに
関連付けられたバッファの開始バイトのアドレスを示
す。データ長フィールドはバッファ内の有効データのバ
イト数を示し、最大データ長フィールドはパケットのバ
ッファ中で利用できる全バイト数を示す。 【０００７】図３は、データ開始フィールド、データ長
フィールド及び最大データ長フィールドをあるバッファ
に適用したものを表現している。データ開始フィールド
はバッファ３０の最初のアドレスを示す。データ長フィ
ールドはバッファ３０にある有効データの長さを示す。
最大データ長フィールドはバッファ３０の有効データ及
び空のバッファ領域の両者を含む全データ長を示す。 【０００８】上に引用した２５６３プリンタでは、バッ
ファ３０は制御パケット用の定められた長さを持ってお
り、また直接にヘッダに付随している。バッファ３０は
ヘッダの指示にしたがってシステム内部で通信されてい
る実質的な情報を保持している。バッファの長さが一定
であることから困難が生じる。現在利用できない、これ
までよりも多くのバッファ空間を使えるようにするとい
う柔軟性は、このシステムでは制約される。バッファの
大きさが一定であるため、システムは周辺ユニットまた
はインターフェースユニットから負わされる要求事項の
変化に対応することもできない。その他に、バッファの
大きさが一定であることから、インターフェースの規格
を新しいネットワーク構成やパケット構造に合わせて拡
張しようとするとき制約が生じる。 【０００９】交換可能なインターフェースを設ければ、
周辺ユニット対外界の通信に関する柔軟性は大きくなる
が、インターフェースの機能を周辺ユニットの機能から
切離すことにより問題が生じる。具体的に言えば、周辺
ユニットとそれに関連付けられたインターフェースユニ
ットが外部のネットワークまたはコンピュータと通信す
る前に、ある構成設定入力をインターフェースユニット
に供給して通信を行うことができるようにする必要があ
る。例えば、インターフェースユニットがシリアルポー
トを経由して通信しようとする場合には、ボーレート、
１文字あたりのデータビット数、ハンドシェーキングの
形式、線路の極性等を指定する入力が必要である。典型
的には、これら入力はユーザが周辺ユニットのケースを
開き、マニュアルからの指示にしたがってスイッチをセ
ットすることにより実現されていた。これは最も良くと
も扱いにくく、悪くすると誤りのために通信が全くでき
なくなる。 【００１０】ローカルエリアネットワーク及び他のマル
チユーザネットワークの利用可能性が増大するに連れ
て、インターフェースユニットがネットワークプロトコ
ルのヘッダ及びトレイラを処理することに対する要求も
増えてきている。これらのヘッダが比較的低速の通信線
路から受信されている限り、あるいはデータの流入を選
択的に制御することができるネットワークから受信され
ている限り、インターフェースユニットはプロトコルヘ
ッダをそれが流れている間に除去することができ、シス
テムの性能は低下しない。しかし、高速「停止不能」デ
ータ流を有する新しいネットワークの出現と共に、この
ような途中でのプロトコルヘッダ処理を経済的に達成す
るのが困難になってきている。従って、インターフェー
スユニットは、このようなネットワークプロトコルヘッ
ダを処理するのに益々複雑になり、高価になってきてい
る。 【００１１】 【発明が解決しようとする課題】それ故、本発明の目的
は、共有メモリの動作が改善された周辺ユニット用モジ
ュール式インターフェースユニットを提供することであ
る。 【００１２】本発明の他の目的は、ユーザフレンドリな
構成設定を行うことのできるようにするモジュール式イ
ンターフェースユニットを提供することである。 【００１３】本発明の更に他の目的は、ネットワークプ
ロトコルのヘッダ及びトレーラの処理を改善したモジュ
ール式インターフェースユニットを提供することであ
る。 【００１４】 【課題を解決するための手段】周辺ユニット（ＰＵ）を
通信リンクを介して外界と連絡するパケットベース通信
システムが開示される。このシステムにはモジュール式
インターフェースユニット（ＭＩＵ）が含まれており、
このユニットはＰＵ及びＭＩＵの両者のプロセッサによ
って共有されるメモリを有している。本システムは、制
御パケット、読込みパケット、書出しパケットを使用
し、メモリの利用を最適化するメモリ割当方法を実行す
る。本システムはＰＵの動作に必要な読込みパケットと
書出しパケットとの比を決定するが、通信リングが書出
しパケットを伝達しないことになっている場合にはこの
比を無視する。通信リンクが書出しパケットを伝達する
場合には、この比に従って共有メモリ内で読込みパケッ
ト用の空間と書出しパケット用の空間を割り当てる。本
システムはまた、ＰＵを通したユーザ／キーボード入力
により、ＭＩＵから質問及び回答メッセージを与えなが
らＭＩＵ構成を行うことができるようにする装置も有し
ている。この特徴により、ＰＵは、単にＭＩＵの交換と
ユーザによる構成設定を行うだけで、多数の異なる通信
リンクに適応することができる。本システムは更に、ネ
ットワークプロトコルのヘッダ及びトレーラを迅速に処
理する装置も持っている。これらのヘッダ及びトレーラ
はデータパケットと共にストアされており、ＰＵが共有
メモリ中のパケットをアクセスする際には、ポインタを
使用して、ネットワークプロトコルのヘッダ及びトレー
ラの部分を無視しながらこの様なパケットのデータ部分
のみをアクセスできるようにする。 【００１５】 【発明の実施の形態】図４を参照すると、本発明を取り
入れたシステムのブロック図が示されている。ＰＵ４０
はプリンタ、ファクシミリまたはそれ以外の、ネットワ
ークまたはホストプロセッサと通信するようになってい
る周辺ユニットとすることができる。ＰＵ４０は、マイ
クロプロセッサ４２により、周知のやり方で制御され
る。ディスプレイ４４にはキーボード４６が設けられて
おり、両者がマイクロプロセッサ４２と対話してユーザ
入出力を行う。不揮発性メモリ４８はマイクロプロセッ
サ４２のファームウエアメモリとなり、図示していない
他のメモリ（ＲＡＭ、ＲＯＭ）はマイクロプロセッサ４
２のための他の操作記憶を含んでいる。ＰＵ機構部分５
０はマイクロプロセッサ４２により操作されてＰＵの機
能を果たす。ＰＵ４０がプリンタであるとすれば、ＰＵ
機構部分５０はプリンタ機構及びマイクロプロセッサ４
２からの指示に応答してこの機構を制御する電子部分か
ら構成される。 【００１６】ＰＵ４０と外界との間の通信は、ＰＵ４０
が入出力リンク５４を介してネットワークまたはホスト
プロセッサと通信することができるようにするために全
てのインターフェース機能を行うＭＩＵ５２を通して行
われる。ＭＩＵ５２は、ＭＩＵ５２の動作を制御してそ
のインターフェース機能を行うことができるようにする
マイクロプロセッサ５６を有している。マイクロプロセ
ッサ５６には、作業データ記憶のためのローカルＲＡＭ
（これはないこともある）及びＲＯＭが設けられてい
る。ＭＩＵ５２のその他の主要構成要素は、入出力リン
クインターフェースモジュール５８及び共有メモリ６０
である。 【００１７】図４のシステムはパケットベースモードで
動作する。各パケットは、(1)パケット中の、コマン
ド、ステータス及びデータロケーション情報を転送する
部分であるパケットヘッダ、及び(2)パケット中の、デ
ータまたはメッセージを転送する部分であるパケットバ
ッファを含んでいる。 【００１８】入出力リンクインターフェースモジュール
５８は、出ていくデータを入出力リンク５４に導く働き
及びそこから入ってくるデータを受け取る働きをする。
モジュール５８は入ってくるパケットを直接マイクロプ
ロセッサ５６に導くか、あるいはＤＭＡサブモジュール
６２を介して共有メモリ６０に導く。インターフェース
モジュール５８が低データレート（例えば９６００ビッ
ト／秒のＲＳ２３２リンク）しかサポートしていない場
合は、ＤＭＡサブモジュール６２は不用である。この様
な場合には、入ってきたデータパケットは、インターフ
ェースモジュール５８にバッファされ、マイクロプロセ
ッサ５６により読み出され、次いで共有メモリ６０の中
へ移動させられる。これとは反対に、インターフェース
モジュール５８が高データレート（例えば、１６Ｍビッ
ト／秒のデータレートのトークンリング）を採用したネ
ットワークにインターフェースを取るように機能する場
合には、ＤＭＡサブモジュール６２が動作に加わる。こ
の様な場合には、マイクロプロセッサ５６は、インター
フェースモジュール５８に次の有効パケットを共有メモ
リ６０の与えられたアドレスにストアするように指示す
る。このアドレスはＤＭＡサブモジュール６２のＤＭＡ
カウンタ（図示せず）に置かれている。パケットは、受
信されると、共有メモリ６０中に指定されたアドレスか
ら直接ストアされる。これらの動作はＤＭＡサブモジュ
ール６２と共有メモリ６０との間に伸びている制御線、
アドレス線及びデータ線を介して行われる。同じ構成の
線のグループ６６及び６８がそれぞれ共有メモリ６０と
マイクロプロセッサ５６、共有メモリ６６とマイクロプ
ロセッサ４２の間に設けられている。従って、共有メモ
リ６０はＤＭＡサブモジュール６２から直接に入力を受
信することができ、マイクロプロセッサ４２及び５２の
双方から全てアクセスすることができる。その結果、共
有メモリ６０は、ＰＵ４０とＭＩＵ５２との間で本質的
に共有され、これら２つの装置の間に主要情報経路を形
成する。アービトレーションサブモジュール７０は、２
つ以上の実体が共有メモリ６０にアクセスしようとする
場合に、この衝突を調停する。 【００１９】ＰＵからのデータの通り道の決定は全てＭ
ＩＵ５２によって行われ、ＰＵ４０にはＭＩＵ５２が外
界と通信するのに使用するプロトコルや外界から入って
くるデータの特性に関する知識は組み込まれていない。
その結果、ＰＵ４０は単にＭＩＵ５２を変更するだけ
で、どんなネットワークプロトコルや特定のホストプロ
セッサとも接続することができる。 【００２０】図４のシステムが使用するパケット構造は
図２に示すものと実質上同じである。多くの形式のパケ
ットが存在するが、４つの特定の形式のパケットを以下
で考慮することにする。それは、これらがＰＵ４０とＭ
ＩＵ５２との間の通信をサポートするからである。 【００２１】データ読込みパケット−このパケットはデ
ータを外界からＰＵ４０に送るのに使用される。ＰＵ４
０がプリンタである場合には、データ読込みパケットは
処理されてプリントページに編成されてその後にプリン
トされるべき情報を含んでいることがよくある。 【００２２】データ書出しパケット−このパケットはデ
ータをＰＵ４０から外界に渡すのに使用される。ＰＵ４
０がプリンタである場合には、主なデータ流れは外界か
らプリンタへ向かうのであってその逆ではないので、デ
ータ書出しパケットが必要になることはほとんどない。
実際、広く使用されているあるインターフェース（つま
り、セントロニクスプロトコル）には、データをプリン
タからホストプロセッサへ渡す能力がない。 【００２３】ＰＵ制御パケット−このパケットはＰＵか
らＭＩＵへの雑多な要求／応答情報転送に使用される。
つまり、ＰＵはこのパケットを使って、制御情報をＭＩ
Ｕへ渡したり、あるいはＭＩＵに対して制御情報を要求
する。この様なパケットは一般にシステム内の制御及び
ハウスキーピング機能に使用される。 【００２４】ＭＩＵ制御パケット−このパケットはＭＩ
ＵからＰＵへの雑多な要求／応答情報転送に使用するこ
とを意図している。つまり、ＭＩＵはこのパケットを使
って、制御情報をＰＵへ渡したり、あるいはＰＵに対し
て制御情報を要求する。 【００２５】ＰＵ制御パケット及びＭＩＵ制御パケット
は制御コマンドをシステム内で受け渡すことができるよ
うにする。初期設定中に双方向制御パケット通信を確実
に利用できるようにするため、少なくとも２つのパケッ
トがＭＩＵ制御パケットとして割り当てられ、少なくと
も２つの別のパケットがＰＵ制御パケットとして割り当
てられる。共有メモリ６０の中のいくつかの領域がこれ
らのパケット用に確保されており、従ってこれらの領域
はここを通して制御情報を常にＰＵ４０からＭＩＵ５２
へ、またはその逆方向に送ることができる「窓」を与え
る。 【００２６】図４のシステムは、ＰＵ４０またはＭＩＵ
５２によるパケットの「所有」という概念を利用してい
る。パケットの所有者だけがそのパケットへアクセスで
きる。従って、パケットが共有メモリ６０内にある間
は、それらのパケットはその所有者だけからアクセスで
き、他の共有メモリ６０をアクセスできるものからはア
クセスできない。共有メモリ６０内の「メイルボック
ス」を使用することで、所有権をＰＵ４０とＭＩＵ５２
の間で受け渡される。共有メモリ６０内の４バイトがＰ
Ｕメイルボックスとして確保されており、また４バイト
がＭＩＵメイルボックスとして確保されている。これら
のメイルボックスは各々当該メイルボックス内に有効デ
ータが存在することを示すフラグビットを備えている。 【００２７】パケットの所有権は、所有者が当該パケッ
トのヘッダを指すポインタを非所有者のメイルボックス
にストアすることにより転送される。所有者はこの非所
有者のメイルボックス中の前述のフラグを有効状態にセ
ットする。所有者は次に、物理的に接続された制御線を
動作させることにより、この非所有者に割り込みをか
け、非所有者は自分のメイルボックスを調べて、セット
されたフラグを見る。次に、非所有者は自分のメイルボ
ックスに先にストアされたパケットヘッダポインタを取
り出す。この時点でこの非所有者がこのパケットの所有
者となり、以前の所有者は非所有者となる。この段階
で、新しい所有者が今度はこのパケット及びそこにスト
アされているデータにアクセスできる。新しい所有者は
そのメイルボックス内のフラグをクリアしてから、物理
的に接続された制御線を通じて新しい非所有者に割り込
む。これにより、非所有者は、もしそうしたければ、別
のパケットの別のパケットの所有権の新たな転送を開始
することができる。 【００２８】上に述べたように、共有メモリ６０はＰＵ
４０と外界との間の唯一のデータ経路である。図４のシ
ステムの構成の初期設定で、共有メモリ６０の構成設定
が行われる。その記憶空間の内のある部分は（前述のよ
うに）制御パケットに割り当てられ、ある部分はデータ
読込みパケットに割り当てられ、ある部分はデータ書出
しパケットに割り当てられる。ある状況下では、共有メ
モリ６０はその記憶空間のどの部分もデータ書出しパケ
ットに割り当てていないことがある（以下で説明す
る）。 【００２９】それ故、共有メモリ６０はデータの通信及
び制御の通信が通る「窓」と見なすことができる。この
窓の一部は外界から入ってくる読込みデータのために確
保され、他の部分は外界へ出て行く書出しデータのため
に確保されて良い。共有メモリ６０の一部を上述のよう
に割り当てることにより、圧倒的に多量のデータが一方
向に（例えば、入ってくる方向に）流れている場合でも
双方向通信が常にできることが保証される。従って、窓
の一部が常に出て行く方向のパケット用に確保され、こ
の部分へは入ってくるデータからはアクセスできない。 【００３０】共有メモリ６０は記憶空間の割当は図４の
システムを最適に機能させるのに非常に重要だから、シ
ステムの構成の初期設定中に極めて詳細な割当プロセス
が行われる。このプロセスを図５ないし図９のフローチ
ャートに示す。 【００３１】◎共有メモリの割当て ＭＩＵは共有メモリ割当て手順を制御する。共有メモリ
割当て手順では最初に先ずＰＵ４０から要求された読込
み／書出しパケット比率を決定する。例えば、ＰＵ４０
がプリンタであれば、ＰＵ４０は共有メモリ６０の読込
みデータパケット空間を圧倒的に多く要求し、書出しデ
ータパケットの要求は、もしあったとしてもごくわずか
である。他方，ＰＵ４０がファクシミリであれば、その
読込み／書出しデータパケット比率は約５０／５０であ
る。図５のボックス１００に示すように、ＭＩＵ５２は
最初にＰＵ４０に読込み／書出しデータパケット比率を
要求する。ＰＵ４０は予め入力されている読込み／書出
しデータパケット比率をそのファームウエアに尋ねる。
この比率は前に述べたようにＰＵ４０の通信の特性に基
づいている（ボックス１０２）。ＰＵ４０は次にＭＩＵ
５２に応答を返し、要求されたデータパケット比率を提
供する（ボックス１０４）。 【００３２】ＭＩＵ５２は、通信リンク５４がＰＵ４０
からホストへの通信をサポートする場合にのみ、ＰＵ４
０から提供される比率を採用する。リンク５４がセント
ロニクス形式のものである場合には、このようなＰＵか
らホストへの通信をサポートしない。この理由により、
共有メモリから何らかの割当てを書出しデータパケット
に与えなければならない理由はない。このような場合に
は、ＭＩＵ５２は１００％読込みデータパケット側とす
るという比率を使用する（ボックス１０６）。この比率
の使用方法は以下の説明から明らかになるだろう。な
お、以下に図５の各ボックスの内容を示す： １００−「ＭＩＵが読込み／書出しデータパケット比率
をＰＵに要求」 １０２−「ＰＵの通信特性に基づき、ＰＵが読込み／書
出しデータパケット比率を決定」 １０４−「ＰＵが読込み／書出しデータパケット比率を
ＭＩＵに回答」 １０６−「通信リンクがＰＵからホストへの通信をサポ
ートする場合には、ＭＩＵはＰＵから提供されたこの比
率を使用。そうでない場合には、ＭＩＵは１００％読込
みデータパケットであるという比率を使用」 【００３３】図６に示すように、ＭＩＵ５２は次にＰＵ
制御パケットに必要なバッファ空間の長さの決定に進
む。最初に、ＭＩＵ５２はＰＵ４０に対して、許容でき
る最短のＰＵ制御パケットバッファ長を提示するように
要求する（ボックス１０８）。ＰＵ４０は、これに応答
して自分の制御パケットを調べて制御パケットによって
必要になるバッファ情報から許容できる最短の制御パケ
ット長を決定する。換言すれば、そのバッファ長はＰＵ
が発生した要求制御パケットの最大のサイズに基づいて
いる（ボックス１１０）。これにより、問題のうちの半
分への回答が出来上がった。 【００３４】問題の他の局面は、ＰＵ制御パケットバッ
ファもＭＩＵ５２から応答制御パケットバッファを受け
取るのに使用されるということである。従って、最短の
バッファはＭＩＵ応答制御パケットバッファの最大長も
受け入れなければならない。従って、ＰＵ４０がＭＩＵ
５２に応答して許容できる最短の制御パケットバッファ
長を与える（ボックス１１２）と、ＭＩＵ５２はこれに
続いてもう１つの最短の許容できる最短の制御パケット
バッファ長の決定を行う。このバッファ長はＭＩＵ５２
が発生する応答制御パケットバッファの最大のサイズに
基づいている（ボックス１１４）。 【００３５】この段階で、ＭＩＵ５２は、ＰＵ制御パケ
ットバッファの大きさを、（１）ＰＵが決定した許容で
きる最短のＰＵ制御パケットバッファ長と、（２）ＭＩ
Ｕが決定した許容できる最短のＰＵ制御パケットバッフ
ァ長のうちの長いほうに定める。この段階で、ＭＩＵ５
２はＰＵ制御パケットに対する許容可能な最小バッファ
長を確定できた。なお、以下に図６の各ボックスの内容
を示す： １０８−「ＭＩＵがＰＵに対して、許容できる最短のＰ
Ｕ制御パケット長を提示するように要求」 １１０−「ＰＵが生成するあらゆる要求制御パケットの
最大サイズに基づいて、ＰＵ制御パケットバッファ長を
ＰＵが決定」 １１２−「ＰＵがＭＩＵに対して、許容できる最短のＰ
Ｕ制御パケットバッファ長を返答」 １１４−「ＭＩＵが生成するあらゆる応答制御パケット
の最大のサイズに基づいて、もう１つの許容できる最短
のＰＵ制御パケットバッファ長をＭＩＵが決定」 １１６−「ＭＩＵがＰＵ制御パケットバッファ長を、以
下の２つのうちの大きいほうに決定： １）ＰＵが決定した許容できる最短のＰＵ制御パケット
バッファ長 ２）ＭＩＵが決定した許容できる最短のＰＵ制御パケッ
トバッファ長」 【００３６】図７に示すように、ＭＩＵ５２は今度は自
分の制御パケットバッファ長について同じ決定を行う。
この決定は、ボックス１１８、１２０、１２２、１２４
及び１２６に示すように行われる。これは、この決定に
当たって、先ずＭＩＵ５２が最初にＰＵの発生する応答
制御パケットバッファの最大のサイズを検討し、次いで
ＭＩＵの発生する要求制御パケットバッファの最大のサ
イズを決定するという点を除いては、図６に示すものと
同じである。これら２つのバッファサイズのうちで大き
い方がＭＩＵ制御パケットバッファ長を定める。なお、
以下に図７の各ボックスの内容を示す： １１８−「ＭＩＵがＰＵに対して、許容できる最短のＭ
ＩＵ制御パケットバッファ長を提示するように要求」 １２０−「ＰＵが生成するあらゆる要求制御パケットの
最大サイズに基づいて、ＭＩＵ制御パケットバッファ長
をＰＵが決定」 １２２−「ＰＵがＭＩＵに対して、許容できる最短のＭ
ＩＵ制御パケットバッファ長を返答」 １２４−「ＭＩＵが生成するあらゆる要求制御パケット
の最大のサイズに基づいて、もう１つの許容できる最短
のＭＩＵ制御パケットバッファ長をＭＩＵが決定」 １２６−「ＭＩＵがＭＩＵ制御パケットバッファ長を、
以下の２つのうちの大きいほうに決定： １）ＰＵが決定した許容できる最短のＭＩＵ制御パケッ
トバッファ長 ２）ＭＩＵが決定した許容できる最短のＭＩＵ制御パケ
ットバッファ長」 【００３７】次に図８に移ると、ＭＩＵ５２は今や次の
事項を知っている：読込み／書出しデータパケットの比
率、最短ＰＵ制御パケットバッファ長及び最短ＭＩＵ制
御パケットバッファ長。ＭＩＵ５２はＭＩＵ５２にイン
ストールされている共有メモリ６０が全部でどのくらい
あるかを確認し、この値を出発値として使用して、パケ
ットに利用できる共有メモリの量を決定する（ボックス
１２８）。ＭＩＵはこの値からメイルボックスのために
必要な共有メモリ量を差し引き（ボックス１３０）、専
らＭＩＵが使用するために必要な共有メモリ量も差し引
く（ボックス１３２）。正味の残りがパケットのために
利用できる共有メモリ量である。最後に、ＭＩＵ５２は
通信リンクの必要条件及び特性に基づいて、読込み及び
書出しデータパケットバッファ長を決定する。例えば、
あるネットワークプロトコルは最短長データパケットを
必要とする。従って、ＭＩＵ５２は、ネットワークプロ
トコルの必要条件に合致するようにデータパケットバッ
ファ長を調節する（ボックス１３４）。なお、以下に図
７の各ボックスの内容を示す： １２８−「ＭＩＵがＭＩＵにインストールされている共
有メモリの全体量を確認し、この値をパケットに利用で
きる共有メモリ量の出発値として使用する」 １３０−「メイルボックスに必要な共有メモリ量をパケ
ットのために利用できる共有メモリ量からＭＩＵが差し
引く」 １３２−「専らＭＩＵが使用するために必要な共有メモ
リ量をパケットのために利用できる共有メモリ量からＭ
ＩＵが差し引く。この結果が、パケットのために利用で
きる共有メモリ量である」 １３４−「ＭＩＵが、通信リンクの必要条件に基づい
て、読込みデータパケットバッファ長及び書出しデータ
パケットバッファ長を決定」 【００３８】共有メモリ割当てルーチンでのＭＩＵ５２
の最後の動作は、利用可能な共有メモリを実際に割り当
てることである。この割り当てを示すのが図９のボック
ス１３６である。ＰＵ４０とＭＩＵ５２との間の双方向
制御通信を確保するためには、共有メモリ６０では少な
くとも２つのＰＵ制御パケット及び２つのＭＩＵ制御パ
ケットの割当てが行われる。更に、少なくとも２つの読
込みデータパケットが割り当てられなければならず、書
出しデータパケットは必要に応じて割り当てられる。次
いで、読込み／書出し比率に従って、利用可能な共有メ
モリを使い尽くすまで、読込み及び書出しデータパケッ
トが共有メモリ６０内に更に割り当てられる。この手続
きにより、共有メモリ６０の最適割当てが出来るように
なり、また条件が変わったときは割当てを変えることに
より、大きな柔軟性がシステムに付与される。なお、図
９のボックス１３６の内容は次のようになっている。
「ＭＩＵは利用可能な共有メモリを以下のように割り当
てる： 少なくとも２つのＰＵ制御パケット 少なくとも２つのＭＩＵ制御パケット 少なくとも２つの読込みデータパケット 必要なだけの書出しデータパケット ＭＩＵは、読込み／書出し比率にしたがって、読込みデ
ータパケットと書出しデータパケットを、利用可能な共
有メモリを使い尽くすまで割り当てる」 【００３９】図１０は割当て後の共有メモリ６０の概略
図であり、各種メイルボックス、制御パケットヘッダ、
データパケットヘッダ及びバッファ領域の関係を示す。
図２から想起されるように、各パケットはそれに関連付
けられた内の有効データの先頭アドレスを示すデータ開
始フィールドを持っている。このアドレスは共有メモリ
６０のどこにあっても良い。 【００４０】◎ＭＩＵ構成設定 図４のシステムの最初の動作時に、ＭＩＵは通信リンク
の要求事項を満たすように構成設定されなければならな
い。例えば、インターフェースがシリアルデータリンク
であれば、ボーレート、１文字当たりのデータビット
数、ハンドシェークの形式、線路の極性等を定義しなけ
ればならない。このシステムは、ユーザがＰＵ４０にあ
るディスプレイ４４及びキーボード４６と対話すること
により、ＭＩＵを的確に構成設定できるようにしてい
る。 【００４１】最初に、ユーザはキーボード４６を操作し
て、構成設定要求パケットを開始する。これにより、Ｐ
Ｕ４０がＭＩＵの構成設定を、機会内部に設けられたス
イッチに頼らずに、ディスプレイ４４上のテキストプロ
ンプトを使用して行うための手段が提供される。 【００４２】構成設定要求パケットは共有メモリ６０に
置かれ、その所有権はＭＩＵ５２に渡される。これに応
答して、マイクロプロセッサ５６はディスプレイ４４を
介してユーザに対して表示する質問及び回答をＰＵ４０
に渡す。例えば、質問をディスプレイ４４上に提示し、
それに続いて構成設定のためのユーザからの回答の１つ
あるいは複数の推奨回答を提示する。これらの推奨回答
の内の１つをユーザが選択できる。回答が選択される
と、その回答はＰＵ４０のマイクロプロセッサ４２によ
り共有メモリ６０に渡される。次に、マイクロプロセッ
サ５６は、回答から生じる構成設定データを不揮発性メ
モリ４８にストアするように、マイクロプロセッサ４２
に要求する。これにより、ＰＵ４０に既に設けられてい
る不揮発性メモリ４８を入出力構成設定データのために
利用することができ、同じようなメモリをＭＩＵ５２内
に重複して設ける必要がなくなる。 【００４３】ユーザがキーボード４６により構成設定動
作をこれから行うことを表明する前に、マイクロプロセ
ッサ４２はＰＵ４０が使用する言語の指示を予め渡して
ある。例えば、ＰＵ４０がプリンタであれば、その指示
や他のユーザインターフェースは英語、ドイツ語等を用
いることができる。マイクロプロセッサ５６は、構成設
定要求に応答して、ディスプレイ４４上に同じ言語で質
問及び回答を提示する。 【００４４】上述の構成設定機能により、ＭＩＵ５２内
の入出力機能の構成設定を、それについての知識を持っ
ていないＰＵ４０を使って行うことができる。この結
果、ＰＵ４０はどんなＭＩＵとも接続することができ、
なおかつ制御機能を遂行することができる。それは質問
及び回答はＭＩＵ５２の中のマイクロプロセッサ５６に
より制御されるからである。 【００４５】◎ネットワークプロトコルパケットヘッダ
の取り扱い 図４に戻ると、そこに図示してあるシステムは、往々に
してネットワークプロトコルヘッダとトレイラとの間に
「カプセル化されている」データを使用するネットワー
クに接続されなければならないことがある。ＭＩＵ５２
の一つの目的は、ＰＵ４０が、自分の接続されたネット
ワークが具体的にはどんなプロトコルを必要とするのか
については全く気が付かないようにすることである。更
に、ＭＩＵ５２の他の目的は、最適性能を維持すること
ができるように、カプセル化されたデータを最も迅速に
処理することである。以下の説明から判るように、図４
に示すシステムは、これ以上のデータコピーを行うこと
を必要とせずに、リンクインターフェースモジュール５
８と共有メモリ６０との間でそのようなカプセル化され
たパケットを転送する。 【００４６】共有メモリ６０の割当ての説明を行ってい
る際に述べたように、ＭＩＵ５２はネットワークパケッ
ト全体（すなわち、ネットワークプロトコルヘッダ＋デ
ータ＋ネットワークプロトコルトレイラ）を収容するに
充分な大きさのバッファを作り出す。これを図１１に示
してある。図１１では、バッファ１５０（共有メモリ６
０中にある）はリンクインターフェースモジュール５８
を経由してネットワークから受け取ったままのパケット
全体を含んで描かれている。ネットワークパケットがリ
ンクインターフェースモジュール５８と共有メモリ６０
の間を通ると、それに続いて、インターフェースパケッ
トヘッダ１５２が共有メモリ６０のマイクロプロセッサ
５６により構築される。インターフェースパケットヘッ
ダ１５２は図２に示した形を取るが、そこに示したデー
タと図３の従来技術のパケットヘッダ構成に示したもの
とでは、３つの重要な差異がある。具体的には、パケッ
トヘッダ１５２のデータ開始フィールドはバッファ１５
０の中の有効データの最初のアドレス（ネットワークプ
ロトコルヘッダの最初のアドレスではない）を示してい
る。データ長フィールドは有効バッファデータだけの長
さを示し、ネットワークプロトコルヘッダ及び、もし存
在すれば、ネットワークプロトコルトレイラはどちらも
このフィールドに書き込まれている長さとしては勘定に
入れていない。最後に、最大データ長フィールドは、バ
ッファ１５０に格納し得る有効バッファデータの最大量
を示し、ネットワークプロトコルヘッダ及びトレイラの
記憶空間はどちらも勘定に入れていない。 【００４７】その結果、パケットヘッダ１５２及びバッ
ファ１５０からなるパケットの所有権がマイクロプロセ
ッサ４２に渡され、次いでマイクロプロセッサ４２がそ
のパケットにアクセスすると、マイクロプロセッサ４２
は有効バッファデータ及びそれを定義するデータフィー
ルドを見るだけである。その結果、マイクロプロセッサ
４２はプロトコルヘッダ及びトレイラがバッファ１５０
に存在することを知らず、後の処理においてそれらを無
視することができる。それ故、ネットワークプロトコル
ヘッダ及びトレイラを入って来るネットワークデータか
ら「剥ぎ取る」のに別に処置を取る必要はなく、それだ
けで「剥ぎ取り」が自動的にかつ動作中に（on the fl
y）処理される。 【００４８】ＰＵ４０が書出しデータパケットをＭＩＵ
５２に渡すと、この場合も、ネットワークヘッダ及びト
レイラを付加するのに出ていくデータをコピーすること
は必要とされない。このわけは、マイクロプロセッサ５
６が出ていくネットワークプロトコルのヘッダ及びトレ
イラの情報を挿入するため有効バッファデータ領域１５
０（図１１）の上及び下に予め空間を確保しているから
である。その結果、マイクロプロセッサ５６はその情報
を共有メモリ６０のネットワークプロトコルヘッダ及び
トレイラ領域に直接挿入することができる。次に、マイ
クロプロセッサ５６はＤＭＡサブモジュール６２に、ネ
ットワークプロトコルヘッダ、有効バッファデータ、及
びネットワークプロトコルトレイラをネットワークパケ
ットとしてリンク５４上に送出するように指示する。 【００４９】上述の説明は本発明を例示しただけである
ことを理解しなければならない。当業者は、本発明から
逸脱することなく種々の代案及び修正案を考え出すこと
ができる。従って、本発明は特許請求の範囲の射程に入
るこのような代案、修正案及び変形を全て包含するもの
である。 【００５０】 【発明の効果】以上詳細に説明したように、本願発明に
よれば、周辺ユニットとインターフェースユニットとの
間の共有メモリの割当てを、状況に合わせて柔軟に行う
ことができ、またインターフェースの構成の設定が簡単
化され、さらにまたパケットのプロトコルヘッダを取り
去る処理が高速化されるという効果がある。
【図面の簡単な説明】
【図１】本発明を適用できる図１はシステムの全体構成
を示す高レベルのブロック図。 【図２】パケットヘッダの構成を示す図。 【図３】従来技術のパケットヘッダの各フィールドとパ
ケットバッファの各セクションとの関係を示す図。 【図４】本発明の一実施例のシステムのブロック図。 【図５】図４のシステムの動作を説明するためのフロー
チャート。 【図６】図４のシステムの動作を説明するためのフロー
チャート。 【図７】図４のシステムの動作を説明するためのフロー
チャート。 【図８】図４のシステムの動作を説明するためのフロー
チャート。 【図９】図４のシステムの動作を説明するためのフロー
チャート。 【図１０】本発明の一実施例における共有メモリの割当
ての例を示す図。 【図１１】本発明の一実施例のパケットヘッダの各フィ
ールドとパケットバッファの各セクションとの関係を示
す図。 【符号の説明】 ２０、４０：周辺ユニット（ＰＵ） ２２、５２：モジュール式インターフェースユニット
（ＭＩＵ） ２４：ホストコンピュータ ２６：ＰＵ／ＭＩＵインターフェース ２８：Ｉ／Ｏハードウエアリンク ３０：バッファ ４２、５６：マイクロプロセッサ ４４：ディスプレイ ４６：キーボード ４８：不揮発性メモリ ５０：ＰＵ機構部分 ５４：入出力リンク ５８：入出力リンクインターフェースモジュール ６０：共有メモリ ６２：ＤＭＡサブモジュール ７０：アービトレーションサブモジュール
を示す高レベルのブロック図。 【図２】パケットヘッダの構成を示す図。 【図３】従来技術のパケットヘッダの各フィールドとパ
ケットバッファの各セクションとの関係を示す図。 【図４】本発明の一実施例のシステムのブロック図。 【図５】図４のシステムの動作を説明するためのフロー
チャート。 【図６】図４のシステムの動作を説明するためのフロー
チャート。 【図７】図４のシステムの動作を説明するためのフロー
チャート。 【図８】図４のシステムの動作を説明するためのフロー
チャート。 【図９】図４のシステムの動作を説明するためのフロー
チャート。 【図１０】本発明の一実施例における共有メモリの割当
ての例を示す図。 【図１１】本発明の一実施例のパケットヘッダの各フィ
ールドとパケットバッファの各セクションとの関係を示
す図。 【符号の説明】 ２０、４０：周辺ユニット（ＰＵ） ２２、５２：モジュール式インターフェースユニット
（ＭＩＵ） ２４：ホストコンピュータ ２６：ＰＵ／ＭＩＵインターフェース ２８：Ｉ／Ｏハードウエアリンク ３０：バッファ ４２、５６：マイクロプロセッサ ４４：ディスプレイ ４６：キーボード ４８：不揮発性メモリ ５０：ＰＵ機構部分 ５４：入出力リンク ５８：入出力リンクインターフェースモジュール ６０：共有メモリ ６２：ＤＭＡサブモジュール ７０：アービトレーションサブモジュール
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 パトリック・ダブリュー・ファルガム
アメリカ合衆国アイダホ州ボイジィ・バ
ドリィ・ドライブ11288
(72)発明者 ポール・アール・ソーレンソン
アメリカ合衆国カリフォルニア州サン・
ディエゴ・ラクエンタ・ドライブ5561
(72)発明者 ジェイムズ・ジー・ウエント
アメリカ合衆国カリフォルニア州アーバ
ーン・カレッジ・ウエイ197
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 13/08
Claims (1)
- (57)【特許請求の範囲】 【請求項１】周辺ユニット、及び前記周辺ユニットと通
信ネットワークとの間で通信できるようにするモジュー
ル式インターフェースユニットを有し、前記通信ネット
ワークはデータにネットワークプロトコルヘッダとネッ
トワークプロトコルトレイラを付加し、前記モジュール
式インターフェースユニットは前記モジュール式インタ
ーフェースユニットと前記周辺ユニットの両方からアク
セスできる共有メモリを有し、更に以下の（ａ）ないし
（ｃ）を設けたことを特徴とするパケットベースシステ
ム： （ａ）前記モジュール式インターフェースユニット内に
設けられ、ネットワークプロトコルヘッダとデータとネ
ットワークプロトコルトレイラとからなるネットワーク
パケットを前記ネットワークから受信して前記共有メモ
リにストアするインターフェース手段； （ｂ）前記共有メモリ内の受信されたネットワークパケ
ットにおける少なくとも開始データアドレス及びデータ
長を表示するフィールドを含むモジュール式インターフ
ェースユニットヘッダを、前記受信されたネットワーク
パケット毎にアセンブルする、前記モジュール式インタ
ーフェースユニット内に設けられた第１のプロセッサ手
段； （ｃ）前記モジュール式インターフェースユニットヘッ
ダにアクセスして、前記フィールドの表示にしたがっ
て、前記開始データアドレスから始まり前記データ長だ
け伸びるデータのみに更にアクセスすることにより、前
記共有メモリ中の前記ネットワークプロトコルヘッダが
無視されるようにする、前記周辺ユニット内に設けられ
た第２のプロセッサ手段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/663,977 US5197128A (en) | 1991-03-04 | 1991-03-04 | Modular interface |
| US663,977 | 1991-03-04 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001319201A Division JP3602089B2 (ja) | 1991-03-04 | 2001-10-17 | 通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258921A JP2003258921A (ja) | 2003-09-12 |
| JP3522266B2 true JP3522266B2 (ja) | 2004-04-26 |
Family
ID=24664001
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8266192A Expired - Fee Related JP3260812B2 (ja) | 1991-03-04 | 1992-03-04 | 通信システム及びそのメモリ割当て方法 |
| JP2001319201A Expired - Fee Related JP3602089B2 (ja) | 1991-03-04 | 2001-10-17 | 通信システム |
| JP2003007295A Expired - Fee Related JP3522266B2 (ja) | 1991-03-04 | 2003-01-15 | パケットベースシステム |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8266192A Expired - Fee Related JP3260812B2 (ja) | 1991-03-04 | 1992-03-04 | 通信システム及びそのメモリ割当て方法 |
| JP2001319201A Expired - Fee Related JP3602089B2 (ja) | 1991-03-04 | 2001-10-17 | 通信システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5197128A (ja) |
| EP (1) | EP0505764B1 (ja) |
| JP (3) | JP3260812B2 (ja) |
| DE (1) | DE69230954T2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU3924593A (en) * | 1992-03-18 | 1993-10-21 | Intersoft Systems, Inc. | Data collection interface system |
| DE69318259T2 (de) * | 1992-11-18 | 1998-09-17 | Canon Kk | Verfahren und Vorrichtung zur Implementierung einer Zweiwegeschnittstelle zwischen einem lokalen Netzwerk und einem Peripheriegerät |
| US5613160A (en) * | 1992-11-18 | 1997-03-18 | Canon Kabushiki Kaisha | In an interactive network board, method and apparatus for placing a network peripheral in a default configuration |
| US5647056A (en) * | 1992-11-18 | 1997-07-08 | Canon Information Systems, Inc. | Method and apparatus for managing access to a networked peripheral |
| JP3305042B2 (ja) * | 1993-04-23 | 2002-07-22 | キヤノン株式会社 | 印刷制御装置 |
| JPH0784918A (ja) * | 1993-09-17 | 1995-03-31 | Fujitsu Ltd | データ入替回路 |
| DE69428512T2 (de) * | 1993-12-30 | 2002-05-29 | Ncr Int Inc | Konfigurationsverfahren für Rechnerperipheriegeräte |
| US5829042A (en) | 1996-02-15 | 1998-10-27 | Hewlett-Packard Company | Prefetch operation for network peripheral device having shared memory |
| US6038621A (en) * | 1996-11-04 | 2000-03-14 | Hewlett-Packard Company | Dynamic peripheral control of I/O buffers in peripherals with modular I/O |
| DE19708755A1 (de) * | 1997-03-04 | 1998-09-17 | Michael Tasler | Flexible Schnittstelle |
| US6477584B1 (en) | 1997-03-21 | 2002-11-05 | Lsi Logic Corporation | Message FIFO empty early warning method |
| US5950014A (en) * | 1997-03-21 | 1999-09-07 | Lsi Logic Corporation | Methodology for pull model invocation |
| US6061755A (en) * | 1997-04-14 | 2000-05-09 | International Business Machines Corporation | Method of layering cache and architectural specific functions to promote operation symmetry |
| US6046817A (en) * | 1997-05-12 | 2000-04-04 | Lexmark International, Inc. | Method and apparatus for dynamic buffering of input/output ports used for receiving and transmitting print data at a printer |
| US5916309A (en) * | 1997-05-12 | 1999-06-29 | Lexmark International Inc. | System for dynamically determining the size and number of communication buffers based on communication parameters at the beginning of the reception of message |
| US6031624A (en) * | 1997-09-08 | 2000-02-29 | Lexmark International, Inc. | Method and apparatus for adaptive data buffering in a parallelized printing system |
| US6078402A (en) * | 1997-09-24 | 2000-06-20 | Hewlett-Packard Company | Accessory based resource offset mechanism for a PCI bus in a printer |
| JP2000132355A (ja) * | 1998-10-28 | 2000-05-12 | Fujitsu Ltd | 情報処理装置及び情報処理方法並びにコンピュータ読み取り可能な記録媒体 |
| US6286073B1 (en) * | 1998-12-01 | 2001-09-04 | Lucent Technologies Inc. | Integrated circuit interface between a personal computer and an external device |
| US6341315B1 (en) * | 1999-02-26 | 2002-01-22 | Crossroads Systems, Inc. | Streaming method and system for fiber channel network devices |
| AUPQ056099A0 (en) * | 1999-05-25 | 1999-06-17 | Silverbrook Research Pty Ltd | A method and apparatus (pprint01) |
| US20030105977A1 (en) * | 2001-12-05 | 2003-06-05 | International Business Machines Corporation | Offload processing for secure data transfer |
| US20030105952A1 (en) * | 2001-12-05 | 2003-06-05 | International Business Machines Corporation | Offload processing for security session establishment and control |
| US7274477B2 (en) * | 2003-01-24 | 2007-09-25 | Hewlett-Packard Development Company, L.P. | Printer with access to remote file system |
| US20040246516A1 (en) * | 2003-06-03 | 2004-12-09 | Curtis Reese | Hard imaging systems, hard imaging management devices, hard imaging devices, articles of manufacture, hard imaging device operational methods, and hard imaging device configuration methods |
| GB2405773B (en) * | 2003-09-02 | 2006-11-08 | Siemens Ag | A method of controlling provision of audio communication on a network |
| US7340597B1 (en) * | 2003-09-19 | 2008-03-04 | Cisco Technology, Inc. | Method and apparatus for securing a communications device using a logging module |
| US9019535B1 (en) | 2009-06-09 | 2015-04-28 | Breezyprint Corporation | Secure mobile printing from a third-party device |
| US20100309510A1 (en) * | 2009-06-09 | 2010-12-09 | Accipiter Innovations, Llc | Systems, methods and devices for printing from a mobile device |
| DE112010005806T5 (de) * | 2010-09-22 | 2013-05-16 | Hewlett-Packard Development Company, L.P. | Modulare Schnittstellensysteme und Verfahren |
| US10901892B2 (en) * | 2017-05-18 | 2021-01-26 | Western Digital Technologies, Inc. | Locality grouping during garbage collection with flush of buffered write data upon completion of garbage collection operation |
| US10740228B2 (en) * | 2017-05-18 | 2020-08-11 | Sandisk Technologies Llc | Locality grouping during garbage collection of a storage device |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4603385A (en) * | 1983-05-11 | 1986-07-29 | International Business Machines Corp. | Integrated data processing/text processing system having a terminal with dual emulation and enhanced function capabilities |
| JPH0642690B2 (ja) * | 1984-05-08 | 1994-06-01 | 日本電気株式会社 | パケット信号の伝送方式 |
| US4731735A (en) * | 1985-09-30 | 1988-03-15 | International Business Machines Corporation | Multilingual processing for screen image build and command decode in a word processor, with full command, message and help support |
| US4847812A (en) * | 1986-09-18 | 1989-07-11 | Advanced Micro Devices | FIFO memory device including circuit for generating flag signals |
| US4924456A (en) * | 1986-09-18 | 1990-05-08 | Racal Data Communications, Inc. | High speed modem |
| US4943942A (en) * | 1986-09-19 | 1990-07-24 | Advanced Micro Devices | Full-duplex modem using a single processor |
| DE3639571A1 (de) * | 1986-11-20 | 1988-06-01 | Standard Elektrik Lorenz Ag | Verfahren und schaltungsanordnung zum urladen eines zweitrechners |
| JPH089254B2 (ja) * | 1987-04-08 | 1996-01-31 | ブラザー工業株式会社 | プリンタ |
| JPH01109843A (ja) * | 1987-10-23 | 1989-04-26 | Hitachi Ltd | 次中継ブリツジ指定法 |
| US5065343A (en) * | 1988-03-31 | 1991-11-12 | Yokogawa Electric Corporation | Graphic display system for process control using a plurality of displays connected to a common processor and using an fifo buffer |
| US5086503A (en) * | 1988-04-08 | 1992-02-04 | International Business Machines Corporation | Methods of remapping a keyboard within a computer system |
| JPH0294942A (ja) * | 1988-09-30 | 1990-04-05 | Seiko Epson Corp | データ通信装置 |
| EP0369934A3 (en) * | 1988-11-14 | 1990-08-22 | Compuadd Corporation | User-configurable setups in non-volatile storage |
| FR2645989A1 (fr) * | 1989-04-17 | 1990-10-19 | Bull Sa | Coupleur multifonctions entre une unite centrale d'ordinateur et les differents organes peripheriques de ce dernier |
| US5010514A (en) * | 1989-04-26 | 1991-04-23 | International Business Machines Corporation | Structured fields at a data stream boundary for delimiting files |
| JPH02310649A (ja) * | 1989-05-26 | 1990-12-26 | Hitachi Ltd | 受信フレーム転送方式および通信制御装置 |
| GB9000643D0 (en) * | 1990-01-11 | 1990-03-14 | Racal Milgo Ltd | Computer bus system |
| US5070528A (en) * | 1990-06-29 | 1991-12-03 | Digital Equipment Corporation | Generic encryption technique for communication networks |
-
1991
- 1991-03-04 US US07/663,977 patent/US5197128A/en not_active Expired - Lifetime
-
1992
- 1992-02-28 EP EP92103446A patent/EP0505764B1/en not_active Expired - Lifetime
- 1992-02-28 DE DE69230954T patent/DE69230954T2/de not_active Expired - Fee Related
- 1992-03-04 JP JP8266192A patent/JP3260812B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-17 JP JP2001319201A patent/JP3602089B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-15 JP JP2003007295A patent/JP3522266B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002204282A (ja) | 2002-07-19 |
| DE69230954T2 (de) | 2000-08-17 |
| US5197128A (en) | 1993-03-23 |
| DE69230954D1 (de) | 2000-05-31 |
| EP0505764B1 (en) | 2000-04-26 |
| EP0505764A2 (en) | 1992-09-30 |
| JP2003258921A (ja) | 2003-09-12 |
| EP0505764A3 (en) | 1993-10-20 |
| JP3602089B2 (ja) | 2004-12-15 |
| JP3260812B2 (ja) | 2002-02-25 |
| JPH0589013A (ja) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3522266B2 (ja) | パケットベースシステム | |
| TW384428B (en) | Method and apparatus for dynamically managing communications buffers used with packet communication data for a printer | |
| US6967960B1 (en) | Method and apparatus for emulating a local data port | |
| US6038621A (en) | Dynamic peripheral control of I/O buffers in peripherals with modular I/O | |
| CA1158740A (en) | Terminal providing communication system information output | |
| CN107256134B (zh) | 将pos终端虚拟为计算机打印机的方法和装置、pos终端 | |
| JP2000158724A (ja) | 画像処理装置、画像処理方法および記録媒体 | |
| US20040221075A1 (en) | Method and interface for improved efficiency in performing bus-to-bus read data transfers | |
| US7489414B2 (en) | Image forming system and image forming apparatus | |
| US6101553A (en) | Communication network end station and adaptor card therefor eliminating on-board storage of operating control code in adaptor card | |
| JPH0583451A (ja) | レーザフアクシミリシステム | |
| KR20000073174A (ko) | 프린터에서의 인쇄작업 순서 제어방법 | |
| JP2009140063A (ja) | ファイル管理モジュール、印刷装置、ファイル管理方法、ファイル管理プログラム | |
| JP3799741B2 (ja) | バスコントローラ | |
| KR920004770B1 (ko) | 컴퓨터용 프로토콜(protocol)컨버터의 시스템 | |
| JP3450632B2 (ja) | リモートプリンタシステムにおける情報処理装置 | |
| JPS605367A (ja) | 通信制御処理装置 | |
| JP3069867U (ja) | 電子装置 | |
| TW591523B (en) | Virtual input/output device connected to a memory controller | |
| JPS6029861A (ja) | 周辺装置インタ−フエイス | |
| JP2001325209A (ja) | データ転送制御装置 | |
| JP2000020269A (ja) | プリンタシステム | |
| KR20010004948A (ko) | 네트워크 프린터 시스템 | |
| JP2000165467A (ja) | ユニバーサル・シリアルバス変換システム | |
| JP2003008818A (ja) | タンデム印刷システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031226 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040203 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |