JP3602089B2 - 通信システム - Google Patents
通信システム Download PDFInfo
- Publication number
- JP3602089B2 JP3602089B2 JP2001319201A JP2001319201A JP3602089B2 JP 3602089 B2 JP3602089 B2 JP 3602089B2 JP 2001319201 A JP2001319201 A JP 2001319201A JP 2001319201 A JP2001319201 A JP 2001319201A JP 3602089 B2 JP3602089 B2 JP 3602089B2
- Authority
- JP
- Japan
- Prior art keywords
- miu
- packet
- data
- shared memory
- interface unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
- G06F2205/066—User-programmable number or size of buffers, i.e. number of separate buffers or their size can be allocated freely
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は周辺ユニットと他の装置との間の通信を可能とするインターフェースユニットに関し、特に周辺ユニットがインターフェースの機能を知らなくとも周辺ユニットのインターフェースを都合の良いように設定できるモジュール式インターフェースユニットに関する。
【０００２】
【従来の技術】
現在のマーケットでは、プリンタ、ファクシミリユニットプロッタ等の周辺ユニットは、多数の異なる実体、すなわちローカルエリアネットワーク、個々のパーソナルコンピュータ、広域ネットワーク等と通信できることが必要とされる。その潜在市場を大幅に減らすような、単一の通信インターフェースしか持っていない周辺ユニットを供給するのではもはや不充分である。
【０００３】
その結果、従来技術の周辺ユニットは、カード搭載型で、他のモジュール式インターフェースカードと単に置き換えるだけで取り替えることができるモジュール式インターフェースユニットを備えている。一般に、このようなインターフェースユニットにより、周辺ユニットはパケット構成のデータブロックを周知のやり方で使用することにより、外部世界と通信することができる。個々のインターフェースはかくしてネットワークとのインターフェース機能を実行することができ、ネットワークプロトコルのヘッダを処理することができる。このようなインターフェースユニットは、インターフェースユニットと接続された周辺ユニットとの間で使用されるインターフェースヘッダを挿入し、修正することができる。周辺ユニットを１つのコンピュータと直接通信させようとするときには、インターフェースユニットは単にインターフェースユニットのプロトコルを処理する能力を備えているだけであり、ネットワークプロトコルのヘッダを処理する能力を備えてはいない（あるいはその必要がない）。
【０００４】
このようなモジュール式インターフェースユニットの一つが本願出願人の２５６３ファミリのラインプリンタに組み込まれており、１枚の着脱自在のカード上に必要なインターフェース機能を設けている。このカードはプロセッサとランダムアクセスメモリの両者を備えており、このメモリはインターフェースユニットのプロセッサ及びプリンタのプロセッサの両方から共有されアクセス可能になっている。
【０００５】
図１はシステムの全体構成を示す高レベルのブロック図であり、周辺ユニット（ＰＵ）２０（例えばプリンタ）、モジュール式インターフェースユニット（ＭＩＵ）２２、及びホストコンピュータ２４を備えている。ＰＵ２０とＭＩＵ２２との間の点線２６はＭＩＵ／ＰＵインターフェースを示し、点線２８はＭＩＵ２２をホストコンピュータ２４に接続するＩ／Ｏハードウエアリンクである。全ての通信は（ある制御線機能に関するものを除き）ＭＩＵ２２とＰＵ２０との間でＭＩＵ２２の共有メモリを通して行われる。
【０００６】
図１の従来技術のシステムは、データパケット及び制御パケットを使用して通信し、要求／応答プロトコルを採用している。データパケット及び制御パケットはともにヘッダ部及びバッファ部を備えており、ヘッダの構成は一般に図２に示すようになっている。ヘッダの最初の８バイト（０〜７）は装置固有のものであって、ＰＵ２０とＭＩＵ２２との間で情報を交信するためのものではない。ヘッダ中でそれに続く７つのフィールドには特定の通信情報が入っている。バイト８及び９は、周辺ユニットの表示装置をセットする、自己試験する、データを周辺ユニットに読み込む、データを接続されているコンピュータに書き込む等のような、行うべき処置を示すコマンド及びコマンド修飾子のフィールドである。戻りステータスフィールドがそれに続く。このフィールドにはコマンド及びコマンド修飾子のフィールドにより定義された処置を行った結果を指示するものが入っている。データ開始フィールドはこの特定のヘッダに関連付けられたバッファの開始バイトのアドレスを示す。データ長フィールドはバッファ内の有効データのバイト数を示し、最大データ長フィールドはパケットのバッファ中で利用できる全バイト数を示す。
【０００７】
図３は、データ開始フィールド、データ長フィールド及び最大データ長フィールドをあるバッファに適用したものを表現している。データ開始フィールドはバッファ３０の最初のアドレスを示す。データ長フィールドはバッファ３０にある有効データの長さを示す。最大データ長フィールドはバッファ３０の有効データ及び空のバッファ領域の両者を含む全データ長を示す。
【０００８】
上に引用した２５６３プリンタでは、バッファ３０は制御パケット用の定められた長さを持っており、また直接にヘッダに付随している。バッファ３０はヘッダの指示にしたがってシステム内部で通信されている実質的な情報を保持している。バッファの長さが一定であることから困難が生じる。現在利用できない、これまでよりも多くのバッファ空間を使えるようにするという柔軟性は、このシステムでは制約される。バッファの大きさが一定であるため、システムは周辺ユニットまたはインターフェースユニットから負わされる要求事項の変化に対応することもできない。その他に、バッファの大きさが一定であることから、インターフェースの規格を新しいネットワーク構成やパケット構造に合わせて拡張しようとするとき制約が生じる。
【０００９】
交換可能なインターフェースを設ければ、周辺ユニット対外界の通信に関する柔軟性は大きくなるが、インターフェースの機能を周辺ユニットの機能から切離すことにより問題が生じる。具体的に言えば、周辺ユニットとそれに関連付けられたインターフェースユニットが外部のネットワークまたはコンピュータと通信する前に、ある構成設定入力をインターフェースユニットに供給して通信を行うことができるようにする必要がある。例えば、インターフェースユニットがシリアルポートを経由して通信しようとする場合には、ボーレート、１文字あたりのデータビット数、ハンドシェーキングの形式、線路の極性等を指定する入力が必要である。典型的には、これら入力はユーザが周辺ユニットのケースを開き、マニュアルからの指示にしたがってスイッチをセットすることにより実現されていた。これは最も良くとも扱いにくく、悪くすると誤りのために通信が全くできなくなる。
【００１０】
ローカルエリアネットワーク及び他のマルチユーザネットワークの利用可能性が増大するに連れて、インターフェースユニットがネットワークプロトコルのヘッダ及びトレイラを処理することに対する要求も増えてきている。これらのヘッダが比較的低速の通信線路から受信されている限り、あるいはデータの流入を選択的に制御することができるネットワークから受信されている限り、インターフェースユニットはプロトコルヘッダをそれが流れている間に除去することができ、システムの性能は低下しない。しかし、高速「停止不能」データ流を有する新しいネットワークの出現と共に、このような途中でのプロトコルヘッダ処理を経済的に達成するのが困難になってきている。従って、インターフェースユニットは、このようなネットワークプロトコルヘッダを処理するのに益々複雑になり、高価になってきている。
【００１１】
【発明が解決しようとする課題】
それ故、本発明の目的は、共有メモリの動作が改善された周辺ユニット用モジュール式インターフェースユニットを提供することである。
【００１２】
本発明の他の目的は、ユーザフレンドリな構成設定を行うことのできるようにするモジュール式インターフェースユニットを提供することである。
【００１３】
本発明の更に他の目的は、ネットワークプロトコルのヘッダ及びトレーラの処理を改善したモジュール式インターフェースユニットを提供することである。
【００１４】
【課題を解決するための手段】
周辺ユニット（ＰＵ）を通信リンクを介して外界と連絡するパケットベース通信システムが開示される。このシステムにはモジュール式インターフェースユニット（ＭＩＵ）が含まれており、このユニットはＰＵ及びＭＩＵの両者のプロセッサによって共有されるメモリを有している。本システムは、制御パケット、読込みパケット、書出しパケットを使用し、メモリの利用を最適化するメモリ割当方法を実行する。本システムはＰＵの動作に必要な読込みパケットと書出しパケットとの比を決定するが、通信リンクが書出しパケットを伝達しないことになっている場合にはこの比を無視する。通信リンクが書出しパケットを伝達する場合には、この比に従って共有メモリ内で読込みパケット用の空間と書出しパケット用の空間を割り当てる。本システムはまた、ＰＵを通したユーザ／キーボード入力により、ＭＩＵから質問及び回答メッセージを与えながらＭＩＵ構成を行うことができるようにする装置も有している。この特徴により、ＰＵは、単にＭＩＵの交換とユーザによる構成設定を行うだけで、多数の異なる通信リンクに適応することができる。本システムは更に、ネットワークプロトコルのヘッダ及びトレーラを迅速に処理する装置も持っている。これらのヘッダ及びトレーラはデータパケットと共にストアされており、ＰＵが共有メモリ中のパケットをアクセスする際には、ポインタを使用して、ネットワークプロトコルのヘッダ及びトレーラの部分を無視しながらこの様なパケットのデータ部分のみをアクセスできるようにする。
【００１５】
【発明の実施の形態】
図４を参照すると、本発明を取り入れたシステムのブロック図が示されている。ＰＵ４０はプリンタ、ファクシミリまたはそれ以外の、ネットワークまたはホストプロセッサと通信するようになっている周辺ユニットとすることができる。ＰＵ４０は、マイクロプロセッサ４２により、周知のやり方で制御される。ディスプレイ４４にはキーボード４６が設けられており、両者がマイクロプロセッサ４２と対話してユーザ入出力を行う。不揮発性メモリ４８はマイクロプロセッサ４２のファームウエアメモリとなり、図示していない他のメモリ（ＲＡＭ、ＲＯＭ）はマイクロプロセッサ４２のための他の操作記憶を含んでいる。ＰＵ機構部分５０はマイクロプロセッサ４２により操作されてＰＵの機能を果たす。ＰＵ４０がプリンタであるとすれば、ＰＵ機構部分５０はプリンタ機構及びマイクロプロセッサ４２からの指示に応答してこの機構を制御する電子部分から構成される。
【００１６】
ＰＵ４０と外界との間の通信は、ＰＵ４０が入出力リンク５４を介してネットワークまたはホストプロセッサと通信することができるようにするために全てのインターフェース機能を行うＭＩＵ５２を通して行われる。ＭＩＵ５２は、ＭＩＵ５２の動作を制御してそのインターフェース機能を行うことができるようにするマイクロプロセッサ５６を有している。マイクロプロセッサ５６には、作業データ記憶のためのローカルＲＡＭ（これはないこともある）及びＲＯＭが設けられている。ＭＩＵ５２のその他の主要構成要素は、入出力リンクインターフェースモジュール５８及び共有メモリ６０である。
【００１７】
図４のシステムはパケットベースモードで動作する。各パケットは、（１）パケット中の、コマンド、ステータス及びデータロケーション情報を転送する部分であるパケットヘッダ、及び（２）パケット中の、データまたはメッセージを転送する部分であるパケットバッファを含んでいる。
【００１８】
入出力リンクインターフェースモジュール５８は、出ていくデータを入出力リンク５４に導く働き及びそこから入ってくるデータを受け取る働きをする。モジュール５８は入ってくるパケットを直接マイクロプロセッサ５６に導くか、あるいはＤＭＡサブモジュール６２を介して共有メモリ６０に導く。インターフェースモジュール５８が低データレート（例えば９６００ビット／秒のＲＳ２３２リンク）しかサポートしていない場合は、ＤＭＡサブモジュール６２は不用である。この様な場合には、入ってきたデータパケットは、インターフェースモジュール５８にバッファされ、マイクロプロセッサ５６により読み出され、次いで共有メモリ６０の中へ移動させられる。これとは反対に、インターフェースモジュール５８が高データレート（例えば、１６Ｍビット／秒のデータレートのトークンリング）を採用したネットワークにインターフェースを取るように機能する場合には、ＤＭＡサブモジュール６２が動作に加わる。この様な場合には、マイクロプロセッサ５６は、インターフェースモジュール５８に次の有効パケットを共有メモリ６０の与えられたアドレスにストアするように指示する。このアドレスはＤＭＡサブモジュール６２のＤＭＡカウンタ（図示せず）に置かれている。パケットは、受信されると、共有メモリ６０中に指定されたアドレスから直接ストアされる。これらの動作はＤＭＡサブモジュール６２と共有メモリ６０との間に伸びている制御線、アドレス線及びデータ線を介して行われる。同じ構成の線のグループ６６及び６８がそれぞれ共有メモリ６０とマイクロプロセッサ５６、共有メモリ６６とマイクロプロセッサ４２の間に設けられている。従って、共有メモリ６０はＤＭＡサブモジュール６２から直接に入力を受信することができ、マイクロプロセッサ４２及び５２の双方から全てアクセスすることができる。その結果、共有メモリ６０は、ＰＵ４０とＭＩＵ５２との間で本質的に共有され、これら２つの装置の間に主要情報経路を形成する。アービトレーションサブモジュール７０は、２つ以上の実体が共有メモリ６０にアクセスしようとする場合に、この衝突を調停する。
【００１９】
ＰＵからのデータの通り道の決定は全てＭＩＵ５２によって行われ、ＰＵ４０にはＭＩＵ５２が外界と通信するのに使用するプロトコルや外界から入ってくるデータの特性に関する知識は組み込まれていない。その結果、ＰＵ４０は単にＭＩＵ５２を変更するだけで、どんなネットワークプロトコルや特定のホストプロセッサとも接続することができる。
【００２０】
図４のシステムが使用するパケット構造は図２に示すものと実質上同じである。多くの形式のパケットが存在するが、４つの特定の形式のパケットを以下で考慮することにする。それは、これらがＰＵ４０とＭＩＵ５２との間の通信をサポートするからである。
【００２１】
データ読込みパケット−このパケットはデータを外界からＰＵ４０に送るのに使用される。ＰＵ４０がプリンタである場合には、データ読込みパケットは処理されてプリントページに編成されてその後にプリントされるべき情報を含んでいることがよくある。
【００２２】
データ書出しパケット−このパケットはデータをＰＵ４０から外界に渡すのに使用される。ＰＵ４０がプリンタである場合には、主なデータ流れは外界からプリンタへ向かうのであってその逆ではないので、データ書出しパケットが必要になることはほとんどない。実際、広く使用されているあるインターフェース（つまり、セントロニクスプロトコル）には、データをプリンタからホストプロセッサへ渡す能力がない。
【００２３】
ＰＵ制御パケット−このパケットはＰＵからＭＩＵへの雑多な要求／応答情報転送に使用される。つまり、ＰＵはこのパケットを使って、制御情報をＭＩＵへ渡したり、あるいはＭＩＵに対して制御情報を要求する。この様なパケットは一般にシステム内の制御及びハウスキーピング機能に使用される。
【００２４】
ＭＩＵ制御パケット−このパケットはＭＩＵからＰＵへの雑多な要求／応答情報転送に使用することを意図している。つまり、ＭＩＵはこのパケットを使って、制御情報をＰＵへ渡したり、あるいはＰＵに対して制御情報を要求する。
【００２５】
ＰＵ制御パケット及びＭＩＵ制御パケットは制御コマンドをシステム内で受け渡すことができるようにする。初期設定中に双方向制御パケット通信を確実に利用できるようにするため、少なくとも２つのパケットがＭＩＵ制御パケットとして割り当てられ、少なくとも２つの別のパケットがＰＵ制御パケットとして割り当てられる。共有メモリ６０の中のいくつかの領域がこれらのパケット用に確保されており、従ってこれらの領域はここを通して制御情報を常にＰＵ４０からＭＩＵ５２へ、またはその逆方向に送ることができる「窓」を与える。
【００２６】
図４のシステムは、ＰＵ４０またはＭＩＵ５２によるパケットの「所有」という概念を利用している。パケットの所有者だけがそのパケットへアクセスできる。従って、パケットが共有メモリ６０内にある間は、それらのパケットはその所有者だけからアクセスでき、他の共有メモリ６０をアクセスできるものからはアクセスできない。共有メモリ６０内の「メイルボックス」を使用することで、所有権をＰＵ４０とＭＩＵ５２の間で受け渡される。共有メモリ６０内の４バイトがＰＵメイルボックスとして確保されており、また４バイトがＭＩＵメイルボックスとして確保されている。これらのメイルボックスは各々当該メイルボックス内に有効データが存在することを示すフラグビットを備えている。
【００２７】
パケットの所有権は、所有者が当該パケットのヘッダを指すポインタを非所有者のメイルボックスにストアすることにより転送される。所有者はこの非所有者のメイルボックス中の前述のフラグを有効状態にセットする。所有者は次に、物理的に接続された制御線を動作させることにより、この非所有者に割り込みをかけ、非所有者は自分のメイルボックスを調べて、セットされたフラグを見る。次に、非所有者は自分のメイルボックスに先にストアされたパケットヘッダポインタを取り出す。この時点でこの非所有者がこのパケットの所有者となり、以前の所有者は非所有者となる。この段階で、新しい所有者が今度はこのパケット及びそこにストアされているデータにアクセスできる。新しい所有者はそのメイルボックス内のフラグをクリアしてから、物理的に接続された制御線を通じて新しい非所有者に割り込む。これにより、非所有者は、もしそうしたければ、別のパケットの別のパケットの所有権の新たな転送を開始することができる。
【００２８】
上に述べたように、共有メモリ６０はＰＵ４０と外界との間の唯一のデータ経路である。図４のシステムの構成の初期設定で、共有メモリ６０の構成設定が行われる。その記憶空間の内のある部分は（前述のように）制御パケットに割り当てられ、ある部分はデータ読込みパケットに割り当てられ、ある部分はデータ書出しパケットに割り当てられる。ある状況下では、共有メモリ６０はその記憶空間のどの部分もデータ書出しパケットに割り当てていないことがある（以下で説明する）。
【００２９】
それ故、共有メモリ６０はデータの通信及び制御の通信が通る「窓」と見なすことができる。この窓の一部は外界から入ってくる読込みデータのために確保され、他の部分は外界へ出て行く書出しデータのために確保されて良い。共有メモリ６０の一部を上述のように割り当てることにより、圧倒的に多量のデータが一方向に（例えば、入ってくる方向に）流れている場合でも双方向通信が常にできることが保証される。従って、窓の一部が常に出て行く方向のパケット用に確保され、この部分へは入ってくるデータからはアクセスできない。
【００３０】
共有メモリ６０は記憶空間の割当は図４のシステムを最適に機能させるのに非常に重要だから、システムの構成の初期設定中に極めて詳細な割当プロセスが行われる。このプロセスを図５ないし図９のフローチャートに示す。
【００３１】
◎共有メモリの割当て
ＭＩＵは共有メモリ割当て手順を制御する。共有メモリ割当て手順では最初に先ずＰＵ４０から要求された読込み／書出しパケット比率を決定する。例えば、ＰＵ４０がプリンタであれば、ＰＵ４０は共有メモリ６０の読込みデータパケット空間を圧倒的に多く要求し、書出しデータパケットの要求は、もしあったとしてもごくわずかである。他方，ＰＵ４０がファクシミリであれば、その読込み／書出しデータパケット比率は約５０／５０である。図５のボックス１００に示すように、ＭＩＵ５２は最初にＰＵ４０に読込み／書出しデータパケット比率を要求する。ＰＵ４０は予め入力されている読込み／書出しデータパケット比率をそのファームウエアに尋ねる。この比率は前に述べたようにＰＵ４０の通信の特性に基づいている（ボックス１０２）。ＰＵ４０は次にＭＩＵ５２に応答を返し、要求されたデータパケット比率を提供する（ボックス１０４）。
【００３２】
ＭＩＵ５２は、通信リンク５４がＰＵ４０からホストへの通信をサポートする場合にのみ、ＰＵ４０から提供される比率を採用する。リンク５４がセントロニクス形式のものである場合には、このようなＰＵからホストへの通信をサポートしない。この理由により、共有メモリから何らかの割当てを書出しデータパケットに与えなければならない理由はない。このような場合には、ＭＩＵ５２は１００％読込みデータパケット側とするという比率を使用する（ボックス１０６）。この比率の使用方法は以下の説明から明らかになるだろう。
なお、以下に図５の各ボックスの内容を示す：
１００−「ＭＩＵが読込み／書出しデータパケット比率をＰＵに要求」
１０２−「ＰＵの通信特性に基づき、ＰＵが読込み／書出しデータパケット比率を決定」
１０４−「ＰＵが読込み／書出しデータパケット比率をＭＩＵに回答」
１０６−「通信リンクがＰＵからホストへの通信をサポートする場合には、ＭＩＵはＰＵから提供されたこの比率を使用。そうでない場合には、ＭＩＵは１００％読込みデータパケットであるという比率を使用」
【００３３】
図６に示すように、ＭＩＵ５２は次にＰＵ制御パケットに必要なバッファ空間の長さの決定に進む。最初に、ＭＩＵ５２はＰＵ４０に対して、許容できる最短のＰＵ制御パケットバッファ長を提示するように要求する（ボックス１０８）。ＰＵ４０は、これに応答して自分の制御パケットを調べて制御パケットによって必要になるバッファ情報から許容できる最短の制御パケット長を決定する。換言すれば、そのバッファ長はＰＵが発生した要求制御パケットの最大のサイズに基づいている（ボックス１１０）。これにより、問題のうちの半分への回答が出来上がった。
【００３４】
問題の他の局面は、ＰＵ制御パケットバッファもＭＩＵ５２から応答制御パケットバッファを受け取るのに使用されるということである。従って、最短のバッファはＭＩＵ応答制御パケットバッファの最大長も受け入れなければならない。従って、ＰＵ４０がＭＩＵ５２に応答して許容できる最短の制御パケットバッファ長を与える（ボックス１１２）と、ＭＩＵ５２はこれに続いてもう１つの最短の許容できる最短の制御パケットバッファ長の決定を行う。このバッファ長はＭＩＵ５２が発生する応答制御パケットバッファの最大のサイズに基づいている（ボックス１１４）。
【００３５】
この段階で、ＭＩＵ５２は、ＰＵ制御パケットバッファの大きさを、（１）ＰＵが決定した許容できる最短のＰＵ制御パケットバッファ長と、（２）ＭＩＵが決定した許容できる最短のＰＵ制御パケットバッファ長のうちの長いほうに定める。この段階で、ＭＩＵ５２はＰＵ制御パケットに対する許容可能な最小バッファ長を確定できた。
なお、以下に図６の各ボックスの内容を示す：
１０８−「ＭＩＵがＰＵに対して、許容できる最短のＰＵ制御パケット長を提示するように要求」
１１０−「ＰＵが生成するあらゆる要求制御パケットの最大サイズに基づいて、ＰＵ制御パケットバッファ長をＰＵが決定」
１１２−「ＰＵがＭＩＵに対して、許容できる最短のＰＵ制御パケットバッファ長を返答」
１１４−「ＭＩＵが生成するあらゆる応答制御パケットの最大のサイズに基づいて、もう１つの許容できる最短のＰＵ制御パケットバッファ長をＭＩＵが決定」
１１６−「ＭＩＵがＰＵ制御パケットバッファ長を、以下の２つのうちの大きいほうに決定：
１）ＰＵが決定した許容できる最短のＰＵ制御パケットバッファ長
２）ＭＩＵが決定した許容できる最短のＰＵ制御パケットバッファ長」
【００３６】
図７に示すように、ＭＩＵ５２は今度は自分の制御パケットバッファ長について同じ決定を行う。この決定は、ボックス１１８、１２０、１２２、１２４及び１２６に示すように行われる。これは、この決定に当たって、先ずＭＩＵ５２が最初にＰＵの発生する応答制御パケットバッファの最大のサイズを検討し、次いでＭＩＵの発生する要求制御パケットバッファの最大のサイズを決定するという点を除いては、図６に示すものと同じである。これら２つのバッファサイズのうちで大きい方がＭＩＵ制御パケットバッファ長を定める。
なお、以下に図７の各ボックスの内容を示す：
１１８−「ＭＩＵがＰＵに対して、許容できる最短のＭＩＵ制御パケットバッファ長を提示するように要求」
１２０−「ＰＵが生成するあらゆる要求制御パケットの最大サイズに基づいて、ＭＩＵ制御パケットバッファ長をＰＵが決定」
１２２−「ＰＵがＭＩＵに対して、許容できる最短のＭＩＵ制御パケットバッファ長を返答」
１２４−「ＭＩＵが生成するあらゆる要求制御パケットの最大のサイズに基づいて、もう１つの許容できる最短のＭＩＵ制御パケットバッファ長をＭＩＵが決定」
１２６−「ＭＩＵがＭＩＵ制御パケットバッファ長を、以下の２つのうちの大きいほうに決定：
１）ＰＵが決定した許容できる最短のＭＩＵ制御パケットバッファ長
２）ＭＩＵが決定した許容できる最短のＭＩＵ制御パケットバッファ長」
【００３７】
次に図８に移ると、ＭＩＵ５２は今や次の事項を知っている：読込み／書出しデータパケットの比率、最短ＰＵ制御パケットバッファ長及び最短ＭＩＵ制御パケットバッファ長。ＭＩＵ５２はＭＩＵ５２にインストールされている共有メモリ６０が全部でどのくらいあるかを確認し、この値を出発値として使用して、パケットに利用できる共有メモリの量を決定する（ボックス１２８）。ＭＩＵはこの値からメイルボックスのために必要な共有メモリ量を差し引き（ボックス１３０）、専らＭＩＵが使用するために必要な共有メモリ量も差し引く（ボックス１３２）。正味の残りがパケットのために利用できる共有メモリ量である。最後に、ＭＩＵ５２は通信リンクの必要条件及び特性に基づいて、読込み及び書出しデータパケットバッファ長を決定する。例えば、あるネットワークプロトコルは最短長データパケットを必要とする。従って、ＭＩＵ５２は、ネットワークプロトコルの必要条件に合致するようにデータパケットバッファ長を調節する（ボックス１３４）。
なお、以下に図８の各ボックスの内容を示す：
１２８−「ＭＩＵがＭＩＵにインストールされている共有メモリの全体量を確認し、この値をパケットに利用できる共有メモリ量の出発値として使用する」
１３０−「メイルボックスに必要な共有メモリ量をパケットのために利用できる共有メモリ量からＭＩＵが差し引く」
１３２−「専らＭＩＵが使用するために必要な共有メモリ量をパケットのために利用できる共有メモリ量からＭＩＵが差し引く。この結果が、パケットのために利用できる共有メモリ量である」
１３４−「ＭＩＵが、通信リンクの必要条件に基づいて、読込みデータパケットバッファ長及び書出しデータパケットバッファ長を決定」
【００３８】
共有メモリ割当てルーチンでのＭＩＵ５２の最後の動作は、利用可能な共有メモリを実際に割り当てることである。この割り当てを示すのが図９のボックス１３６である。ＰＵ４０とＭＩＵ５２との間の双方向制御通信を確保するためには、共有メモリ６０では少なくとも２つのＰＵ制御パケット及び２つのＭＩＵ制御パケットの割当てが行われる。更に、少なくとも２つの読込みデータパケットが割り当てられなければならず、書出しデータパケットは必要に応じて割り当てられる。次いで、読込み／書出し比率に従って、利用可能な共有メモリを使い尽くすまで、読込み及び書出しデータパケットが共有メモリ６０内に更に割り当てられる。この手続きにより、共有メモリ６０の最適割当てが出来るようになり、また条件が変わったときは割当てを変えることにより、大きな柔軟性がシステムに付与される。
なお、図９のボックス１３６の内容は次のようになっている。
「ＭＩＵは利用可能な共有メモリを以下のように割り当てる：
少なくとも２つのＰＵ制御パケット
少なくとも２つのＭＩＵ制御パケット
少なくとも２つの読込みデータパケット
必要なだけの書出しデータパケット
ＭＩＵは、読込み／書出し比率にしたがって、読込みデータパケットと書出しデータパケットを、利用可能な共有メモリを使い尽くすまで割り当てる」
【００３９】
図１０は割当て後の共有メモリ６０の概略図であり、各種メイルボックス、制御パケットヘッダ、データパケットヘッダ及びバッファ領域の関係を示す。図２から想起されるように、各パケットはそれに関連付けられた内の有効データの先頭アドレスを示すデータ開始フィールドを持っている。このアドレスは共有メモリ６０のどこにあっても良い。
【００４０】
◎ＭＩＵ構成設定
図４のシステムの最初の動作時に、ＭＩＵは通信リンクの要求事項を満たすように構成設定されなければならない。例えば、インターフェースがシリアルデータリンクであれば、ボーレート、１文字当たりのデータビット数、ハンドシェークの形式、線路の極性等を定義しなければならない。このシステムは、ユーザがＰＵ４０にあるディスプレイ４４及びキーボード４６と対話することにより、ＭＩＵを的確に構成設定できるようにしている。
【００４１】
最初に、ユーザはキーボード４６を操作して、構成設定要求パケットを開始する。これにより、ＰＵ４０がＭＩＵの構成設定を、機会内部に設けられたスイッチに頼らずに、ディスプレイ４４上のテキストプロンプトを使用して行うための手段が提供される。
【００４２】
構成設定要求パケットは共有メモリ６０に置かれ、その所有権はＭＩＵ５２に渡される。これに応答して、マイクロプロセッサ５６はディスプレイ４４を介してユーザに対して表示する質問及び回答をＰＵ４０に渡す。例えば、質問をディスプレイ４４上に提示し、それに続いて構成設定のためのユーザからの回答の１つあるいは複数の推奨回答を提示する。これらの推奨回答の内の１つをユーザが選択できる。回答が選択されると、その回答はＰＵ４０のマイクロプロセッサ４２により共有メモリ６０に渡される。次に、マイクロプロセッサ５６は、回答から生じる構成設定データを不揮発性メモリ４８にストアするように、マイクロプロセッサ４２に要求する。これにより、ＰＵ４０に既に設けられている不揮発性メモリ４８を入出力構成設定データのために利用することができ、同じようなメモリをＭＩＵ５２内に重複して設ける必要がなくなる。
【００４３】
ユーザがキーボード４６により構成設定動作をこれから行うことを表明する前に、マイクロプロセッサ４２はＰＵ４０が使用する言語の指示を予め渡してある。例えば、ＰＵ４０がプリンタであれば、その指示や他のユーザインターフェースは英語、ドイツ語等を用いることができる。マイクロプロセッサ５６は、構成設定要求に応答して、ディスプレイ４４上に同じ言語で質問及び回答を提示する。
【００４４】
上述の構成設定機能により、ＭＩＵ５２内の入出力機能の構成設定を、それについての知識を持っていないＰＵ４０を使って行うことができる。この結果、ＰＵ４０はどんなＭＩＵとも接続することができ、なおかつ制御機能を遂行することができる。それは質問及び回答はＭＩＵ５２の中のマイクロプロセッサ５６により制御されるからである。
【００４５】
◎ネットワークプロトコルパケットヘッダの取り扱い
図４に戻ると、そこに図示してあるシステムは、往々にしてネットワークプロトコルヘッダとトレイラとの間に「カプセル化されている」データを使用するネットワークに接続されなければならないことがある。ＭＩＵ５２の一つの目的は、ＰＵ４０が、自分の接続されたネットワークが具体的にはどんなプロトコルを必要とするのかについては全く気が付かないようにすることである。更に、ＭＩＵ５２の他の目的は、最適性能を維持することができるように、カプセル化されたデータを最も迅速に処理することである。以下の説明から判るように、図４に示すシステムは、これ以上のデータコピーを行うことを必要とせずに、リンクインターフェースモジュール５８と共有メモリ６０との間でそのようなカプセル化されたパケットを転送する。
【００４６】
共有メモリ６０の割当ての説明を行っている際に述べたように、ＭＩＵ５２はネットワークパケット全体（すなわち、ネットワークプロトコルヘッダ＋データ＋ネットワークプロトコルトレイラ）を収容するに充分な大きさのバッファを作り出す。これを図１１に示してある。図１１では、バッファ１５０（共有メモリ６０中にある）はリンクインターフェースモジュール５８を経由してネットワークから受け取ったままのパケット全体を含んで描かれている。ネットワークパケットがリンクインターフェースモジュール５８と共有メモリ６０の間を通ると、それに続いて、インターフェースパケットヘッダ１５２が共有メモリ６０のマイクロプロセッサ５６により構築される。インターフェースパケットヘッダ１５２は図２に示した形を取るが、そこに示したデータと図３の従来技術のパケットヘッダ構成に示したものとでは、３つの重要な差異がある。具体的には、パケットヘッダ１５２のデータ開始フィールドはバッファ１５０の中の有効データの最初のアドレス（ネットワークプロトコルヘッダの最初のアドレスではない）を示している。データ長フィールドは有効バッファデータだけの長さを示し、ネットワークプロトコルヘッダ及び、もし存在すれば、ネットワークプロトコルトレイラはどちらもこのフィールドに書き込まれている長さとしては勘定に入れていない。最後に、最大データ長フィールドは、バッファ１５０に格納し得る有効バッファデータの最大量を示し、ネットワークプロトコルヘッダ及びトレイラの記憶空間はどちらも勘定に入れていない。
【００４７】
その結果、パケットヘッダ１５２及びバッファ１５０からなるパケットの所有権がマイクロプロセッサ４２に渡され、次いでマイクロプロセッサ４２がそのパケットにアクセスすると、マイクロプロセッサ４２は有効バッファデータ及びそれを定義するデータフィールドを見るだけである。その結果、マイクロプロセッサ４２はプロトコルヘッダ及びトレイラがバッファ１５０に存在することを知らず、後の処理においてそれらを無視することができる。それ故、ネットワークプロトコルヘッダ及びトレイラを入って来るネットワークデータから「剥ぎ取る」のに別に処置を取る必要はなく、それだけで「剥ぎ取り」が自動的にかつ動作中に（ｏｎ ｔｈｅ ｆｌｙ）処理される。
【００４８】
ＰＵ４０が書出しデータパケットをＭＩＵ５２に渡すと、この場合も、ネットワークヘッダ及びトレイラを付加するのに出ていくデータをコピーすることは必要とされない。このわけは、マイクロプロセッサ５６が出ていくネットワークプロトコルのヘッダ及びトレイラの情報を挿入するため有効バッファデータ領域１５０（図１１）の上及び下に予め空間を確保しているからである。その結果、マイクロプロセッサ５６はその情報を共有メモリ６０のネットワークプロトコルヘッダ及びトレイラ領域に直接挿入することができる。次に、マイクロプロセッサ５６はＤＭＡサブモジュール６２に、ネットワークプロトコルヘッダ、有効バッファデータ、及びネットワークプロトコルトレイラをネットワークパケットとしてリンク５４上に送出するように指示する。
【００４９】
上述の説明は本発明を例示しただけであることを理解しなければならない。当業者は、本発明から逸脱することなく種々の代案及び修正案を考え出すことができる。従って、本発明は特許請求の範囲の射程に入るこのような代案、修正案及び変形を全て包含するものである。
【００５０】
【発明の効果】
以上詳細に説明したように、本願発明によれば、周辺ユニットとインターフェースユニットとの間の共有メモリの割当てを、状況に合わせて柔軟に行うことができ、またインターフェースの構成の設定が簡単化され、さらにまたパケットのプロトコルヘッダを取り去る処理が高速化されるという効果がある。
【図面の簡単な説明】
【図１】本発明を適用できる図１はシステムの全体構成を示す高レベルのブロック図。
【図２】パケットヘッダの構成を示す図。
【図３】従来技術のパケットヘッダの各フィールドとパケットバッファの各セクションとの関係を示す図。
【図４】本発明の一実施例のシステムのブロック図。
【図５】図４のシステムの動作を説明するためのフローチャート。
【図６】図４のシステムの動作を説明するためのフローチャート。
【図７】図４のシステムの動作を説明するためのフローチャート。
【図８】図４のシステムの動作を説明するためのフローチャート。
【図９】図４のシステムの動作を説明するためのフローチャート。
【図１０】本発明の一実施例における共有メモリの割当ての例を示す図。
【図１１】本発明の一実施例のパケットヘッダの各フィールドとパケットバッファの各セクションとの関係を示す図。
【符号の説明】
２０、４０：周辺ユニット（ＰＵ）
２２、５２：モジュール式インターフェースユニット（ＭＩＵ）
２４：ホストコンピュータ
２６：ＰＵ／ＭＩＵインターフェース
２８：Ｉ／Ｏハードウエアリンク
３０：バッファ
４２、５６：マイクロプロセッサ
４４：ディスプレイ
４６：キーボード
４８：不揮発性メモリ
５０：ＰＵ機構部分
５４：入出力リンク
５８：入出力リンクインターフェースモジュール
６０：共有メモリ
６２：ＤＭＡサブモジュール
７０：アービトレーションサブモジュール
【発明の属する技術分野】
本発明は周辺ユニットと他の装置との間の通信を可能とするインターフェースユニットに関し、特に周辺ユニットがインターフェースの機能を知らなくとも周辺ユニットのインターフェースを都合の良いように設定できるモジュール式インターフェースユニットに関する。
【０００２】
【従来の技術】
現在のマーケットでは、プリンタ、ファクシミリユニットプロッタ等の周辺ユニットは、多数の異なる実体、すなわちローカルエリアネットワーク、個々のパーソナルコンピュータ、広域ネットワーク等と通信できることが必要とされる。その潜在市場を大幅に減らすような、単一の通信インターフェースしか持っていない周辺ユニットを供給するのではもはや不充分である。
【０００３】
その結果、従来技術の周辺ユニットは、カード搭載型で、他のモジュール式インターフェースカードと単に置き換えるだけで取り替えることができるモジュール式インターフェースユニットを備えている。一般に、このようなインターフェースユニットにより、周辺ユニットはパケット構成のデータブロックを周知のやり方で使用することにより、外部世界と通信することができる。個々のインターフェースはかくしてネットワークとのインターフェース機能を実行することができ、ネットワークプロトコルのヘッダを処理することができる。このようなインターフェースユニットは、インターフェースユニットと接続された周辺ユニットとの間で使用されるインターフェースヘッダを挿入し、修正することができる。周辺ユニットを１つのコンピュータと直接通信させようとするときには、インターフェースユニットは単にインターフェースユニットのプロトコルを処理する能力を備えているだけであり、ネットワークプロトコルのヘッダを処理する能力を備えてはいない（あるいはその必要がない）。
【０００４】
このようなモジュール式インターフェースユニットの一つが本願出願人の２５６３ファミリのラインプリンタに組み込まれており、１枚の着脱自在のカード上に必要なインターフェース機能を設けている。このカードはプロセッサとランダムアクセスメモリの両者を備えており、このメモリはインターフェースユニットのプロセッサ及びプリンタのプロセッサの両方から共有されアクセス可能になっている。
【０００５】
図１はシステムの全体構成を示す高レベルのブロック図であり、周辺ユニット（ＰＵ）２０（例えばプリンタ）、モジュール式インターフェースユニット（ＭＩＵ）２２、及びホストコンピュータ２４を備えている。ＰＵ２０とＭＩＵ２２との間の点線２６はＭＩＵ／ＰＵインターフェースを示し、点線２８はＭＩＵ２２をホストコンピュータ２４に接続するＩ／Ｏハードウエアリンクである。全ての通信は（ある制御線機能に関するものを除き）ＭＩＵ２２とＰＵ２０との間でＭＩＵ２２の共有メモリを通して行われる。
【０００６】
図１の従来技術のシステムは、データパケット及び制御パケットを使用して通信し、要求／応答プロトコルを採用している。データパケット及び制御パケットはともにヘッダ部及びバッファ部を備えており、ヘッダの構成は一般に図２に示すようになっている。ヘッダの最初の８バイト（０〜７）は装置固有のものであって、ＰＵ２０とＭＩＵ２２との間で情報を交信するためのものではない。ヘッダ中でそれに続く７つのフィールドには特定の通信情報が入っている。バイト８及び９は、周辺ユニットの表示装置をセットする、自己試験する、データを周辺ユニットに読み込む、データを接続されているコンピュータに書き込む等のような、行うべき処置を示すコマンド及びコマンド修飾子のフィールドである。戻りステータスフィールドがそれに続く。このフィールドにはコマンド及びコマンド修飾子のフィールドにより定義された処置を行った結果を指示するものが入っている。データ開始フィールドはこの特定のヘッダに関連付けられたバッファの開始バイトのアドレスを示す。データ長フィールドはバッファ内の有効データのバイト数を示し、最大データ長フィールドはパケットのバッファ中で利用できる全バイト数を示す。
【０００７】
図３は、データ開始フィールド、データ長フィールド及び最大データ長フィールドをあるバッファに適用したものを表現している。データ開始フィールドはバッファ３０の最初のアドレスを示す。データ長フィールドはバッファ３０にある有効データの長さを示す。最大データ長フィールドはバッファ３０の有効データ及び空のバッファ領域の両者を含む全データ長を示す。
【０００８】
上に引用した２５６３プリンタでは、バッファ３０は制御パケット用の定められた長さを持っており、また直接にヘッダに付随している。バッファ３０はヘッダの指示にしたがってシステム内部で通信されている実質的な情報を保持している。バッファの長さが一定であることから困難が生じる。現在利用できない、これまでよりも多くのバッファ空間を使えるようにするという柔軟性は、このシステムでは制約される。バッファの大きさが一定であるため、システムは周辺ユニットまたはインターフェースユニットから負わされる要求事項の変化に対応することもできない。その他に、バッファの大きさが一定であることから、インターフェースの規格を新しいネットワーク構成やパケット構造に合わせて拡張しようとするとき制約が生じる。
【０００９】
交換可能なインターフェースを設ければ、周辺ユニット対外界の通信に関する柔軟性は大きくなるが、インターフェースの機能を周辺ユニットの機能から切離すことにより問題が生じる。具体的に言えば、周辺ユニットとそれに関連付けられたインターフェースユニットが外部のネットワークまたはコンピュータと通信する前に、ある構成設定入力をインターフェースユニットに供給して通信を行うことができるようにする必要がある。例えば、インターフェースユニットがシリアルポートを経由して通信しようとする場合には、ボーレート、１文字あたりのデータビット数、ハンドシェーキングの形式、線路の極性等を指定する入力が必要である。典型的には、これら入力はユーザが周辺ユニットのケースを開き、マニュアルからの指示にしたがってスイッチをセットすることにより実現されていた。これは最も良くとも扱いにくく、悪くすると誤りのために通信が全くできなくなる。
【００１０】
ローカルエリアネットワーク及び他のマルチユーザネットワークの利用可能性が増大するに連れて、インターフェースユニットがネットワークプロトコルのヘッダ及びトレイラを処理することに対する要求も増えてきている。これらのヘッダが比較的低速の通信線路から受信されている限り、あるいはデータの流入を選択的に制御することができるネットワークから受信されている限り、インターフェースユニットはプロトコルヘッダをそれが流れている間に除去することができ、システムの性能は低下しない。しかし、高速「停止不能」データ流を有する新しいネットワークの出現と共に、このような途中でのプロトコルヘッダ処理を経済的に達成するのが困難になってきている。従って、インターフェースユニットは、このようなネットワークプロトコルヘッダを処理するのに益々複雑になり、高価になってきている。
【００１１】
【発明が解決しようとする課題】
それ故、本発明の目的は、共有メモリの動作が改善された周辺ユニット用モジュール式インターフェースユニットを提供することである。
【００１２】
本発明の他の目的は、ユーザフレンドリな構成設定を行うことのできるようにするモジュール式インターフェースユニットを提供することである。
【００１３】
本発明の更に他の目的は、ネットワークプロトコルのヘッダ及びトレーラの処理を改善したモジュール式インターフェースユニットを提供することである。
【００１４】
【課題を解決するための手段】
周辺ユニット（ＰＵ）を通信リンクを介して外界と連絡するパケットベース通信システムが開示される。このシステムにはモジュール式インターフェースユニット（ＭＩＵ）が含まれており、このユニットはＰＵ及びＭＩＵの両者のプロセッサによって共有されるメモリを有している。本システムは、制御パケット、読込みパケット、書出しパケットを使用し、メモリの利用を最適化するメモリ割当方法を実行する。本システムはＰＵの動作に必要な読込みパケットと書出しパケットとの比を決定するが、通信リンクが書出しパケットを伝達しないことになっている場合にはこの比を無視する。通信リンクが書出しパケットを伝達する場合には、この比に従って共有メモリ内で読込みパケット用の空間と書出しパケット用の空間を割り当てる。本システムはまた、ＰＵを通したユーザ／キーボード入力により、ＭＩＵから質問及び回答メッセージを与えながらＭＩＵ構成を行うことができるようにする装置も有している。この特徴により、ＰＵは、単にＭＩＵの交換とユーザによる構成設定を行うだけで、多数の異なる通信リンクに適応することができる。本システムは更に、ネットワークプロトコルのヘッダ及びトレーラを迅速に処理する装置も持っている。これらのヘッダ及びトレーラはデータパケットと共にストアされており、ＰＵが共有メモリ中のパケットをアクセスする際には、ポインタを使用して、ネットワークプロトコルのヘッダ及びトレーラの部分を無視しながらこの様なパケットのデータ部分のみをアクセスできるようにする。
【００１５】
【発明の実施の形態】
図４を参照すると、本発明を取り入れたシステムのブロック図が示されている。ＰＵ４０はプリンタ、ファクシミリまたはそれ以外の、ネットワークまたはホストプロセッサと通信するようになっている周辺ユニットとすることができる。ＰＵ４０は、マイクロプロセッサ４２により、周知のやり方で制御される。ディスプレイ４４にはキーボード４６が設けられており、両者がマイクロプロセッサ４２と対話してユーザ入出力を行う。不揮発性メモリ４８はマイクロプロセッサ４２のファームウエアメモリとなり、図示していない他のメモリ（ＲＡＭ、ＲＯＭ）はマイクロプロセッサ４２のための他の操作記憶を含んでいる。ＰＵ機構部分５０はマイクロプロセッサ４２により操作されてＰＵの機能を果たす。ＰＵ４０がプリンタであるとすれば、ＰＵ機構部分５０はプリンタ機構及びマイクロプロセッサ４２からの指示に応答してこの機構を制御する電子部分から構成される。
【００１６】
ＰＵ４０と外界との間の通信は、ＰＵ４０が入出力リンク５４を介してネットワークまたはホストプロセッサと通信することができるようにするために全てのインターフェース機能を行うＭＩＵ５２を通して行われる。ＭＩＵ５２は、ＭＩＵ５２の動作を制御してそのインターフェース機能を行うことができるようにするマイクロプロセッサ５６を有している。マイクロプロセッサ５６には、作業データ記憶のためのローカルＲＡＭ（これはないこともある）及びＲＯＭが設けられている。ＭＩＵ５２のその他の主要構成要素は、入出力リンクインターフェースモジュール５８及び共有メモリ６０である。
【００１７】
図４のシステムはパケットベースモードで動作する。各パケットは、（１）パケット中の、コマンド、ステータス及びデータロケーション情報を転送する部分であるパケットヘッダ、及び（２）パケット中の、データまたはメッセージを転送する部分であるパケットバッファを含んでいる。
【００１８】
入出力リンクインターフェースモジュール５８は、出ていくデータを入出力リンク５４に導く働き及びそこから入ってくるデータを受け取る働きをする。モジュール５８は入ってくるパケットを直接マイクロプロセッサ５６に導くか、あるいはＤＭＡサブモジュール６２を介して共有メモリ６０に導く。インターフェースモジュール５８が低データレート（例えば９６００ビット／秒のＲＳ２３２リンク）しかサポートしていない場合は、ＤＭＡサブモジュール６２は不用である。この様な場合には、入ってきたデータパケットは、インターフェースモジュール５８にバッファされ、マイクロプロセッサ５６により読み出され、次いで共有メモリ６０の中へ移動させられる。これとは反対に、インターフェースモジュール５８が高データレート（例えば、１６Ｍビット／秒のデータレートのトークンリング）を採用したネットワークにインターフェースを取るように機能する場合には、ＤＭＡサブモジュール６２が動作に加わる。この様な場合には、マイクロプロセッサ５６は、インターフェースモジュール５８に次の有効パケットを共有メモリ６０の与えられたアドレスにストアするように指示する。このアドレスはＤＭＡサブモジュール６２のＤＭＡカウンタ（図示せず）に置かれている。パケットは、受信されると、共有メモリ６０中に指定されたアドレスから直接ストアされる。これらの動作はＤＭＡサブモジュール６２と共有メモリ６０との間に伸びている制御線、アドレス線及びデータ線を介して行われる。同じ構成の線のグループ６６及び６８がそれぞれ共有メモリ６０とマイクロプロセッサ５６、共有メモリ６６とマイクロプロセッサ４２の間に設けられている。従って、共有メモリ６０はＤＭＡサブモジュール６２から直接に入力を受信することができ、マイクロプロセッサ４２及び５２の双方から全てアクセスすることができる。その結果、共有メモリ６０は、ＰＵ４０とＭＩＵ５２との間で本質的に共有され、これら２つの装置の間に主要情報経路を形成する。アービトレーションサブモジュール７０は、２つ以上の実体が共有メモリ６０にアクセスしようとする場合に、この衝突を調停する。
【００１９】
ＰＵからのデータの通り道の決定は全てＭＩＵ５２によって行われ、ＰＵ４０にはＭＩＵ５２が外界と通信するのに使用するプロトコルや外界から入ってくるデータの特性に関する知識は組み込まれていない。その結果、ＰＵ４０は単にＭＩＵ５２を変更するだけで、どんなネットワークプロトコルや特定のホストプロセッサとも接続することができる。
【００２０】
図４のシステムが使用するパケット構造は図２に示すものと実質上同じである。多くの形式のパケットが存在するが、４つの特定の形式のパケットを以下で考慮することにする。それは、これらがＰＵ４０とＭＩＵ５２との間の通信をサポートするからである。
【００２１】
データ読込みパケット−このパケットはデータを外界からＰＵ４０に送るのに使用される。ＰＵ４０がプリンタである場合には、データ読込みパケットは処理されてプリントページに編成されてその後にプリントされるべき情報を含んでいることがよくある。
【００２２】
データ書出しパケット−このパケットはデータをＰＵ４０から外界に渡すのに使用される。ＰＵ４０がプリンタである場合には、主なデータ流れは外界からプリンタへ向かうのであってその逆ではないので、データ書出しパケットが必要になることはほとんどない。実際、広く使用されているあるインターフェース（つまり、セントロニクスプロトコル）には、データをプリンタからホストプロセッサへ渡す能力がない。
【００２３】
ＰＵ制御パケット−このパケットはＰＵからＭＩＵへの雑多な要求／応答情報転送に使用される。つまり、ＰＵはこのパケットを使って、制御情報をＭＩＵへ渡したり、あるいはＭＩＵに対して制御情報を要求する。この様なパケットは一般にシステム内の制御及びハウスキーピング機能に使用される。
【００２４】
ＭＩＵ制御パケット−このパケットはＭＩＵからＰＵへの雑多な要求／応答情報転送に使用することを意図している。つまり、ＭＩＵはこのパケットを使って、制御情報をＰＵへ渡したり、あるいはＰＵに対して制御情報を要求する。
【００２５】
ＰＵ制御パケット及びＭＩＵ制御パケットは制御コマンドをシステム内で受け渡すことができるようにする。初期設定中に双方向制御パケット通信を確実に利用できるようにするため、少なくとも２つのパケットがＭＩＵ制御パケットとして割り当てられ、少なくとも２つの別のパケットがＰＵ制御パケットとして割り当てられる。共有メモリ６０の中のいくつかの領域がこれらのパケット用に確保されており、従ってこれらの領域はここを通して制御情報を常にＰＵ４０からＭＩＵ５２へ、またはその逆方向に送ることができる「窓」を与える。
【００２６】
図４のシステムは、ＰＵ４０またはＭＩＵ５２によるパケットの「所有」という概念を利用している。パケットの所有者だけがそのパケットへアクセスできる。従って、パケットが共有メモリ６０内にある間は、それらのパケットはその所有者だけからアクセスでき、他の共有メモリ６０をアクセスできるものからはアクセスできない。共有メモリ６０内の「メイルボックス」を使用することで、所有権をＰＵ４０とＭＩＵ５２の間で受け渡される。共有メモリ６０内の４バイトがＰＵメイルボックスとして確保されており、また４バイトがＭＩＵメイルボックスとして確保されている。これらのメイルボックスは各々当該メイルボックス内に有効データが存在することを示すフラグビットを備えている。
【００２７】
パケットの所有権は、所有者が当該パケットのヘッダを指すポインタを非所有者のメイルボックスにストアすることにより転送される。所有者はこの非所有者のメイルボックス中の前述のフラグを有効状態にセットする。所有者は次に、物理的に接続された制御線を動作させることにより、この非所有者に割り込みをかけ、非所有者は自分のメイルボックスを調べて、セットされたフラグを見る。次に、非所有者は自分のメイルボックスに先にストアされたパケットヘッダポインタを取り出す。この時点でこの非所有者がこのパケットの所有者となり、以前の所有者は非所有者となる。この段階で、新しい所有者が今度はこのパケット及びそこにストアされているデータにアクセスできる。新しい所有者はそのメイルボックス内のフラグをクリアしてから、物理的に接続された制御線を通じて新しい非所有者に割り込む。これにより、非所有者は、もしそうしたければ、別のパケットの別のパケットの所有権の新たな転送を開始することができる。
【００２８】
上に述べたように、共有メモリ６０はＰＵ４０と外界との間の唯一のデータ経路である。図４のシステムの構成の初期設定で、共有メモリ６０の構成設定が行われる。その記憶空間の内のある部分は（前述のように）制御パケットに割り当てられ、ある部分はデータ読込みパケットに割り当てられ、ある部分はデータ書出しパケットに割り当てられる。ある状況下では、共有メモリ６０はその記憶空間のどの部分もデータ書出しパケットに割り当てていないことがある（以下で説明する）。
【００２９】
それ故、共有メモリ６０はデータの通信及び制御の通信が通る「窓」と見なすことができる。この窓の一部は外界から入ってくる読込みデータのために確保され、他の部分は外界へ出て行く書出しデータのために確保されて良い。共有メモリ６０の一部を上述のように割り当てることにより、圧倒的に多量のデータが一方向に（例えば、入ってくる方向に）流れている場合でも双方向通信が常にできることが保証される。従って、窓の一部が常に出て行く方向のパケット用に確保され、この部分へは入ってくるデータからはアクセスできない。
【００３０】
共有メモリ６０は記憶空間の割当は図４のシステムを最適に機能させるのに非常に重要だから、システムの構成の初期設定中に極めて詳細な割当プロセスが行われる。このプロセスを図５ないし図９のフローチャートに示す。
【００３１】
◎共有メモリの割当て
ＭＩＵは共有メモリ割当て手順を制御する。共有メモリ割当て手順では最初に先ずＰＵ４０から要求された読込み／書出しパケット比率を決定する。例えば、ＰＵ４０がプリンタであれば、ＰＵ４０は共有メモリ６０の読込みデータパケット空間を圧倒的に多く要求し、書出しデータパケットの要求は、もしあったとしてもごくわずかである。他方，ＰＵ４０がファクシミリであれば、その読込み／書出しデータパケット比率は約５０／５０である。図５のボックス１００に示すように、ＭＩＵ５２は最初にＰＵ４０に読込み／書出しデータパケット比率を要求する。ＰＵ４０は予め入力されている読込み／書出しデータパケット比率をそのファームウエアに尋ねる。この比率は前に述べたようにＰＵ４０の通信の特性に基づいている（ボックス１０２）。ＰＵ４０は次にＭＩＵ５２に応答を返し、要求されたデータパケット比率を提供する（ボックス１０４）。
【００３２】
ＭＩＵ５２は、通信リンク５４がＰＵ４０からホストへの通信をサポートする場合にのみ、ＰＵ４０から提供される比率を採用する。リンク５４がセントロニクス形式のものである場合には、このようなＰＵからホストへの通信をサポートしない。この理由により、共有メモリから何らかの割当てを書出しデータパケットに与えなければならない理由はない。このような場合には、ＭＩＵ５２は１００％読込みデータパケット側とするという比率を使用する（ボックス１０６）。この比率の使用方法は以下の説明から明らかになるだろう。
なお、以下に図５の各ボックスの内容を示す：
１００−「ＭＩＵが読込み／書出しデータパケット比率をＰＵに要求」
１０２−「ＰＵの通信特性に基づき、ＰＵが読込み／書出しデータパケット比率を決定」
１０４−「ＰＵが読込み／書出しデータパケット比率をＭＩＵに回答」
１０６−「通信リンクがＰＵからホストへの通信をサポートする場合には、ＭＩＵはＰＵから提供されたこの比率を使用。そうでない場合には、ＭＩＵは１００％読込みデータパケットであるという比率を使用」
【００３３】
図６に示すように、ＭＩＵ５２は次にＰＵ制御パケットに必要なバッファ空間の長さの決定に進む。最初に、ＭＩＵ５２はＰＵ４０に対して、許容できる最短のＰＵ制御パケットバッファ長を提示するように要求する（ボックス１０８）。ＰＵ４０は、これに応答して自分の制御パケットを調べて制御パケットによって必要になるバッファ情報から許容できる最短の制御パケット長を決定する。換言すれば、そのバッファ長はＰＵが発生した要求制御パケットの最大のサイズに基づいている（ボックス１１０）。これにより、問題のうちの半分への回答が出来上がった。
【００３４】
問題の他の局面は、ＰＵ制御パケットバッファもＭＩＵ５２から応答制御パケットバッファを受け取るのに使用されるということである。従って、最短のバッファはＭＩＵ応答制御パケットバッファの最大長も受け入れなければならない。従って、ＰＵ４０がＭＩＵ５２に応答して許容できる最短の制御パケットバッファ長を与える（ボックス１１２）と、ＭＩＵ５２はこれに続いてもう１つの最短の許容できる最短の制御パケットバッファ長の決定を行う。このバッファ長はＭＩＵ５２が発生する応答制御パケットバッファの最大のサイズに基づいている（ボックス１１４）。
【００３５】
この段階で、ＭＩＵ５２は、ＰＵ制御パケットバッファの大きさを、（１）ＰＵが決定した許容できる最短のＰＵ制御パケットバッファ長と、（２）ＭＩＵが決定した許容できる最短のＰＵ制御パケットバッファ長のうちの長いほうに定める。この段階で、ＭＩＵ５２はＰＵ制御パケットに対する許容可能な最小バッファ長を確定できた。
なお、以下に図６の各ボックスの内容を示す：
１０８−「ＭＩＵがＰＵに対して、許容できる最短のＰＵ制御パケット長を提示するように要求」
１１０−「ＰＵが生成するあらゆる要求制御パケットの最大サイズに基づいて、ＰＵ制御パケットバッファ長をＰＵが決定」
１１２−「ＰＵがＭＩＵに対して、許容できる最短のＰＵ制御パケットバッファ長を返答」
１１４−「ＭＩＵが生成するあらゆる応答制御パケットの最大のサイズに基づいて、もう１つの許容できる最短のＰＵ制御パケットバッファ長をＭＩＵが決定」
１１６−「ＭＩＵがＰＵ制御パケットバッファ長を、以下の２つのうちの大きいほうに決定：
１）ＰＵが決定した許容できる最短のＰＵ制御パケットバッファ長
２）ＭＩＵが決定した許容できる最短のＰＵ制御パケットバッファ長」
【００３６】
図７に示すように、ＭＩＵ５２は今度は自分の制御パケットバッファ長について同じ決定を行う。この決定は、ボックス１１８、１２０、１２２、１２４及び１２６に示すように行われる。これは、この決定に当たって、先ずＭＩＵ５２が最初にＰＵの発生する応答制御パケットバッファの最大のサイズを検討し、次いでＭＩＵの発生する要求制御パケットバッファの最大のサイズを決定するという点を除いては、図６に示すものと同じである。これら２つのバッファサイズのうちで大きい方がＭＩＵ制御パケットバッファ長を定める。
なお、以下に図７の各ボックスの内容を示す：
１１８−「ＭＩＵがＰＵに対して、許容できる最短のＭＩＵ制御パケットバッファ長を提示するように要求」
１２０−「ＰＵが生成するあらゆる要求制御パケットの最大サイズに基づいて、ＭＩＵ制御パケットバッファ長をＰＵが決定」
１２２−「ＰＵがＭＩＵに対して、許容できる最短のＭＩＵ制御パケットバッファ長を返答」
１２４−「ＭＩＵが生成するあらゆる要求制御パケットの最大のサイズに基づいて、もう１つの許容できる最短のＭＩＵ制御パケットバッファ長をＭＩＵが決定」
１２６−「ＭＩＵがＭＩＵ制御パケットバッファ長を、以下の２つのうちの大きいほうに決定：
１）ＰＵが決定した許容できる最短のＭＩＵ制御パケットバッファ長
２）ＭＩＵが決定した許容できる最短のＭＩＵ制御パケットバッファ長」
【００３７】
次に図８に移ると、ＭＩＵ５２は今や次の事項を知っている：読込み／書出しデータパケットの比率、最短ＰＵ制御パケットバッファ長及び最短ＭＩＵ制御パケットバッファ長。ＭＩＵ５２はＭＩＵ５２にインストールされている共有メモリ６０が全部でどのくらいあるかを確認し、この値を出発値として使用して、パケットに利用できる共有メモリの量を決定する（ボックス１２８）。ＭＩＵはこの値からメイルボックスのために必要な共有メモリ量を差し引き（ボックス１３０）、専らＭＩＵが使用するために必要な共有メモリ量も差し引く（ボックス１３２）。正味の残りがパケットのために利用できる共有メモリ量である。最後に、ＭＩＵ５２は通信リンクの必要条件及び特性に基づいて、読込み及び書出しデータパケットバッファ長を決定する。例えば、あるネットワークプロトコルは最短長データパケットを必要とする。従って、ＭＩＵ５２は、ネットワークプロトコルの必要条件に合致するようにデータパケットバッファ長を調節する（ボックス１３４）。
なお、以下に図８の各ボックスの内容を示す：
１２８−「ＭＩＵがＭＩＵにインストールされている共有メモリの全体量を確認し、この値をパケットに利用できる共有メモリ量の出発値として使用する」
１３０−「メイルボックスに必要な共有メモリ量をパケットのために利用できる共有メモリ量からＭＩＵが差し引く」
１３２−「専らＭＩＵが使用するために必要な共有メモリ量をパケットのために利用できる共有メモリ量からＭＩＵが差し引く。この結果が、パケットのために利用できる共有メモリ量である」
１３４−「ＭＩＵが、通信リンクの必要条件に基づいて、読込みデータパケットバッファ長及び書出しデータパケットバッファ長を決定」
【００３８】
共有メモリ割当てルーチンでのＭＩＵ５２の最後の動作は、利用可能な共有メモリを実際に割り当てることである。この割り当てを示すのが図９のボックス１３６である。ＰＵ４０とＭＩＵ５２との間の双方向制御通信を確保するためには、共有メモリ６０では少なくとも２つのＰＵ制御パケット及び２つのＭＩＵ制御パケットの割当てが行われる。更に、少なくとも２つの読込みデータパケットが割り当てられなければならず、書出しデータパケットは必要に応じて割り当てられる。次いで、読込み／書出し比率に従って、利用可能な共有メモリを使い尽くすまで、読込み及び書出しデータパケットが共有メモリ６０内に更に割り当てられる。この手続きにより、共有メモリ６０の最適割当てが出来るようになり、また条件が変わったときは割当てを変えることにより、大きな柔軟性がシステムに付与される。
なお、図９のボックス１３６の内容は次のようになっている。
「ＭＩＵは利用可能な共有メモリを以下のように割り当てる：
少なくとも２つのＰＵ制御パケット
少なくとも２つのＭＩＵ制御パケット
少なくとも２つの読込みデータパケット
必要なだけの書出しデータパケット
ＭＩＵは、読込み／書出し比率にしたがって、読込みデータパケットと書出しデータパケットを、利用可能な共有メモリを使い尽くすまで割り当てる」
【００３９】
図１０は割当て後の共有メモリ６０の概略図であり、各種メイルボックス、制御パケットヘッダ、データパケットヘッダ及びバッファ領域の関係を示す。図２から想起されるように、各パケットはそれに関連付けられた内の有効データの先頭アドレスを示すデータ開始フィールドを持っている。このアドレスは共有メモリ６０のどこにあっても良い。
【００４０】
◎ＭＩＵ構成設定
図４のシステムの最初の動作時に、ＭＩＵは通信リンクの要求事項を満たすように構成設定されなければならない。例えば、インターフェースがシリアルデータリンクであれば、ボーレート、１文字当たりのデータビット数、ハンドシェークの形式、線路の極性等を定義しなければならない。このシステムは、ユーザがＰＵ４０にあるディスプレイ４４及びキーボード４６と対話することにより、ＭＩＵを的確に構成設定できるようにしている。
【００４１】
最初に、ユーザはキーボード４６を操作して、構成設定要求パケットを開始する。これにより、ＰＵ４０がＭＩＵの構成設定を、機会内部に設けられたスイッチに頼らずに、ディスプレイ４４上のテキストプロンプトを使用して行うための手段が提供される。
【００４２】
構成設定要求パケットは共有メモリ６０に置かれ、その所有権はＭＩＵ５２に渡される。これに応答して、マイクロプロセッサ５６はディスプレイ４４を介してユーザに対して表示する質問及び回答をＰＵ４０に渡す。例えば、質問をディスプレイ４４上に提示し、それに続いて構成設定のためのユーザからの回答の１つあるいは複数の推奨回答を提示する。これらの推奨回答の内の１つをユーザが選択できる。回答が選択されると、その回答はＰＵ４０のマイクロプロセッサ４２により共有メモリ６０に渡される。次に、マイクロプロセッサ５６は、回答から生じる構成設定データを不揮発性メモリ４８にストアするように、マイクロプロセッサ４２に要求する。これにより、ＰＵ４０に既に設けられている不揮発性メモリ４８を入出力構成設定データのために利用することができ、同じようなメモリをＭＩＵ５２内に重複して設ける必要がなくなる。
【００４３】
ユーザがキーボード４６により構成設定動作をこれから行うことを表明する前に、マイクロプロセッサ４２はＰＵ４０が使用する言語の指示を予め渡してある。例えば、ＰＵ４０がプリンタであれば、その指示や他のユーザインターフェースは英語、ドイツ語等を用いることができる。マイクロプロセッサ５６は、構成設定要求に応答して、ディスプレイ４４上に同じ言語で質問及び回答を提示する。
【００４４】
上述の構成設定機能により、ＭＩＵ５２内の入出力機能の構成設定を、それについての知識を持っていないＰＵ４０を使って行うことができる。この結果、ＰＵ４０はどんなＭＩＵとも接続することができ、なおかつ制御機能を遂行することができる。それは質問及び回答はＭＩＵ５２の中のマイクロプロセッサ５６により制御されるからである。
【００４５】
◎ネットワークプロトコルパケットヘッダの取り扱い
図４に戻ると、そこに図示してあるシステムは、往々にしてネットワークプロトコルヘッダとトレイラとの間に「カプセル化されている」データを使用するネットワークに接続されなければならないことがある。ＭＩＵ５２の一つの目的は、ＰＵ４０が、自分の接続されたネットワークが具体的にはどんなプロトコルを必要とするのかについては全く気が付かないようにすることである。更に、ＭＩＵ５２の他の目的は、最適性能を維持することができるように、カプセル化されたデータを最も迅速に処理することである。以下の説明から判るように、図４に示すシステムは、これ以上のデータコピーを行うことを必要とせずに、リンクインターフェースモジュール５８と共有メモリ６０との間でそのようなカプセル化されたパケットを転送する。
【００４６】
共有メモリ６０の割当ての説明を行っている際に述べたように、ＭＩＵ５２はネットワークパケット全体（すなわち、ネットワークプロトコルヘッダ＋データ＋ネットワークプロトコルトレイラ）を収容するに充分な大きさのバッファを作り出す。これを図１１に示してある。図１１では、バッファ１５０（共有メモリ６０中にある）はリンクインターフェースモジュール５８を経由してネットワークから受け取ったままのパケット全体を含んで描かれている。ネットワークパケットがリンクインターフェースモジュール５８と共有メモリ６０の間を通ると、それに続いて、インターフェースパケットヘッダ１５２が共有メモリ６０のマイクロプロセッサ５６により構築される。インターフェースパケットヘッダ１５２は図２に示した形を取るが、そこに示したデータと図３の従来技術のパケットヘッダ構成に示したものとでは、３つの重要な差異がある。具体的には、パケットヘッダ１５２のデータ開始フィールドはバッファ１５０の中の有効データの最初のアドレス（ネットワークプロトコルヘッダの最初のアドレスではない）を示している。データ長フィールドは有効バッファデータだけの長さを示し、ネットワークプロトコルヘッダ及び、もし存在すれば、ネットワークプロトコルトレイラはどちらもこのフィールドに書き込まれている長さとしては勘定に入れていない。最後に、最大データ長フィールドは、バッファ１５０に格納し得る有効バッファデータの最大量を示し、ネットワークプロトコルヘッダ及びトレイラの記憶空間はどちらも勘定に入れていない。
【００４７】
その結果、パケットヘッダ１５２及びバッファ１５０からなるパケットの所有権がマイクロプロセッサ４２に渡され、次いでマイクロプロセッサ４２がそのパケットにアクセスすると、マイクロプロセッサ４２は有効バッファデータ及びそれを定義するデータフィールドを見るだけである。その結果、マイクロプロセッサ４２はプロトコルヘッダ及びトレイラがバッファ１５０に存在することを知らず、後の処理においてそれらを無視することができる。それ故、ネットワークプロトコルヘッダ及びトレイラを入って来るネットワークデータから「剥ぎ取る」のに別に処置を取る必要はなく、それだけで「剥ぎ取り」が自動的にかつ動作中に（ｏｎ ｔｈｅ ｆｌｙ）処理される。
【００４８】
ＰＵ４０が書出しデータパケットをＭＩＵ５２に渡すと、この場合も、ネットワークヘッダ及びトレイラを付加するのに出ていくデータをコピーすることは必要とされない。このわけは、マイクロプロセッサ５６が出ていくネットワークプロトコルのヘッダ及びトレイラの情報を挿入するため有効バッファデータ領域１５０（図１１）の上及び下に予め空間を確保しているからである。その結果、マイクロプロセッサ５６はその情報を共有メモリ６０のネットワークプロトコルヘッダ及びトレイラ領域に直接挿入することができる。次に、マイクロプロセッサ５６はＤＭＡサブモジュール６２に、ネットワークプロトコルヘッダ、有効バッファデータ、及びネットワークプロトコルトレイラをネットワークパケットとしてリンク５４上に送出するように指示する。
【００４９】
上述の説明は本発明を例示しただけであることを理解しなければならない。当業者は、本発明から逸脱することなく種々の代案及び修正案を考え出すことができる。従って、本発明は特許請求の範囲の射程に入るこのような代案、修正案及び変形を全て包含するものである。
【００５０】
【発明の効果】
以上詳細に説明したように、本願発明によれば、周辺ユニットとインターフェースユニットとの間の共有メモリの割当てを、状況に合わせて柔軟に行うことができ、またインターフェースの構成の設定が簡単化され、さらにまたパケットのプロトコルヘッダを取り去る処理が高速化されるという効果がある。
【図面の簡単な説明】
【図１】本発明を適用できる図１はシステムの全体構成を示す高レベルのブロック図。
【図２】パケットヘッダの構成を示す図。
【図３】従来技術のパケットヘッダの各フィールドとパケットバッファの各セクションとの関係を示す図。
【図４】本発明の一実施例のシステムのブロック図。
【図５】図４のシステムの動作を説明するためのフローチャート。
【図６】図４のシステムの動作を説明するためのフローチャート。
【図７】図４のシステムの動作を説明するためのフローチャート。
【図８】図４のシステムの動作を説明するためのフローチャート。
【図９】図４のシステムの動作を説明するためのフローチャート。
【図１０】本発明の一実施例における共有メモリの割当ての例を示す図。
【図１１】本発明の一実施例のパケットヘッダの各フィールドとパケットバッファの各セクションとの関係を示す図。
【符号の説明】
２０、４０：周辺ユニット（ＰＵ）
２２、５２：モジュール式インターフェースユニット（ＭＩＵ）
２４：ホストコンピュータ
２６：ＰＵ／ＭＩＵインターフェース
２８：Ｉ／Ｏハードウエアリンク
３０：バッファ
４２、５６：マイクロプロセッサ
４４：ディスプレイ
４６：キーボード
４８：不揮発性メモリ
５０：ＰＵ機構部分
５４：入出力リンク
５８：入出力リンクインターフェースモジュール
６０：共有メモリ
６２：ＤＭＡサブモジュール
７０：アービトレーションサブモジュール
Claims (2)
- 周辺ユニットと、前記周辺ユニットと他の手段との間の通信を提供するモジュール式インターフェースユニットとを有し、前記モジュール式インターフェースユニットは前記他の手段との通信ができるようになるための構成設定を必要とするシステムにおいて、以下の（ａ）ないし（ｄ）を設けてなる通信システム：
（ａ）前記周辺ユニット内に設けられたディスプレイ、キーボード、周辺ユニットプロセッサ及び前記プロセッサに接続された不揮発性メモリ；
（ｂ）前記モジュール式インターフェースユニット内に設けられ、前記キーボードからユーザが与えた構成設定を指示する入力に応答して、一連の質問及び回答を前記ユーザが見えるように前記ディスプレイに与えるモジュール式インターフェースユニットプロセッサ；
（ｃ）前記モジュール式インターフェースユニット内に設けられ、前記ユーザが選択した回答であって前記モジュール式インターフェースユニットが遵守すべき通信インターフェース仕様を指示する回答を示す前記ユーザのキーボード操作を受信する、前記モジュール式インターフェースユニット及び前記周辺ユニットの両方からアクセス可能な記憶手段；
（ｄ）前記周辺ユニットプロセッサに関連付けられた前記不揮発性メモリに前記回答を記憶させて、前記回答が前記記憶手段を通して前記モジュール式インターフェースユニットによって実現できるようにする手段。 - 前記モジュール式インターフェースユニット内の前記記憶手段が前記モジュール式インターフェースユニットプロセッサ及び前記周辺ユニットプロセッサにより共有される共有メモリであり、前記周辺ユニット及び前記モジュール式インターフェースユニットの間の通信が前記共有メモリを通して行われる、請求項１に記載の通信システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/663,977 US5197128A (en) | 1991-03-04 | 1991-03-04 | Modular interface |
| US663,977 | 1991-03-04 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8266192A Division JP3260812B2 (ja) | 1991-03-04 | 1992-03-04 | 通信システム及びそのメモリ割当て方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003007295A Division JP3522266B2 (ja) | 1991-03-04 | 2003-01-15 | パケットベースシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002204282A JP2002204282A (ja) | 2002-07-19 |
| JP3602089B2 true JP3602089B2 (ja) | 2004-12-15 |
Family
ID=24664001
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8266192A Expired - Fee Related JP3260812B2 (ja) | 1991-03-04 | 1992-03-04 | 通信システム及びそのメモリ割当て方法 |
| JP2001319201A Expired - Fee Related JP3602089B2 (ja) | 1991-03-04 | 2001-10-17 | 通信システム |
| JP2003007295A Expired - Fee Related JP3522266B2 (ja) | 1991-03-04 | 2003-01-15 | パケットベースシステム |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8266192A Expired - Fee Related JP3260812B2 (ja) | 1991-03-04 | 1992-03-04 | 通信システム及びそのメモリ割当て方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003007295A Expired - Fee Related JP3522266B2 (ja) | 1991-03-04 | 2003-01-15 | パケットベースシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5197128A (ja) |
| EP (1) | EP0505764B1 (ja) |
| JP (3) | JP3260812B2 (ja) |
| DE (1) | DE69230954T2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU3924593A (en) * | 1992-03-18 | 1993-10-21 | Intersoft Systems, Inc. | Data collection interface system |
| US5647056A (en) * | 1992-11-18 | 1997-07-08 | Canon Information Systems, Inc. | Method and apparatus for managing access to a networked peripheral |
| DE69318259T2 (de) * | 1992-11-18 | 1998-09-17 | Canon Kk | Verfahren und Vorrichtung zur Implementierung einer Zweiwegeschnittstelle zwischen einem lokalen Netzwerk und einem Peripheriegerät |
| US5613160A (en) * | 1992-11-18 | 1997-03-18 | Canon Kabushiki Kaisha | In an interactive network board, method and apparatus for placing a network peripheral in a default configuration |
| JP3305042B2 (ja) * | 1993-04-23 | 2002-07-22 | キヤノン株式会社 | 印刷制御装置 |
| JPH0784918A (ja) * | 1993-09-17 | 1995-03-31 | Fujitsu Ltd | データ入替回路 |
| EP0663638B1 (en) * | 1993-12-30 | 2001-10-04 | NCR International, Inc. | A method of configuring computer peripherals |
| US5829042A (en) | 1996-02-15 | 1998-10-27 | Hewlett-Packard Company | Prefetch operation for network peripheral device having shared memory |
| US6038621A (en) * | 1996-11-04 | 2000-03-14 | Hewlett-Packard Company | Dynamic peripheral control of I/O buffers in peripherals with modular I/O |
| DE19708755A1 (de) * | 1997-03-04 | 1998-09-17 | Michael Tasler | Flexible Schnittstelle |
| US6477584B1 (en) | 1997-03-21 | 2002-11-05 | Lsi Logic Corporation | Message FIFO empty early warning method |
| US5950014A (en) * | 1997-03-21 | 1999-09-07 | Lsi Logic Corporation | Methodology for pull model invocation |
| US6061755A (en) * | 1997-04-14 | 2000-05-09 | International Business Machines Corporation | Method of layering cache and architectural specific functions to promote operation symmetry |
| US6046817A (en) * | 1997-05-12 | 2000-04-04 | Lexmark International, Inc. | Method and apparatus for dynamic buffering of input/output ports used for receiving and transmitting print data at a printer |
| US5916309A (en) * | 1997-05-12 | 1999-06-29 | Lexmark International Inc. | System for dynamically determining the size and number of communication buffers based on communication parameters at the beginning of the reception of message |
| US6031624A (en) * | 1997-09-08 | 2000-02-29 | Lexmark International, Inc. | Method and apparatus for adaptive data buffering in a parallelized printing system |
| US6078402A (en) * | 1997-09-24 | 2000-06-20 | Hewlett-Packard Company | Accessory based resource offset mechanism for a PCI bus in a printer |
| JP2000132355A (ja) * | 1998-10-28 | 2000-05-12 | Fujitsu Ltd | 情報処理装置及び情報処理方法並びにコンピュータ読み取り可能な記録媒体 |
| US6286073B1 (en) * | 1998-12-01 | 2001-09-04 | Lucent Technologies Inc. | Integrated circuit interface between a personal computer and an external device |
| US6341315B1 (en) | 1999-02-26 | 2002-01-22 | Crossroads Systems, Inc. | Streaming method and system for fiber channel network devices |
| AUPQ056099A0 (en) * | 1999-05-25 | 1999-06-17 | Silverbrook Research Pty Ltd | A method and apparatus (pprint01) |
| US20030105977A1 (en) * | 2001-12-05 | 2003-06-05 | International Business Machines Corporation | Offload processing for secure data transfer |
| US20030105952A1 (en) * | 2001-12-05 | 2003-06-05 | International Business Machines Corporation | Offload processing for security session establishment and control |
| US7274477B2 (en) * | 2003-01-24 | 2007-09-25 | Hewlett-Packard Development Company, L.P. | Printer with access to remote file system |
| US20040246516A1 (en) * | 2003-06-03 | 2004-12-09 | Curtis Reese | Hard imaging systems, hard imaging management devices, hard imaging devices, articles of manufacture, hard imaging device operational methods, and hard imaging device configuration methods |
| GB2405773B (en) * | 2003-09-02 | 2006-11-08 | Siemens Ag | A method of controlling provision of audio communication on a network |
| US7340597B1 (en) * | 2003-09-19 | 2008-03-04 | Cisco Technology, Inc. | Method and apparatus for securing a communications device using a logging module |
| US9019535B1 (en) | 2009-06-09 | 2015-04-28 | Breezyprint Corporation | Secure mobile printing from a third-party device |
| US20100309510A1 (en) * | 2009-06-09 | 2010-12-09 | Accipiter Innovations, Llc | Systems, methods and devices for printing from a mobile device |
| CN103119801B (zh) * | 2010-09-22 | 2015-05-20 | 惠普发展公司，有限责任合伙企业 | 模块化接口系统及方法 |
| US10740228B2 (en) * | 2017-05-18 | 2020-08-11 | Sandisk Technologies Llc | Locality grouping during garbage collection of a storage device |
| US10901892B2 (en) * | 2017-05-18 | 2021-01-26 | Western Digital Technologies, Inc. | Locality grouping during garbage collection with flush of buffered write data upon completion of garbage collection operation |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4603385A (en) * | 1983-05-11 | 1986-07-29 | International Business Machines Corp. | Integrated data processing/text processing system having a terminal with dual emulation and enhanced function capabilities |
| JPH0642690B2 (ja) * | 1984-05-08 | 1994-06-01 | 日本電気株式会社 | パケット信号の伝送方式 |
| US4731735A (en) * | 1985-09-30 | 1988-03-15 | International Business Machines Corporation | Multilingual processing for screen image build and command decode in a word processor, with full command, message and help support |
| US4924456A (en) * | 1986-09-18 | 1990-05-08 | Racal Data Communications, Inc. | High speed modem |
| US4847812A (en) * | 1986-09-18 | 1989-07-11 | Advanced Micro Devices | FIFO memory device including circuit for generating flag signals |
| US4943942A (en) * | 1986-09-19 | 1990-07-24 | Advanced Micro Devices | Full-duplex modem using a single processor |
| DE3639571A1 (de) * | 1986-11-20 | 1988-06-01 | Standard Elektrik Lorenz Ag | Verfahren und schaltungsanordnung zum urladen eines zweitrechners |
| JPH089254B2 (ja) * | 1987-04-08 | 1996-01-31 | ブラザー工業株式会社 | プリンタ |
| JPH01109843A (ja) * | 1987-10-23 | 1989-04-26 | Hitachi Ltd | 次中継ブリツジ指定法 |
| US5065343A (en) * | 1988-03-31 | 1991-11-12 | Yokogawa Electric Corporation | Graphic display system for process control using a plurality of displays connected to a common processor and using an fifo buffer |
| US5086503A (en) * | 1988-04-08 | 1992-02-04 | International Business Machines Corporation | Methods of remapping a keyboard within a computer system |
| JPH0294942A (ja) * | 1988-09-30 | 1990-04-05 | Seiko Epson Corp | データ通信装置 |
| EP0369934A3 (en) * | 1988-11-14 | 1990-08-22 | Compuadd Corporation | User-configurable setups in non-volatile storage |
| FR2645989A1 (fr) * | 1989-04-17 | 1990-10-19 | Bull Sa | Coupleur multifonctions entre une unite centrale d'ordinateur et les differents organes peripheriques de ce dernier |
| US5010514A (en) * | 1989-04-26 | 1991-04-23 | International Business Machines Corporation | Structured fields at a data stream boundary for delimiting files |
| JPH02310649A (ja) * | 1989-05-26 | 1990-12-26 | Hitachi Ltd | 受信フレーム転送方式および通信制御装置 |
| GB9000643D0 (en) * | 1990-01-11 | 1990-03-14 | Racal Milgo Ltd | Computer bus system |
| US5070528A (en) * | 1990-06-29 | 1991-12-03 | Digital Equipment Corporation | Generic encryption technique for communication networks |
-
1991
- 1991-03-04 US US07/663,977 patent/US5197128A/en not_active Expired - Lifetime
-
1992
- 1992-02-28 DE DE69230954T patent/DE69230954T2/de not_active Expired - Fee Related
- 1992-02-28 EP EP92103446A patent/EP0505764B1/en not_active Expired - Lifetime
- 1992-03-04 JP JP8266192A patent/JP3260812B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-17 JP JP2001319201A patent/JP3602089B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-15 JP JP2003007295A patent/JP3522266B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69230954T2 (de) | 2000-08-17 |
| JPH0589013A (ja) | 1993-04-09 |
| US5197128A (en) | 1993-03-23 |
| JP3260812B2 (ja) | 2002-02-25 |
| EP0505764B1 (en) | 2000-04-26 |
| EP0505764A3 (en) | 1993-10-20 |
| JP2003258921A (ja) | 2003-09-12 |
| DE69230954D1 (de) | 2000-05-31 |
| JP2002204282A (ja) | 2002-07-19 |
| JP3522266B2 (ja) | 2004-04-26 |
| EP0505764A2 (en) | 1992-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3602089B2 (ja) | 通信システム | |
| US5333269A (en) | Mechanism for transferring messages between source and destination users through a shared memory | |
| EP0878757B1 (en) | Method and apparatus for dynamically managing communication buffers used with packet communication data for a printer | |
| US5828901A (en) | Method and apparatus for placing multiple frames of data in a buffer in a direct memory access transfer | |
| US6038621A (en) | Dynamic peripheral control of I/O buffers in peripherals with modular I/O | |
| EP0950958B1 (en) | Peripheral device and control method for the same | |
| US5513368A (en) | Computer I/O adapters for programmably varying states of peripheral devices without interfering with central processor operations | |
| JPH11143655A (ja) | 印刷システム、印刷方法及びプリンタ | |
| US5555374A (en) | System and method for coupling a plurality of peripheral devices to a host computer through a host computer parallel port | |
| JP5145929B2 (ja) | 半導体集積回路及び画像処理装置 | |
| EP0772831B1 (en) | Bidirectional parallel signal interface | |
| US7489414B2 (en) | Image forming system and image forming apparatus | |
| JP2008541276A (ja) | 同時読み出し応答確認拡張ダイレクト・メモリ・アクセス・ユニット | |
| JP2001094613A (ja) | 通信制御装置、方法および記録媒体 | |
| US6101553A (en) | Communication network end station and adaptor card therefor eliminating on-board storage of operating control code in adaptor card | |
| JP3799741B2 (ja) | バスコントローラ | |
| JP3093401B2 (ja) | 画像形成システム | |
| JP2002051100A (ja) | 中継装置およびその制御方法 | |
| JP3457084B2 (ja) | パケットバス制御装置 | |
| JP2001256168A (ja) | Ｕｓｂデバイス | |
| JP3678537B2 (ja) | データ転送方法及び装置 | |
| EP1459191B1 (en) | Communication bus system | |
| KR20020001262A (ko) | Ｕｓｂ 디바이스 내 엔드포인트들의 메모리 관리 방법 | |
| JPS6382536A (ja) | チヤネル装置 | |
| JP2000165467A (ja) | ユニバーサル・シリアルバス変換システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040921 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |