JP3516809B2 - ギルバート型増幅率可変増幅器の増幅率モニター回路およびギルバート型増幅率可変増幅器の増幅率モニターシステム - Google Patents
ギルバート型増幅率可変増幅器の増幅率モニター回路およびギルバート型増幅率可変増幅器の増幅率モニターシステムInfo
- Publication number
- JP3516809B2 JP3516809B2 JP16478396A JP16478396A JP3516809B2 JP 3516809 B2 JP3516809 B2 JP 3516809B2 JP 16478396 A JP16478396 A JP 16478396A JP 16478396 A JP16478396 A JP 16478396A JP 3516809 B2 JP3516809 B2 JP 3516809B2
- Authority
- JP
- Japan
- Prior art keywords
- amplification factor
- pair
- gilbert
- differential
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ギルバート型増幅
率可変増幅器の増幅率をモニターするための回路に係わ
り、特に、簡易な構成で増幅率を正確にモニターする回
路に関する。
率可変増幅器の増幅率をモニターするための回路に係わ
り、特に、簡易な構成で増幅率を正確にモニターする回
路に関する。
【０００２】
【従来の技術】まず、図２、図３を参照して、従来のギ
ルバート増幅率可変増幅器および増幅率をモニターする
手法について説明する。
ルバート増幅率可変増幅器および増幅率をモニターする
手法について説明する。
【０００３】図２に、ギルバート型増幅率可変増幅器の
回路構成図を示す。本回路は、差動信号（Ｖ１）を入力
するための差動信号入力端子２０、２１を、ゲート端子
に接続した入力ＭＯＳＦＥＴ対Ｍ１、Ｍ２と、該入力Ｍ
ＯＳＦＥＴ対のソース端子に接続された定電流源Ｍ３
（電流Ｉ3 ）と、自身が備える差動増幅率制御信号入力
端子２３、２４を介して与えられる差動増幅率制御信号
Ｖ３（ＶＣＨ、ＶＣＬ）に応じて、前記差動信号入力端
子２０、２１を介して与えられる差動信号Ｖ１の増幅率
を変更して差動信号を増幅する、２組の増幅率制御用Ｍ
ＯＳＦＥＴ対（ＭＯＳＦＥＴ対Ｍ６、Ｍ７からなる増幅
率制御用ＭＯＳＦＥＴ対ａおよびＭＯＳＦＥＴ対Ｍ８、
Ｍ９からなる増幅率制御用ＭＯＳＦＥＴ対ｂ）と、増幅
された差動信号Ｖ２を出力するための差動信号出力端子
２７、２８と、ドレインに接続した出力ＭＯＳＦＥＴ対
Ｍ１０、Ｍ１１と、前記入力ＭＯＳＦＥＴ対および前記
２組の増幅率制御用ＭＯＳＦＥＴ対に電流を供給する定
電流源Ｍ４（電流Ｉ4 ）、Ｍ５（電流Ｉ5 ）と、を有す
る。
回路構成図を示す。本回路は、差動信号（Ｖ１）を入力
するための差動信号入力端子２０、２１を、ゲート端子
に接続した入力ＭＯＳＦＥＴ対Ｍ１、Ｍ２と、該入力Ｍ
ＯＳＦＥＴ対のソース端子に接続された定電流源Ｍ３
（電流Ｉ3 ）と、自身が備える差動増幅率制御信号入力
端子２３、２４を介して与えられる差動増幅率制御信号
Ｖ３（ＶＣＨ、ＶＣＬ）に応じて、前記差動信号入力端
子２０、２１を介して与えられる差動信号Ｖ１の増幅率
を変更して差動信号を増幅する、２組の増幅率制御用Ｍ
ＯＳＦＥＴ対（ＭＯＳＦＥＴ対Ｍ６、Ｍ７からなる増幅
率制御用ＭＯＳＦＥＴ対ａおよびＭＯＳＦＥＴ対Ｍ８、
Ｍ９からなる増幅率制御用ＭＯＳＦＥＴ対ｂ）と、増幅
された差動信号Ｖ２を出力するための差動信号出力端子
２７、２８と、ドレインに接続した出力ＭＯＳＦＥＴ対
Ｍ１０、Ｍ１１と、前記入力ＭＯＳＦＥＴ対および前記
２組の増幅率制御用ＭＯＳＦＥＴ対に電流を供給する定
電流源Ｍ４（電流Ｉ4 ）、Ｍ５（電流Ｉ5 ）と、を有す
る。
【０００４】そして、定電流源Ｍ４、Ｍ５の一端は、電
源電圧ＶＤＤの電源ラインに接続され、また、定電流源
Ｍ３の一端、および、出力ＭＯＳＦＥＴ対Ｍ１０、Ｍ１
１のソース端子は、接地電圧ＶＳＳのラインに接続され
ている。
源電圧ＶＤＤの電源ラインに接続され、また、定電流源
Ｍ３の一端、および、出力ＭＯＳＦＥＴ対Ｍ１０、Ｍ１
１のソース端子は、接地電圧ＶＳＳのラインに接続され
ている。
【０００５】また、入力ＭＯＳＦＥＴ対Ｍ１、Ｍ２の夫
々に流れる電流をＩ1 、Ｉ2 とし、増幅率制御用ＭＯＳ
ＦＥＴ対ａ、増幅率制御用ＭＯＳＦＥＴ対ｂに流れる電
流を、夫々Ｉ67、Ｉ89とすると、キルヒホッフの法則よ
り、「Ｉ4 ＝Ｉ1 ＋Ｉ67」、「Ｉ5 ＝Ｉ2 ＋Ｉ89」とな
り、「Ｉ4 ＝Ｉ5 」、かつ、差動信号入力Ｖ１が「０」
のとき、「Ｉ67＝Ｉ89」となるように、回路が構成され
ている。
々に流れる電流をＩ1 、Ｉ2 とし、増幅率制御用ＭＯＳ
ＦＥＴ対ａ、増幅率制御用ＭＯＳＦＥＴ対ｂに流れる電
流を、夫々Ｉ67、Ｉ89とすると、キルヒホッフの法則よ
り、「Ｉ4 ＝Ｉ1 ＋Ｉ67」、「Ｉ5 ＝Ｉ2 ＋Ｉ89」とな
り、「Ｉ4 ＝Ｉ5 」、かつ、差動信号入力Ｖ１が「０」
のとき、「Ｉ67＝Ｉ89」となるように、回路が構成され
ている。
【０００６】なお、第１の制御信号ＶＣＬは、増幅率制
御用ＭＯＳＦＥＴ、Ｍ６、Ｍ９のゲートに印加され、第
２の制御信号ＶＣＨは、増幅率制御用ＭＯＳＦＥＴ、Ｍ
７、Ｍ８のゲートに印加され、増幅率を制御しており、
第２の制御信号ＶＣＨは、第１の制御信号ＶＣＬより常
に大きくなるように印加される。
御用ＭＯＳＦＥＴ、Ｍ６、Ｍ９のゲートに印加され、第
２の制御信号ＶＣＨは、増幅率制御用ＭＯＳＦＥＴ、Ｍ
７、Ｍ８のゲートに印加され、増幅率を制御しており、
第２の制御信号ＶＣＨは、第１の制御信号ＶＣＬより常
に大きくなるように印加される。
【０００７】さて、差動信号入力端子２０、２１に差動
信号が入力すると、増幅率制御用ＭＯＳＦＥＴ対ａ、増
幅率制御用ＭＯＳＦＥＴ対ｂによって、差動増幅され、
増幅された差動信号は、出力ＭＯＳＦＥＴ対Ｍ１０、Ｍ
１１のドレインに接続された、差動信号出力端子２７、
２８を介して出力される。
信号が入力すると、増幅率制御用ＭＯＳＦＥＴ対ａ、増
幅率制御用ＭＯＳＦＥＴ対ｂによって、差動増幅され、
増幅された差動信号は、出力ＭＯＳＦＥＴ対Ｍ１０、Ｍ
１１のドレインに接続された、差動信号出力端子２７、
２８を介して出力される。
【０００８】なお、差動増幅の増幅率は、差動増幅率制
御信号入力端子２３、２４を介して与えられる２種類の
差動増幅率制御信号Ｖ３（ＶＣＨ、ＶＣＬ）によって変
化するが、その概要を図３を参照して説明する。
御信号入力端子２３、２４を介して与えられる２種類の
差動増幅率制御信号Ｖ３（ＶＣＨ、ＶＣＬ）によって変
化するが、その概要を図３を参照して説明する。
【０００９】図３には、理解の容易化を図るために、ギ
ルバート型増幅率可変増幅器中の、増幅率制御用ＭＯＳ
ＦＥＴ対ａ（Ｍ６、Ｍ７）、増幅率制御用ＭＯＳＦＥＴ
対ｂ（Ｍ８、Ｍ９）に係る回路部のみを記載している。
今、第１の制御信号ＶＣＬと第２の制御信号ＶＣＨの与
え方によって、増幅率が変化する様子を説明する。
ルバート型増幅率可変増幅器中の、増幅率制御用ＭＯＳ
ＦＥＴ対ａ（Ｍ６、Ｍ７）、増幅率制御用ＭＯＳＦＥＴ
対ｂ（Ｍ８、Ｍ９）に係る回路部のみを記載している。
今、第１の制御信号ＶＣＬと第２の制御信号ＶＣＨの与
え方によって、増幅率が変化する様子を説明する。
【００１０】図３（ａ）は、「ＶＣＬ＝ＶＣＨ」の場合
であり、差動信号Ｖ１が入力されて、Ｉ89は「２Δ」増
加して、Ｉ67は、「２Δ」減少するとすると、この結
果、Ｍ８、Ｍ９に流れる電流は、共に「＋Δ」となり、
Ｍ６、Ｍ７に流れる電流は、共に「−Δ」となり、点ａ
および点ｂでの電流値は「０」となり、差動信号出力端
子２７、２８を介して出力される電圧は「０」となるた
め、増幅率は最小値、即ち「−∞」となる。
であり、差動信号Ｖ１が入力されて、Ｉ89は「２Δ」増
加して、Ｉ67は、「２Δ」減少するとすると、この結
果、Ｍ８、Ｍ９に流れる電流は、共に「＋Δ」となり、
Ｍ６、Ｍ７に流れる電流は、共に「−Δ」となり、点ａ
および点ｂでの電流値は「０」となり、差動信号出力端
子２７、２８を介して出力される電圧は「０」となるた
め、増幅率は最小値、即ち「−∞」となる。
【００１１】次に、図３（ｂ）では、ＶＣＨがＶＣＬに
比べて非常に大きい場合、即ち「ＶＣＨ≫ＶＣＬ」の場
合であり、差動信号Ｖ１が入力されて、Ｉ89は「２Δ」
増加して、Ｉ67は、「２Δ」減少するとすると、Ｍ７、
Ｍ８はオフ状態になり、この結果、Ｍ８、Ｍ９に流れる
電流は夫々、「０」、「＋２Δ」となり、Ｍ６、Ｍ７に
流れる電流は夫々、「−２Δ」、「０」となり、点ａ、
点ｂでの電流値は夫々「−２Δ」、「＋２Δ」となり、
増幅率は最大値（Ａｍａｘ）となる。
比べて非常に大きい場合、即ち「ＶＣＨ≫ＶＣＬ」の場
合であり、差動信号Ｖ１が入力されて、Ｉ89は「２Δ」
増加して、Ｉ67は、「２Δ」減少するとすると、Ｍ７、
Ｍ８はオフ状態になり、この結果、Ｍ８、Ｍ９に流れる
電流は夫々、「０」、「＋２Δ」となり、Ｍ６、Ｍ７に
流れる電流は夫々、「−２Δ」、「０」となり、点ａ、
点ｂでの電流値は夫々「−２Δ」、「＋２Δ」となり、
増幅率は最大値（Ａｍａｘ）となる。
【００１２】さらに、図３（ｃ）は、ＶＣＨがＶＣＬに
比べて大きい、即ち「ＶＣＨ＞ＶＣＬ」の場合であり、
差動信号Ｖ１が入力されて、Ｉ89は「２Δ」増加して、
Ｉ67は、「２Δ」減少するとすると、Ｍ７よりＭ６が低
抵抗になるとともに、Ｍ８よりＭ９が低抵抗になり、こ
の結果、Ｍ８、Ｍ９に流れる電流は夫々、例えば、「＋
（１／２）・Δ」、「＋（３／２）・Δ」となり、Ｍ
６、Ｍ７に流れる電流は夫々、「−（３／２）・Δ」、
「−（１／２）・Δ」、となり、点ａ、点ｂでの電流値
は夫々「−Δ」、「＋Δ」となり、増幅率は、最大値
（Ａｍａｘ）と最小値との間の値になる。
比べて大きい、即ち「ＶＣＨ＞ＶＣＬ」の場合であり、
差動信号Ｖ１が入力されて、Ｉ89は「２Δ」増加して、
Ｉ67は、「２Δ」減少するとすると、Ｍ７よりＭ６が低
抵抗になるとともに、Ｍ８よりＭ９が低抵抗になり、こ
の結果、Ｍ８、Ｍ９に流れる電流は夫々、例えば、「＋
（１／２）・Δ」、「＋（３／２）・Δ」となり、Ｍ
６、Ｍ７に流れる電流は夫々、「−（３／２）・Δ」、
「−（１／２）・Δ」、となり、点ａ、点ｂでの電流値
は夫々「−Δ」、「＋Δ」となり、増幅率は、最大値
（Ａｍａｘ）と最小値との間の値になる。
【００１３】以上のように、差動増幅率制御信号入力端
子２３、２４を介して与えられる２種類の差動増幅率制
御信号Ｖ３（ＶＣＨ、ＶＣＬ）の大きさによって、増幅
率が変化する。
子２３、２４を介して与えられる２種類の差動増幅率制
御信号Ｖ３（ＶＣＨ、ＶＣＬ）の大きさによって、増幅
率が変化する。
【００１４】ところで、図２に示す回路の増幅率Ａは近
似的に、次の式（１）で与えられることが知られてい
る。 Ａ＝（ｇｍｉｎ／ｇｍｌｏａｄ）・（（ＶＣＨ−ＶＣＬ）／Ｖｏｎ）（１） と表される。
似的に、次の式（１）で与えられることが知られてい
る。 Ａ＝（ｇｍｉｎ／ｇｍｌｏａｄ）・（（ＶＣＨ−ＶＣＬ）／Ｖｏｎ）（１） と表される。
【００１５】ここで、「ｇｍｉｎ」は、入力ＭＯＳＦＥ
Ｔ対Ｍ１、Ｍ２の相互コンダクタンス、「ｇｍｌｏａ
ｄ」は出力ＭＯＳＦＥＴ対Ｍ１０、Ｍ１１の相互コンダ
クタンス、「Ｖｏｎ」は、差動信号Ｖ１が「０（Ｖ）」
の場合の増幅率制御用ＭＯＳＦＥＴ「Ｍ６、Ｍ７、Ｍ
８、Ｍ９」のゲート・ソース間電圧と各トランジスタの
スレショールド電圧との差である。なお、ここでは、Ｍ
６、Ｍ７、Ｍ８、Ｍ９は、同一構造になるように製造し
たＭＯＳＦＥＴである。「ｇｍｉｎ」、「ｇｍｌｏａ
ｄ」、および、「Ｖｏｎ」は回路構成によって固定され
た値となるため、従来では、ギルバート型増幅率可変増
幅器の増幅率を求めるために、与えた差動増幅率制御信
号ＶＣＨ、ＶＣＬに対して、式（１）を適用して、直
接、増幅率可変増幅器の増幅率を求めていた。
Ｔ対Ｍ１、Ｍ２の相互コンダクタンス、「ｇｍｌｏａ
ｄ」は出力ＭＯＳＦＥＴ対Ｍ１０、Ｍ１１の相互コンダ
クタンス、「Ｖｏｎ」は、差動信号Ｖ１が「０（Ｖ）」
の場合の増幅率制御用ＭＯＳＦＥＴ「Ｍ６、Ｍ７、Ｍ
８、Ｍ９」のゲート・ソース間電圧と各トランジスタの
スレショールド電圧との差である。なお、ここでは、Ｍ
６、Ｍ７、Ｍ８、Ｍ９は、同一構造になるように製造し
たＭＯＳＦＥＴである。「ｇｍｉｎ」、「ｇｍｌｏａ
ｄ」、および、「Ｖｏｎ」は回路構成によって固定され
た値となるため、従来では、ギルバート型増幅率可変増
幅器の増幅率を求めるために、与えた差動増幅率制御信
号ＶＣＨ、ＶＣＬに対して、式（１）を適用して、直
接、増幅率可変増幅器の増幅率を求めていた。
【００１６】
【発明が解決しようとする課題】しかしながら、差動増
幅率制御信号ＶＣＨ、ＶＣＬの微小な電圧の違いにより
ギルバート型増幅率可変増幅器の増幅率が大きく変化し
たり、製造プロセスや温度条件により、上記「Ｖｏｎ」
等の値が変化してしまい、増幅率と制御電圧の関係が一
義的に定まらず、即ち、Ａと、「ＶＣＨ−ＶＣＬ」との
関係が式（１）では定まらず、差動増幅率制御信号ＶＣ
Ｈ、ＶＣＬから、ギルバート型増幅率可変増幅器の増幅
率を正確に求めることができないという問題があった。
幅率制御信号ＶＣＨ、ＶＣＬの微小な電圧の違いにより
ギルバート型増幅率可変増幅器の増幅率が大きく変化し
たり、製造プロセスや温度条件により、上記「Ｖｏｎ」
等の値が変化してしまい、増幅率と制御電圧の関係が一
義的に定まらず、即ち、Ａと、「ＶＣＨ−ＶＣＬ」との
関係が式（１）では定まらず、差動増幅率制御信号ＶＣ
Ｈ、ＶＣＬから、ギルバート型増幅率可変増幅器の増幅
率を正確に求めることができないという問題があった。
【００１７】例えば、「ｇｍｉｎ／ｇｍｌｏａｄ＝１
０、Ｖｏｎ＝２００（ｍＶ）」とすると、「ＶＣＨ−Ｖ
ＣＬ＝２０（ｍＶ）」のとき、Ａ＝０（ｄＢ）となり、
「ＶＣＨ−ＶＣＬ＝２２．４（ｍＶ）」のとき、Ａ＝１
（ｄＢ）となる。このように、、「ＶＣＨ−ＶＣＬ」の
値にわずか２．４（ｍＶ）の違いが生じても、増幅率は
１（ｄＢ）も異なってしまい、正確に増幅率を求めるこ
とができなかった。
０、Ｖｏｎ＝２００（ｍＶ）」とすると、「ＶＣＨ−Ｖ
ＣＬ＝２０（ｍＶ）」のとき、Ａ＝０（ｄＢ）となり、
「ＶＣＨ−ＶＣＬ＝２２．４（ｍＶ）」のとき、Ａ＝１
（ｄＢ）となる。このように、、「ＶＣＨ−ＶＣＬ」の
値にわずか２．４（ｍＶ）の違いが生じても、増幅率は
１（ｄＢ）も異なってしまい、正確に増幅率を求めるこ
とができなかった。
【００１８】さらには、上述したように、Ｖｏｎ等の値
は、プロセス条件や温度の変化に応じて大きく変化する
ため、「ＶＣＨ−ＶＣＬ」と増幅率Ａとの関係を一義的
に決定することができず、正確に増幅率を求めることが
できなかった。
は、プロセス条件や温度の変化に応じて大きく変化する
ため、「ＶＣＨ−ＶＣＬ」と増幅率Ａとの関係を一義的
に決定することができず、正確に増幅率を求めることが
できなかった。
【００１９】また、複数のギルバート型増幅率可変増幅
器の増幅率を一体で求める術がなく、オペレータは、各
ギルバート型増幅率可変増幅器の増幅率を求め、これに
基づいて、複数のギルバート型増幅率可変増幅器の増幅
率を求めていたため、求めた増幅率の精度は、非常に悪
かった。
器の増幅率を一体で求める術がなく、オペレータは、各
ギルバート型増幅率可変増幅器の増幅率を求め、これに
基づいて、複数のギルバート型増幅率可変増幅器の増幅
率を求めていたため、求めた増幅率の精度は、非常に悪
かった。
【００２０】そこで、本発明の目的は、簡易な構成で、
ギルバート型増幅率可変増幅器の増幅率を正確にモニタ
ーする回路を提供する点にある。また、本発明の他の目
的は、複数のギルバート型増幅率可変増幅器の増幅率を
精度良く、一体として求めるシステムを提供する点にあ
る。
ギルバート型増幅率可変増幅器の増幅率を正確にモニタ
ーする回路を提供する点にある。また、本発明の他の目
的は、複数のギルバート型増幅率可変増幅器の増幅率を
精度良く、一体として求めるシステムを提供する点にあ
る。
【００２１】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明によれば、差動信号を入力する
ための差動信号入力端子を備える入力トランジスタ対
と、自身が備える差動増幅率制御信号入力端子を介して
与えられる差動制御信号に応じて、前記差動信号入力端
子を介して入力される差動信号の増幅率を変更して差動
信号増幅する、２組の増幅率制御用トランジスタ対と、
増幅された差動信号を出力するための差動信号出力端子
を備える出力トランジスタ対と、前記入力トランジスタ
対を構成する一方のトランジスタおよび前記２組の増幅
率制御用トランジスタ対のうちの一方の増幅率制御用ト
ランジスタ対の夫々に並列に電流を供給する第１の定電
流源と、前記入力トランジスタ対を構成する他方のトラ
ンジスタおよび前記２組の増幅率制御用トランジスタ対
のうちの他方の増幅率制御用トランジスタ対の夫々に並
列に電流を供給する第２の定電流源と、を含むギルバー
ト型増幅率可変増幅器と、前記増幅率をモニターする増
幅率モニター回路と、を備え、該増幅率モニター回路
は、前記差動制御信号を入力する差動トランジスタ対
と、該差動トランジスタ対に電流を供給する定電流源
と、前記差動トランジスタ対を構成する一方のトランジ
スタから出力される電流を出力するモニター出力端子
と、を含み、前記増幅率モニター回路に含まれる定電流
源の供給電流を、前記ギルバート型増幅率可変増幅器に
含まれる１組の増幅率制御用トランジスタ対に供給され
る供給電流の所定数倍としたことを特徴とするギルバー
ト型増幅率可変増幅器の増幅率モニター回路が提供され
る。
め、請求項１記載の発明によれば、差動信号を入力する
ための差動信号入力端子を備える入力トランジスタ対
と、自身が備える差動増幅率制御信号入力端子を介して
与えられる差動制御信号に応じて、前記差動信号入力端
子を介して入力される差動信号の増幅率を変更して差動
信号増幅する、２組の増幅率制御用トランジスタ対と、
増幅された差動信号を出力するための差動信号出力端子
を備える出力トランジスタ対と、前記入力トランジスタ
対を構成する一方のトランジスタおよび前記２組の増幅
率制御用トランジスタ対のうちの一方の増幅率制御用ト
ランジスタ対の夫々に並列に電流を供給する第１の定電
流源と、前記入力トランジスタ対を構成する他方のトラ
ンジスタおよび前記２組の増幅率制御用トランジスタ対
のうちの他方の増幅率制御用トランジスタ対の夫々に並
列に電流を供給する第２の定電流源と、を含むギルバー
ト型増幅率可変増幅器と、前記増幅率をモニターする増
幅率モニター回路と、を備え、該増幅率モニター回路
は、前記差動制御信号を入力する差動トランジスタ対
と、該差動トランジスタ対に電流を供給する定電流源
と、前記差動トランジスタ対を構成する一方のトランジ
スタから出力される電流を出力するモニター出力端子
と、を含み、前記増幅率モニター回路に含まれる定電流
源の供給電流を、前記ギルバート型増幅率可変増幅器に
含まれる１組の増幅率制御用トランジスタ対に供給され
る供給電流の所定数倍としたことを特徴とするギルバー
ト型増幅率可変増幅器の増幅率モニター回路が提供され
る。
【００２２】
【００２３】また、本発明の他の態様である請求項２記
載の発明によれば、請求項１に記載のギルバート型増幅
率可変増幅器および増幅率モニター回路を複数組備えた
回路ペア群と、各組のモニター出力端子からの出力電流
を加算する加算器と、加算結果を電流電圧変換する電流
電圧変換回路と、電流電圧変換された加算電結果に対し
て、増幅率を求める演算回路と、演算結果を出力する出
力部とを備えた、ギルバート型増幅率可変増幅器の増幅
率モニターシステムが提供されることになる。
載の発明によれば、請求項１に記載のギルバート型増幅
率可変増幅器および増幅率モニター回路を複数組備えた
回路ペア群と、各組のモニター出力端子からの出力電流
を加算する加算器と、加算結果を電流電圧変換する電流
電圧変換回路と、電流電圧変換された加算電結果に対し
て、増幅率を求める演算回路と、演算結果を出力する出
力部とを備えた、ギルバート型増幅率可変増幅器の増幅
率モニターシステムが提供されることになる。
【００２４】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照しつつ説明する。図１に、本発明にかかる実施形態
であるギルバート型増幅率可変増幅器の増幅率モニター
回路の回路図を示す。
参照しつつ説明する。図１に、本発明にかかる実施形態
であるギルバート型増幅率可変増幅器の増幅率モニター
回路の回路図を示す。
【００２５】本回路は、ギルバート型増幅率可変増幅器
４と、該ギルバート型増幅率可変増幅器４の増幅率をモ
ニターする増幅率モニター回路とを有する。なお、ギル
バート型増幅率可変増幅器４は、図３と同一のものであ
る。
４と、該ギルバート型増幅率可変増幅器４の増幅率をモ
ニターする増幅率モニター回路とを有する。なお、ギル
バート型増幅率可変増幅器４は、図３と同一のものであ
る。
【００２６】即ち、ギルバート型増幅率可変増幅器４
は、差動信号（Ｖ１）を入力するための差動信号入力端
子２０、２１を、ゲート端子に接続した入力ＭＯＳＦＥ
Ｔ対Ｍ１、Ｍ２と、該入力ＭＯＳＦＥＴ対のソース端子
に接続された定電流源Ｍ３（電流Ｉ3 ）と、自身が備え
る差動増幅率制御信号入力端子２３、２４を介して与え
られる１組の差動増幅率制御信号Ｖ３（ＶＣＨ、ＶＣ
Ｌ）に応じて、前記差動信号入力端子２０、２１を介し
て与えられる差動信号Ｖ１の増幅率を変更して差動信号
増幅する、２組の増幅率制御用ＭＯＳＦＥＴ対（ＭＯＳ
ＦＥＴ対Ｍ６、Ｍ７からなる増幅率制御用ＭＯＳＦＥＴ
対ａおよびＭＯＳＦＥＴ対Ｍ８、Ｍ９からなる増幅率制
御用ＭＯＳＦＥＴ対ｂ）と、増幅された差動信号Ｖ３を
出力するための差動信号出力端子２７、２８を、ドレイ
ンに接続した出力ＭＯＳＦＥＴ対Ｍ１０、Ｍ１１と、前
記入力ＭＯＳＦＥＴ対および前記２組の増幅率制御用Ｍ
ＯＳＦＥＴ対に電流を供給する第１、第２定電流源とし
ての定電流源Ｍ４（電流Ｉ4 ）、Ｍ５（電流Ｉ5 ）と、
を有する。そして、定電流源Ｍ４、Ｍ５の一端は、電源
電圧ＶＤＤの電源ラインに接続されると共に、定電流源
Ｍ３の一端、および、出力ＭＯＳＦＥＴ対Ｍ１０、Ｍ１
１のソース端子は、接地電圧ＶＳＳのラインに接続され
ている。
は、差動信号（Ｖ１）を入力するための差動信号入力端
子２０、２１を、ゲート端子に接続した入力ＭＯＳＦＥ
Ｔ対Ｍ１、Ｍ２と、該入力ＭＯＳＦＥＴ対のソース端子
に接続された定電流源Ｍ３（電流Ｉ3 ）と、自身が備え
る差動増幅率制御信号入力端子２３、２４を介して与え
られる１組の差動増幅率制御信号Ｖ３（ＶＣＨ、ＶＣ
Ｌ）に応じて、前記差動信号入力端子２０、２１を介し
て与えられる差動信号Ｖ１の増幅率を変更して差動信号
増幅する、２組の増幅率制御用ＭＯＳＦＥＴ対（ＭＯＳ
ＦＥＴ対Ｍ６、Ｍ７からなる増幅率制御用ＭＯＳＦＥＴ
対ａおよびＭＯＳＦＥＴ対Ｍ８、Ｍ９からなる増幅率制
御用ＭＯＳＦＥＴ対ｂ）と、増幅された差動信号Ｖ３を
出力するための差動信号出力端子２７、２８を、ドレイ
ンに接続した出力ＭＯＳＦＥＴ対Ｍ１０、Ｍ１１と、前
記入力ＭＯＳＦＥＴ対および前記２組の増幅率制御用Ｍ
ＯＳＦＥＴ対に電流を供給する第１、第２定電流源とし
ての定電流源Ｍ４（電流Ｉ4 ）、Ｍ５（電流Ｉ5 ）と、
を有する。そして、定電流源Ｍ４、Ｍ５の一端は、電源
電圧ＶＤＤの電源ラインに接続されると共に、定電流源
Ｍ３の一端、および、出力ＭＯＳＦＥＴ対Ｍ１０、Ｍ１
１のソース端子は、接地電圧ＶＳＳのラインに接続され
ている。
【００２７】また、入力ＭＯＳＦＥＴ対Ｍ１、Ｍ２の夫
々に流れる電流をＩ1 、Ｉ2 とし、増幅率制御用ＭＯＳ
ＦＥＴ対ａ、増幅率制御用ＭＯＳＦＥＴ対ｂに流れる電
流を、夫々Ｉ67、Ｉ89とすると、キルヒホッフの法則よ
り、「Ｉ4 ＝Ｉ1 ＋Ｉ67」、「Ｉ5 ＝Ｉ2 ＋Ｉ89」とな
り、「Ｉ4 ＝Ｉ5 」、かつ、差動信号入力Ｖ１が「０」
のとき、「Ｉ67＝Ｉ89」となるように、回路が構成され
ている。
々に流れる電流をＩ1 、Ｉ2 とし、増幅率制御用ＭＯＳ
ＦＥＴ対ａ、増幅率制御用ＭＯＳＦＥＴ対ｂに流れる電
流を、夫々Ｉ67、Ｉ89とすると、キルヒホッフの法則よ
り、「Ｉ4 ＝Ｉ1 ＋Ｉ67」、「Ｉ5 ＝Ｉ2 ＋Ｉ89」とな
り、「Ｉ4 ＝Ｉ5 」、かつ、差動信号入力Ｖ１が「０」
のとき、「Ｉ67＝Ｉ89」となるように、回路が構成され
ている。
【００２８】なお、第１の差動制御信号ＶＣＬは、増幅
率制御用ＭＯＳＦＥＴ、Ｍ６、Ｍ９のゲートに印加さ
れ、第２の差動制御信号ＶＣＨは、増幅率制御用ＭＯＳ
ＦＥＴ、Ｍ７、Ｍ８のゲートに印加され、増幅率を制御
しており、第２の差動制御信号ＶＣＨは、第１の差動制
御信号ＶＣＬより常に大きくなるように印加される。そ
して、差動信号入力端子２０、２１に差動信号が入力す
ると、増幅率制御用ＭＯＳＦＥＴ対ａ、増幅率制御用Ｍ
ＯＳＦＥＴ対ｂによって、差動増幅され、増幅された差
動信号は、出力ＭＯＳＦＥＴ対Ｍ１０、Ｍ１１のドレイ
ンに接続された、差動信号出力端子２７、２８を介して
出力される。
率制御用ＭＯＳＦＥＴ、Ｍ６、Ｍ９のゲートに印加さ
れ、第２の差動制御信号ＶＣＨは、増幅率制御用ＭＯＳ
ＦＥＴ、Ｍ７、Ｍ８のゲートに印加され、増幅率を制御
しており、第２の差動制御信号ＶＣＨは、第１の差動制
御信号ＶＣＬより常に大きくなるように印加される。そ
して、差動信号入力端子２０、２１に差動信号が入力す
ると、増幅率制御用ＭＯＳＦＥＴ対ａ、増幅率制御用Ｍ
ＯＳＦＥＴ対ｂによって、差動増幅され、増幅された差
動信号は、出力ＭＯＳＦＥＴ対Ｍ１０、Ｍ１１のドレイ
ンに接続された、差動信号出力端子２７、２８を介して
出力される。
【００２９】増幅率モニター回路１００は、制御信号Ｖ
ＣＬ、ＶＣＨの各々を入力する差動ＭＯＳＦＥＴ対Ｍ１
３、Ｍ１４と、電源電圧ＶＤＤの電源ラインに接続され
ており、差動ＭＯＳＦＥＴ対Ｍ１３、Ｍ１４に電流を供
給する定電流源１２（電流Ｉ 12）と、前記差動ＭＯＳＦ
ＥＴ対を構成する一方のＭＯＳＦＥＴ、具体的には、Ｍ
ＯＳＦＥＴ（Ｍ１４）から出力される電流（ＩM ）を出
力するモニター出力端子１１０とをし、ＭＯＳＦＥＴ
（Ｍ１３）のドレイン端子には、負荷５０が接続される
と共に、負荷の他方の端子は、接地電源ＶＳＳのライン
に接続されている。また、第１の制御信号ＶＣＬ、第２
の制御信号ＶＣＨが夫々、ＭＯＳＦＥＴ、Ｍ１３、Ｍ１
４のゲート端子に印加可能に構成されている。
ＣＬ、ＶＣＨの各々を入力する差動ＭＯＳＦＥＴ対Ｍ１
３、Ｍ１４と、電源電圧ＶＤＤの電源ラインに接続され
ており、差動ＭＯＳＦＥＴ対Ｍ１３、Ｍ１４に電流を供
給する定電流源１２（電流Ｉ 12）と、前記差動ＭＯＳＦ
ＥＴ対を構成する一方のＭＯＳＦＥＴ、具体的には、Ｍ
ＯＳＦＥＴ（Ｍ１４）から出力される電流（ＩM ）を出
力するモニター出力端子１１０とをし、ＭＯＳＦＥＴ
（Ｍ１３）のドレイン端子には、負荷５０が接続される
と共に、負荷の他方の端子は、接地電源ＶＳＳのライン
に接続されている。また、第１の制御信号ＶＣＬ、第２
の制御信号ＶＣＨが夫々、ＭＯＳＦＥＴ、Ｍ１３、Ｍ１
４のゲート端子に印加可能に構成されている。
【００３０】また、前述したように、ギルバート型増幅
率可変増幅器４において、差動信号Ｖ１が「０（Ｖ）」
のときに、ＭＯＳＦＥＴ（Ｍ６）およびＭＯＳＦＥＴ
（Ｍ７）を流れる電流の和と、ＭＯＳＦＥＴ（Ｍ８）お
よびＭＯＳＦＥＴ（Ｍ９）を流れる電流の和とを等しく
し、さらに、定電流源Ｍ１２を流れる電流を、差動信号
Ｖ１が「０（Ｖ）」のときに、ＭＯＳＦＥＴ（Ｍ６）お
よびＭＯＳＦＥＴ（Ｍ７）を流れる電流の和に等しく、
かつ、ＭＯＳＦＥＴ（Ｍ８）およびＭＯＳＦＥＴ（Ｍ
９）を流れる電流の和に等しくなるように定めると、等
価回路解析により、ＭＯＳＦＥＴ（Ｍ１４）を流れる電
流と増幅率Gain(dB)との間には、以下の関係式が求ま
る。なお、本明細書中では、等価回路解析を用いた詳細
な数式を列挙することは理解の妨げになるため行わず、
解析結果のみを記載する。 Gain(dB)=Gfull(dB)+20log((√(1- β)-√β)/（√(1- β)+√β）) （２） ここで、Gfull(dB) はギルバート型増幅率可変増幅器４
の増幅率の最大値であり、入力ＭＯＳＦＥＴ対Ｍ１、Ｍ
２の相互コンダクタンスと、出力ＭＯＳＦＥＴ対Ｍ１
０、Ｍ１１の相互コンダクタンスの比であり、また、
「β」は電流源Ｍ１２を流れる電流Ｉ12を「１」とした
場合の、ＭＯＳＦＥＴ（Ｍ１４）に流れる電流（ＩM ）
の値である。なお、Gfull(dB) の値は、温度や電源電圧
の変化、プロセスの変動に対して安定である。
率可変増幅器４において、差動信号Ｖ１が「０（Ｖ）」
のときに、ＭＯＳＦＥＴ（Ｍ６）およびＭＯＳＦＥＴ
（Ｍ７）を流れる電流の和と、ＭＯＳＦＥＴ（Ｍ８）お
よびＭＯＳＦＥＴ（Ｍ９）を流れる電流の和とを等しく
し、さらに、定電流源Ｍ１２を流れる電流を、差動信号
Ｖ１が「０（Ｖ）」のときに、ＭＯＳＦＥＴ（Ｍ６）お
よびＭＯＳＦＥＴ（Ｍ７）を流れる電流の和に等しく、
かつ、ＭＯＳＦＥＴ（Ｍ８）およびＭＯＳＦＥＴ（Ｍ
９）を流れる電流の和に等しくなるように定めると、等
価回路解析により、ＭＯＳＦＥＴ（Ｍ１４）を流れる電
流と増幅率Gain(dB)との間には、以下の関係式が求ま
る。なお、本明細書中では、等価回路解析を用いた詳細
な数式を列挙することは理解の妨げになるため行わず、
解析結果のみを記載する。 Gain(dB)=Gfull(dB)+20log((√(1- β)-√β)/（√(1- β)+√β）) （２） ここで、Gfull(dB) はギルバート型増幅率可変増幅器４
の増幅率の最大値であり、入力ＭＯＳＦＥＴ対Ｍ１、Ｍ
２の相互コンダクタンスと、出力ＭＯＳＦＥＴ対Ｍ１
０、Ｍ１１の相互コンダクタンスの比であり、また、
「β」は電流源Ｍ１２を流れる電流Ｉ12を「１」とした
場合の、ＭＯＳＦＥＴ（Ｍ１４）に流れる電流（ＩM ）
の値である。なお、Gfull(dB) の値は、温度や電源電圧
の変化、プロセスの変動に対して安定である。
【００３１】βは、定電流源Ｍ１２を流れる電流Ｉ12を
「１」としたときの、モニター電流（ＩM ）の値であり
（即ち、「Ｉ12：ＩM ＝１：β」）、定電流源Ｍ１２を
流れる電流Ｉ12は、温度や電源電圧の変化、プロセス条
件の変動に対し安定であるから、モニター電流（ＩM ）
からβを求めることができる。
「１」としたときの、モニター電流（ＩM ）の値であり
（即ち、「Ｉ12：ＩM ＝１：β」）、定電流源Ｍ１２を
流れる電流Ｉ12は、温度や電源電圧の変化、プロセス条
件の変動に対し安定であるから、モニター電流（ＩM ）
からβを求めることができる。
【００３２】したがって、このような簡易な回路構成で
も、モニター出力端子１１０を介して、モニター電流
（ＩM ）を求め、式（２）を用いることによって、ギル
バート型増幅率可変増幅器４の増幅率が正確に求まるこ
とになる。また、定電流源Ｍ１２を、定電圧回路や抵抗
値が変化しにくい抵抗で構成すれば、温度や電源電圧変
化、プロセス条件の変動に対し、電流Ｉ12が安定にな
り、一層正確に増幅率が求まる。
も、モニター出力端子１１０を介して、モニター電流
（ＩM ）を求め、式（２）を用いることによって、ギル
バート型増幅率可変増幅器４の増幅率が正確に求まるこ
とになる。また、定電流源Ｍ１２を、定電圧回路や抵抗
値が変化しにくい抵抗で構成すれば、温度や電源電圧変
化、プロセス条件の変動に対し、電流Ｉ12が安定にな
り、一層正確に増幅率が求まる。
【００３３】また、βと増幅率（Gain(dB)）との間に
は、常に、式（２）が成立しており、従来の技術では、
温度や電源電圧の変化、プロセスの変動に対して安定的
に求めることができなかったギルバート型増幅率可変増
幅器の増幅率を、温度や電源電圧の変化や、プロセスの
変動に対して安定的に求めることができる。
は、常に、式（２）が成立しており、従来の技術では、
温度や電源電圧の変化、プロセスの変動に対して安定的
に求めることができなかったギルバート型増幅率可変増
幅器の増幅率を、温度や電源電圧の変化や、プロセスの
変動に対して安定的に求めることができる。
【００３４】なお、「Gfull(dB)=0 」とすると、式
（２）で定まるβとGain(dB)との関係を示すグラフは、
図６に示すようになる。このグラフを参照すれば分かる
ように、βが「０」近傍のときを除き、βが０．４まで
の範囲で、βと対数表示での増幅率（Gain(dB)）との間
には、近似的に直線関係が成立する。
（２）で定まるβとGain(dB)との関係を示すグラフは、
図６に示すようになる。このグラフを参照すれば分かる
ように、βが「０」近傍のときを除き、βが０．４まで
の範囲で、βと対数表示での増幅率（Gain(dB)）との間
には、近似的に直線関係が成立する。
【００３５】したがって、βが「０」近傍のときにまで
直線関係を保証するために、定電流源Ｍ１２を流れる電
流Ｉ12を、差動信号Ｖ１が０（Ｖ）のときに、増幅率制
御用ＭＯＳＦＥＴ対ａ（または、増幅率制御用ＭＯＳＦ
ＥＴ対ｂ）を構成するＭＯＳＦＥＴ、Ｍ６およびＭ７
（または、ＭＯＳＦＥＴ、Ｍ８およびＭ９）を流れる電
流の和の所定数倍、例えば１から１．５倍程度の範囲の
値に設定すると、βが０〜０．４の範囲において、ＭＯ
ＳＦＥＴ（Ｍ１４）を流れるモニター電流（ＩM）と、
対数表示での増幅率（Gain(dB)) の間に、近似的に直線
関係が成立し、簡易な回路構成で、モニター電流
（ＩM ）の値を求めることで、対数表示での増幅率（Ga
in(dB)) が容易に求まることになる。なお、前記「１か
ら１．５倍程度」と記載したのは、発明者らが行ったシ
ュミレーションツールでのシュレーション結果に基づい
ている。
直線関係を保証するために、定電流源Ｍ１２を流れる電
流Ｉ12を、差動信号Ｖ１が０（Ｖ）のときに、増幅率制
御用ＭＯＳＦＥＴ対ａ（または、増幅率制御用ＭＯＳＦ
ＥＴ対ｂ）を構成するＭＯＳＦＥＴ、Ｍ６およびＭ７
（または、ＭＯＳＦＥＴ、Ｍ８およびＭ９）を流れる電
流の和の所定数倍、例えば１から１．５倍程度の範囲の
値に設定すると、βが０〜０．４の範囲において、ＭＯ
ＳＦＥＴ（Ｍ１４）を流れるモニター電流（ＩM）と、
対数表示での増幅率（Gain(dB)) の間に、近似的に直線
関係が成立し、簡易な回路構成で、モニター電流
（ＩM ）の値を求めることで、対数表示での増幅率（Ga
in(dB)) が容易に求まることになる。なお、前記「１か
ら１．５倍程度」と記載したのは、発明者らが行ったシ
ュミレーションツールでのシュレーション結果に基づい
ている。
【００３６】さらに、図４には、求めた増幅率を表示出
力する回路構成を示している。本回路は、ギルバート型
増幅率可変増幅器４と、増幅率に対応したモニター電流
を出力する増幅率モニター回路１００と、モニター電流
を電流・電圧変換するＩＶ変換器１１５と、変換電圧を
アナログ・デジタル変換（ＡＤ変換）するＡＤ変換器１
２０と、デジタル信号を入力して、式（２）にしたがっ
て増幅率を演算するマイコン１３０と、演算結果を表示
する表示器１４０とを有する。
力する回路構成を示している。本回路は、ギルバート型
増幅率可変増幅器４と、増幅率に対応したモニター電流
を出力する増幅率モニター回路１００と、モニター電流
を電流・電圧変換するＩＶ変換器１１５と、変換電圧を
アナログ・デジタル変換（ＡＤ変換）するＡＤ変換器１
２０と、デジタル信号を入力して、式（２）にしたがっ
て増幅率を演算するマイコン１３０と、演算結果を表示
する表示器１４０とを有する。
【００３７】そして、マイコン１３０は、予め演算プロ
グラムを内蔵したＲＯＭと、ワークエリアとして機能す
るＲＡＭと、ＲＯＭに内蔵されたプログラムにしたっが
って演算処理等の各種の処理を行うＣＰＵとを有して実
現でき、また、表示器１４０は、７セグメントＬＥＤ等
の表示素子やＣＲＴ等の表示デバイスで実現可能であ
る。なお、ＩＶ変換器１１５やＡＤ変換器１２０は、公
知の回路を採用すればよい。このような回路構成におい
て、マイコン１３０は、ＩＶ変換器１１５によって電流
電圧変換され、さらに、ＡＤ変換器１２０によってＡＤ
変換されたデジタル信号に対して、式（２）にしたがっ
た増幅率演算を行う。そして、表示器１４０は、増幅率
の演算結果を表示するので、オペレータは、即座に増幅
率を把握することが可能になる。もちろん、本発明にか
かるギルバート型増幅率可変増幅器４と、増幅率モニタ
ー回路１００とを採用することによって、温度や電源電
圧の変化、プロセスの変動が存在しても、増幅率を安定
的に求めることができる。
グラムを内蔵したＲＯＭと、ワークエリアとして機能す
るＲＡＭと、ＲＯＭに内蔵されたプログラムにしたっが
って演算処理等の各種の処理を行うＣＰＵとを有して実
現でき、また、表示器１４０は、７セグメントＬＥＤ等
の表示素子やＣＲＴ等の表示デバイスで実現可能であ
る。なお、ＩＶ変換器１１５やＡＤ変換器１２０は、公
知の回路を採用すればよい。このような回路構成におい
て、マイコン１３０は、ＩＶ変換器１１５によって電流
電圧変換され、さらに、ＡＤ変換器１２０によってＡＤ
変換されたデジタル信号に対して、式（２）にしたがっ
た増幅率演算を行う。そして、表示器１４０は、増幅率
の演算結果を表示するので、オペレータは、即座に増幅
率を把握することが可能になる。もちろん、本発明にか
かるギルバート型増幅率可変増幅器４と、増幅率モニタ
ー回路１００とを採用することによって、温度や電源電
圧の変化、プロセスの変動が存在しても、増幅率を安定
的に求めることができる。
【００３８】また、図５には、他の実施形態の回路構成
を示している。本回路は、ギルバート型増幅率可変増幅
器と増幅率に対応したモニター電流を出力する増幅率モ
ニター回路からなる複数の回路ペア（４１と１０１、４
２と１９２、４３と１０３、…、４ｉと１０ｉ）と、各
回路ペアから出力されるモニター電流を加算する加算器
１５０と、加算されたモニター電流を電流・電圧変換す
るＩＶ変換器１１５と、変換電圧をアナログ・デジタル
変換（ＡＤ変換）するＡＤ変換器１２０と、デジタル信
号を入力して、式（２）にしたがって増幅率を演算する
演算回路としてのマイコン１３０と、演算結果を表示す
る表示器１４０とを有する。
を示している。本回路は、ギルバート型増幅率可変増幅
器と増幅率に対応したモニター電流を出力する増幅率モ
ニター回路からなる複数の回路ペア（４１と１０１、４
２と１９２、４３と１０３、…、４ｉと１０ｉ）と、各
回路ペアから出力されるモニター電流を加算する加算器
１５０と、加算されたモニター電流を電流・電圧変換す
るＩＶ変換器１１５と、変換電圧をアナログ・デジタル
変換（ＡＤ変換）するＡＤ変換器１２０と、デジタル信
号を入力して、式（２）にしたがって増幅率を演算する
演算回路としてのマイコン１３０と、演算結果を表示す
る表示器１４０とを有する。
【００３９】なお、図示するように、各回路ペアから出
力されるモニタ電流を、ＩM1、ＩM2、ＩM3、…、ＩMiと
している。そして、マイコン１３０は、予め演算プログ
ラムを内蔵したＲＯＭと、ワークエリアとして機能する
ＲＡＭと、ＲＯＭに内蔵されたプログラムにしたがって
演算処理等の各種の処理を行うＣＰＵとを有して実現で
きる。
力されるモニタ電流を、ＩM1、ＩM2、ＩM3、…、ＩMiと
している。そして、マイコン１３０は、予め演算プログ
ラムを内蔵したＲＯＭと、ワークエリアとして機能する
ＲＡＭと、ＲＯＭに内蔵されたプログラムにしたがって
演算処理等の各種の処理を行うＣＰＵとを有して実現で
きる。
【００４０】また、出力部としての表示器１４０は、７
セグメントＬＥＤ等の表示素子やＣＲＴ、液晶ディスプ
レイ等の表示装置で実現可能である。さらにまた、表示
器１４０の替わりに印字装置等の他の出力装置（出力
部）を設けてもよい。
セグメントＬＥＤ等の表示素子やＣＲＴ、液晶ディスプ
レイ等の表示装置で実現可能である。さらにまた、表示
器１４０の替わりに印字装置等の他の出力装置（出力
部）を設けてもよい。
【００４１】なお、加算器１５０、ＩＶ変換器１１５や
ＡＤ変換器１２０は、公知の回路を採用すればよい。こ
のような回路構成において、マイコン１３０は、ＩＶ変
換器１１５によって、各回路ペアから出力されるモニタ
ー電流を加算した結果が、電流電圧変換され、さらに、
ＡＤ変換器１２０によってＡＤ変換されたデジタル信号
に対して、式（２）にしたがった増幅率演算を行う。そ
して、表示器１４０は、増幅率の演算結果を表示するの
で、オペレータは、即座に、回路ペア全体としての増幅
率を一度に把握することが可能になり、複数の回路ペア
を一体とした増幅率を即座に求めて、異常な回路ペアの
存在を即座に把握することが可能となる。なお、回路ペ
ア数は、２以上であれば何個でもよく、この際、加算器
１５０の構成を、回路ペア数に応じて構成変更すればよ
い。具体的には、回路ペア数の数だけ加算入力端子を備
えるように、加算器１５０を構成すればよい。
ＡＤ変換器１２０は、公知の回路を採用すればよい。こ
のような回路構成において、マイコン１３０は、ＩＶ変
換器１１５によって、各回路ペアから出力されるモニタ
ー電流を加算した結果が、電流電圧変換され、さらに、
ＡＤ変換器１２０によってＡＤ変換されたデジタル信号
に対して、式（２）にしたがった増幅率演算を行う。そ
して、表示器１４０は、増幅率の演算結果を表示するの
で、オペレータは、即座に、回路ペア全体としての増幅
率を一度に把握することが可能になり、複数の回路ペア
を一体とした増幅率を即座に求めて、異常な回路ペアの
存在を即座に把握することが可能となる。なお、回路ペ
ア数は、２以上であれば何個でもよく、この際、加算器
１５０の構成を、回路ペア数に応じて構成変更すればよ
い。具体的には、回路ペア数の数だけ加算入力端子を備
えるように、加算器１５０を構成すればよい。
【００４２】また、加算器１５０の加算結果を、測定電
流として直接測定可能な測定端子１５８を備えておくの
も、増幅率を即座に計測操作可能なことから、オペレー
タの計測操作便宜上好ましい。
流として直接測定可能な測定端子１５８を備えておくの
も、増幅率を即座に計測操作可能なことから、オペレー
タの計測操作便宜上好ましい。
【００４３】さらにまた、本実施形態では、各種のトラ
ンジスタ対として、ＭＯＳＦＥＴ対を採用したが、ＩＣ
ＢＴ対やＭＯＳ型以外の各種のＦＥＴ対等、他のトラン
ジスタ対を採用しても良いことは言うまでもない。
ンジスタ対として、ＭＯＳＦＥＴ対を採用したが、ＩＣ
ＢＴ対やＭＯＳ型以外の各種のＦＥＴ対等、他のトラン
ジスタ対を採用しても良いことは言うまでもない。
【００４４】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、モニター出力端子から出力されるモニター
電流変化と、対数表示の増幅率との間に直線関係が成立
するので、正確に増幅率をモニター可能な回路を実現で
きる。
明によれば、モニター出力端子から出力されるモニター
電流変化と、対数表示の増幅率との間に直線関係が成立
するので、正確に増幅率をモニター可能な回路を実現で
きる。
【００４５】
【００４６】さらに、請求項２記載の発明によれば、請
求項１記載の発明による効果に加え、請求項１に記載の
ギルバート型増幅率可変増幅器および増幅率モニター回
路を複数組備えた回路ペア群を構成し、加算器が、各組
のモニター出力端子からの出力電流を加算して、演算回
路が、加算結果を電流電圧変換した加算電圧結果に対し
て増幅率を求め、出力部が演算結果を出力するので、複
数のギルバート型増幅率可変増幅器の増幅率を精度良
く、一体で求めるシステムを実現できる。
求項１記載の発明による効果に加え、請求項１に記載の
ギルバート型増幅率可変増幅器および増幅率モニター回
路を複数組備えた回路ペア群を構成し、加算器が、各組
のモニター出力端子からの出力電流を加算して、演算回
路が、加算結果を電流電圧変換した加算電圧結果に対し
て増幅率を求め、出力部が演算結果を出力するので、複
数のギルバート型増幅率可変増幅器の増幅率を精度良
く、一体で求めるシステムを実現できる。
【図１】本発明の実施形態にかかる回路構成図である。
【図２】ギルバート型増幅率可変増幅器の回路構成図で
ある。
ある。
【図３】ギルバート型増幅率可変増幅器の動作の説明図
である。
である。
【図４】他の実施形態の構成図である。
【図５】他の実施形態の構成図である。
【図６】ＭＯＳＦＥＴ（Ｍ１２）に流れるモニター電流
の大きさを示すパラメータであるβと増幅率との関係を
示す説明図である。
の大きさを示すパラメータであるβと増幅率との関係を
示す説明図である。
４ ギルバート型増幅率可変増幅器
２０ 差動信号入力端子
２１ 差動信号入力端子
２３ 差動増幅率制御信号入力端子
２４ 差動増幅率制御信号入力端子
２７ 差動信号出力端子
２８ 差動信号出力端子
４１ ギルバート型増幅率可変増幅器
４２ ギルバート型増幅率可変増幅器
４３ ギルバート型増幅率可変増幅器
４ｉ ギルバート型増幅率可変増幅器
５０ 負荷
１００ 増幅率モニター回路
１０１ 増幅率モニター回路
１０２ 増幅率モニター回路
１０３ 増幅率モニター回路
１０ｉ 増幅率モニター回路
１１０ モニター出力端子
１１５ ＩＶ変換器
１２０ ＡＤ変換器
１３０ マイコン
１４０ 表示器
１５０ 加算器
１５８ 測定端子
Claims (2)
- 【請求項１】 差動信号を入力するための差動信号入力
端子を備える入力トランジスタ対と、自身が備える差動
増幅率制御信号入力端子を介して与えられる差動制御信
号に応じて、前記差動信号入力端子を介して入力される
差動信号の増幅率を変更して差動信号増幅する、２組の
増幅率制御用トランジスタ対と、増幅された差動信号を
出力するための差動信号出力端子を備える出力トランジ
スタ対と、前記入力トランジスタ対を構成する一方のト
ランジスタおよび前記２組の増幅率制御用トランジスタ
対のうちの一方の増幅率制御用トランジスタ対の夫々に
並列に電流を供給する第１の定電流源と、前記入力トラ
ンジスタ対を構成する他方のトランジスタおよび前記２
組の増幅率制御用トランジスタ対のうちの他方の増幅率
制御用トランジスタ対の夫々に並列に電流を供給する第
２の定電流源と、を含むギルバート型増幅率可変増幅器
と、 前記増幅率をモニターする増幅率モニター回路と、を備
え、 該増幅率モニター回路は、前記差動制御信号を入力する
差動トランジスタ対と、該差動トランジスタ対に電流を
供給する定電流源と、前記差動トランジスタ対を構成す
る一方のトランジスタから出力される電流を出力するモ
ニター出力端子と、を含み、前記増幅率モニター回路に
含まれる定電流源の供給電流を、前記ギルバート型増幅
率可変増幅器に含まれる１組の増幅率制御用トランジス
タ対に供給される供給電流の所定数倍としたことを特徴
とするギルバート型増幅率可変増幅器の増幅率モニター
回路。 - 【請求項２】 請求項１に記載のギルバート型増幅率可
変増幅器および増幅率モニター回路を複数組備えた回路
ペア群と、各組のモニター出力端子からの出力電流を加
算する加算器と、加算結果を電流電圧変換する電流電圧
変換回路と、電流電圧変換された加算結果に対して、増
幅率を求める演算回路と、演算結果を出力する出力部と
を備えた、ギルバート型増幅率可変増幅器の増幅率モニ
ターシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16478396A JP3516809B2 (ja) | 1996-06-25 | 1996-06-25 | ギルバート型増幅率可変増幅器の増幅率モニター回路およびギルバート型増幅率可変増幅器の増幅率モニターシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16478396A JP3516809B2 (ja) | 1996-06-25 | 1996-06-25 | ギルバート型増幅率可変増幅器の増幅率モニター回路およびギルバート型増幅率可変増幅器の増幅率モニターシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1013169A JPH1013169A (ja) | 1998-01-16 |
| JP3516809B2 true JP3516809B2 (ja) | 2004-04-05 |
Family
ID=15799872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16478396A Expired - Fee Related JP3516809B2 (ja) | 1996-06-25 | 1996-06-25 | ギルバート型増幅率可変増幅器の増幅率モニター回路およびギルバート型増幅率可変増幅器の増幅率モニターシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3516809B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234627A (ja) * | 2002-02-08 | 2003-08-22 | Toyota Industries Corp | 半導体回路 |
-
1996
- 1996-06-25 JP JP16478396A patent/JP3516809B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1013169A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3179631A1 (en) | Class-d audio amplifier comprising a circuit for reading a current supplied by the amplifier to the load, and corresponding reading method | |
| US8115474B2 (en) | Multi-range electrical current measurement | |
| WO2006125063A3 (en) | Increasing the linearity of a transconductance cell | |
| JPH08321747A (ja) | 入力判定回路 | |
| US20090114537A1 (en) | Multichannel potentiostat having an adjustable counter-electrode potential | |
| JP3516809B2 (ja) | ギルバート型増幅率可変増幅器の増幅率モニター回路およびギルバート型増幅率可変増幅器の増幅率モニターシステム | |
| US4598253A (en) | JFET ohmic differential amplifier | |
| JP2844423B2 (ja) | 電子負荷装置 | |
| US4724398A (en) | Gain-controlled amplifier | |
| CA2002097C (en) | Current split circuit having a digital to analog converter | |
| JP3147986B2 (ja) | 伸長回路 | |
| JPH06216662A (ja) | 増幅器の位相補償回路 | |
| JPH0357966A (ja) | 微小電流測定回路 | |
| JP2661530B2 (ja) | 電圧電流変換回路 | |
| JPS61203711A (ja) | 折線近似回路 | |
| JP2000155139A (ja) | 電流検出装置 | |
| JPH0239247Y2 (ja) | ||
| JPH0548457A (ja) | センサ出力信号のａ／ｄ変換方法 | |
| JPH11274860A (ja) | プッシュプル増幅回路 | |
| KR930011170B1 (ko) | 온도 측정방법 및 회로 | |
| Abidova | Calculation and development of measuring amplifier with automatable and digital comparator of ensuring switching of amplification coefficients | |
| JPH03110401A (ja) | 歪測定装置 | |
| JP2654582B2 (ja) | 半導体集積回路の測定法 | |
| SU1487071A1 (ru) | АНАЛОГОВОЕ МНОЖИТЕЛЬНОЕ УСТРОЙСТВО < | |
| JPH07183743A (ja) | 電圧電流変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040121 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |