JP3514771B2 - データ転送方法 - Google Patents

データ転送方法

Info

Publication number
JP3514771B2
JP3514771B2 JP52027098A JP52027098A JP3514771B2 JP 3514771 B2 JP3514771 B2 JP 3514771B2 JP 52027098 A JP52027098 A JP 52027098A JP 52027098 A JP52027098 A JP 52027098A JP 3514771 B2 JP3514771 B2 JP 3514771B2
Authority
JP
Japan
Prior art keywords
data
transfer
bus
address
transferred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP52027098A
Other languages
English (en)
Inventor
朗 平林
圭希 浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IO Data Device Inc
Original Assignee
IO Data Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IO Data Device Inc filed Critical IO Data Device Inc
Application granted granted Critical
Publication of JP3514771B2 publication Critical patent/JP3514771B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】 【技術分野】
【０００１】 この発明は、アドレスバスを使用してデータを転送す
るデータ転送方法と、このデータ転送方法を記憶したデ
ータ転送プログラム記憶媒体と、このデータ転送方法に
使用される情報処理装置と、カード状媒体および外部記
憶媒体に関する。
【背景技術】
【０００２】 最近では、パーソナルコンピュータ等の情報処理装置
の可能性を広げるものとしてPCカードが提案されてい
る。このPCカードは、カード状の媒体であって、パーソ
ナルコンピュータに設けられた専用のスロットに挿入し
て利用するものである。PCカードはスロットに挿入され
るとデータバスやアドレスバスでパーソナルコンピュー
タと接続される。PCカードには、その機能が記憶媒体で
あるものや、外部に接続される機器とのインタフェース
として働くもの等、いろいろな種類のものがあり、ユー
ザはスロットに挿入するPCカードを変えるだけで、挿入
したPCカードの機能がパーソナルコンピュータで利用で
き、パーソナルコンピュータの機能の拡張や変更が簡単
且つ気軽に行えるようになってきている。
【０００３】 しかしながら、現在一般的なPCカードは、16ビット長
のデータバスでパーソナルコンピュータと接続されるよ
うになっており、１サイクルのデータの転送では最大16
ビットのデータしか転送することができない。このた
め、転送すべきデータの容量が64kbyte等の大容量であ
る場合には、データの転送を開始してから完了するまで
にかかる時間が長いという問題があった。
【０００４】 一方、パーソナルコンピュータには、実際に搭載して
いるメモリ容量に対してアドレスバスで指定できるメモ
リ空間の容量を大きく取ってあるものが多い。そこで、
このような装置では、アドレスバスの全てを使用するこ
とが少なく、殆どの場合には使用されずに遊びとなって
いるアドレスバスビット線が存在することに着目し、こ
の遊びとなっているアドレスバスビット線を使用してデ
ータを転送する方法が提案された（特開昭56−143049、
特開昭61−184655、特開昭62−254050および、特開平２
−230454）。
【発明の開示】 【発明が解決しようとする課題】
【０００５】 しかし、この方法は遊びとなっているアドレスバスビ
ット線をデータの転送に使用するものであるため、その
ビット数（アドレスバスの空き容量）によって、アドレ
スバスを使用して転送できるデータ量が変化するという
問題がある。また、遊びとなっているアドレスバスビッ
ト線が存在しなければ（アドレスバスに空き容量がない
とき）、このデータの転送方法を実行することができな
いという問題があった。
【０００６】 この発明の目的は、データを転送する場合には、その
データの一部をアドレスバスを利用していつでも転送す
ることができ、データの転送にかかる時間を短縮したデ
ータ転送方法を提供することにある。
【０００７】 また、この発明は上記データ転送方法を実行するプロ
グラムを記憶したデータ転送プログラム記憶媒体、この
データ転送方式を実行させる時に転送元となる情報処理
装置、転送先となるカード状媒体、および外部記憶媒体
を提供することを目的とする。
【課題を解決するための手段】
【０００８】 この発明のデータ転送方法は、ブロック転送すべきデ
ータ量等のブロック転送に必要な情報を転送先に設定し
た後に、アドレスバスとデータバスを使ってデータ転送
をする、ブロック転送モードによるデータ転送を行うデ
ータ転送方法において、 前記データ転送を、 メモリ−メモリ間データ転送モードにより、転送デー
タの一部をアドレスデータとし、該アドレスデータで指
定されるメモリエリアに対し、該転送データの他の部分
を書き込む第１のステップと、 前記第１のステップの後、前記メモリエリアのアドレ
スをアドレスバスで、該メモリエリアのデータをデータ
バスで転送先に転送する第２のステップと、により行う
ことを特徴とする。
【０００９】 また、データ転送プログラム記憶媒体に、第１のステ
ップおよび第２のステップを含むプログラムを記憶した
ことを特徴する。
【００１０】 また、情報処理装置において、上記のデータ転送方法
が用いられ、前記ブロック転送モードにおけるアドレス
バスに載せるデータ長よりもデータバスに載せるデータ
長が長いことを特徴とする。
【００１１】 また、カード状媒体が、情報処理装置に設けられたス
ロットへの挿入手段を備え、上記のデータ転送方法にお
いて転送先となることを特徴とする。
【００１２】 また、カード状媒体において、アドレスバスに載せる
データ長よりもデータバスに載せるデータ長が長いこと
を特徴とする。
【００１３】 また、情報処理装置に接続される外部機器が、アドレ
スバス端子と、データバス端子と、ブロック転送モード
時に該アドレスバス端子から入力されるアドレスバス上
のデータと該データバス端子から入力されるデータバス
上のデータとを選択的に取り込んで、内部データバス上
に出力するマルチプレクサと、を備えることを特徴とす
る。
【００１４】 また、上記外部機器において、前記アドレスバス端子
とデータバス端子が情報処理装置のスロットへ挿入可能
な端子で構成され、全体の形状がカード形であることを
特徴とする。
【００１５】 この発明において、上記したメモリーメモリ間転送モ
ードとは、転送側の装置のCPUが、転送元のデータが記
憶されているアドレスをアドレスバスに出力し、そのア
ドレスに記憶されているデータをデータバスで読み出す
サイクルと、アドレスバスに転送先のアドレスを出力
し、読みだしたデータをデータバスに出力してデータを
転送するサイクルとを備えるモードである。
【００１６】 また、ブロック転送モードとは、最初に転送側の装置
のCPUが転送先に対してこれから転送するデータを記憶
すべき先頭アドレスと転送するデータ量とを設定するサ
イクルと、アドレスバスに転送元のデータが記憶されて
いるアドレスを出力し、そのアドレスに記憶されている
データをデータバスに読み出すサイクルと、および、ア
ドレスバスに転送先のアドレスを出力し、読みだしたデ
ータをデータバスに出力してデータを転送するサイクル
とを備えるモードである。
【００１７】 上記した、ブロックデータ転送モードは最初に転送側
の装置のCPUが転送先に対してこれから転送するデータ
を記憶すべき先頭アドレスと転送するデータ量とを設定
するので、その後データを実際に転送するサイクルでは
アドレスバスで転送元アドレスや転送先アドレスが転送
されなくても何ら問題が生じることはない。そこで、こ
の発明のデータ転送方法では、転送データの一部でアド
レスを指定し、該アドレスデータで指定されるメモリエ
リアに該転送データの他の部分を書き込む。この処理は
メモリーメモリ間転送モードにより行う。そして、転送
データの一部で指定されたアドレスのデータをブロック
転送モードで転送するようにした。したがって、ブロッ
ク転送モードでデータが転送されるときにはアドレスバ
スで転送データの一部が転送されることになる。
【発明を実施するための最良の形態】
【００１８】 図１は、カード型の媒体であるPCカードの外観を示す
図である。PCカード１の前面には、パーソナルコンピュ
ータと接続するためのコネクタ２を設けている。パーソ
ナルコンピュータに設けられている専用のスロットに挿
入されたPCカードとパーソナルコンピュータとの間は、
データバス、アドレスバス、コントロールバスで接続さ
れる。また、PCカード１は背面に別のコネクタが設けら
れているものもある。例えばモデム機能のPCカード１に
は背面に電話回線と接続するためのコネクタが設けられ
ている。このコネクタに外部機器を接続することで、こ
の接続した外部機器をパーソナルコンピュータで利用す
ることができるようになる。なお、PCMCIA2.1/JEIDAVer
4.2の規格による一般的なPCカード１では、データバス
が16ビット、アドレスバスが26ビットでパーソナルコン
ピュータと接続される仕様となっている。
【００１９】 図２は、パーソナルコンピュータと接続されるPCカー
ドのインタフェース部を示すブロック図である。パーソ
ナルコンピュータとPCカード１は、アドレスバス（A
B）、データバス（DH、DL）、コントロールバスで接続
される。図中に示すアドレスバスは後述するデータの転
送に使用されるものであり、その他のアドレスバスにつ
いては図示していない。この実施形態では、図示されて
いるアドレスバスは８ビットであるとする。また、DH、
DLで示すデータバスはそれぞれ８ビットのデータバスで
あり、PCカード１とパーソナルコンピュータとが16ビッ
トのデータバスで接続されている。コントロールバスに
よる接続としてはライトイネーブル信号（WE）のみを図
示している（その他の制御信号については図示していな
い。）。
【００２０】 同図において、11、12はデータラッチ回路、13、14は
マルチプレクサ回路、15はカウンタである。ラッチ回路
11はデータバス（DL）で転送されてくる８ビットのデー
タをラッチし、ラッチ回路12はデータバス（DH）で転送
されてくる８ビットのデータをラッチする。マルチプレ
クサ回路13、14には、アドレスバスで転送されてきた８
ビットデータおよびデータラッチ回路11、12の出力であ
る８ビットデータが入力され、これらの中から１つが選
択的に内部データバスに出力される。マルチプレクサ回
路13からは下位８ビットのデータが出力され、マルチプ
レクサ回路14からは上位８ビットのデータが出力される
ように構成されている。詳細については後述する。な
お、マルチプレクサ回路13、14は、カウンタ15から入力
されるWE1、WE2、WE3の信号によって内部データバスに
出力するデータを選択する。カウンタ15は、パーソナル
コンピュータ側から送信されてくる制御信号であるライ
トイネーブル（WE） 信号をカウントし、このカウント値に応じてWE1、WE
2、WE3を出力する。
【００２１】 パーソナルコンピュータからPCカードへデータを転送す
る方法について詳細に説明する。パーソナルコンピュー
タは、最初にこれから転送するデータ量と転送されてく
るデータを書き込む先頭アドレスを設定する。データ量
としては例えば64kbyte等と設定される。ここで、それ
ぞれ１ワードを16ビットとし、データ（1H/1L）、（2H/
2L）、（3H/3L）、合計３ワード分の48ビットのデータ
をPCカード１に転送する方法を説明する。なお、この48
ビット（6byte）のデータを転送する処理を繰り返すこ
とで、64kbyte等と設定された大容量のデータを転送す
る。また、nH、nL（ｎ＝１、２、３）はそれぞれ８ビッ
トのデータである。
【００２２】 図３は、この転送処理時のタイミングチャートであ
る。パーソナルコンピュータには、以下に説明する転送
処理を実行するプログラムが書込まれている。
【００２３】 このプログラムはフロッピィディスク等の記憶媒体を介
して提供されている。パーソナルコンピュータでは、デ
ータの転送に先立って連続する4Kバイトのメモリ空間を
PCカードに割り当てる。なお、この実施形態で実際に使
用するのは512バイトのメモリ空間であるが、CPUとして
インテル社製の8086系（x86系）のものを用いた一般的
なパーソナルコンピュータの仕様では、外部機器等に対
してメモリ空間を割り当てる場合には最低4Kバイトとな
っているからである。図４に示すように、アドレスがD0
000h〜D0FFFhで示される連続する4Kバイトのメモリ空間
として割り当てられているものとする。パーソナルコン
ピュータは最初に転送する24ビットのデータ（1L、1H、
2L）を上記した確保されている4Kバイトのメモリ空間に
マッピングする。ここで言うマッピングは、この発明で
言うメモリ−メモリ間転送で実行される。
【００２４】 パーソナルコンピュータ（実際にはCPU）は、1Lで示
される８ビットのデータを用いてこの4Kバイトのメモリ
空間における１つのアドレスを選択する。
【００２５】 アドレスの選択は、データ1Lが（a1、a2、a3、a4、a5、
a6、a7、a8）（a1が上位ビットである。）で示される８
ビットのデータである場合、この８ビットのデータに１
ビット加えた９ビットのデータを作成する。ここで加え
るビットの値は０であり、且つ、最下位ビットとして加
える。したがって、作成された９ビットのデータは、
（a1、a2、a3、a4、a5、a6、a7、a8、０）である。パー
ソナルコンピュータは、確保されているメモリ空間にお
いて、16進アドレス表示法での表示アドレスの下３桁が
この９ビットと一致するアドレスを選択する。例えば、
データ1Lが（１、１、１、１、１、１、１、１）である
場合には、（１、１、１、１、１、１、１、１、０）の
９ビットのデータが作成される。この９ビットのデータ
を16進表示すれば1FEであるので、パーソナルコンピュ
ータは転送先アドレスとしてD01FEhを指定する。ここ
で、指定するとはアドレスバスにこのD01FEhを転送先ア
ドレスとして載せることである。また、このときデータ
バスに1Hと2Lのデータを転送するデータとして出力す
る。この処理によって、この指定したアドレスに1Hのデ
ータが書き込まれ、次のアドレス（D01FEhが選択されて
いる場合には、D01FFh）に2Lのデータが書き込まれるこ
とになる。これで、転送する24ビットのデータのマッピ
ングを完了する。
【００２６】 上記した処理で転送する24ビットのデータのマッピン
グが完了すると、パーソナルコンピュータは、このマッ
ピングしたデータをPCカードへ転送する。この転送に
は、ブロック転送モードが使用される。この転送モード
において、前記マッピングしたメモリエリアのデータを
転送するときは、アドレスバス上のデータはアドレスデ
ータとして使用されることはない。一方、上記のマッピ
ング手法により、転送データの1Lがマッピングエリアの
アドレスデータとして使われている。したがって、ブロ
ックモードでデータ転送を行うと、データ1Lがアドレス
データとして転送されることになり、転送先においてこ
のデータ1Lをアドレスバスから得られるようになる。具
体的には、アドレスの下位２ビット目から下位９ビット
目までの８ビットが載せられる８本のバス線をアドレス
バスABとし、このアドレスバスABを使ってパーソナルコ
ンピュータはデータバスDLにデータ（1H）を出力し、デ
ータバスDHに次のアドレスに書き込まれている８ビット
のデータ（2L）を出力する。このようにすると、図３に
示すように、AB＝1L、DH＝1H、DL＝2Lのデータ出力が行
われる。
【００２７】 なお、上記8086系（x86系）のCPUを用いたパーソナル
コンピュータの仕様では、PCカードの16ビットのデータ
バスで接続されている場合、連続するアドレスｎとアド
レスｎ＋１にそれぞれ記憶されている８ビットのデータ
を転送するとき、ｎが偶数であると１サイクルの転送処
理でこの２つのアドレスに記憶されている合計16ビット
のデータを16ビットのデータバスをフルに使用して１サ
イクルの転送処理で転送するのであるが（このときアド
レスバスではアドレスｎを示す情報を転送する。）、ｎ
が奇数であると16ビットのデータバスをフルに使用しな
いでアドレスｎに記憶されている８ビットのデータを転
送した後、アドレスｎ＋１に記憶されている８ビットの
データを転送する。すなわち、ｎが奇数である場合には
２サイクルの転送処理を行う。そこで、この実施形態で
は、上述したようにアドレスを特定する時に値が０の１
ビットを最下位ビットして加えることで、特定されるア
ドレスが奇数となることを禁止し、確実に16ビットのデ
ータバスをフルに使用してデータが転送されるようにし
ている。
【００２８】 パーソナルコンピュータはデータを転送するのに先立
ってコントロールバスでWE信号をPCカード１に入力して
いる。WE信号は通常時ハイで、データの転送時にローと
する負論理の信号である。PCカード１は、WE信号がハイ
からローに立ち下がったことで、パーソナルコンピュー
タ側からデータが転送されてくることを認識する。この
WE信号は、データラッチ回路11、12およびカウンタ15に
入力される。このとき、カウンタ15におけるカウント値
は０である。
【００２９】 カウンタ15は、最初（１発目）のWE信号が入力される
と、カウント値をインクリメントして１とするととも
に、マルチプレクサ回路13、14にWE1を入力する。このW
E1の信号は、通常時ハイであり、カウント値が１となっ
たときにローに切り替えられ、所定の時間経過後は再び
ハイに切り替えられる。WE1が入力されたマルチプレク
サ回路13は、アドレスバスABで転送されてきたデータ
（1L）を選択し、これを内部データバスに出力する。ま
た、WE1が入力されたマルチプレクサ回路14は、データ
ラッチ回路11から入力されるデータ（1H）を選択し、こ
れを内部データバスに出力する。これによって、上位８
ビットが1H、下位８ビットが1Lである16ビットのデータ
（1H/1L）が内部データバスに出力されたことになる。P
Cカード１は内部データバスに出力された（1H/1L）の16
ビットのデータを取り込んで処理する。なお、パーソナ
ルコンピュータからWE信号が入力されてから、実際にデ
ータバスでデータが転送されてくるまでに若干のタイム
ラグがあるので、WE信号の立ち下がりから内部データバ
スに16ビットのデータ（1H/1L）が出力されるまでにも
若干の時間的ずれはある。
【００３０】 ラッチ回路11、12へのデータのラッチは次のようにし
て行われる。
【００３１】 パーソナルコンピュータは、WE信号をローにしてから所
定時間経過後にこの信号をローからハイに切り替える。
データラッチ回路11、12は、このWE信号のローからハイ
への立ち上がりのタイミングで、入力されているデータ
をラッチする。したがって、ラッチ回路11には８ビット
のデータ1Hがラッチされ、ラッチ回路12には８ビットの
データ2Lがラッチされる。このようにして、データ1H、
2Lが各々ラッチされると、上記のようにしてデータ（1H
/1L） が出力される。続いて、パーソナルコンピュータは、転
送していない残りの24ビットのデータ（2H、3L、3H）を
上記した処理で確保しているメモリ空間にマッピングす
る。なお、このときには上記データ1Lに対する処理と同
様に、データ2Hをマッピングするときのアドレスを指定
するデータとして用いる。マッピングを完了すると上記
と同様に、パーソナルコンピュータはデータの転送に先
立ってWE信号をハイからローに切り替える。そして、パ
ーソナルコンピュータは、アドレスバスABでデータ（2
H）、データバスDLでデータ（3L）、データバスDHでデ
ータ（3H）を転送する。
【００３２】 PCカード１では、カウンタ15がWE信号がローに切り替
わったときに、カウント値をインクリメントし、カウン
ト値を２にするとともに、WE2信号を出力する。このWE2
の信号も上記したWE1の信号と同じく、通常時ハイで、
カウント値が２となったときにローに切り替えられ、所
定の時間経過後も再びハイに切り替えられる。WE2が入
力されたマルチプレクサ回路13は、データラッチ回路12
から入力されているデータを選択し、これを内部データ
バスに出力する。このとき、データラッチ回路12は、上
記したように前回のWE信号の立ち上がり時にラッチした
データ2Lを出力している。また、WE2が入力されたマル
チプレクサ回路14は、アドレスバスABで転送されてきた
データ2Hを選択し、これを内部データバスに出力する。
これによって、上位８ビットが2H、下位８ビットが2Lで
ある16ビットのデータ（2H/2L）が内部データバスに出
力される。PCカード１は内部データバスに出力された
（2H/2L）の16ビットのデータを取り込んで処理する。
【００３３】 その後、上記した場合と同様にパーソナルコンピュー
タによって、WE信号がローからハイに切り替えられる
と、データラッチ回路11、12がWE信号のローからハイへ
の立ち上がりのタイミングで、入力されているデータを
ラッチする。したがって、ラッチ回路11は８ビットのデ
ータ3Lをラッチし、ラッチ回路12は８ビットのデータ3H
をラッチする。
【００３４】 カウンタ15はWE2をローからハイに切り替えてから所
定時間経過後にWE3信号を出力する。WE3が入力されたマ
ルチプレクサ回路13は、データラッチ回路11から入力さ
れているデータを選択し、これを内部データバスに出力
する。データラッチ回路11は、上記したように前回のWE
信号の立ち上がり時にラッチしたデータ3Lを出力してい
る。また、WE3が入力されたマルチプレクサ回路14は、
データラッチ回路12から入力されているデータを選択
し、これを内部データバスに出力する。データラッチ回
路12は、上記したように前回のWE信号の立ち上がり時に
ラッチしたデータ3Hを出力している。これによって、上
位８ビットが3H、下位８ビットが3Lである16ビットのデ
ータ（3H/3L）を内部データバスに出力される。PCカー
ド１は内部データバスに出力された（3H/3L）の16ビッ
トのデータを取り込んで処理する。さらに、WE3信号
は、データラッチ回路11、12にも入力されている。上記
したWE1、WE2の信号と同様に、WE3もローに切り替えて
から所定の時間経過後に再びハイに切り替えられる。カ
ウンタ15は、WE3をハイに切り替えるときにカウント値
を０にリセットする。また、データラッチ回路11、12
は、WE3信号の立ち上がりでデータのラッチを解除す
る。これで、48ビットのデータの転送が完了したことに
なる。上記したマッピング以下の処理が繰り返えされて
大容量のデータの転送が処理される。
【００３５】 以上のように、この実施形態では4Kバイトという小さ
い容量のメモリ空間を確保するだけで、アドレスバスの
空き容量に関係なく、１サイクルの転送処理で常に24ビ
ットのデータを転送することができ、データの転送処理
にかかる時間を短縮することができる。また、１ワード
のデータをアドレスバスABとデータバスDL、DHに分けて
（1L、1Hと2L、2H）転送することもできる。なお、この
転送方法では、データを送るバスとしてデータバスDL、
DHしか使用しない従来のデータ転送速度に対して、1.5
倍の転送速度を得ることができた。
【００３６】 次に、この発明の別の実施形態について説明する。こ
の実施形態は、上記した実施形態と異なり、データの転
送に使用するアドレスバスを16ビットとしている。図５
にこの実施形態にかかるPCカード１のインタフェース部
のブロック図を示す。パーソナルコンピュータとPCカー
ド１は、アドレスバス（ABH、ABL）、データバス（DH、
DL）、コントロールバスで接続される。図中に示すアド
レスバス（ABH、ABL）はそれぞれ８ビットであり、後述
するデータの転送に使用され、その他のアドレスバスに
ついては図示していない。また、DH、DLで示すデータバ
スは上記した実施形態と同様にそれぞれ８ビットのデー
タバスであり、PCカード１とパーソナルコンピュータと
が16ビットのデータバスで接続されていることを示して
いる。コントロールバスによる接続も上記した実施の形
態と同様にライトイネーブル信号（WE）のみを図示して
いる。
【００３７】 同図において、11、12はデータラッチ回路、13、14は
マルチプレクサ回路、15はカウンタである。ラッチ回路
11はデータバス（DL）で転送されてくる８ビットのデー
タをラッチし、ラッチ回路12はデータバス（DH）で転送
されてくる８ビットのデータをラッチする。マルチプレ
クサ回路13、14は、アドレスバスABHまたはアドレスバ
スABLで転送されてきた８ビットデータおよびデータラ
ッチ回路11、12の出力である８ビットデータが入力さ
れ、これらの中から１つを選択的に内部データバスに出
力する。マルチプレクサ回路13は下位８ビットのデータ
を出力し、マルチプレクサ回路14は上位８ビットのデー
タを出力する。なお、マルチプレクサ回路13、14は、カ
ウンタ15から入力されるWE1、WE2の信号によって内部デ
ータバスに出力するデータを選択する。カウンタ15は、
パーソナルコンピュータ側から送信されてくる制御信号
であるライトイネーブル（WE）信号をカウントし、この
カウント値に応じてWE1、WE2を出力する。
【００３８】 図６は、この転送処理時のタイミングチャートであ
る。16ビットのアドレスバスをデータの転送に利用する
ために、パーソナルコンピュータは連続する128kバイト
のメモリ空間を確保している。パーソナルコンピュータ
は、最初にこれから転送するデータ量と転送されてくる
データを書き込む先頭アドレスを設定する。データ量と
しては例えば64kbyte等と設定される。
【００３９】 この実施形態では、一サイクルで32ビットのデータを
一度に転送する。パーソナルコンピュータは、データの
転送に先だって、メモリーメモリ間データ転送モードを
用いて、転送すべき合計32ビットのデータをこの確保し
た128Kバイトのメモリ空間にマッピングする。この実施
形態では、（1H/1L）で示される16ビットのデータでア
ドレスを指定する。図７に示すように、アドレスがD000
0h〜EFFFFhで示される連続する128Kバイトのメモリ空間
が確保されているものとする。データ1Hが（a1、a2、a
3、a4、a5、a6、a7、a8） で示され、データ1Lが（b1、b2、b3、b4、b5、b6、b7、
b8）で示されるそれぞれ８ビットのデータである場合
（a1、b1が上位ビットである。）、（a1、a2、a3、a4、
a5、a6、a7、a8、b1、b2、b3、b4、b5、b6、b7、b8）で
示される16ビットのデータに１ビット加えた17ビットの
データを作成する。ここで加えるビットも上記した実施
形態と同様にその値が０で、且つ、最下位ビットであ
る。作成された17ビットのデータは、（a1、a2、a3、a
4、a5、a6、a7、a8、b1、b2、b3、b4、b5、b6、b7、b
8、０）で示される。そして、確保されているメモリ空
間において、a1が０であれば、16進アドレス表示法での
表示アドレスの最上位桁がＥで下４桁がこの17ビットの
下位16ビットで示される値と一致するアドレスを選択
し、a1が１であれば最上位桁がＤで下４桁がこの17ビッ
トの下位16ビットで示される値と一致するアドレスを指
定する。例えば、データ1Hおよび1Lが共に（１、１、
１、１、１、１、１、１） で示される８ビットのデータである場合には、DFFFFhの
アドレスを指定する。そして、メモリーメモリ間データ
転送モードでここで指定したアドレスに2Lのデータを書
き込み、次のアドレスに2Hのデータを書き込む。これに
よって転送する32ビットのデータのマッピングを完了す
る。
【００４０】 上記した処理で転送する32ビットのマッピングが完了
すると、パーソナルコンピュータは、このマッピングし
たデータをブロック転送モードでPCカードへ転送する。
このとき、上記マッピング手法により８ビットのアドレ
スバスABL、ABHには、アドレスを特定する時に用いたデ
ータ1L、1Hが出力される。
【００４１】 具体的には、アドレスの下位２ビット目から下位９ビッ
ト目までの８ビットが載せられる８本のバス線をアドレ
スバスABLとし、下位10ビット目から下位17ビット目ま
での８ビットが載せられる８本のバス線をアドレスバス
ABHとし、このアドレスバスABL、ABHを使ってデータ1
L、1Hを転送する。また、パーソナルコンピュータはデ
ータバスDLにデータ（2L）を載せ、データバスDHに次の
アドレスに書き込まれている８ビットのデータ（2H）を
載せてPCカードに転送する。
【００４２】 パーソナルコンピュータはデータを転送するのに先立っ
てコントロールバスでWE信号をPCカード１に入力する。
WE信号は通常時ハイで、データの転送時にローとする負
論理の信号である。PCカード１側では、WE信号がハイか
らロー立ち下がったことで、パーソナルコンピュータ側
からデータが転送されてくることを認識する。このと
き、カウンタ15におけるカウント値は０である。カウン
タ15は、WE信号が入力されると、カウント値をインクリ
メントして１とするとともに、マルチプレクサ回路13、
14にWE1を入力する。
【００４３】 このWE1の信号は、上記した実施形態と同じで通常時
ハイであり、カウント値が１となったときにローに切り
替えられ、所定の時間経過後に再びハイに切り替えられ
る。WE1が入力されたマルチプレクサ回路13は、アドレ
スバスABLで転送されてきたデータ1Lを選択し、これを
内部データバスに出力する。また、WE1が入力されたマ
ルチプレクサ回路14は、アドレスバスABHで転送されて
きたデータ1Hを選択し、これを内部データバスに出力す
る。これによって、上位８ビットが1H、下位８ビットが
1Lである16ビットのデータ（1H/1L）が内部データバス
に出力される。PCカード１は内部データバスに出力され
た（1H/1L）の16ビットのデータを取り込んで処理す
る。
【００４４】 パーソナルコンピュータは、WE信号をローからハイに切
り替える。上記した実施形態と同様に、データラッチ回
路11、12は、WE信号がローからハイへの立ち上がりのタ
イミングで、入力されているデータをラッチする。した
がって、ラッチ回路11は８ビットのデータ2Lをラッチ
し、ラッチ回路12は８ビットのデータ2Hをラッチする。
【００４５】 カウンタ15はWE1をローからハイに切り替えてから所
定時間経過後にWE2信号を出力する。WE2が入力されたマ
ルチプレクサ回路13は、データラッチ回路11から入力さ
れているデータを選択し、これを内部データバスに出力
する。データラッチ回路11は、前回のWE信号の立ち上が
り時にラッチしたデータ2Lを出力している。また、WE2
が入力されたマルチプレクサ回路14は、データラッチ回
路12から入力されているデータを選択し、これを内部デ
ータバスに出力する。データラッチ回路12は、前回のWE
信号の立ち上がり時にラッチしたデータ2Hを出力してい
る。これによって、上位８ビットが2H、下位８ビットが
2Lである16ビットのデータ（2H/2L）が内部データバス
に出力される。PCカード１は内部データバスに出力され
た（2H/2L）の16ビットのデータを取り込んで処理す
る。さらに、WE2信号は、データラッチ回路11、12にも
入力されている。WE2の信号は、上記したWE1の信号と同
様に、ローに切り替えてから所定の時間経過後に再びハ
イに切り替えられる。このとき、カウンタ15は、カウン
ト値を０にリセットする。また、データラッチ回路11、
12は、このWE2信号の立ち上がりによって、データのラ
ッチを解除し、32ビットのデータの転送処理を完了す
る。
【００４６】 上記したマッピング以下の処理を繰り返すことで大容
量のデータを転送する。
【００４７】 なお、上記実施形態でも、最初に転送側が転送先に対し
てこれから転送するデータを記憶すべき先頭アドレスと
転送するデータ量を設定してから、データを転送するブ
ロック転送モードを採用しているので、データ転送サイ
クル中は、転送先アドレスがアドレスバスで転送され無
くても問題は生じない。
【００４８】 上記のように、この実施形態では常に１サイクルの転
送処理で32ビットのデータを転送することになり、従来
の２倍の転送速度を得ることができ、このデータの転送
方法を採用することで、データの転送にかかる時間を短
縮でき、処理の効率化が図れる。
【００４９】 以上のように、この発明によれば、転送データの一部
でアドレスを指定し、この指定したアドレスのメモリエ
リアに転送データの他の部分を書き込んだデータをブロ
ック転送モードで転送先に転送するようにした。このた
め、ブロック転送モードでは転送データの一部がアドレ
スバスで転送されることになり、データ転送時間を大幅
に圧縮出来る。
【産業上の利用可能性】
【００５０】 この発明は、パーソナルコンピュータに接続して使用
するPCカードやその他の外部接続機器との間でのデータ
転送に有用である。 ［図面の簡単な説明］
【００５１】
【図１】PCカードの外観を示す図である。
【図２】PCカードのインタフェース部の構成を示すブロ
ック図である。
【図３】データの転送処理時のタイムチャートである。
【図４】確保されるメモリ空間を示す図である。
【図５】PCカードのインタフェース部の構成を示すブロ
ック図である。
【図６】データの転送処理時のタイムチャートである。
【図７】確保されるメモリ空間を示す図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−12358（ＪＰ，Ａ) 特開 昭64−59448（ＪＰ，Ａ) 特開 昭58−169226（ＪＰ，Ａ) 特開 平２−230454（ＪＰ，Ａ) 特開 平７−334456（ＪＰ，Ａ) 特開 平４−112350（ＪＰ，Ａ)

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】ブロック転送すべきデータ量等のブロック
    転送に必要な情報を転送先に設定した後に、アドレスバ
    スとデータバスを使ってデータ転送をする、ブロック転
    送モードによるデータ転送を行うデータ転送方法におい
    て、 前記データ転送を、 メモリ−メモリ間データ転送モードにより、転送データ
    の一部をアドレスデータとし、該アドレスデータで指定
    されるメモリエリアに対し、該転送データの他の部分を
    書き込む第１のステップと、 前記第１のステップの後、前記メモリエリアのアドレス
    をアドレスバスで、該メモリエリアのデータをデータバ
    スで転送先に転送する第２のステップと、により行うこ
    とを特徴とするデータ転送方法。
  2. 【請求項２】請求項１記載の第１のステップおよび第２
    のステップを含むプログラムを記憶したデータ転送プロ
    グラム記憶媒体。
  3. 【請求項３】請求項１記載のデータ転送方法が用いら
    れ、前記ブロック転送モードにおけるアドレスバスに載
    せるデータ長よりもデータバスに載せるデータ長が長い
    情報処理装置。
  4. 【請求項４】情報処理装置に設けられたスロットへの挿
    入手段を備え、請求項１記載のデータ転送方法において
    転送先となるカード状媒体。
  5. 【請求項５】請求項４記載のカード状媒体であって、ア
    ドレスバスに載せるデータ長よりもデータバスに載せる
    データ長が長いカード状媒体。
  6. 【請求項６】請求項１記載のデータ転送方法が用いら
    れ、アドレスバス端子と、データバス端子と、ブロック
    転送モード時に該アドレスバス端子から入力されるアド
    レスバス上のデータと該データバス端子から入力される
    データバス上のデータとを選択的に取り込んで、内部デ
    ータバス上に出力するマルチプレクサと、を備える外部
    機器。
  7. 【請求項７】前記アドレスバス端子とデータバス端子が
    情報処理装置のスロットへ挿入可能な端子で構成され、
    全体の形状がカード形である請求項６記載の外部機器。
JP52027098A 1996-10-28 1997-10-22 データ転送方法 Expired - Fee Related JP3514771B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-285288 1996-10-28
JP28528896 1996-10-28
PCT/JP1997/003838 WO1998019245A1 (fr) 1996-10-28 1997-10-22 Procede de transfert de donnees

Publications (1)

Publication Number Publication Date
JP3514771B2 true JP3514771B2 (ja) 2004-03-31

Family

ID=17689586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52027098A Expired - Fee Related JP3514771B2 (ja) 1996-10-28 1997-10-22 データ転送方法

Country Status (3)

Country Link
US (1) US6269415B1 (ja)
JP (1) JP3514771B2 (ja)
WO (1) WO1998019245A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229886B2 (en) * 2010-04-30 2016-01-05 Hewlett Packard Enterprise Development Lp Management data transfer between processors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169226A (ja) 1982-03-30 1983-10-05 Fujitsu Ltd マイクロプロセツサ制御方式
US4555463A (en) 1984-08-22 1985-11-26 Xerox Corporation Photoresponsive imaging members with chloroindium phthalocyanine compositions
JPS61184655A (ja) * 1985-02-13 1986-08-18 Nec Corp デ−タ転送方式
JP2527335B2 (ja) * 1987-08-29 1996-08-21 富士通株式会社 高速転送方式
JPH0736166B2 (ja) 1988-06-29 1995-04-19 日本電気株式会社 データ転送方式
JPH02230454A (ja) 1989-03-03 1990-09-12 Nec Corp Ｃｐｕ・出力装置間データ転送方式
JPH03137755A (ja) 1989-10-24 1991-06-12 Toshiba Corp Ｆｉｆｏバッファの書込み制御方式
JP3137755B2 (ja) 1992-08-21 2001-02-26 三井化学株式会社 インジゴ類の製造方法
JP3029375B2 (ja) 1994-06-06 2000-04-04 株式会社東芝 コンピュータ及びコンピュータに用いられるカード

Also Published As

Publication number Publication date
WO1998019245A1 (fr) 1998-05-07
US6269415B1 (en) 2001-07-31

Similar Documents

Publication Publication Date Title
US20050198471A1 (en) Micro-controller for reading out compressed instruction code and program memory for compressing instruction code and storing therein
JP2762138B2 (ja) メモリコントロールユニット
KR20020080235A (ko) 반도체 기억 장치
US6272583B1 (en) Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths
CN100432970C (zh) 流水线化的ata设备初始化平台和装置
US4958304A (en) Computer with interface for fast and slow memory circuits
US7377432B2 (en) Interface converting apparatus
JP3514771B2 (ja) データ転送方法
US5317750A (en) Microcontroller peripheral expansion bus for access to internal special function registers
US6483753B1 (en) Endianess independent memory interface
JP2591514B2 (ja) １チップメモリデバイス
US6079623A (en) Apparatus for mapping memory PCMCIA cards into I/O window address space to select an internal register and perform read and write operations using an index mechanism
JP3931593B2 (ja) データ書込回路
US20050289320A1 (en) Semiconductor device, microcomputer, and electronic equipment
CN112905234B (zh) 处理装置与其数据存取方法
US7065606B2 (en) Controller architecture for memory mapping
JP2000347929A (ja) メモリｉｃ
JPS6048828B2 (ja) メモリアドレス方式
JPH09326193A (ja) Ｉｃメモリカード
JP3335821B2 (ja) 領域指定回路
CN113807507A (zh) 数据处理方法及装置以及相关产品
JPS63129438A (ja) メモリ制御装置
JP2581484B2 (ja) データ処理システム
JPH02252188A (ja) メモリカードのデータ入出力方法
JPS6337885A (ja) メモリカ−ド

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040114

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees