CN112905234B - 处理装置与其数据存取方法 - Google Patents
处理装置与其数据存取方法 Download PDFInfo
- Publication number
- CN112905234B CN112905234B CN201911362908.6A CN201911362908A CN112905234B CN 112905234 B CN112905234 B CN 112905234B CN 201911362908 A CN201911362908 A CN 201911362908A CN 112905234 B CN112905234 B CN 112905234B
- Authority
- CN
- China
- Prior art keywords
- register
- unit
- addresses
- address
- extended
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000006870 function Effects 0.000 claims description 37
- 238000013507 mapping Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
本发明提供了一种处理装置与其数据存取方法，其中处理装置包括处理单元、暂存器单元与储存单元。处理单元执行定址指令，以产生定址位址。暂存器单元耦接处理单元，且暂存器单元具有多个暂存位址及数据指标。储存单元耦接处理单元，且储存单元定义有扩充暂存器空间，扩充暂存器空间具有多个扩充暂存位址。处理单元将定址位址填入数据指标，以将暂存器单元的暂存位址与储存单元的扩充暂存位址进行映射，使处理单元通过暂存位址直接对扩充暂存位址的数据进行存取操作。
Description
技术领域
本发明实施例关于一种处理装置，特别是关于一种处理装置与其数据存取方法。
背景技术
微控制单元(Micro Control Unit,MCU)是一种将中央处理器、存储器、暂存器、计数器及输出/入介面等元件通通汇集在同一块积体电路晶片上的微型电脑。一般的微控制单元，通过随机存取存储器(Random Access Memory,RAM)及特殊功能暂存器(SpecialFunction Register,SFR)来储存微控制单元运作过程中所产生的数据，藉以令中央处理器所发出的指令能够被顺利执行。
图1为微控制单元的随机存取存储器及特殊功能暂存器的位址示意图。以单晶片8051的微控制单元为例，微控制单元内部的随机存取存储器100具有256个位元组(byte)，以十六进制的定址空间来说，即为00H到FFH。然而，如图1所示，在位址80H到位址FFH的定址空间内，随机存取存储器110与特殊功能暂存器120为重迭状态。也就是说，特殊功能暂存器120的储存空间仅具有128个位组。随着微控制单元的应用越来越广，需要扩增周边功能的需求也越来越多，如此会使得特殊功能暂存器120不够使用。因此，如何扩充暂存器的使用功能将成为各家厂商亟欲研究的课题。
发明内容
本发明实施例提供一种处理装置与其数据存取方法，藉以扩充处理装置的暂存器的使用功能，并减少数据存取操作指令的大小、加快暂存器的数据读写的速度及效率以及增加使用上的便利性。
本发明实施例提供一种处理装置，包括处理单元、暂存器单元与暂存器单元。处理单元执行定址指令，以产生定址位址。暂存器单元耦接处理单元，且暂存器单元具有多个暂存位址及数据指标。储存单元耦接处理单元，且储存单元定义有扩充暂存器空间，扩充暂存器空间具有多个扩充暂存位址。处理单元将定址位址填入数据指标，以将暂存器单元的暂存位址与储存单元的扩充暂存位址进行映射，使处理单元通过暂存位址直接对扩充暂存位址的数据进行存取操作。
本发明实施例提供一种处理装置的数据存取方法，包括下列步骤。提供储存单元，其中储存单元定义有扩充暂存器空间，扩充暂存器空间具有多个扩充暂存位址。通过处理单元，执行定址指令，以产生定址位址。通过处理单元将定址位址填入暂存器单元的数据指标，以将暂存器单元的多个暂存位址与储存单元的扩充暂存位址进行映射，使处理单元通过暂存位址直接对扩充暂存位址的数据进行存取。
本发明实施例所揭露的处理装置与其数据存取方法，通过储存单元定义有扩充暂存器空间，且扩充暂存器空间具有多个扩充暂存位址。接着，通过处理单元执行定址指令，以产生定址位址，并将定址位址填入暂存器单元的数据指标，以将暂存器单元的暂存位址与储存单元的扩充暂存位址进行映射，使得处理单元可以通过暂存位址直接对扩充暂存位址的数据进行存取。如此一来，可以有效地扩充处理装置的暂存器的使用功能，并减少数据存取操作指令的大小、加快暂存器的数据读写的速度及效率以及增加使用上的便利性。
附图说明
图1为微控制单元的随机存取存储器及特殊功能暂存器的位址示意图。
图2为依据本发明的一实施例的处理装置的示意图。
图3为依据本发明的一实施例的处理装置的数据存取方法的流程图。
附图标记：
110：随机存取存储器
120：特殊功能暂存器
200：处理装置
210：处理单元
220：暂存器单元
230：储存单元
231：扩充暂存器空间
240：存储器汇流排
ABUS：位址汇流排
DBUS：数据汇流排
WBUS：写入汇流排
RBUS：读取汇流排
00H、70H、80H、FFH、0000H：位址
0FFFH～FFFFH：扩充暂存位址
S302～S306：步骤
具体实施方式
在以下所列举的各实施例中，将以相同的标号代表相同或相似的元件或组件。
图2为依据本发明的一实施例的处理装置的示意图。在本实施例中，处理装置200可以是单晶片8051的微控制单元(Micro Control Unit,MCU)。请参考图2，处理装置200包括处理单元210、暂存器单元220与储存单元230。
处理单元210执行定址指令，以产生定址位址。其中，定址位址例如为0x8000、0x8100等，但本发明实施例不限于此。在本实施例中，处理单元210例如为中央处理单元(Central Processing Unit,CPU)。
暂存器单元220耦接处理单元210。进一步来说，暂存器单元220例如通过一暂存器数据汇流排(图未示)耦接处理单元210，使处理单元210可以与暂存器单元220进行数据传输。
另外，暂存器单元220具有多个暂存位址及数据指标(Data Pointer)。其中，暂存器位址例如为80H到FFH，且暂存器单元220的储存空间例如为128位组。在本实施例中，暂存器单元220例如为特殊功能暂存器(Special Function Register,SFR)，可以对应于图1的特殊功能暂存器120。
另外，暂存器单元220主要由处理装置200中的多个储存空间所组成，每一储存空间皆可执行不同的暂存器功能用途，例如计时计数器(TCON)等。其中，某些功能直接对应至处理单元210的指令集，因此上述功能的储存空间被视为存在于处理单元210内部。
储存单元230耦接处理单元210。进一步来说，储存单元230例如通过一存储器汇流排240与处理单元210耦接。其中，上述存储器汇流排240例如包括定址汇流排ABUS、数据汇流排DBUS、写入汇流排WBUS、读取汇流排RBUS。
另外，处理单元210例如通过定址汇流排ABUS对储存单元230进行定址。处理单元210例如通过数据汇流排DBUS对储存单元230进行数据传输。处理单元210例如通过写入汇流排WBUS将写入指令传送至储存单元230，以便对储存单元230的数据进行写入。处理单元210例如读取汇流排RBUS将读取指令传送至储存单元230，以便对储存单元230的数据进行读取。
此外，储存单元230定义有扩充暂存器空间231，扩充暂存器空间231具有多个扩充暂存位址，其中扩充暂存位址例如为0FFFH～FFFFH，且扩充暂存器空间231例如为4KB～64KB。在本实施例中，储存单元230可为外部存储器，例如随机存取存储器(Random AccessMemory,RAM)，但不以此为限。另外，扩充暂存器空间231例如为特殊功能暂存器(SRF)空间。
另外，在处理单元210产生定址位址后，处理单元210会将定址位址填入暂存器单元220的数据指标中，以将暂存器单元220的暂存位址与储存单元230的扩充暂存器空间231的扩充暂存位址进行映射。
举例来说，在一些实施例中，假设处理单元210填入暂存器单元220的数据指标中的定址位址为0x8000，以将暂存器单元220的暂存位址与储存单元230的扩充暂存器空间231的扩充暂存位址进行映射。
例如，将暂存器单元220的暂存位址所对应的暂存器的Extend 0～Extend 99映射到储存单元230的扩充暂存器空间231的扩充暂存位址0x8000～0x8099，如表1所示。此时，扩充暂存器空间231例如为100位组(B)。
表1
另外，在一些实施例中，假设处理单元210填入暂存器单元220数据指标中的定址位址为0x8100，以将暂存器单元220的暂存位址与储存单元230的扩充暂存器空间231的扩充暂存位址进行映射。
例如，将暂存器单元220的暂存位址所对应的暂存器Extend 0～Extend 99映射到储存单元230的扩充暂存器空间231的扩充暂存位址0x8100H～0x8199H，如表1所示。此时，扩充暂存器空间231例如为100位组。其余定址位址的设定与其暂存器单元220的暂存位址与储存单元230的扩充暂存器空间231的扩充暂存位址的映射关系则类推，故在此不再赘述。
接着，在暂存器单元220的暂存位址与储存单元230的扩充暂存器空间231的扩充暂存位址映射完成后，处理单元210通过暂存器单元220的暂存位址直接对储存单元230的扩充暂存器空间231的扩充暂存位址的数据进行存取操作。
举例来说，在一些实施例中，假设处理单元210欲对暂存器单元220的暂存位址84H(例如暂存器)进行存取操作，例如对暂存器单元220的暂存位址84H所对应的暂存器Extend0。接着，处理单元210会依据数据指标所指定的映射关系，通过定址汇流排ABUS直接定址到储存单元230的扩充暂存器空间231的扩充暂存位址0x8000。
之后，处理单元210可以通过写入汇流排WBUS传送写入指令至储存单元230，并通过数据汇流排DBUS对储存单元230的扩充暂存器空间231的扩充暂存位址0x8000H进行写入操作，亦即将数据写入储存单元230的扩充暂存器空间231的扩充暂存位址0x8000H。
另外，处理单元210可以通过读取汇流排WBUS传送读取指令至储存单元230，并通过数据汇流排DBUS对储存单元230的扩充暂存器空间231的扩充暂存位址0x8000H进行读取操作，亦即将数据由储存单元230的扩充暂存器空间231的扩充暂存位址0x8000H读出。
在一些实施例中，假设处理单元210欲对暂存器单元220的暂存位址C0H进行存取操作，例如对暂存器单元220的暂存位址C0H所对应的暂存器Extend 45。接着，处理单元210会依据数据指标所指定的映射关系，通过定址汇流排ABUS直接定址到储存单元230的扩充暂存器空间231的扩充暂存位址0x8045H。
之后，处理单元210可以通过写入汇流排WBUS传送写入指令至储存单元230，并通过数据汇流排DBUS对储存单元230的扩充暂存器空间231的扩充暂存位址0x8045H进行写入操作，亦即将数据写入储存单元230的扩充暂存器空间231的扩充暂存位址0x8045H。
另外，处理单元210可以通过读取汇流排WBUS传送读取指令至储存单元230，并通过数据汇流排DBUS对储存单元230的扩充暂存器空间231的扩充暂存位址0x8045H进行读取操作，亦即将数据由储存单元230的扩充暂存器空间231的扩充暂存位址0x8045H读出。其余扩充暂存位址的存取操作可参考如上实施例的说明，故在此不再赘述。
进一步来说，暂存器单元220的暂存位址例如具有位定址(bit addressable)功能。另外，上述具有位定址功能的暂存位址例如包括暂存器单元220的位址80H、88H、90H、98H、A0H、A8H、B0H、B8H、C0H、C8H、D0H、D8H、E0H、E8H、F0H及F8H。如表1所示，暂存位址C0H、D8H、E8H、F8H所对应的暂存器Extend 45、Extend62、Extend 77、Extend 92可以视为具有位定址功能的暂存器。
当然地，表1仅示出暂存位址C0H、D8H、E8H、F8H具有位定址功能(即暂存器Extend45、Extend 62、Extend 77、Extend 92为具有位定址功能的暂存器)，其为本发明实施例的一种实施范例，不用于限制本发明实施例的形式。使用者可视其需求自行调整具有位定址功能的暂存位址的数量，亦即可增加具有位定址功能的暂存器的数量，以扩充处理装置200的暂存器的使用功能。
另外，具有位定址功能的暂存位址所对应的储存单元230的扩充暂存器空间231的扩充暂存位址，可以加快处理单元210对储存单元23的扩充暂存器空间231的扩充暂存位址的数据的存取操作的速度。如此一来，更可有效地加快数据存取的速度及效率，以增加使用上的便利性。
此外，传统的微控制单元对外部存储器进行数据存取的方式为：微控制器单元的中央处理器对外部存储器的数据进行存取操作时，需要将外部存储器的数据搬移至中央处理器的核中进行处理，且数据处理完成后，中央处理器再将数据搬移至外部存储器中。
相对如上传统的方法来说，本发明实施例的中央处理单元210将定址位址填入数据指标中，并依据数据指标所指示的映射关系，将暂存器单元220的暂存位址直接定址到储存单元230的扩充暂存器空间231的扩充暂存位址，以便直接对扩充暂存位址的数据进行存取操作。如此一来，本发明实施例无需将数据进行搬移的方式，可有效地减少数据存取操作指令的大小，以加快数据存取的速度及效率，并增加使用上的便利性。
藉由上述实施例的说明，本发明另提出一种处理装置的数据存取方法。图3为依据本发明的一实施例的处理装置的数据存取方法的流程图。在步骤S302中，提供储存单元，其中储存单元定义有扩充暂存器空间，扩充暂存器空间具有多个扩充暂存位址。
在步骤S304中，通过处理单元，执行定址指令，以产生定址位址。在步骤S306中，通过处理单元将定址位址填入暂存器单元的数据指标，以将暂存器单元的多个暂存位址与储存单元的扩充暂存位址进行映射，使处理单元通过暂存位址直接对扩充暂存位址的数据进行存取。
在本实施例中，暂存器单元为特殊功能暂存器，储存单元为随机存取存储器，扩充暂存器空间为特殊功能暂存器空间。另外，上述暂存位址具有位定址功能。此外，上述暂存位址包括暂存器单元的位址80H、88H、90H、98H、A0H、A8H、B0H、B8H、C0H、C8H、D0H、D8H、E0H、E8H、F0H及F8H。
综上所述，本发明实施例所揭露的处理装置与其数据存取方法，通过储存单元定义有扩充暂存器空间，且扩充暂存器空间具有多个扩充暂存位址。接着，通过处理单元执行定址指令，以产生定址位址，并将定址位址填入暂存器单元的数据指标，以将暂存器单元的暂存位址与储存单元的扩充暂存位址进行映射，使得处理单元可以通过暂存位址直接对扩充暂存位址的数据进行存取。如此一来，可以有效地扩充处理装置的暂存器的使用功能，并减少数据存取操作指令的大小、加快暂存器的数据读写的速度及效率以及增加使用上的便利性。
本发明虽以实施例揭露如上，然其并非用以限定本发明的范围，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视前附的权利要求书所界定者为准。
Claims (10)
1.一种处理装置，其特征在于，包括：
一处理单元，执行一定址指令，以产生一定址位址；
一暂存器单元，耦接该处理单元，且该暂存器单元具有多个暂存位址及一数据指标；以及
一储存单元，耦接该处理单元，且该储存单元定义有一扩充暂存器空间，该扩充暂存器空间具有多个扩充暂存位址；
其中，该处理单元将该定址位址填入该数据指标，以将该暂存器单元的所述多个暂存位址与该储存单元的所述多个扩充暂存位址进行映射，使该处理单元依据该数据指标所指定的映射关系，通过一存储器汇流排将所述多个暂存位址直接定址到所述多个扩充暂存位址，以直接对所述多个扩充暂存位址的数据进行一存取操作。
2.如权利要求1所述的处理装置，其特征在于，该暂存器单元为一特殊功能暂存器。
3.如权利要求1所述的处理装置，其特征在于，该储存单元为一随机存取存储器，该扩充暂存器空间为一特殊功能暂存器空间。
4.如权利要求1所述的处理装置，其特征在于，所述多个暂存位址具有位定址功能。
5.如权利要求4所述的处理装置，其特征在于，所述多个暂存位址包括该暂存器单元的位址80H、88H、90H、98H、A0H、A8H、B0H、B8H、C0H、C8H、D0H、D8H、E0H、E8H、F0H及F8H。
6.一种处理装置的数据存取方法，其特征在于，包括：
提供一储存单元，其中该储存单元定义有一扩充暂存器空间，该扩充暂存器空间具有多个扩充暂存位址；
通过一处理单元，执行一定址指令，以产生一定址位址；
通过该处理单元将该定址位址填入一暂存器单元的一数据指标，以将该暂存器单元的多个暂存位址与该储存单元的所述多个扩充暂存位址进行映射，使该处理单元依据该数据指标所指定的映射关系，通过一存储器汇流排将所述多个暂存位址直接定址到所述多个扩充暂存位址，以直接对所述多个扩充暂存位址的数据进行存取。
7.如权利要求6所述的处理装置的数据存取方法，其特征在于，该暂存器单元为一特殊功能暂存器。
8.如权利要求6所述的处理装置的数据存取方法，其特征在于，该储存单元为一随机存取存储器，该扩充暂存器空间为一特殊功能暂存器空间。
9.如权利要求6所述的处理装置的数据存取方法，其特征在于，所述多个暂存位址具有位定址功能。
10.如权利要求9所述的处理装置的数据存取方法，其特征在于，所述多个暂存位址包括该暂存器单元的位址80H、88H、90H、98H、A0H、A8H、B0H、B8H、C0H、C8H、D0H、D8H、E0H、E8H、F0H及F8H。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108144220 | 2019-12-04 | ||
| TW108144220A TWI743611B (zh) | 2019-12-04 | 2019-12-04 | 處理裝置與其資料存取方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112905234A CN112905234A (zh) | 2021-06-04 |
| CN112905234B true CN112905234B (zh) | 2024-02-20 |
Family
ID=76110870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911362908.6A Active CN112905234B (zh) | 2019-12-04 | 2019-12-26 | 处理装置与其数据存取方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112905234B (zh) |
| TW (1) | TWI743611B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1504885A (zh) * | 2002-11-28 | 2004-06-16 | 华邦电子股份有限公司 | 加速处理器读写暂存器的方法及装置 |
| TW200527281A (en) * | 2004-02-04 | 2005-08-16 | Sunplus Technology Co Ltd | Device and method using operation mode in processor to switch register |
| CN1719401A (zh) * | 2004-07-07 | 2006-01-11 | 群联电子股份有限公司 | 内含中央处理单元的可扩充集成电路及其方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8635415B2 (en) * | 2009-09-30 | 2014-01-21 | Intel Corporation | Managing and implementing metadata in central processing unit using register extensions |
| US9003102B2 (en) * | 2011-08-26 | 2015-04-07 | Sandisk Technologies Inc. | Controller with extended status register and method of use therewith |
| US10191748B2 (en) * | 2015-11-30 | 2019-01-29 | Intel IP Corporation | Instruction and logic for in-order handling in an out-of-order processor |
| US10048881B2 (en) * | 2016-07-11 | 2018-08-14 | Intel Corporation | Restricted address translation to protect against device-TLB vulnerabilities |
| US20180165097A1 (en) * | 2016-12-14 | 2018-06-14 | Palo Alto Research Center Incorporated | Dispatch of processor read results |
-
2019
- 2019-12-04 TW TW108144220A patent/TWI743611B/zh active
- 2019-12-26 CN CN201911362908.6A patent/CN112905234B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1504885A (zh) * | 2002-11-28 | 2004-06-16 | 华邦电子股份有限公司 | 加速处理器读写暂存器的方法及装置 |
| TW200527281A (en) * | 2004-02-04 | 2005-08-16 | Sunplus Technology Co Ltd | Device and method using operation mode in processor to switch register |
| CN1719401A (zh) * | 2004-07-07 | 2006-01-11 | 群联电子股份有限公司 | 内含中央处理单元的可扩充集成电路及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI743611B (zh) | 2021-10-21 |
| CN112905234A (zh) | 2021-06-04 |
| TW202123013A (zh) | 2021-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109634883B (zh) | 主从式系统、指令执行方法与数据存取方法 | |
| JP4901285B2 (ja) | 読み出し性能を向上させることができるメモリカード | |
| CN111459844B (zh) | 数据储存装置及用于存取逻辑至物理地址映射表的方法 | |
| JP2005050324A (ja) | インタフェース変換システム及びその方法 | |
| JP5292978B2 (ja) | 制御装置、情報処理装置、及びメモリモジュール認識方法 | |
| CN101226456A (zh) | 一种用于序列周边接口的方法与系统 | |
| TWI790456B (zh) | 記憶體定址方法及相關聯的控制器 | |
| KR20040027284A (ko) | 랜덤 액세스가 불가능한 플래시 메모리를 이용하면서,프로세서의 고속 동작을 가능하게 한 메모리 시스템 | |
| CN109634664A (zh) | 一种cpu给硬件电路下发命令描述符的方法及装置 | |
| CN110413331B (zh) | 基于rom的spi nor flash识别方法、装置、系统及存储介质 | |
| JP4855864B2 (ja) | ダイレクトメモリアクセスコントローラ | |
| CN107943727B (zh) | 一种高效dma控制器 | |
| CN112905234B (zh) | 处理装置与其数据存取方法 | |
| CN110795373B (zh) | 一种i2c总线到并行总线的转换方法、终端及存储介质 | |
| CN111782027A (zh) | Ddr存储器运行频率调整方法及装置 | |
| KR102174337B1 (ko) | 메모리 시스템 및 이를 포함하는 전자 장치 | |
| CN116775526B (zh) | 一种扩展装置及电子设备 | |
| US11182302B2 (en) | Memory device, electronic device, and associated read method | |
| CN112052189B (zh) | 存储器装置、电子装置以及与其相关的读取方法 | |
| CN114641763B (zh) | 协议转换器模块系统和使用该协议转换器模块系统的方法 | |
| WO2023142114A1 (zh) | 数据处理方法、装置以及电子设备 | |
| TWI697779B (zh) | 資料儲存裝置與資料處理方法 | |
| JPS60205644A (ja) | メモリアドレス拡張方式 | |
| KR101175250B1 (ko) | 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법 | |
| JP2007310927A (ja) | 不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |