JP3505382B2 - ディジタルｂｓ／ｃｓ受信装置 - Google Patents
ディジタルｂｓ／ｃｓ受信装置Info
- Publication number
- JP3505382B2 JP3505382B2 JP07028398A JP7028398A JP3505382B2 JP 3505382 B2 JP3505382 B2 JP 3505382B2 JP 07028398 A JP07028398 A JP 07028398A JP 7028398 A JP7028398 A JP 7028398A JP 3505382 B2 JP3505382 B2 JP 3505382B2
- Authority
- JP
- Japan
- Prior art keywords
- demodulation circuit
- signal
- digital
- 8psk
- qpsk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ディジタルＢＳ
(broadcasting satellite：放送衛星)放送とディジタル
ＣＳ(communication satellite：通信衛星)放送とを１
台で受信可能なディジタルＢＳ/ＣＳ受信装置に関す
る。
(broadcasting satellite：放送衛星)放送とディジタル
ＣＳ(communication satellite：通信衛星)放送とを１
台で受信可能なディジタルＢＳ/ＣＳ受信装置に関す
る。
【０００２】
【従来の技術】現在、日本国内におけるディジタル衛星
放送としては、通信衛星によるディジタルＣＳ放送「パ
ーフェクＴＶ！」が既に放送を開始している。さらに、
西暦２０００年頃から放送衛星によるディジタルＢＳ放
送を開始する計画がある。上記ディジタルＣＳ放送「パ
ーフェクＴＶ！」とディジタルＢＳ放送とは、電波の方
位角が比較的似通っているために、１台のアンテナでこ
れら両衛星放送を受信することが技術的に可能である。
放送としては、通信衛星によるディジタルＣＳ放送「パ
ーフェクＴＶ！」が既に放送を開始している。さらに、
西暦２０００年頃から放送衛星によるディジタルＢＳ放
送を開始する計画がある。上記ディジタルＣＳ放送「パ
ーフェクＴＶ！」とディジタルＢＳ放送とは、電波の方
位角が比較的似通っているために、１台のアンテナでこ
れら両衛星放送を受信することが技術的に可能である。
【０００３】従来、上述のように、１台のアンテナでデ
ィジタルＣＳ放送とディジタルＢＳ放送との両方を受信
する場合には、ディジタルＣＳ放送とディジタルＢＳ放
送との信号の変調方式が異なるために、夫々の放送に適
合した２台の衛星放送受信用チューナが必要となる。図
８は、上記従来の２台の衛星放送受信用チューナを搭載
した衛星放送受信機のブロック図である。
ィジタルＣＳ放送とディジタルＢＳ放送との両方を受信
する場合には、ディジタルＣＳ放送とディジタルＢＳ放
送との信号の変調方式が異なるために、夫々の放送に適
合した２台の衛星放送受信用チューナが必要となる。図
８は、上記従来の２台の衛星放送受信用チューナを搭載
した衛星放送受信機のブロック図である。
【０００４】図８において、２２はディジタルＣＳ受信
用チューナであり、５０はディジタルＢＳ受信用チュー
ナである。上記ディジタルＣＳ受信用チューナ２２にお
いては、ＱＰＳＫ変調(quadrature phase shift keying
変調：四位相変調)されたＲＦ(radio frequency：無線
周波数)信号が、アンテナから１ＧＨz帯にダウンコンバ
ートされてチューナ信号入力部１に入力される。そうす
ると、入力された上記ＲＦ信号は、ＲＦ増幅器２で増幅
され、ＡＧＣ(Automatic gain control：自動利得制御)
用減衰器３で減衰された後に、イメージ信号除去用フィ
ルタ４でイメージ周波数帯域の信号が除去されて、ダウ
ンコンバート用の第１ミキサ５に入力される。そして、
上記第１ミキサ５からは、上記イメージ信号除去用フィ
ルタ４からのＲＦ信号と局部発振器６からの局部発振信
号との差の周波数を有するＩＦ(Intermediate frequenc
y：中間周波数)信号が出力される。尚、ＰＬＬ（phase-
locked loop：位相同期回路)回路７は、Ｉ2Ｃバスデー
タライン４６から与えられるチャンネルデータに基づく
制御信号を低域通過フィルタ８を介して出力し、上記局
部発振回路６の発振周波数をＢＳ用の周波数にロックす
る。また、４７はＩ2Ｃバスクロックラインである。
用チューナであり、５０はディジタルＢＳ受信用チュー
ナである。上記ディジタルＣＳ受信用チューナ２２にお
いては、ＱＰＳＫ変調(quadrature phase shift keying
変調：四位相変調)されたＲＦ(radio frequency：無線
周波数)信号が、アンテナから１ＧＨz帯にダウンコンバ
ートされてチューナ信号入力部１に入力される。そうす
ると、入力された上記ＲＦ信号は、ＲＦ増幅器２で増幅
され、ＡＧＣ(Automatic gain control：自動利得制御)
用減衰器３で減衰された後に、イメージ信号除去用フィ
ルタ４でイメージ周波数帯域の信号が除去されて、ダウ
ンコンバート用の第１ミキサ５に入力される。そして、
上記第１ミキサ５からは、上記イメージ信号除去用フィ
ルタ４からのＲＦ信号と局部発振器６からの局部発振信
号との差の周波数を有するＩＦ(Intermediate frequenc
y：中間周波数)信号が出力される。尚、ＰＬＬ（phase-
locked loop：位相同期回路)回路７は、Ｉ2Ｃバスデー
タライン４６から与えられるチャンネルデータに基づく
制御信号を低域通過フィルタ８を介して出力し、上記局
部発振回路６の発振周波数をＢＳ用の周波数にロックす
る。また、４７はＩ2Ｃバスクロックラインである。
【０００５】上記第１ミキサ５から出力されたＩＦ信号
は、第１ＩＦ増幅器９で増幅された後に、ＳＡＷ(Surfa
ce Acoustic Wave：弾性表面波)フィルタ１０によって
帯域制限され、ＡＧＣ用増幅器１１に送られる。そし
て、ＡＧＣ用増幅器１１で増幅されたＩＦ信号は、第２
ＩＦ増幅器１２で増幅された後にＩ/Ｑ復調器１３に送
出される。
は、第１ＩＦ増幅器９で増幅された後に、ＳＡＷ(Surfa
ce Acoustic Wave：弾性表面波)フィルタ１０によって
帯域制限され、ＡＧＣ用増幅器１１に送られる。そし
て、ＡＧＣ用増幅器１１で増幅されたＩＦ信号は、第２
ＩＦ増幅器１２で増幅された後にＩ/Ｑ復調器１３に送
出される。
【０００６】上記Ｉ/Ｑ復調器１３は、第２のダウンコ
ンバート用の２つの第２ミキサ１４,１５、第２局部発
振回路１６、９０度移相器１７を有している。そして、
第２ＩＦ増幅器１２からのＩＦ信号は、２分配されて２
つの第２ミキサ１４,１５に入力される。また、ＩＦ周
波数と略等しい周波数で発振する固定周波数のローカル
発振器である第２局部発振回路１６からの出力は２分配
され、その一方が９０度移相器１７を経由することによ
って得られた互いに９０度位相が異なる２つのローカル
信号が各第２ミキサ１４,１５に入力される。そして、
２つの第２ミキサ１４,１５によってＩＦ信号と混合さ
れてベースバンド信号に変換される。こうしてベースバ
ンド信号に変換されたＩ信号およびＱ信号は、ベースバ
ンドアンプ１８,１９で増幅された後に、ＱＰＳＫ復調
回路２０に入力される。そして、ＱＰＳＫ復調回路２０
において、ＱＰＳＫ復調された後にエラー補正されてＱ
ＰＳＫ復調データとして出力される。
ンバート用の２つの第２ミキサ１４,１５、第２局部発
振回路１６、９０度移相器１７を有している。そして、
第２ＩＦ増幅器１２からのＩＦ信号は、２分配されて２
つの第２ミキサ１４,１５に入力される。また、ＩＦ周
波数と略等しい周波数で発振する固定周波数のローカル
発振器である第２局部発振回路１６からの出力は２分配
され、その一方が９０度移相器１７を経由することによ
って得られた互いに９０度位相が異なる２つのローカル
信号が各第２ミキサ１４,１５に入力される。そして、
２つの第２ミキサ１４,１５によってＩＦ信号と混合さ
れてベースバンド信号に変換される。こうしてベースバ
ンド信号に変換されたＩ信号およびＱ信号は、ベースバ
ンドアンプ１８,１９で増幅された後に、ＱＰＳＫ復調
回路２０に入力される。そして、ＱＰＳＫ復調回路２０
において、ＱＰＳＫ復調された後にエラー補正されてＱ
ＰＳＫ復調データとして出力される。
【０００７】上記ＡＧＣ用増幅器１１とＡＧＣ用減衰器
３との間には、ＡＧＣ回路２１が設けられている。この
ＡＧＣ回路２１は、ＱＰＳＫ復調回路２０からの制御信
号に基づいて、最適レベルのＩ/Ｑ信号がＱＰＳＫ復調
回路２０に入力されるようにＡＧＣ用減衰器３およびＡ
ＧＣ用増幅器１１を制御する。
３との間には、ＡＧＣ回路２１が設けられている。この
ＡＧＣ回路２１は、ＱＰＳＫ復調回路２０からの制御信
号に基づいて、最適レベルのＩ/Ｑ信号がＱＰＳＫ復調
回路２０に入力されるようにＡＧＣ用減衰器３およびＡ
ＧＣ用増幅器１１を制御する。
【０００８】上記ディジタルＢＳ受信用チューナ５０
は、チューナ信号入力部３１,ＲＦ増幅器３２,ＡＧＣ用
減衰器３３,イメージ信号除去用フィルタ３４,第１ミキ
サ３５,局部発振器３６,ＰＬＬ回路３７,低域通過フィ
ルタ３８,第１ＩＦ増幅器３９,ＳＡＷフィルタ４０,Ａ
ＧＣ用増幅器４１,第２ＩＦ増幅器４２およびＩ/Ｑ復調
器４３を有している。これらは、ディジタルＣＳ受信用
チューナ２２のチューナ信号入力部１,ＲＦ増幅器２,Ａ
ＧＣ用減衰器３,イメージ信号除去用フィルタ４,第１ミ
キサ５,局部発振器６,ＰＬＬ回路７,低域通過フィルタ
８,第１ＩＦ増幅器９,ＳＡＷフィルタ１０,ＡＧＣ用増
幅器１１,第２ＩＦ増幅器１２およびＩ/Ｑ復調器１３と
全く同じ構成を有して同様に動作する。そして、上記ア
ンテナによって１ＧＨz〜２ＧＨz帯にダウンコンバート
された８ＰＳＫ変調(８ phase shift keying変調：八位
相変調)されたＲＦ信号をＩＦ信号に変換し、ベースバ
ンド信号に変換されたＩ信号およびＱ信号に復調する。
は、チューナ信号入力部３１,ＲＦ増幅器３２,ＡＧＣ用
減衰器３３,イメージ信号除去用フィルタ３４,第１ミキ
サ３５,局部発振器３６,ＰＬＬ回路３７,低域通過フィ
ルタ３８,第１ＩＦ増幅器３９,ＳＡＷフィルタ４０,Ａ
ＧＣ用増幅器４１,第２ＩＦ増幅器４２およびＩ/Ｑ復調
器４３を有している。これらは、ディジタルＣＳ受信用
チューナ２２のチューナ信号入力部１,ＲＦ増幅器２,Ａ
ＧＣ用減衰器３,イメージ信号除去用フィルタ４,第１ミ
キサ５,局部発振器６,ＰＬＬ回路７,低域通過フィルタ
８,第１ＩＦ増幅器９,ＳＡＷフィルタ１０,ＡＧＣ用増
幅器１１,第２ＩＦ増幅器１２およびＩ/Ｑ復調器１３と
全く同じ構成を有して同様に動作する。そして、上記ア
ンテナによって１ＧＨz〜２ＧＨz帯にダウンコンバート
された８ＰＳＫ変調(８ phase shift keying変調：八位
相変調)されたＲＦ信号をＩＦ信号に変換し、ベースバ
ンド信号に変換されたＩ信号およびＱ信号に復調する。
【０００９】こうして上記ベースバンド信号に変換され
たＩ信号およびＱ信号は、８ＰＳＫ復調回路４４に入力
される。そして、８ＰＳＫ復調回路４４において、８Ｐ
ＳＫ復調された後にエラー補正されて８ＰＳＫ復調デー
タとして出力される。また、ＡＧＣ用増幅器４１とＡＧ
Ｃ用減衰器３３との間にはＡＧＣ回路４５が設けられて
いる。このＡＧＣ回路４５は、８ＰＳＫ復調回路４４か
らの制御信号に基づいて、最適レベルのＩ/Ｑ信号が８
ＰＳＫ復調回路４４に入力されるようにＡＧＣ用減衰器
３３およびＡＧＣ用増幅器４１を制御する。
たＩ信号およびＱ信号は、８ＰＳＫ復調回路４４に入力
される。そして、８ＰＳＫ復調回路４４において、８Ｐ
ＳＫ復調された後にエラー補正されて８ＰＳＫ復調デー
タとして出力される。また、ＡＧＣ用増幅器４１とＡＧ
Ｃ用減衰器３３との間にはＡＧＣ回路４５が設けられて
いる。このＡＧＣ回路４５は、８ＰＳＫ復調回路４４か
らの制御信号に基づいて、最適レベルのＩ/Ｑ信号が８
ＰＳＫ復調回路４４に入力されるようにＡＧＣ用減衰器
３３およびＡＧＣ用増幅器４１を制御する。
【００１０】上記構成において、ディジタルＣＳ放送受
信時には、Ｉ2Ｃバスデータライン４６から与えられる
データに基づいて、ディジタルＣＳ受信用チューナ２２
のＰＬＬ回路７およびＱＰＳＫ復調回路２０が動作し
て、ＱＰＳＫ復調回路２０からＱＰＳＫ復調データが出
力される。一方、ディジタルＢＳ放送受信時には、Ｉ2
Ｃバスデータライン４６から与えられるデータに基づい
て、ディジタルＢＳ受信用チューナ５０のＰＬＬ回路３
７および８ＰＳＫ復調回路４４が動作して、８ＰＳＫ復
調回路４４から８ＰＳＫ復調データが出力される。尚、
４８は復調回路用ＤＣ電源であり、４９は局部発振器用
ＤＣ電源である。
信時には、Ｉ2Ｃバスデータライン４６から与えられる
データに基づいて、ディジタルＣＳ受信用チューナ２２
のＰＬＬ回路７およびＱＰＳＫ復調回路２０が動作し
て、ＱＰＳＫ復調回路２０からＱＰＳＫ復調データが出
力される。一方、ディジタルＢＳ放送受信時には、Ｉ2
Ｃバスデータライン４６から与えられるデータに基づい
て、ディジタルＢＳ受信用チューナ５０のＰＬＬ回路３
７および８ＰＳＫ復調回路４４が動作して、８ＰＳＫ復
調回路４４から８ＰＳＫ復調データが出力される。尚、
４８は復調回路用ＤＣ電源であり、４９は局部発振器用
ＤＣ電源である。
【００１１】
【発明が解決しようとする課題】しかしながら、上記従
来の衛星放送受信機においては、ディジタルＣＳ受信用
チューナ２２とディジタルＢＳ受信用チューナ５０との
２台の衛星放送受信用チューナを搭載しており、スケー
ルやコストの面で不利であるという問題がある。さら
に、上述のごとく、ディジタルＣＳ受信用チューナ２２
とディジタルＢＳ受信用チューナ５０とにおいて、入力
されたＲＦ信号をＩＦ信号に変換する所謂フロントエン
ド部(ＲＦ増幅器２,３２〜第２ＩＦ増幅器１２,４２)、
および、得られたＩＦ信号をベースバンド信号に変換さ
れたＩ信号およびＱ信号に復調するＩ/Ｑ復調器１３,４
３は全く同じであり、スケールやコスト面のみならず、
資源の有効利用の観点からも多大な無駄が生ずるという
問題もある。
来の衛星放送受信機においては、ディジタルＣＳ受信用
チューナ２２とディジタルＢＳ受信用チューナ５０との
２台の衛星放送受信用チューナを搭載しており、スケー
ルやコストの面で不利であるという問題がある。さら
に、上述のごとく、ディジタルＣＳ受信用チューナ２２
とディジタルＢＳ受信用チューナ５０とにおいて、入力
されたＲＦ信号をＩＦ信号に変換する所謂フロントエン
ド部(ＲＦ増幅器２,３２〜第２ＩＦ増幅器１２,４２)、
および、得られたＩＦ信号をベースバンド信号に変換さ
れたＩ信号およびＱ信号に復調するＩ/Ｑ復調器１３,４
３は全く同じであり、スケールやコスト面のみならず、
資源の有効利用の観点からも多大な無駄が生ずるという
問題もある。
【００１２】そこで、この発明の目的は、共通化できる
部分は可能な限り共通にすることによって、コストおよ
びスケールの低下と資源の有効利用とを図ることができ
るディジタルＢＳ/ＣＳ受信装置を提供することにあ
る。
部分は可能な限り共通にすることによって、コストおよ
びスケールの低下と資源の有効利用とを図ることができ
るディジタルＢＳ/ＣＳ受信装置を提供することにあ
る。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明のディジタルＢＳ/ＣＳ受信装
置は、ＲＦ信号をＩＦ信号に変換する単一のフロントエ
ンド部と、上記フロントエンド部からのＩＦ信号を受け
てＩ/Ｑ復調する単一のＩ/Ｑ復調器と、上記Ｉ/Ｑ復調
器からのＩ信号とＱ信号とを受けてＱＰＳＫ復調を行う
ＱＰＳＫ復調回路と、上記Ｉ/Ｑ復調器からのＩ信号と
Ｑ信号とを受けて８ＰＳＫ復調を行う８ＰＳＫ復調回路
を有するディジタルＢＳ / ＣＳ受信装置において、上記
ＱＰＳＫ復調回路および８ＰＳＫ復調回路の動作を制御
するための制御情報用の制御情報ラインと、上記制御情
報ラインと上記ＱＰＳＫ復調回路の制御情報入力端子と
上記８ＰＳＫ復調回路の制御情報入力端子とに接続され
ると共に , 外部からの制御データに基づいて , 上記制御情
報をＱＰＳＫ復調回路および８ＰＳＫ復調回路の何れか
一方に切り替え送出する切替スイッチを備えたことを特
徴としている。
め、請求項１に係る発明のディジタルＢＳ/ＣＳ受信装
置は、ＲＦ信号をＩＦ信号に変換する単一のフロントエ
ンド部と、上記フロントエンド部からのＩＦ信号を受け
てＩ/Ｑ復調する単一のＩ/Ｑ復調器と、上記Ｉ/Ｑ復調
器からのＩ信号とＱ信号とを受けてＱＰＳＫ復調を行う
ＱＰＳＫ復調回路と、上記Ｉ/Ｑ復調器からのＩ信号と
Ｑ信号とを受けて８ＰＳＫ復調を行う８ＰＳＫ復調回路
を有するディジタルＢＳ / ＣＳ受信装置において、上記
ＱＰＳＫ復調回路および８ＰＳＫ復調回路の動作を制御
するための制御情報用の制御情報ラインと、上記制御情
報ラインと上記ＱＰＳＫ復調回路の制御情報入力端子と
上記８ＰＳＫ復調回路の制御情報入力端子とに接続され
ると共に , 外部からの制御データに基づいて , 上記制御情
報をＱＰＳＫ復調回路および８ＰＳＫ復調回路の何れか
一方に切り替え送出する切替スイッチを備えたことを特
徴としている。
【００１４】上記構成によれば、ＲＦ信号をＩＦ信号に
変換する単一のフロントエンド部と上記ＩＦ信号をＩ/
Ｑ復調する単一のＩ/Ｑ復調器とが、ＱＰＳＫ復調回路
と８ＰＳＫ復調回路との両ＰＳＫ復調回路のために使用
される。こうして、従来の衛星放送受信用チューナにお
けるＱＰＳＫ復調回路および８ＰＳＫ復調回路の何れか
一方用のフロントエンド部およびＩ/Ｑ復調器が省略さ
れて、コストおよびスケールの低下と資源の有効利用と
が図られる。
変換する単一のフロントエンド部と上記ＩＦ信号をＩ/
Ｑ復調する単一のＩ/Ｑ復調器とが、ＱＰＳＫ復調回路
と８ＰＳＫ復調回路との両ＰＳＫ復調回路のために使用
される。こうして、従来の衛星放送受信用チューナにお
けるＱＰＳＫ復調回路および８ＰＳＫ復調回路の何れか
一方用のフロントエンド部およびＩ/Ｑ復調器が省略さ
れて、コストおよびスケールの低下と資源の有効利用と
が図られる。
【００１５】さらに、例えばＣＰＵからの制御データに
基づいて、切替スイッチが上記ＱＰＳＫ復調回路側およ
び８ＰＳＫ復調回路側の何れか一方に切り替えられる。
そして、ディジタルＣＳ放送受信時にはＱＰＳＫ復調回
路のみが制御・駆動される一方、ディジタルＢＳ放送受
信時には８ＰＳＫ復調回路のみが制御・駆動される。こ
うして、使用していないＰＳＫ復調回路からの悪影響
( ノイズ等 ) が防止される。
基づいて、切替スイッチが上記ＱＰＳＫ復調回路側およ
び８ＰＳＫ復調回路側の何れか一方に切り替えられる。
そして、ディジタルＣＳ放送受信時にはＱＰＳＫ復調回
路のみが制御・駆動される一方、ディジタルＢＳ放送受
信時には８ＰＳＫ復調回路のみが制御・駆動される。こ
うして、使用していないＰＳＫ復調回路からの悪影響
( ノイズ等 ) が防止される。
【００１６】また、請求項２に係る発明は、請求項１に
係る発明のディジタルＢＳ/ＣＳ受信装置において、上
記ＱＰＳＫ復調回路および８ＰＳＫ復調回路の何れか一
方からの制御信号を受けて、上記制御信号に応じて上記
Ｉ/Ｑ復調器の入力レベルを制御する単一のＡＧＣ回路
を有して、上記ＱＰＳＫ復調回路および８ＰＳＫ復調回
路のうち上記一方の入力レベルを最適に制御するＡＧＣ
ループを備えたことを特徴としている。
係る発明のディジタルＢＳ/ＣＳ受信装置において、上
記ＱＰＳＫ復調回路および８ＰＳＫ復調回路の何れか一
方からの制御信号を受けて、上記制御信号に応じて上記
Ｉ/Ｑ復調器の入力レベルを制御する単一のＡＧＣ回路
を有して、上記ＱＰＳＫ復調回路および８ＰＳＫ復調回
路のうち上記一方の入力レベルを最適に制御するＡＧＣ
ループを備えたことを特徴としている。
【００１７】上記構成によれば、単一のＡＧＣ回路を有
するＡＧＣループの動作によって、上記ＱＰＳＫ復調回
路および８ＰＳＫ復調回路のうち動作側のＰＳＫ復調回
路の入力レベルが最適になるように制御される。こうし
て、従来の衛星放送受信用チューナにおけるＱＰＳＫ復
調回路および８ＰＳＫ復調回路の何れか一方用のＡＧＣ
回路が省略されて、更なるコストおよびスケールの低下
と資源の有効利用が図られる。
するＡＧＣループの動作によって、上記ＱＰＳＫ復調回
路および８ＰＳＫ復調回路のうち動作側のＰＳＫ復調回
路の入力レベルが最適になるように制御される。こうし
て、従来の衛星放送受信用チューナにおけるＱＰＳＫ復
調回路および８ＰＳＫ復調回路の何れか一方用のＡＧＣ
回路が省略されて、更なるコストおよびスケールの低下
と資源の有効利用が図られる。
【００１８】また、請求項３に係る発明は、請求項２に
係る発明のディジタルＢＳ/ＣＳ受信装置において、上
記ＡＧＣループに介設されると共に、外部からの制御デ
ータに基づいて上記ＱＰＳＫ復調回路の制御信号出力端
子と上記８ＰＳＫ復調回路の制御信号出力端子とに切り
替え接続されて、上記ＱＰＳＫ復調回路および８ＰＳＫ
復調回路の何れか一方から受けた制御信号を上記ＡＧＣ
回路に送出する切替スイッチを備えことを特徴としてい
る。
係る発明のディジタルＢＳ/ＣＳ受信装置において、上
記ＡＧＣループに介設されると共に、外部からの制御デ
ータに基づいて上記ＱＰＳＫ復調回路の制御信号出力端
子と上記８ＰＳＫ復調回路の制御信号出力端子とに切り
替え接続されて、上記ＱＰＳＫ復調回路および８ＰＳＫ
復調回路の何れか一方から受けた制御信号を上記ＡＧＣ
回路に送出する切替スイッチを備えことを特徴としてい
る。
【００１９】上記構成によれば、例えばＣＰＵ(中央演
算処理装置)からの制御データに基づいて切替スイッチ
が切り替え制御されて、上記ＱＰＳＫ復調回路及び８Ｐ
ＳＫ復調回路の何れか一方からの制御信号がＡＧＣ回路
に送出される。こうして、ディジタルＣＳ放送受信時に
は上記８ＰＳＫ復調回路とＡＧＣ回路との間が遮断され
る一方、ディジタルＢＳ放送受信時には上記ＱＰＳＫ復
調回路と上記ＡＧＣ回路との間が遮断される。その結
果、使用しないＰＳＫ復調回路から上記ＡＧＣ回路への
ノイズ等の悪影響が防止される。
算処理装置)からの制御データに基づいて切替スイッチ
が切り替え制御されて、上記ＱＰＳＫ復調回路及び８Ｐ
ＳＫ復調回路の何れか一方からの制御信号がＡＧＣ回路
に送出される。こうして、ディジタルＣＳ放送受信時に
は上記８ＰＳＫ復調回路とＡＧＣ回路との間が遮断され
る一方、ディジタルＢＳ放送受信時には上記ＱＰＳＫ復
調回路と上記ＡＧＣ回路との間が遮断される。その結
果、使用しないＰＳＫ復調回路から上記ＡＧＣ回路への
ノイズ等の悪影響が防止される。
【００２０】また、請求項４に係る発明は、請求項１に
係る発明のディジタルＢＳ/ＣＳ受信装置において、上
記ＱＰＳＫ復調回路および８ＰＳＫ復調回路に電力を供
給する電源と、上記ＱＰＳＫ復調回路の電源端子と８Ｐ
ＳＫ復調回路の電源端子と電源とに接続されると共に,
外部からの制御データに基づいて,上記電源からの電力
を上記ＱＰＳＫ復調回路および８ＰＳＫ復調回路の何れ
か一方に切り替え供給する切替スイッチを備えことを特
徴としている。
係る発明のディジタルＢＳ/ＣＳ受信装置において、上
記ＱＰＳＫ復調回路および８ＰＳＫ復調回路に電力を供
給する電源と、上記ＱＰＳＫ復調回路の電源端子と８Ｐ
ＳＫ復調回路の電源端子と電源とに接続されると共に,
外部からの制御データに基づいて,上記電源からの電力
を上記ＱＰＳＫ復調回路および８ＰＳＫ復調回路の何れ
か一方に切り替え供給する切替スイッチを備えことを特
徴としている。
【００２１】上記構成によれば、例えばＣＰＵからの制
御データに基づいて、切替スイッチが上記ＱＰＳＫ復調
回路側および８ＰＳＫ復調回路側の何れか一方に切り替
えられる。そして、上記電源からの電力が上記一方のＰ
ＳＫ復調回路のみに供給されてＰＳＫ復調が行われる。
こうして、上記両ＰＳＫ復調回路のうち使用するＰＳＫ
復調回路のみに電力を供給することによって、消費電力
が節約される。
御データに基づいて、切替スイッチが上記ＱＰＳＫ復調
回路側および８ＰＳＫ復調回路側の何れか一方に切り替
えられる。そして、上記電源からの電力が上記一方のＰ
ＳＫ復調回路のみに供給されてＰＳＫ復調が行われる。
こうして、上記両ＰＳＫ復調回路のうち使用するＰＳＫ
復調回路のみに電力を供給することによって、消費電力
が節約される。
【００２２】また、請求項５に係る発明は、請求項１に
係る発明のディジタルＢＳ/ＣＳ受信装置において、上
記ＱＰＳＫ復調回路からのＱＰＳＫ復調データおよび８
ＰＳＫ復調回路からの８ＰＳＫ復調データを後段に送出
するためのデータ送出ラインと、上記データ送出ライン
とＱＰＳＫ復調回路の出力端子と８ＰＳＫ復調回路の出
力端子とに接続されると共に,外部からの制御データに
基づいて,上記ＱＰＳＫ復調データおよび８ＰＳＫ復調
データの何れか一方を上記データ送出ラインに切り替え
送出する切替スイッチを備えことを特徴としている。
係る発明のディジタルＢＳ/ＣＳ受信装置において、上
記ＱＰＳＫ復調回路からのＱＰＳＫ復調データおよび８
ＰＳＫ復調回路からの８ＰＳＫ復調データを後段に送出
するためのデータ送出ラインと、上記データ送出ライン
とＱＰＳＫ復調回路の出力端子と８ＰＳＫ復調回路の出
力端子とに接続されると共に,外部からの制御データに
基づいて,上記ＱＰＳＫ復調データおよび８ＰＳＫ復調
データの何れか一方を上記データ送出ラインに切り替え
送出する切替スイッチを備えことを特徴としている。
【００２３】上記構成によれば、例えばＣＰＵからの制
御データに基づいて、切替スイッチが上記ＱＰＳＫ復調
回路側および８ＰＳＫ復調回路側の何れか一方に切り替
えられる。そして、ディジタルＢＳ放送受信時またはデ
ィジタルＣＳ放送受信時に拘わらずただ１系統のデータ
送出ラインでＰＳＫ復調データが送出される。こうし
て、後段側のＱＰＳＫ復調データ用のデータ処理回路と
８ＰＳＫ復調データ用のデータ処理回路が、一つにまと
めて簡略化される。
御データに基づいて、切替スイッチが上記ＱＰＳＫ復調
回路側および８ＰＳＫ復調回路側の何れか一方に切り替
えられる。そして、ディジタルＢＳ放送受信時またはデ
ィジタルＣＳ放送受信時に拘わらずただ１系統のデータ
送出ラインでＰＳＫ復調データが送出される。こうし
て、後段側のＱＰＳＫ復調データ用のデータ処理回路と
８ＰＳＫ復調データ用のデータ処理回路が、一つにまと
めて簡略化される。
【００２４】また、請求項６に係る発明は、請求項１に
係る発明のディジタルＢＳ/ＣＳ受信装置において、上
記Ｉ/Ｑ復調器のＱ信号出力端子と上記ＱＰＳＫ復調回
路のＱ信号入力端子と上記８ＰＳＫ復調回路のＱ信号入
力端子とに接続されると共に,外部からの制御データに
基づいて,上記Ｑ信号を上記ＱＰＳＫ復調回路および８
ＰＳＫ復調回路の何れか一方に切り替え送出する第１切
替スイッチと、上記Ｉ/Ｑ復調器のＩ信号出力端子と上
記ＱＰＳＫ復調回路のＩ信号入力端子と上記８ＰＳＫ復
調回路のＩ信号入力端子とに接続されると共に,外部か
らの制御データに基づいて,上記Ｉ信号を上記ＱＰＳＫ
復調回路および８ＰＳＫ復調回路の上記一方に切り替え
送出する第２切替スイッチを備えことを特徴としてい
る。
係る発明のディジタルＢＳ/ＣＳ受信装置において、上
記Ｉ/Ｑ復調器のＱ信号出力端子と上記ＱＰＳＫ復調回
路のＱ信号入力端子と上記８ＰＳＫ復調回路のＱ信号入
力端子とに接続されると共に,外部からの制御データに
基づいて,上記Ｑ信号を上記ＱＰＳＫ復調回路および８
ＰＳＫ復調回路の何れか一方に切り替え送出する第１切
替スイッチと、上記Ｉ/Ｑ復調器のＩ信号出力端子と上
記ＱＰＳＫ復調回路のＩ信号入力端子と上記８ＰＳＫ復
調回路のＩ信号入力端子とに接続されると共に,外部か
らの制御データに基づいて,上記Ｉ信号を上記ＱＰＳＫ
復調回路および８ＰＳＫ復調回路の上記一方に切り替え
送出する第２切替スイッチを備えことを特徴としてい
る。
【００２５】上記構成によれば、例えばＣＰＵからの制
御データに基づいて、第１,第２切替スイッチが上記Ｑ
ＰＳＫ復調回路側および８ＰＳＫ復調回路側の何れか一
方に切り替えられる。そして、ディジタルＣＳ放送受信
時には、上記ＱＰＳＫ復調回路にＩ/Ｑ信号が入力され
る。一方、ディジタルＢＳ放送受信時には、上記８ＰＳ
Ｋ復調回路にＩ/Ｑ信号が入力される。その結果、使用
しないＰＳＫ復調回路と上記Ｉ/Ｑ復調器との間が遮断
されて、この非使用のＰＳＫ復調回路からの悪影響(ノ
イズ等)が防止される。
御データに基づいて、第１,第２切替スイッチが上記Ｑ
ＰＳＫ復調回路側および８ＰＳＫ復調回路側の何れか一
方に切り替えられる。そして、ディジタルＣＳ放送受信
時には、上記ＱＰＳＫ復調回路にＩ/Ｑ信号が入力され
る。一方、ディジタルＢＳ放送受信時には、上記８ＰＳ
Ｋ復調回路にＩ/Ｑ信号が入力される。その結果、使用
しないＰＳＫ復調回路と上記Ｉ/Ｑ復調器との間が遮断
されて、この非使用のＰＳＫ復調回路からの悪影響(ノ
イズ等)が防止される。
【００２６】また、請求項７に係る発明は、請求項１に
係る発明のディジタルＢＳ/ＣＳ受信装置において、上
記フロントエンド部へのＲＦ信号が入力されるＲＦ信号
入力部と、上記ＲＦ信号入力部に接続されて,入力され
たＲＦ信号を分配して出力するＲＦ信号分配出力部を備
えたことを特徴としている。
係る発明のディジタルＢＳ/ＣＳ受信装置において、上
記フロントエンド部へのＲＦ信号が入力されるＲＦ信号
入力部と、上記ＲＦ信号入力部に接続されて,入力され
たＲＦ信号を分配して出力するＲＦ信号分配出力部を備
えたことを特徴としている。
【００２７】上記構成によれば、ＲＦ信号入力部に入力
されたＲＦ信号がＲＦ信号分配出力部にも出力される。
したがって、上記ＲＦ信号分配出力部にアナログ衛星放
送受信機等の他の受信装置を接続することによって、ア
ナログ衛星放送等の他の放送が受信可能となる。
されたＲＦ信号がＲＦ信号分配出力部にも出力される。
したがって、上記ＲＦ信号分配出力部にアナログ衛星放
送受信機等の他の受信装置を接続することによって、ア
ナログ衛星放送等の他の放送が受信可能となる。
【００２８】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。図１は、第１実施の形態のデ
ィジタルＢＳ/ＣＳ受信装置におけるブロック図であ
る。本ディジタルＢＳ/ＣＳ受信装置は、ディジタルＢ
Ｓ受信用チューナの上記フロントエンド部およびＩ/Ｑ
復調器と、ディジタルＣＳ受信用チューナの上記フロン
トエンド部およびＩ/Ｑ復調器との共通化を図ったもの
である。
態により詳細に説明する。図１は、第１実施の形態のデ
ィジタルＢＳ/ＣＳ受信装置におけるブロック図であ
る。本ディジタルＢＳ/ＣＳ受信装置は、ディジタルＢ
Ｓ受信用チューナの上記フロントエンド部およびＩ/Ｑ
復調器と、ディジタルＣＳ受信用チューナの上記フロン
トエンド部およびＩ/Ｑ復調器との共通化を図ったもの
である。
【００２９】本ディジタルＢＳ/ＣＳ受信装置における
上記フロントエンド部およびＩ/Ｑ復調器の構成は、上
記ディジタルＢＳ受信用チューナあるいはディジタルＣ
Ｓ受信用チューナのフロントエンド部およびＩ/Ｑ復調
器と基本的には同じである。以下、本ディジタルＢＳ/
ＣＳ受信装置のフロントエンド部およびＩ/Ｑ復調器の
動作について簡単に述べる。
上記フロントエンド部およびＩ/Ｑ復調器の構成は、上
記ディジタルＢＳ受信用チューナあるいはディジタルＣ
Ｓ受信用チューナのフロントエンド部およびＩ/Ｑ復調
器と基本的には同じである。以下、本ディジタルＢＳ/
ＣＳ受信装置のフロントエンド部およびＩ/Ｑ復調器の
動作について簡単に述べる。
【００３０】チューナ信号入力部５１に入力されたＱＰ
ＳＫ変調あるいは８ＰＳＫ変調されたＲＦ信号は、ＡＧ
Ｃ用減衰器５３で減衰された後、イメージ信号除去用フ
ィルタ５４でイメージ周波数帯域の信号が除去されて第
１ミキサ５５に入力される。そして、第１ミキサ５５か
らは、イメージ信号除去用フィルタ５４からのＲＦ信号
と第１局部発振器５６からの局部発振信号との差の周波
数を有するＩＦ信号が出力される。ＰＬＬ回路５７は、
Ｉ2Ｃバスデータライン７３から与えられるデータに基
づいて、第１局部発振回路５６の発振周波数を、ディジ
タルＢＳ放送受信時にはＢＳ用の周波数にロックする一
方ディジタルＣＳ放送受信時にはＣＳ用の周波数にロッ
クする。尚、５８は低域通過フィルタであり、５９は第
１ＩＦ増幅器である。
ＳＫ変調あるいは８ＰＳＫ変調されたＲＦ信号は、ＡＧ
Ｃ用減衰器５３で減衰された後、イメージ信号除去用フ
ィルタ５４でイメージ周波数帯域の信号が除去されて第
１ミキサ５５に入力される。そして、第１ミキサ５５か
らは、イメージ信号除去用フィルタ５４からのＲＦ信号
と第１局部発振器５６からの局部発振信号との差の周波
数を有するＩＦ信号が出力される。ＰＬＬ回路５７は、
Ｉ2Ｃバスデータライン７３から与えられるデータに基
づいて、第１局部発振回路５６の発振周波数を、ディジ
タルＢＳ放送受信時にはＢＳ用の周波数にロックする一
方ディジタルＣＳ放送受信時にはＣＳ用の周波数にロッ
クする。尚、５８は低域通過フィルタであり、５９は第
１ＩＦ増幅器である。
【００３１】上記第１ＩＦ増幅器５９から出力されたＩ
Ｆ信号は、ＳＡＷフィルタ６０によって帯域制限され、
ＡＧＣ用増幅器６１及び第２ＩＦ増幅器６２で増幅され
る。こうして、ＲＦ増幅器５２〜第２ＩＦ増幅器６２で
成る上記フロントエンド部において、入力されたＲＦ信
号がＩＦ信号に変換される。こうして得られたＩＦ信号
はＩ/Ｑ復調器６３に送出される。
Ｆ信号は、ＳＡＷフィルタ６０によって帯域制限され、
ＡＧＣ用増幅器６１及び第２ＩＦ増幅器６２で増幅され
る。こうして、ＲＦ増幅器５２〜第２ＩＦ増幅器６２で
成る上記フロントエンド部において、入力されたＲＦ信
号がＩＦ信号に変換される。こうして得られたＩＦ信号
はＩ/Ｑ復調器６３に送出される。
【００３２】以後、上記Ｉ/Ｑ復調器６３においては、
入力されたＩＦ信号が２分配されて２つの第２ミキサ６
４,６５に入力され、第２局部発振回路６６および９０
度移相器６７によって得られた互いに９０度位相が異な
る２つのローカル信号の何れか一方と混合されてベース
バンド信号に変換される。こうして、Ｉ/Ｑ復調器６３
によってベースバンド信号に変換されたＩ信号およびＱ
信号は、ベースバンドアンプ６８,６９で増幅された後
に、ＱＰＳＫ復調回路７０と８ＰＳＫ復調回路７１とに
入力される。
入力されたＩＦ信号が２分配されて２つの第２ミキサ６
４,６５に入力され、第２局部発振回路６６および９０
度移相器６７によって得られた互いに９０度位相が異な
る２つのローカル信号の何れか一方と混合されてベース
バンド信号に変換される。こうして、Ｉ/Ｑ復調器６３
によってベースバンド信号に変換されたＩ信号およびＱ
信号は、ベースバンドアンプ６８,６９で増幅された後
に、ＱＰＳＫ復調回路７０と８ＰＳＫ復調回路７１とに
入力される。
【００３３】そして、ディジタルＣＳ放送受信時には、
Ｉ2Ｃバスデータライン７３から与えられるデータに基
づいてＱＰＳＫ復調回路７０が動作し、ＱＰＳＫ復調し
た後にエラー補正されてＱＰＳＫ復調データとして出力
される。一方、ディジタルＢＳ放送受信時には、Ｉ2Ｃ
バスデータライン７３から与えられるデータに基づいて
８ＰＳＫ復調回路７１が動作して、同様にして８ＰＳＫ
復調回路７１から８ＰＳＫ復調データが出力される。
尚、７４はＩ2Ｃバスクロックラインであり、７５は復
調回路用ＤＣ電源であり、７６は局部発振器用ＤＣ電源
である。
Ｉ2Ｃバスデータライン７３から与えられるデータに基
づいてＱＰＳＫ復調回路７０が動作し、ＱＰＳＫ復調し
た後にエラー補正されてＱＰＳＫ復調データとして出力
される。一方、ディジタルＢＳ放送受信時には、Ｉ2Ｃ
バスデータライン７３から与えられるデータに基づいて
８ＰＳＫ復調回路７１が動作して、同様にして８ＰＳＫ
復調回路７１から８ＰＳＫ復調データが出力される。
尚、７４はＩ2Ｃバスクロックラインであり、７５は復
調回路用ＤＣ電源であり、７６は局部発振器用ＤＣ電源
である。
【００３４】また、上記ＡＧＣ用増幅器６１とＡＧＣ用
減衰器５３との間にはＡＧＣ回路７２が設けられてい
る。このＡＧＣ回路７２は、ＱＰＳＫ復調回路７０から
の制御信号に基づいて、最適レベルのＩ/Ｑ信号がＱＰ
ＳＫ復調回路７０に入力されるようにＡＧＣ用減衰器５
３およびＡＧＣ用増幅器６１を制御する。あるいは、８
ＰＳＫ復調回路７１からの制御信号に基づいて、最適レ
ベルのＩ/Ｑ信号が８ＰＳＫ復調回路７１に入力される
ようにＡＧＣ用減衰器５３およびＡＧＣ用増幅器６１を
制御する。
減衰器５３との間にはＡＧＣ回路７２が設けられてい
る。このＡＧＣ回路７２は、ＱＰＳＫ復調回路７０から
の制御信号に基づいて、最適レベルのＩ/Ｑ信号がＱＰ
ＳＫ復調回路７０に入力されるようにＡＧＣ用減衰器５
３およびＡＧＣ用増幅器６１を制御する。あるいは、８
ＰＳＫ復調回路７１からの制御信号に基づいて、最適レ
ベルのＩ/Ｑ信号が８ＰＳＫ復調回路７１に入力される
ようにＡＧＣ用減衰器５３およびＡＧＣ用増幅器６１を
制御する。
【００３５】上述のように、上記実施の形態において
は、入力されたＲＦ信号をＩＦ信号に変換する上記フロ
ントエンド部と、得られたＩＦ信号をベースバンド信号
に変換されたＩ信号およびＱ信号に復調するＩ/Ｑ復調
器とを、ディジタルＢＳ放送受信回路とディジタルＣＳ
放送受信回路とで共通化している。したがって、本実施
の形態によれば、スケールおよびコストの面で有利にな
る。また、資源の有効利用を図ることができる。
は、入力されたＲＦ信号をＩＦ信号に変換する上記フロ
ントエンド部と、得られたＩＦ信号をベースバンド信号
に変換されたＩ信号およびＱ信号に復調するＩ/Ｑ復調
器とを、ディジタルＢＳ放送受信回路とディジタルＣＳ
放送受信回路とで共通化している。したがって、本実施
の形態によれば、スケールおよびコストの面で有利にな
る。また、資源の有効利用を図ることができる。
【００３６】また、本実施の形態におけるディジタルＢ
Ｓ/ＣＳ受信装置は、従来のディジタルＢＳ受信用チュ
ーナまたはディジタルＣＳ受信用チューナに、８ＰＳＫ
復調回路またはＱＰＳＫ復調回路のみを付加した構成を
有している。したがって、ディジタルＢＳ放送とディジ
タルＣＳ放送とを１パッケージのチューナで受信可能に
なる。すなわち、本実施の形態によれば、図８に示すよ
うな衛星放送受信機のように、ディジタルＣＳ受信用チ
ューナ２２とディジタルＢＳ受信用チューナ５０との専
用の衛星放送受信用チューナを使い分ける必要がなくな
る。そのため、全世界対応のセット・トップ・ボックス
を設計する場合に好都合となる。さらに、トランスポー
ト出力までが１つの部品としてディジタル化されるため
にアナログ的な処理を必要としなくなり、ハード設計が
容易になる。
Ｓ/ＣＳ受信装置は、従来のディジタルＢＳ受信用チュ
ーナまたはディジタルＣＳ受信用チューナに、８ＰＳＫ
復調回路またはＱＰＳＫ復調回路のみを付加した構成を
有している。したがって、ディジタルＢＳ放送とディジ
タルＣＳ放送とを１パッケージのチューナで受信可能に
なる。すなわち、本実施の形態によれば、図８に示すよ
うな衛星放送受信機のように、ディジタルＣＳ受信用チ
ューナ２２とディジタルＢＳ受信用チューナ５０との専
用の衛星放送受信用チューナを使い分ける必要がなくな
る。そのため、全世界対応のセット・トップ・ボックス
を設計する場合に好都合となる。さらに、トランスポー
ト出力までが１つの部品としてディジタル化されるため
にアナログ的な処理を必要としなくなり、ハード設計が
容易になる。
【００３７】上記実施の形態におけるディジタルＢＳ/
ＣＳ受信装置では、復調回路用ＤＣ電源７５からの電力
を常時ＱＰＳＫ復調回路７０と８ＰＳＫ復調回路７１と
に供給している。ところが、受信時には、ディジタルＣ
Ｓ放送あるいはディジタルＢＳ放送の何れか一方しか受
信できないのであるからＱＰＳＫ復調回路７０あるいは
８ＰＳＫ復調回路７１の何れか一方のみが動作すればよ
い。したがって、上述のようにＱＰＳＫ復調回路７０と
８ＰＳＫ復調回路７１とに常に電流を流しておくこと
は、無駄に電力が消費されることを意味する。
ＣＳ受信装置では、復調回路用ＤＣ電源７５からの電力
を常時ＱＰＳＫ復調回路７０と８ＰＳＫ復調回路７１と
に供給している。ところが、受信時には、ディジタルＣ
Ｓ放送あるいはディジタルＢＳ放送の何れか一方しか受
信できないのであるからＱＰＳＫ復調回路７０あるいは
８ＰＳＫ復調回路７１の何れか一方のみが動作すればよ
い。したがって、上述のようにＱＰＳＫ復調回路７０と
８ＰＳＫ復調回路７１とに常に電流を流しておくこと
は、無駄に電力が消費されることを意味する。
【００３８】そこで、第２実施の形態におけるディジタ
ルＢＳ/ＣＳ受信装置では、ＱＰＳＫ復調回路あるいは
８ＰＳＫ復調回路のうち受信時に動作させる復調回路の
みに電力を供給するのである。
ルＢＳ/ＣＳ受信装置では、ＱＰＳＫ復調回路あるいは
８ＰＳＫ復調回路のうち受信時に動作させる復調回路の
みに電力を供給するのである。
【００３９】図２は、本ディジタルＢＳ/ＣＳ受信装置
のブロック図である。チューナ信号入力部８１,ＲＦ増
幅器８２,ＡＧＣ用減衰器８３,イメージ信号除去用フィ
ルタ８４,第１ミキサ８５,第１局部発振器８６,ＰＬＬ
回路８７,低域通過フィルタ８８,第１ＩＦ増幅器８９,
ＳＡＷフィルタ９０,ＡＧＣ用増幅器９１,第２ＩＦ増幅
器９２,Ｉ/Ｑ復調器９３,ＱＰＳＫ復調回路９４,８ＰＳ
Ｋ復調回路９５,ＡＧＣ回路９６,Ｉ2Ｃバスデータライ
ン９７,Ｉ2Ｃバスクロックライン９８および局部発振器
用ＤＣ電源１００は、図１に示すディジタルＢＳ/ＣＳ
受信装置におけるチューナ信号入力部５１,ＲＦ増幅器
５２,ＡＧＣ用減衰器５３,イメージ信号除去用フィルタ
５４,第１ミキサ５５,第１局部発振器５６,ＰＬＬ回路
５７,低域通過フィルタ５８,第１ＩＦ増幅器５９,ＳＡ
Ｗフィルタ６０,ＡＧＣ用増幅器６１,第２ＩＦ増幅器６
２,Ｉ/Ｑ復調器６３,ＱＰＳＫ復調回路７０,８ＰＳＫ復
調回路７１,ＡＧＣ回路７２,Ｉ2Ｃバスデータライン７
３,Ｉ2Ｃバスクロックライン７４および局部発振器用Ｄ
Ｃ電源７６と全く同じ構成を有して同様に動作する。
のブロック図である。チューナ信号入力部８１,ＲＦ増
幅器８２,ＡＧＣ用減衰器８３,イメージ信号除去用フィ
ルタ８４,第１ミキサ８５,第１局部発振器８６,ＰＬＬ
回路８７,低域通過フィルタ８８,第１ＩＦ増幅器８９,
ＳＡＷフィルタ９０,ＡＧＣ用増幅器９１,第２ＩＦ増幅
器９２,Ｉ/Ｑ復調器９３,ＱＰＳＫ復調回路９４,８ＰＳ
Ｋ復調回路９５,ＡＧＣ回路９６,Ｉ2Ｃバスデータライ
ン９７,Ｉ2Ｃバスクロックライン９８および局部発振器
用ＤＣ電源１００は、図１に示すディジタルＢＳ/ＣＳ
受信装置におけるチューナ信号入力部５１,ＲＦ増幅器
５２,ＡＧＣ用減衰器５３,イメージ信号除去用フィルタ
５４,第１ミキサ５５,第１局部発振器５６,ＰＬＬ回路
５７,低域通過フィルタ５８,第１ＩＦ増幅器５９,ＳＡ
Ｗフィルタ６０,ＡＧＣ用増幅器６１,第２ＩＦ増幅器６
２,Ｉ/Ｑ復調器６３,ＱＰＳＫ復調回路７０,８ＰＳＫ復
調回路７１,ＡＧＣ回路７２,Ｉ2Ｃバスデータライン７
３,Ｉ2Ｃバスクロックライン７４および局部発振器用Ｄ
Ｃ電源７６と全く同じ構成を有して同様に動作する。
【００４０】本実施の形態においては、復調回路用ＤＣ
電源９９からの電源供給ライン１０１を切替スイッチ１
０２の入力端子に接続している。また、切替スイッチ１
０２の２つの出力端子の一方にはＱＰＳＫ復調回路９４
への電源供給ライン１０３を接続し、他方には８ＰＳＫ
復調回路９５への電源供給ライン１０４を接続してい
る。切替スイッチ１０２は、ピンダイオードあるいはト
ランジスタで構成されてチューナ内に設けられ、ＰＬＬ
回路８７におけるＩ2Ｃバス用のオープンコレクタポー
トからの切替信号によって切り替えられる。
電源９９からの電源供給ライン１０１を切替スイッチ１
０２の入力端子に接続している。また、切替スイッチ１
０２の２つの出力端子の一方にはＱＰＳＫ復調回路９４
への電源供給ライン１０３を接続し、他方には８ＰＳＫ
復調回路９５への電源供給ライン１０４を接続してい
る。切替スイッチ１０２は、ピンダイオードあるいはト
ランジスタで構成されてチューナ内に設けられ、ＰＬＬ
回路８７におけるＩ2Ｃバス用のオープンコレクタポー
トからの切替信号によって切り替えられる。
【００４１】上記構成において、ディジタルＣＳ放送受
信時には、Ｉ2Ｃバスデータライン９７から与えられる
データに基づいて、切替スイッチ１０２が電源供給ライ
ン１０３側に切り替えられてＱＰＳＫ復調回路９４に電
力が供給される。そして、ＱＰＳＫ復調回路９４が動作
してＱＰＳＫ復調データが出力される。一方、ディジタ
ルＢＳ放送受信時には、Ｉ2Ｃバスデータライン９７か
ら与えられるデータに基づいて、切替スイッチ１０２が
電源供給ライン１０４側に切り替えられて８ＰＳＫ復調
回路９５に電力が供給される。そして、８ＰＳＫ復調回
路９５が動作して８ＰＳＫ復調データが出力される。
信時には、Ｉ2Ｃバスデータライン９７から与えられる
データに基づいて、切替スイッチ１０２が電源供給ライ
ン１０３側に切り替えられてＱＰＳＫ復調回路９４に電
力が供給される。そして、ＱＰＳＫ復調回路９４が動作
してＱＰＳＫ復調データが出力される。一方、ディジタ
ルＢＳ放送受信時には、Ｉ2Ｃバスデータライン９７か
ら与えられるデータに基づいて、切替スイッチ１０２が
電源供給ライン１０４側に切り替えられて８ＰＳＫ復調
回路９５に電力が供給される。そして、８ＰＳＫ復調回
路９５が動作して８ＰＳＫ復調データが出力される。
【００４２】すなわち、本実施の形態によれば、ディジ
タルＣＳ放送受信時にはＱＰＳＫ復調回路９４のみに電
力が供給される一方、ディジタルＢＳ放送受信時には８
ＰＳＫ復調回路９５のみに電力が供給される。したがっ
て、動作しないＰＳＫ復調回路に電力が供給されること
がなく消費電力を節約できる。
タルＣＳ放送受信時にはＱＰＳＫ復調回路９４のみに電
力が供給される一方、ディジタルＢＳ放送受信時には８
ＰＳＫ復調回路９５のみに電力が供給される。したがっ
て、動作しないＰＳＫ復調回路に電力が供給されること
がなく消費電力を節約できる。
【００４３】上記第１実施の形態におけるディジタルＢ
Ｓ/ＣＳ受信装置では、ＱＰＳＫ復調回路７０からのＱ
ＰＳＫ復調データと８ＰＳＫ復調回路７１からの８ＰＳ
Ｋ復調データとの２つのＰＳＫ復調データを、別々の経
路によって後段に出力するようにしている。したがっ
て、ＱＰＳＫ復調回路７０にはＱＰＳＫ復調データを処
理するデータ処理回路を接続する一方、８ＰＳＫ復調回
路７１には８ＰＳＫ復調データを処理するデータ処理回
路を接続する必要があり、本ディジタルＢＳ/ＣＳ受信
装置の後段側には２つのデータ処理回路が必要になる。
Ｓ/ＣＳ受信装置では、ＱＰＳＫ復調回路７０からのＱ
ＰＳＫ復調データと８ＰＳＫ復調回路７１からの８ＰＳ
Ｋ復調データとの２つのＰＳＫ復調データを、別々の経
路によって後段に出力するようにしている。したがっ
て、ＱＰＳＫ復調回路７０にはＱＰＳＫ復調データを処
理するデータ処理回路を接続する一方、８ＰＳＫ復調回
路７１には８ＰＳＫ復調データを処理するデータ処理回
路を接続する必要があり、本ディジタルＢＳ/ＣＳ受信
装置の後段側には２つのデータ処理回路が必要になる。
【００４４】そこで、第３実施の形態におけるディジタ
ルＢＳ/ＣＳ受信装置では、ＱＰＳＫ復調回路および８
ＰＳＫ復調回路からの２つのＰＳＫ復調データを一つの
経路で出力するようにして、後段側のデータ処理回路の
単一化を図るのである。
ルＢＳ/ＣＳ受信装置では、ＱＰＳＫ復調回路および８
ＰＳＫ復調回路からの２つのＰＳＫ復調データを一つの
経路で出力するようにして、後段側のデータ処理回路の
単一化を図るのである。
【００４５】図３は、本ディジタルＢＳ/ＣＳ受信装置
のブロック図である。チューナ信号入力部〜第２ＩＦ増
幅器で構成されるフロントエンド部１１１は、図１に示
すディジタルＢＳ/ＣＳ受信装置におけるチューナ信号
入力部５１〜第２ＩＦ増幅器６２で構成されるフロント
エンド部と全く同じ構成を有して同様に動作する。さら
に、Ｉ/Ｑ復調器１１２,ＱＰＳＫ復調回路１１３および
８ＰＳＫ復調回路１１４は、図１に示すディジタルＢＳ
/ＣＳ受信装置におけるＩ/Ｑ復調器６３,ＱＰＳＫ復調
回路７０および８ＰＳＫ復調回路７１と全く同じ構成を
有して同様に動作する。
のブロック図である。チューナ信号入力部〜第２ＩＦ増
幅器で構成されるフロントエンド部１１１は、図１に示
すディジタルＢＳ/ＣＳ受信装置におけるチューナ信号
入力部５１〜第２ＩＦ増幅器６２で構成されるフロント
エンド部と全く同じ構成を有して同様に動作する。さら
に、Ｉ/Ｑ復調器１１２,ＱＰＳＫ復調回路１１３および
８ＰＳＫ復調回路１１４は、図１に示すディジタルＢＳ
/ＣＳ受信装置におけるＩ/Ｑ復調器６３,ＱＰＳＫ復調
回路７０および８ＰＳＫ復調回路７１と全く同じ構成を
有して同様に動作する。
【００４６】本実施の形態においては、ＱＰＳＫ復調回
路１１３の出力端子を切替スイッチ１１５の２つの入力
端子の一方に接続し、他方には８ＰＳＫ復調回路１１４
の出力端子を接続している。また、切替スイッチ１１５
の出力端子には、後段へのＰＳＫ復調データ供給ライン
１１６を接続している。切替スイッチ１１５は、ピンダ
イオードあるいはトランジスタで構成されてチューナ内
に設けられ、ＰＬＬ回路１１７におけるＩ2Ｃバス用の
オープンコレクタポートからの切替信号によって切り替
えられる。尚、１１８はＩ2Ｃバスデータラインであ
り、１１９はＩ2Ｃバスクロックラインである。
路１１３の出力端子を切替スイッチ１１５の２つの入力
端子の一方に接続し、他方には８ＰＳＫ復調回路１１４
の出力端子を接続している。また、切替スイッチ１１５
の出力端子には、後段へのＰＳＫ復調データ供給ライン
１１６を接続している。切替スイッチ１１５は、ピンダ
イオードあるいはトランジスタで構成されてチューナ内
に設けられ、ＰＬＬ回路１１７におけるＩ2Ｃバス用の
オープンコレクタポートからの切替信号によって切り替
えられる。尚、１１８はＩ2Ｃバスデータラインであ
り、１１９はＩ2Ｃバスクロックラインである。
【００４７】上記構成において、ディジタルＣＳ放送受
信時には、Ｉ2Ｃバスデータライン１１８から与えられ
るデータに基づいて、切替スイッチ１１５がＱＰＳＫ復
調回路１１３側に切り替えられてＱＰＳＫ復調データが
ＰＳＫ復調データ供給ライン１１６に出力される。一
方、ディジタルＢＳ放送受信時には、Ｉ2Ｃバスデータ
ライン１１８から与えられるデータに基づいて、切替ス
イッチ１１５が８ＰＳＫ復調回路１１４側に切り替えら
れて８ＰＳＫ復調データがＰＳＫ復調データ供給ライン
１１６に出力される。
信時には、Ｉ2Ｃバスデータライン１１８から与えられ
るデータに基づいて、切替スイッチ１１５がＱＰＳＫ復
調回路１１３側に切り替えられてＱＰＳＫ復調データが
ＰＳＫ復調データ供給ライン１１６に出力される。一
方、ディジタルＢＳ放送受信時には、Ｉ2Ｃバスデータ
ライン１１８から与えられるデータに基づいて、切替ス
イッチ１１５が８ＰＳＫ復調回路１１４側に切り替えら
れて８ＰＳＫ復調データがＰＳＫ復調データ供給ライン
１１６に出力される。
【００４８】すなわち、本実施の形態によれば、本ディ
ジタルＢＳ/ＣＳ受信装置からは、ただ１系統のＰＳＫ
復調データ供給ライン１１６でＰＳＫ復調データが送出
されるようになっている。したがって、後段側のＱＰＳ
Ｋ復調データ用のデータ処理回路と８ＰＳＫ復調データ
用のデータ処理回路を一つにまとめて簡略化でき、延い
てはディジタルＢＳ/ＣＳ放送受信装置全体を簡単に安
価にできる。
ジタルＢＳ/ＣＳ受信装置からは、ただ１系統のＰＳＫ
復調データ供給ライン１１６でＰＳＫ復調データが送出
されるようになっている。したがって、後段側のＱＰＳ
Ｋ復調データ用のデータ処理回路と８ＰＳＫ復調データ
用のデータ処理回路を一つにまとめて簡略化でき、延い
てはディジタルＢＳ/ＣＳ放送受信装置全体を簡単に安
価にできる。
【００４９】上記第１実施の形態におけるディジタルＢ
Ｓ/ＣＳ受信装置では、Ｉ/Ｑ復調器６３からのＩ/Ｑ信
号をＱＰＳＫ復調回路７０と８ＰＳＫ復調回路７１との
両ＰＳＫ復調回路に常時出力するようにしている。した
がって、ディジタルＣＳ放送受信時に、８ＰＳＫ復調回
路７１からノイズ等の悪影響が発生する場合がある。ま
た、ディジタルＢＳ放送受信時に、ＱＰＳＫ復調回路７
０からノイズ等の悪影響が発生する場合がある。そのた
めに、ノイズ対策等が必要になる。
Ｓ/ＣＳ受信装置では、Ｉ/Ｑ復調器６３からのＩ/Ｑ信
号をＱＰＳＫ復調回路７０と８ＰＳＫ復調回路７１との
両ＰＳＫ復調回路に常時出力するようにしている。した
がって、ディジタルＣＳ放送受信時に、８ＰＳＫ復調回
路７１からノイズ等の悪影響が発生する場合がある。ま
た、ディジタルＢＳ放送受信時に、ＱＰＳＫ復調回路７
０からノイズ等の悪影響が発生する場合がある。そのた
めに、ノイズ対策等が必要になる。
【００５０】そこで、第４実施の形態におけるディジタ
ルＢＳ/ＣＳ受信装置では、ＱＰＳＫ復調回路あるいは
８ＰＳＫ復調回路のうち動作させる側のＰＳＫ復調回路
のみにＩ/Ｑ信号を供給するのである。
ルＢＳ/ＣＳ受信装置では、ＱＰＳＫ復調回路あるいは
８ＰＳＫ復調回路のうち動作させる側のＰＳＫ復調回路
のみにＩ/Ｑ信号を供給するのである。
【００５１】図４は、本ディジタルＢＳ/ＣＳ受信装置
のブロック図である。入力されたＲＦ信号をＩＦ信号に
変換するフロントエンド部１２１は、図１に示すディジ
タルＢＳ/ＣＳ受信装置の上記フロントエンド部と全く
同じ構成を有して同様に動作する。さらに、Ｉ/Ｑ復調
器１２２,ＱＰＳＫ復調回路１２３および８ＰＳＫ復調
回路１２４は、図１に示すディジタルＢＳ/ＣＳ受信装
置におけるＩ/Ｑ復調器６３,ＱＰＳＫ復調回路７０およ
び８ＰＳＫ復調回路７１と全く同じ構成を有して同様に
動作する。
のブロック図である。入力されたＲＦ信号をＩＦ信号に
変換するフロントエンド部１２１は、図１に示すディジ
タルＢＳ/ＣＳ受信装置の上記フロントエンド部と全く
同じ構成を有して同様に動作する。さらに、Ｉ/Ｑ復調
器１２２,ＱＰＳＫ復調回路１２３および８ＰＳＫ復調
回路１２４は、図１に示すディジタルＢＳ/ＣＳ受信装
置におけるＩ/Ｑ復調器６３,ＱＰＳＫ復調回路７０およ
び８ＰＳＫ復調回路７１と全く同じ構成を有して同様に
動作する。
【００５２】本実施の形態においては、上記Ｉ/Ｑ復調
器１２２のベースバンドアンプ１２５の出力端子を切替
スイッチ１２７の入力端子に接続する。また、切替スイ
ッチ１２７の２つの出力端子の一方にはＱＰＳＫ復調回
路１２３のＩ信号入力端子を接続し、他方には８ＰＳＫ
復調回路１２４のＩ信号入力端子を接続している。同様
に、Ｉ/Ｑ復調器１２２のベースバンドアンプ１２６の
出力端子を切替スイッチ１２８の入力端子に接続する。
また、切替スイッチ１２８の２つの出力端子の一方には
ＱＰＳＫ復調回路１２３のＱ信号入力端子を接続し、他
方には８ＰＳＫ復調回路１２４のＱ信号入力端子を接続
している。切替スイッチ１２７,１２８は、ピンダイオ
ードあるいはトランジスタで構成されてチューナ内に設
けられ、ＰＬＬ回路１２９におけるＩ2Ｃバス用のオー
プンコレクタポートからの切替信号によって切り替えら
れる。尚、１３０はＩ2Ｃバスデータラインであり、１
３１はＩ2Ｃバスクロックラインである。
器１２２のベースバンドアンプ１２５の出力端子を切替
スイッチ１２７の入力端子に接続する。また、切替スイ
ッチ１２７の２つの出力端子の一方にはＱＰＳＫ復調回
路１２３のＩ信号入力端子を接続し、他方には８ＰＳＫ
復調回路１２４のＩ信号入力端子を接続している。同様
に、Ｉ/Ｑ復調器１２２のベースバンドアンプ１２６の
出力端子を切替スイッチ１２８の入力端子に接続する。
また、切替スイッチ１２８の２つの出力端子の一方には
ＱＰＳＫ復調回路１２３のＱ信号入力端子を接続し、他
方には８ＰＳＫ復調回路１２４のＱ信号入力端子を接続
している。切替スイッチ１２７,１２８は、ピンダイオ
ードあるいはトランジスタで構成されてチューナ内に設
けられ、ＰＬＬ回路１２９におけるＩ2Ｃバス用のオー
プンコレクタポートからの切替信号によって切り替えら
れる。尚、１３０はＩ2Ｃバスデータラインであり、１
３１はＩ2Ｃバスクロックラインである。
【００５３】上記構成において、ディジタルＣＳ放送受
信時には、Ｉ2Ｃバスデータライン１３０から与えられ
るデータに基づいて、切替スイッチ１２７,１２８がＱ
ＰＳＫ復調回路１２３側に切り替えられてＱＰＳＫ復調
回路１２３にのみＩ/Ｑ信号が入力される。一方、ディ
ジタルＢＳ放送受信時には、Ｉ2Ｃバスデータライン１
３０から与えられるデータに基づいて、切替スイッチ１
２７,１２８が８ＰＳＫ復調回路１２４側に切り替えら
れて８ＰＳＫ復調回路１２４にのみＩ/Ｑ信号が入力さ
れる。
信時には、Ｉ2Ｃバスデータライン１３０から与えられ
るデータに基づいて、切替スイッチ１２７,１２８がＱ
ＰＳＫ復調回路１２３側に切り替えられてＱＰＳＫ復調
回路１２３にのみＩ/Ｑ信号が入力される。一方、ディ
ジタルＢＳ放送受信時には、Ｉ2Ｃバスデータライン１
３０から与えられるデータに基づいて、切替スイッチ１
２７,１２８が８ＰＳＫ復調回路１２４側に切り替えら
れて８ＰＳＫ復調回路１２４にのみＩ/Ｑ信号が入力さ
れる。
【００５４】すなわち、本実施の形態によれば、ディジ
タルＣＳ放送受信時には、８ＰＳＫ復調回路１２４にＩ
/Ｑ信号が入力されないので上記悪影響は生じない。ま
た、ディジタルＢＳ放送受信時には、ＱＰＳＫ復調回路
１２３にＩ/Ｑ信号が入力されないので上記悪影響は生
じない。したがって、この発明によれば、使用していな
いＰＳＫ復調回路による悪影響(ノイズ等)を防止でき
る。その結果、上記悪影響の対策が必要なくなり、ディ
ジタルＢＳ/ＣＳ受信装置を安価にできる。
タルＣＳ放送受信時には、８ＰＳＫ復調回路１２４にＩ
/Ｑ信号が入力されないので上記悪影響は生じない。ま
た、ディジタルＢＳ放送受信時には、ＱＰＳＫ復調回路
１２３にＩ/Ｑ信号が入力されないので上記悪影響は生
じない。したがって、この発明によれば、使用していな
いＰＳＫ復調回路による悪影響(ノイズ等)を防止でき
る。その結果、上記悪影響の対策が必要なくなり、ディ
ジタルＢＳ/ＣＳ受信装置を安価にできる。
【００５５】上記第１実施の形態におけるディジタルＢ
Ｓ/ＣＳ受信装置では、Ｉ2Ｃバスデータライン７３から
のデータとＩ2Ｃバスクロックライン７４からのクロッ
ク信号とを、ＱＰＳＫ復調回路７０と８ＰＳＫ復調回路
７１との両ＰＳＫ復調回路に常時入力するようにしてい
る。したがって、この場合にも、使用していないＰＳＫ
復調回路から悪影響(ノイズ等)が発生する場合があり、
そのための対策が必要になる。
Ｓ/ＣＳ受信装置では、Ｉ2Ｃバスデータライン７３から
のデータとＩ2Ｃバスクロックライン７４からのクロッ
ク信号とを、ＱＰＳＫ復調回路７０と８ＰＳＫ復調回路
７１との両ＰＳＫ復調回路に常時入力するようにしてい
る。したがって、この場合にも、使用していないＰＳＫ
復調回路から悪影響(ノイズ等)が発生する場合があり、
そのための対策が必要になる。
【００５６】そこで、第５実施の形態におけるディジタ
ルＢＳ/ＣＳ受信装置では、ＱＰＳＫ復調回路あるいは
８ＰＳＫ復調回路のうち動作させる側のＰＳＫ復調回路
のみに、Ｉ2ＣバスデータラインからのデータとＩ2Ｃバ
スクロックラインからのクロック信号とを入力するので
ある。
ルＢＳ/ＣＳ受信装置では、ＱＰＳＫ復調回路あるいは
８ＰＳＫ復調回路のうち動作させる側のＰＳＫ復調回路
のみに、Ｉ2ＣバスデータラインからのデータとＩ2Ｃバ
スクロックラインからのクロック信号とを入力するので
ある。
【００５７】図５は、本ディジタルＢＳ/ＣＳ受信装置
のブロック図である。入力されたＲＦ信号をＩＦ信号に
変換するフロントエンド部１４１は、図１に示すディジ
タルＢＳ/ＣＳ受信装置の上記フロントエンド部と全く
同じ構成を有して同様に動作する。さらに、Ｉ/Ｑ復調
器１４２,ＱＰＳＫ復調回路１４３および８ＰＳＫ復調
回路１４４は、図１に示すディジタルＢＳ/ＣＳ受信装
置におけるＩ/Ｑ復調器６３,ＱＰＳＫ復調回路７０およ
び８ＰＳＫ復調回路７１と全く同じ構成を有して同様に
動作する。
のブロック図である。入力されたＲＦ信号をＩＦ信号に
変換するフロントエンド部１４１は、図１に示すディジ
タルＢＳ/ＣＳ受信装置の上記フロントエンド部と全く
同じ構成を有して同様に動作する。さらに、Ｉ/Ｑ復調
器１４２,ＱＰＳＫ復調回路１４３および８ＰＳＫ復調
回路１４４は、図１に示すディジタルＢＳ/ＣＳ受信装
置におけるＩ/Ｑ復調器６３,ＱＰＳＫ復調回路７０およ
び８ＰＳＫ復調回路７１と全く同じ構成を有して同様に
動作する。
【００５８】本実施の形態においては、切替スイッチ１
４５の入力端子にはＩ2Ｃバスデータライン１４７を接
続する。また、切替スイッチ１４５の２つの出力端子の
一方にはＱＰＳＫ復調回路１４３の制御データ入力端子
を接続し、他方には８ＰＳＫ復調回路１４４の制御デー
タ入力端子を接続している。同様に、切替スイッチ１４
６の入力端子にはＩ2Ｃバスクロックライン１４８を接
続する。また、切替スイッチ１４６の２つの出力端子の
一方にはＱＰＳＫ復調回路１４３のクロック入力端子を
接続し、他方には８ＰＳＫ復調回路１４４のクロック入
力端子を接続している。切替スイッチ１４５,１４６
は、ピンダイオードあるいはトランジスタで構成されて
チューナ内に設けられ、ＰＬＬ回路１４９におけるＩ2
Ｃバス用のオープンコレクタポートからの切替信号によ
って切り替えられる。
４５の入力端子にはＩ2Ｃバスデータライン１４７を接
続する。また、切替スイッチ１４５の２つの出力端子の
一方にはＱＰＳＫ復調回路１４３の制御データ入力端子
を接続し、他方には８ＰＳＫ復調回路１４４の制御デー
タ入力端子を接続している。同様に、切替スイッチ１４
６の入力端子にはＩ2Ｃバスクロックライン１４８を接
続する。また、切替スイッチ１４６の２つの出力端子の
一方にはＱＰＳＫ復調回路１４３のクロック入力端子を
接続し、他方には８ＰＳＫ復調回路１４４のクロック入
力端子を接続している。切替スイッチ１４５,１４６
は、ピンダイオードあるいはトランジスタで構成されて
チューナ内に設けられ、ＰＬＬ回路１４９におけるＩ2
Ｃバス用のオープンコレクタポートからの切替信号によ
って切り替えられる。
【００５９】上記構成において、ディジタルＣＳ放送受
信時には、Ｉ2Ｃバスデータライン１４７から与えられ
るデータに基づいて、切替スイッチ１４５,１４６がＱ
ＰＳＫ復調回路１４３側に切り替えられてＱＰＳＫ復調
回路１４３にのみ制御データおよびクロックとが入力さ
れる。一方、ディジタルＢＳ放送受信時には、Ｉ2Ｃバ
スデータライン１４７から与えられるデータに基づい
て、切替スイッチ１４５,１４６が８ＰＳＫ復調回路１
４４側に切り替えられて８ＰＳＫ復調回路１４４にのみ
制御データおよびクロックが入力される。
信時には、Ｉ2Ｃバスデータライン１４７から与えられ
るデータに基づいて、切替スイッチ１４５,１４６がＱ
ＰＳＫ復調回路１４３側に切り替えられてＱＰＳＫ復調
回路１４３にのみ制御データおよびクロックとが入力さ
れる。一方、ディジタルＢＳ放送受信時には、Ｉ2Ｃバ
スデータライン１４７から与えられるデータに基づい
て、切替スイッチ１４５,１４６が８ＰＳＫ復調回路１
４４側に切り替えられて８ＰＳＫ復調回路１４４にのみ
制御データおよびクロックが入力される。
【００６０】すなわち、本実施の形態によれば、ディジ
タルＣＳ放送受信時にはＱＰＳＫ復調回路１４３のみが
制御・駆動される一方、ディジタルＢＳ放送受信時には
８ＰＳＫ復調回路１４４のみが制御・駆動される。した
がって、この発明によれば、使用していないＰＳＫ復調
回路による悪影響(ノイズ等)を防止できる。そのため
に、例えばノイズ対策を講ずる必要がなく、ディジタル
ＢＳ/ＣＳ受信装置を安価にできる。
タルＣＳ放送受信時にはＱＰＳＫ復調回路１４３のみが
制御・駆動される一方、ディジタルＢＳ放送受信時には
８ＰＳＫ復調回路１４４のみが制御・駆動される。した
がって、この発明によれば、使用していないＰＳＫ復調
回路による悪影響(ノイズ等)を防止できる。そのため
に、例えばノイズ対策を講ずる必要がなく、ディジタル
ＢＳ/ＣＳ受信装置を安価にできる。
【００６１】上記第１実施の形態におけるディジタルＢ
Ｓ/ＣＳ受信装置では、ＱＰＳＫ復調回路７０からの制
御信号と８ＰＳＫ復調回路７１からの制御信号との両制
御信号をＡＧＣ回路７２に常時入力するようにしてい
る。したがって、使用していないＰＳＫ復調回路からの
ノイズ等の悪影響によってＡＧＣ回路７２が誤動作する
場合がある。そのために、両ＰＳＫ復調回路７０,７１
側あるいはＡＧＣ回路７２側に上記悪影響の対策を講ず
る必要がある。
Ｓ/ＣＳ受信装置では、ＱＰＳＫ復調回路７０からの制
御信号と８ＰＳＫ復調回路７１からの制御信号との両制
御信号をＡＧＣ回路７２に常時入力するようにしてい
る。したがって、使用していないＰＳＫ復調回路からの
ノイズ等の悪影響によってＡＧＣ回路７２が誤動作する
場合がある。そのために、両ＰＳＫ復調回路７０,７１
側あるいはＡＧＣ回路７２側に上記悪影響の対策を講ず
る必要がある。
【００６２】そこで、第６実施の形態におけるディジタ
ルＢＳ/ＣＳ受信装置では、ＱＰＳＫ復調回路あるいは
８ＰＳＫ復調回路のうち動作させる側のＰＳＫ復調回路
からの制御信号のみをＡＧＣ回路に入力するのである。
ルＢＳ/ＣＳ受信装置では、ＱＰＳＫ復調回路あるいは
８ＰＳＫ復調回路のうち動作させる側のＰＳＫ復調回路
からの制御信号のみをＡＧＣ回路に入力するのである。
【００６３】図６は、本ディジタルＢＳ/ＣＳ受信装置
のブロック図である。入力されたＲＦ信号をＩＦ信号に
変換するフロントエンド部１５１は、図１に示すディジ
タルＢＳ/ＣＳ受信装置の上記フロントエンド部と全く
同じ構成を有して同様に動作する。さらに、Ｉ/Ｑ復調
器１５２,ＱＰＳＫ復調回路１５３および８ＰＳＫ復調
回路１５４は、図１に示すディジタルＢＳ/ＣＳ受信装
置におけるＩ/Ｑ復調器６３,ＱＰＳＫ復調回路７０およ
び８ＰＳＫ復調回路７１と全く同じ構成を有して同様に
動作する。
のブロック図である。入力されたＲＦ信号をＩＦ信号に
変換するフロントエンド部１５１は、図１に示すディジ
タルＢＳ/ＣＳ受信装置の上記フロントエンド部と全く
同じ構成を有して同様に動作する。さらに、Ｉ/Ｑ復調
器１５２,ＱＰＳＫ復調回路１５３および８ＰＳＫ復調
回路１５４は、図１に示すディジタルＢＳ/ＣＳ受信装
置におけるＩ/Ｑ復調器６３,ＱＰＳＫ復調回路７０およ
び８ＰＳＫ復調回路７１と全く同じ構成を有して同様に
動作する。
【００６４】本実施の形態においては、切替スイッチ１
５５の２つの入力端子の一方にはＱＰＳＫ復調回路１５
３の制御信号出力端子を接続し、他方には８ＰＳＫ復調
回路１５４の制御信号出力端子を接続する。また、切替
スイッチ１５５の出力端子にはＡＧＣ回路１５６の制御
信号入力端子を接続している。そして、切替スイッチ１
５５は、ピンダイオードあるいはトランジスタで構成さ
れてチューナ内に設けられ、ＰＬＬ回路１５７における
Ｉ2Ｃバス用のオープンコレクタポートからの切替信号
によって切り替えられる。尚、１５９は、Ｉ2Ｃバスク
ロックラインである。
５５の２つの入力端子の一方にはＱＰＳＫ復調回路１５
３の制御信号出力端子を接続し、他方には８ＰＳＫ復調
回路１５４の制御信号出力端子を接続する。また、切替
スイッチ１５５の出力端子にはＡＧＣ回路１５６の制御
信号入力端子を接続している。そして、切替スイッチ１
５５は、ピンダイオードあるいはトランジスタで構成さ
れてチューナ内に設けられ、ＰＬＬ回路１５７における
Ｉ2Ｃバス用のオープンコレクタポートからの切替信号
によって切り替えられる。尚、１５９は、Ｉ2Ｃバスク
ロックラインである。
【００６５】上記構成において、ディジタルＣＳ放送受
信時には、Ｉ2Ｃバスデータライン１５８から与えられ
るデータに基づいて、切替スイッチ１５５がＱＰＳＫ復
調回路１５３側に切り替えられてＱＰＳＫ復調回路１５
３からの制御信号のみがＡＧＣ回路１５６に入力され
る。一方、ディジタルＢＳ放送受信時には、Ｉ2Ｃバス
データライン１５８から与えられるデータに基づいて、
切替スイッチ１５５が８ＰＳＫ復調回路１５４側に切り
替えられて８ＰＳＫ復調回路１５４からの制御信号のみ
がＡＧＣ回路１５６に入力される。
信時には、Ｉ2Ｃバスデータライン１５８から与えられ
るデータに基づいて、切替スイッチ１５５がＱＰＳＫ復
調回路１５３側に切り替えられてＱＰＳＫ復調回路１５
３からの制御信号のみがＡＧＣ回路１５６に入力され
る。一方、ディジタルＢＳ放送受信時には、Ｉ2Ｃバス
データライン１５８から与えられるデータに基づいて、
切替スイッチ１５５が８ＰＳＫ復調回路１５４側に切り
替えられて８ＰＳＫ復調回路１５４からの制御信号のみ
がＡＧＣ回路１５６に入力される。
【００６６】すなわち、本実施の形態によれば、ディジ
タルＣＳ放送受信時には、ＡＧＣ回路１５６と８ＰＳＫ
復調回路１５４との間が遮断される。一方、ディジタル
ＢＳ放送受信時には、ＡＧＣ回路１５６とＱＰＳＫ復調
回路１５３との間が遮断される。したがって、非使用の
ＰＳＫ復調回路からの悪影響(ノイズ等)に起因するＡＧ
Ｃ回路１５６の誤動作を防止でき、上記悪影響の対策費
を削減できる。
タルＣＳ放送受信時には、ＡＧＣ回路１５６と８ＰＳＫ
復調回路１５４との間が遮断される。一方、ディジタル
ＢＳ放送受信時には、ＡＧＣ回路１５６とＱＰＳＫ復調
回路１５３との間が遮断される。したがって、非使用の
ＰＳＫ復調回路からの悪影響(ノイズ等)に起因するＡＧ
Ｃ回路１５６の誤動作を防止でき、上記悪影響の対策費
を削減できる。
【００６７】図７は、第７実施の形態におけるディジタ
ルＢＳ/ＣＳ受信装置のブロック図である。入力された
ＲＦ信号をＩＦ信号に変換するフロントエンド部１６１
は、図１に示すディジタルＢＳ/ＣＳ受信装置の上記フ
ロントエンド部と全く同じ構成を有して同様に動作す
る。さらに、Ｉ/Ｑ復調器１６２,ＱＰＳＫ復調回路１６
３および８ＰＳＫ復調回路１６４は、図１に示すディジ
タルＢＳ/ＣＳ受信装置におけるＩ/Ｑ復調器６３,ＱＰ
ＳＫ復調回路７０および８ＰＳＫ復調回路７１と全く同
じ構成を有して同様に動作する。
ルＢＳ/ＣＳ受信装置のブロック図である。入力された
ＲＦ信号をＩＦ信号に変換するフロントエンド部１６１
は、図１に示すディジタルＢＳ/ＣＳ受信装置の上記フ
ロントエンド部と全く同じ構成を有して同様に動作す
る。さらに、Ｉ/Ｑ復調器１６２,ＱＰＳＫ復調回路１６
３および８ＰＳＫ復調回路１６４は、図１に示すディジ
タルＢＳ/ＣＳ受信装置におけるＩ/Ｑ復調器６３,ＱＰ
ＳＫ復調回路７０および８ＰＳＫ復調回路７１と全く同
じ構成を有して同様に動作する。
【００６８】本実施の形態においては、チューナ信号入
力部１６５の出力側にＲＦ信号分配出力部１６６を接続
している。この構成によれば、チューナ信号入力部１６
５に入力されたＲＦ信号は、ＲＦ信号分配出力部１６６
側へも出力される。したがって、ＲＦ信号分配出力部１
６６にアナログ衛星放送受信機等の他の受信装置を接続
することによって、ＦＭ(frequensy modulation)変調さ
れたアナログ衛星放送等の他の放送も受信可能な衛星放
送受信システムの構築が可能となる。尚、１６７はＩ2
Ｃバスデータラインであり、１６８はＩ2Ｃバスクロッ
クラインである。
力部１６５の出力側にＲＦ信号分配出力部１６６を接続
している。この構成によれば、チューナ信号入力部１６
５に入力されたＲＦ信号は、ＲＦ信号分配出力部１６６
側へも出力される。したがって、ＲＦ信号分配出力部１
６６にアナログ衛星放送受信機等の他の受信装置を接続
することによって、ＦＭ(frequensy modulation)変調さ
れたアナログ衛星放送等の他の放送も受信可能な衛星放
送受信システムの構築が可能となる。尚、１６７はＩ2
Ｃバスデータラインであり、１６８はＩ2Ｃバスクロッ
クラインである。
【００６９】尚、上記各実施の形態は、夫々単独で実行
しても良いが、適宜組み合わることによって夫々の相乗
効果が期待できる。
しても良いが、適宜組み合わることによって夫々の相乗
効果が期待できる。
【００７０】
【発明の効果】以上より明らかなように、請求項１に係
る発明のディジタルＢＳ/ＣＳ受信装置は、単一のフロ
ントエンド部によってＲＦ信号をＩＦ信号に変換し、単
一のＩ/Ｑ復調器によって上記ＩＦ信号をＩ/Ｑ復調し、
得られたＩ/Ｑ信号をＱＰＳＫ復調回路によってＱＰＳ
Ｋ復調する一方、８ＰＳＫ復調回路で８ＰＳＫ復調する
ので、従来のディジタルＢＳ/ＣＳ受信用の衛星放送受
信機におけるＱＰＳＫ復調回路および８ＰＳＫ復調回路
の何れか一方用のフロントエンド部およびＩ/Ｑ復調器
を省略できる。したがって、小型で安価なディジタルＢ
Ｓ/ＣＳ受信装置を提供できる。さらに、ディジタルＢ
Ｓ放送受信回路およびディジタルＣＳ放送受信回路にお
ける上記フロントエンド部とＩ/Ｑ復調器とを共通化す
ることによって、資源の有効利用を図ることができる。
る発明のディジタルＢＳ/ＣＳ受信装置は、単一のフロ
ントエンド部によってＲＦ信号をＩＦ信号に変換し、単
一のＩ/Ｑ復調器によって上記ＩＦ信号をＩ/Ｑ復調し、
得られたＩ/Ｑ信号をＱＰＳＫ復調回路によってＱＰＳ
Ｋ復調する一方、８ＰＳＫ復調回路で８ＰＳＫ復調する
ので、従来のディジタルＢＳ/ＣＳ受信用の衛星放送受
信機におけるＱＰＳＫ復調回路および８ＰＳＫ復調回路
の何れか一方用のフロントエンド部およびＩ/Ｑ復調器
を省略できる。したがって、小型で安価なディジタルＢ
Ｓ/ＣＳ受信装置を提供できる。さらに、ディジタルＢ
Ｓ放送受信回路およびディジタルＣＳ放送受信回路にお
ける上記フロントエンド部とＩ/Ｑ復調器とを共通化す
ることによって、資源の有効利用を図ることができる。
【００７１】さらに、外部からの制御データに基づい
て、制御情報ラインからの制御情報をＱＰＳＫ復調回路
および８ＰＳＫ復調回路の何れか一方に切り替え送出す
る切替スイッチを有するので、ディジタルＣＳ放送受信
時にはＱＰＳＫ復調回路のみを制御・駆動する一方、デ
ィジタルＢＳ放送受信時には８ＰＳＫ復調回路のみを制
御・駆動することが可能となる。したがって、非使用側
のＰＳＫ復調回路を非動作状態にでき、上記非動作側の
ＰＳＫ復調回路からの悪影響 ( ノイズ等 ) を防止できる。
すなわち、この発明によれば、上記悪影響の対策が不要
となり、高性能なディジタルＢＳ / ＣＳ受信装置を安価
に提供できる。
て、制御情報ラインからの制御情報をＱＰＳＫ復調回路
および８ＰＳＫ復調回路の何れか一方に切り替え送出す
る切替スイッチを有するので、ディジタルＣＳ放送受信
時にはＱＰＳＫ復調回路のみを制御・駆動する一方、デ
ィジタルＢＳ放送受信時には８ＰＳＫ復調回路のみを制
御・駆動することが可能となる。したがって、非使用側
のＰＳＫ復調回路を非動作状態にでき、上記非動作側の
ＰＳＫ復調回路からの悪影響 ( ノイズ等 ) を防止できる。
すなわち、この発明によれば、上記悪影響の対策が不要
となり、高性能なディジタルＢＳ / ＣＳ受信装置を安価
に提供できる。
【００７２】また、請求項２に係る発明のディジタルＢ
Ｓ/ＣＳ受信装置は、上記ＱＰＳＫ復調回路および８Ｐ
ＳＫ復調回路の何れか一方からの制御信号を受けて、上
記制御信号に応じて上記Ｉ/Ｑ復調器の入力レベルを制
御する単一のＡＧＣ回路を有するので、従来の衛星放送
受信用チューナにおけるＱＰＳＫ復調回路および８ＰＳ
Ｋ復調回路の何れか一方用のＡＧＣ回路を省略して、更
なるコストおよびスケールの低下と資源の有効利用とを
図ることができる。
Ｓ/ＣＳ受信装置は、上記ＱＰＳＫ復調回路および８Ｐ
ＳＫ復調回路の何れか一方からの制御信号を受けて、上
記制御信号に応じて上記Ｉ/Ｑ復調器の入力レベルを制
御する単一のＡＧＣ回路を有するので、従来の衛星放送
受信用チューナにおけるＱＰＳＫ復調回路および８ＰＳ
Ｋ復調回路の何れか一方用のＡＧＣ回路を省略して、更
なるコストおよびスケールの低下と資源の有効利用とを
図ることができる。
【００７３】また、請求項３に係る発明のディジタルＢ
Ｓ/ＣＳ受信装置は、外部からの制御データに基づい
て、上記ＱＰＳＫ復調回路および８ＰＳＫ復調回路の何
れか一方からの制御信号を上記単一のＡＧＣ回路に切り
替え送出する切替スイッチを有するので、ディジタルＣ
Ｓ放送受信時には上記ＡＧＣ回路と８ＰＳＫ復調回路と
の間を遮断する一方、ディジタルＢＳ放送受信時には上
記ＡＧＣ回路とＱＰＳＫ復調回路との間を遮断すること
が可能となる。したがって、非使用側のＰＳＫ復調回路
から上記ＡＧＣ回路へのノイズ等の悪影響を防止でき
る。すなわち、この発明によれば、上記ＡＧＣ回路の誤
動作を防止し、上記悪影響の対策ための費用を削減でき
る。
Ｓ/ＣＳ受信装置は、外部からの制御データに基づい
て、上記ＱＰＳＫ復調回路および８ＰＳＫ復調回路の何
れか一方からの制御信号を上記単一のＡＧＣ回路に切り
替え送出する切替スイッチを有するので、ディジタルＣ
Ｓ放送受信時には上記ＡＧＣ回路と８ＰＳＫ復調回路と
の間を遮断する一方、ディジタルＢＳ放送受信時には上
記ＡＧＣ回路とＱＰＳＫ復調回路との間を遮断すること
が可能となる。したがって、非使用側のＰＳＫ復調回路
から上記ＡＧＣ回路へのノイズ等の悪影響を防止でき
る。すなわち、この発明によれば、上記ＡＧＣ回路の誤
動作を防止し、上記悪影響の対策ための費用を削減でき
る。
【００７４】また、請求項４に係る発明のディジタルＢ
Ｓ/ＣＳ受信装置は、外部からの制御データに基づい
て、電源からの電力を上記ＱＰＳＫ復調回路および８Ｐ
ＳＫ復調回路の何れか一方に切り替え供給する切替スイ
ッチを有するので、上記両ＰＳＫ復調回路のうち動作す
るＰＳＫ復調回路のみに電力を供給して消費電力を節約
できる。
Ｓ/ＣＳ受信装置は、外部からの制御データに基づい
て、電源からの電力を上記ＱＰＳＫ復調回路および８Ｐ
ＳＫ復調回路の何れか一方に切り替え供給する切替スイ
ッチを有するので、上記両ＰＳＫ復調回路のうち動作す
るＰＳＫ復調回路のみに電力を供給して消費電力を節約
できる。
【００７５】また、請求項５に係る発明のディジタルＢ
Ｓ/ＣＳ受信装置は、外部からの制御データに基づい
て、ＱＰＳＫ復調データおよび８ＰＳＫ復調データの何
れか一方を後段へのデータ送出ラインに切り替え送出す
る切替スイッチを有するので、ディジタルＢＳ放送受信
時またはディジタルＣＳ放送受信時に拘わらず唯１系統
のデータ送出ラインでＰＳＫ復調データを後段に送出で
きる。したがって、後段側のＱＰＳＫ復調データ用のデ
ータ処理回路と８ＰＳＫ復調データ用のデータ処理回路
を一つにまとめて簡略化できる。すなわち、この発明に
よれば、ディジタルＢＳ/ＣＳ放送受信装置全体を簡単
に且つ安価にできる。
Ｓ/ＣＳ受信装置は、外部からの制御データに基づい
て、ＱＰＳＫ復調データおよび８ＰＳＫ復調データの何
れか一方を後段へのデータ送出ラインに切り替え送出す
る切替スイッチを有するので、ディジタルＢＳ放送受信
時またはディジタルＣＳ放送受信時に拘わらず唯１系統
のデータ送出ラインでＰＳＫ復調データを後段に送出で
きる。したがって、後段側のＱＰＳＫ復調データ用のデ
ータ処理回路と８ＰＳＫ復調データ用のデータ処理回路
を一つにまとめて簡略化できる。すなわち、この発明に
よれば、ディジタルＢＳ/ＣＳ放送受信装置全体を簡単
に且つ安価にできる。
【００７６】また、請求項６に係る発明のディジタルＢ
Ｓ/ＣＳ受信装置は、外部からの制御データに基づい
て、上記Ｉ/Ｑ復調器からのＱ信号を上記ＱＰＳＫ復調
回路および８ＰＳＫ復調回路の何れか一方に切り替え送
出する第１切替スイッチと、上記外部からの制御データ
に基づいて、上記Ｉ/Ｑ復調器からのＩ信号を上記ＱＰ
ＳＫ復調回路および８ＰＳＫ復調回路の上記一方に切り
替え送出する第２切替スイッチを有するので、ディジタ
ルＣＳ放送受信時には上記ＱＰＳＫ復調回路のみにＩ/
Ｑ信号を入力する一方、ディジタルＢＳ放送受信時には
上記８ＰＳＫ復調回路のみにＩ/Ｑ信号を入力すること
が可能となる。したがって、非使用側のＰＳＫ復調回路
と上記Ｉ/Ｑ復調器との間を遮断でき、上記非使用側の
ＰＳＫ復調回路による悪影響(ノイズ等)を防止できる。
すなわち、この発明によれば、上記悪影響の対策が不要
となり、高性能なディジタルＢＳ/ＣＳ受信装置を安価
に提供できる。
Ｓ/ＣＳ受信装置は、外部からの制御データに基づい
て、上記Ｉ/Ｑ復調器からのＱ信号を上記ＱＰＳＫ復調
回路および８ＰＳＫ復調回路の何れか一方に切り替え送
出する第１切替スイッチと、上記外部からの制御データ
に基づいて、上記Ｉ/Ｑ復調器からのＩ信号を上記ＱＰ
ＳＫ復調回路および８ＰＳＫ復調回路の上記一方に切り
替え送出する第２切替スイッチを有するので、ディジタ
ルＣＳ放送受信時には上記ＱＰＳＫ復調回路のみにＩ/
Ｑ信号を入力する一方、ディジタルＢＳ放送受信時には
上記８ＰＳＫ復調回路のみにＩ/Ｑ信号を入力すること
が可能となる。したがって、非使用側のＰＳＫ復調回路
と上記Ｉ/Ｑ復調器との間を遮断でき、上記非使用側の
ＰＳＫ復調回路による悪影響(ノイズ等)を防止できる。
すなわち、この発明によれば、上記悪影響の対策が不要
となり、高性能なディジタルＢＳ/ＣＳ受信装置を安価
に提供できる。
【００７７】また、請求項７に係る発明のディジタルＢ
Ｓ/ＣＳ受信装置は、ＲＦ信号入力部に入力されたＲＦ
信号を分配して出力するＲＦ信号分配出力部を有するの
で、上記ＲＦ信号分配出力部にアナログ衛星放送受信機
等の他の受信装置を接続することによって、アナログ衛
星放送等の他の衛星放送も受信可能な衛星放送受信シス
テムの構築が可能となる。
Ｓ/ＣＳ受信装置は、ＲＦ信号入力部に入力されたＲＦ
信号を分配して出力するＲＦ信号分配出力部を有するの
で、上記ＲＦ信号分配出力部にアナログ衛星放送受信機
等の他の受信装置を接続することによって、アナログ衛
星放送等の他の衛星放送も受信可能な衛星放送受信シス
テムの構築が可能となる。
【図１】この発明のディジタルＢＳ/ＣＳ受信装置にお
けるブロック図である。
けるブロック図である。
【図２】図１とは異なるディジタルＢＳ/ＣＳ受信装置
のブロック図である。
のブロック図である。
【図３】図１及び図２とは異なるディジタルＢＳ/ＣＳ
受信装置のブロック図である。
受信装置のブロック図である。
【図４】図１〜図３とは異なるディジタルＢＳ/ＣＳ受
信装置のブロック図である。
信装置のブロック図である。
【図５】図１〜図４とは異なるディジタルＢＳ/ＣＳ受
信装置のブロック図である。
信装置のブロック図である。
【図６】図１〜図５とは異なるディジタルＢＳ/ＣＳ受
信装置のブロック図である。
信装置のブロック図である。
【図７】図１〜図６とは異なるディジタルＢＳ/ＣＳ受
信装置のブロック図である。
信装置のブロック図である。
【図８】従来の２台の衛星放送受信用チューナを搭載し
た衛星放送受信機のブロック図である。
た衛星放送受信機のブロック図である。
５１,８１,１６５…チューナ信号入力部、５３,８３…
ＡＧＣ用減衰器、 ５５,８５…第１ミキサ、５
６,８６…局部発振器、５７,８７,１１７,１２９,１４
９,１５７…ＰＬＬ回路、６１,９１…ＡＧＣ用増幅器、
６３,９３,１１２,１２２,１４２,１５２,１６２…Ｉ/
Ｑ復調器、７０,９４,１１３,１２３,１４３,１５３,１
６３…ＱＰＳＫ復調回路、７１,９５,１１４,１２４,１
４４,１５４,１６４…８ＰＳＫ復調回路、７２,９６,１
５６…ＡＧＣ回路、７３,９７,１１８,１３０,１４７,
１５８,１６７…Ｉ2Ｃバスデータライン、７５,９９…
復調回路用ＤＣ電源、１０２,１１５,１２７,１２８,１
４５,１４６,１５５…切替スイッチ、１１１,１２１,１
４１,１５１,１６１…フロントエンド部、１１６…ＰＳ
Ｋ復調データ供給ライン、１６６…ＲＦ信号分配出力
部。
ＡＧＣ用減衰器、 ５５,８５…第１ミキサ、５
６,８６…局部発振器、５７,８７,１１７,１２９,１４
９,１５７…ＰＬＬ回路、６１,９１…ＡＧＣ用増幅器、
６３,９３,１１２,１２２,１４２,１５２,１６２…Ｉ/
Ｑ復調器、７０,９４,１１３,１２３,１４３,１５３,１
６３…ＱＰＳＫ復調回路、７１,９５,１１４,１２４,１
４４,１５４,１６４…８ＰＳＫ復調回路、７２,９６,１
５６…ＡＧＣ回路、７３,９７,１１８,１３０,１４７,
１５８,１６７…Ｉ2Ｃバスデータライン、７５,９９…
復調回路用ＤＣ電源、１０２,１１５,１２７,１２８,１
４５,１４６,１５５…切替スイッチ、１１１,１２１,１
４１,１５１,１６１…フロントエンド部、１１６…ＰＳ
Ｋ復調データ供給ライン、１６６…ＲＦ信号分配出力
部。
Claims (7)
- 【請求項１】 ＲＦ信号をＩＦ信号に変換する単一のフ
ロントエンド部と、上記フロントエンド部からのＩＦ信
号を受けてＩ/Ｑ復調する単一のＩ/Ｑ復調器と、上記Ｉ
/Ｑ復調器からのＩ信号とＱ信号とを受けてＱＰＳＫ復
調を行うＱＰＳＫ復調回路と、上記Ｉ/Ｑ復調器からの
Ｉ信号とＱ信号とを受けて８ＰＳＫ復調を行う８ＰＳＫ
復調回路を有するディジタルＢＳ / ＣＳ受信装置におい
て、 上記ＱＰＳＫ復調回路および８ＰＳＫ復調回路の動作を
制御するための制御情報用の制御情報ラインと、 上記制御情報ラインと上記ＱＰＳＫ復調回路の制御情報
入力端子と上記８ＰＳＫ復調回路の制御情報入力端子と
に接続されると共に、外部からの制御データに基づい
て、上記制御情報をＱＰＳＫ復調回路および８ＰＳＫ復
調回路の何れか一方に切り替え送出する切替スイッチ を
備えことを特徴とするディジタルＢＳ/ＣＳ受信装置。 - 【請求項２】 請求項１に記載のディジタルＢＳ/ＣＳ
受信装置において、 上記ＱＰＳＫ復調回路および８ＰＳＫ復調回路の何れか
一方からの制御信号を受けて、上記制御信号に応じて上
記Ｉ/Ｑ復調器の入力レベルを制御する単一のＡＧＣ回
路を有して、上記ＱＰＳＫ復調回路および８ＰＳＫ復調
回路のうち上記一方の入力レベルを最適に制御するＡＧ
Ｃループを備えたことを特徴とするディジタルＢＳ/Ｃ
Ｓ受信装置。 - 【請求項３】 請求項２に記載のディジタルＢＳ/ＣＳ
受信装置において、 上記ＡＧＣループに介設されると共に、外部からの制御
データに基づいて上記ＱＰＳＫ復調回路の制御信号出力
端子と上記８ＰＳＫ復調回路の制御信号出力端子とに切
り替え接続されて、上記ＱＰＳＫ復調回路および８ＰＳ
Ｋ復調回路の何れか一方から受けた制御信号を上記ＡＧ
Ｃ回路に送出する切替スイッチを備えことを特徴とする
ディジタルＢＳ/ＣＳ受信装置。 - 【請求項４】 請求項１に記載のディジタルＢＳ/ＣＳ
受信装置において、 上記ＱＰＳＫ復調回路および８ＰＳＫ復調回路に電力を
供給する電源と、 上記電源とＱＰＳＫ復調回路の電源端子と８ＰＳＫ復調
回路の電源端子とに接続されると共に、外部からの制御
データに基づいて、上記電源からの電力を上記ＱＰＳＫ
復調回路および８ＰＳＫ復調回路の何れか一方に切り替
え供給する切替スイッチを備えことを特徴とするディジ
タルＢＳ/ＣＳ受信装置。 - 【請求項５】 請求項１に記載のディジタルＢＳ/ＣＳ
受信装置において、 上記ＱＰＳＫ復調回路からのＱＰＳＫ復調データおよび
８ＰＳＫ復調回路からの８ＰＳＫ復調データを後段に送
出するためのデータ送出ラインと、 上記データ送出ラインとＱＰＳＫ復調回路の出力端子と
８ＰＳＫ復調回路の出力端子とに接続されると共に、外
部からの制御データに基づいて、上記ＱＰＳＫ復調デー
タおよび８ＰＳＫ復調データの何れか一方を上記データ
送出ラインに切り替え送出する切替スイッチを備えこと
を特徴とするディジタルＢＳ/ＣＳ受信装置。 - 【請求項６】 請求項１に記載のディジタルＢＳ/ＣＳ
受信装置において、 上記Ｉ/Ｑ復調器のＱ信号出力端子と上記ＱＰＳＫ復調
回路のＱ信号入力端子と上記８ＰＳＫ復調回路のＱ信号
入力端子とに接続されると共に、外部からの制御データ
に基づいて、上記Ｑ信号を上記ＱＰＳＫ復調回路および
８ＰＳＫ復調回路の何れか一方に切り替え送出する第１
切替スイッチと、 上記Ｉ/Ｑ復調器のＩ信号出力端子と上記ＱＰＳＫ復調
回路のＩ信号入力端子と上記８ＰＳＫ復調回路のＩ信号
入力端子とに接続されると共に、外部からの制御データ
に基づいて、上記Ｉ信号を上記ＱＰＳＫ復調回路および
８ＰＳＫ復調回路の上記一方に切り替え送出する第２切
替スイッチを備えことを特徴とするディジタルＢＳ/Ｃ
Ｓ受信装置。 - 【請求項７】 請求項１に記載のディジタルＢＳ/ＣＳ
受信装置において、上記フロントエンド部へのＲＦ信号が入力されるＲＦ信
号入力部と、 上記ＲＦ信号入力部に接続されて、入力されたＲＦ信号
を分配して出力するＲＦ信号分配出力部 を備えたことを
特徴とするディジタルＢＳ/ＣＳ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07028398A JP3505382B2 (ja) | 1998-03-19 | 1998-03-19 | ディジタルｂｓ／ｃｓ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07028398A JP3505382B2 (ja) | 1998-03-19 | 1998-03-19 | ディジタルｂｓ／ｃｓ受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11275161A JPH11275161A (ja) | 1999-10-08 |
| JP3505382B2 true JP3505382B2 (ja) | 2004-03-08 |
Family
ID=13427014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07028398A Expired - Fee Related JP3505382B2 (ja) | 1998-03-19 | 1998-03-19 | ディジタルｂｓ／ｃｓ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3505382B2 (ja) |
-
1998
- 1998-03-19 JP JP07028398A patent/JP3505382B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11275161A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3364098B2 (ja) | 衛星放送チューナ | |
| EP1408618A1 (en) | Radio signal receiving apparatus and demodulating circuit | |
| US20090195693A1 (en) | Composite tuner capable of preventing mutual interference between terrestrial broadcast and satellite broadcast | |
| US6934523B2 (en) | Tuner | |
| JP2002050977A (ja) | 受信回路および受信用集積回路 | |
| JP3505382B2 (ja) | ディジタルｂｓ／ｃｓ受信装置 | |
| JP3589886B2 (ja) | 放送受信機 | |
| JP3824868B2 (ja) | デジタル放送受信用チューナ | |
| JPH08130490A (ja) | 共用化受信装置 | |
| JP3502263B2 (ja) | デジタル放送受信用チューナ | |
| JP3504847B2 (ja) | 衛星放送受信用ｄｂｓチューナ | |
| JP2003218716A (ja) | 受信装置、受信装置の制御方法、受信装置の制御プログラム、ならびに、これを記録したコンピュータ読み取り可能な記録媒体 | |
| US20040037375A1 (en) | Radio frequency tuner | |
| KR100254880B1 (ko) | 디지털 아날로그방송공용 수신용 튜너 | |
| JP2000217102A (ja) | 衛星放送受信用チュ―ナ | |
| JPH10242883A (ja) | 衛星放送チューナ | |
| JP2001024721A (ja) | 共用化受信装置 | |
| JP3327115B2 (ja) | 高周波送受信装置 | |
| JPH1056359A (ja) | デジタル放送受信チューナ | |
| EP0757483A2 (en) | Digital I-Q converter circuit | |
| JP2003188749A (ja) | Ｉ／ｑコンバータｉｃ及び衛星放送受信用ｄｂｓチューナ | |
| JP2002135668A (ja) | ディジタル放送受信装置 | |
| JP2001119634A (ja) | 衛星放送受信装置 | |
| JPH11177456A (ja) | デジタル・アナログ共用チューナ | |
| JPH11177455A (ja) | デジタル・アナログ共用チューナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |