JPH11177455A - デジタル・アナログ共用チューナ - Google Patents
デジタル・アナログ共用チューナInfo
- Publication number
- JPH11177455A JPH11177455A JP34353097A JP34353097A JPH11177455A JP H11177455 A JPH11177455 A JP H11177455A JP 34353097 A JP34353097 A JP 34353097A JP 34353097 A JP34353097 A JP 34353097A JP H11177455 A JPH11177455 A JP H11177455A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- analog
- unit
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ダウンコンバート部の局部発振器の局部発振
周波数の精度を高めさらに、ダウンコンバート部から発
生する不要輻射を抑制し、アナログ放送受信時のダウン
コンバート部の動作によるＮＴＳＣ復調の際の悪影響を
除く。 【解決手段】 デジタル放送及びアナログ放送の双方を
受信するデジタル・アナログ共用チューナにおいて、信
号入力端子１２、入力信号をＩＦ信号に変換する周波数
変換部２、受信信号の種類（アナログ／デジタル）によ
りＩＦ信号の伝送先を切り換え又は分配する切換え分配
部５０、ＩＦ信号を更にダウンコンバートするダウンコ
ンバート部４０、Ｌｏｗ ＩＦ信号の出力端子３８、及
びＩＦ信号の出力端子３９を含み、各構成要素は、電磁
シールの作用を為す１つの筐体１内に収納され、且つ、
筐体内の構成要素からの制御信号により、前記切換え分
配部の動作、およびダウンコンバート部の動作を制御す
る。
周波数の精度を高めさらに、ダウンコンバート部から発
生する不要輻射を抑制し、アナログ放送受信時のダウン
コンバート部の動作によるＮＴＳＣ復調の際の悪影響を
除く。 【解決手段】 デジタル放送及びアナログ放送の双方を
受信するデジタル・アナログ共用チューナにおいて、信
号入力端子１２、入力信号をＩＦ信号に変換する周波数
変換部２、受信信号の種類（アナログ／デジタル）によ
りＩＦ信号の伝送先を切り換え又は分配する切換え分配
部５０、ＩＦ信号を更にダウンコンバートするダウンコ
ンバート部４０、Ｌｏｗ ＩＦ信号の出力端子３８、及
びＩＦ信号の出力端子３９を含み、各構成要素は、電磁
シールの作用を為す１つの筐体１内に収納され、且つ、
筐体内の構成要素からの制御信号により、前記切換え分
配部の動作、およびダウンコンバート部の動作を制御す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル変調され
たテレビジョン信号とアナログ変調されたテレビジョン
信号とを、選択的に受信するためのデジタル・アナログ
共用チューナに関する。
たテレビジョン信号とアナログ変調されたテレビジョン
信号とを、選択的に受信するためのデジタル・アナログ
共用チューナに関する。
【０００２】
【従来の技術】現在、放送のデジタル化が進行し、アナ
ログ／デジタルの双方の放送を受信できる受信機の開発
が進められている。その中で、アメリカ合衆国等では、
地上波のデジタル変調方式として、８ＶＳＢ（８ Ｖｅ
ｓｔｉｇｉａｌ ｓｉｄｅｂａｎｄ）が採用されてい
る。８ＶＳＢは、従来のアナログ放送（ＮＴＳＣ）と、
同じＣＨ帯域幅を持つため、従来のフロントエンドがほ
ぼそのまま利用することが可能となっている。
ログ／デジタルの双方の放送を受信できる受信機の開発
が進められている。その中で、アメリカ合衆国等では、
地上波のデジタル変調方式として、８ＶＳＢ（８ Ｖｅ
ｓｔｉｇｉａｌ ｓｉｄｅｂａｎｄ）が採用されてい
る。８ＶＳＢは、従来のアナログ放送（ＮＴＳＣ）と、
同じＣＨ帯域幅を持つため、従来のフロントエンドがほ
ぼそのまま利用することが可能となっている。
【０００３】従来例のデジタル・アナログ共用チューナ
のフロントエンドシステム（フロントエンド〜復調回
路）の一例を図５に示す。図５は、ダブルコンバージョ
ン方式を採用したデジタル・アナログ共用フロントエン
ドシステム（フロントエンド〜復調回路）であり、周波
数変換部６０、スイッチ部６１、ダウンコンバート部６
２、Ａ／Ｄ変換部６３、ＶＳＢ復調部６４、ＮＴＳＣ復
調部６５からなる。そして、信号入力端子７５、周波数
変換部６０、及びＩＦ出力端子９０迄を、従来例では、
「デジタル・アナログ共用チューナ」と呼んでいた。
のフロントエンドシステム（フロントエンド〜復調回
路）の一例を図５に示す。図５は、ダブルコンバージョ
ン方式を採用したデジタル・アナログ共用フロントエン
ドシステム（フロントエンド〜復調回路）であり、周波
数変換部６０、スイッチ部６１、ダウンコンバート部６
２、Ａ／Ｄ変換部６３、ＶＳＢ復調部６４、ＮＴＳＣ復
調部６５からなる。そして、信号入力端子７５、周波数
変換部６０、及びＩＦ出力端子９０迄を、従来例では、
「デジタル・アナログ共用チューナ」と呼んでいた。
【０００４】周波数変換部６０は、更に、第１変換部６
６、第２変換部６７に分けることができる。第１変換部
６６は、ＲＦ増幅器６８、第１混合器（ミキサー）６
９、バンドパスフィルター（ＢＰＦ、Ｂａｎｄ Ｐａｓ
ｓ Ｆｉｌｔｅｒ）７０、第１ＩＦ増幅器７１、バンド
パスフィルター７２、第１局部発振器７３、第１ＰＬＬ
回路７４、から構成されている。
６、第２変換部６７に分けることができる。第１変換部
６６は、ＲＦ増幅器６８、第１混合器（ミキサー）６
９、バンドパスフィルター（ＢＰＦ、Ｂａｎｄ Ｐａｓ
ｓ Ｆｉｌｔｅｒ）７０、第１ＩＦ増幅器７１、バンド
パスフィルター７２、第１局部発振器７３、第１ＰＬＬ
回路７４、から構成されている。
【０００５】信号入力端子７５からの入力信号は、先
ず、ＲＦ増幅器６８で広帯域増幅される。次に、その出
力と第１ＰＬＬ制御データ７６は端子７７を介して、第
１ＰＬＬ回路７４に加えられ、第１ＰＬＬ回路７４から
の信号により第１局部発振器７３で１ｓｔ Ｌｏｃａｌ
信号を作る。第１ＰＬＬ回路７４で作られた１ｓｔ Ｌ
ｏｃａｌ信号を第１局部発振器７３に加え、第１混合器
（ミキサー）６９で掛け合わせることにより、１ｓｔ
ＩＦ信号にアップコンバートする。１ｓｔ ＩＦ信号を
バンドパスフィルター７０で帯域制限をかけた後、第１
ＩＦ増幅器７１で増幅、バンドパスフィルター７２で帯
域制限をかけ、出力する。
ず、ＲＦ増幅器６８で広帯域増幅される。次に、その出
力と第１ＰＬＬ制御データ７６は端子７７を介して、第
１ＰＬＬ回路７４に加えられ、第１ＰＬＬ回路７４から
の信号により第１局部発振器７３で１ｓｔ Ｌｏｃａｌ
信号を作る。第１ＰＬＬ回路７４で作られた１ｓｔ Ｌ
ｏｃａｌ信号を第１局部発振器７３に加え、第１混合器
（ミキサー）６９で掛け合わせることにより、１ｓｔ
ＩＦ信号にアップコンバートする。１ｓｔ ＩＦ信号を
バンドパスフィルター７０で帯域制限をかけた後、第１
ＩＦ増幅器７１で増幅、バンドパスフィルター７２で帯
域制限をかけ、出力する。
【０００６】第２変換部６７は、第２混合器（ミキサ
ー）７８、第２ＩＦ増幅器７９、バンドパスフィルター
（ＢＰＦ、Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）８０、
第２局部発振器８１、第２ＰＬＬ回路８２、から構成さ
れている。第２ＰＬＬ制御データ８３は端子８４を介し
て、第２ＰＬＬ回路８２に加えられ、第２ＰＬＬ回路８
２からの信号により第２局部発振器８１で２ｎｄ Ｌｏ
ｃａｌ信号を作る。次に第１変換部６６のバンドパスフ
ィルター７２からの出力と２ｎｄ Ｌｏｃａｌ信号とを
第２混合器（ミキサー）７８で掛け合わせることによ
り、２ｎｄ ＩＦ信号にダウンコンバートする。２ｎｄ
ＩＦ信号をＲＦ増幅器７９で広帯域増幅し、バンドパ
スフィルター８０で帯域制限をかけた後、出力する。
ー）７８、第２ＩＦ増幅器７９、バンドパスフィルター
（ＢＰＦ、Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）８０、
第２局部発振器８１、第２ＰＬＬ回路８２、から構成さ
れている。第２ＰＬＬ制御データ８３は端子８４を介し
て、第２ＰＬＬ回路８２に加えられ、第２ＰＬＬ回路８
２からの信号により第２局部発振器８１で２ｎｄ Ｌｏ
ｃａｌ信号を作る。次に第１変換部６６のバンドパスフ
ィルター７２からの出力と２ｎｄ Ｌｏｃａｌ信号とを
第２混合器（ミキサー）７８で掛け合わせることによ
り、２ｎｄ ＩＦ信号にダウンコンバートする。２ｎｄ
ＩＦ信号をＲＦ増幅器７９で広帯域増幅し、バンドパ
スフィルター８０で帯域制限をかけた後、出力する。
【０００７】スイッチ部６１では、受信信号の種類（ア
ナログ／デジタル）に応じて、外部からの制御信号８５
に基づき、ＩＦ信号の伝送先を切り換えている。
ナログ／デジタル）に応じて、外部からの制御信号８５
に基づき、ＩＦ信号の伝送先を切り換えている。
【０００８】ダウンコンバート部６２は、バンドパスフ
ィルター（ＢＰＦ）８６、デジタル用ＩＦ増幅器８７、
ダウンコンバート用混合器（ミキサー）８８、ダウンコ
ンバート用局部発振器８９、から構成されている。ここ
では、先ず、バンドパスフィルター（ＢＰＦ）８６でデ
ジタル復調に必要な帯域制限を行い、デジタル用ＩＦ増
幅器８７で増幅した後、ダウンコンバート用局部発振器
８９で作られた信号とダウンコンバート用混合器８８で
掛け合わせることにより、ダウンコンバートする。そし
てこれを、Ｌｏｗ ＩＦ信号として出力している。
ィルター（ＢＰＦ）８６、デジタル用ＩＦ増幅器８７、
ダウンコンバート用混合器（ミキサー）８８、ダウンコ
ンバート用局部発振器８９、から構成されている。ここ
では、先ず、バンドパスフィルター（ＢＰＦ）８６でデ
ジタル復調に必要な帯域制限を行い、デジタル用ＩＦ増
幅器８７で増幅した後、ダウンコンバート用局部発振器
８９で作られた信号とダウンコンバート用混合器８８で
掛け合わせることにより、ダウンコンバートする。そし
てこれを、Ｌｏｗ ＩＦ信号として出力している。
【０００９】Ａ／Ｄ変換部６３では、ダウンコンバート
部４０からのＬｏｗ ＩＦ信号をデジタル信号に変換す
る。
部４０からのＬｏｗ ＩＦ信号をデジタル信号に変換す
る。
【００１０】ＶＳＢ（Ｖｅｓｔｉｇｉａｌ ｓｉｄｅｂ
ａｎｄ）復調部６４では、Ａ／Ｄ変換部４１からのデジ
タル信号のＶＳＢ復調を行い、トランスポートストリー
ム信号を出力する。
ａｎｄ）復調部６４では、Ａ／Ｄ変換部４１からのデジ
タル信号のＶＳＢ復調を行い、トランスポートストリー
ム信号を出力する。
【００１１】ＮＴＳＣ復調部６５では、スイッチ部６１
からのＩＦ信号を受け、ＮＴＳＣ復調を行う。
からのＩＦ信号を受け、ＮＴＳＣ復調を行う。
【００１２】従来例のフロントエンドシステムでは、周
波数変換部６０を、入力端子７５、ＩＦ出力端子９０を
有する１つの筐体９１内に収め、デジタル・アナログ共
用チューナとし、他の回路は、同一基板上に配置されて
いた。
波数変換部６０を、入力端子７５、ＩＦ出力端子９０を
有する１つの筐体９１内に収め、デジタル・アナログ共
用チューナとし、他の回路は、同一基板上に配置されて
いた。
【００１３】さらに、従来例のデジタル・アナログ共用
チューナのフロントエンドシステムでは、デジタル／ア
ナログの切り換えを行う際の制御信号には、ダウンコン
バート部６２迄の従来例のデジタル・アナログ共用チュ
ーナ系と、Ａ／Ｄ変換部６３以降のデジタル処理系と
で、共に共通の制御信号８５を用いていた。
チューナのフロントエンドシステムでは、デジタル／ア
ナログの切り換えを行う際の制御信号には、ダウンコン
バート部６２迄の従来例のデジタル・アナログ共用チュ
ーナ系と、Ａ／Ｄ変換部６３以降のデジタル処理系と
で、共に共通の制御信号８５を用いていた。
【００１４】
【発明が解決しようとする課題】しかしながら、従来例
のデジタル・アナログ共用チューナにおいては次のよう
な問題点があった。
のデジタル・アナログ共用チューナにおいては次のよう
な問題点があった。
【００１５】従来例の技術では、デジタル放送を受信す
る際、ダウンコンバート部、ＶＳＢ復調部及びＡ／Ｄ変
換部が同一基板上配置され、同一の制御信号によって、
制御されていたため、ダウンコンバート部が後段のデジ
タル処理系で発生するノイズの影響を受けやすく、ダウ
ンコンバート部の局部発振部の局部発振周波数の精度等
の特性に悪影響を与えていた。
る際、ダウンコンバート部、ＶＳＢ復調部及びＡ／Ｄ変
換部が同一基板上配置され、同一の制御信号によって、
制御されていたため、ダウンコンバート部が後段のデジ
タル処理系で発生するノイズの影響を受けやすく、ダウ
ンコンバート部の局部発振部の局部発振周波数の精度等
の特性に悪影響を与えていた。
【００１６】さらに、ダウンコンバート部が筐体に覆わ
れていないため、そこから発生する不要輻射が問題とな
っていた。
れていないため、そこから発生する不要輻射が問題とな
っていた。
【００１７】また、アナログ放送受信時に、ダウンコン
バート部が動作しており、ＮＴＳＣ復調の際に妨害とな
り、問題となっていた。本発明は、これらの課題を解決
するために鑑みてなされたものである。
バート部が動作しており、ＮＴＳＣ復調の際に妨害とな
り、問題となっていた。本発明は、これらの課題を解決
するために鑑みてなされたものである。
【００１８】
【課題を解決するための手段】本発明の請求項１記載の
デジタル・アナログ共用チューナは、信号入力端子、入
力信号をＩＦ信号に変換する周波数変換部、受信信号の
種類（アナログ／デジタル）によりＩＦ信号の伝送先を
切り換えまたは分配する切換え分配部、ＩＦ信号を更に
Ｌｏｗ ＩＦ信号にダウンコンバートするダウンコンバ
ート部、ＬｏｗＩＦ信号の出力端子、及び、ＩＦ信号の
出力端子、を含み、前記の各構成要素である信号入力端
子、周波数変換部、切換え分配部、ダウンコンバート
部、Ｌｏｗ ＩＦ信号の出力端子、及び、ＩＦ信号の出
力端子は、電磁シールの作用を為す１つの筐体内に収納
され、且つ、該筐体内の構成要素からの制御信号によ
り、前記切換え分配部の動作、または、およびダウンコ
ンバート部の動作、を制御することを特徴とするもので
ある。
デジタル・アナログ共用チューナは、信号入力端子、入
力信号をＩＦ信号に変換する周波数変換部、受信信号の
種類（アナログ／デジタル）によりＩＦ信号の伝送先を
切り換えまたは分配する切換え分配部、ＩＦ信号を更に
Ｌｏｗ ＩＦ信号にダウンコンバートするダウンコンバ
ート部、ＬｏｗＩＦ信号の出力端子、及び、ＩＦ信号の
出力端子、を含み、前記の各構成要素である信号入力端
子、周波数変換部、切換え分配部、ダウンコンバート
部、Ｌｏｗ ＩＦ信号の出力端子、及び、ＩＦ信号の出
力端子は、電磁シールの作用を為す１つの筐体内に収納
され、且つ、該筐体内の構成要素からの制御信号によ
り、前記切換え分配部の動作、または、およびダウンコ
ンバート部の動作、を制御することを特徴とするもので
ある。
【００１９】また、本発明の請求項２記載のデジタル・
アナログ共用チューナは、前記切換え分配部は、スイッ
チ部により構成されることを特徴とするものである。
アナログ共用チューナは、前記切換え分配部は、スイッ
チ部により構成されることを特徴とするものである。
【００２０】また、本発明の請求項３記載のデジタル・
アナログ共用チューナは、前記切換え分配部の動作、ま
たは、およびダウンコンバート部の動作、を制御するた
めの前記筐体内の構成要素による制御信号に、前記周波
数変換部のＰＬＬ回路の制御電圧を用いることを特徴と
するものである。
アナログ共用チューナは、前記切換え分配部の動作、ま
たは、およびダウンコンバート部の動作、を制御するた
めの前記筐体内の構成要素による制御信号に、前記周波
数変換部のＰＬＬ回路の制御電圧を用いることを特徴と
するものである。
【００２１】また、本発明の請求項４記載のデジタル・
アナログ共用チューナは、アナログ信号受信時、前記ダ
ウンコンバート部の動作の停止を、前記ダウンコンバー
ト部への電源供給の少なくとも一部を停止することによ
り行うことを特徴とするものである。
アナログ共用チューナは、アナログ信号受信時、前記ダ
ウンコンバート部の動作の停止を、前記ダウンコンバー
ト部への電源供給の少なくとも一部を停止することによ
り行うことを特徴とするものである。
【００２２】また、本発明の請求項５記載のデジタル・
アナログ共用チューナは、アナログ信号受信時、前記ダ
ウンコンバート部の動作の停止を、前記ダウンコンバー
ト部の動作停止端子への停止信号の供給により行うこと
を特徴とするものである。
アナログ共用チューナは、アナログ信号受信時、前記ダ
ウンコンバート部の動作の停止を、前記ダウンコンバー
ト部の動作停止端子への停止信号の供給により行うこと
を特徴とするものである。
【００２３】また、本発明の請求項６記載のデジタル・
アナログ共用チューナは、前記切換え分配部は、分配部
により構成されることを特徴とするものである。
アナログ共用チューナは、前記切換え分配部は、分配部
により構成されることを特徴とするものである。
【００２４】また、本発明の請求項７記載のデジタル・
アナログ共用チューナは、アナログ信号受信時、前記ダ
ウンコンバート部の動作の停止を、前記ダウンコンバー
ト部への電源供給の少なくとも一部を停止することによ
り行うことを特徴とするものである。
アナログ共用チューナは、アナログ信号受信時、前記ダ
ウンコンバート部の動作の停止を、前記ダウンコンバー
ト部への電源供給の少なくとも一部を停止することによ
り行うことを特徴とするものである。
【００２５】さらに、本発明の請求項８記載のデジタル
・アナログ共用チューナは、アナログ信号受信時、前記
ダウンコンバート部の動作の停止を、前記ダウンコンバ
ート部の動作停止端子への停止信号の供給により行うこ
とを特徴とするものである。
・アナログ共用チューナは、アナログ信号受信時、前記
ダウンコンバート部の動作の停止を、前記ダウンコンバ
ート部の動作停止端子への停止信号の供給により行うこ
とを特徴とするものである。
【００２６】
【発明の実施の形態】図１乃至図４は本発明の一実施の
形態に関するデジタル・アナログ共用フロントエンドシ
ステム（フロントエンド〜復調回路）を示す回路ブロッ
ク図であり、以下、この本発明の実施の形態について図
面に従って説明する。
形態に関するデジタル・アナログ共用フロントエンドシ
ステム（フロントエンド〜復調回路）を示す回路ブロッ
ク図であり、以下、この本発明の実施の形態について図
面に従って説明する。
【００２７】図１は本発明の一実施の形態に関するデジ
タル・アナログ共用チューナの回路を含むデジタル・ア
ナログ共用フロントエンドシステム（フロントエンド〜
復調回路）を示す回路ブロック図である。図１におい
て、デジタル・アナログ共用フロントエンドシステム
（フロントエンド〜復調回路）は、ダブルコンバージョ
ン方式を採用したものであり、周波数変換部２、受信信
号の種類（アナログ／デジタル）によりＩＦ信号の伝送
先を切り換えまたは分配する切換え分配部５０、ダウン
コンバート部４０、Ａ／Ｄ変換部４１、ＶＳＢ復調部４
２、ＮＴＳＣ復調部４４から構成される。
タル・アナログ共用チューナの回路を含むデジタル・ア
ナログ共用フロントエンドシステム（フロントエンド〜
復調回路）を示す回路ブロック図である。図１におい
て、デジタル・アナログ共用フロントエンドシステム
（フロントエンド〜復調回路）は、ダブルコンバージョ
ン方式を採用したものであり、周波数変換部２、受信信
号の種類（アナログ／デジタル）によりＩＦ信号の伝送
先を切り換えまたは分配する切換え分配部５０、ダウン
コンバート部４０、Ａ／Ｄ変換部４１、ＶＳＢ復調部４
２、ＮＴＳＣ復調部４４から構成される。
【００２８】また、本発明においては、図１の筐体１で
囲まれた領域の回路、即ち、入力端子１２、周波数変換
部２、切換え分配部５０、ダウンコンバート部４０、Ｌ
ｏｗＩＦ信号の出力端子３８、及びＩＦ出力端子３９、
迄の回路を「デジタル・アナログ共用チューナ」として
定義し、これを用いる。
囲まれた領域の回路、即ち、入力端子１２、周波数変換
部２、切換え分配部５０、ダウンコンバート部４０、Ｌ
ｏｗＩＦ信号の出力端子３８、及びＩＦ出力端子３９、
迄の回路を「デジタル・アナログ共用チューナ」として
定義し、これを用いる。
【００２９】本発明の特徴は、デジタル放送及びアナロ
グ放送の双方を受信するデジタル・アナログ共用チュー
ナであり、信号入力端子１２、入力信号をＩＦ信号に変
換する周波数変換部２、受信信号の種類（アナログ／デ
ジタル）によりＩＦ信号の伝送先を切り換えまたは分配
する切換え分配部５０、ＩＦ信号を更にＬｏｗ ＩＦ信
号にダウンコンバートするダウンコンバート部４０、Ｌ
ｏｗ ＩＦ信号の出力端子３８、及び、ＩＦ信号の出力
端子３９、を含み、前記の各構成要素である信号入力端
子１２、周波数変換部２、切換え分配部５０、ダウンコ
ンバート部４０、Ｌｏｗ ＩＦ信号の出力端子３８、及
び、ＩＦ信号の出力端子３９は、電磁シールの作用を為
す１つの筐体１内に収納され、且つ、該筐体１内の構成
要素からの制御信号により、前記切換え分配部５０の動
作、または、およびダウンコンバート部４０の動作、を
制御することにある。図１では、この筐体１内の構成要
素からの制御信号の一例として、第２ＰＬＬ回路２７か
らの制御電圧２９を用いており、これにより、切換え分
配部５０の動作、または、およびダウンコンバート部４
０の動作、を制御する構成になっている。また、この筐
体１内の構成要素からの制御信号の他の一例として、第
１ＰＬＬ回路２３からの制御電圧を用いることもでき
る。
グ放送の双方を受信するデジタル・アナログ共用チュー
ナであり、信号入力端子１２、入力信号をＩＦ信号に変
換する周波数変換部２、受信信号の種類（アナログ／デ
ジタル）によりＩＦ信号の伝送先を切り換えまたは分配
する切換え分配部５０、ＩＦ信号を更にＬｏｗ ＩＦ信
号にダウンコンバートするダウンコンバート部４０、Ｌ
ｏｗ ＩＦ信号の出力端子３８、及び、ＩＦ信号の出力
端子３９、を含み、前記の各構成要素である信号入力端
子１２、周波数変換部２、切換え分配部５０、ダウンコ
ンバート部４０、Ｌｏｗ ＩＦ信号の出力端子３８、及
び、ＩＦ信号の出力端子３９は、電磁シールの作用を為
す１つの筐体１内に収納され、且つ、該筐体１内の構成
要素からの制御信号により、前記切換え分配部５０の動
作、または、およびダウンコンバート部４０の動作、を
制御することにある。図１では、この筐体１内の構成要
素からの制御信号の一例として、第２ＰＬＬ回路２７か
らの制御電圧２９を用いており、これにより、切換え分
配部５０の動作、または、およびダウンコンバート部４
０の動作、を制御する構成になっている。また、この筐
体１内の構成要素からの制御信号の他の一例として、第
１ＰＬＬ回路２３からの制御電圧を用いることもでき
る。
【００３０】周波数変換部２は、更に、第１変換部３、
第２変換部４に分けることができる。第１変換部３は、
ＲＦ増幅器１３、第１混合器（ミキサー）１４、バンド
パスフィルター（ＢＰＦ、Ｂａｎｄ Ｐａｓｓ Ｆｉｌ
ｔｅｒ）１５、第１ＩＦ増幅器１６、バンドパスフィル
ター１７、第１局部発振器２４、第１ＰＬＬ回路２３、
から構成されている。
第２変換部４に分けることができる。第１変換部３は、
ＲＦ増幅器１３、第１混合器（ミキサー）１４、バンド
パスフィルター（ＢＰＦ、Ｂａｎｄ Ｐａｓｓ Ｆｉｌ
ｔｅｒ）１５、第１ＩＦ増幅器１６、バンドパスフィル
ター１７、第１局部発振器２４、第１ＰＬＬ回路２３、
から構成されている。
【００３１】入力端子１２からの入力信号（例えば、５
００ＭＨｚ）は、先ず、ＲＦ増幅器１３で広帯域増幅さ
れる。次に、その出力と第１ＰＬＬ制御データ２１は端
子２２を介して、第１ＰＬＬ回路２３に加えられ、第１
ＰＬＬ回路２３からの信号により第１局部発振器２４で
１ｓｔ Ｌｏｃａｌ信号を作る。第１ＰＬＬ回路２３で
作られた１ｓｔ Ｌｏｃａｌ信号を第１局部発振器２４
に加え、第１混合器（ミキサー）１４で掛け合わせるこ
とにより、１ｓｔ ＩＦ信号にアップコンバートする。
例えば、１ｓｔ ＩＦ信号は、９４５．７５ＭＨｚであ
る。１ｓｔ ＩＦ信号をバンドパスフィルター１５で帯
域制限をかけた後、第１ＩＦ増幅器１６で増幅、バンド
パスフィルター１７で帯域制限をかけ、出力する。
００ＭＨｚ）は、先ず、ＲＦ増幅器１３で広帯域増幅さ
れる。次に、その出力と第１ＰＬＬ制御データ２１は端
子２２を介して、第１ＰＬＬ回路２３に加えられ、第１
ＰＬＬ回路２３からの信号により第１局部発振器２４で
１ｓｔ Ｌｏｃａｌ信号を作る。第１ＰＬＬ回路２３で
作られた１ｓｔ Ｌｏｃａｌ信号を第１局部発振器２４
に加え、第１混合器（ミキサー）１４で掛け合わせるこ
とにより、１ｓｔ ＩＦ信号にアップコンバートする。
例えば、１ｓｔ ＩＦ信号は、９４５．７５ＭＨｚであ
る。１ｓｔ ＩＦ信号をバンドパスフィルター１５で帯
域制限をかけた後、第１ＩＦ増幅器１６で増幅、バンド
パスフィルター１７で帯域制限をかけ、出力する。
【００３２】第２変換部４は、第２混合器（ミキサー）
１８、第２ＩＦ増幅器１９、バンドパスフィルター（Ｂ
ＰＦ、Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）２０、第２
局部発振器２８、第２ＰＬＬ回路２７、から構成されて
いる。第２ＰＬＬ制御データ２５は端子２６を介して、
第２ＰＬＬ回路２７に加えられ、第２ＰＬＬ回路２７か
らの信号により第２局部発振器２８で２ｎｄ Ｌｏｃａ
ｌ信号を作る。次に第１変換部３のバンドパスフィルタ
ー１７からの出力と２ｎｄ Ｌｏｃａｌ信号とを第２混
合器（ミキサー）１８で掛け合わせることにより、２ｎ
ｄ ＩＦ信号にダウンコンバートする。例えば、２ｎｄ
ＩＦ信号は、４５．７５ＭＨｚである。２ｎｄ ＩＦ
信号をＲＦ増幅器１９で広帯域増幅し、バンドパスフィ
ルター２０で帯域制限をかけた後、出力する。
１８、第２ＩＦ増幅器１９、バンドパスフィルター（Ｂ
ＰＦ、Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）２０、第２
局部発振器２８、第２ＰＬＬ回路２７、から構成されて
いる。第２ＰＬＬ制御データ２５は端子２６を介して、
第２ＰＬＬ回路２７に加えられ、第２ＰＬＬ回路２７か
らの信号により第２局部発振器２８で２ｎｄ Ｌｏｃａ
ｌ信号を作る。次に第１変換部３のバンドパスフィルタ
ー１７からの出力と２ｎｄ Ｌｏｃａｌ信号とを第２混
合器（ミキサー）１８で掛け合わせることにより、２ｎ
ｄ ＩＦ信号にダウンコンバートする。例えば、２ｎｄ
ＩＦ信号は、４５．７５ＭＨｚである。２ｎｄ ＩＦ
信号をＲＦ増幅器１９で広帯域増幅し、バンドパスフィ
ルター２０で帯域制限をかけた後、出力する。
【００３３】受信信号の種類（アナログ／デジタル）に
応じて、ＩＦ信号の伝送先を切り換える切換え分配部５
０は、スイッチ部または、分配部等で構成することがで
きる。スイッチ部を用いる場合は、ＩＦ信号を完全に分
離することができるのに対し、分配部を用いる場合は、
ＩＦ信号をただ単に分配するのみであり、ダウンコンバ
ート部４０の動作の停止との組み合わせにより、ＩＦ信
号の伝送先を切り換えを完全にしている。
応じて、ＩＦ信号の伝送先を切り換える切換え分配部５
０は、スイッチ部または、分配部等で構成することがで
きる。スイッチ部を用いる場合は、ＩＦ信号を完全に分
離することができるのに対し、分配部を用いる場合は、
ＩＦ信号をただ単に分配するのみであり、ダウンコンバ
ート部４０の動作の停止との組み合わせにより、ＩＦ信
号の伝送先を切り換えを完全にしている。
【００３４】また、１ｓｔ ＩＦ信号と２ｎｄ ＩＦ信
号とをそれぞれ、９４５．７５ＭＨｚと４５．７５ＭＨ
ｚに固定した場合の一例として、受信周波数（入力信
号）が５００ＭＨｚの時、１ｓｔ Ｌｏｃａｌ信号は１
４４５．７５ＭＨｚ、１ｓｔＩＦ信号は９４５．７５Ｍ
Ｈｚ、２ｎｄ Ｌｏｃａｌ信号は９００ＭＨｚ、２ｎｄ
ＩＦ信号は４５．７５ＭＨｚ、となる。さらに、受信
周波数（入力信号）が７００ＭＨｚの時、１ｓｔ Ｌｏ
ｃａｌ信号は１６４５．７５ＭＨｚ、１ｓｔＩＦ信号は
９４５．７５ＭＨｚ、２ｎｄ Ｌｏｃａｌ信号は９００
ＭＨｚ、２ｎｄ ＩＦ信号は４５．７５ＭＨｚ、とな
る。
号とをそれぞれ、９４５．７５ＭＨｚと４５．７５ＭＨ
ｚに固定した場合の一例として、受信周波数（入力信
号）が５００ＭＨｚの時、１ｓｔ Ｌｏｃａｌ信号は１
４４５．７５ＭＨｚ、１ｓｔＩＦ信号は９４５．７５Ｍ
Ｈｚ、２ｎｄ Ｌｏｃａｌ信号は９００ＭＨｚ、２ｎｄ
ＩＦ信号は４５．７５ＭＨｚ、となる。さらに、受信
周波数（入力信号）が７００ＭＨｚの時、１ｓｔ Ｌｏ
ｃａｌ信号は１６４５．７５ＭＨｚ、１ｓｔＩＦ信号は
９４５．７５ＭＨｚ、２ｎｄ Ｌｏｃａｌ信号は９００
ＭＨｚ、２ｎｄ ＩＦ信号は４５．７５ＭＨｚ、とな
る。
【００３５】図１では、この筐体１内の構成要素からの
制御信号の一例として、第２ＰＬＬ回路２７からの制御
電圧２９を用いており、これにより、切換え分配部５０
の動作、または、およびダウンコンバート部４０の動
作、を制御する構成になっている。従って、デジタル放
送信号は切換え分配部５０で、端子３２側に接続され、
ダウンコンバート部４０への入力信号となる。一方、ア
ナログ放送信号は切換え分配部５０で、端子３３側に接
続され、端子３９を介して直接、ＮＴＳＣ復調器４４へ
の入力信号となる。
制御信号の一例として、第２ＰＬＬ回路２７からの制御
電圧２９を用いており、これにより、切換え分配部５０
の動作、または、およびダウンコンバート部４０の動
作、を制御する構成になっている。従って、デジタル放
送信号は切換え分配部５０で、端子３２側に接続され、
ダウンコンバート部４０への入力信号となる。一方、ア
ナログ放送信号は切換え分配部５０で、端子３３側に接
続され、端子３９を介して直接、ＮＴＳＣ復調器４４へ
の入力信号となる。
【００３６】ダウンコンバート部４０は、バンドパスフ
ィルター（ＢＰＦ）３４、デジタル用ＩＦ増幅器３５、
ダウンコンバート用混合器（ミキサー）３６、ダウンコ
ンバート用局部発振器３７、から構成されている。ここ
では、先ず、バンドパスフィルター（ＢＰＦ）３４でデ
ジタル復調に必要な帯域制限を行い、デジタル用ＩＦ増
幅器３５で増幅した後、ダウンコンバート用局部発振器
３７で作られた信号とダウンコンバート用混合器３６で
掛け合わせることにより、ダウンコンバートする。そし
てこれを、Ｌｏｗ ＩＦ信号として、Ｌｏｗ ＩＦ信号
の出力端子３８から出力している。
ィルター（ＢＰＦ）３４、デジタル用ＩＦ増幅器３５、
ダウンコンバート用混合器（ミキサー）３６、ダウンコ
ンバート用局部発振器３７、から構成されている。ここ
では、先ず、バンドパスフィルター（ＢＰＦ）３４でデ
ジタル復調に必要な帯域制限を行い、デジタル用ＩＦ増
幅器３５で増幅した後、ダウンコンバート用局部発振器
３７で作られた信号とダウンコンバート用混合器３６で
掛け合わせることにより、ダウンコンバートする。そし
てこれを、Ｌｏｗ ＩＦ信号として、Ｌｏｗ ＩＦ信号
の出力端子３８から出力している。
【００３７】Ａ／Ｄ変換部４１では、ダウンコンバート
部４０からのＬｏｗ ＩＦ信号をデジタル信号に変換す
る。
部４０からのＬｏｗ ＩＦ信号をデジタル信号に変換す
る。
【００３８】ＶＳＢ（Ｖｅｓｔｉｇｉａｌ ｓｉｄｅｂ
ａｎｄ）復調部４２では、Ａ／Ｄ変換部４１からのデジ
タル信号のＶＳＢ復調を行い、図１に示すように、トラ
ンスポートストリーム信号を出力する。ＶＳＢのトラン
スポートストリーム信号の出力とは、ＭＰＥＧ２に則っ
て符号化されたデータ列を指す。デジタル・アナログ共
用チューナでは、ＶＳＢ復調の後、分離部で、各信号毎
に分離され、複号器で複号され、ビデオ信号、オーディ
オ信号等になる。この処理部は一般に、ＭＰＥＧ処理部
と呼ばれている。
ａｎｄ）復調部４２では、Ａ／Ｄ変換部４１からのデジ
タル信号のＶＳＢ復調を行い、図１に示すように、トラ
ンスポートストリーム信号を出力する。ＶＳＢのトラン
スポートストリーム信号の出力とは、ＭＰＥＧ２に則っ
て符号化されたデータ列を指す。デジタル・アナログ共
用チューナでは、ＶＳＢ復調の後、分離部で、各信号毎
に分離され、複号器で複号され、ビデオ信号、オーディ
オ信号等になる。この処理部は一般に、ＭＰＥＧ処理部
と呼ばれている。
【００３９】ＮＴＳＣ復調部４４では、切換え分配部５
０からのＩＦ信号を受け、ＮＴＳＣ復調を行い、図１に
示すように、ＮＴＳＣ復調部４４から出力する。
０からのＩＦ信号を受け、ＮＴＳＣ復調を行い、図１に
示すように、ＮＴＳＣ復調部４４から出力する。
【００４０】また、本発明の一実施の形態に関するデジ
タル・アナログ共用フロントエンドシステムは、図１に
示されるように、周波数変換部２、切換え分配部５０、
ダウンコンバート部４０、が電磁シールの作用を為す１
つの筐体１内に納められており、信号入力端子１２、Ｉ
Ｆ出力端子３９、Ｌｏｗ ＩＦ出力端子３８、及び第１
ＰＬＬ制御データの入力端子２２、第２ＰＬＬ制御デー
タの入力端子２６、を持ち、筐体１によって、ダウンコ
ンバート部４０までの「デジタル・アナログ共用チュー
ナ」と、Ａ／Ｄ変換部４１以降のデジタル処理系とが完
全に分離されている。
タル・アナログ共用フロントエンドシステムは、図１に
示されるように、周波数変換部２、切換え分配部５０、
ダウンコンバート部４０、が電磁シールの作用を為す１
つの筐体１内に納められており、信号入力端子１２、Ｉ
Ｆ出力端子３９、Ｌｏｗ ＩＦ出力端子３８、及び第１
ＰＬＬ制御データの入力端子２２、第２ＰＬＬ制御デー
タの入力端子２６、を持ち、筐体１によって、ダウンコ
ンバート部４０までの「デジタル・アナログ共用チュー
ナ」と、Ａ／Ｄ変換部４１以降のデジタル処理系とが完
全に分離されている。
【００４１】さらに、従来は、デジタル／アナログの切
り換えを行う際の制御信号には、ダウンコンバート部ま
での回路と、Ａ／Ｄ変換部以降のデジタル処理系で共通
の制御信号８５が用いられていたが、本発明では、切換
え分配部５０のアナログ／デジタルの切り換えは、２ｎ
ｄ ＰＬＬ２７の制御電圧２９を用い、Ａ／Ｄ変換部４
１以降のデジタル処理系の制御信号４３と分ける構成を
採用している。
り換えを行う際の制御信号には、ダウンコンバート部ま
での回路と、Ａ／Ｄ変換部以降のデジタル処理系で共通
の制御信号８５が用いられていたが、本発明では、切換
え分配部５０のアナログ／デジタルの切り換えは、２ｎ
ｄ ＰＬＬ２７の制御電圧２９を用い、Ａ／Ｄ変換部４
１以降のデジタル処理系の制御信号４３と分ける構成を
採用している。
【００４２】このことにより、デジタル信号受信時、
「デジタル・アナログ共用チューナ」とデジタル処理系
の電気的なアイソレーションを十分に取ることができ、
デジタル処理系からのノイズに強い「デジタル・アナロ
グ共用チューナ」を実現することができる。
「デジタル・アナログ共用チューナ」とデジタル処理系
の電気的なアイソレーションを十分に取ることができ、
デジタル処理系からのノイズに強い「デジタル・アナロ
グ共用チューナ」を実現することができる。
【００４３】また、ダウンコンバート部４０は、電磁シ
ールの作用を為す１つの筐体内に収納されているため、
デジタル処理系に対するダウンコンバート用局部発振器
３７からの不要輻射を抑えることができる。さらに、ア
ナログ信号受信時、ダウンコンバート部４０とＮＴＳＣ
復調部４４との間のアイソレーションも十分に取ること
ができる。
ールの作用を為す１つの筐体内に収納されているため、
デジタル処理系に対するダウンコンバート用局部発振器
３７からの不要輻射を抑えることができる。さらに、ア
ナログ信号受信時、ダウンコンバート部４０とＮＴＳＣ
復調部４４との間のアイソレーションも十分に取ること
ができる。
【００４４】図２は本発明の他の一実施の形態に関する
デジタル・アナログ共用チューナの回路を含むデジタル
・アナログ共用フロントエンドシステム（フロントエン
ド〜復調回路）を示す回路ブロック図である。図２にお
いて、デジタル・アナログ共用フロントエンドシステム
（フロントエンド〜復調回路）は、ダブルコンバージョ
ン方式を採用したものであり、周波数変換部２、受信信
号の種類（アナログ／デジタル）によりＩＦ信号の伝送
先を切り換えまたは分配する切換え分配部５０としての
スイッチ部３１、ダウンコンバート部４０、Ａ／Ｄ変換
部４１、ＶＳＢ復調部４２、ＮＴＳＣ復調部４４から構
成される。
デジタル・アナログ共用チューナの回路を含むデジタル
・アナログ共用フロントエンドシステム（フロントエン
ド〜復調回路）を示す回路ブロック図である。図２にお
いて、デジタル・アナログ共用フロントエンドシステム
（フロントエンド〜復調回路）は、ダブルコンバージョ
ン方式を採用したものであり、周波数変換部２、受信信
号の種類（アナログ／デジタル）によりＩＦ信号の伝送
先を切り換えまたは分配する切換え分配部５０としての
スイッチ部３１、ダウンコンバート部４０、Ａ／Ｄ変換
部４１、ＶＳＢ復調部４２、ＮＴＳＣ復調部４４から構
成される。
【００４５】前記図１と本発明の図２との違いは、切換
え分配部５０として、スイッチ部３１を用いたことにあ
り、アナログ信号受信時には、スイッチ部３１を制御す
るのに周波数変換部の２ｎｄ ＰＬＬ回路２７の制御電
圧２９を利用している。切換え分配部５０として、スイ
ッチ部３１を用いたことにより、ＩＦ信号の切換えが完
全に行われるため、制御電圧２９によるダウンコンバー
ト部４０の動作の停止・起動の制御は行われていない。
え分配部５０として、スイッチ部３１を用いたことにあ
り、アナログ信号受信時には、スイッチ部３１を制御す
るのに周波数変換部の２ｎｄ ＰＬＬ回路２７の制御電
圧２９を利用している。切換え分配部５０として、スイ
ッチ部３１を用いたことにより、ＩＦ信号の切換えが完
全に行われるため、制御電圧２９によるダウンコンバー
ト部４０の動作の停止・起動の制御は行われていない。
【００４６】また、図２の動作は、前記図１に準ずるも
のであり、同じ説明は省略する。スイッチ部３１では、
受信信号の種類（アナログ／デジタル）に応じて、第２
ＰＬＬ回路２７からの制御電圧２９に基づき、ＩＦ信号
の伝送先を切り換えている。デジタル放送信号はスイッ
チ部３１で、端子３２側に接続され、ダウンコンバート
部４０への入力信号となる。一方、アナログ放送信号は
スイッチ部３１で、端子３３側に接続され、端子３９を
介して直接、ＮＴＳＣ復調器４４への入力信号となる。
のであり、同じ説明は省略する。スイッチ部３１では、
受信信号の種類（アナログ／デジタル）に応じて、第２
ＰＬＬ回路２７からの制御電圧２９に基づき、ＩＦ信号
の伝送先を切り換えている。デジタル放送信号はスイッ
チ部３１で、端子３２側に接続され、ダウンコンバート
部４０への入力信号となる。一方、アナログ放送信号は
スイッチ部３１で、端子３３側に接続され、端子３９を
介して直接、ＮＴＳＣ復調器４４への入力信号となる。
【００４７】図２において、１は筐体、２は周波数変換
部、３は第１変換部、４は第２変換部、１２は信号入力
端子、１３はＲＦ増幅器、１４は第１混合器（ミキサ
ー）、１５はバンドパスフィルター、１６は第１ＩＦ増
幅器、１７はバンドパスフィルター、１８は第２混合器
（ミキサー）、１９は第２ＩＦ増幅器、１９はＲＦ増幅
器、２０はバンドパスフィルター、２１は第１ＰＬＬ制
御データ、２２は第１ＰＬＬ制御データの入力端子、２
３は第１ＰＬＬ回路、２４は第１局部発振器、２５は第
２ＰＬＬ制御データ、２６は第２ＰＬＬ制御データの入
力端子、２７は第２ＰＬＬ回路、２８は第２局部発振
器、２９は２ｎｄ ＰＬＬ２７の制御電圧、３１はスイ
ッチ部、３２は端子、３３は端子、３４はバンドパスフ
ィルター（ＢＰＦ）、３５はデジタル用ＩＦ増幅器、３
６はダウンコンバート用混合器（ミキサー）、３７はダ
ウンコンバート用局部発振器、３８はＬｏｗ ＩＦ信号
の出力端子、３９はＩＦ出力端子、４０はダウンコンバ
ート部、４１はＡ／Ｄ変換部、４２はＶＳＢ復調部、４
４はＮＴＳＣ復調部、４３はＡ／Ｄ変換部４１以降のデ
ジタル処理系の制御信号、である。
部、３は第１変換部、４は第２変換部、１２は信号入力
端子、１３はＲＦ増幅器、１４は第１混合器（ミキサ
ー）、１５はバンドパスフィルター、１６は第１ＩＦ増
幅器、１７はバンドパスフィルター、１８は第２混合器
（ミキサー）、１９は第２ＩＦ増幅器、１９はＲＦ増幅
器、２０はバンドパスフィルター、２１は第１ＰＬＬ制
御データ、２２は第１ＰＬＬ制御データの入力端子、２
３は第１ＰＬＬ回路、２４は第１局部発振器、２５は第
２ＰＬＬ制御データ、２６は第２ＰＬＬ制御データの入
力端子、２７は第２ＰＬＬ回路、２８は第２局部発振
器、２９は２ｎｄ ＰＬＬ２７の制御電圧、３１はスイ
ッチ部、３２は端子、３３は端子、３４はバンドパスフ
ィルター（ＢＰＦ）、３５はデジタル用ＩＦ増幅器、３
６はダウンコンバート用混合器（ミキサー）、３７はダ
ウンコンバート用局部発振器、３８はＬｏｗ ＩＦ信号
の出力端子、３９はＩＦ出力端子、４０はダウンコンバ
ート部、４１はＡ／Ｄ変換部、４２はＶＳＢ復調部、４
４はＮＴＳＣ復調部、４３はＡ／Ｄ変換部４１以降のデ
ジタル処理系の制御信号、である。
【００４８】図３は本発明の他の一実施の形態に関する
デジタル・アナログ共用チューナの回路を含むデジタル
・アナログ共用フロントエンドシステム（フロントエン
ド〜復調回路）を示す回路ブロック図である。前記図２
と本発明の図３との違いは、ダウンコンバート部４０へ
の電源ライン４５にスイッチ回路４６を設け、アナログ
信号受信時には、スイッチ部３１を制御する周波数変換
部のＰＬＬ回路の制御電圧２９を利用し、スイッチ回路
４６をＯＦＦさせる。
デジタル・アナログ共用チューナの回路を含むデジタル
・アナログ共用フロントエンドシステム（フロントエン
ド〜復調回路）を示す回路ブロック図である。前記図２
と本発明の図３との違いは、ダウンコンバート部４０へ
の電源ライン４５にスイッチ回路４６を設け、アナログ
信号受信時には、スイッチ部３１を制御する周波数変換
部のＰＬＬ回路の制御電圧２９を利用し、スイッチ回路
４６をＯＦＦさせる。
【００４９】また、アナログ信号受信時、必要に応じ
て、ダウンコンバート部４０に設けられた動作停止端子
５１への停止信号（即ち、２ｎｄ ＰＬＬ２７の制御電
圧２９）の供給により、ダウンコンバート部の動作の停
止を行うこともできる。動作停止端子５１は、一般に、
イネイブル端子とか、シャットダウン端子とかと呼ば
れ、ＩＣ化されたダウンコンバート部４０の場合、停止
信号の供給により、ダウンコンバート部４０の機能の一
部または全部が停止または待機状態となる。このことに
より、ダウンコンバート部４０によるＮＴＳＣ復調部４
４への妨害を抑えることができる。
て、ダウンコンバート部４０に設けられた動作停止端子
５１への停止信号（即ち、２ｎｄ ＰＬＬ２７の制御電
圧２９）の供給により、ダウンコンバート部の動作の停
止を行うこともできる。動作停止端子５１は、一般に、
イネイブル端子とか、シャットダウン端子とかと呼ば
れ、ＩＣ化されたダウンコンバート部４０の場合、停止
信号の供給により、ダウンコンバート部４０の機能の一
部または全部が停止または待機状態となる。このことに
より、ダウンコンバート部４０によるＮＴＳＣ復調部４
４への妨害を抑えることができる。
【００５０】図３において、デジタル・アナログ共用フ
ロントエンドシステム（フロントエンド〜復調回路）
は、ダブルコンバージョン方式を採用したものであり、
周波数変換部２、受信信号の種類（アナログ／デジタ
ル）によりＩＦ信号の伝送先を切り換えまたは分配する
切換え分配部５０としてのスイッチ部３１、ダウンコン
バート部４０、Ａ／Ｄ変換部４１、ＶＳＢ復調部４２、
ＮＴＳＣ復調部４４から構成される。
ロントエンドシステム（フロントエンド〜復調回路）
は、ダブルコンバージョン方式を採用したものであり、
周波数変換部２、受信信号の種類（アナログ／デジタ
ル）によりＩＦ信号の伝送先を切り換えまたは分配する
切換え分配部５０としてのスイッチ部３１、ダウンコン
バート部４０、Ａ／Ｄ変換部４１、ＶＳＢ復調部４２、
ＮＴＳＣ復調部４４から構成される。
【００５１】さらに、図３において、１は筐体、３は第
１変換部、４は第２変換部、１２は信号入力端子、１３
はＲＦ増幅器、１４は第１混合器（ミキサー）、１５は
バンドパスフィルター、１６は第１ＩＦ増幅器、１７は
バンドパスフィルター、１８は第２混合器（ミキサ
ー）、１９は第２ＩＦ増幅器、１９はＲＦ増幅器、２０
はバンドパスフィルター、２１は第１ＰＬＬ制御デー
タ、２２は第１ＰＬＬ制御データの入力端子、２３は第
１ＰＬＬ回路、２４は第１局部発振器、２５は第２ＰＬ
Ｌ制御データ、２６は第２ＰＬＬ制御データの入力端子
２６、２７は第２ＰＬＬ回路、２８は第２局部発振器、
２９は２ｎｄ ＰＬＬ２７の制御電圧、３２は端子、３
３は端子、３４はバンドパスフィルター（ＢＰＦ）、３
５はデジタル用ＩＦ増幅器、３６はダウンコンバート用
混合器（ミキサー）、３７はダウンコンバート用局部発
振器、３８はＬｏｗ ＩＦ信号の出力端子、３９はＩＦ
出力端子、である。
１変換部、４は第２変換部、１２は信号入力端子、１３
はＲＦ増幅器、１４は第１混合器（ミキサー）、１５は
バンドパスフィルター、１６は第１ＩＦ増幅器、１７は
バンドパスフィルター、１８は第２混合器（ミキサ
ー）、１９は第２ＩＦ増幅器、１９はＲＦ増幅器、２０
はバンドパスフィルター、２１は第１ＰＬＬ制御デー
タ、２２は第１ＰＬＬ制御データの入力端子、２３は第
１ＰＬＬ回路、２４は第１局部発振器、２５は第２ＰＬ
Ｌ制御データ、２６は第２ＰＬＬ制御データの入力端子
２６、２７は第２ＰＬＬ回路、２８は第２局部発振器、
２９は２ｎｄ ＰＬＬ２７の制御電圧、３２は端子、３
３は端子、３４はバンドパスフィルター（ＢＰＦ）、３
５はデジタル用ＩＦ増幅器、３６はダウンコンバート用
混合器（ミキサー）、３７はダウンコンバート用局部発
振器、３８はＬｏｗ ＩＦ信号の出力端子、３９はＩＦ
出力端子、である。
【００５２】図４は本発明の他の一実施の形態に関する
デジタル・アナログ共用チューナの回路を含むデジタル
・アナログ共用フロントエンドシステム（フロントエン
ド〜復調回路）を示す回路ブロック図である。
デジタル・アナログ共用チューナの回路を含むデジタル
・アナログ共用フロントエンドシステム（フロントエン
ド〜復調回路）を示す回路ブロック図である。
【００５３】前記図３と本発明の図４との違いは、ＩＦ
信号の伝送先を切り替えまたは分配する切換え分配部５
０が、分配部４８に替わっていることであり、前記図３
の本発明の一実施の形態において、スイッチ部３１での
ＩＦ信号の歪が問題となる場合に採用される構成であ
る。即ち、ダウンコンバート部４０への電源ライン４５
にスイッチ回路４６を設け、アナログ信号受信時には、
第２ＰＬＬ回路２７からの制御電圧２９を利用し、スイ
ッチ回路４６をＯＦＦさせる。
信号の伝送先を切り替えまたは分配する切換え分配部５
０が、分配部４８に替わっていることであり、前記図３
の本発明の一実施の形態において、スイッチ部３１での
ＩＦ信号の歪が問題となる場合に採用される構成であ
る。即ち、ダウンコンバート部４０への電源ライン４５
にスイッチ回路４６を設け、アナログ信号受信時には、
第２ＰＬＬ回路２７からの制御電圧２９を利用し、スイ
ッチ回路４６をＯＦＦさせる。
【００５４】また、アナログ信号受信時、必要に応じ
て、ダウンコンバート部４０に設けられた動作停止端子
５１への停止信号（即ち、２ｎｄ ＰＬＬ２７の制御電
圧２９）の供給により、ダウンコンバート部の動作の停
止を行うこともできる。動作停止端子５１は、一般に、
イネイブル端子とか、シャットダウン端子とかと呼ば
れ、ＩＣ化されたダウンコンバート部４０の場合、停止
信号の供給により、ダウンコンバート部４０の機能の一
部または全部が停止または待機状態となる。このことに
より、ダウンコンバート部４０によるＮＴＳＣ復調部４
４への妨害を抑えることができる。このことにより、ダ
ウンコンバート部４０によるＮＴＳＣ復調部４４への妨
害を抑えることができる。
て、ダウンコンバート部４０に設けられた動作停止端子
５１への停止信号（即ち、２ｎｄ ＰＬＬ２７の制御電
圧２９）の供給により、ダウンコンバート部の動作の停
止を行うこともできる。動作停止端子５１は、一般に、
イネイブル端子とか、シャットダウン端子とかと呼ば
れ、ＩＣ化されたダウンコンバート部４０の場合、停止
信号の供給により、ダウンコンバート部４０の機能の一
部または全部が停止または待機状態となる。このことに
より、ダウンコンバート部４０によるＮＴＳＣ復調部４
４への妨害を抑えることができる。このことにより、ダ
ウンコンバート部４０によるＮＴＳＣ復調部４４への妨
害を抑えることができる。
【００５５】図４において、デジタル・アナログ共用チ
ューナは、ダブルコンバージョン方式を採用したデジタ
ル・アナログ共用フロントエンドシステム（フロントエ
ンド〜復調回路）であり、周波数変換部２、スイッチ部
３１、ダウンコンバート部４０、Ａ／Ｄ変換部４１、Ｖ
ＳＢ復調部４２、ＮＴＳＣ復調部４４からなる。さら
に、図４において、１は筐体、３は第１変換部、４は第
２変換部、１２は信号入力端子、１３はＲＦ増幅器、１
４は第１混合器（ミキサー）、１５はバンドパスフィル
ター、１６は第１ＩＦ増幅器、１７はバンドパスフィル
ター、１８は第２混合器（ミキサー）、１９は第２ＩＦ
増幅器、１９はＲＦ増幅器、２０はバンドパスフィルタ
ー、２１は第１ＰＬＬ制御データ、２２は第１ＰＬＬ制
御データの入力端子、２３は第１ＰＬＬ回路、２４は第
１局部発振器、２５は第２ＰＬＬ制御データ、２６は第
２ＰＬＬ制御データの入力端子２６、２７は第２ＰＬＬ
回路、２８は第２局部発振器、２９は２ｎｄ ＰＬＬ２
７の制御電圧、３４はバンドパスフィルター（ＢＰ
Ｆ）、３５はデジタル用ＩＦ増幅器、３６はダウンコン
バート用混合器（ミキサー）、３７はダウンコンバート
用局部発振器、３８はＬｏｗ ＩＦ信号の出力端子、３
９はＩＦ出力端子、スイッチ回路４６、である。
ューナは、ダブルコンバージョン方式を採用したデジタ
ル・アナログ共用フロントエンドシステム（フロントエ
ンド〜復調回路）であり、周波数変換部２、スイッチ部
３１、ダウンコンバート部４０、Ａ／Ｄ変換部４１、Ｖ
ＳＢ復調部４２、ＮＴＳＣ復調部４４からなる。さら
に、図４において、１は筐体、３は第１変換部、４は第
２変換部、１２は信号入力端子、１３はＲＦ増幅器、１
４は第１混合器（ミキサー）、１５はバンドパスフィル
ター、１６は第１ＩＦ増幅器、１７はバンドパスフィル
ター、１８は第２混合器（ミキサー）、１９は第２ＩＦ
増幅器、１９はＲＦ増幅器、２０はバンドパスフィルタ
ー、２１は第１ＰＬＬ制御データ、２２は第１ＰＬＬ制
御データの入力端子、２３は第１ＰＬＬ回路、２４は第
１局部発振器、２５は第２ＰＬＬ制御データ、２６は第
２ＰＬＬ制御データの入力端子２６、２７は第２ＰＬＬ
回路、２８は第２局部発振器、２９は２ｎｄ ＰＬＬ２
７の制御電圧、３４はバンドパスフィルター（ＢＰ
Ｆ）、３５はデジタル用ＩＦ増幅器、３６はダウンコン
バート用混合器（ミキサー）、３７はダウンコンバート
用局部発振器、３８はＬｏｗ ＩＦ信号の出力端子、３
９はＩＦ出力端子、スイッチ回路４６、である。
【００５６】なお、本発明は、シングルコンバージョン
方式のデジタル・アナログ共用チューナに関しても、同
様に適用されることは当然である。シングルコンバージ
ョン方式とは、例えば、図１において、周波数変換部２
が１つの周波数変換部から構成されるものを言い、周波
数変換部２が第２変換部の無い第１変換部のみから構成
される場合であり、用いられる周波数は、例えば、４
５．７５ＭＨｚ等である。
方式のデジタル・アナログ共用チューナに関しても、同
様に適用されることは当然である。シングルコンバージ
ョン方式とは、例えば、図１において、周波数変換部２
が１つの周波数変換部から構成されるものを言い、周波
数変換部２が第２変換部の無い第１変換部のみから構成
される場合であり、用いられる周波数は、例えば、４
５．７５ＭＨｚ等である。
【００５７】
【発明の効果】以上のように、本発明の請求項１記載の
デジタル・アナログ共用チューナによれば、信号入力端
子、入力信号をＩＦ信号に変換する周波数変換部、受信
信号の種類（アナログ／デジタル）によりＩＦ信号の伝
送先を切り換えまたは分配する切換え分配部、ＩＦ信号
を更にＬｏｗ ＩＦ信号にダウンコンバートするダウン
コンバート部、Ｌｏｗ ＩＦ信号の出力端子、及び、Ｉ
Ｆ信号の出力端子、を含み、前記の各構成要素である信
号入力端子、周波数変換部、切換え分配部、ダウンコン
バート部、Ｌｏｗ ＩＦ信号の出力端子、及び、ＩＦ信
号の出力端子は、電磁シールの作用を為す１つの筐体内
に収納され、且つ、該筐体内の構成要素からの制御信号
により、前記切換え分配部の動作、または、およびダウ
ンコンバート部の動作、を制御することを特徴とするも
のである。従って、ダウンコンバート部が後段のデジタ
ル処理系で発生するノイズの影響を受けることが無く、
ダウンコンバート部の局部発振器の局部発振周波数の精
度を高めることができ、さらに、ダウンコンバート部か
ら発生する不要輻射を抑制し、アナログ放送受信時のダ
ウンコンバート部の動作によるＮＴＳＣ復調の際の悪影
響を除くことができる。
デジタル・アナログ共用チューナによれば、信号入力端
子、入力信号をＩＦ信号に変換する周波数変換部、受信
信号の種類（アナログ／デジタル）によりＩＦ信号の伝
送先を切り換えまたは分配する切換え分配部、ＩＦ信号
を更にＬｏｗ ＩＦ信号にダウンコンバートするダウン
コンバート部、Ｌｏｗ ＩＦ信号の出力端子、及び、Ｉ
Ｆ信号の出力端子、を含み、前記の各構成要素である信
号入力端子、周波数変換部、切換え分配部、ダウンコン
バート部、Ｌｏｗ ＩＦ信号の出力端子、及び、ＩＦ信
号の出力端子は、電磁シールの作用を為す１つの筐体内
に収納され、且つ、該筐体内の構成要素からの制御信号
により、前記切換え分配部の動作、または、およびダウ
ンコンバート部の動作、を制御することを特徴とするも
のである。従って、ダウンコンバート部が後段のデジタ
ル処理系で発生するノイズの影響を受けることが無く、
ダウンコンバート部の局部発振器の局部発振周波数の精
度を高めることができ、さらに、ダウンコンバート部か
ら発生する不要輻射を抑制し、アナログ放送受信時のダ
ウンコンバート部の動作によるＮＴＳＣ復調の際の悪影
響を除くことができる。
【００５８】また、本発明の請求項２記載のデジタル・
アナログ共用チューナによれば、前記切換え分配部は、
スイッチ部により構成されることを特徴とするものであ
り、切換え分配部５０として、スイッチ部３１を用いた
ことにより、ＩＦ信号の切換え分離が完全に行われる。
アナログ共用チューナによれば、前記切換え分配部は、
スイッチ部により構成されることを特徴とするものであ
り、切換え分配部５０として、スイッチ部３１を用いた
ことにより、ＩＦ信号の切換え分離が完全に行われる。
【００５９】また、本発明の請求項３記載のデジタル・
アナログ共用チューナによれば、前記切換え分配部の動
作、または、およびダウンコンバート部の動作、を制御
するための前記筐体内の構成要素による制御信号に、前
記周波数変換部のＰＬＬ回路の制御電圧を用いることを
特徴とするものである。従って、ダウンコンバート部が
後段のデジタル処理系で発生するノイズの影響を受ける
ことが無く、ダウンコンバート部の局部発振器の局部発
振周波数の精度を高めることができる。
アナログ共用チューナによれば、前記切換え分配部の動
作、または、およびダウンコンバート部の動作、を制御
するための前記筐体内の構成要素による制御信号に、前
記周波数変換部のＰＬＬ回路の制御電圧を用いることを
特徴とするものである。従って、ダウンコンバート部が
後段のデジタル処理系で発生するノイズの影響を受ける
ことが無く、ダウンコンバート部の局部発振器の局部発
振周波数の精度を高めることができる。
【００６０】また、本発明の請求項４記載のデジタル・
アナログ共用チューナによれば、アナログ信号受信時、
前記ダウンコンバート部の動作の停止を、前記ダウンコ
ンバート部への電源供給の少なくとも一部を停止するこ
とにより行うことを特徴とするものであり、ダウンコン
バート部から発生する不要輻射を抑制し、アナログ放送
受信時のダウンコンバート部の動作によるＮＴＳＣ復調
の際の悪影響を除くことができる。
アナログ共用チューナによれば、アナログ信号受信時、
前記ダウンコンバート部の動作の停止を、前記ダウンコ
ンバート部への電源供給の少なくとも一部を停止するこ
とにより行うことを特徴とするものであり、ダウンコン
バート部から発生する不要輻射を抑制し、アナログ放送
受信時のダウンコンバート部の動作によるＮＴＳＣ復調
の際の悪影響を除くことができる。
【００６１】また、本発明の請求項５記載のデジタル・
アナログ共用チューナによれば、アナログ信号受信時、
前記ダウンコンバート部の動作の停止を、前記ダウンコ
ンバート部の動作停止端子への停止信号の供給により行
うことを特徴とするものである。従って、ダウンコンバ
ート部４０の機能の一部または全部が停止または待機状
態となり、ダウンコンバート部４０によるＮＴＳＣ復調
部４４への妨害を抑えることができる。このことによ
り、ダウンコンバート部４０によるＮＴＳＣ復調部４４
への妨害を抑えることができる。
アナログ共用チューナによれば、アナログ信号受信時、
前記ダウンコンバート部の動作の停止を、前記ダウンコ
ンバート部の動作停止端子への停止信号の供給により行
うことを特徴とするものである。従って、ダウンコンバ
ート部４０の機能の一部または全部が停止または待機状
態となり、ダウンコンバート部４０によるＮＴＳＣ復調
部４４への妨害を抑えることができる。このことによ
り、ダウンコンバート部４０によるＮＴＳＣ復調部４４
への妨害を抑えることができる。
【００６２】また、本発明の請求項６記載のデジタル・
アナログ共用チューナによれば、前記切換え分配部は、
分配部により構成されることを特徴とするものである。
従って、スイッチ部３１でのＩＦ信号の歪が問題となる
場合に特に有効な構成である。
アナログ共用チューナによれば、前記切換え分配部は、
分配部により構成されることを特徴とするものである。
従って、スイッチ部３１でのＩＦ信号の歪が問題となる
場合に特に有効な構成である。
【００６３】また、本発明の請求項７記載のデジタル・
アナログ共用チューナによれば、アナログ信号受信時、
前記ダウンコンバート部の動作の停止を、前記ダウンコ
ンバート部への電源供給の少なくとも一部を停止するこ
とにより行うことを特徴とするものであり、ダウンコン
バート部から発生する不要輻射を抑制し、アナログ放送
受信時のダウンコンバート部の動作によるＮＴＳＣ復調
の際の悪影響を除くことができる。
アナログ共用チューナによれば、アナログ信号受信時、
前記ダウンコンバート部の動作の停止を、前記ダウンコ
ンバート部への電源供給の少なくとも一部を停止するこ
とにより行うことを特徴とするものであり、ダウンコン
バート部から発生する不要輻射を抑制し、アナログ放送
受信時のダウンコンバート部の動作によるＮＴＳＣ復調
の際の悪影響を除くことができる。
【００６４】さらに、本発明の請求項８記載のデジタル
・アナログ共用チューナによれば、アナログ信号受信
時、前記ダウンコンバート部の動作の停止を、前記ダウ
ンコンバート部の動作停止端子への停止信号の供給によ
り行うことを特徴とするものである。従って、ダウンコ
ンバート部４０の機能の一部または全部が停止または待
機状態となり、ダウンコンバート部４０によるＮＴＳＣ
復調部４４への妨害を抑えることができる。このことに
より、ダウンコンバート部４０によるＮＴＳＣ復調部４
４への妨害を抑えることができる。
・アナログ共用チューナによれば、アナログ信号受信
時、前記ダウンコンバート部の動作の停止を、前記ダウ
ンコンバート部の動作停止端子への停止信号の供給によ
り行うことを特徴とするものである。従って、ダウンコ
ンバート部４０の機能の一部または全部が停止または待
機状態となり、ダウンコンバート部４０によるＮＴＳＣ
復調部４４への妨害を抑えることができる。このことに
より、ダウンコンバート部４０によるＮＴＳＣ復調部４
４への妨害を抑えることができる。
【図１】本発明の一実施の形態に関するデジタル・アナ
ログ共用チューナの回路を含むデジタル・アナログ共用
フロントエンドシステムを示す回路ブロック図であり、
受信信号の種類（アナログ／デジタル）によりＩＦ信号
の伝送先を切り換えまたは分配する切換え分配部５０を
有する図である。
ログ共用チューナの回路を含むデジタル・アナログ共用
フロントエンドシステムを示す回路ブロック図であり、
受信信号の種類（アナログ／デジタル）によりＩＦ信号
の伝送先を切り換えまたは分配する切換え分配部５０を
有する図である。
【図２】本発明の他の一実施の形態に関するデジタル・
アナログ共用チューナの回路を含むデジタル・アナログ
共用フロントエンドシステムを示す回路ブロック図であ
り、切換え分配部５０にスイッチ部３１を有する図であ
る。
アナログ共用チューナの回路を含むデジタル・アナログ
共用フロントエンドシステムを示す回路ブロック図であ
り、切換え分配部５０にスイッチ部３１を有する図であ
る。
【図３】本発明の他の一実施の形態に関するデジタル・
アナログ共用チューナの回路を含むデジタル・アナログ
共用フロントエンドシステムを示す回路ブロック図であ
り、切換え分配部５０にスイッチ部３１を有し、ダウン
コンバート部へのスイッチ部４６を有する図である。
アナログ共用チューナの回路を含むデジタル・アナログ
共用フロントエンドシステムを示す回路ブロック図であ
り、切換え分配部５０にスイッチ部３１を有し、ダウン
コンバート部へのスイッチ部４６を有する図である。
【図４】本発明の他の一実施の形態に関するデジタル・
アナログ共用チューナの回路を含むデジタル・アナログ
共用フロントエンドシステムを示す回路ブロック図であ
り、切換え分配部５０に分配部４８を有し、ダウンコン
バート部へのスイッチ部４６を有する図である。
アナログ共用チューナの回路を含むデジタル・アナログ
共用フロントエンドシステムを示す回路ブロック図であ
り、切換え分配部５０に分配部４８を有し、ダウンコン
バート部へのスイッチ部４６を有する図である。
【図５】従来例のデジタル・アナログ共用チューナのフ
ロントエンドシステムの構成を示す回路ブロック図であ
る。
ロントエンドシステムの構成を示す回路ブロック図であ
る。
１ 筐体 ２ 周波数変換部 ３ 第１変換部 ４ 第２変換部 １２ 信号入力端子 １３ ＲＦ増幅器 １４ 第１混合器（ミキサー） １５ バンドパスフィルター １６ 第１ＩＦ増幅器 １７ バンドパスフィルター １８ 第２混合器（ミキサー） １９ 第２ＩＦ増幅器 １９ ＲＦ増幅器 ２０ バンドパスフィルター ２１ 第１ＰＬＬ制御データ ２２ 第１ＰＬＬ制御データの入力端子 ２３ 第１ＰＬＬ回路 ２４ 第１局部発振器 ２５ 第２ＰＬＬ制御データ ２６ 第２ＰＬＬ制御データの入力端子 ２７ 第２ＰＬＬ回路 ２８ 第２局部発振器 ２９ ２ｎｄ ＰＬＬ２７の制御電圧 ３１ スイッチ部 ３２ 端子 ３３ 端子 ３４ バンドパスフィルター（ＢＰＦ） ３５ デジタル用ＩＦ増幅器 ３６ ダウンコンバート用混合器（ミキサー） ３７ ダウンコンバート用局部発振器 ３８ Ｌｏｗ ＩＦ信号の出力端子 ３９ ＩＦ出力端子 ４０ ダウンコンバート部 ４１ Ａ／Ｄ変換部 ４２ ＶＳＢ復調部 ４４ ＮＴＳＣ復調部 ４３ Ａ／Ｄ変換部４１以降のデジタル処理系の制御信
号 ４５ 電源ライン ４６ スイッチ回路 ４８ 分配部 ５０ ＩＦ信号の伝送先を切り換えまたは分配する切換
え分配部 ５１ 動作停止端子
号 ４５ 電源ライン ４６ スイッチ回路 ４８ 分配部 ５０ ＩＦ信号の伝送先を切り換えまたは分配する切換
え分配部 ５１ 動作停止端子
Claims (8)
- 【請求項１】 デジタル放送及びアナログ放送の双方を
受信するデジタル・アナログ共用チューナにおいて、信
号入力端子、入力信号をＩＦ信号に変換する周波数変換
部、受信信号の種類（アナログ／デジタル）によりＩＦ
信号の伝送先を切り換えまたは分配する切換え分配部、
ＩＦ信号を更にＬｏｗ ＩＦ信号にダウンコンバートす
るダウンコンバート部、Ｌｏｗ ＩＦ信号の出力端子、
及び、ＩＦ信号の出力端子、を含み、前記の各構成要素
である信号入力端子、周波数変換部、切換え分配部、ダ
ウンコンバート部、Ｌｏｗ ＩＦ信号の出力端子、及
び、ＩＦ信号の出力端子は、電磁シールの作用を為す１
つの筐体内に収納され、且つ、該筐体内の構成要素から
の制御信号により、前記切換え分配部の動作、または、
およびダウンコンバート部の動作、を制御することを特
徴とするデジタル・アナログ共用チューナ。 - 【請求項２】 請求項１記載のデジタル・アナログ共用
チューナにおいて、前記切換え分配部は、スイッチ部に
より構成されることを特徴とするデジタル・アナログ共
用チューナ。 - 【請求項３】 請求項２記載のデジタル・アナログ共用
チューナにおいて、前記切換え分配部の動作、または、
およびダウンコンバート部の動作、を制御するための前
記筐体内の構成要素による制御信号に、前記周波数変換
部のＰＬＬ回路の制御電圧を用いることを特徴とするデ
ジタル・アナログ共用チューナ。 - 【請求項４】 請求項３記載のデジタル・アナログ共用
チューナにおいて、アナログ信号受信時、前記ダウンコ
ンバート部の動作の停止を、前記ダウンコンバート部へ
の電源供給の少なくとも一部を停止することにより行う
ことを特徴とするデジタル・アナログ共用チューナ。 - 【請求項５】 請求項３記載のデジタル・アナログ共用
チューナにおいて、アナログ信号受信時、前記ダウンコ
ンバート部の動作の停止を、前記ダウンコンバート部の
動作停止端子への停止信号の供給により行うことを特徴
とするデジタル・アナログ共用チューナ。 - 【請求項６】 請求項１記載のデジタル・アナログ共用
チューナにおいて、前記切換え分配部は、分配部により
構成されることを特徴とするデジタル・アナログ共用チ
ューナ。 - 【請求項７】 請求項６記載のデジタル・アナログ共用
チューナにおいて、アナログ信号受信時、前記ダウンコ
ンバート部の動作の停止を、前記ダウンコンバート部へ
の電源供給の少なくとも一部を停止することにより行う
ことを特徴とするデジタル・アナログ共用チューナ。 - 【請求項８】 請求項６記載のデジタル・アナログ共用
チューナにおいて、アナログ信号受信時、前記ダウンコ
ンバート部の動作の停止を、前記ダウンコンバート部の
動作停止端子への停止信号の供給により行うことを特徴
とするデジタル・アナログ共用チューナ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34353097A JPH11177455A (ja) | 1997-12-15 | 1997-12-15 | デジタル・アナログ共用チューナ |
| TW087119956A TW451588B (en) | 1997-12-15 | 1998-12-02 | Tuner for digital and analog use |
| US09/207,264 US6343209B1 (en) | 1997-12-15 | 1998-12-09 | Tuner for digital and analog use |
| KR1019980054772A KR100278350B1 (ko) | 1997-12-15 | 1998-12-14 | 디지털 및 아날로그 공용 튜너 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34353097A JPH11177455A (ja) | 1997-12-15 | 1997-12-15 | デジタル・アナログ共用チューナ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177455A true JPH11177455A (ja) | 1999-07-02 |
Family
ID=18362239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34353097A Pending JPH11177455A (ja) | 1997-12-15 | 1997-12-15 | デジタル・アナログ共用チューナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11177455A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100608622B1 (ko) * | 2000-03-04 | 2006-08-09 | 엘지전자 주식회사 | 디지털 텔레비전의 튜너 공용화 장치 |
-
1997
- 1997-12-15 JP JP34353097A patent/JPH11177455A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100608622B1 (ko) * | 2000-03-04 | 2006-08-09 | 엘지전자 주식회사 | 디지털 텔레비전의 튜너 공용화 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5950112A (en) | Satelite broadcast tuner capable of processing both QPSK modulation signal and FM signal | |
| JPH11341453A (ja) | ネットワークインタフェイスモジュール | |
| KR100515551B1 (ko) | 방송수신장치 | |
| US20120026407A1 (en) | System and Method for Configurable Multi-standard Receiver | |
| TW451588B (en) | Tuner for digital and analog use | |
| JP2001326864A (ja) | チューナ装置 | |
| JP2006060495A (ja) | デジタル放送用チューナ | |
| JP4628624B2 (ja) | オフセットチューニング手段を有するデジタル信号のためのテレビジョン受信機 | |
| JPH11177455A (ja) | デジタル・アナログ共用チューナ | |
| US7286808B2 (en) | Broadcast receiving system and broadcast receiving method | |
| JPS6277769A (ja) | テレビ信号受信機 | |
| JP3501947B2 (ja) | テレビジョン放送の受信装置 | |
| JPH11177456A (ja) | デジタル・アナログ共用チューナ | |
| JPH08289212A (ja) | デジタルアナログ共用チューナ | |
| JP2000068752A (ja) | デジタル放送用受信機 | |
| JP3288251B2 (ja) | Ｃａｔｖ受信装置 | |
| JPH10242883A (ja) | 衛星放送チューナ | |
| US6738979B1 (en) | Satellite broadcast receiver which is not influenced by unnecessary signal components | |
| JPH1056359A (ja) | デジタル放送受信チューナ | |
| KR0153964B1 (ko) | 텔레비젼의 공용수신장치 | |
| JP2008124682A (ja) | 受信装置および受信方法 | |
| US20030172379A1 (en) | Digital CATV tuner | |
| JP3505382B2 (ja) | ディジタルｂｓ／ｃｓ受信装置 | |
| JP2000165761A (ja) | デジタル放送の受信装置 | |
| JP2001119634A (ja) | 衛星放送受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030311 |