JP3504847B2 - 衛星放送受信用ｄｂｓチューナ - Google Patents
衛星放送受信用ｄｂｓチューナInfo
- Publication number
- JP3504847B2 JP3504847B2 JP01862698A JP1862698A JP3504847B2 JP 3504847 B2 JP3504847 B2 JP 3504847B2 JP 01862698 A JP01862698 A JP 01862698A JP 1862698 A JP1862698 A JP 1862698A JP 3504847 B2 JP3504847 B2 JP 3504847B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- signal processing
- processing circuit
- agc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は複数の変調信号を受
信する衛星放送受信用ＤＢＳチューナに関する。また、
その衛星放送で用いられているデジタルＱＰＳＫ変調信
号を処理するＩ／ＱコンバータＩＣ（Integrated Circu
it）を搭載した衛星放送受信用ＤＢＳチューナに関す
る。
信する衛星放送受信用ＤＢＳチューナに関する。また、
その衛星放送で用いられているデジタルＱＰＳＫ変調信
号を処理するＩ／ＱコンバータＩＣ（Integrated Circu
it）を搭載した衛星放送受信用ＤＢＳチューナに関す
る。
【０００２】
【従来の技術】衛星放送では例えばアナログＦＭ変調信
号とデジタルＱＰＳＫ変調信号の放送が並存し、従来で
は、アナログＦＭ変調信号で放送される衛星放送はアナ
ログの受信機で、デジタルＱＰＳＫ変調信号で放送され
るデジタルの受信機で受信を行っていた。そのため、２
個の受信機が必要になり、合計２個のセットトップボッ
クス又は２個の受信機を内蔵したＴＶが必要となってい
た。
号とデジタルＱＰＳＫ変調信号の放送が並存し、従来で
は、アナログＦＭ変調信号で放送される衛星放送はアナ
ログの受信機で、デジタルＱＰＳＫ変調信号で放送され
るデジタルの受信機で受信を行っていた。そのため、２
個の受信機が必要になり、合計２個のセットトップボッ
クス又は２個の受信機を内蔵したＴＶが必要となってい
た。
【０００３】
【発明が解決しようとする課題】低廉化のためには受信
機の小型化と回路の共用による部品点数の削減が必要で
ある。ここで、アンテナ等で受信した高周波信号から選
局を行い中間周波数を出力する受信機における高周波信
号処理回路はアナログ、デジタルの共通の機能を有し、
共通化できる。具体的には図５に示すように、高周波信
号処理回路５０は高周波増幅回路１２ａ、１２ｂ、フィ
ルタ１５、ミキサ１６、局部発信回路１７、ＰＬＬ（Ph
ase Lock Loop）シンセサイザ１８、中間周波数のバン
ドパスフィルタ２２Ａ、２２Ｂ、中間周波数増幅回路２
３を備え、これらの回路をアナログ、デジタルで共通化
して使用できる。
機の小型化と回路の共用による部品点数の削減が必要で
ある。ここで、アンテナ等で受信した高周波信号から選
局を行い中間周波数を出力する受信機における高周波信
号処理回路はアナログ、デジタルの共通の機能を有し、
共通化できる。具体的には図５に示すように、高周波信
号処理回路５０は高周波増幅回路１２ａ、１２ｂ、フィ
ルタ１５、ミキサ１６、局部発信回路１７、ＰＬＬ（Ph
ase Lock Loop）シンセサイザ１８、中間周波数のバン
ドパスフィルタ２２Ａ、２２Ｂ、中間周波数増幅回路２
３を備え、これらの回路をアナログ、デジタルで共通化
して使用できる。
【０００４】そして、高周波信号処理回路５０の後段に
は、アナログのＦＭ復調用のＦＭ復調ＩＣ５１及びＱＰ
ＳＫ復調用のＩ／ＱコンバータＩＣ５３が設けられる。
ＦＭ復調ＩＣは第１の信号処理回路であり、Ｉ／Ｑコン
バータＩＣ５２は第２の信号処理回路である。さらに、
ＦＭ復調ＩＣ５１又はＩ／ＱコンバータＩＣ５３への入
力信号レベルを最適値にするためには、ＡＧＣ検波回路
２４、２７と、ＡＧＣ検波回路２４、２７からのＲＦＡ
ＧＣ制御電流によって高周波信号の減衰量を制御するた
めのアッテネータ１４を高周波信号処理回路５０の内部
に備える必要がある。これにより、アッテネータ１４は
高周波信号の減衰量を制御し、チューナとしての相互変
調妨害抑圧特性及び雑音指数の望ましい性能を確保す
る。
は、アナログのＦＭ復調用のＦＭ復調ＩＣ５１及びＱＰ
ＳＫ復調用のＩ／ＱコンバータＩＣ５３が設けられる。
ＦＭ復調ＩＣは第１の信号処理回路であり、Ｉ／Ｑコン
バータＩＣ５２は第２の信号処理回路である。さらに、
ＦＭ復調ＩＣ５１又はＩ／ＱコンバータＩＣ５３への入
力信号レベルを最適値にするためには、ＡＧＣ検波回路
２４、２７と、ＡＧＣ検波回路２４、２７からのＲＦＡ
ＧＣ制御電流によって高周波信号の減衰量を制御するた
めのアッテネータ１４を高周波信号処理回路５０の内部
に備える必要がある。これにより、アッテネータ１４は
高周波信号の減衰量を制御し、チューナとしての相互変
調妨害抑圧特性及び雑音指数の望ましい性能を確保す
る。
【０００５】図５に示すように従来では、ＦＭ復調ＩＣ
５１の内部にＡＧＣ検波回路２７を内蔵したものが一般
的で電流をＦＭ復調ＩＣ５１の外部に電流を流し出すも
のが一般的である。しかし、Ｉ／ＱコンバータＩＣ５３
にはＩ／ＱコンバータＩＣ５３より出力されるＩ信号及
びＱ信号を受けてＱＰＳＫ復調するＱＰＳＫ復調部から
のＲＦＡＧＣ制御電流で制御を行うために、Ｉ／Ｑコン
バータＩＣ５３にＡＧＣ検波回路を内蔵化しているもの
はなかった。したがって、上記従来の受信機では、高周
波信号処理回路５０の後段には独立したＡＧＣ検波回路
２４と、ＦＭ復調ＩＣ５１と、Ｉ／ＱコンバータＩＣ５
３の３部品が必要であった。したがって、上記従来の受
信機では部品点数が多く、消費電力も高くなっていた。
５１の内部にＡＧＣ検波回路２７を内蔵したものが一般
的で電流をＦＭ復調ＩＣ５１の外部に電流を流し出すも
のが一般的である。しかし、Ｉ／ＱコンバータＩＣ５３
にはＩ／ＱコンバータＩＣ５３より出力されるＩ信号及
びＱ信号を受けてＱＰＳＫ復調するＱＰＳＫ復調部から
のＲＦＡＧＣ制御電流で制御を行うために、Ｉ／Ｑコン
バータＩＣ５３にＡＧＣ検波回路を内蔵化しているもの
はなかった。したがって、上記従来の受信機では、高周
波信号処理回路５０の後段には独立したＡＧＣ検波回路
２４と、ＦＭ復調ＩＣ５１と、Ｉ／ＱコンバータＩＣ５
３の３部品が必要であった。したがって、上記従来の受
信機では部品点数が多く、消費電力も高くなっていた。
【０００６】本発明は上記課題を解決するもので、複数
の変調信号を受信する受信機において、部品点数の削減
及び消費電流の低減を図った受信機を提供することを目
的とする。
の変調信号を受信する受信機において、部品点数の削減
及び消費電流の低減を図った受信機を提供することを目
的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、第１の変調信号及び第２の変調信号を
受信する衛星放送受信用ＤＢＳチューナにおいて、前記
第１及び第２の変調信号より中間周波数を生成する高周
波信号処理回路と、第１の変調信号を処理する第１の信
号処理回路と、第２の変調信号を処理する第２の信号処
理回路と、前記第１又は第２の信号処理回路のいずれか
一方をオンし、他方をオフする制御手段とを備えるよう
にしている。
に、本発明では、第１の変調信号及び第２の変調信号を
受信する衛星放送受信用ＤＢＳチューナにおいて、前記
第１及び第２の変調信号より中間周波数を生成する高周
波信号処理回路と、第１の変調信号を処理する第１の信
号処理回路と、第２の変調信号を処理する第２の信号処
理回路と、前記第１又は第２の信号処理回路のいずれか
一方をオンし、他方をオフする制御手段とを備えるよう
にしている。
【０００８】このような構成によると、衛星放送受信用
ＤＢＳチューナはアンテナ等で受信した高周波信号を高
周波処理回路で選局を行い、中間周波数に変換する。高
周波信号とは、例えばデジタルＱＰＳＫ変調信号とアナ
ログＦＭ変調信号であり、信号に応じて中間周波数を復
調等をする第１及び第２の信号処理回路に送る。マイク
ロコンピュータ等の制御手段では受信した信号に応じて
一方をオンし、他方をオフする。このように、衛星放送
受信用ＤＢＳチューナは信号処理する側の信号処理回路
をオンし、他方をオフするので、衛星放送受信用ＤＢＳ
チューナとしては消費電力の低減となる。
ＤＢＳチューナはアンテナ等で受信した高周波信号を高
周波処理回路で選局を行い、中間周波数に変換する。高
周波信号とは、例えばデジタルＱＰＳＫ変調信号とアナ
ログＦＭ変調信号であり、信号に応じて中間周波数を復
調等をする第１及び第２の信号処理回路に送る。マイク
ロコンピュータ等の制御手段では受信した信号に応じて
一方をオンし、他方をオフする。このように、衛星放送
受信用ＤＢＳチューナは信号処理する側の信号処理回路
をオンし、他方をオフするので、衛星放送受信用ＤＢＳ
チューナとしては消費電力の低減となる。
【０００９】また、本発明では、上記構成において、さ
らに、前記第１の変調信号はアナログＦＭ変調信号であ
り、前記第２の変調信号はデジタルＱＰＳＫ変調信号で
あり、前記第１の信号処理回路は第１のＡＧＣ検波回路
が内蔵されたＦＭ復調ＩＣであり、前記第２の信号処理
回路は第２のＡＧＣ検波回路が内蔵されたＩ／Ｑコンバ
ータＩＣであり、前記高周波処理回路は前記第１及び第
２の検波回路からのＲＦＡＧＣ制御電流によって前記第
１及び第２の変調信号の減衰量を制御するアッテネータ
を有するようにしている。
らに、前記第１の変調信号はアナログＦＭ変調信号であ
り、前記第２の変調信号はデジタルＱＰＳＫ変調信号で
あり、前記第１の信号処理回路は第１のＡＧＣ検波回路
が内蔵されたＦＭ復調ＩＣであり、前記第２の信号処理
回路は第２のＡＧＣ検波回路が内蔵されたＩ／Ｑコンバ
ータＩＣであり、前記高周波処理回路は前記第１及び第
２の検波回路からのＲＦＡＧＣ制御電流によって前記第
１及び第２の変調信号の減衰量を制御するアッテネータ
を有するようにしている。
【００１０】このような構成によると、衛星放送のよう
にデジタルＱＰＳＫ変調信号と、アナログＦＭ変調信号
の放送が並存して行われている場合に、ＦＭ復調ＩＣと
Ｉ／ＱコンバータＩＣのそれぞれにはＡＧＣ検波回路が
内蔵されているので、独立したＡＧＣ検波回路を設けな
くても高周波信号の減衰量の制御を行うことができる。
そのため、衛星放送受信用ＤＢＳチューナを構成する部
品点数が少なく簡単な回路となる。
にデジタルＱＰＳＫ変調信号と、アナログＦＭ変調信号
の放送が並存して行われている場合に、ＦＭ復調ＩＣと
Ｉ／ＱコンバータＩＣのそれぞれにはＡＧＣ検波回路が
内蔵されているので、独立したＡＧＣ検波回路を設けな
くても高周波信号の減衰量の制御を行うことができる。
そのため、衛星放送受信用ＤＢＳチューナを構成する部
品点数が少なく簡単な回路となる。
【００１１】また、本発明では、上記構成において、さ
らに、前記第１及び第２のＡＧＣ検波回路は電流を流し
出すことによって前記ＲＦＡＧＣ制御電流を出力し、ノ
ードを介して前記ＲＦＡＧＣ制御電流を合流して前記ア
ッテネータに供給し、前記ノードと前記第１のＡＧＣ検
波回路の間にアノードが前記第１の検波回路にカソード
が前記ノードに向くように第１のダイオードが挿入さ
れ、前記ノードと前記第２のＡＧＣ検波回路の間にアノ
ードが前記第２の検波回路にカソードが前記ノードに向
くように第２のダイオードが挿入されている。
らに、前記第１及び第２のＡＧＣ検波回路は電流を流し
出すことによって前記ＲＦＡＧＣ制御電流を出力し、ノ
ードを介して前記ＲＦＡＧＣ制御電流を合流して前記ア
ッテネータに供給し、前記ノードと前記第１のＡＧＣ検
波回路の間にアノードが前記第１の検波回路にカソード
が前記ノードに向くように第１のダイオードが挿入さ
れ、前記ノードと前記第２のＡＧＣ検波回路の間にアノ
ードが前記第２の検波回路にカソードが前記ノードに向
くように第２のダイオードが挿入されている。
【００１２】このような構成によると、各信号処理回路
に内蔵されているＡＧＣ検波回路はＲＦＡＧＣ制御電流
を流し出すタイプであり、各信号処理回路のＡＧＣ検波
回路の出力側では処理回路を保護するためのダイオード
がアノードを信号処理回路にカソードをノードに向くよ
うに挿入されている。したがって、一方の信号処理回路
がオンしているときにはＡＧＣ検波回路からのＲＦＡＧ
Ｃ制御電流による電流がダイオードを介してアッテネー
タに送られ、高周波信号の減衰量の制御が行われる。こ
のとき、他方のオフしている信号処理回路にはダイオー
ドによってＡＧＣ検波回路に電流が流入するのが阻止さ
れ、信号処理回路が保護される。
に内蔵されているＡＧＣ検波回路はＲＦＡＧＣ制御電流
を流し出すタイプであり、各信号処理回路のＡＧＣ検波
回路の出力側では処理回路を保護するためのダイオード
がアノードを信号処理回路にカソードをノードに向くよ
うに挿入されている。したがって、一方の信号処理回路
がオンしているときにはＡＧＣ検波回路からのＲＦＡＧ
Ｃ制御電流による電流がダイオードを介してアッテネー
タに送られ、高周波信号の減衰量の制御が行われる。こ
のとき、他方のオフしている信号処理回路にはダイオー
ドによってＡＧＣ検波回路に電流が流入するのが阻止さ
れ、信号処理回路が保護される。
【００１３】また、本発明では、上記構成において、さ
らに、前記高周波処理回路は、前記中間周波信号の生成
用に第１の帯域幅をもつ第１のフィルタと、第２の帯域
幅をもつ第２のフィルタと、第１及び第２のフィルタを
切り替えて用いるスイッチング回路とを備えるようにし
ている。
らに、前記高周波処理回路は、前記中間周波信号の生成
用に第１の帯域幅をもつ第１のフィルタと、第２の帯域
幅をもつ第２のフィルタと、第１及び第２のフィルタを
切り替えて用いるスイッチング回路とを備えるようにし
ている。
【００１４】このような構成によると、例えば衛星内に
複数のトランスポンダを備え、放送するチャネルによっ
て経由するトランスポンダの伝送帯域幅が異なっている
場合には、衛星放送受信用ＤＢＳチューナにおける高周
波選局回路では、例えばマイクロコンピュータの制御に
よりスイッチング回路で適する帯域のフィルタに切り替
える。
複数のトランスポンダを備え、放送するチャネルによっ
て経由するトランスポンダの伝送帯域幅が異なっている
場合には、衛星放送受信用ＤＢＳチューナにおける高周
波選局回路では、例えばマイクロコンピュータの制御に
よりスイッチング回路で適する帯域のフィルタに切り替
える。
【００１５】また、本発明では、上記構成において、さ
らに、前記高周波信号処理回路は、２個の入力端子と、
前記入力端子のそれぞれに接続された第１及び第２の入
力増幅回路と、前記第１及び第２の入力増幅回路のいず
れか一方の信号を切り替えて増幅するスイッチング回路
とを備えている。
らに、前記高周波信号処理回路は、２個の入力端子と、
前記入力端子のそれぞれに接続された第１及び第２の入
力増幅回路と、前記第１及び第２の入力増幅回路のいず
れか一方の信号を切り替えて増幅するスイッチング回路
とを備えている。
【００１６】このような構成によると、受信した信号が
互いの干渉を防ぐために２系統に分離されて衛星放送受
信用ＤＢＳチューナに入力される。そして、衛星放送受
信用ＤＢＳチューナはスイッチング回路で受信信号を選
択して高周波信号処理を行う。
互いの干渉を防ぐために２系統に分離されて衛星放送受
信用ＤＢＳチューナに入力される。そして、衛星放送受
信用ＤＢＳチューナはスイッチング回路で受信信号を選
択して高周波信号処理を行う。
【００１７】
【００１８】
【００１９】
【発明の実施の形態】以下、本発明の一実施形態につい
て説明する。図１は本実施形態の衛星放送受信用ＤＢＳ
チューナのブロック図であり、図５と同一部分について
は同一符号を付してある。本実施形態の衛星放送受信用
ＤＢＳチューナは、衛星放送等で利用されるデジタルＱ
ＰＳＫ変調信号及びアナログＦＭ変調信号の両者を受信
することが可能である。衛星放送受信用ＤＢＳチューナ
は高周波信号処理回路５０と、ＦＭ復調ＩＣ５１と、Ｉ
／ＱコンバータＩＣ５２と、高周波信号処理回路５０よ
り出力される中間周波数をＦＭ復調回路ＩＣ５１及びＩ
／ＱコンバータＩＣ５２に分配供給する電力分配器２５
とから成っている。ＦＭ復調ＩＣ５１は第１の信号処理
回路であり、Ｉ／ＱコンバータＩＣ５２は第２の信号処
理回路である。
て説明する。図１は本実施形態の衛星放送受信用ＤＢＳ
チューナのブロック図であり、図５と同一部分について
は同一符号を付してある。本実施形態の衛星放送受信用
ＤＢＳチューナは、衛星放送等で利用されるデジタルＱ
ＰＳＫ変調信号及びアナログＦＭ変調信号の両者を受信
することが可能である。衛星放送受信用ＤＢＳチューナ
は高周波信号処理回路５０と、ＦＭ復調ＩＣ５１と、Ｉ
／ＱコンバータＩＣ５２と、高周波信号処理回路５０よ
り出力される中間周波数をＦＭ復調回路ＩＣ５１及びＩ
／ＱコンバータＩＣ５２に分配供給する電力分配器２５
とから成っている。ＦＭ復調ＩＣ５１は第１の信号処理
回路であり、Ｉ／ＱコンバータＩＣ５２は第２の信号処
理回路である。
【００２０】アンテナ（図示せず）等で受信された高周
波信号はＢＳ（Broadcasting Satellite）コンバータ
（又はＬＮＢ（Low Noise Block down Converter））
（図示せず）で水平偏波成分と、垂直偏波成分の２系統
に分割されてそれぞれ高周波入力端子１０ａ、１０ｂよ
り高周波信号処理回路５０に入力される。そして、端子
１０ａより入力された高周波信号はコンデンサ９ａ及び
ハイパスフィルタ１１ａで低周波成分が除去される。ま
た、端子１０ｂより入力された高周波信号はコンデンサ
９ｂ及びハイパスフィルタ１１ｂで低周波成分が除去さ
れる。そして、高周波増幅回路１２ａ、１２ｂはスイッ
チング回路１３によって制御されて、ハイパスフィルタ
１１ａ、１１ｂからの信号のいずれか一方を切り替えて
増幅し、次段のアッテネータ１４に送る。
波信号はＢＳ（Broadcasting Satellite）コンバータ
（又はＬＮＢ（Low Noise Block down Converter））
（図示せず）で水平偏波成分と、垂直偏波成分の２系統
に分割されてそれぞれ高周波入力端子１０ａ、１０ｂよ
り高周波信号処理回路５０に入力される。そして、端子
１０ａより入力された高周波信号はコンデンサ９ａ及び
ハイパスフィルタ１１ａで低周波成分が除去される。ま
た、端子１０ｂより入力された高周波信号はコンデンサ
９ｂ及びハイパスフィルタ１１ｂで低周波成分が除去さ
れる。そして、高周波増幅回路１２ａ、１２ｂはスイッ
チング回路１３によって制御されて、ハイパスフィルタ
１１ａ、１１ｂからの信号のいずれか一方を切り替えて
増幅し、次段のアッテネータ１４に送る。
【００２１】アッテネータ１４はＲＦＡＧＣ制御電流に
よって高周波信号の減衰量を制御する。ＲＦＡＧＣ制御
電流はＦＭ復調ＩＣ５１とＩ／ＱコンバータＩＣ５２か
ら高周波信号処理回路５０に入力され、高周波信号処理
回路５０の内部のノード１２０で合流されてアッテネー
タ１４に伝えられる。そして、次段のフィルタ１５でＰ
ＬＬシンセサイザ１８による制御で同調がとられる。フ
ィルタ１５はトラッキングフィルタ又はイメージフィル
タが用いられる。
よって高周波信号の減衰量を制御する。ＲＦＡＧＣ制御
電流はＦＭ復調ＩＣ５１とＩ／ＱコンバータＩＣ５２か
ら高周波信号処理回路５０に入力され、高周波信号処理
回路５０の内部のノード１２０で合流されてアッテネー
タ１４に伝えられる。そして、次段のフィルタ１５でＰ
ＬＬシンセサイザ１８による制御で同調がとられる。フ
ィルタ１５はトラッキングフィルタ又はイメージフィル
タが用いられる。
【００２２】そして、フィルタ１５を通過した信号は、
ミキサ１６で第１の局部発振回路１７より発振される信
号で混合されることにより周波数変換（例えば４７９．
５ＭＨｚ）され、ローパスフィルタ１９を通る。なお、
局部発振回路１７の発振周波数はＰＬＬシンセサイザ１
８によって制御される。
ミキサ１６で第１の局部発振回路１７より発振される信
号で混合されることにより周波数変換（例えば４７９．
５ＭＨｚ）され、ローパスフィルタ１９を通る。なお、
局部発振回路１７の発振周波数はＰＬＬシンセサイザ１
８によって制御される。
【００２３】ローパスフィルタ１９の通過後に信号は増
幅回路２０で増幅され、スイッチング回路２１で信号は
中間周波帯域フィルタ２２Ａ、２２Ｂのいずれか一方に
供給先が決められる。中間周波帯域フィルタ２２Ａ、２
２Ｂによって通過帯域が異なっており、フィルタ２２
Ａ、２２Ｂから成るフィルタ回路２２を通過した信号は
中間周波増幅回路２３で増幅されて高周波信号処理回路
５０より中間周波数を出力する。
幅回路２０で増幅され、スイッチング回路２１で信号は
中間周波帯域フィルタ２２Ａ、２２Ｂのいずれか一方に
供給先が決められる。中間周波帯域フィルタ２２Ａ、２
２Ｂによって通過帯域が異なっており、フィルタ２２
Ａ、２２Ｂから成るフィルタ回路２２を通過した信号は
中間周波増幅回路２３で増幅されて高周波信号処理回路
５０より中間周波数を出力する。
【００２４】例えば、衛星内に複数のトランスポンダを
備え、放送するチャネルによって経由するトランスポン
ダの伝送帯域幅が異なっている場合には、マイクロコン
ピュータ等の制御手段（図示せず）より選局するチャネ
ルに応じてバスを介して端子１０３よりデータと、端子
１０４よりクロックをＰＬＬシンセサイザ１８はスイッ
チング回路２１のスイッチ位置を制御することにより帯
域幅を切り換える。なお、高周波信号処理回路５０にお
いて、端子１０１、１０２は電源端子であり、端子１０
５はチューニング電源端子である。また、端子１１６、
１１７は衛星放送受信用ＤＢＳチューナ側からデータ出
力を行うために設けられている端子である。
備え、放送するチャネルによって経由するトランスポン
ダの伝送帯域幅が異なっている場合には、マイクロコン
ピュータ等の制御手段（図示せず）より選局するチャネ
ルに応じてバスを介して端子１０３よりデータと、端子
１０４よりクロックをＰＬＬシンセサイザ１８はスイッ
チング回路２１のスイッチ位置を制御することにより帯
域幅を切り換える。なお、高周波信号処理回路５０にお
いて、端子１０１、１０２は電源端子であり、端子１０
５はチューニング電源端子である。また、端子１１６、
１１７は衛星放送受信用ＤＢＳチューナ側からデータ出
力を行うために設けられている端子である。
【００２５】高周波信号処理回路５０より出力された中
間周波数は電力分配器２５でＦＭ復調ＩＣ５１及びＩ／
ＱコンバータＩＣ５２に信号を分配供給する。アナログ
ＦＭ変調信号を処理するときには、制御手段（図示せ
ず）の制御により端子１０６よりＦＭ復調ＩＣ５１に電
源供給が行われ、Ｉ／ＱコンバータＩＣ５２には端子１
１４からの電源供給が切られる。逆に、デジタルＱＰＳ
Ｋ変調信号を処理するときには、端子１１４よりＩ／Ｑ
コンバータＩＣ５２に電源供給が行われ、ＦＭ復調ＩＣ
５１には電源供給が切られる。このように、制御手段
（図示せず）はＦＭ復調ＩＣ５１とＩ／ＱコンバータＩ
Ｃ５２のいずれか一方をオンし、他方をオフする。
間周波数は電力分配器２５でＦＭ復調ＩＣ５１及びＩ／
ＱコンバータＩＣ５２に信号を分配供給する。アナログ
ＦＭ変調信号を処理するときには、制御手段（図示せ
ず）の制御により端子１０６よりＦＭ復調ＩＣ５１に電
源供給が行われ、Ｉ／ＱコンバータＩＣ５２には端子１
１４からの電源供給が切られる。逆に、デジタルＱＰＳ
Ｋ変調信号を処理するときには、端子１１４よりＩ／Ｑ
コンバータＩＣ５２に電源供給が行われ、ＦＭ復調ＩＣ
５１には電源供給が切られる。このように、制御手段
（図示せず）はＦＭ復調ＩＣ５１とＩ／ＱコンバータＩ
Ｃ５２のいずれか一方をオンし、他方をオフする。
【００２６】ＦＭ復調ＩＣ５１では、まず入力される中
間周波数はＡＧＣ増幅回路２６で増幅され、第１のＡＧ
Ｃ検波回路２７及びＰＬＬＦＭ復調回路２８に送られ
る。そして、ＰＬＬＦＭ復調回路２８ではＰＬＬ制御に
よりＦＭ復調を行い、端子１０７より検波結果を出力す
る。
間周波数はＡＧＣ増幅回路２６で増幅され、第１のＡＧ
Ｃ検波回路２７及びＰＬＬＦＭ復調回路２８に送られ
る。そして、ＰＬＬＦＭ復調回路２８ではＰＬＬ制御に
よりＦＭ復調を行い、端子１０７より検波結果を出力す
る。
【００２７】また、ＡＧＣ検波回路２７はＡＧＣ増幅回
路２６からの信号に応じてＡＧＣ検波を行い、ＲＦＡＧ
Ｃ制御電流による電流がＦＭ復調ＩＣ５１より流れ出
る。また、ＰＬＬＦＭ復調回路２８からの信号によりウ
ィンドウコンパレータ２９のＰＬＬシンセサイザ１８に
信号ＡＦＴ１、ＡＦＴ２を出力する。これは、ＰＬＬシ
ンセサイザ１８に信号を送るＢＳコンバータ（又はＬＮ
Ｂ（Low Noise Block down Converter））（図示せず）
でのローカルドリフト等により高周波発生回路５０に入
力される信号に誤差が生ずるのを是正するためである。
路２６からの信号に応じてＡＧＣ検波を行い、ＲＦＡＧ
Ｃ制御電流による電流がＦＭ復調ＩＣ５１より流れ出
る。また、ＰＬＬＦＭ復調回路２８からの信号によりウ
ィンドウコンパレータ２９のＰＬＬシンセサイザ１８に
信号ＡＦＴ１、ＡＦＴ２を出力する。これは、ＰＬＬシ
ンセサイザ１８に信号を送るＢＳコンバータ（又はＬＮ
Ｂ（Low Noise Block down Converter））（図示せず）
でのローカルドリフト等により高周波発生回路５０に入
力される信号に誤差が生ずるのを是正するためである。
【００２８】図２に示すように、信号ＡＦＴ１、ＡＦＴ
２は周波数ｆ０の近くではともにハイレベル（Ｈ）であ
るが、周波数がｆ０よりもある程度低い側では、信号Ａ
ＦＴ２はハイレベル（Ｈ）であるが、信号ＡＦＴ１はロ
ーレベル（Ｌ）となる。一方の周波数がｆ０よりもある
程度高い側では、信号ＡＦＴ１はハイレベルであるが、
信号ＡＦＴ２はローレベルとなる。ＰＬＬシンセサイザ
１８は信号ＡＦＴ１、ＡＦＴ２がともにハイレベルであ
るように中間周波数を制御する。また、信号ＡＦＴ１、
ＡＦＴ２は端子１０８、１０９より出力される。
２は周波数ｆ０の近くではともにハイレベル（Ｈ）であ
るが、周波数がｆ０よりもある程度低い側では、信号Ａ
ＦＴ２はハイレベル（Ｈ）であるが、信号ＡＦＴ１はロ
ーレベル（Ｌ）となる。一方の周波数がｆ０よりもある
程度高い側では、信号ＡＦＴ１はハイレベルであるが、
信号ＡＦＴ２はローレベルとなる。ＰＬＬシンセサイザ
１８は信号ＡＦＴ１、ＡＦＴ２がともにハイレベルであ
るように中間周波数を制御する。また、信号ＡＦＴ１、
ＡＦＴ２は端子１０８、１０９より出力される。
【００２９】再び、図１において、Ｉ／ＱコンバータＩ
Ｃ５２では電力分配器２５より供給される中間周波数が
ＡＧＣ増幅回路３０で増幅され、Ｉ側ミキサ３２、Ｑ側
ミキサ３３及びＡＧＣ検波回路３１に送られる。第２の
ＡＧＣ検波回路３１よりＲＦＡＧＣ制御電流による電流
が流れ出る。また、ミキサ３２、３３では、移相器３４
により互いに９０度位相がずれた信号が入力され、それ
ぞれＩ信号、Ｑ信号に分けられる。移相器３４には端子
１１５から電源供給されることにより発振動作する第２
の局部発振回路４３からの信号が入力される。
Ｃ５２では電力分配器２５より供給される中間周波数が
ＡＧＣ増幅回路３０で増幅され、Ｉ側ミキサ３２、Ｑ側
ミキサ３３及びＡＧＣ検波回路３１に送られる。第２の
ＡＧＣ検波回路３１よりＲＦＡＧＣ制御電流による電流
が流れ出る。また、ミキサ３２、３３では、移相器３４
により互いに９０度位相がずれた信号が入力され、それ
ぞれＩ信号、Ｑ信号に分けられる。移相器３４には端子
１１５から電源供給されることにより発振動作する第２
の局部発振回路４３からの信号が入力される。
【００３０】ミキサ３２より出力される信号はベースバ
ンド増幅回路３５、３６で増幅されてＩ側ローパスフィ
ルタ３７で高周波成分が除去される。さらに、Ｉ信号は
ベースバンド増幅回路３８で増幅され、端子１１２より
出力される。また、ミキサ３３より出力される信号はベ
ースバンド増幅回路３９、４０で増幅されてＱ側ローパ
スフィルタ４１で高周波成分が除去される。そして、Ｑ
信号はベースバンド増幅回路４２で増幅され、端子１１
３より出力される。Ｉ／ＱコンバータＩＣ５２より出力
されるＩ信号とＱ信号は後段に設けられているＱＰＳＫ
復調部（図示せず）でＱＰＳＫ復調される。
ンド増幅回路３５、３６で増幅されてＩ側ローパスフィ
ルタ３７で高周波成分が除去される。さらに、Ｉ信号は
ベースバンド増幅回路３８で増幅され、端子１１２より
出力される。また、ミキサ３３より出力される信号はベ
ースバンド増幅回路３９、４０で増幅されてＱ側ローパ
スフィルタ４１で高周波成分が除去される。そして、Ｑ
信号はベースバンド増幅回路４２で増幅され、端子１１
３より出力される。Ｉ／ＱコンバータＩＣ５２より出力
されるＩ信号とＱ信号は後段に設けられているＱＰＳＫ
復調部（図示せず）でＱＰＳＫ復調される。
【００３１】図３はアッテネータ１４の回路図である。
端子２００より入力される信号はコンデンサＣ１、ピン
ダイオードＤ１、Ｄ２及びコンデンサＣ２を介して減衰
されて端子２０１より出力される。端子２０２にはＦＭ
復調ＩＣ５１からのＲＦＡＧＣ制御電流が流れる。一
方、端子２０３にはＩ／ＱコンバータＩＣ５２からのＲ
ＦＡＧＣ制御電流が流れる。
端子２００より入力される信号はコンデンサＣ１、ピン
ダイオードＤ１、Ｄ２及びコンデンサＣ２を介して減衰
されて端子２０１より出力される。端子２０２にはＦＭ
復調ＩＣ５１からのＲＦＡＧＣ制御電流が流れる。一
方、端子２０３にはＩ／ＱコンバータＩＣ５２からのＲ
ＦＡＧＣ制御電流が流れる。
【００３２】端子２０２、２０３より入力されるＲＦＡ
ＧＣ制御電流はノード１２０で合流して抵抗Ｒ１、ピン
ダイオードＤ１、Ｄ２及び抵抗Ｒ２を通ってグランドレ
ベルに流れる。この電流によってピンダイオードＤ１、
Ｄ２での減衰量が制御される。このように、ノード１２
０で制御電流を合流してからアッテネータ１４に送るよ
うにしているので、アッテネータ１４の回路は簡単とな
っている。
ＧＣ制御電流はノード１２０で合流して抵抗Ｒ１、ピン
ダイオードＤ１、Ｄ２及び抵抗Ｒ２を通ってグランドレ
ベルに流れる。この電流によってピンダイオードＤ１、
Ｄ２での減衰量が制御される。このように、ノード１２
０で制御電流を合流してからアッテネータ１４に送るよ
うにしているので、アッテネータ１４の回路は簡単とな
っている。
【００３３】図４は上記の回路において、さらに、端子
２０２とノード１２０の間に保護用ダイオードＤ５がア
ノードが端子２０２にカソードがノード１２０に向くよ
うに挿入される。また、端子２０３とノード１２０の間
に保護用ダイオードＤ６がＡノードが端子２０３にカソ
ードがノード１２０に向くように挿入される。
２０２とノード１２０の間に保護用ダイオードＤ５がア
ノードが端子２０２にカソードがノード１２０に向くよ
うに挿入される。また、端子２０３とノード１２０の間
に保護用ダイオードＤ６がＡノードが端子２０３にカソ
ードがノード１２０に向くように挿入される。
【００３４】これにより、ＦＭ復調ＩＣ５１とＩ／Ｑコ
ンバータＩＣ５２の一方のオフしている側には、オンし
ている側から送られてくるＲＦＡＧＣ制御電流の電流が
流れ込まなくなり、そのオフしている側のＦＭ復調ＩＣ
５１とＩ／ＱコンバータＩＣ５２を保護している。
ンバータＩＣ５２の一方のオフしている側には、オンし
ている側から送られてくるＲＦＡＧＣ制御電流の電流が
流れ込まなくなり、そのオフしている側のＦＭ復調ＩＣ
５１とＩ／ＱコンバータＩＣ５２を保護している。
【００３５】このように本実施形態では、ＦＭ復調ＩＣ
５１とＩ／ＱコンバータＩＣ５２のいずれにもＡＧＣ検
波回路２７、３１が内蔵されているので、独立したＡＧ
Ｃ検波回路を設ける必要がなく、部品点数を減らすこと
ができる。そのため、衛星放送受信用ＤＢＳチューナの
低廉化の効果が得られる。また、信号処理する変調信号
によってＦＭ復調ＩＣ５１とＩ／ＱコンバータＩＣ５２
のいずれか一方がオフするので低消費電力となる。な
お、本実施形態では、デジタルＱＰＳＫ変調信号とアナ
ログＦＭ変調信号を受信する衛星放送受信用ＤＢＳチュ
ーナであったが、それ以外の変調信号であっても復調回
路等の信号処理回路を変調信号に応じて備えるようにす
ることにより受信可能となる。
５１とＩ／ＱコンバータＩＣ５２のいずれにもＡＧＣ検
波回路２７、３１が内蔵されているので、独立したＡＧ
Ｃ検波回路を設ける必要がなく、部品点数を減らすこと
ができる。そのため、衛星放送受信用ＤＢＳチューナの
低廉化の効果が得られる。また、信号処理する変調信号
によってＦＭ復調ＩＣ５１とＩ／ＱコンバータＩＣ５２
のいずれか一方がオフするので低消費電力となる。な
お、本実施形態では、デジタルＱＰＳＫ変調信号とアナ
ログＦＭ変調信号を受信する衛星放送受信用ＤＢＳチュ
ーナであったが、それ以外の変調信号であっても復調回
路等の信号処理回路を変調信号に応じて備えるようにす
ることにより受信可能となる。
【００３６】
【発明の効果】＜請求項１の効果＞以上説明したよう
に、請求項１に記載の衛星放送受信用ＤＢＳチューナに
よれば、複数の信号を受信する衛星放送受信用ＤＢＳチ
ューナでは、中間周波数を生成する高周波信号処理回路
を共通して利用し、制御手段では、受信した信号の処理
する信号の種類に応じて信号処理回路の一方をオンし、
他方をオフするので、信号処理を行わない側では電力が
消費されず、衛星放送受信用ＤＢＳチューナは低消費電
力となる。
に、請求項１に記載の衛星放送受信用ＤＢＳチューナに
よれば、複数の信号を受信する衛星放送受信用ＤＢＳチ
ューナでは、中間周波数を生成する高周波信号処理回路
を共通して利用し、制御手段では、受信した信号の処理
する信号の種類に応じて信号処理回路の一方をオンし、
他方をオフするので、信号処理を行わない側では電力が
消費されず、衛星放送受信用ＤＢＳチューナは低消費電
力となる。
【００３７】また、衛星放送では例えばデジタルＱＰＳ
Ｋ変調信号とアナログＦＭ変調信号による放送が並存し
ているので、衛星放送受信用ＤＢＳチューナは両者の信
号を受信し、信号処理することができる。また、ＦＭ復
調ＩＣとＩ／ＱコンバータＩＣのいずれにもＡＧＣ検波
回路が内蔵されているので部品点数を減らすことができ
る。
Ｋ変調信号とアナログＦＭ変調信号による放送が並存し
ているので、衛星放送受信用ＤＢＳチューナは両者の信
号を受信し、信号処理することができる。また、ＦＭ復
調ＩＣとＩ／ＱコンバータＩＣのいずれにもＡＧＣ検波
回路が内蔵されているので部品点数を減らすことができ
る。
【００３８】＜請求項２の効果＞
また、請求項２に記載の衛星放送受信用ＤＢＳチューナ
によれば、各信号処理回路には内蔵されるＡＧＣ検波回
路はＲＦＡＧＣ制御電流の電流を流し出すタイプであ
り、オフしているときにはダイオードによってＡＧＣ検
波回路には電流が流れ込まなくなるので回路の破壊が防
止される。さらに、信号処理回路のＡＧＣ検波回路の信
号の出力の極性は同じなのでアッテネータも両者の信号
を合流してから入力することができるため回路構成が簡
単となる。
によれば、各信号処理回路には内蔵されるＡＧＣ検波回
路はＲＦＡＧＣ制御電流の電流を流し出すタイプであ
り、オフしているときにはダイオードによってＡＧＣ検
波回路には電流が流れ込まなくなるので回路の破壊が防
止される。さらに、信号処理回路のＡＧＣ検波回路の信
号の出力の極性は同じなのでアッテネータも両者の信号
を合流してから入力することができるため回路構成が簡
単となる。
【００３９】＜請求項３の効果＞
また、請求項３に記載の衛星放送受信用ＤＢＳチューナ
によれば、チャネルによって帯域の異なる場合等に、ス
イッチング回路で適切なフィルタに切り替えて中間周波
数を生成することができる。
によれば、チャネルによって帯域の異なる場合等に、ス
イッチング回路で適切なフィルタに切り替えて中間周波
数を生成することができる。
【００４０】＜請求項４の効果＞請求項４
に記載の衛星放送受信用ＤＢＳチューナによれ
ば、２系統で分離されて衛星放送受信用ＤＢＳチューナ
に入力される信号はスイッチング回路を介することによ
って、高周波信号処理回路では信号処理での互いの干渉
による歪みが生じないようになっている。
ば、２系統で分離されて衛星放送受信用ＤＢＳチューナ
に入力される信号はスイッチング回路を介することによ
って、高周波信号処理回路では信号処理での互いの干渉
による歪みが生じないようになっている。
【００４１】
【図１】 本発明の第１の実施形態の衛星放送受信用Ｄ
ＢＳチューナのブロック図。
ＢＳチューナのブロック図。
【図２】 その衛星放送受信用ＤＢＳチューナの信号Ａ
ＦＴ１、ＡＦＴ２の出力状態を示す図。
ＦＴ１、ＡＦＴ２の出力状態を示す図。
【図３】 その衛星放送受信用ＤＢＳチューナの高周波
増幅回路のアッテネータの一例の回路図。
増幅回路のアッテネータの一例の回路図。
【図４】 そのアッテネータへのＲＦＡＧＣ制御電流の
入力側にダイオードが挿入された回路図。
入力側にダイオードが挿入された回路図。
【図５】 従来の衛星放送受信用ＤＢＳチューナのブロ
ック図。
ック図。
１０ａ、１０ｂ 高周波入力端子
１１ａ、１１ｂ ハイパスフィルタ
１２ａ、１２ｂ 高周波増幅回路
１３ スイッチング回路
１４ アッテネータ
１５ フィルタ
１６ ミキサ
１７ 第１の局部発振回路
１８ ＰＬＬシンセサイザ
１９ ローパスフィルタ
２０ 中間周波増幅回路
２１ スイッチ回路
２２Ａ、２２Ｂ 中間周波帯域フィルタ
２３ 中間周波増幅回路
２５ 電力分配器
２６ ＡＧＣ増幅回路
２７ ＡＧＣ検波回路
２８ ＰＬＬＦＭ復調回路
２９ ウィンドウコンパレータ
３０ ＡＧＣ増幅回路
３１ ＡＧＣ検波回路
３２ Ｉ側ミキサ
３３ Ｑ側ミキサ
３４ 移相器
３５、３６ Ｉ側ベースバンド増幅回路
３７ Ｉ側ローパスフィルタ
３９、４０ Ｑ側ベースバンド増幅回路
４１ Ｑ側ローパスフィルタ
４３ 第２の局部発振回路
５０ 高周波信号処理回路
５１ ＦＭ復調ＩＣ
５２ Ｉ／ＱコンバータＩＣ
Ｄ１、Ｄ２ ピンダイオード
Ｄ５、Ｄ６ 保護用ダイオード
Ｒ１、Ｒ２ 抵抗
Claims (4)
- 【請求項１】 第１の変調信号及び第２の変調信号より
中間周波数を生成する高周波信号処理回路と、第１の変
調信号を処理する第１の信号処理回路と、第２の変調信
号を処理する第２の信号処理回路と、前記第１又は第２
の信号処理回路のいずれか一方をオンし、他方をオフす
る制御手段とを備えた衛星放送受信用ＤＢＳチューナに
おいて、 前記第１の変調信号はアナログＦＭ変調信号であり、前
記第２の変調信号はデジタルＱＰＳＫ変調信号であり、
前記第１の信号処理回路は第１のＡＧＣ検波回路が内蔵
されたＦＭ復調ＩＣであり、前記第２の信号処理回路は
第２のＡＧＣ検波回路が内蔵されたＩ／ＱコンバータＩ
Ｃであり、前記高周波処理回路は前記第１及び第２の検
波回路からのＲＦＡＧＣ制御電流によって前記第１及び
第２の変調信号の減衰量を制御するアッテネータを有す
る ことを特徴とする衛星放送受信用ＤＢＳチューナ。 - 【請求項２】 前記第１及び第２のＡＧＣ検波回路は電
流を流し出すことによって前記ＲＦＡＧＣ制御電流を出
力し、ノードを介して前記ＲＦＡＧＣ制御電流を合流し
て前記アッテネータに供給し、前記ノードと前記第１の
ＡＧＣ検波回路の間にアノードが前記第１の検波回路に
カソードが前記ノードに向くように第１のダイオードが
挿入され、前記ノードと前記第２のＡＧＣ検波回路の間
にアノードが前記第２の検波回路にカソードが前記ノー
ドに向くように第２のダイオードが挿入されていること
を特徴とする請求項１に記載の衛星放送受信用ＤＢＳチ
ューナ。 - 【請求項３】 前記高周波処理回路は、前記中間周波信
号の生成用に第１の帯域幅をもつ第１のフィルタと、第
２の帯域幅をもつ第２のフィルタと、第１及び第２のフ
ィルタを切り替えて用いるスイッチング回路とを備えた
ことを特徴とする請求項１又は請求項２に記載の衛星放
送受信用ＤＢＳチューナ。 - 【請求項４】 前記高周波信号処理回路は、２個の入力
端子と、前記入力端子のそれぞれに接続された第１及び
第２の入力増幅回路と、前記第１及び第２の入力増幅回
路のいずれか一方の信号を切り替えて増幅するスイッチ
ング回路とを備えたことを特徴とする請求項１乃至請求
項３のいずれかに記載の衛星放送受信用ＤＢＳチュー
ナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01862698A JP3504847B2 (ja) | 1998-01-30 | 1998-01-30 | 衛星放送受信用ｄｂｓチューナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01862698A JP3504847B2 (ja) | 1998-01-30 | 1998-01-30 | 衛星放送受信用ｄｂｓチューナ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002371520A Division JP2003188749A (ja) | 2002-12-24 | 2002-12-24 | Ｉ／ｑコンバータｉｃ及び衛星放送受信用ｄｂｓチューナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220669A JPH11220669A (ja) | 1999-08-10 |
| JP3504847B2 true JP3504847B2 (ja) | 2004-03-08 |
Family
ID=11976839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01862698A Expired - Fee Related JP3504847B2 (ja) | 1998-01-30 | 1998-01-30 | 衛星放送受信用ｄｂｓチューナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3504847B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2227010A2 (en) | 2009-03-06 | 2010-09-08 | Funai Electric Co., Ltd. | Tuner unit apparatus |
-
1998
- 1998-01-30 JP JP01862698A patent/JP3504847B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2227010A2 (en) | 2009-03-06 | 2010-09-08 | Funai Electric Co., Ltd. | Tuner unit apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11220669A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0777335B1 (en) | Satellite broadcast tuner capable of processing both QPSK modulation signal and FM signal | |
| US6031878A (en) | Direct-conversion tuner integrated circuit for direct broadcast satellite television | |
| JP4368592B2 (ja) | デジタル放送受信用チューナ及びこれを備えた受信装置 | |
| JP3672189B2 (ja) | 無線信号受信装置及び復調処理回路 | |
| EP1113573A1 (en) | Tuner IC and receiving apparatus employing the same | |
| EP0959559B1 (en) | Direct broadcast satellite tuner | |
| JPH07231273A (ja) | 衛星放送受信用チューナ | |
| JP3504847B2 (ja) | 衛星放送受信用ｄｂｓチューナ | |
| JP3589886B2 (ja) | 放送受信機 | |
| US20060194557A1 (en) | Tuner | |
| US5999572A (en) | Digital broadcasting receiver tuner | |
| JP3502263B2 (ja) | デジタル放送受信用チューナ | |
| JP3824868B2 (ja) | デジタル放送受信用チューナ | |
| JP2003188749A (ja) | Ｉ／ｑコンバータｉｃ及び衛星放送受信用ｄｂｓチューナ | |
| KR100783502B1 (ko) | 바이패스 회로를 구비한 위성 디지털 멀티미디어 방송용수신기. | |
| US20090186591A1 (en) | Receiver | |
| JP2000217102A (ja) | 衛星放送受信用チュ―ナ | |
| JPH10242883A (ja) | 衛星放送チューナ | |
| KR200203700Y1 (ko) | 디지털방송 수신용 튜너 | |
| JP2001119634A (ja) | 衛星放送受信装置 | |
| JP3505382B2 (ja) | ディジタルｂｓ／ｃｓ受信装置 | |
| JP2001024721A (ja) | 共用化受信装置 | |
| JPH06133317A (ja) | チューナ装置 | |
| JP2730056B2 (ja) | テレビジョンチューナ | |
| JP2002135668A (ja) | ディジタル放送受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |