JP3490037B2 - コマンドパケット自動受信シーケンス回路 - Google Patents
コマンドパケット自動受信シーケンス回路Info
- Publication number
- JP3490037B2 JP3490037B2 JP37106299A JP37106299A JP3490037B2 JP 3490037 B2 JP3490037 B2 JP 3490037B2 JP 37106299 A JP37106299 A JP 37106299A JP 37106299 A JP37106299 A JP 37106299A JP 3490037 B2 JP3490037 B2 JP 3490037B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- flag
- ata
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、インターフェース
回路で用いられるシーケンス発生回路に関し、特にＡＴ
Ａ（AT attachment）／ＡＴＡＰＩ（ATA packet interf
ace）インターフェース回路で用いられるコマンドパケ
ット自動受信シーケンス回路に関する。
回路で用いられるシーケンス発生回路に関し、特にＡＴ
Ａ（AT attachment）／ＡＴＡＰＩ（ATA packet interf
ace）インターフェース回路で用いられるコマンドパケ
ット自動受信シーケンス回路に関する。
【０００２】
【従来の技術】コマンド・パケットとはホストがドライ
ブに送信するある一定長のデータのことであり、このデ
ータはコマンドとそのパラメーターから成る。また、コ
マンドパケットは、このコマンドとパラメータに基づい
た動作をドライブに行わせるためのものであるが、この
コマンド・パケットによってドライブはウェイクアップ
するのが通常である。そのウェイクアップ動作を行うコ
マンドパケット自動受信シーケンス回路は、ホストとド
ライブを接続するインターフェースに位置し、特に、ノ
ートパソコンなどに、ＣＤ−ＲＯＭドライブ、ＤＶＤ―
ＲＯＭドライブなどを内蔵する場合には、消費電力を削
減するためにスリープ中は前記ドライブのコントローラ
に供給しているクロックを完全に止めるために構成され
ている。
ブに送信するある一定長のデータのことであり、このデ
ータはコマンドとそのパラメーターから成る。また、コ
マンドパケットは、このコマンドとパラメータに基づい
た動作をドライブに行わせるためのものであるが、この
コマンド・パケットによってドライブはウェイクアップ
するのが通常である。そのウェイクアップ動作を行うコ
マンドパケット自動受信シーケンス回路は、ホストとド
ライブを接続するインターフェースに位置し、特に、ノ
ートパソコンなどに、ＣＤ−ＲＯＭドライブ、ＤＶＤ―
ＲＯＭドライブなどを内蔵する場合には、消費電力を削
減するためにスリープ中は前記ドライブのコントローラ
に供給しているクロックを完全に止めるために構成され
ている。
【０００３】
【発明が解決しようとする課題】ところが、クロックを
完全に止めようとすると、以下のような二つの問題点が
発生していた。
完全に止めようとすると、以下のような二つの問題点が
発生していた。
【０００４】第一点としては、クロック同期で動作して
いるコマンドパケット自動受信シーケンス回路を設けて
いる回路構成のＡＴＡ／ＡＴＡＰＩインターフェース回
路では、スタンバイ状態やスリープ状態である時に、ホ
ストのパケットコマンドの書き込みを検出した後、図６
のフローチャートに示すような手順に従ってレジスタの
設定をすることは、図８に示すような従来の同期式のコ
マンドパケット自動受信シーケンス回路では、クロック
が供給されずに行うことは不可能であるため、スタンバ
イやスリープ時に完全にクロックを止めることができな
かった。
いるコマンドパケット自動受信シーケンス回路を設けて
いる回路構成のＡＴＡ／ＡＴＡＰＩインターフェース回
路では、スタンバイ状態やスリープ状態である時に、ホ
ストのパケットコマンドの書き込みを検出した後、図６
のフローチャートに示すような手順に従ってレジスタの
設定をすることは、図８に示すような従来の同期式のコ
マンドパケット自動受信シーケンス回路では、クロック
が供給されずに行うことは不可能であるため、スタンバ
イやスリープ時に完全にクロックを止めることができな
かった。
【０００５】図８の従来のコマンドパケット自動受信シ
ーケンス回路について簡単に説明する。５０５〜５０８
はフリップ・フロップであり、このシーケンサの状態を
出力する信号を生成するためのものであり、その役割
は、図１の１０１〜１０５のものと対応する。同じく５
０１〜５０４の各論理は、図１の１０６〜１１０の論理
と対応する。従って、図８のコマンドパケット自動受信
シーケンス回路は、ＣＬＫ信号が立ち上がる毎に５０１
〜５０４の論理の出力がラッチされ、図８のコマンドパ
ケット自動受信シーケンス回路の状態が遷移して行く。
このような同期式のコマンドパケット自動受信シーケン
ス回路では、クロックが供給されないと、図８の５０１
〜５０４の各論理が変化しても、シーケンス回路として
の状態は変化せず、他の回路を制御することはできない
ことになる。
ーケンス回路について簡単に説明する。５０５〜５０８
はフリップ・フロップであり、このシーケンサの状態を
出力する信号を生成するためのものであり、その役割
は、図１の１０１〜１０５のものと対応する。同じく５
０１〜５０４の各論理は、図１の１０６〜１１０の論理
と対応する。従って、図８のコマンドパケット自動受信
シーケンス回路は、ＣＬＫ信号が立ち上がる毎に５０１
〜５０４の論理の出力がラッチされ、図８のコマンドパ
ケット自動受信シーケンス回路の状態が遷移して行く。
このような同期式のコマンドパケット自動受信シーケン
ス回路では、クロックが供給されないと、図８の５０１
〜５０４の各論理が変化しても、シーケンス回路として
の状態は変化せず、他の回路を制御することはできない
ことになる。
【０００６】通常、コマンドパケットの自動受信回路を
構成しようとすると、パケットコマンドの書き込み（Ａ
ＴＡ／ＡＴＡＰＩ規格に準拠したコマンドレジスタに
「Ａ０ｈ」を書き込む動作）をトリガーとして、それ以
降に続くコマンドパケットの受信はＡＴＡ／ＡＴＡＰＩ
規格のシーケンスに従って行うものになるため、同期式
で、クロック入力が必要なコマンドパケット自動受信シ
ーケンス回路使用している場合に、クロックを完全に停
止させてしまうと、シーケンスに添ったレジスタのアク
セスなどが不可能になり、コマンドパケットの自動受信
が不可能となってしまう。従って、スタンバイやスリー
プ中にＡＴＡ／ＡＴＡＰＩインターフェース回路のクロ
ックを完全停止させることはできないことになる。
構成しようとすると、パケットコマンドの書き込み（Ａ
ＴＡ／ＡＴＡＰＩ規格に準拠したコマンドレジスタに
「Ａ０ｈ」を書き込む動作）をトリガーとして、それ以
降に続くコマンドパケットの受信はＡＴＡ／ＡＴＡＰＩ
規格のシーケンスに従って行うものになるため、同期式
で、クロック入力が必要なコマンドパケット自動受信シ
ーケンス回路使用している場合に、クロックを完全に停
止させてしまうと、シーケンスに添ったレジスタのアク
セスなどが不可能になり、コマンドパケットの自動受信
が不可能となってしまう。従って、スタンバイやスリー
プ中にＡＴＡ／ＡＴＡＰＩインターフェース回路のクロ
ックを完全停止させることはできないことになる。
【０００７】さらに、第二点としては、ホストによるパ
ケットコマンドの書き込みがあってからクロックの供給
を開始する場合は、ホストによるパケットコマンドの書
き込みから、安定したクロックが供給されるまでの時間
が数ｍ秒〜数１０ｍ秒かかり、その間ドライブはウェイ
クアップすることができずにいた。そのため、ウェイク
アップするまでの時間が長くなり、その間のドライブと
して動作速度が極端に遅くなっているように見え、使い
づらいものになっていた。なお、さらにウェイクアップ
するまでに時間がかかるという説明を加えると、上記ド
ライブコントローラとしてのＡＴＡ／ＡＴＡＰＩインタ
ーフェース回路で使用しているクロックは、ドライブコ
ントローラ内部のクロックドライバーで生成されてい
て、多くはドライブコントローラ外部の水晶発振子など
から供給されるクロックをドライブコントローラ内部の
ＰＬＬなどで逓倍して出力し、使用している。このた
め、いったん、クロックドライバの動作を停止させ動作
を開始させるとＰＬＬが安定した動作になるのを待って
クロックを供給しなければならない。
ケットコマンドの書き込みがあってからクロックの供給
を開始する場合は、ホストによるパケットコマンドの書
き込みから、安定したクロックが供給されるまでの時間
が数ｍ秒〜数１０ｍ秒かかり、その間ドライブはウェイ
クアップすることができずにいた。そのため、ウェイク
アップするまでの時間が長くなり、その間のドライブと
して動作速度が極端に遅くなっているように見え、使い
づらいものになっていた。なお、さらにウェイクアップ
するまでに時間がかかるという説明を加えると、上記ド
ライブコントローラとしてのＡＴＡ／ＡＴＡＰＩインタ
ーフェース回路で使用しているクロックは、ドライブコ
ントローラ内部のクロックドライバーで生成されてい
て、多くはドライブコントローラ外部の水晶発振子など
から供給されるクロックをドライブコントローラ内部の
ＰＬＬなどで逓倍して出力し、使用している。このた
め、いったん、クロックドライバの動作を停止させ動作
を開始させるとＰＬＬが安定した動作になるのを待って
クロックを供給しなければならない。
【０００８】本発明の主な目的は、上記２点に示される
ような問題点を回避し、消費電力を削減しながらも動作
速度がウェイクアップ時にも著しく低下しない、ＡＴＡ
／ＡＴＡＰＩインターフェースにおけるコマンドパケッ
ト自動受信シーケンス回路を提供することにある。
ような問題点を回避し、消費電力を削減しながらも動作
速度がウェイクアップ時にも著しく低下しない、ＡＴＡ
／ＡＴＡＰＩインターフェースにおけるコマンドパケッ
ト自動受信シーケンス回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明によるコマンドパ
ケット自動受信シーケンス回路は、ＡＴＡ／ＡＴＡＰＩ
インターフェース回路がスタンバイ状態又はスリープ状
態であるときに、パケットコマンドの入力をトリガとし
てクロック供給の有無とは関係なく非同期に動作し、Ａ
ＴＡ／ＡＴＡＰＩレジスタ・ファイルに書き込まれる内
容とローカルレジスタ・ファイルに書き込まれる内容を
基にコマンドパケット受信のためのシーケンス信号を発
生することを特徴とする。
ケット自動受信シーケンス回路は、ＡＴＡ／ＡＴＡＰＩ
インターフェース回路がスタンバイ状態又はスリープ状
態であるときに、パケットコマンドの入力をトリガとし
てクロック供給の有無とは関係なく非同期に動作し、Ａ
ＴＡ／ＡＴＡＰＩレジスタ・ファイルに書き込まれる内
容とローカルレジスタ・ファイルに書き込まれる内容を
基にコマンドパケット受信のためのシーケンス信号を発
生することを特徴とする。
【００１０】 また、本発明によるコマンドパケット自
動受信シーケンス回路は、上記のコマンドパケット自動
受信シーケンス回路において、それぞれが入力信号のア
クティブレベルに応答して正側出力をアクティブレベル
とするとともに前段へクリア信号を出力し次段からのク
リア信号に応答して前記正側出力がインアクティブレベ
ルとなる第１乃至第（ｎ−１）のＦＬＡＧ回路と、パケ
ットコマンドの入力に応答して反転側出力をアクティブ
レベルとし前記第１のＦＬＡＧ回路からのクリア信号に
応答して前記反転側出力をインアクティブレベルとする
ＦＳＥＴ回路と、入力信号のアクティブレベルに応答し
て前記第ｎのＦＬＡＧ回路へクリア信号を出力するＦＲ
ＳＴ回路と、前記ＦＳＥＴ回路と第１のＦＬＡＧ回路の
間に設けられ前記ＦＳＥＴ回路の反転側出力と、ＡＴＡ
／ＡＴＡＰＩレジスタ・ファイルおよびローカルレジス
タ・ファイルの少なくとも一方からの出力とを入力して
その組合せが所定の状態であるときに前記第１のＦＬＡ
Ｇ回路へアクティブレベルを出力する第１の論理回路
と、それぞれが第ｉ（ｉは１≦ｉ＜ｎ−１の整数）のＦ
ＬＡＧ回路と第（ｉ＋１）のＦＬＡＧ回路との間に設け
られ、前記第ｉのＦＬＡＧ回路の正側出力とＡＴＡ／Ａ
ＴＡＰＩレジスタ・ファイルおよびローカルレジスタ・
ファイルの少なくとも一方からの出力とを入力してその
組合せが所定の状態であるときに前記第（ｉ＋１）のＦ
ＬＡＧ回路へアクティブレベルを出力する第２乃至第
（ｎ−１）の論理回路と、前記第（ｎ−１）のＦＬＡＧ
回路と前記ＦＲＳＴ回路の間に設けられ第（ｎ−１）の
ＦＬＡＧ回路の正側出力と、ＡＴＡ／ＡＴＡＰＩレジス
タ・ファイルおよびローカルレジスタ・ファイルの少な
くとも一方からの出力とを入力してその組合せが所定の
状態であるときに前記ＦＲＳＴ回路へアクティブレベル
を出力する第ｎの論理回路と、前記ＦＳＥＴ回路の出力
及び前記第１乃至第（ｎ−１）のＦＬＡＧ回路の出力を
デコードしてシーケンス信号を出力するデコード回路
と、を備えることを特徴とする。
動受信シーケンス回路は、上記のコマンドパケット自動
受信シーケンス回路において、それぞれが入力信号のア
クティブレベルに応答して正側出力をアクティブレベル
とするとともに前段へクリア信号を出力し次段からのク
リア信号に応答して前記正側出力がインアクティブレベ
ルとなる第１乃至第（ｎ−１）のＦＬＡＧ回路と、パケ
ットコマンドの入力に応答して反転側出力をアクティブ
レベルとし前記第１のＦＬＡＧ回路からのクリア信号に
応答して前記反転側出力をインアクティブレベルとする
ＦＳＥＴ回路と、入力信号のアクティブレベルに応答し
て前記第ｎのＦＬＡＧ回路へクリア信号を出力するＦＲ
ＳＴ回路と、前記ＦＳＥＴ回路と第１のＦＬＡＧ回路の
間に設けられ前記ＦＳＥＴ回路の反転側出力と、ＡＴＡ
／ＡＴＡＰＩレジスタ・ファイルおよびローカルレジス
タ・ファイルの少なくとも一方からの出力とを入力して
その組合せが所定の状態であるときに前記第１のＦＬＡ
Ｇ回路へアクティブレベルを出力する第１の論理回路
と、それぞれが第ｉ（ｉは１≦ｉ＜ｎ−１の整数）のＦ
ＬＡＧ回路と第（ｉ＋１）のＦＬＡＧ回路との間に設け
られ、前記第ｉのＦＬＡＧ回路の正側出力とＡＴＡ／Ａ
ＴＡＰＩレジスタ・ファイルおよびローカルレジスタ・
ファイルの少なくとも一方からの出力とを入力してその
組合せが所定の状態であるときに前記第（ｉ＋１）のＦ
ＬＡＧ回路へアクティブレベルを出力する第２乃至第
（ｎ−１）の論理回路と、前記第（ｎ−１）のＦＬＡＧ
回路と前記ＦＲＳＴ回路の間に設けられ第（ｎ−１）の
ＦＬＡＧ回路の正側出力と、ＡＴＡ／ＡＴＡＰＩレジス
タ・ファイルおよびローカルレジスタ・ファイルの少な
くとも一方からの出力とを入力してその組合せが所定の
状態であるときに前記ＦＲＳＴ回路へアクティブレベル
を出力する第ｎの論理回路と、前記ＦＳＥＴ回路の出力
及び前記第１乃至第（ｎ−１）のＦＬＡＧ回路の出力を
デコードしてシーケンス信号を出力するデコード回路
と、を備えることを特徴とする。
【００１１】本発明によるＡＴＡ／ＡＴＡＰＩインター
フェース回路は、上記のコマンドパケット自動受信シー
ケンス回路を備えることを特徴とする。
フェース回路は、上記のコマンドパケット自動受信シー
ケンス回路を備えることを特徴とする。
【００１２】 本発明によるシーケンス回路は、それぞ
れが入力信号のアクティブレベルに応答して正側出力を
アクティブレベルとするとともに前段へクリア信号を出
力し次段からのクリア信号に応答して前記正側出力がイ
ンアクティブレベルとなる第１乃至第（ｎ−１）のＦＬ
ＡＧ回路と、コマンドの入力に応答して反転側出力をア
クティブレベルとし前記第１のＦＬＡＧ回路からのクリ
ア信号に応答して前記反転側出力をインアクティブレベ
ルとするＦＳＥＴ回路と、入力信号のアクティブレベル
に応答して前記第ｎのＦＬＡＧ回路へクリア信号を出力
するＦＲＳＴ回路と、前記ＦＳＥＴ回路と第１のＦＬＡ
Ｇ回路の間に設けられ前記ＦＳＥＴ回路の反転側出力
と、レジスタ・ファイルの出力とを入力してその組合せ
が所定の状態であるときに前記第１のＦＬＡＧ回路へア
クティブレベルを出力する第１の論理回路と、それぞれ
が第ｉ（ｉは１≦ｉ＜ｎ−１の整数）のＦＬＡＧ回路と
第（ｉ＋１）のＦＬＡＧ回路との間に設けられ、前記第
ｉのＦＬＡＧ回路の正側出力とレジスタ・ファイルから
の出力とを入力してその組合せが所定の状態であるとき
に前記第（ｉ＋１）のＦＬＡＧ回路へアクティブレベル
を出力する第２乃至第（ｎ−１）の論理回路と、前記第
（ｎ−１）のＦＬＡＧ回路と前記ＦＲＳＴ回路の間に設
けられ第（ｎ−１）のＦＬＡＧ回路の正側出力と、レジ
スタ・ファイルからの出力とを入力してその組合せが所
定の状態であるときに前記ＦＲＳＴ回路へアクティブレ
ベルを出力する第ｎの論理回路と、前記ＦＳＥＴ回路の
出力及び前記第１乃至第（ｎ−１）のＦＬＡＧ回路の出
力をデコードしてシーケンス信号を出力するデコード回
路と、を備えることを特徴とするシーケンス回路。
れが入力信号のアクティブレベルに応答して正側出力を
アクティブレベルとするとともに前段へクリア信号を出
力し次段からのクリア信号に応答して前記正側出力がイ
ンアクティブレベルとなる第１乃至第（ｎ−１）のＦＬ
ＡＧ回路と、コマンドの入力に応答して反転側出力をア
クティブレベルとし前記第１のＦＬＡＧ回路からのクリ
ア信号に応答して前記反転側出力をインアクティブレベ
ルとするＦＳＥＴ回路と、入力信号のアクティブレベル
に応答して前記第ｎのＦＬＡＧ回路へクリア信号を出力
するＦＲＳＴ回路と、前記ＦＳＥＴ回路と第１のＦＬＡ
Ｇ回路の間に設けられ前記ＦＳＥＴ回路の反転側出力
と、レジスタ・ファイルの出力とを入力してその組合せ
が所定の状態であるときに前記第１のＦＬＡＧ回路へア
クティブレベルを出力する第１の論理回路と、それぞれ
が第ｉ（ｉは１≦ｉ＜ｎ−１の整数）のＦＬＡＧ回路と
第（ｉ＋１）のＦＬＡＧ回路との間に設けられ、前記第
ｉのＦＬＡＧ回路の正側出力とレジスタ・ファイルから
の出力とを入力してその組合せが所定の状態であるとき
に前記第（ｉ＋１）のＦＬＡＧ回路へアクティブレベル
を出力する第２乃至第（ｎ−１）の論理回路と、前記第
（ｎ−１）のＦＬＡＧ回路と前記ＦＲＳＴ回路の間に設
けられ第（ｎ−１）のＦＬＡＧ回路の正側出力と、レジ
スタ・ファイルからの出力とを入力してその組合せが所
定の状態であるときに前記ＦＲＳＴ回路へアクティブレ
ベルを出力する第ｎの論理回路と、前記ＦＳＥＴ回路の
出力及び前記第１乃至第（ｎ−１）のＦＬＡＧ回路の出
力をデコードしてシーケンス信号を出力するデコード回
路と、を備えることを特徴とするシーケンス回路。
【００１３】本発明によるインターフェース回路は、上
記のシーケンス回路を備えることを特徴とする。
記のシーケンス回路を備えることを特徴とする。
【００１４】 本発明によるコマンドパケット自動受信
シーケンス発生方法は、ＡＴＡ（ AT attachment ）／Ａ
ＴＡＰＩ（ ATA packet interface ）インターフェース回
路がスタンバイ状態又はスリープ状態であるときに、パ
ケットコマンドの入力をトリガとしてクロック供給の有
無とは関係なく非同期に動作し、ＡＴＡ／ＡＴＡＰＩレ
ジスタ・ファイルに書き込まれる内容とローカルレジス
タ・ファイルに書き込まれる内容を基にコマンドパケッ
ト受信のためのシーケンス信号を発生することを特徴と
する。
シーケンス発生方法は、ＡＴＡ（ AT attachment ）／Ａ
ＴＡＰＩ（ ATA packet interface ）インターフェース回
路がスタンバイ状態又はスリープ状態であるときに、パ
ケットコマンドの入力をトリガとしてクロック供給の有
無とは関係なく非同期に動作し、ＡＴＡ／ＡＴＡＰＩレ
ジスタ・ファイルに書き込まれる内容とローカルレジス
タ・ファイルに書き込まれる内容を基にコマンドパケッ
ト受信のためのシーケンス信号を発生することを特徴と
する。
【００１５】
【発明の実施の形態】本発明は、ハードディスクドライ
ブ、ＣＤ−ＲＯＭドライブ、ＤＶＤ−ＲＯＭドライブな
ど（以下「ドライブ」という。）に内蔵されるドライブ
・コントローラなどにおいて、スタンバイまたはスリー
プなどの省電力動作モードから通常動作モードに復帰時
に必要となるシーケンスの制御をして、コマンドパケッ
トを自動受信するためのシーケンス回路に、クロックが
供給されなくても動作可能な回路を設けたことを特徴と
している。なお、ここで述べるコマンド・パケットと
は、所謂パソコンなどのホストがドライブに送信するあ
る一定長のデータのことであり、このデータはコマンド
とそのパラメーターから成り、このコマンドとパラメー
タに基づいた動作をドライブに行わせるためのものであ
る。
ブ、ＣＤ−ＲＯＭドライブ、ＤＶＤ−ＲＯＭドライブな
ど（以下「ドライブ」という。）に内蔵されるドライブ
・コントローラなどにおいて、スタンバイまたはスリー
プなどの省電力動作モードから通常動作モードに復帰時
に必要となるシーケンスの制御をして、コマンドパケッ
トを自動受信するためのシーケンス回路に、クロックが
供給されなくても動作可能な回路を設けたことを特徴と
している。なお、ここで述べるコマンド・パケットと
は、所謂パソコンなどのホストがドライブに送信するあ
る一定長のデータのことであり、このデータはコマンド
とそのパラメーターから成り、このコマンドとパラメー
タに基づいた動作をドライブに行わせるためのものであ
る。
【００１６】図１に、本発明によるコマンド・パケット
を自動受信するコマンドパケット自動受信シーケンスシ
ーケンス回路を示す。このコマンドパケット自動受信シ
ーケンス回路は、クロックが供給されなくとも動作可能
であるＦＳＥＴ回路１０１、ＦＬＡＧ回路１０２〜１０
４、ＦＲＳＴ回路１０５を備える。これらの回路は、Ａ
０ＷＲ信号、論理回路１０６〜１１０からの出力される
信号により、自身が状態遷移し、コマンドパケットを自
動受信するための信号Ｑ１〜Ｑｎを、デコード回路１１
１に対して出力する。デコード回路１１１はシーケンス
信号Ｓ１〜Ｓｎをコマンドパケット自動受信シーケンス
回路外部の回路を制御するための信号として出力する。
論理回路１０６〜１１０にはコマンドパケット自動受信
シーケンス回路のシーケンスを決定する元となる信号
が、コマンドパケット自動受信シーケンス回路外部から
入力されている。
を自動受信するコマンドパケット自動受信シーケンスシ
ーケンス回路を示す。このコマンドパケット自動受信シ
ーケンス回路は、クロックが供給されなくとも動作可能
であるＦＳＥＴ回路１０１、ＦＬＡＧ回路１０２〜１０
４、ＦＲＳＴ回路１０５を備える。これらの回路は、Ａ
０ＷＲ信号、論理回路１０６〜１１０からの出力される
信号により、自身が状態遷移し、コマンドパケットを自
動受信するための信号Ｑ１〜Ｑｎを、デコード回路１１
１に対して出力する。デコード回路１１１はシーケンス
信号Ｓ１〜Ｓｎをコマンドパケット自動受信シーケンス
回路外部の回路を制御するための信号として出力する。
論理回路１０６〜１１０にはコマンドパケット自動受信
シーケンス回路のシーケンスを決定する元となる信号
が、コマンドパケット自動受信シーケンス回路外部から
入力されている。
【００１７】上記のような、クロックが供給されなくと
も動作可能な回路を設けることによって、コマンドパケ
ット自動受信シーケンス回路に対するクロックを完全に
止めることが可能になるため、（１）スタンバイまたは
スリープなどの状態において、ドライブの消費電力を削
減できるとともに、（２）スタンバイ及びスリープ中に
クロックが供給されなくともコマンドパケット自動受信
処理が可能となるため、クロックが再供給されてからコ
マンドパケットの自動受信を行うドライブよりも、スタ
ンバイまたはスリープなどの状態から通常動作モードに
移行する動作（以下、「ウェイクアップ動作」とい
う。）の時間が短縮できるという二つの効果が得られ
る。
も動作可能な回路を設けることによって、コマンドパケ
ット自動受信シーケンス回路に対するクロックを完全に
止めることが可能になるため、（１）スタンバイまたは
スリープなどの状態において、ドライブの消費電力を削
減できるとともに、（２）スタンバイ及びスリープ中に
クロックが供給されなくともコマンドパケット自動受信
処理が可能となるため、クロックが再供給されてからコ
マンドパケットの自動受信を行うドライブよりも、スタ
ンバイまたはスリープなどの状態から通常動作モードに
移行する動作（以下、「ウェイクアップ動作」とい
う。）の時間が短縮できるという二つの効果が得られ
る。
【００１８】図５を参照すると、ＡＴＡ／ＡＴＡＰＩイ
ンターフェース回路にコマンドパケット自動受信シーケ
ンス回路２０４を適用した実施形態が示されている。コ
マンドパケット自動受信シーケンス回路２０４は、コマ
ンド・パケットをクロックを入力することなく自動受信
するために設けられている。本実施形態のＡＴＡ／ＡＴ
ＡＰＩインターフェース回路は、ドライブがスタンバイ
状態又はスリープ状態になった場合は、ＣＬＫ信号線か
らクロックが供給されなくなるが、コマンドパケット自
動受信シーケンス回路２０４もクロックが供給されてい
ないスタンバイやスリープ時でも動作しなければならな
いので、コマンドパケット自動受信シーケンス回路２０
４にはクロック信号線は接続されていない。一方、図５
中でクロックの供給が必要なのは、通常動作時のデータ
転送用の同期式ＦＩＦＯ２０８、データ転送制御回路２
１３メインシーケンス回路２１４、及び割り込み制御回
路２１５であり、これらの回路にはクロック信号線が接
続されている。
ンターフェース回路にコマンドパケット自動受信シーケ
ンス回路２０４を適用した実施形態が示されている。コ
マンドパケット自動受信シーケンス回路２０４は、コマ
ンド・パケットをクロックを入力することなく自動受信
するために設けられている。本実施形態のＡＴＡ／ＡＴ
ＡＰＩインターフェース回路は、ドライブがスタンバイ
状態又はスリープ状態になった場合は、ＣＬＫ信号線か
らクロックが供給されなくなるが、コマンドパケット自
動受信シーケンス回路２０４もクロックが供給されてい
ないスタンバイやスリープ時でも動作しなければならな
いので、コマンドパケット自動受信シーケンス回路２０
４にはクロック信号線は接続されていない。一方、図５
中でクロックの供給が必要なのは、通常動作時のデータ
転送用の同期式ＦＩＦＯ２０８、データ転送制御回路２
１３メインシーケンス回路２１４、及び割り込み制御回
路２１５であり、これらの回路にはクロック信号線が接
続されている。
【００１９】上記のように、コマンドパケット自動受信
シーケンス回路２０４は、スタンバイ状態やスリープ状
態でもホストからのコマンド書き込みを検出してウェイ
クアップ動作するために、コマンドパケット自動受信シ
ーケンス回路２０４には、ＡＴＡ／ＡＴＡＰＩレジスタ
ファイル２０２から出力されるＡ０ＷＲ信号１００が入
力されている。Ａ０ＷＲ信号１００は、ホストがＡＴＡ
／ＡＴＡＰＩレジスタファイル２０２にＡＴＡ／ＡＴＡ
ＰＩバス２０１を介してパケットコマンドを書き込む時
のライト・パルス信号である。
シーケンス回路２０４は、スタンバイ状態やスリープ状
態でもホストからのコマンド書き込みを検出してウェイ
クアップ動作するために、コマンドパケット自動受信シ
ーケンス回路２０４には、ＡＴＡ／ＡＴＡＰＩレジスタ
ファイル２０２から出力されるＡ０ＷＲ信号１００が入
力されている。Ａ０ＷＲ信号１００は、ホストがＡＴＡ
／ＡＴＡＰＩレジスタファイル２０２にＡＴＡ／ＡＴＡ
ＰＩバス２０１を介してパケットコマンドを書き込む時
のライト・パルス信号である。
【００２０】さらに、ＡＴＡ／ＡＴＡＰＩレジスタ・フ
ァイル２０２からＡＴＡ／ＡＴＡＰＩドライブとしての
状態を示す信号群２１７が、ローカルレジスタ・ファイ
ル２０３からローカルＣＰＵ（不図示）が設定したモー
ド信号などの信号群２１９が、コマンドパケット自動受
信シーケンス回路２０４へ入力される。一方、コマンド
パケット自動受信シーケンス回路２０４は、ＡＴＡ／Ａ
ＴＡＰＩレジスタ・ファイル２０２及びローカルレジス
タ・ファイル２０３に対して、シーケンスに基づいた制
御信号Ｓ１〜Ｓｎを出力する。なお、図５中の／ＤＩＯ
Ｒ信号（「／」は反転を表す。），及び／ＤＩＯＷ信号
も、本来はＡＴＡ／ＡＴＡＰＩバス２０１に含まれるも
のではあるが、／ＤＩＯＷ信号はＡ０ＷＲ信号１００の
元となる信号であり、／ＤＩＯＲ信号もホストがＡＴＡ
／ＡＴＡＰＩレジスタ・ファイル２０２をアクセスする
ために使用する信号であり、信号と同様に重要な信号で
あるため、特に図５中に掲げた。
ァイル２０２からＡＴＡ／ＡＴＡＰＩドライブとしての
状態を示す信号群２１７が、ローカルレジスタ・ファイ
ル２０３からローカルＣＰＵ（不図示）が設定したモー
ド信号などの信号群２１９が、コマンドパケット自動受
信シーケンス回路２０４へ入力される。一方、コマンド
パケット自動受信シーケンス回路２０４は、ＡＴＡ／Ａ
ＴＡＰＩレジスタ・ファイル２０２及びローカルレジス
タ・ファイル２０３に対して、シーケンスに基づいた制
御信号Ｓ１〜Ｓｎを出力する。なお、図５中の／ＤＩＯ
Ｒ信号（「／」は反転を表す。），及び／ＤＩＯＷ信号
も、本来はＡＴＡ／ＡＴＡＰＩバス２０１に含まれるも
のではあるが、／ＤＩＯＷ信号はＡ０ＷＲ信号１００の
元となる信号であり、／ＤＩＯＲ信号もホストがＡＴＡ
／ＡＴＡＰＩレジスタ・ファイル２０２をアクセスする
ために使用する信号であり、信号と同様に重要な信号で
あるため、特に図５中に掲げた。
【００２１】ここで、ＡＴＡ／ＡＴＡＰＩレジスタ・フ
ァイル２０２とローカルレジスタ・ファイル２０３の構
成について説明する。ＡＴＡ／ＡＴＡＰＩレジスタ・フ
ァイル２０２は前記したように、ＡＴＡ／ＡＴＡＰＩに
定められたレジスタ群であり、ホストおよびローカルＣ
ＰＵからアクセスされる。ＡＴＡ／ＡＴＡＰＩレジスタ
・ファイル２０２は、ホストがアクセスする場合は、Ａ
ＴＡ／ＡＴＡＰＩバス２０１からアクセスされ、ローカ
ルＣＰＵからアクセスされる場合は、ローカルＣＰＵバ
ス２０７からアクセスされる。ＡＴＡ／ＡＴＡＰＩレジ
スタ・ファイル２０２はホストがドライブに実行させた
いコマンドを書き込むコマンドレジスタ、そのコマンド
を実行させるのに必要なパラメータを設定するレジス
タ、実行させているコマンドの動作状態を監視できるス
テータス・レジスタなどで構成されている。ローカルレ
ジスタファイル２０３は、主にローカルＣＰＵがアクセ
スするレジスタ群であり、ホストがＡＴＡ／ＡＴＡＰＩ
レジスタ・ファイル２０２に書き込んだコマンドとパラ
メータなどをローカルＣＰＵが読み取るためのものであ
る。ローカルＣＰＵは、ＡＴＡ／ＡＴＡＰＩレジスタ２
０２から読み取った値からドライブとしての動作を決定
し、ローカルレジスタ・ファイル２０３に、その動作モ
ード及びパラメータを設定し、動作を起動させるもので
ある。従って、ローカルレジスタ・ファイル２０３から
出力される信号は、メインシーケンス回路２１４、デー
タ転送制御回路２１３にも出力されている。このＡＴＡ
／ＡＴＡＰＩレジスタ・ファイル２０２とローカルレジ
スタ・ファイル２０３からコマンドパケット自動受信シ
ーケンス回路２０４へ、ＡＴＡ／ＡＴＡＰＩ観測信号２
１７、及び動作モード信号２１９が出力されている。こ
れらの信号は、コマンドパケット受信シーケンス回路２
０４が状態遷移を行う場合に参照される信号である。ま
た、コマンドパケット自動受信シーケンス回路２０４は
ＡＴＡ／ＡＴＡＰＩレジスタ・ファイル２０２とローカ
ルレジスタ・ファイル２０３へ、２１８で示されるＳ１
〜Ｓｎのシーケンス信号を出力している。これらの信号
により、ＡＴＡ／ＡＴＡＰＩレジスタ・ファイル２０２
とローカルレジスタ・ファイル２０３に対する制御が行
われ、コマンドパケットの自動受信動作が実現される。
ァイル２０２とローカルレジスタ・ファイル２０３の構
成について説明する。ＡＴＡ／ＡＴＡＰＩレジスタ・フ
ァイル２０２は前記したように、ＡＴＡ／ＡＴＡＰＩに
定められたレジスタ群であり、ホストおよびローカルＣ
ＰＵからアクセスされる。ＡＴＡ／ＡＴＡＰＩレジスタ
・ファイル２０２は、ホストがアクセスする場合は、Ａ
ＴＡ／ＡＴＡＰＩバス２０１からアクセスされ、ローカ
ルＣＰＵからアクセスされる場合は、ローカルＣＰＵバ
ス２０７からアクセスされる。ＡＴＡ／ＡＴＡＰＩレジ
スタ・ファイル２０２はホストがドライブに実行させた
いコマンドを書き込むコマンドレジスタ、そのコマンド
を実行させるのに必要なパラメータを設定するレジス
タ、実行させているコマンドの動作状態を監視できるス
テータス・レジスタなどで構成されている。ローカルレ
ジスタファイル２０３は、主にローカルＣＰＵがアクセ
スするレジスタ群であり、ホストがＡＴＡ／ＡＴＡＰＩ
レジスタ・ファイル２０２に書き込んだコマンドとパラ
メータなどをローカルＣＰＵが読み取るためのものであ
る。ローカルＣＰＵは、ＡＴＡ／ＡＴＡＰＩレジスタ２
０２から読み取った値からドライブとしての動作を決定
し、ローカルレジスタ・ファイル２０３に、その動作モ
ード及びパラメータを設定し、動作を起動させるもので
ある。従って、ローカルレジスタ・ファイル２０３から
出力される信号は、メインシーケンス回路２１４、デー
タ転送制御回路２１３にも出力されている。このＡＴＡ
／ＡＴＡＰＩレジスタ・ファイル２０２とローカルレジ
スタ・ファイル２０３からコマンドパケット自動受信シ
ーケンス回路２０４へ、ＡＴＡ／ＡＴＡＰＩ観測信号２
１７、及び動作モード信号２１９が出力されている。こ
れらの信号は、コマンドパケット受信シーケンス回路２
０４が状態遷移を行う場合に参照される信号である。ま
た、コマンドパケット自動受信シーケンス回路２０４は
ＡＴＡ／ＡＴＡＰＩレジスタ・ファイル２０２とローカ
ルレジスタ・ファイル２０３へ、２１８で示されるＳ１
〜Ｓｎのシーケンス信号を出力している。これらの信号
により、ＡＴＡ／ＡＴＡＰＩレジスタ・ファイル２０２
とローカルレジスタ・ファイル２０３に対する制御が行
われ、コマンドパケットの自動受信動作が実現される。
【００２２】次に、図５に示すＡＴＡ／ＡＴＡＰＩイン
ターフェース回路が通常データの転送を行うための構成
について説明する。通常の転送を、ホストと、このＡＴ
Ａ／ＡＴＡＰＩインターフェース回路とで行う場合は、
ローカルＣＰＵがローカルＣＰＵバス２０７を介して、
ローカルレジスタファイル２０３に転送モード、転送方
向、転送バイト数、およびメモリ側との転送に必要な設
定などを行い、最後に転送起動をかける。転送が起動さ
れると、メインシーケンス回路２１４が動作を開始し、
データ転送制御回路２１３を動作させる。データ転送制
御回路２１３は、通常、外部に接続される外部ＤＭＡコ
ントローラ（不図示）などにデータ要求信号を出力し、
外部ＤＭＡコントローラはメモリバス２０９を介してデ
ータのやり取りをＦＩＦＯインターフェース２０６と行
う。ＦＩＦＯインターフェース２０６は、通常のデータ
転送時には、データ転送用同期式ＦＩＦＯ２０８に接続
される。データ転送制御回路２１３は、また、ホストに
対してもデータ要求信号を出力する。この場合はＡＴＡ
／ＡＴＡＰＩバス２０１を介して、データのやり取りを
行い、ＡＴＡ／ＡＴＡＰＩバス２０１も、やはりデータ
転送用同期式ＦＩＦＯ２０８に接続される。以上、通常
転送の場合のデータの流れ方は転送方向によって、 （１） ホスト→ＡＴＡ／ＡＴＡＰＩバス２０１→ＦＩ
ＦＯインターフェース２０６→データ転送用同期式ＦＩ
ＦＯ２０８→ＦＩＦＯインターフェース２０６→メモリ
バス２０９→外部のメモリ （２） 外部のメモリ→メモリバス２０９→ＦＩＦＯイ
ンターフェース２０６→データ転送用同期式ＦＩＦＯ２
０８→ＦＩＦＯインターフェース２０６→ＡＴＡ／ＡＴ
ＡＰＩバス２０１→ホスト の２種類がある。転送が終了すると、メインシーケンス
回路２１４が割り込み制御回路２１５に、転送終了割り
込みをセットする。
ターフェース回路が通常データの転送を行うための構成
について説明する。通常の転送を、ホストと、このＡＴ
Ａ／ＡＴＡＰＩインターフェース回路とで行う場合は、
ローカルＣＰＵがローカルＣＰＵバス２０７を介して、
ローカルレジスタファイル２０３に転送モード、転送方
向、転送バイト数、およびメモリ側との転送に必要な設
定などを行い、最後に転送起動をかける。転送が起動さ
れると、メインシーケンス回路２１４が動作を開始し、
データ転送制御回路２１３を動作させる。データ転送制
御回路２１３は、通常、外部に接続される外部ＤＭＡコ
ントローラ（不図示）などにデータ要求信号を出力し、
外部ＤＭＡコントローラはメモリバス２０９を介してデ
ータのやり取りをＦＩＦＯインターフェース２０６と行
う。ＦＩＦＯインターフェース２０６は、通常のデータ
転送時には、データ転送用同期式ＦＩＦＯ２０８に接続
される。データ転送制御回路２１３は、また、ホストに
対してもデータ要求信号を出力する。この場合はＡＴＡ
／ＡＴＡＰＩバス２０１を介して、データのやり取りを
行い、ＡＴＡ／ＡＴＡＰＩバス２０１も、やはりデータ
転送用同期式ＦＩＦＯ２０８に接続される。以上、通常
転送の場合のデータの流れ方は転送方向によって、 （１） ホスト→ＡＴＡ／ＡＴＡＰＩバス２０１→ＦＩ
ＦＯインターフェース２０６→データ転送用同期式ＦＩ
ＦＯ２０８→ＦＩＦＯインターフェース２０６→メモリ
バス２０９→外部のメモリ （２） 外部のメモリ→メモリバス２０９→ＦＩＦＯイ
ンターフェース２０６→データ転送用同期式ＦＩＦＯ２
０８→ＦＩＦＯインターフェース２０６→ＡＴＡ／ＡＴ
ＡＰＩバス２０１→ホスト の２種類がある。転送が終了すると、メインシーケンス
回路２１４が割り込み制御回路２１５に、転送終了割り
込みをセットする。
【００２３】なお、コマンドパケット自動受信回路２０
４の内部構成は、前述したように図１のような回路構成
になっている。また、論理回路１０６〜１１０にはコマ
ンドパケット自動受信シーケンス回路のシーケンスを決
定する元となる信号と、ＡＴＡ／ＡＴＡＰＩレジスタ・
ファイル２０２及びローカルレジスタ・ファイル２０３
から出力された信号（ＡＴＡ／ＡＴＡＰＩコントローラ
としての動作や状態を示す信号）が入力される。図１の
中のＦＳＥＴ回路１０１は図３、ＦＬＡＧ回路１０２〜
１０４は図２、ＦＲＳＴ回路１０５は図４に示す通りで
ある。これらの回路１０１〜１０５は、Ａ０ＷＲ信号１
００、論理回路１０６〜１１０から出力される信号によ
り自身が状態遷移し、各回路の状態がアクティブになる
とＦＳＥＴ回路１０１は／Ｑ信号をアクティブにし、１
０２〜１０４はＱ信号をアクティブにする。さらに、こ
れらの／Ｑ信号及びＱ信号は、図１に示すとおり論理回
路１０６〜１１０にも入力されていて、論理回路１０６
の論理はＳ１シーケンスからＳ２シーケンスに状態遷移
するための条件の論理であり、論理回路１０７、１０８
及び１０９の各々の論理も各シーケンスからその次のシ
ーケンスに状態遷移するための条件の論理であり、シー
ケンスを決める条件の一部となっている。ただし、論理
回路１１０の論理は、コマンドパケット自動受信シーケ
ンス回路２０４が動作を終えた後に、ローカルＣＰＵ
が、図５のローカルレジスタ・ファイル２０３に設けら
れている割り込みステータスを読んだ場合に状態遷移す
るための論理である。従って、ＦＲＳＴ回路１０５に入
力されているＲＤ信号は、図５のローカルレジスタ・フ
ァイル２０３に設けられている割り込みステータスのリ
ード信号である。上記の状態遷移において、シーケンス
Ｓ１からシーケンスＳ２に状態遷移する際に論理回路１
０６が出力する信号がアクティブになり、その後ＦＬＡ
Ｇ回路１０２のＱ出力がアクティブになると、ＦＳＥＴ
回路１０１の出力をインアクティブにするため、ＦＬＡ
Ｇ回路１０２が出力しＦＳＥＴ回路１０１が入力するＣ
ＬＲｏ信号線にパルスが発生する。この動作は、ＦＬＡ
Ｇ回路１０２とＦＬＡＧ回路１０３に関しても同様であ
り、以下同様にＦＬＡＧ回路１０２とＦＬＡＧ回路１０
３、ＦＬＡＧ回路１０３と・・・、（中略）、・・・と
ＦＬＡＧ回路１０４、ＦＬＡＧ回路１０４とＦＲＳＴ回
路１０５の間で前段から出力される／Ｑ出力またはＱ信
号をインアクティブにするためのパルスが後段から前段
に出力される構成となっている。／Ｑ信号及びＱ信号
は、デコーダ回路１１１に信号Ｑ１〜Ｑｎとして入力さ
れる。そして、デコード回路１１１はステート信号Ｓ１
〜Ｓｎとして出力するが、これらの信号は図５のＡＴＡ
／ＡＴＡＰＩレジスタ・ファイル２０２及びローカルレ
ジスタ・ファイル２０３を制御する信号として、これら
に入力される構成となっている。
４の内部構成は、前述したように図１のような回路構成
になっている。また、論理回路１０６〜１１０にはコマ
ンドパケット自動受信シーケンス回路のシーケンスを決
定する元となる信号と、ＡＴＡ／ＡＴＡＰＩレジスタ・
ファイル２０２及びローカルレジスタ・ファイル２０３
から出力された信号（ＡＴＡ／ＡＴＡＰＩコントローラ
としての動作や状態を示す信号）が入力される。図１の
中のＦＳＥＴ回路１０１は図３、ＦＬＡＧ回路１０２〜
１０４は図２、ＦＲＳＴ回路１０５は図４に示す通りで
ある。これらの回路１０１〜１０５は、Ａ０ＷＲ信号１
００、論理回路１０６〜１１０から出力される信号によ
り自身が状態遷移し、各回路の状態がアクティブになる
とＦＳＥＴ回路１０１は／Ｑ信号をアクティブにし、１
０２〜１０４はＱ信号をアクティブにする。さらに、こ
れらの／Ｑ信号及びＱ信号は、図１に示すとおり論理回
路１０６〜１１０にも入力されていて、論理回路１０６
の論理はＳ１シーケンスからＳ２シーケンスに状態遷移
するための条件の論理であり、論理回路１０７、１０８
及び１０９の各々の論理も各シーケンスからその次のシ
ーケンスに状態遷移するための条件の論理であり、シー
ケンスを決める条件の一部となっている。ただし、論理
回路１１０の論理は、コマンドパケット自動受信シーケ
ンス回路２０４が動作を終えた後に、ローカルＣＰＵ
が、図５のローカルレジスタ・ファイル２０３に設けら
れている割り込みステータスを読んだ場合に状態遷移す
るための論理である。従って、ＦＲＳＴ回路１０５に入
力されているＲＤ信号は、図５のローカルレジスタ・フ
ァイル２０３に設けられている割り込みステータスのリ
ード信号である。上記の状態遷移において、シーケンス
Ｓ１からシーケンスＳ２に状態遷移する際に論理回路１
０６が出力する信号がアクティブになり、その後ＦＬＡ
Ｇ回路１０２のＱ出力がアクティブになると、ＦＳＥＴ
回路１０１の出力をインアクティブにするため、ＦＬＡ
Ｇ回路１０２が出力しＦＳＥＴ回路１０１が入力するＣ
ＬＲｏ信号線にパルスが発生する。この動作は、ＦＬＡ
Ｇ回路１０２とＦＬＡＧ回路１０３に関しても同様であ
り、以下同様にＦＬＡＧ回路１０２とＦＬＡＧ回路１０
３、ＦＬＡＧ回路１０３と・・・、（中略）、・・・と
ＦＬＡＧ回路１０４、ＦＬＡＧ回路１０４とＦＲＳＴ回
路１０５の間で前段から出力される／Ｑ出力またはＱ信
号をインアクティブにするためのパルスが後段から前段
に出力される構成となっている。／Ｑ信号及びＱ信号
は、デコーダ回路１１１に信号Ｑ１〜Ｑｎとして入力さ
れる。そして、デコード回路１１１はステート信号Ｓ１
〜Ｓｎとして出力するが、これらの信号は図５のＡＴＡ
／ＡＴＡＰＩレジスタ・ファイル２０２及びローカルレ
ジスタ・ファイル２０３を制御する信号として、これら
に入力される構成となっている。
【００２４】ＡＴＡ／ＡＴＡＰＩ規格は、American Nat
ional Standard Institute inc.が認可する規格であ
り、本発明は「ＡＴＡ／ＡＴＡＰＩ−４ Ｔ１３／１１
５３ＤＲｅｖｉｓｉｏｎ １６」（以下、「ＡＴＡ／Ａ
ＴＡＰＩ規格」という。）に準拠したものであるので、
「ＡＴＡ／ＡＴＡＰＩ規格」の文献を参照することと
し、ここではその説明は省略する。また、メモリバス２
０９と接続されるＤＭＡコントローラと、そのＤＭＡコ
ントローラに接続されるメモリについては、本発明と直
接関係しないのでその説明も省略する。
ional Standard Institute inc.が認可する規格であ
り、本発明は「ＡＴＡ／ＡＴＡＰＩ−４ Ｔ１３／１１
５３ＤＲｅｖｉｓｉｏｎ １６」（以下、「ＡＴＡ／Ａ
ＴＡＰＩ規格」という。）に準拠したものであるので、
「ＡＴＡ／ＡＴＡＰＩ規格」の文献を参照することと
し、ここではその説明は省略する。また、メモリバス２
０９と接続されるＤＭＡコントローラと、そのＤＭＡコ
ントローラに接続されるメモリについては、本発明と直
接関係しないのでその説明も省略する。
【００２５】上記ドライブがスタンバイ状態及びスリー
プ状態になる場合を説明すると、ホストがＡＴＡ／ＡＴ
ＡＰＩインターフェースを介して、ドライブに対してス
タンバイ・コマンドやスリープ・コマンドを発行した場
合と、ＡＴＡ／ＡＴＡＰＩインターフェースを介してホ
ストからのアクセスが一定時間になった時に、ドライブ
自身からスタンバイ状態になる場合がある。
プ状態になる場合を説明すると、ホストがＡＴＡ／ＡＴ
ＡＰＩインターフェースを介して、ドライブに対してス
タンバイ・コマンドやスリープ・コマンドを発行した場
合と、ＡＴＡ／ＡＴＡＰＩインターフェースを介してホ
ストからのアクセスが一定時間になった時に、ドライブ
自身からスタンバイ状態になる場合がある。
【００２６】また一方、ウェイクアップ開始の契機は、
ホストがＡＴＡ／ＡＴＡＰＩインターフェース規格に従
ったハードウェア・リセット若しくはソフトウェア・リ
セットをかけた場合又はソフトウェア・コマンド若しく
はデバイス・リセット・コマンドの発行を行った場合に
生ずるが、これらの場合に加えて、スタンバイ状態から
は全てのコマンドの書き込みがウェイクアップ開始の契
機となければならない。
ホストがＡＴＡ／ＡＴＡＰＩインターフェース規格に従
ったハードウェア・リセット若しくはソフトウェア・リ
セットをかけた場合又はソフトウェア・コマンド若しく
はデバイス・リセット・コマンドの発行を行った場合に
生ずるが、これらの場合に加えて、スタンバイ状態から
は全てのコマンドの書き込みがウェイクアップ開始の契
機となければならない。
【００２７】上記のウェイクアップ開始タイミングの契
機となるもののうちで、本発明が扱うのは、ホストから
のコマンド書き込みによるものであり、ホストとドライ
ブが接続されたＡＴＡ／ＡＴＡＰＩバス２０１を介して
ＡＴＡ／ＡＴＡＰＩレジスタ２０２に書き込まれるコマ
ンドに対してのものである。ホストが書き込んでくるコ
マンドの中でも、短時間でウェイクアップして対応しな
ければならない「データ転送を行うためのコマンド」の
書き込みの場合について説明する。
機となるもののうちで、本発明が扱うのは、ホストから
のコマンド書き込みによるものであり、ホストとドライ
ブが接続されたＡＴＡ／ＡＴＡＰＩバス２０１を介して
ＡＴＡ／ＡＴＡＰＩレジスタ２０２に書き込まれるコマ
ンドに対してのものである。ホストが書き込んでくるコ
マンドの中でも、短時間でウェイクアップして対応しな
ければならない「データ転送を行うためのコマンド」の
書き込みの場合について説明する。
【００２８】最初に、ホストはドライブにデータ転送を
要求するコマンドなどを発行する場合には、最初にＡＴ
Ａ／ＡＴＡＰＩバス２０１からコマンドレジスタ２０２
にパケットコマンドと呼ばれる「Ａ０ｈ」（以下「パケ
ットコマンド」という。）を書き込む。この書き込み動
作を行うときのＡ０ＷＲ信号１００は、コマンドパケッ
ト自動受信シーケンス回路２０４に入力されている。Ａ
ＴＡ／ＡＴＡＰＩインターフェースは、このＡ０ＷＲ信
号１００がアクティブになったのをコマンドパケット自
動受信シーケンス回路２０４が検出すると、ローカルレ
ジスタ・ファイル２０３中の転送バイトレジスタの設
定、転送方向の設定などといった図６のフローチャート
に示すような動作を行い、ホストが書き込んでくるコマ
ンドパケットを自動的に受信し、最終的にはコマンドパ
ケット非同期式ＦＩＦＯ２０５にコマンドパケットが書
き込まれる。この時、ホストはＡＴＡ／ＡＴＡＰＩバス
２０１を通じてコマンドパケット非同期式ＦＩＦＯ２０
５のデータレジスタにコマンドパケットを書き込んで来
ている。
要求するコマンドなどを発行する場合には、最初にＡＴ
Ａ／ＡＴＡＰＩバス２０１からコマンドレジスタ２０２
にパケットコマンドと呼ばれる「Ａ０ｈ」（以下「パケ
ットコマンド」という。）を書き込む。この書き込み動
作を行うときのＡ０ＷＲ信号１００は、コマンドパケッ
ト自動受信シーケンス回路２０４に入力されている。Ａ
ＴＡ／ＡＴＡＰＩインターフェースは、このＡ０ＷＲ信
号１００がアクティブになったのをコマンドパケット自
動受信シーケンス回路２０４が検出すると、ローカルレ
ジスタ・ファイル２０３中の転送バイトレジスタの設
定、転送方向の設定などといった図６のフローチャート
に示すような動作を行い、ホストが書き込んでくるコマ
ンドパケットを自動的に受信し、最終的にはコマンドパ
ケット非同期式ＦＩＦＯ２０５にコマンドパケットが書
き込まれる。この時、ホストはＡＴＡ／ＡＴＡＰＩバス
２０１を通じてコマンドパケット非同期式ＦＩＦＯ２０
５のデータレジスタにコマンドパケットを書き込んで来
ている。
【００２９】そして、通常のデータ転送の場合であれ
ば、ホストがデータ転送用同期式ＦＩＦＯ２０８のデー
タレジスタに書むデータは、ＦＩＦＯインターフェース
回路２０６を通って、データ転送用同期式ＦＩＦＯ２０
８に一時的に保持され、その後、データ転送制御回路２
１３とメインシーケンス回路２１４によって、メモリバ
ス２０９を通じて、ＤＭＡコントローラの制御により、
外付けのメモリなどへ転送される。
ば、ホストがデータ転送用同期式ＦＩＦＯ２０８のデー
タレジスタに書むデータは、ＦＩＦＯインターフェース
回路２０６を通って、データ転送用同期式ＦＩＦＯ２０
８に一時的に保持され、その後、データ転送制御回路２
１３とメインシーケンス回路２１４によって、メモリバ
ス２０９を通じて、ＤＭＡコントローラの制御により、
外付けのメモリなどへ転送される。
【００３０】しかし、コマンドパケットの受信は通常の
転送ではないため、メインシーケンス回路２１４は動作
しておらず、コマンドパケット自動受信シーケンス回路
２０４がデータ転送制御回路２１３を制御し、１２バイ
トのデータ（コマンドである第１バイトとパラメータで
ある第２乃至第１２バイト）はＡＴＡ／ＡＴＡＰＩバス
２０１からＦＩＦＯインターフェース２０６に入力さ
れ、コマンドパケット受信用非同期式ＦＩＦＯ２０５に
保持されることになる。この時、ローカルレジスタ・フ
ァイル２０３が出力するＡ０モード信号２１６がアクテ
ィブである。
転送ではないため、メインシーケンス回路２１４は動作
しておらず、コマンドパケット自動受信シーケンス回路
２０４がデータ転送制御回路２１３を制御し、１２バイ
トのデータ（コマンドである第１バイトとパラメータで
ある第２乃至第１２バイト）はＡＴＡ／ＡＴＡＰＩバス
２０１からＦＩＦＯインターフェース２０６に入力さ
れ、コマンドパケット受信用非同期式ＦＩＦＯ２０５に
保持されることになる。この時、ローカルレジスタ・フ
ァイル２０３が出力するＡ０モード信号２１６がアクテ
ィブである。
【００３１】なお、ホストが書き込んでくるコマンドパ
ケットのバイト数はＡＴＡ／ＡＴＡＰＩ規格では１２バ
イトであるので、データとしての１２バイトよりなるコ
マンドパケットをコマンドパケット受信用非同期式ＦＩ
ＦＯ２０５が取り込んだら、コマンドパケット自動受信
シーケンス回路２０４は、ローカルレジスタファイル２
０３に１２バイト受信終了のステータスをセットし、ロ
ーカルレジスタファイル２０３は割り込み制御回路２１
５にコマンドパケット受信終了割り込みをセットし、ロ
ーカルＣＰＵにコマンドパケットの受信が終了したこと
を通知する。このコマンドパケット受信終了割り込みを
受けてローカルＣＰＵはドライブのウェイクアップ動作
を開始し、ＣＬＫ信号線２１２にクロックが供給され始
め、スタンバイ状態などから通常動作モードに復帰す
る。
ケットのバイト数はＡＴＡ／ＡＴＡＰＩ規格では１２バ
イトであるので、データとしての１２バイトよりなるコ
マンドパケットをコマンドパケット受信用非同期式ＦＩ
ＦＯ２０５が取り込んだら、コマンドパケット自動受信
シーケンス回路２０４は、ローカルレジスタファイル２
０３に１２バイト受信終了のステータスをセットし、ロ
ーカルレジスタファイル２０３は割り込み制御回路２１
５にコマンドパケット受信終了割り込みをセットし、ロ
ーカルＣＰＵにコマンドパケットの受信が終了したこと
を通知する。このコマンドパケット受信終了割り込みを
受けてローカルＣＰＵはドライブのウェイクアップ動作
を開始し、ＣＬＫ信号線２１２にクロックが供給され始
め、スタンバイ状態などから通常動作モードに復帰す
る。
【００３２】さらに、コマンドパケット自動受信シーケ
ンス回路２０４の構成について説明すると、このシーケ
ンス回路２０４が、ｎ個の状態を持ち、その状態を非同
期に遷移しながら、図５に示したＡＴＡ／ＡＴＡＰＩレ
ジスタ・ファイル２０２、ローカルレジスタ・ファイル
２０３、ＦＩＦＯインターフェース２０６、及び割り込
み制御回路２１５を制御する。
ンス回路２０４の構成について説明すると、このシーケ
ンス回路２０４が、ｎ個の状態を持ち、その状態を非同
期に遷移しながら、図５に示したＡＴＡ／ＡＴＡＰＩレ
ジスタ・ファイル２０２、ローカルレジスタ・ファイル
２０３、ＦＩＦＯインターフェース２０６、及び割り込
み制御回路２１５を制御する。
【００３３】また、図１に示すコマンドパケット自動受
信シーケンス回路２０４の構成を参照すると、その初期
状態は、ＦＳＥＴ回路１０１が出力するＱ１信号がアク
ティブであるアイドル状態である。Ａ０ＷＲ信号１００
（パケットコマンド用ライトパルス）の立ち下がりエッ
ジをトリガーとして、コマンドパケット自動受信シーケ
ンス回路２０４は動作を始め、Ｑ１信号がアクティブで
あるアイドル状態からＳ２状態へと遷移する。この時、
ＦＳＥＴ回路１０１の内部においては図７に示すよう
に、Ｐ信号上にエッジ検出のパルスが出力される。な
お、Ｐ信号はＦＳＥＴ回路１０２の構成を示す図３中の
３入力ＡＮＤゲートの出力信号である。また、１０６は
Ｓ１状態からＳ２状態へ遷移するための条件の論理回路
である。Ｓ１ステートからＳ２ステートへと遷移し、Ｆ
ＬＡＧ回路１０２のＱ２信号がアクティブになるが、そ
れと同時にＦＬＡＧ回路１０２から出力されるＣＬＲｏ
信号がアクティブになり、ＦＳＥＴ回路１０１が出力し
ているＱ１信号が０にクリアされる。以下同じように状
態遷移を続け、図６のフローチャートに示されるような
動作を行い、ＦＬＡＧ回路１０４のＱｎ信号がアクティ
ブになると、コマンドパケット自動受信動作が終了した
ことを示す。この状態遷移によってコマンドパケット受
信終了割り込みがセットされ、図５に示される割り込み
制御回路２１５から出力するＩＮＴ信号をアクティブに
する。
信シーケンス回路２０４の構成を参照すると、その初期
状態は、ＦＳＥＴ回路１０１が出力するＱ１信号がアク
ティブであるアイドル状態である。Ａ０ＷＲ信号１００
（パケットコマンド用ライトパルス）の立ち下がりエッ
ジをトリガーとして、コマンドパケット自動受信シーケ
ンス回路２０４は動作を始め、Ｑ１信号がアクティブで
あるアイドル状態からＳ２状態へと遷移する。この時、
ＦＳＥＴ回路１０１の内部においては図７に示すよう
に、Ｐ信号上にエッジ検出のパルスが出力される。な
お、Ｐ信号はＦＳＥＴ回路１０２の構成を示す図３中の
３入力ＡＮＤゲートの出力信号である。また、１０６は
Ｓ１状態からＳ２状態へ遷移するための条件の論理回路
である。Ｓ１ステートからＳ２ステートへと遷移し、Ｆ
ＬＡＧ回路１０２のＱ２信号がアクティブになるが、そ
れと同時にＦＬＡＧ回路１０２から出力されるＣＬＲｏ
信号がアクティブになり、ＦＳＥＴ回路１０１が出力し
ているＱ１信号が０にクリアされる。以下同じように状
態遷移を続け、図６のフローチャートに示されるような
動作を行い、ＦＬＡＧ回路１０４のＱｎ信号がアクティ
ブになると、コマンドパケット自動受信動作が終了した
ことを示す。この状態遷移によってコマンドパケット受
信終了割り込みがセットされ、図５に示される割り込み
制御回路２１５から出力するＩＮＴ信号をアクティブに
する。
【００３４】ここで、ＩＮＴ信号をアクティブにするこ
とについて説明する。
とについて説明する。
【００３５】Ｑｎ信号は、コマンドパケット受信終了を
示す信号なので、このＱｎ信号がアクティブになると、
ＡＴＡ／ＡＴＡＰＩインターフェース回路は、ローカル
ＣＰＵにコマンドパケット受信終了を知らせるために、
ＩＮＴ信号をアクティブにする。また、シーケンス回路
２０４からから割り込み制御回路２１５直接行く信号は
無い。しかし、ローカルレジスタ・ファイル２０３から
割込み制御回路２１５に接続された信号が、ＩＮＴ信号
をアクティブにするためのＩＮＴ制御信号である。
示す信号なので、このＱｎ信号がアクティブになると、
ＡＴＡ／ＡＴＡＰＩインターフェース回路は、ローカル
ＣＰＵにコマンドパケット受信終了を知らせるために、
ＩＮＴ信号をアクティブにする。また、シーケンス回路
２０４からから割り込み制御回路２１５直接行く信号は
無い。しかし、ローカルレジスタ・ファイル２０３から
割込み制御回路２１５に接続された信号が、ＩＮＴ信号
をアクティブにするためのＩＮＴ制御信号である。
【００３６】ローカルＣＰＵへの割り込み制御方法とし
て、一般的なものを説明をすると、ローカルＣＰＵに接
続される周辺回路（Ｉ／Ｏコントローラなど）で、割り
込みを発生させる要因がおきると、周辺回路（Ｉ／Ｏコ
ントローラなど）が持っている自身の状態を示すための
ステータス・レジスタに割り込み要因をセットし、割り
込み（ＩＮＴ）端子をアクティブにして、その発生した
割り込み要因に対応した処理をローカルＣＰＵに要求す
る。また、この時周辺回路（Ｉ／Ｏコントローラなど）
内部では、ある特定の割り込み要因に対しては、その割
り込み要因に対応した処理を行わないようにする必要が
ある場合がある。この場合には、周辺回路（Ｉ／Ｏコン
トローラなど）内部に持っている割り込み要因マスクレ
ジスタなどで、ある特定の割り込み要因が発生した時だ
けに、割り込み（ＩＮＴ）端子をアクティブにしないよ
うに設定する。ただし、割り込み要因マスクレジスタで
マスクしている時でも、その割り込み要因が発生すれ
ば、割り込み要因はステータス・レジスタにセットされ
る。この割り込み割り込み設定をするのはローカルＣＰ
Ｕである。
て、一般的なものを説明をすると、ローカルＣＰＵに接
続される周辺回路（Ｉ／Ｏコントローラなど）で、割り
込みを発生させる要因がおきると、周辺回路（Ｉ／Ｏコ
ントローラなど）が持っている自身の状態を示すための
ステータス・レジスタに割り込み要因をセットし、割り
込み（ＩＮＴ）端子をアクティブにして、その発生した
割り込み要因に対応した処理をローカルＣＰＵに要求す
る。また、この時周辺回路（Ｉ／Ｏコントローラなど）
内部では、ある特定の割り込み要因に対しては、その割
り込み要因に対応した処理を行わないようにする必要が
ある場合がある。この場合には、周辺回路（Ｉ／Ｏコン
トローラなど）内部に持っている割り込み要因マスクレ
ジスタなどで、ある特定の割り込み要因が発生した時だ
けに、割り込み（ＩＮＴ）端子をアクティブにしないよ
うに設定する。ただし、割り込み要因マスクレジスタで
マスクしている時でも、その割り込み要因が発生すれ
ば、割り込み要因はステータス・レジスタにセットされ
る。この割り込み割り込み設定をするのはローカルＣＰ
Ｕである。
【００３７】以上のことを、コマンドパケット自動受信
シーケンス回路２０４、ローカルレジスタ・ファイル２
０３、および割り込み制御回路２１５に当てはめてみる
と、１２バイトのコマンドパケットをコマンドパケット
受信用非同期式ＦＩＦＯ２０５に受信し終えた時点で、
割り込み要因としてのコマンドパケット受信終了割り込
みがコマンドパケット自動受信シーケンス回路２０４で
発生し、その割り込み要因が、ローカルレジスタ・ファ
イル２０３内にある割り込み要因を示すステータス・レ
ジスタにセットされる。次に図６のフローチャートを参
照して、コマンドパケットの受信動作について説明す
る。図６に示すフローチャート中の３００〜３０９で示
される各部分をコマンドパケット自動受信シーケンス回
路２０４に適用するために、ステートと論理に図６のス
テップ３００〜３０９を割り付けると以下のようにな
る。３００は３０１の条件分岐で「いいえ」の場合に留
まっている状態なので、Ａ０ＷＲ信号がアクティブにな
っていないパケットコマンドが書き込まれていない状態
であるＳ１（図７参照）とする。３０１はＳ１ステート
からＳ２ステートに状態遷移する条件分岐の論理１（符
号１０６）とする。３０２はＡＴＡ／ＡＴＡＰＩ規格上
で定義され、図５のＡＴＡ／ＡＴＡＰＩレジスタファイ
ル２０２中に存在するＢＳＹビットを１にする動作を示
していて、この状態はＳ２ステート（図７参照）とす
る。３０３はＳ２ステートからＳ３ステートに状態遷移
するための条件分岐の論理２（符号１０７）とする。３
０４はＳ３ステート（図７参照）とする。３０５はＳ４
ステート（図７参照）とする。３０６はＳ５ステートと
する。３０７はＳ６ステートとする。３０８はＳ６ステ
ートからＳ７ステートに状態遷移するための条件分岐の
論理６とする。３０９はＳ７ステートとする。
シーケンス回路２０４、ローカルレジスタ・ファイル２
０３、および割り込み制御回路２１５に当てはめてみる
と、１２バイトのコマンドパケットをコマンドパケット
受信用非同期式ＦＩＦＯ２０５に受信し終えた時点で、
割り込み要因としてのコマンドパケット受信終了割り込
みがコマンドパケット自動受信シーケンス回路２０４で
発生し、その割り込み要因が、ローカルレジスタ・ファ
イル２０３内にある割り込み要因を示すステータス・レ
ジスタにセットされる。次に図６のフローチャートを参
照して、コマンドパケットの受信動作について説明す
る。図６に示すフローチャート中の３００〜３０９で示
される各部分をコマンドパケット自動受信シーケンス回
路２０４に適用するために、ステートと論理に図６のス
テップ３００〜３０９を割り付けると以下のようにな
る。３００は３０１の条件分岐で「いいえ」の場合に留
まっている状態なので、Ａ０ＷＲ信号がアクティブにな
っていないパケットコマンドが書き込まれていない状態
であるＳ１（図７参照）とする。３０１はＳ１ステート
からＳ２ステートに状態遷移する条件分岐の論理１（符
号１０６）とする。３０２はＡＴＡ／ＡＴＡＰＩ規格上
で定義され、図５のＡＴＡ／ＡＴＡＰＩレジスタファイ
ル２０２中に存在するＢＳＹビットを１にする動作を示
していて、この状態はＳ２ステート（図７参照）とす
る。３０３はＳ２ステートからＳ３ステートに状態遷移
するための条件分岐の論理２（符号１０７）とする。３
０４はＳ３ステート（図７参照）とする。３０５はＳ４
ステート（図７参照）とする。３０６はＳ５ステートと
する。３０７はＳ６ステートとする。３０８はＳ６ステ
ートからＳ７ステートに状態遷移するための条件分岐の
論理６とする。３０９はＳ７ステートとする。
【００３８】従って、３００は図１のＦＳＥＴ回路１０
１に対応し、３０１は図１の論理回路１（符号１０６）
に対応し、３０２は図１のＦＬＡＧ回路１０２に対応
し、３０３は図１の論理２（符号１０７）に対応し、３
０４は図１のＦＬＡＧ回路１０３に対応し、３０５は図
１中の点線部分になるが、ＦＬＡＧ回路に対応し、３０
６も図１中の点線部分になるが、ＦＬＡＧ回路に対応
し、３０７も図１中の点線部分になるが、ＦＬＡＧ回路
に対応し、３０８は図１のの論理回路ｎ−１（符号１０
９）に対応し、３０９は図１のＦＬＡＧ回路（符号１０
４）に対応する。
１に対応し、３０１は図１の論理回路１（符号１０６）
に対応し、３０２は図１のＦＬＡＧ回路１０２に対応
し、３０３は図１の論理２（符号１０７）に対応し、３
０４は図１のＦＬＡＧ回路１０３に対応し、３０５は図
１中の点線部分になるが、ＦＬＡＧ回路に対応し、３０
６も図１中の点線部分になるが、ＦＬＡＧ回路に対応
し、３０７も図１中の点線部分になるが、ＦＬＡＧ回路
に対応し、３０８は図１のの論理回路ｎ−１（符号１０
９）に対応し、３０９は図１のＦＬＡＧ回路（符号１０
４）に対応する。
【００３９】３００のＳ１ステートは、図７のタイミン
グチャートではＳ１が「１」となっている部分である。
グチャートではＳ１が「１」となっている部分である。
【００４０】３０１の条件分岐ではＡ０ＷＲ信号がアク
ティブになっていない間は、Ｓ１の状態であり、Ａ０Ｗ
Ｒ信号がいったんアクティブになるとＳ１ステートから
Ｓ２ステートに状態遷移する。このタイミングは図７に
示すようにＡ０ＷＲが「１」になるまで、「１」であっ
たＳ１が「０」になり、Ｓ２が「１」になる部分であ
る。
ティブになっていない間は、Ｓ１の状態であり、Ａ０Ｗ
Ｒ信号がいったんアクティブになるとＳ１ステートから
Ｓ２ステートに状態遷移する。このタイミングは図７に
示すようにＡ０ＷＲが「１」になるまで、「１」であっ
たＳ１が「０」になり、Ｓ２が「１」になる部分であ
る。
【００４１】３０２は前記したＢＳＹビットを「１」に
設定するためのステートであり、図５のＡＴＡ／ＡＴＡ
ＰＩレジスタファイル２０２に出力されているＳ２信号
によって、ＢＳＹビットは「１」に設定される。図７の
タイミングチャートでは、Ｓ２が「１」の部分である。
設定するためのステートであり、図５のＡＴＡ／ＡＴＡ
ＰＩレジスタファイル２０２に出力されているＳ２信号
によって、ＢＳＹビットは「１」に設定される。図７の
タイミングチャートでは、Ｓ２が「１」の部分である。
【００４２】３０３の条件分岐ではコマンドパケットの
準備ができた場合に、Ｓ３ステートに状態遷移し、Ｓ３
ステートに留まる。このタイミングは図７に示されるよ
うにＳ２が「１」から「０」になって、Ｓ３が「１」に
なっている部分である。
準備ができた場合に、Ｓ３ステートに状態遷移し、Ｓ３
ステートに留まる。このタイミングは図７に示されるよ
うにＳ２が「１」から「０」になって、Ｓ３が「１」に
なっている部分である。
【００４３】３０４は前記したＢＳＹビットと同様にＡ
ＴＡ／ＡＴＡＰＩ規格で定義されたＣ／Ｄビット及びＩ
／Ｏビットをそれぞれ「１」と「０」に設定するための
ステートであり、図５のＡＴＡ／ＡＴＡＰＩレジスタフ
ァイル２０２に出力されているＳ３信号によって、Ｃ／
Ｄビット及びＩ／Ｏビットはそれぞれ「１」と「０」に
設定される。図７のタイミングチャートでは、Ｓ３が
「１」の部分である。
ＴＡ／ＡＴＡＰＩ規格で定義されたＣ／Ｄビット及びＩ
／Ｏビットをそれぞれ「１」と「０」に設定するための
ステートであり、図５のＡＴＡ／ＡＴＡＰＩレジスタフ
ァイル２０２に出力されているＳ３信号によって、Ｃ／
Ｄビット及びＩ／Ｏビットはそれぞれ「１」と「０」に
設定される。図７のタイミングチャートでは、Ｓ３が
「１」の部分である。
【００４４】３０５は前記したＢＳＹビットと同様にＡ
ＴＡ／ＡＴＡＰＩ規格で定義されたＤＲＱビットを
「１」に設定するためのステートである。図７のタイミ
ングチャートでは、Ｓ４が「１」の部分である。
ＴＡ／ＡＴＡＰＩ規格で定義されたＤＲＱビットを
「１」に設定するためのステートである。図７のタイミ
ングチャートでは、Ｓ４が「１」の部分である。
【００４５】３０６はＢＳＹビットを「０」に設定する
ためのステートである。図７のタイミングチャートで
は、点線部分にあたるが、Ｓ５が「１」となる部分であ
る。
ためのステートである。図７のタイミングチャートで
は、点線部分にあたるが、Ｓ５が「１」となる部分であ
る。
【００４６】３０７はコマンドパケットを受信するステ
ートであり、図５のローカルレジスタファイル２０３に
Ｓ６信号を出力する。２０３のローカルレジスタファイ
ルは、このＳ６信号からコマンドパケット受信中という
状態を示す信号をデータ転送制御回路２１３に出力す
る。図７のタイミングチャートでは、Ｓｎ−１が「１」
となる部分である。
ートであり、図５のローカルレジスタファイル２０３に
Ｓ６信号を出力する。２０３のローカルレジスタファイ
ルは、このＳ６信号からコマンドパケット受信中という
状態を示す信号をデータ転送制御回路２１３に出力す
る。図７のタイミングチャートでは、Ｓｎ−１が「１」
となる部分である。
【００４７】３０８の条件分岐では、コマンドパケット
受信が終了した場合にＳ６ステートからＳ７ステートに
遷移する。転送が終了していない場合はＳ６ステートに
留まる。また、コマンドパケットの受信が終了したかど
うかは、図５のローカルレジスタファイル２０３中の転
送カウンタがカウントした受信データ数が規定の数に達
したかによって判断する。規定の数に達していれば、ロ
ーカルレジスタファイル２０３からコマンドパケット自
動受信シーケンス回路２０４に入力されている状態信号
によって、そのことが示される。図７のタイミングチャ
ートでは、Ｓｎ−１が「１」から「０」になりＳｎが
「１」になる部分である。
受信が終了した場合にＳ６ステートからＳ７ステートに
遷移する。転送が終了していない場合はＳ６ステートに
留まる。また、コマンドパケットの受信が終了したかど
うかは、図５のローカルレジスタファイル２０３中の転
送カウンタがカウントした受信データ数が規定の数に達
したかによって判断する。規定の数に達していれば、ロ
ーカルレジスタファイル２０３からコマンドパケット自
動受信シーケンス回路２０４に入力されている状態信号
によって、そのことが示される。図７のタイミングチャ
ートでは、Ｓｎ−１が「１」から「０」になりＳｎが
「１」になる部分である。
【００４８】３０９はコマンドパケットの受信が終了し
た後のステートであり、図５のローカルレジスタファイ
ル２０３に出力されるＳ７信号によって、前記ローカル
ステータスはコマンドパケット受信終了状態となる。ま
た、ローカルレジスタファイル２０３から出力される信
号によって、割り込み制御回路２１５が出力するＩＮＴ
信号がアクティブとなる。図７のタイミングチャートで
は、Ｓ７（Ｓ４とＳｎ−１の間）が「１」となる部分で
ある。その他に、状態遷移分岐として論理３、論理４、
論理５、論理６、論理７が存在するが、これらは各々の
条件が無条件となっているため、特に記述、説明を行わ
ない。
た後のステートであり、図５のローカルレジスタファイ
ル２０３に出力されるＳ７信号によって、前記ローカル
ステータスはコマンドパケット受信終了状態となる。ま
た、ローカルレジスタファイル２０３から出力される信
号によって、割り込み制御回路２１５が出力するＩＮＴ
信号がアクティブとなる。図７のタイミングチャートで
は、Ｓ７（Ｓ４とＳｎ−１の間）が「１」となる部分で
ある。その他に、状態遷移分岐として論理３、論理４、
論理５、論理６、論理７が存在するが、これらは各々の
条件が無条件となっているため、特に記述、説明を行わ
ない。
【００４９】なお、本実施形態の説明は、ＡＴＡ／ＡＴ
ＡＰＩインターフェース回路に本発明のパケットコマン
ド自動受信シーケンス回路を適用した場合の例であり、
適用するインターフェースプロトコルによって図１に示
したＦＬＡＧ回路１０２〜１０４の段数や論理回路１０
６〜１１０の論理が決定されるものである。
ＡＰＩインターフェース回路に本発明のパケットコマン
ド自動受信シーケンス回路を適用した場合の例であり、
適用するインターフェースプロトコルによって図１に示
したＦＬＡＧ回路１０２〜１０４の段数や論理回路１０
６〜１１０の論理が決定されるものである。
【００５０】
【発明の効果】以上説明したように、本発明によれば、
スタンバイ及びスリープ中に完全にクロックを停止する
ことができるため、スタンバイ及びスリープ中の消費電
力を大幅に削減することができる。また、通常動作時で
あってもクロックで動作することはないので、スタンバ
イ及びスリープ時と同様に、通常動作時の消費電力を同
期式シーケンサをもつＡＴＡ／ＡＴＡＰＩインターフェ
ース回路と比べて、削減することができる。
スタンバイ及びスリープ中に完全にクロックを停止する
ことができるため、スタンバイ及びスリープ中の消費電
力を大幅に削減することができる。また、通常動作時で
あってもクロックで動作することはないので、スタンバ
イ及びスリープ時と同様に、通常動作時の消費電力を同
期式シーケンサをもつＡＴＡ／ＡＴＡＰＩインターフェ
ース回路と比べて、削減することができる。
【００５１】また、スタンバイ及びスリープ中にホスト
が書き込んでくるパケット・コマンドに応答し、自動的
にコマンドパケットを取り込めるため、ローカルＣＰＵ
が行うウェイクアップ処理にコマンドパケットの取り込
み待ちという状態がなくなり、スタンバイ及びスリープ
中にコマンドパケットを取り込めないＡＴＡ／ＡＴＡＰ
Ｉインターフェースを備えたドライブよりも、ＡＴＡ／
ＡＴＡＰＩインターフェース回路の部分だけに関して
も、数ｍ〜数１０ｍ秒単位で速くウェイクアップでき
る。最近のディスク・ドライブでは通常動作速度（ディ
スクの回転速度、データの転送速度など）が高速化して
いるので、スタンバイやスリープからウェイクアップに
時間がかかるとその待ち時間が通常の反応時間よりも長
くなり、非常に使いづらいものとなる。例えば、スリー
プ状態のノートブックパソコンをマウスクリックやキー
ボードを使用することによってウェイクアップさせよう
としたときに、マウスの動きとカソールの動きが一致し
ないことやキーボードからの入力の取りこぼしなどの問
題が生じるが、本発明では、ウェイクアップ時間の短縮
することが可能なので、このような問題などを回避でき
る。
が書き込んでくるパケット・コマンドに応答し、自動的
にコマンドパケットを取り込めるため、ローカルＣＰＵ
が行うウェイクアップ処理にコマンドパケットの取り込
み待ちという状態がなくなり、スタンバイ及びスリープ
中にコマンドパケットを取り込めないＡＴＡ／ＡＴＡＰ
Ｉインターフェースを備えたドライブよりも、ＡＴＡ／
ＡＴＡＰＩインターフェース回路の部分だけに関して
も、数ｍ〜数１０ｍ秒単位で速くウェイクアップでき
る。最近のディスク・ドライブでは通常動作速度（ディ
スクの回転速度、データの転送速度など）が高速化して
いるので、スタンバイやスリープからウェイクアップに
時間がかかるとその待ち時間が通常の反応時間よりも長
くなり、非常に使いづらいものとなる。例えば、スリー
プ状態のノートブックパソコンをマウスクリックやキー
ボードを使用することによってウェイクアップさせよう
としたときに、マウスの動きとカソールの動きが一致し
ないことやキーボードからの入力の取りこぼしなどの問
題が生じるが、本発明では、ウェイクアップ時間の短縮
することが可能なので、このような問題などを回避でき
る。
【図１】本発明の実施形態によるコマンドパケット自動
受信シーケンス回路の構成を示すブロック図である。
受信シーケンス回路の構成を示すブロック図である。
【図２】図１に示すＦＬＡＧ回路１０２、１０３、１０
４の構成を示す回路図である。
４の構成を示す回路図である。
【図３】図１に示すＦＳＥＴ回路１０１の構成を示す回
路図である。
路図である。
【図４】図１に示すＦＲＳＴ回路１０５の構成を示す回
路図である。
路図である。
【図５】本発明の実施形態によるＡＴＡ／ＡＴＡＰＩイ
ンターフェース回路の構成を示すブロック図である。
ンターフェース回路の構成を示すブロック図である。
【図６】ＡＴＡ／ＡＴＡＰＩ回路のコマンドパケット受
信シーケンスを示す図である。
信シーケンスを示す図である。
【図７】 図１に示す 本発明の実施形態によるコマン
ドパケット自動受信シーケンス回路の動作を示すタイミ
ング図である。
ドパケット自動受信シーケンス回路の動作を示すタイミ
ング図である。
【図８】従来例による同期式のコマンドパケット自動受
信シーケンス回路の構成を示すブロック図である。
信シーケンス回路の構成を示すブロック図である。
１０１ ＦＳＥＴ回路
１０２〜１０４ ＦＬＡＧ回路
１０５ ＦＲＳＴ回路
１０６〜１１０ 論理回路
１１１ デコード回路
２０２ ＡＴＡ／ＡＴＡＰＩレジスタ・ファイル
２０３ ローカルレジスタ・ファイル
２０４ コマンドパケット自動受信シーケンス回路
２０５ コマンドパケット受信用非同期式ＦＩＦＯ
２０６ ＦＩＦＯインターフェース
２０８ データ転送用同期式ＦＩＦＯ
２１３ データ転送制御回路
２１４ メインシーケンス回路
２１５ 割り込み制御回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 13/38 320
G06F 1/04 301
H04L 29/00
H04L 29/08
ＷＰＩ（ＤＩＡＬＯＧ)
Claims (6)
- 【請求項１】 ＡＴＡ（AT attachment）／ＡＴＡＰＩ
（ATA packet interface）インターフェース回路がスタ
ンバイ状態又はスリープ状態であるときに、パケットコ
マンドの入力をトリガとしてクロック供給の有無とは関
係なく非同期に動作し、ＡＴＡ／ＡＴＡＰＩレジスタ・
ファイルに書き込まれる内容とローカルレジスタ・ファ
イルに書き込まれる内容を基にコマンドパケット受信の
ためのシーケンス信号を発生することを特徴とするコマ
ンドパケット自動受信シーケンス回路。 - 【請求項２】 請求項１に記載のコマンドパケット自動
受信シーケンス回路において、それぞれが入力信号のアクティブレベルに応答して正側
出力をアクティブレベルとするとともに前段へクリア信
号を出力し次段からのクリア信号に応答して前記正側出
力がインアクティブレベルとなる第１乃至第（ｎ−１）
のＦＬＡＧ回路と、 パケットコマンドの入力に応答して反転側出力をアクテ
ィブレベルとし前記第１のＦＬＡＧ回路からのクリア信
号に応答して前記反転側出力をインアクティブレベルと
するＦＳＥＴ回路と、 入力信号のアクティブレベルに応答して前記第ｎのＦＬ
ＡＧ回路へクリア信号を出力するＦＲＳＴ回路と、 前記ＦＳＥＴ回路と第１のＦＬＡＧ回路の間に設けられ
前記ＦＳＥＴ回路の反転側出力と、ＡＴＡ／ＡＴＡＰＩ
レジスタ・ファイルおよびローカルレジスタ・ファイル
の少なくとも一方からの出力とを入力してその組合せが
所定の状態であるときに前記第１のＦＬＡＧ回路へアク
ティブレベルを出力する第１の論理回路と、 それぞれが第ｉ（ｉは１≦ｉ＜ｎ−１の整数）のＦＬＡ
Ｇ回路と第（ｉ＋１）のＦＬＡＧ回路との間に設けら
れ、前記第ｉのＦＬＡＧ回路の正側出力とＡＴＡ／ＡＴ
ＡＰＩレジスタ・ファイルおよびローカルレジスタ・フ
ァイルの少なくとも一方からの出力とを入力してその組
合せが所定の状態であるときに前記第（ｉ＋１）のＦＬ
ＡＧ回路へアクティブレベルを出力する第２乃至第（ｎ
−１）の論理回路と、 前記第（ｎ−１）のＦＬＡＧ回路と前記ＦＲＳＴ回路の
間に設けられ第（ｎ−１）のＦＬＡＧ回路の正側出力
と、ＡＴＡ／ＡＴＡＰＩレジスタ・ファイルおよびロー
カルレジスタ・ファイルの少なくとも一方からの出力と
を入力してその組合せが所定の状態であるときに前記Ｆ
ＲＳＴ回路へアクティブレベルを出力する第ｎの論理回
路と、 前記ＦＳＥＴ回路の出力及び前記第１乃至第（ｎ−１）
のＦＬＡＧ回路の出力をデコードしてシーケンス信号を
出力するデコード回路と、 を備えることを特徴とするコマンドパケット自動受信シ
ーケンス回路。 - 【請求項３】 請求項１又は２に記載のコマンドパケッ
ト自動受信シーケンス回路を備えることを特徴とするＡ
ＴＡ／ＡＴＡＰＩインターフェース回路。 - 【請求項４】 それぞれが入力信号のアクティブレベル
に応答して正側出力をアクティブレベルとするとともに
前段へクリア信号を出力し次段からのクリア信号に応答
して前記正側出力がインアクティブレベルとなる第１乃
至第（ｎ−１）のＦＬＡＧ回路と、 コマンドの入力に応答して反転側出力をアクティブレベ
ルとし前記第１のＦＬＡＧ回路からのクリア信号に応答
して前記反転側出力をインアクティブレベルとするＦＳ
ＥＴ回路と、 入力信号のアクティブレベルに応答して前記第ｎのＦＬ
ＡＧ回路へクリア信号を出力するＦＲＳＴ回路と、 前記ＦＳＥＴ回路と第１のＦＬＡＧ回路の間に設けられ
前記ＦＳＥＴ回路の反転側出力と、レジスタ・ファイル
の出力とを入力してその組合せが所定の状態であるとき
に前記第１のＦＬＡＧ回路へアクティブレベルを出力す
る第１の論理回路と、 それぞれが第ｉ（ｉは１≦ｉ＜ｎ−１の整数）のＦＬＡ
Ｇ回路と第（ｉ＋１）のＦＬＡＧ回路との間に設けら
れ、前記第ｉのＦＬＡＧ回路の正側出力とレジスタ・フ
ァイルからの出力とを入力してその組合せが所定の状態
であるときに前記第（ｉ＋１）のＦＬＡＧ回路へアクテ
ィブレベルを出力する第２乃至第（ｎ−１）の論理回路
と、 前記第（ｎ−１）のＦＬＡＧ回路と前記ＦＲＳＴ回路の
間に設けられ第（ｎ−１）のＦ ＬＡＧ回路の正側出力
と、レジスタ・ファイルからの出力とを入力してその組
合せが所定の状態であるときに前記ＦＲＳＴ回路へアク
ティブレベルを出力する第ｎの論理回路と、前記ＦＳＥ
Ｔ回路の出力及び前記第１乃至第（ｎ−１）のＦＬＡＧ
回路の出力をデコードしてシーケンス信号を出力するデ
コード回路と、 を備えることを特徴とするシーケンス回路。 - 【請求項５】 請求項４に記載のシーケンス回路を備え
ることを特徴とするインターフェース回路。 - 【請求項６】 ＡＴＡ（ AT attachment ）／ＡＴＡＰＩ
（ ATA packet interface ）インターフェース回路がスタ
ンバイ状態又はスリープ状態であるときに、パケットコ
マンドの入力をトリガとしてクロック供給の有無とは関
係なく非同期に動作し、ＡＴＡ／ＡＴＡＰＩレジスタ・
ファイルに書き込まれる内容とローカルレジスタ・ファ
イルに書き込まれる内容を基にコマンドパケット受信の
ためのシーケンス信号を発生することを特徴とするコマ
ンドパケット自動受信シーケンス発生方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37106299A JP3490037B2 (ja) | 1999-12-27 | 1999-12-27 | コマンドパケット自動受信シーケンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37106299A JP3490037B2 (ja) | 1999-12-27 | 1999-12-27 | コマンドパケット自動受信シーケンス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001184304A JP2001184304A (ja) | 2001-07-06 |
| JP3490037B2 true JP3490037B2 (ja) | 2004-01-26 |
Family
ID=18498078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37106299A Expired - Fee Related JP3490037B2 (ja) | 1999-12-27 | 1999-12-27 | コマンドパケット自動受信シーケンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3490037B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3552213B2 (ja) | 2001-08-31 | 2004-08-11 | 株式会社東芝 | Ｓｄメモリカードホストコントローラ及びクロック制御方法 |
| JP4371739B2 (ja) * | 2003-09-02 | 2009-11-25 | 株式会社東芝 | シリアルａｔａインタフェースを持つ電子機器及びシリアルａｔａバスのパワーセーブ方法 |
| WO2006043699A1 (ja) | 2004-10-22 | 2006-04-27 | Matsushita Electric Industrial Co., Ltd. | 外部記憶装置およびその電源管理方法 |
-
1999
- 1999-12-27 JP JP37106299A patent/JP3490037B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001184304A (ja) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1653331B1 (en) | An apparatus and method for entering and exiting low power mode | |
| JP4660591B2 (ja) | アイドル同期による計算システム電力の低減 | |
| US10248183B2 (en) | System and method for power management | |
| JPH06202754A (ja) | 集積回路の機能単位をパワーダウンする装置及び方法 | |
| JP2003058271A (ja) | 半導体装置及びクロック制御方法 | |
| CN1648821A (zh) | 改变系统核心逻辑工作频率以最大化系统存储带宽的方法和设备 | |
| JPH07168654A (ja) | チップの消費電力を自動的に減少する方法および装置 | |
| TW201342036A (zh) | 在運行狀態下藉由減少每個時脈的指令率的省電操作 | |
| US5630107A (en) | System for loading PLL from bus fraction register when bus fraction register is in either first or second state and bus unit not busy | |
| JPH0543151B2 (ja) | ||
| US6751741B1 (en) | Computer power management apparatus and method for optimizing CPU throttling | |
| US6779122B2 (en) | Method and apparatus for executing a long latency instruction to delay the restarting of an instruction fetch unit | |
| US20040117670A1 (en) | Apparatus and method for data bus power control | |
| JP3490037B2 (ja) | コマンドパケット自動受信シーケンス回路 | |
| KR100464158B1 (ko) | 시스템 리셋을 통해 동기식 디램의 내용을 저장하는 방법및 장치 | |
| US6157397A (en) | AGP read and CPU wire coherency | |
| WO1998014875A1 (en) | Accessing a page of system memory | |
| JP3088129B2 (ja) | マイクロプロセッサ | |
| JPH0785571A (ja) | スタンバイ機能を持つフロッピィディスクコントローラ | |
| JP4813180B2 (ja) | アドレスバス出力制御用の装置及び方法 | |
| US6618790B1 (en) | Burst suspend and resume with computer memory | |
| JPH07129456A (ja) | コンピュータシステム | |
| US20060179214A1 (en) | External storage control device and program for the same | |
| JPH10501085A (ja) | 二次キャッシュ・メモリ用のキャッシュ・フラッシュ機構 | |
| JP2003122626A (ja) | 高性能グラフィックスコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |