JP3483491B2

JP3483491B2 - 電子源及び画像形成装置の製造方法

Info

Publication number: JP3483491B2
Application number: JP04788199A
Authority: JP
Inventors: 一佐哲河出
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-02-25
Filing date: 1999-02-25
Publication date: 2004-01-06
Anticipated expiration: 2019-02-25
Also published as: JP2000251675A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子放出素子を用い
た電子源の製造方法に関し、特に該電子源の活性化工程
に関する。

【０００２】

【従来の技術】従来より、自発光型画像形成装置にはプ
ラズマディスプレイ、ＥＬ表示装置、電子線を用いた画
像形成装置がある。これらについて現在大画面化、高精
細化の要求が増大し、ますます自発光型画像形成装置の
ニーズが高まりつつある。

【０００３】例えば電子線を用いた自発光型画像形成装
置として、フェースプレートとリアプレート、外枠に挟
まれた真空外囲器内に電子ビームを発生する電子源とし
て電子放出素子を用い、該電子ビームを加速し蛍光体に
照射し発光させ画像を表示させる薄型の画像形成装置が
本出願人より出願されている（特開平7-235255）。

【０００４】前述の電子放出素子は構造が単純で製造も
容易で大面積の基板上に配列形成できる事から、大面積
の画像形成装置に好適な電子源である。前記電子放出素
子の基本的な構成、製造プロセス、前記電子放出素子を
用いた画像形成装置の製造方法に関しても特開平7-2352
55に本出願人より公開されている。

【０００５】このほか電子源として前記電子放出素子の
ほか熱カソードを用いた熱電子源、電界放出型電子放出
素子（Ｗ. Ｐ. Ｄｙｋｅ＆Ｗ. Ｗ. Ｄｏｌａｎ、"Ｆｉ
ｅｌｄｅｍｉｓｓｉｏｎ"、Ａｄｖａｎｃｅｉｎ
ＥｌｅｃｔｒｏｎＰｈｙｓｉｃｓ、８、８９（１９５
６）やＣ. Ａ. Ｓｐｉｎｄｔ、"Ｐｈｙｓｉｃａｌｐｒ
ｏｐｅｒｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅ
ｌｄｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈ
ｍｏｌｙｂｄｅｎｕｍｃｏｎｅｓ"、Ｊ.Ａｐｐｌ.
Ｐｈｙｓ. 、４７、５２４８（１９７６）等）、金属／
絶縁層／金属型電子放出素子（Ｃ. Ａ. Ｍｅａｄ、"Ｔ
ｈｅｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎａｍｐｌｉｆ
ｉｅｒ、Ｊ. Ａｐｐｌ. Ｐｈｙｓ. 、３２、６４６（１
９６１）等）が知られている。

【０００６】電子放出素子型の例としては、M. I. Elin
son, Recio Eng. Electron Phys.,10, 1290, (1965 )等
に開示されたものがある。

【０００７】電子放出素子は、基板上に形成された小面
積の薄膜に、膜面に平行に電流を流すことにより、電子
放出が生ずる現象を利用するものである。この電子放出
素子としては、前記エリンソン等によるSnO2薄膜を用い
たもの、Au薄膜によるもの（G. Dittmer: "Thin Solid
Films", 9, 317 (1972）, In2O3/SnO2薄膜によるもの
（M. Hartwell and C. G. Fonstad: "IEEE Trans. ED C
onf." 519 (1975)）、カーボン薄膜によるもの（荒木久
他：真空、第26巻、第1号、22頁 (1983)）等が報告さ
れている。

【０００８】これらの電子放出素子の典型的な例として
前述のM.ハートウェルの素子構成を図１９に模式的に示
す。図１９は、従来例としての表面伝導型の電子放出素
子の一例を示す模式図である。

【０００９】同図において１は基板である。４は導電性
薄膜で、H型形状のパターンに、スパッタで形成された
金属酸化物薄膜等からなり、後述の通電フォーミングと
呼ばれる通電処理により電子放出部５が形成される。
尚、図中の素子電極間隔Lは、0.5〜1mm、W'は、0.1mmで
設定されている。

【００１０】従来、これらの電子放出素子においては、
電子放出を行う前に導電性薄膜４を予め通電フォーミン
グと呼ばれる通電処理によって電子放出部５を形成する
のが一般的であった。即ち、通電フォーミングとは前記
導電性薄膜４両端に直流電圧あるいは非常にゆっくりと
した昇電圧例えば1V/分程度を印加通電し、導電性薄膜
を局所的に破壊、変形もしくは変質せしめ、これによ
り、電気的に高抵抗な状態にした電子放出部５を形成す
る。また、導電性薄膜４には、通電フォーミングによっ
て一部に亀裂が発生する。通電フォーミング処理が行わ
れた電子放出素子は、導電性薄膜４に電圧を印加し、当
該素子に電流を流すことにより、電子放出部５の亀裂付
近から電子を放出する。

【００１１】本出願人は、上述した電子放出素子を多数
配置した電子源と、それら電子源より放出された電子に
よって、可視光を発光せしめる蛍光体とを組み合わせた
画像形成装置を提案している（USP5066883）。

【００１２】また、前述した電子源、並びに画像形成装
置を製造するに際して、本出願人は上述の電子放出素子
に、活性化処理と呼ぶ新たな工程（詳細は後述）を付加
し、この活性化工程において、当該素子の電子放出部の
近傍に、グラファイト、アモルファスカーボン、或いは
それらの混合物からなる炭素を主成分とする被膜を制御
して被膜することにより、真空中での各電子放出素子か
らの放出電流を増加させられることを提案している。

【００１３】この活性化工程は、フォーミング処理の終
了後に電子放出素子に施す処理であり、１×１０^-4Torr
から１×１０^-5Torr程度の真空度の環境下において、所
定のパルス電圧の印加を繰り返すことにより、当該素子
からの放出電流を著しく増加させる処理である。ここ
で、活性化処理時のパルス電圧波形の例を図４に、そし
て、活性化処理時の個々の電子放出素子に流れる素子電
流Ｉｆ及び放出電流Ｉｅの時間的変化の例を図５に示
す。

【００１４】このような活性化処理を行えば、電子放出
素子の放出電流Ｉｅの増大が測られ、これを利用した電
子源及び画像形成装置の性能を向上することができる。

【００１５】上述した活性化工程は、放出電流Ｉｅを増
大させることには役立った。しかしながら、複数の電子
放出素子からなる電子源を真空容器内に有する画像形成
装置においては、近年その大型化が望まれ、それに伴い
電子源に用いられる電子放出素子の素子数は膨大に増加
するため、それに伴って活性化処理の所用時間も長くな
り、製造コストが問題となってきた。

【００１６】その問題に対処するために以下のような方
法が考えられてきた。まず、所定の化学物質からなる活
性化ガスを真空容器内に導入後、複数の電子放出素子を
複数のブロックに分ける。一つのブロックに所属する複
数の電子放出素子に同時に所定のパルス電圧を繰り返し
印加することにより該ブロック内の電子放出素子の活性
化を行い、該ブロックの活性化を終了させる。

【００１７】その後、続けて未活性化のブロックにも上
記活性化を実行し、順次連続して各ブロックの活性化を
行い、全電子放出素子の活性化を終了させる。この時、
各ブロック内の電子放出素子数を増やし、同時に活性化
する電子放出素子数を増加させることで、電子源全体の
活性化処理に要する所用時間を短くすることができ、製
造コストを安価に抑えることが可能となる。

【００１８】

【発明が解決しようとする課題】ただし、前記真空容器
は、画像形成装置を構成する都合上、活性化工程を含む
種々の真空工程において真空排気系と接続し、なおかつ
真空工程終了時に真空排気系から取り外し単体で画像形
成装置となる形態を取るため、前記真空排気系と接続す
るためのガラスからなる細い筒状の排気管を有してお
り、前記排気管を通して活性化ガスを真空容器内に導入
する必要がある。

【００１９】しかしながら、前述した複数の電子放出素
子を有する各ブロックの活性化処理を連続して行う場
合、多数の電子放出素子を同時に活性化する際、その活
性化初期においては、多数素子の活性化処理のために真
空容器内部の活性化ガスを消費しその量が減少してしま
い、活性化ガスの導入量と前記消費量が平衡状態に達す
るまでは真空容器内の活性化ガス圧力が変動するという
問題があった。

【００２０】一例を、図２０に示した。図２０は、横軸
に各ブロックを順次連続して活性化した時の時間を縦軸
に真空容器内の活性化ガス圧力をとっており、各ブロッ
クを連続して活性化することにより活性化初期で活性化
ガス圧力が変動し、その後安定する安定領域を持つこと
を示している。

【００２１】これにより、活性化工程の初期に活性化し
たブロックに属する電子放出素子の電子放出特性は、そ
れ以降に活性化した電子放出素子の電子放出特性とは異
なってしまい、ひいては画像形成装置の輝度バラツキを
発生させるという問題を引き起こしていた。

【００２２】また上記問題は、画像形成装置が大型化
し、同時に活性化処理を行う電子放出素子の素子数が増
加するほど顕著に発生する傾向にあり、今後の画像形成
装置の大型化にとっては非常に大きな問題としてクロー
ズアップされ始めている。

【００２３】本発明は前述従来技術が有する問題点に鑑
みてなされたもので、輝度バラツキを抑え、なおかつ多
数の電子放出素子からなる電子源全体の活性化処理時間
を短くすることが可能な電子源の製造方法を提供するこ
とを目的とする。

【００２４】

【課題を解決するための手段】上記目的を達成するため
に本発明にあっては、有機物質を含有する雰囲気下で、
複数の電子放出素子のそれぞれにパルス電圧を繰り返し
印加し該雰囲気中に存在する有機物質から炭素を有する
膜を付与する活性化処理を伴う電子源の製造方法におい
て、前記複数の電子放出素子を、各々が、複数の電子放
出素子から構成される素子群の複数からなる複数の処理
単位に分け、前記処理単位を構成する前記複数の素子群
のそれぞれに前記パルス電圧を順次印加するとともに、
このパルス電圧の順次印加を複数回繰り返す工程を、前
記複数の処理単位に対して順次行い、前記活性化処理の
第一活性化ステップを終了させ、次に、前記第一活性化
ステップと同様のステップを繰り返して最終活性化ステ
ップまで実行することによって前記複数の電子放出素子
の活性化処理を行うことを特徴とする。

【００２５】

【００２６】

【００２７】

【００２８】

【００２９】

【００３０】

【００３１】また、画像形成装置の製造方法にあって
は、上記に記載された電子源の製造方法に基づいて製造
された電子源と、該電子源から放出された電子を照射す
ることで画像を形成する画像形成部材と、を有すること
を特徴とする。

【００３２】このような製造方法を採用することによ
り、電子源の活性化処理を行う際、活性化処理に伴って
雰囲気中の活性化ガスの圧力の変動等が発生しても、全
体の電子放出素子をほぼ同時期にステップ毎に活性化処
理するために雰囲気変化の影響を受け難くすることがで
きる。

【００３３】すなわち、従来問題となっていた雰囲気変
動による複数の電子放出素子のそれぞれの電子放出特性
のバラツキを抑制し、電子源を画像形成装置に使用した
場合に問題となる画像形成装置内の輝度バラツキを抑制
することが可能となる。

【００３４】

【発明の実施の形態】以下に図面を参考にして本発明の
実施の形態について詳細に説明する。本発明は、電子源
に設けられた複数の電子放出素子の製造工程のうち、特
に上述した活性化処理を行う工程に関する。

【００３５】以下の実施の形態においては、電子放出素
子の構造及び全体的な製造方法、当該素子を複数用いた
電子源、本発明の特徴である当該電子源の活性化工程、
そして、当該電子源を有する画像形成装置の構成の順に
説明する。

【００３６】（電子放出素子）本実施の形態に係わる電
子放出素子の基本的構成には大別して、平面型及び垂直
型の2つがある。まず、平面型電子放出素子について、
以下図面を参照しながら説明する。

【００３７】＜平面型の電子放出素子の構造＞図６は、
本発明を適用可能な平面型電子放出素子の構成を示す模
式図であり、図６（ａ）は平面図、図６（ｂ）は断面図
である。図６において1は基板、２と３は素子電極、４
は導電性薄膜、５は電子放出部である。

【００３８】基板１としては、石英ガラス，Na等の不純
物含有量を減少したガラス，青板ガラス，青板ガラスに
スパッタ法等により形成したSiO2を積層したガラス基板
及びアルミナ等のセラミックス及びSi基板等を用いるこ
とができる。

【００３９】対向する素子電極２，３の材料としては、
一般的な導体材料を用いることができる。これは例えば
Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd等の金属或は
合金及びPd, Ag, Au, RuO2, Pd-Ag等の金属或は金属酸
化物とガラス等から構成されるの印刷導体、In2O3-SnO2
等の透明導電体及びポリシリコン等の半導体導体材料等
から適宜選択することができる。

【００４０】素子電極間隔L、素子電極長さW、導電性薄
膜４の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Lは、好ましく、数百nm "から数百
μmの範囲とすることができ、より好ましくは、数μmか
ら数十μmの範囲とすることができる。

【００４１】素子電極長さWは、電極の抵抗値、電子放
出特性を考慮して、数μmから数百μmの範囲とすること
ができる。素子電極２, ３の膜厚dは、数十nmから数μm
の範囲とすることができる。

【００４２】尚、図６に示した構成だけでなく、基板１
上に、導電性薄膜４、対向する素子電極２，３の順に積
層した構成とすることもできる。

【００４３】導電性薄膜４には、良好な電子放出特性を
得るために、微粒子で構成された微粒子膜を用いるのが
好ましい。その膜厚は、素子電極２ ,３へのステップカ
バレージ、素子電極２ ,３間の抵抗値及び後述するフォ
ーミング条件等を考慮して適宜設定される。

【００４４】この導電性薄膜４の膜厚は、通常は0.1nm
の数倍から数百nmの範囲とするのが好ましく、より好ま
しくは1nmより50nmの範囲とするのが良い。その抵抗値
は、Rsが１０の３乗から１０の７乗Ω/□の値が好まし
い。なおRsは、厚さがt、幅がwで長さがlの薄膜の抵抗R
を、R=Rs(l/w)とおいたときに現れる値である。

【００４５】本実施の形態において、フォーミング処理
については、通電処理を例に挙げて説明するが、フォー
ミング処理はこれに限られるものではなく、膜に亀裂を
生じさせて高抵抗状態を形成する処理を包含するもので
ある。

【００４６】導電性薄膜４を構成する材料は、Pd, Pt,
Ru, Ag, Au, Ti, In, Cu, Cr, Fe,Zn, Sn, Ta, W, Pd等
の金属、PdO, SnO2, In2O3, PbO, Sb2O3等の酸化物、Hf
B2,ZrB2, LaB6, CeB6, YB4, GdB4等の硼化物、TiC, Zr
C, HfC, Ta,C, SiC, WC等の炭化物、TiN, ZrN, HfN等の
窒化物、Si, Ge等の半導体、カーボン等の中から適宜選
択される。

【００４７】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態あるいは微粒子が互いに隣接、あるい
は重なり合った状態（いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む）をとってい
る。微粒子の粒径は、0.1nmの数倍から数百nmの範囲、
好ましくは、1nmから20nmの範囲である。

【００４８】電子放出部５は、導電性薄膜４の一部に形
成された高抵抗の亀裂により構成され、導電性薄膜４の
膜厚、膜質、材料及び後述する通電フォーミング等の手
法等に依存したものとなる。電子放出部５の内部には、
0.1nmの数倍から数十nmの範囲の粒径の導電性微粒子が
存在する場合もある。この導電性微粒子は、導電性薄膜
４を構成する材料の元素の一部、あるいは全ての元素を
含有するものとなる。電子放出部５及びその近傍の導電
性薄膜４には、炭素及び炭素化合物を有することもでき
る。

【００４９】＜垂直型の電子放出素子の構造＞次に、垂
直型電子放出素子について説明する。

【００５０】図７は、本発明の電子放出素子を適用でき
る垂直型電子放出素子の一例を示す模式図である。同図
においては、図６に示した部位と同じ部位には図６に付
した符号と同一の符号を付している。２1は、段差形成
部である。

【００５１】基板１、素子電極２及び３、導電性薄膜
４、電子放出部５は、前述した平面型電子放出素子の場
合と同様の材料で構成することができるため、詳細な説
明は省略する。

【００５２】段差形成部２1は、真空蒸着法，印刷法，
スパッタ法等で形成されたSiO2等の絶縁性材料で構成す
ることができる。段差形成部２1の膜厚は、先に述べた
平面型電子放出素子の素子電極間隔Lに対応し、数百nm
から数十μmの範囲とすることができる。この膜厚は、
段差形成部の製法，及び，素子電極間に印加する電圧を
考慮して設定されるが、数十nmから数μmの範囲が好ま
しい。

【００５３】導電性薄膜４は、素子電極２及び３と段差
形成部２1作成後に、該素子電極２、３の上に積層され
る。電子放出部５は、図７においては、段差形成部２1
に形成されているが、作成条件、フォーミング条件等に
依存し、形状、位置ともこれに限られるものでない。

【００５４】＜電子放出素子の製造方法＞上述の電子放
出素子の製造方法としては様々な方法があるが、その一
例を図８に模式的に示す。以下、図６及び図８を参照し
ながら製造方法の一例について説明する。図６において
も、図８に示した部位と同じ部位には図６に付した符号
と同一の符号を付している。

【００５５】１）基板１を洗剤、純水および有機溶剤等
を用いて十分に洗浄し、真空蒸着法、スパッタ法等によ
り素子電極材料を堆積後、例えばフォトリソグラフィー
技術を用いて基板１上に素子電極２ ,３を形成する（図
８（ａ））。

【００５６】２）素子電極２ ,３を設けた基板１に、有
機金属溶液を塗布して、有機金属薄膜を形成する。有機
金属溶液には、前述の導電性膜４の材料の金属を主元素
とする有機金属化合物の溶液を用いることができる。

【００５７】更に、有機金属薄膜を加熱焼成処理し、リ
フトオフ、エッチング等によりパターニングし、導電性
薄膜４を形成する（図８（ｂ））。ここでは、有機金属
溶液の塗布法を挙げて説明したが、導電性薄膜４の形成
法はこれに限られるものでなく、真空蒸着法、スパッタ
法、化学的気相堆積法、分散塗布法、ディッピング法、
スピンナー法等を用いることもできる。

【００５８】３）つづいて、フォーミング工程を施す。
このフォーミング工程の方法の一例として通電処理によ
る方法を説明する。素子電極２ ,３間に、不図示の電源
を用いて、通電を行うと、導電性薄膜４の部位に、構造
の変化した電子放出部５が形成される（図８（ｃ））。
通電フォーミングによれば導電性薄膜４に局所的に破
壊、変形もしくは変質等の構造の変化した部位が形成さ
れる。該部位が電子放出部５を構成する。

【００５９】通電フォーミングの電圧波形の例を図９に
示す。電圧波形は、パルス波形が、好ましい。これには
パルス波高値を定電圧としたパルスを連続的に印加する
図９（ａ）に示した手法とパルス波高値を増加させなが
ら、電圧パルスを印加する図９（ｂ）に示した手法があ
る。

【００６０】図９（ａ）におけるT1及びT2は電圧波形の
パルス幅とパルス間隔である。通常T1は1 μsec.〜10ms
ec.、T2は、10μsec.〜10msec.の範囲で設定される。三
角波の波高値（通電フォーミング時のピーク電圧）は、
表面伝導型電子放出素形態に応じて適宜選択される。こ
のような条件のもと、例えば、数秒から数十分間電圧を
印加する。パルス波形は三角波に限定されるものではな
く、矩形波など所望の波形を採用することができる。

【００６１】図９（ｂ）におけるT1及びT2は、図９
（ａ）に示したのと同様とすることができる。三角波の
波高値（通電フォーミング時のピーク電圧）は、例えば
0.1 Vステップ程度づつ、増加させることができる。

【００６２】通電フォーミング処理の終了は、パルス間
隔Ｔ2 中に、導電性薄膜２を局所的に破壊、変形しない
程度の電圧を印加し、電流を測定して検知することがで
きる。例えば0.1V程度の電圧印加により流れる素子電流
を測定し、抵抗値を求めて、1 MΩ以上の抵抗を示した
時、通電フォーミングを終了させる。

【００６３】４）フォーミングを終えた素子には活性化
工程と呼ばれる処理を施すのが好ましい。この活性化工
程は、通電フォーミング処理により形成された電子放出
部に適宜電圧を印加し、その電子放出部の近傍に炭素も
しくは炭素化合物を堆積せしめる処理である。この活性
化によれば素子電流If及び放出電流Ieの特性を著しく変
化させることができる。

【００６４】尚、ここでは単一の電子放出素子における
活性化処理について説明し、複数の電子放出素子を有す
る電子源に活性化処理を施す場合については後述する。

【００６５】図１０は、本発明に適用可能な電子放出素
子における活性化工程を説明する図である。

【００６６】図１０において、１５は該電子放出素子に
流れる素子電流Ｉｆを測定するための電流計である。１
６は該電子放出素子から放出される放出電流Ｉｅを捕捉
するためのアノード電極である。このアノード電極１６
には、直流高圧電源１７及び電流計１８が接続されてい
る（尚、基板1を表示パネルの中に組み込んでから活性
化処理を行う本発明の場合には、表示パネルの蛍光板を
アノード電極１６として用いる）。

【００６７】この活性化工程では、例えば、有機物質の
ガスを含有する雰囲気下で、活性化電圧源１１から素子
電極間に、適宜の電圧パルスを繰り返して印加すること
で行うことができる。より具体的には、活性化電圧源１
１から電圧を印加する間、電流計15及び18で素子電流Ｉ
ｆ及び放出電流Ｉｅを計測して活性化の進行状況をモニ
タしている。電流計１５、１８で計測された素子電流Ｉ
ｆ及び放出電流Ｉｅの一例を図５に示すが、活性化電源
１１からパルス電圧が印加しはじめると時間の経過と共
に素子電流Ｉｆ及び放出電流Ｉｅは増加するが、両者と
もやがて飽和して殆ど増加しなくなる。このように、素
子電流Ｉｆ及び放出電流Ｉｅがほぼ飽和した時点で活性
化電圧源からの電圧印加を停止し、活性化処理を終了す
る。以上のように活性化処理を施した電子放出素子の場
合、その素子電流は、一般的には１００μＡ程度から数
１０ｍＡとなる。この活性化工程により素子電流Ｉｆが
活性化と共に増加し、また放出電流Ｉｅを著しく増加さ
せられることが判る。

【００６８】図４は、本発明の一実施の形態としての活
性化工程における活性化電圧源の出力波形の一例を示す
図である。

【００６９】同図において、Ｔ３及びＴ４は電圧波形の
パルス幅とパルス間隔である。通常Ｔ３は１μｓｅｃ〜
１０ｍｓｅｃ、Ｔ４は１０μｓｅｃ〜１００ｍｓｅｃの
範囲で設定される。図４の例では、導電性薄膜４に矩形
波である所定の電圧を定期的に印加して活性化処理を行
っているが、電圧、波形等これに限ることなく所望の電
子放出素子に応じて条件を適宜変更することが出来る。

【００７０】上記の電圧パルスの周期に対する該パルス
幅の比（デューティ比）は、小さくしすぎると素子電流
Ｉｆ、放出電流Ｉｅの増加があまり見られず活性化しに
くい傾向にあり、活性化後の電子放出特性、特に放出電
流Ｉｅが小さくなってしまうことが多い。活性化時のデ
ューティ比は、活性化材料にもよるが、１／１００から
１／２程度が好ましい。

【００７１】また、上記の有機物質のガスを含有する雰
囲気は、例えば油拡散ポンプやロータリーポンプなどを
用いて真空容器内を排気した場合に雰囲気内に残留する
有機ガスを利用して形成することができる他、イオンポ
ンプなどにより一旦十分に排気した真空中に適当な有機
物質のガスを導入することによっても得られる。

【００７２】このときの好ましい有機物質のガス圧は、
前述の応用の形態、真空容器の形状や、有機物質の種類
などにより異なるため場合に応じ適宜設定されるが、本
発明が有効性を発揮するのは、該有機物質ガスの導入圧
力が１×１０―⁴Torr以下である。

【００７３】適当な有機物質としては、アルカン、アル
ケン、アルキンの脂肪族炭化水素類、芳香族炭化水素
類、アルコール類、アルデヒド類、ケトン類、アミン
類、フェノール、カルボン、スルホン酸等の有機酸類等
を挙げることが出来、具体的には、メタン、エタン、プ
ロパンなどCnH2n+2で表される飽和炭化水素、エチレ
ン、プロピレンなどCnH2n等の組成式で表される不飽和
炭化水素、ベンゼン、トルエン、メタノール、エタノー
ル、ホルムアルデヒド、アセトアルデヒド、アセトン、
メチルエチルケトン、メチルアミン、エチルアミン、フ
ェノール、蟻酸、酢酸、プロピオン酸等が使用できる。

【００７４】本発明では、これらの有機物質を単独で用
いても良いし、必要に応じては、混合して用いても良
い。

【００７５】この処理によれば、雰囲気中に存在する有
機物質から、炭素あるいは炭素化合物からなる炭素を有
する膜を当該素子上に堆積させることができ、素子電流
If及び放出電流Ieの特性を著しく変化させることができ
る。

【００７６】ここで、炭素及び炭素化合物とは、例えば
グラファイト（いわいるHOPG‘,PG,GCを包含する、HOPG
はほぼ完全なグラファイトの結晶構造、PGは結晶粒が20
0Å程度で結晶構造がやや乱れたもの、GCは結晶粒が20
Å程度になり結晶構造の乱れがさらに大きくなったもの
を指す）、非晶質カーボン（アモルファスカーボン及
び、アモルファスカーボンと前記グラファイトの微結晶
の混合物を指す）であり、その膜厚は、50nm以下の範囲
とするのが好ましく、30nm以下の範囲とすることがより
好ましい。

【００７７】活性化工程の終了判定は、素子電流Ifと放
出電流Ieを測定しながら、適宜行う。

【００７８】５）このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。

【００７９】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合は、この成
分の分圧を極力低く抑える必要がある。真空容器内の有
機成分の分圧は、上記の炭素及び炭素化合物がほぼ新た
に堆積しない分圧で1×１０^-8Torr以下が好ましく、さ
らには1×１０^-10Torr以下が特に好ましい。さらに真空
容器内を排気するときには、真空容器全体を加熱して、
真空容器内壁や、電子放出素子に吸着した有機物質分子
を排気しやすくするのが好ましい。このときの加熱条件
は、80〜250℃好ましくは150℃以上で、できるだけ長時
間処理するのが望ましいが、特にこの条件に限るもので
はなく、真空容器の大きさや形状、電子放出素子の構成
などの諸条件により適宜選ばれる条件により行う。真空
容器内の圧力は極力低くすることが必要で、1×１０^-7T
orr以下が好ましく、さらに1×１０^-8Torr以下が特に好
ましい。

【００８０】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することが出来る。

【００８１】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
また真空容器や基板などに吸着したH2O, O2なども除去
でき、結果として素子電流If及び放出電流Ieを安定させ
ることができる。

【００８２】上述した工程を経て得られた本発明を適用
可能な電子放出素子の基本特性について図１１、図１２
を参照しながら説明する。

【００８３】図１１は、真空処理装置の一例を示す模式
図であり、この真空処理装置は測定評価装置としての機
能をも兼ね備えている。図１１においても、図６に示し
た部位と同じ部位には図６に付した符号と同一の符号を
付している。

【００８４】図１１において、55は真空容器であり、56
は排気ポンプである。真空容器55内には電子放出素子が
配されている。即ち、1は電子放出素子を構成する基体
であり、2及び3は素子電極、4は導電性薄膜、5は電子放
出部である。51は、電子放出素子に素子電圧Vfを印加す
るための電源、50は素子電極2, 3間の導電性薄膜4を流
れる素子電流Ifを測定するための電流計、54は素子の電
子放出部より放出される放出電流Ieを捕捉するためのア
ノード電極である。53はアノード電極54に電圧を印加す
るための高圧電源、52は素子の電子放出部5 より放出さ
れる放出電流Ieを測定するための電流計である。一例と
して、アノード電極の電圧を1kV~10kVの範囲とし、アノ
ード電極と電子放出素子との距離Hを2mm~8mmの範囲とし
て測定を行うことができる。

【００８５】真空容器55内には、不図示の真空計等の真
空雰囲気下での測定に必要な機器が設けられていて、所
望の真空雰囲気下での測定評価を行えるようになってい
る。排気ポンプ56は、ターボポンプ、ロータリーポンプ
からなる通常の高真空装置系と更に、イオンポンプ等か
らなる超高真空装置系とにより構成されている。ここに
示した電子源基板を配した真空処理装置の全体は、不図
示のヒーターにより加熱できる。従って、この真空処理
装置を用いると、前述の通電フォーミング以降の工程も
行うことができる。

【００８６】図１２は、図１１に示した真空処理装置を
用いて測定された放出電流Ie、素子電流Ifと素子電圧Vf
の関係を模式的に示した図である。図１２においては、
放出電流Ieが素子電流Ifに比べて著しく小さいので、任
意単位で示している。なお、縦・横軸ともリニアスケー
ルである。

【００８７】図１２からも明らかなように、本発明に用
いられる電子放出素子は、放出電流Ieに関して対する三
つの特徴的性質を有する。

【００８８】即ち、本素子はある電圧（しきい値電圧と呼ぶ、図１２中
のVth）以上の素子電圧を印加すると急激に放出電流Ie
が増加し、一方しきい値電圧Vth以下では放出電流Ieが
ほとんど検出されない。つまり、放出電流Ieに対する明
確なしきい値電圧Vthを持った非線形素子である。

【００８９】放出電流Ieが素子電圧Vfに単調増加依
存するため、放出電流Ieは素子電圧Vfで制御できる。

【００９０】アノード電極54に捕捉される放出電荷
は、素子電圧Vfを印加する時間に依存する。つまり、ア
ノード電極54に捕捉される電荷量は、素子電圧Vfを印加
する時間により制御できる。

【００９１】以上の説明より理解されるように、本発明
に用いられる電子放出素子は、入力信号に応じて、電子
放出特性を容易に制御できることになる。この性質を利
用すると複数の電子放出素子を配して構成した電子源、
画像形成装置等、多方面への応用が可能となる。

【００９２】図１２においては、素子電流Ifが素子電圧
Vfに対して単調増加する（以下、「MI特性」という。）
例を実線に示した。素子電流Ifが素子電圧Vfに対して電
圧制御型負性抵抗特性（以下、「VCNR特性」という。）
を示す場合もある（不図示）。これら特性は、前述の工
程を制御することで実現できる。

【００９３】＜電子放出素子を有する画像形成装置＞次
に、以上説明した電子放出素子を基板上に複数個配置し
た電子源及び画像形成装置について説明する。

【００９４】電子放出素子の配列については、種々のも
のが採用できる。一例として、図１３で示したように、
電子源基板１１０上に並列に配置した多数の電子放出素
子１１１の個々を両端で接続し、電子放出素子の行を多
数個配置し(行方向と呼ぶ)、この配線と直交する方向
(列方向と呼ぶ)で、該電子放出素子の上方に配した制御
電極１１２(グリッドとも呼ぶ)により、電子放出素子か
らの電子を制御駆動するはしご状配置のものがある。こ
れとは別に、電子放出素子をＸ方向及びＹ方向に行列状
に複数個配し、同じ行に配された複数の電子放出素子の
電極の他方を、Ｙ方向の配線に共通に接続するものが挙
げられる。このようなものは所謂単純マトリクス配置で
ある。まず、単純マトリクス配置について以下に詳述す
る。

【００９５】本発明に適用可能な電子放出素子について
は、前述したとおりからまでのの特性がある。即
ち、電子放出素子からの放出電子は、しきい値電圧以上
では、対向する素子電極間に印加するパルス状電圧の波
高値と巾で制御できる。一方、しきい値電圧以下では、
殆ど放出されない。この特性によれば、多数の電子放出
素子を配置した場合においても、個々の素子に、パルス
状電圧を適宜印加すれれば、入力信号に応じて、電子放
出素子を選択して電子放出量を制御できる。

【００９６】以下この原理に基づき、本発明に適用可能
な電子放出素子を複数配して得られる電子源基板につい
て、図１４を用いて説明する。

【００９７】図１４は、本発明に適用可能な単純マトリ
クス配置した電子源の一例を示す模式図である。

【００９８】同図において、７１は電子源基板、７２は
Ｘ方向配線、７３はＹ方向配線である。７４は電子放出
素子、７５は結線である。尚、電子放出素子７４は、前
述した平面型あるいは垂直型のどちらであってもよい。

【００９９】X方向配線は、ｍ本のX方向配線72、Dx1, D
x2,---, Dxmからなる。これらは、真空蒸着法，印刷
法，スパッタ法等を用いて形成された導電性金属等で構
成することができる。配線の材料、膜厚、巾は、適宜設
計される。Y方向配線73は、Dy1, Dy2, ---, Dynのn本の
配線よりなり、X方向配線72と同様に形成される。これ
らm本のX方向配線72とn本のY方向配線73との間には、不
図示の層間絶縁層が設けられており、両者を電気的に分
離している（m、 nは、共に正の整数）。

【０１００】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2等で構成され
る。例えば、X方向配線72を形成した基板71の全面或は
一部に所望の形状で形成され、特に、X方向配線72とY方
向配線73の交差部の電位差に耐え得るように、膜厚、材
料、製法が、適宜設定される。X方向配線72とY方向配線
73は、それぞれ外部端子として引き出されている。

【０１０１】電子放出素子74を構成する一対の電極（不
図示）は、m本のX方向配線72、およびn本のY方向配線73
と導電性金属等からなる結線75によって電気的に接続さ
れている。

【０１０２】Ｘ方向配線72とＹ方向配線73を構成する材
料、結線75を構成する材料及び一対の素子電極を構成す
る材料は、その構成元素の一部あるいは全部が同一であ
っても、またそれぞれ異なってもよい。これら材料は、
例えば前述の素子電極の材料より適宜選択される。素子
電極を構成する材料と配線材料が同一である場合には、
素子電極に接続した配線は素子電極ということもでき
る。

【０１０３】上述した電子源基板に対し、Ｘ方向配線及
びＹ方向配線を通じて、上述のフォーミング電圧パルス
を印加することによりフォーミング工程を施し、各素子
に電子放出部を形成する。＜電子源の活性化処理＞次
に、本発明の最大の特徴である複数の素子が配置された
マルチ電子源の活性化処理方法について詳しく説明す
る。

【０１０４】活性化工程では、該電子源基板を有機物質
のガスを含有する雰囲気下でＸ方向配線およびＹ方向配
線を通じて活性化電圧源から電圧パルスの印加を繰り返
すことで、活性化処理を施すわけであるが、複数の素子
が配置されたマルチ電子源の場合、上述したように通常
の活性化処理方法では電子源全体の活性化時間が非常に
長くなり、そのせいで初期に活性化した電子放出素子と
終盤に活性化した電子放出素子の特性が異なり、均一性
が悪くなるといった悪影響がでてしまうため、マルチ電
子源に対する活性化処理が必要となる。以下に、その活
性化処理方法について、図面を参照して詳細に説明す
る。

【０１０５】図１（ａ）は、上記電子源基板内の同一の
Ｘ方向配線に配された複数の電子放出素子を素子群とし
て一つのグループとし、I個のグループ、即ちＸ方向配
線I本分に配された電子放出素子で、一つの処理単位と
してのブロックを形成し、電子源基板をＭ個のブロック
に分けた電子源基板の摸式図を示している。

【０１０６】また、図１（ｂ）は各ブロックに活性化処
理を施した時の活性化電圧印加時間を横軸に、あるブロ
ックの電子放出素子に流れる電流Ｉｆを縦軸にとり、活
性化時のＩｆプロファイルを模式的に示している。ここ
では、図１ｂの横軸に示したように活性化工程を、第１
活性化ステップから、第２活性化ステップ、そして最終
活性化ステップまで複数のステップに一定時間で分割し
ていることがわかる。

【０１０７】図２は、本発明のマルチ電子源用活性化装
置の構成を示すブロック図の一例である。１１は活性化
電圧パルスを発生する活性化電圧源、１２は活性化電圧
源で発生した電圧パルスを必要なラインに印加するため
のライン選択部、１３は各ラインに配置された電子放出
素子に流れる素子電流の合計電流値をモニターする電流
計、１４は電流計１３から検出された１ラインの素子電
流値や各ラインに電圧印加された時間等に基づいて活性
化電圧源１１、ライン選択部１２を制御するための制御
部、１０は上述したフォーミング処理がなされた、複数
の電子放出素子がｍ行×ｎ列単純マトリクス配置された
電子源基板である。ここで電子源基板１０は不図示の真
空装置中に配置されており、有機物質のガスを含有する
雰囲気下に置かれており、電子源基板のＸ方向配線Ｄｘ
１〜Ｄｘｍは活性化処理装置のＳｘ１〜Ｓｘｍに接続さ
れている。また、この例では、１行のラインに配置され
た複数の電子放出素子群、すなわち１ラインの素子群を
一つのグループとしており、グループ群は、電子放出素
子が配列された複数のライン素子群からなっている。な
お、ここでは、行方向の１ラインをグループとして定義
しているが、列方向の１ラインをグループとしても良い
し、多数ラインを一つのグループとして考えても良い。

【０１０８】以下、図１・図２を用いて本発明の電子放
出素子の活性化方法について説明する。活性化電圧源１
１は活性化に必要な電圧パルスを発生するものであり、
本実施態様例では、該活性化電圧源は上述した図４に示
す電圧波形を出力し、Ｔ３（パルス幅）＝１msec、Ｔ４
（パルス周期）＝２msec、電圧波高値は１４Ｖとした。
この電圧波形及び出力のオン／オフは、制御部１４によ
り制御される。活性化電圧源から出力された電圧波形
は、ライン選択部に入力され、そこで選択されたライン
に印加される。

【０１０９】ここで、ライン選択部について説明する。
ライン選択部は例えばリレー、アナログスイッチ等のス
イッチで構成され、電子源基板がｍ×ｎのマトリクスで
あるとき、ｓｗ１〜ｓｗｍ（不図示）のようにｍ個のス
イッチが並列に並べられ、Ｓｘ１〜Ｓｘｍを介して電子
源基板のＸ配線端子Ｄｘ１〜Ｄｘｍに接続されている。
また該スイッチｓｗ１〜ｓｗｍは制御部にて制御され、
活性化するべきラインに活性化電圧源からの電圧波形が
加わるように作動する。例えば、第１ライン活性化時に
は、ｓｗ１が作動することにより第１ラインが選択さ
れ、その他のラインはグランドに接続されている。

【０１１０】次に、活性化用のパルスを１ライン毎に順
番に印加する場合を例にとって、ライン切り替えのタイ
ミングについて、図３を参照して説明する。

【０１１１】図３は、図２中に示した活性化電圧源とラ
イン選択部の動作タイミングを示すタイミングチャート
である。図３において、一番上のグラフは活性化電圧源
の出力波形を示し、ｓｗ１〜ｓｗｍの各グラフはライン
選択部に内蔵されたスイッチの動作タイミングを示し、
Ｓｘ１〜Ｓｘｍの各グラフはライン選択部の出力波形を
示している。

【０１１２】図示のように、活性化電圧源は連続した矩
形パルスを出力する。パルス出力が始まるとまず最初に
ｓｗ１がオンになり、パルス波形を電子源基板のＤｘ１
端子に出力する。しかし、ｓｗ１がオンになっているの
は１パルス分だけであり、すぐにオフになって、直後に
ｓｗ２がオンになる。このようにしてパルス出力に合わ
せてｓｗ１からｓｗIが順次切り替わり、Ｓｘ１〜ＳｘI
で示した各出力パルスがＤｘ１からＤｘIに印加された
後、またｓｗ１から順に繰り返される。ここで、一つの
ブロック内のグループ数、即ちＸ方向配線の行数が１０
ライン（Ｉ＝１０）なら、各ラインには、パルス幅１ms
ecの矩形波が、２０msecの周期で印加されることにな
る。

【０１１３】このようにして、ライン切り替えをうまく
行えるように本発明に用いられる活性化処理装置は構成
されている。

【０１１４】次に図１を用いて本発明のマルチ電子源に
対する活性化処理方法について説明する。なおここで
は、活性化電圧源から出力される電圧波形は、Ｔ３（パ
ルス幅）＝１msec、Ｔ４（パルス周期）＝２msec、電圧
波高値は１４Ｖとする。

【０１１５】なお本実施の形態では、説明のため便宜
上、電子源基板のＸ方向配線の行数を５０本とし、各ラ
イン１行に配された電子放出素子を一つのグループと
し、ライン５本即ち５グループを一つのブロックとして
考えることにより、電子源基板全体を５ラインからなる
ブロックで、１０個のブロックに分割した。具体的に
は、Ｘ１〜５ラインを第１ブロック、Ｘ６〜１０ライン
を第２ブロックとして割り当て、Ｘ４６〜５０を最終ブ
ロックの第１０ブロックとした。また活性化処理につい
ては、一つのブロックの合計活性化時間を６０分とし、
それを１ステップ５分の１２ステップに分割して、第１
から始まり、第１２活性化ステップを最終活性化ステッ
プとした。

【０１１６】まず最初に、上記のように分割した第１ブ
ロックの第１活性化ステップ処理を行う。具体的には、
Ｘ１〜Ｘ５までのラインに配された電子放出素子に、上
述したライン選択方法を用いてＸ１〜５に順次活性化用
パルス電圧を印加し、Ｘ５まで印加したら再度Ｘ１から
Ｘ５までパルス印加を繰り返し行うことで第１ブロック
の活性化処理を進める。なお、活性化中の各ラインに
は、パルス幅１msecの矩形波が、１０msecの周期で印加
されることになる。

【０１１７】この処理を５分実行した所で第１ブロック
の第１活性化ステップ処理を終了し、次に制御部および
ライン選択部により第２ブロックを選択し、Ｘ６〜Ｘ１
０のラインに順次繰り返して活性化用電圧パルスが５分
間印加されるようにして、第２ブロックの第１活性化ス
テップ処理を行う。上記の処理を繰り返すことにより、
第１０ブロックまでの第１活性化ステップ処理を実行
し、電子源基板上の全電子放出素子に第１活性化ステッ
プ処理を施す。

【０１１８】次に、再度第１ブロックを選択し、上記と
同様にＸ１〜Ｘ５ラインに活性化用パルス電圧を５分間
繰り返し印加して、第１ブロックの第２活性化ステップ
処理を行う。同様にして、第２から第１０ブロックまで
順次第２活性化ステップ処理を行うことで、全電子放出
素子の第２活性化ステップ処理を終了する。

【０１１９】上記の方法を繰り返すことで、全ブロック
を最終活性化ステップである第１２活性化ステップ処理
まで行い、電子源基板上の全電子放出素子の活性化工程
を終了させることができる。本実施態様例では、各活性
化ステップに５分で、１２ステップ、１０ブロックある
ため、全電子放出素子を活性化するのに６００分必要と
なる。なお、従来の方法のように、１０ブロックを順番
に活性化処理する場合でも本発明の方法と同じように６
００分必要である。

【０１２０】以上のように、本発明では電子源基板上の
電子放出素子を複数のブロックにわけると同時に活性化
処理についても複数のステップにわけて、各ブロックに
ついて徐々に活性化ステップ処理を行うため、画像形成
装置内のガス雰囲気が活性化時間とともに変化してもそ
の影響を全ブロックで同じように受けるため、従来発生
していた活性化工程での初期に活性化したブロックの電
子放出素子特性と終盤に活性化したブロックの電子放出
素子特性の大きな差を抑制することができ、均一性のよ
い画像形成装置を製造することが可能となる。

【０１２１】ここでは、活性化ステップを電圧印加する
時間に基づいて分割して、第１活性化ステップ処理から
最終活性化ステップ処理を決定したが、この他にも電子
放出素子に流れる電流値Ｉｆに基づいて活性化ステップ
を分割し、活性化処理を施しても良い。具体的には、図
２で示した電流計で検出した電流値をもとに、その電流
値が所望の値に到達した時点で次ブロックに活性化処理
を移すという方法を採用しても良い。また、活性化ステ
ップを画像形成装置内の活性化ガス分圧に基づいて分割
し、活性化処理を施しても良い。

【０１２２】具体的には、画像形成装置内に活性化ガス
を導入後、画像形成装置内の活性化ガス分圧をモニタし
ながら活性化工程を実行し、活性化ガス分圧の変動に応
じて所定の分圧に到達した時点で次ブロックに活性化処
理を移すという方法を採用しても良い。この場合、活性
化工程初期の分圧変動が大きいことが多いため、初期の
活性化ステップ時間が短くなる場合が多い。

【０１２３】ここでは、ブロック数、活性化ステップ
数、ライン数およびＤｕｔｙ比を適当に挙げて例を示し
たが、これに限ることなく、電子源基板の全ライン数や
活性化条件によって、適宜所望の値を選択することがで
きる。

【０１２４】以上、本発明の特徴となるマルチ電子源の
活性化処理方法を記述したが、以下に述べるような方法
でマルチ電子源に配列された各電子放出素子を動作させ
ることができる。

【０１２５】＜画像形成装置＞次に、上述した電子源を
表示パネルとして有する画像形成装置について説明す
る。図１５は、本発明を適用した電子源を用いた画像形
成装置の表示パネルの一例を示す模式図である。

【０１２６】同図において、３１は電子放出素子を複数
配した電子源基板、４１は電子源基板３１を固定したリ
アプレート、４６はガラス基板４３の内面に蛍光体４４
とメタルバック４５等が形成されたフェースプレートで
ある。４２は支持枠であり、該支持枠にはリアプレート
４１、フェースプレート４６がフリットガラス等を用い
て接続されている。４７は電子源を真空に保つための真
空容器（容器）となる外囲器であり、例えば大気中或い
は窒素中で、４００〜５００℃の温度範囲で１０分以上
焼成することで封着して構成される。

【０１２７】３４は、図６における電子放出部５に相当
する電子放出部である。３２、３４は電子放出素子の一
対の素子電極と接続されたＸ方向配線及びＹ方向配線で
ある。Ｘ方向配線３２には、Ｘ方向に配列した電子放出
素子３４の行を選択するための走査信号を印加する不図
示の走査信号印加手段が接続される。一方、Ｙ方向配線
３３には、Ｙ方向に配列した電子放出素子３４の各列を
入力信号に応じて、変調するための不図示の変調信号発
生手段が接続される。各電子放出素子に印加される駆動
電圧は、当該素子に印加される走査信号と変調信号の差
電圧として供給される。

【０１２８】外囲器４７は、上述の如く、フェースープ
レート４６、支持枠４２、リアプレート４１で構成され
る。リアプレート４１は主に基板３１の強度を補強する
目的で設けられるため、基板３１自体で十分な強度を持
つ場合は別体のリアプレート４１は不要とすることがで
きる。即ち、基板３１に直接支持枠４２を封着し、フェ
ースプレート４６、支持枠４２及び基板３１で外囲器４
７を構成しても良い。一方、フェースープレート４６、
リアプレート４１間に、スペーサーとよばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器４７を構成することもできる。

【０１２９】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【０１３０】図１６は、図１５の画像形成装置に使用さ
れる蛍光膜の模式図である。図１５における蛍光膜４４
は、モノクロームの場合は蛍光体のみから構成すること
ができる。カラーの蛍光膜の場合は、蛍光体の配列によ
りブラックストライプあるいはブラックマトリクスなど
と呼ばれる黒色導電材１５１と蛍光体１５２とから構成
することができる。ブラックストライプ、ブラックマト
リクスを設ける目的は、カラー表示の場合、必要となる
三原色蛍光体の各蛍光体１５２間の塗り分け部を黒くす
ることで混色等を目立たなくすることと、蛍光膜４４に
おける外光反射によるコントラストの低下を抑制するこ
とにある。ブラックストライプの材料としては、通常用
いられている黒鉛を主成分とする材料の他、導電性があ
り、光の透過及び反射が少ない材料を用いることができ
る。

【０１３１】ガラス基板４３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜４４の内面側には、通常メタルバ
ック４５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート４
６側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体を保護すること等である。メタル
バックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化
処理（通常、「フィルミング」と呼ばれる。）を行い、
その後Alを真空蒸着等を用いて堆積させることで作製で
きる。

【０１３２】フェースプレート４６には、更に蛍光膜４
４の導電性を高めるため、蛍光膜４４の外面側に透明電
極（不図示）を設けてもよい。

【０１３３】前述の封着を行う際には、カラーの場合は
各色蛍光体と電子放出素子とを対応させる必要があり、
十分な位置合わせが不可欠となる。

【０１３４】図１５に示した画像形成装置は、例えば以
下のようにして製造される。

【０１３５】外囲器４７を適宜加熱して、80〜250℃に
保持しながら、イオンポンプ、ソープションポンプなど
のオイルを使用しない排気装置により不図示の排気管を
通じて排気し、１×１０―⁷Torr程度の真空度の有機物
質の十分少ない雰囲気にした後、排気管をバーナーで熱
して溶解させて封じきる。外囲器４７の封止後の圧力を
維持するために、ゲッター処理を行なうこともできる。
これは、外囲器４７の封止を行う直前あるいは封止後
に、抵抗加熱あるいは高周波加熱等を用いた加熱によ
り、外囲器４７内の所定の位置（不図示）に配置された
ゲッターを加熱し、蒸着膜を形成する処理である。ゲッ
ターは通常ばBa等が主成分であり、該蒸着膜の吸着作用
により、外囲器４７内の雰囲気を維持するものである。
ここで、電子放出素子のフォーミング処理以降の工程
は、適宜設定できる。

【０１３６】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に基づ
いたテレビジョン表示を行う為の駆動回路の構成例につ
いて、図１７を用いて説明する。

【０１３７】図１７において、101は画像表示表示パネ
ル、102は走査回路、103は制御回路、104はシフトレジ
スタである。105はラインメモリ、106は同期信号分離回
路、107は変調信号発生器、VxおよびVaは直流電圧源で
ある。表示パネル101は、端子Dx1乃至Dxm、端子Dy1乃至
Dyn、及び高圧端子Hvを介して外部の電気回路と接続し
ている。端子Dy1乃至Dynには、表示パネル内に設けられ
ている電子源、即ち、M行N 列の行列状にマトリクス配
線された電子放出素子群を一行(M素子) ずつ順次駆動す
る為の走査信号が印加される。

【０１３８】端子Dx1 乃至Dxm には、前記走査信号によ
り選択された一行の電子放出素子の各素子の出力電子ビ
ームを制御する為の変調信号が印加される。高圧端子Hv
には、直流電圧源Vaより、例えば10kVの直流電圧が供給
されるが、これは電子放出素子から放出される電子ビー
ムに蛍光体を励起するのに十分なエネルギーを付与する
為の加速電圧である。

【０１３９】走査回路102について説明する。同回路
は、内部にN個のスイッチング素子を備えたもので（図
中、S1ないしSnで模式的に示している）ある。各スイッ
チング素子は、直流電圧源Vxの出力電圧もしくは0V（グ
ランドレベル）のいずれか一方を選択し、表示パネル10
1の端子Dy1 ないしDyn と電気的に接続される。 S1 乃
至Snの各スイッチング素子は、制御回路103が出力する
制御信号Tscan に基づいて動作するものであり、例えば
FETのようなスイッチング素子を組み合わせることによ
り構成することができる。

【０１４０】直流電圧源Vxは、本例の場合には電子放出
素子の特性（電子放出しきい値電圧）に基づき走査され
ていない素子に印加される駆動電圧が電子放出しきい値
電圧以下となるような一定電圧を出力するよう設定され
ている。

【０１４１】制御回路103は、外部より入力する画像信
号に基づいて適切な表示が行なわれるように各部の動作
を整合させる機能を有する。制御回路103は、同期信号
分離回路106より送られる同期信号Tsync に基づいて、
各部に対してTscan およびTsftおよびTmryの各制御信号
を発生する。

【０１４２】同期信号分離回路106は、外部から入力さ
れるNTSC方式のテレビ信号から同期信号成分と輝度信号
成分とを分離する為の回路で、一般的な周波数分離（フ
ィルター）回路等を用いて構成できる。同期信号分離回
路106により分離された同期信号は、垂直同期信号と水
平同期信号より成るが、ここでは説明の便宜上Tsync信
号として図示した。前記テレビ信号から分離された画像
の輝度信号成分は便宜上DATA信号と表した。該DATA信号
はシフトレジスタ104に入力される。

【０１４３】シフトレジスタ104は、時系列的にシリア
ルに入力される前記DATA信号を、画像の1 ライン毎にシ
リアル／パラレル変換するためのもので、前記制御回路
103より送られる制御信号Tsftに基づいて動作する（即
ち、制御信号Tsftは、シフトレジスタ104のシフトクロ
ックであるということもできる。）。シリアル／パラレ
ル変換された画像1 ライン分（電子放出素子M 素子分の
駆動データに相当）のデータは、Id1 乃至Idm のM 個の
並列信号として前記シフトレジスタ104より出力され
る。

【０１４４】ラインメモリ105は、画像1 ライン分のデ
ータを必要時間の間だけ記憶する為の記憶装置であり、
制御回路103より送られる制御信号Tmryに従って適宜Id1
乃至Idm の内容を記憶する。記憶された内容は、I'd1
乃至I'dmとして出力され、変調信号発生器107に入力さ
れる。

【０１４５】変調信号発生器107は、画像データI'd1乃
至I'dmの各々に応じて電子放出素子の各々を適切に駆動
変調する為の信号源であり、その出力信号は、端子Dx1
乃至Dxmを通じて表示パネル101内の電子放出素子に印加
される。前述したように、本発明を適用可能な電子放出
素子は放出電流Ieに対して以下の基本特性を有してい
る。

【０１４６】即ち、電子放出には明確なしきい値電圧Ｖ
ｔｈがあり、Ｖｔｈ以上の電圧を印加された時のみ電子
放出が生じる。電子放出しきい値以上の電圧に対して
は、素子への印加電圧の変化に応じて放出電流も変化す
る。このことから、本素子にパルス状の電圧を印加する
場合、例えば電子放出閾値以下の電圧を印加しても電子
放出は生じないが、電子放出閾値以上の電圧を印加する
場合には電子ビームが出力される。その際、パルスの波
高値Vmを変化させる事により出力電子ビームの強度を制
御することが可能である。また、パルスの幅Pwを変化さ
せることにより出力される電子ビームの電荷の総量を制
御する事が可能である。

【０１４７】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107として、一定長さの電圧パルス
を発生し、入力されるデータに応じて適宜パルスの波高
値を変調するような電圧変調方式の回路を用いることが
できる。

【０１４８】パルス幅変調方式を実施するに際しては、
変調信号発生器107として、一定の波高値の電圧パルス
を発生し、入力されるデータに応じて適宜電圧パルスの
幅を変調するようなパルス幅変調方式の回路を用いるこ
とができる。

【０１４９】シフトレジスタ104やラインメモリ105は、
デジタル信号式のものをもアナログ信号式のものをも採
用できる。画像信号のシリアル／パラレル変換や記憶が
所定の速度で行なわれれば良いからである。

【０１５０】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化する必
要があるが、これには同期信号分離回路106の出力部にA
/D変換器を設ければ良い。これに関連してラインメモリ
105の出力信号がデジタル信号かアナログ信号かによ
り、変調信号発生器107に用いられる回路が若干異なっ
たものとなる。

【０１５１】即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器107には、例えばＤ／Ａ変換回
路を用い、必要に応じて増幅回路などを付加する。パル
ス幅変調方式の場合、変調信号発生器107には、例えば
高速の発振器および発振器の出力する波数を計数する計
数器（カウンタ）及び計数器の出力値と前記メモリの出
力値を比較する比較器（コンパレータ）を組み合せた回
路を用いる。必要に応じて、比較器の出力するパルス幅
変調された変調信号を電子放出素子の駆動電圧にまで電
圧増幅するための増幅器を付加することもできる。

【０１５２】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器107には、例えばオペアンプなどを
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路などを付加することもできる。パルス幅変調方式の
場合には、例えば、電圧制御型発振回路（VOC）を採用
でき、必要に応じて電子放出素子の駆動電圧まで電圧増
幅するための増幅器を付加することもできる。

【０１５３】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Dx1
乃至Dxm、Dy1乃至Dynを介して電圧を印加することによ
り、電子放出が生ずる。高圧端子Hvを介してメタルバッ
ク４５、あるいは透明電極（不図示）に高圧を印加し、
電子ビームを加速する。加速された電子は、蛍光膜４４
に衝突し、発光が生じて画像が形成される。

【０１５４】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、NTSC方式を挙げたが入力信号はこれに限られ
るものではなく、PAL,SECAM方式など他、これよりも、
多数の走査線からなるTV信号（例えば、MUSE方式をはじ
めとする高品位TV）方式をも採用できる。次に、はし
ご型配置の電子源及び画像形成装置について図１８を参
照して説明する。図１８は、はしご型配置の電子源の一
例を示す模式図である。図１８においては、上述した図
１５に示した部位と同じ部位にはこれらの図に付したの
と同一の参照番号を付している。図１８に示す画像形成
装置の構造が、図１５に示した単純マトリクス配置の画
像形成装置と異なる部分は、電子源基板６０とフェース
プレート４６の間にグリッド電極６４を備えているか否
かである。

【０１５５】同図において、６４はグリッド電極、６５
は電子放出素子が通過するための空孔、６２はDx１、Dx
２，・・・、Dxｍよりなる容器外端子である。６３は、グ
リッド電極６４と接続されたＧ１，Ｇ２，・・・、Ｇｎか
らなる容器外端子、６０は各素子行間の共通配線を同一
配線とした電子源基板である。

【０１５６】グリッド電極６４は、電子放出素子から放
出された電子ビ−ムを変調するためのものであり、はし
ご型配置の素子行と直交して設けられたストライプ状の
電極に電子ビ−ムを通過させるため、各素子に対応して
１個ずつ円形の開口６５が設けられている。グリッドの
形状や設置位置は図１８に示したものに限定されるもの
ではない。例えば、開口としてメッシュ状に多数の通過
口を設けることもでき、グリッドを電子放出素子の周囲
や近傍に設けることもできる。

【０１５７】容器外端子６２およびグリッド容器外端子
６３は、不図示の制御回路と電気的に接続されている。

【０１５８】本例の画像形成装置では、素子行を1列ず
つ順次駆動（走査）していくのと同期してグリッド電極
列に画像1ライン分の変調信号を同時に印加する。これ
により、各電子ビ−ムの蛍光体への照射を制御し、画像
を1ラインずつ表示すことができる。

【０１５９】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。

【０１６０】

【実施例】以下、具体的な実施例を挙げて本発明を詳し
く説明するが、本発明はこれら実施例に限定されるもの
ではなく、本発明の目的が達成される範囲内での各要素
の置換や設計変更がなされたものをも包含する。

【０１６１】（実施例１）本実施例は、多数の表面伝導
電子放出素子を単純マトリクス配置（素子数240*480）
した電子源基板の製造方法、主に電子源基板の活性化処
理工程の一例である。

【０１６２】図１から図３を用いて、本実施例を具体的
に説明する。

【０１６３】図２において、１１は活性化電圧パルスを
発生する活性化電圧源、１２は活性化電圧源で発生した
電圧パルスを必要なラインに印加するためのライン選択
部、１３は各ラインに配置された電子放出素子に流れる
素子電流の合計電流値をモニターする電流計、１４は電
流計１３から検出された１ラインの素子電流値に基づい
て活性化電圧源１１、ライン選択部１２を制御するため
の制御部、１０は活性化されるための、既にフォーミン
グ処理がなされた、複数の電子放出素子がｍ行×ｎ列
（本実施例ではｍ＝２４０，ｎ＝４８０で２４０行×４
８０列）単純マトリクス配置された電子源基板である。

【０１６４】ここで電子源基板１０は不図示の真空装置
中に配置されており、有機物質のガスを含有する雰囲気
下に置かれており、電子源基板のＸ方向配線Ｄｘ１〜Ｄ
ｘｍは活性化処理装置のＳｘ１〜Ｓｘｍに接続されてい
る。また、本実施例では、パルス幅を１msec、パルス周
期を１．１msec、電圧波高値を１４Ｖの活性化電圧源を
用いた。

【０１６５】ここでは、１行を１グループとし、１０行
即ち１０グループを１ブロックとし、全体の２４０行を
２４個のブロックに分割した。具体的には、Ｘ方向配線
の第１ライン〜第１０ラインを第１ブロック、続く１０
ラインを第２ブロックとし、以下同様にして第２３１ラ
イン〜第２４０ラインを第２４ブロックとした。

【０１６６】活性化にあたっては、１ブロックずつ順番
に第１活性化ステップ処理していった。以下に、第１ブ
ロック内、とりあえずＤｘ１〜Ｄｘ１０までの活性化処
理方法について述べる。なおここでは、各活性化ステッ
プ処理は、一定時間で終了することとし、その時間を５
分に決め、活性化ステップ処理数を１２ステップとし、
各ライン合計で６０分間活性化処理されるようにした。
また本実施例では、各ラインにはパルス幅＝１msec、パ
ルス周期＝１１msecの活性化用電圧波形が印加されるこ
とになる。

【０１６７】制御部より、まずＤｘ１〜Ｄｘ１０までの
電子放出素子を活性化するように、ライン選択部を制御
して１０ラインを図３で示したように順次切り替えて選
択し（図中I＝１０）活性化電圧源から電圧パルス印加
を各ラインへ順番に行った。パルス印加と同時に電流計
により第１ラインの電子放出素子に流れる素子電流Ｉｆ
をモニターしたところ、図１ｂの第１活性化ステップ部
分で示したように活性化開始から約５分後に第１ライン
のＩｆが０.２５Ａと増加していくことが確認された。
ここで、第１ブロックの第１活性化ステップ処理を終了
し、第２ブロックの第１活性化ステップへと移行した。

【０１６８】第２ブロックの第１活性化ステップも、前
述の方法と同様に、制御部より、まずＤｘ１１〜Ｄｘ２
０までの電子放出素子を活性化するように、ライン選択
部を制御して１０ラインを順次切り替えて選択し活性化
電圧源から電圧パルス印加を各ラインへ順番に行った。
第２ブロックの各ラインの素子電流Ｉｆ値も第１ブロッ
クのラインと同様に増加していくことが確認された。５
分間第２ブロックの各ラインへの活性化用電圧パルス印
加を行ったところで第２ブロックの第１活性化ステップ
処理を終了し、第３ブロックの第１活性化ステップへと
移行した。

【０１６９】上記の第１活性化ステップ処理を各５分間
順次第２４ブロックまで実行した。

【０１７０】次に、再度第１ブロックを選択し、第２活
性化ステップ処理を上記方法と全く同様に５分間行っ
た。その後、続けて第２活性化ステップ処理を第２ブロ
ックから第２４ブロックまで同様に行い、全ブロックの
第２活性化ステップ処理を終了した。

【０１７１】上記と同様にして、第３活性化ステップ処
理から第１２活性化ステップ処理まで、第１ブロックか
ら第２４ブロックまで全ブロックにわたり実行し、本実
施例の電子源基板上電子放出素子の活性化工程を終了し
た。

【０１７２】第１０活性化ステップ処理終了時の各ライ
ンの素子電流値Ｉｆを調べたところ、どのラインもほぼ
同じ値を示しており、第１ブロックの各ラインのＩｆ平
均値と第２４ブロックの各ラインのＩｆ平均値の差は５
％以内であった。

【０１７３】ちなみに、全ラインの活性化に要する時間
は、５分×２４ブロック×１２ステップ＝１４４０分
（２４時間）であり、従来の第１ブロックから第１０ブ
ロックまで各ブロック毎に活性化を終了させた後に次ブ
ロックの活性化へ移行する方法と全く同じ時間で活性化
が可能であり、本発明の実施例によれば活性化工程時間
を延ばさなくても十分な効果が得られる。

【０１７４】このようにして活性化を行った結果、各電
子放出素子間での放出電流特性は非常に均一なものとな
り、該電子放出素子を複数有する電子源を利用して製作
した画像形成装置（ディスプレイ装置）では高品位な画
像が得られた。

【０１７５】（比較例１）実施例１と全く同様に、既に
フォーミング処理がなされた、複数の電子放出素子が２
４０行×４８０列単純マトリクス配置された電子源基板
を図１に示したようにセットして、従来の方法で、１ブ
ロックづつ順番に活性化を実行した。この時、各ライン
の電子放出素子に流れる素子電流値をモニターしたとこ
ろ、活性化処理終了時の各ラインのＩｆ値は、最初に活
性化した第１ブロックと最後に活性化した第２４ブロッ
クでは、１０％以上も異なる値となってしまい、これを
用いた画像形成装置では、活性化初期の部分と活性化後
期の部分では輝度分布が発生してしまい、均一な電子源
および画像形成装置を作製することができなかった。

【０１７６】以上、実施例１、比較例１で示したよう
に、本発明のような活性化装置を用いて、活性化させる
ことにより、各素子の特性を均一化することができる。

【０１７７】尚、本実施例では、複数の電子放出素子が
単純マトリクス配置された電子源基板について述べた
が、電子源基板が複数の電子放出素子が梯子型配線によ
り接続されている電子源基板であっても同様に適用可能
である。また、ここでは１行を１グループとして行方向
単位で活性化を実行しているが、列方向単位でグループ
を構成し列方向の配線から電圧を印加することにより本
発明の活性化を実行することも可能である。

【０１７８】（実施例２）以下、本発明に係わる第２の
実施例について、以下詳細に説明する。

【０１７９】本実施例における活性化装置は上述した実
施例１と同様であるが、電子源基板として、既に上述の
ようなフォーミング処理がなされた、複数の電子放出素
子が、梯子配線されたものを使用する例について説明す
る。これを図１３に示す。図１３において、上述した実
施例１に示す図と同様の構成には同一番号を付し、説明
を省略する。

【０１８０】図１３において、１１０は活性化されるた
めの、既にフォーミング処理がなされた４８０個の電子
放出素子が２４０行梯子型に配置された電子源基板であ
る（図１３では２４０行中５行の一部のみ示してい
る）。ここで電子源基板１１０は不図示の真空装置中に
配置されており、有機物質のガスを含有する雰囲気下に
置かれており、電子源基板の梯子型配線のうち、半数は
端子Ｄ１〜Ｄｍおよび各ラインに配置された電子放出素
子に流れる素子電流の合計電流値をモニターする電流計
１３を介してライン選択部と電気的に接続され、残り半
数はグランドレベル（０ボルト）と接続されている。ま
た、本実施例では、活性化電圧源の出力のパルス幅を１
msec、パルス周期を１．１msec、電圧波高値を１４Ｖと
した。

【０１８１】ここでも実施例１と全く同じように、１行
を１グループとし、１０行即ち１０グループを１ブロッ
クとし、全体の２４０行を２４個のブロックに分割し
た。具体的には、Ｘ方向配線の第１ライン〜第１０ライ
ンを第１ブロック、続く１０ラインを第２ブロックと
し、以下同様にして第２３１ライン〜第２４０ラインを
第２４ブロックとした。

【０１８２】活性化にあたっては、１ブロックずつ順番
に第１活性化ステップ処理していった。以下に、第１ブ
ロック内、とりあえずＤｘ１〜Ｄｘ１０までの活性化処
理方法について述べる。なおここでは、各活性化ステッ
プ処理は、一定時間で終了することとし、その時間を５
分に決め、活性化ステップ処理数を１２ステップとし、
各ライン合計で６０分間活性化処理されるようにした。
また本実施例では、各ラインにはパルス幅＝１msec、パ
ルス周期＝１１msecの活性化用電圧波形が印加されるこ
とになる。

【０１８３】制御部より、まずＤｘ１〜Ｄｘ１０までの
電子放出素子を活性化するように、ライン選択部を制御
して１０ラインを図３で示したように順次切り替えて選
択し活性化電圧源から電圧パルス印加を各ラインへ順番
に行った。パルス印加と同時に電流計により第１ライン
の電子放出素子に流れる素子電流Ｉｆをモニターしたと
ころ、図１ｂの第１活性化ステップ部分で示したように
活性化開始から約５分後に第１ラインのＩｆが０.２５
Ａと増加していくことが確認された。ここで、第１ブロ
ックの第１活性化ステップ処理を終了し、第２ブロック
の第１活性化ステップへと移行した。

【０１８４】第２ブロックの第１活性化ステップも、前
述の方法と同様に、制御部より、まずＤｘ１１〜Ｄｘ２
０までの電子放出素子を活性化するように、ライン選択
部を制御して１０ラインを順次切り替えて選択し活性化
電圧源から電圧パルス印加を各ラインへ順番に行った。
第２ブロックの各ラインの素子電流Ｉｆ値も第１ブロッ
クのラインと同様に増加していくことが確認された。５
分間第２ブロックの各ラインへの活性化用電圧パルス印
加を行ったところで第２ブロックの第１活性化ステップ
処理を終了し、第３ブロックの第１活性化ステップへと
移行した。

【０１８５】上記の第１活性化ステップ処理を各５分間
順次第２４ブロックまで実行した。

【０１８６】次に、再度第１ブロックを選択し、第２活
性化ステップ処理を上記方法と全く同様に５分間行っ
た。その後、続けて第２活性化ステップ処理を第２ブロ
ックから第２４ブロックまで同様に行い、全ブロックの
第２活性化ステップ処理を終了した。

【０１８７】上記と同様にして、第３活性化ステップ処
理から第１２活性化ステップ処理まで、第１ブロックか
ら第２４ブロックまで全ブロックにわたり実行し、本実
施例の電子源基板上電子放出素子の活性化工程を終了し
た。

【０１８８】第１０活性化ステップ処理終了時の各ライ
ンの素子電流値Ｉｆを調べたところ、どのラインもほぼ
同じ値を示しており、第１ブロックの各ラインのＩｆ平
均値と第２４ブロックの各ラインのＩｆ平均値の差は５
％以内であった。

【０１８９】ちなみに、全ラインの活性化に要する時間
は、５分×２４ブロック×１２ステップ＝１４４０分
（２４時間）であり、従来の第１ブロックから第１０ブ
ロックまで各ブロック毎に活性化を終了させた後に次ブ
ロックの活性化へ移行する方法と全く同じ時間で活性化
が可能であり、本発明の実施例によれば活性化工程時間
を延ばさなくても十分な効果が得られる。

【０１９０】このようにして活性化を行った結果、各電
子放出素子間での放出電流特性は非常に均一なものとな
り、該電子放出素子を複数有する電子源を利用して製作
した画像形成装置（ディスプレイ装置）では高品位な画
像が得られた。

【０１９１】（実施例３）以下、本発明に係わる第３の
実施例について、以下詳細に説明する。

【０１９２】本実施例における活性化装置および電子源
基板は上述した実施例１と全く同じものを使用し、同様
に接続してあり、パルス幅を１msec、パルス周期を１．
１msec、電圧波高値を１４Ｖの活性化電圧源を用いた。
ただし、本実施例ではブロック内のグループ編成が上述
した実施例とは異なる。

【０１９３】具体的には、図２２に示されるように電子
源基板上の２４０行×４８０列に配線された電子放出素
子を、１行を１グループとし、１０行すなわち１０グル
ープを１ブロックとするが、この時、第１ブロックはＸ
１、Ｘ２５、Ｘ４９、．．、Ｘ２１７のようにＸ１から
２４ラインおきに順次１０ライン（１０グループ）を選
択して一つのブロックとする。同様にして、第２ブロッ
クはＸ２、Ｘ２６，Ｘ５０、．．．、Ｘ２１８を選択す
ることでブロックとする。これを繰り返すことで、第３
ブロックから第２４ブロックまで形成する。ちなみに、
第２４ブロックは、Ｘ２４、Ｘ４８、．．．、Ｘ２４０
というグループ構成となる。

【０１９４】活性化工程では、第１ブロックのＸ１、Ｘ
２５、Ｘ４９、．．、Ｘ２１７について順次ラインを切
り替えて選択することで活性化用電圧パルスを５分間繰
り返し印加することで第１活性化ステップ処理を行っ
た。次に、第２ブロック、第３ブロックの順で第２４ブ
ロックまで第１活性化ステップ処理を行うことで全ブロ
ックの第１活性化ステップ処理を終了する。同様にし
て第２活性化ステップから第１０活性化ステップまで活
性化処理を行うことで全ブロックについて活性化処理を
施し、活性化工程を終了した。

【０１９５】本実施例では、隣接するラインの活性化処
理を同時に行わないようにすることにより、画像形成装
置内での活性化時の局所的な雰囲気変化を抑制すること
が可能となり、その影響を減少させれことが可能とな
る。

【０１９６】第１０活性化ステップ処理終了時の各ライ
ンの素子電流値Ｉｆを調べたところ、どのラインもほぼ
同じ値を示しており、第１ブロックの各ラインのＩｆ平
均値と第２４ブロックの各ラインのＩｆ平均値の差は３
％以内であった。

【０１９７】ちなみに、全ラインの活性化に要する時間
は、５分×２４ブロック×１２ステップ＝１４４０分
（２４時間）であり、従来の第１ブロックから第１０ブ
ロックまで各ブロック毎に活性化を終了させた後に次ブ
ロックの活性化へ移行する方法と全く同じ時間で活性化
が可能であり、本発明の実施例によれば活性化工程時間
を延ばさなくても十分な効果が得られる。

【０１９８】このようにして活性化を行った結果、各電
子放出素子間での放出電流特性は非常に均一なものとな
り、該電子放出素子を複数有する電子源を利用して製作
した画像形成装置（ディスプレイ装置）では高品位な画
像が得られた。

【０１９９】（実施例４）以下、本発明に係わる第４の
実施例について、以下詳細に説明する。

【０２００】本実施例における活性化装置および電子源
基板は上述した実施例３と全く同じものを使用し、同様
に接続してあり、パルス幅を１msec、パルス周期を１．
１msec、電圧波高値を１４Ｖの活性化電圧源を用いた。
ただし、本実施例では各ラインの素子電流値Ｉｆに基づ
いて活性化ステップの分割を行った点が上述した実施例
３とは異なる。。

【０２０１】具体的には、電子源基板上の２４０行×４
８０列に配線された電子放出素子を、実施例3と全く同
様にグループ分けおよびブロック編成をして、ライン切
替についても同様に行い、活性化ステップ処理を施し
た。

【０２０２】ただし、各ブロックの活性化ステップ処理
終了は、各ラインに流れる素子電流値Ｉｆをモニタし、
1素子に流れる平均素子電流値が所定の値に到達したと
ころで次ブロックへ活性化処理を移すようにした。

【０２０３】具体的には、1素子平均Ｉｆの最終到達値
を2ｍＡとし、活性化ステップを１０段階として、各ス
テップで1素子平均Ｉｆ値が０．２ｍＡ増加した時点で
次ブロックの活性化処理へ移行し、全ブロックに渡り活
性化ステップ処理を行った後、次の活性化ステップ処理
へ移るという方式を採用した。

【０２０４】すなわち、活性化工程では、第１ブロック
のＸ１、Ｘ２５、Ｘ４９、．．、Ｘ２１７について順次
ラインを切り替えて選択することで活性化用電圧パルス
を繰り返し印加し、1素子平均Ｉｆ値が０．２ｍＡに到
達するまで第１活性化ステップ処理を行った。次に、第
２ブロック、第３ブロックの順で第２４ブロックまで各
ブロック内の1素子平均Ｉｆ値が０．２ｍＡに到達する
まで第１活性化ステップ処理を行うことで全ブロックの
第１活性化ステップ処理を終了する。

【０２０５】同様にして第２活性化ステップから第１０
活性化ステップまで各ステップでブロック内の1素子平
均Ｉｆ値が０．２ｍＡ増加するまで活性化処理を行うこ
とで全ブロックについて活性化処理を施し、活性化工程
を終了した。

【０２０６】第１０活性化ステップ処理終了時の各ライ
ンの素子電流値Ｉｆを調べたところ、どのラインもほぼ
同じ値を示していた。

【０２０７】このようにして活性化を行った結果、各電
子放出素子間での放出電流特性は非常に均一なものとな
り、該電子放出素子を複数有する電子源を利用して製作
した画像形成装置（ディスプレイ装置）では高品位な画
像が得られた。

【０２０８】（実施例５）以下、本発明に係わる第５の
実施例について、以下詳細に説明する。

【０２０９】本実施例における活性化装置および電子源
基板は上述した実施例３と全く同じものを使用し、同様
に接続してあり、パルス幅を１msec、パルス周期を１．
１msec、電圧波高値を１４Ｖの活性化電圧源を用いた。
ただし、本実施例では画像形成装置内の活性化ガス分圧
に基づいて活性化ステップの分割を行った点が上述した
実施例３とは異なる。

【０２１０】具体的には、電子源基板上の２４０行×４
８０列に配線された電子放出素子を、実施例3と全く同
様にグループ分けおよびブロック編成をして、ライン切
替についても同様に行い、活性化ステップ処理を施し
た。

【０２１１】ただし、各ブロックの活性化ステップ処理
終了は、画像形成装置内の活性化ガス分圧をモニタし、
活性化ガス分圧が所定の値に到達したところで次ブロッ
クへ活性化処理を移すようにした。

【０２１２】具体的には、画像形成装置内に活性化ガス
としてベンゾニトリルを２Ｅ−６Ｔｏｒｒまで導入し、
ベンゾニトリルの分圧が５％変動したら次の活性化ステ
ップ処理へ移ることとした。すなわち、本実施例の場合
２４ブロックあるため一つの活性化処理ステップ分５％
を２４等分した値まで、一つのブロック活性化処理中に
変動したら次ブロックへと活性化処理を移行し、全ブロ
ックの第１活性化ステップ処理を終了した時点で次の活
性化処理ステップへ移るようにした。

【０２１３】また最終的には、1素子平均Ｉｆの最終到
達値が2ｍＡとなったところで各ブロックの最終活性化
ステップ処理の終了とすることで活性化工程の終わりと
した。

【０２１４】最終活性化ステップ処理終了時の各ライン
の素子電流値Ｉｆを調べたところ、どのラインもほぼ同
じ値を示していた。

【０２１５】このようにして活性化を行った結果、各電
子放出素子間での放出電流特性は非常に均一なものとな
り、該電子放出素子を複数有する電子源を利用して製作
した画像形成装置（ディスプレイ装置）では高品位な画
像が得られた。

【０２１６】（実施例６）図２１は、以上説明した、活
性化処理を施した、複数の電子放出素子を有する電子源
を用いたディスプレイパネルに、たとえばテレビジョン
放送をはじめとする種々の画像情報源より提供される画
像情報を表示できるように構成した表示装置（画像形成
装置）の一例を示すための図である。

【０２１７】図中２０１はディスプレイパネル、１００
１はディスプレイパネルの駆動回路、１００２はディス
プレイコントローラ、１００３はマルチプレクサ、１０
０４はデコーダ、１００５は入出力インターフェース回
路、１００６はＣＰＵ、１００７は画像生成回路、１０
０８および１００９および１０１０は画像メモリーイン
ターフェース回路、１０１１は画像入力インターフェー
ス回路、１０１２および１０１３はＴＶ信号受信回路、
１０１４は入力部である。

【０２１８】なお、本表示装置は、たとえばテレビジョ
ン信号のように映像情報と音声情報の両方を含む信号を
受信する場合には、当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶などに関する回路
やスピーカーなどについては説明を省略する。

【０２１９】以下、画像信号の流れに沿って各部の機能
を説明してゆく。

【０２２０】まず、ＴＶ信号受信回路１０１３は、たと
えば電波や空間光通信などのような無線伝送系を用いて
伝送されるＴＶ画像信号を受信する為の回路である。受
信するＴＶ信号の方式は特に限られるものではなく、た
とえば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式な
どの諸方式でもよい。また、これらよりさらに多数の走
査線よりなるＴＶ信号（たとえばＭＵＳＥ方式をはじめ
とするいわゆる高品位ＴＶ）は、大面積化や大画素数化
に適した前記ディスプレイパネルの利点を生かすのに好
適な信号源である。ＴＶ信号受信回路１０１３で受信さ
れたＴＶ信号は、デコーダ１００４に出力される。

【０２２１】また、ＴＶ信号受信回路１０１２は、たと
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるＴＶ画像信号を受信するための回
路である。前記ＴＶ信号受信回路１０１３と同様に、受
信するＴＶ信号の方式は特に限られるものではなく、ま
た本回路で受信されたＴＶ信号もデコーダ１００４に出
力される。

【０２２２】また、画像入力インターフェース回路１０
１１は、たとえばＴＶカメラや画像読み取りスキャナー
などの画像入力装置から供給される画像信号を取り込む
ための回路で、取り込まれた画像信号はデコーダ１００
４に出力される。

【０２２３】また、画像メモリーインターフェース回路
１０１０は、ビデオテープレコーダー（以下ＶＴＲと略
す）に記憶されている画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ１００４に出力さ
れる。

【０２２４】また、画像メモリーインターフェース回路
１００９は、ビデオディスクに記憶されている画像信号
を取り込むための回路で、取り込まれた画像信号はデコ
ーダ１００４に出力される。

【０２２５】また、画像メモリーインターフェース回路
１００８は、いわゆる静止画ディスクのように、静止画
像データを記憶している装置から画像信号を取り込むた
めの回路で、取り込まれた静止画像データはデコーダ１
００４に入力される。

【０２２６】また、入出力インターフェース回路１００
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンターなどの出力装
置とを接続するための回路である。画像データや文字・
図形情報の入出力を行うのはもちろんのこと、場合によ
っては本表示装置の備えるＣＰＵ１００６と外部との間
で制御信号や数値データの入出力などを行うことも可能
である。

【０２２７】また、画像生成回路１００７は、前記入出
力インターフェース回路１００５を介して外部から入力
される画像データや文字・図形情報や、あるいはＣＰＵ
１００６より出力される画像データや文字・図形情報に
もとずき表示用画像データを生成するための回路であ
る。本回路の内部には、たとえば画像データや文字・図
形情報を蓄積するための書き換え可能メモリーや、文字
コードに対応する画像パターンが記憶されている読み出
し専用メモリーや、画像処理を行うためのプロセッサー
などをはじめとして画像の生成に必要な回路が組み込ま
れている。

【０２２８】本回路により生成された表示用画像データ
は、デコーダ１００４に出力されるが、場合によっては
前記入出力インターフェース回路１００５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０２２９】また、ＣＰＵ１００６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。

【０２３０】たとえば、マルチプレクサ１００３に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。また、その際に
は表示する画像信号に応じてディスプレイパネルコント
ローラ１００２に対して制御信号を発生し、画面表示周
波数や走査方法（たとえばインターレースかノンインタ
ーレースか）や一画面の走査線の数など表示装置の動作
を適宜制御する。

【０２３１】また、前記画像生成回路１００７に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路１００５を介して外
部のコンピュータやメモリーをアクセスして画像データ
や文字・図形情報を入力する。

【０２３２】なお、ＣＰＵ１００６は、むろんこれ以外
の目的の作業にも関わるものであって良い。たとえば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。あるいは、前述したように入出力インターフェース
回路１００５を介して外部のコンピュータネットワーク
と接続し、たとえば数値計算などの作業を外部機器と協
同して行っても良い。

【０２３３】入力部１０１４は、前記ＣＰＵ１００６に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、たとえばキーボードやマウスの
ほか、ジョイスティック、バーコードリーダー、音声認
識装置など多様な入力機器を用いる事が可能である。

【０２３４】また、デコーダ１００４は、前記１００７
ないし１０１３より入力される種々の画像信号を３原色
信号、または輝度信号とＩ信号、Ｑ信号に逆変換するた
めの回路である。なお、同図中に示すように、デコーダ
１００４は内部に画像メモリーを備えるのが望ましい。
これは、たとえばＭＵＳＥ方式をはじめとして、逆変換
するに際して画像メモリーを必要とするようなテレビ信
号を扱うためである。

【０２３５】画像メモリーを備える事により、静止画の
表示が容易になる、あるいは前記画像生成回路１００７
およびＣＰＵ１００６と協同して画像の間引き、補間、
拡大、縮小、合成をはじめとする画像処理や編集が容易
に行えるようになるという利点が生まれるからである。

【０２３６】マルチプレクサ１００３は、前記ＣＰＵ１
００６より入力される制御信号にもとずき表示画像を適
宜選択するものである。すなわち、マルチプレクサ１０
０３はデコーダ１００４から入力される逆変換された画
像信号のうちから所望の画像信号を選択して駆動回路１
００１に出力する。その場合には、一画面表示時間内で
画像信号を切り替えて選択することにより、いわゆる多
画面テレビのように、一画面を複数の領域に分けて領域
によって異なる画像を表示することも可能である。

【０２３７】ディスプレイパネルコントローラ１００２
は、前記ＣＰＵ１００６より入力される制御信号にもと
ずき駆動回路１００１の動作を制御するための回路であ
る。

【０２３８】まず、ディスプレイパネルの基本的な動作
に関わるものとして、たとえばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路１００１に対して出力する。

【０２３９】また、ディスプレイパネルの駆動方法に関
わるものとして、たとえば画面表示周波数や走査方法
（たとえばインターレースかノンインターレースか）を
制御するための信号を駆動回路１００１に対して出力す
る。

【０２４０】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路１００１に対して出力する場
合もある。

【０２４１】駆動回路１００１は、ディスプレイパネル
２０１に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１００３から入力される画像信
号と、前記ディスプレイパネルコントローラ１００２よ
り入力される制御信号にもとずいて動作するものであ
る。

【０２４２】以上、各部の機能を説明したが、図２１に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル２
０１に表示する事が可能である。すなわち、テレビジョ
ン放送をはじめとする各種の画像信号はデコーダ１００
４におて逆変換された後、マルチプレクサ１００３にお
いて適宜選択され、駆動回路１００１に入力される。一
方、デイスプレイコントローラ１００２は、表示する画
像信号に応じて駆動回路１００１の動作を制御するため
の制御信号を発生する。駆動回路１００１は、上記画像
信号と制御信号にもとずいてディスプレイパネル２０１
に駆動信号を印加する。これにより、ディスプレイパネ
ル２０１において画像が表示される。これらの一連の動
作は、ＣＰＵ１００６により統括的に制御される。

【０２４３】また、本表示装置においては、前記デコー
ダ１００４に内蔵する画像メモリや、画像生成回路１０
０７および情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、たとえば拡大、縮
小、回転、移動、エッジ強調、間引き、補間、色変換、
画像の縦横比変換などをはじめとする画像処理や、合
成、消去、接続、入れ換え、はめ込みなどをはじめとす
る画像編集を行う事も可能である。また、本実施例の説
明では特に触れなかったが、上記画像処理や画像編集と
同様に、音声情報に関しても処理や編集を行なうための
専用回路を設けても良い。

【０２４４】したがって、本表示装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像およ
び動画像を扱う画像編集機器、コンピュータの端末機
器、ワードプロセッサをはじめとする事務用端末機器、
ゲーム機などの機能を一台で兼ね備えることが可能で、
産業用あるいは民生用として極めて応用範囲が広い。

【０２４５】なお、上記図２１は、表面伝導形放出素子
を電子ビーム源とするディスプレイパネルを用いた表示
装置の構成の一例を示したにすぎず、これのみに限定さ
れるものでない事は言うまでもない。たとえば、図２１
の構成要素のうち使用目的上必要のない機能に関わる回
路は省いても差し支えない。またこれとは逆に、使用目
的によってはさらに構成要素を追加しても良い。たとえ
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ、音声マイク、照明機、モデムを含む
送受信回路などを構成要素に追加するのが好適である。

【０２４６】本表示装置においては、とりわけ電子放出
素子を電子源とするデイスプレイパネルの薄形化が容易
なため、表示装置の奥行きを小さくすることができる。
それに加えて、電子放出素子を電子ビーム源とするディ
スプレイパネルは大画面化が容易で輝度が高く視野角特
性にも優れるため、本表示装置は臨場感にあふれ迫力に
富んだ画像を視認性良く表示する事が可能である。

【０２４７】

【発明の効果】上記のように説明された本発明による
と、複数の電子放出素子を備えた電子源を各電子放出素
子の活性化処理が均一となるように行われ、電子放出素
子のそれぞれの電子放出特性のバラツキを抑制し、電子
源を画像形成装置に使用した場合には輝度バラツキを抑
制することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態における電子源基板の模式
図および活性化処理をステップ分割した摸式図である。

【図２】本発明に係わる活性化装置の構成を示す図であ
る。

【図３】本発明に係わるライン切り替えのタイミングを
説明するための図である。

【図４】本発明に適用可能な電子放出素子の活性化処理
時のパルス電圧波形の一例を示す模式図である。

【図５】本発明に適用可能な電子放出素子における活性
化処理時の素子電流Ｉｆ及びＩｅの時間的な変化を示す
図である。

【図６】本発明に適用可能な平面型の電子放出素子の概
略構成図である。

【図７】本発明に適用可能な垂直型の電子放出素子の概
略構成図である。

【図８】本発明に適用可能な電子放出素子の製造工程を
説明する図である。

【図９】本発明に適用可能な電子放出素子の通電フォー
ミング処理における電圧波形の一例を示す模式図であ
る。

【図１０】測定評価機能を備えた真空処理装置の一例を
示す模式図である。

【図１１】本発明に適用可能な電子放出素子における活
性化処理の状態を説明する図である。

【図１２】本発明に適用可能な表面伝導型電子放出素子
についての素子電圧Ｖｆに対する素子電流Ｉｆと放出電
流Ｉｅとの関係を示す図である。

【図１３】本発明を適用可能なはしご配置の電子源の一
例を示す模式図である。

【図１４】本発明を適用可能な単純マトリクス配置の電
子源の一例を示す模式図である。

【図１５】本発明を適用した電子源を用いた画像形成装
置の表示パネルの一例を示す模式図である。

【図１６】図１５の画像形成装置に使用される蛍光膜の
模式図である。

【図１７】ＮＴＳＣ方式のテレビ信号に応じて表示を行
う画像形成装置の一例を示すブロック図である。

【図１８】本発明を適用した電子源を用いた画像形成装
置の表示パネルの一例を示す模式図である。

【図１９】電子放出素子の一例を示す模式図である。

【図２０】活性化処理工程時の活性化ガス圧力の変動を
示す模式図である。

【図２１】本発明を適用した表示装置の一例を示すブロ
ック図である。

【図２２】本発明の一実施例に係わる電子源基板のブロ
ック形成を説明する図である。

【符号の説明】

１基板２，３素子電極４導電性薄膜５電子放出部２１段差形成部４１リアプレート４２支持枠４３ガラス基板４４蛍光膜４５メタルバック４６フェースプレート４８外囲器５０電流計５１電源５２電流計５３高圧電源５４アノード電極５５真空装置５６排気ポンプ６４グリッド６５空孔７１電子源基板７２Ｘ方向配線７３Ｙ方向配線７４電子放出素子７５結線、１０１表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器１５１黒色導電材１５２蛍光体

Claims

(57)【特許請求の範囲】

【請求項１】有機物質を含有する雰囲気下で、複数の
電子放出素子のそれぞれにパルス電圧を繰り返し印加し
該雰囲気中に存在する有機物質から炭素を有する膜を付
与する活性化処理を伴う電子源の製造方法において、前記複数の電子放出素子を、各々が、複数の電子放出素
子から構成される素子群の複数からなる複数の処理単位
に分け、前記処理単位を構成する前記複数の素子群のそ
れぞれに前記パルス電圧を順次印加するとともに、この
パルス電圧の順次印加を複数回繰り返す工程を、前記複
数の処理単位に対して順次行い、前記活性化処理の第一
活性化ステップを終了させ、次に、前記第一活性化ステップと同様のステップを繰り
返して最終活性化ステップまで実行することによって前
記複数の電子放出素子の活性化処理を行うことを特徴と
する電子源の製造方法。
【請求項２】請求項１に記載された電子源の製造方法
に基づいて製造された電子源と、該電子源から放出され
た電子を照射することで画像を形成する画像形成部材
と、を有することを特徴とする画像形成装置の製造方
法。