JP3479549B2 - アブソリュートエンコーダ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は回転ディスク等のエンコ
ーダ板が静止している状態でも回転角度に応じた絶対位
置の信号がビットコードでパラレルに出力されるアブソ
リュートエンコーダに関する。

【０００２】

【従来の技術】エンコーダはロボットの腕の位置検出等
に広く利用されており、モータの回転軸に取り付けられ
たエンコーダ板の目盛を受光素子によって読み取るもの
である。位置検出の方法にはインクリメンタルタイプと
アブソリュートタイプがある。前者はエンコーダ板ある
いは回転ディスクの原点を基準として検出パルスをカウ
ントする事により位置の読み取りを行なう。後者は回転
ディスクのどの位置であってもエンコーダ板上のコード
を読み取る事で位置検出を行なう。この為、インクリメ
ンタルタイプでは電源が落ちた後再び起動した場合、原
点復帰動作の為に最大１回転させなければならないのに
対して、アブソリュートタイプでは電源を入れ直しても
回転ディスクを動かさず位置を読み取る事ができるので
原点復帰動作が不要になるという利点がある。

【０００３】図１４に従来のアブソリュートエンコーダ
の一般的な構成を示す。回転ディスク１０１の表面には
同心円状に複数のトラック１０２〜１０５が形成されて
いる。各トラックは回転ディスク１０１の絶対位置を示
すデジタルコードに従ってビット符号化されたスリット
パタンからなる。回転ディスク１０１の一面側には受光
素子アレイ１０６が配置されているとともに、他面側に
は固定スリット１０７を介して発光素子例えばＬＥＤ１
０８が配置されている。回転ディスク１０１上のスリッ
トパタンによりＬＥＤ１０８からの光が透過もしくは遮
断され、受光素子アレイ１０６がトラック毎の受光量に
応じて検出信号を出力する。この検出信号を処理する事
によりディスク１０１の回転角の絶対位置あるいは番地
が読み取れる。即ちこの番地が先に述べたデジタルコー
ドに相当する。

【０００４】番地を表わすデジタルコードとしては種々
のシステムが知られている。図１５にデジタルコードの
一例として純２進法に従って形成されたスリットパタン
を示す。このパタン図は縦欄にトラック番号を示し横欄
に番地を示している。各トラックのスリットパタンは２
値符号化されており、明部と暗部からなる。この例では
４ビット分のトラックが設けられており、２⁴ ＝１６個
の絶対番地が表わされている。この様な純２進コードは
デジタル処理では基本的なものである。しかしながら、
ある番地から他の番地に変化する時、複数のトラックに
おいて明部と暗部の間の変化が同時に２ケ所以上で発生
する場合がある。夫々の変化を全く同時に検出する事は
困難でありタイミングのずれにより読み取りエラーが発
生するという欠点がある。

【０００５】この欠点を改善したのが図１６に示すグレ
イ２進コードである。パタン図から明らかな様に、純２
進コードパタンと異なり、番地の変わり目においては必
ず１個のトラックに関してのみ明暗変化が生ずるという
特徴をもっている為、読み取りエラーが殆ど起らない。
しかしながら純２進法コードと同様にグレイコードもビ
ット数あるいは桁数と同じだけのトラック数が必要とな
る。従って高分解能化の為番地を増やす目的でビット数
を上げると、回転ディスクの径方向に沿って多数のトラ
ックが並列する為アブソリュートエンコーダの小型化を
阻害するという欠点がある。

【０００６】図１７にトラック数の半減が可能な２進化
４進数コードパタンを示す。一対のトラック０，１に割
り当てられた２ビットにより４進下位桁を構成する。例
えば第１組に属する番地０〜３は下位桁の４進数に従い
識別できる。同様に第２組に属する番地４〜７について
も下位桁の４進数により識別できる。以下第３組，第４
組についても同様である。一方一対のトラック２，３に
割り当てられた２ビットから４進上位桁が構成される。
この上位桁の４進数により第１組〜第４組を識別でき
る。２進化４進コードは簡単な論理演算により純２進コ
ードに変換できる。

【０００７】図１８に２進化４進コードパタンを読み取
る為の受光素子配置を２種類示す。左側の受光素子アレ
イ１１０では４個のトラックに対応して個々の受光素子
が並列配置されている。一方右側の受光素子アレイ１１
１では、トラック１に沿って一対の受光素子が対応する
スリットパタンに対して９０°の位相差をもって配列さ
れている。この一対の受光素子により下位桁の４進数が
読み取れる。同様に、トラック３に沿って一対の受光素
子が９０°の位相差をもって配列されており、上位桁４
進数を読み取る事ができる。この様にするとトラック０
及びトラック２が不要となり本数を半減できる。この点
の理解を容易にする為に図１７を再び参照しながら若干
補足する。一対のトラック０と１は夫々同じ周期で位相
が９０°だけずれた繰り返しスリットパタンを有してい
る。従って図１８に示す様に一対の受光素子を９０°だ
け位相をずらして配置する事によりトラック０，１に含
まれる情報を全て読み取れる。即ち、受光素子アレイ１
１１の受光素子０，１には明と明，明と暗，暗と明，暗
と暗の４個の組み合わせが投射され、４進数情報を読み
取れる。同様に、図１７のトラック２と３は夫々同じ周
期で位相が９０°だけずれた繰り返しスリットパタンを
有しているので、図１８の受光素子アレイ１１１に示す
配列によって上位桁４進数を読み取れる。

【０００８】

【発明が解決しようとする課題】以上の様に２進化４進
コードパタンを用いる事によりトラック数を半減でき
る。換言すると、１本のトラックから２個のビット信号
を得る事ができる。しかしながら高分解能化の為番地数
を増やす目的でビット数を上げると、相当程度トラック
本数が増加するのでアブソリュートエンコーダの大型化
及びコストアップを避ける為には十分でない。この点に
鑑み、本発明は１本のトラックからより多くのビット信
号を生成する事を目的とする。ところで上述した２進化
４進コードパタンは先に説明したグレイコードパタンと
異なり複数のトラック間で明暗が同時に変化する場合が
ある。夫々の変化を全く同時に検出する事は困難であり
タイミングのずれにより読み取りエラーが発生する。こ
の点に鑑み、本発明は下位トラックと上位トラックの同
期化を図り読み取りエラーを除去する事を他の目的とす
る。

【０００９】

【課題を解決するための手段】上述した従来の技術の課
題を解決し且つ本発明の目的を達成する為以下の手段を
講じた。即ち本発明にかかるアブソリュートエンコーダ
は基本的な構成として、移動体と受光素子と処理回路と
を備えている。移動体には明暗スリットパタンを有する
トラックが並列して設けられている。受光素子は明暗ス
リットパタンを介して照明光を受光しトラック毎に検出
信号を出力する。処理回路は検出信号を処理してビット
信号を生成し移動体の位置を読み取る。本発明の特徴事
項として前記処理回路は、波形形成部と比較演算部と論
理演算部とを有している。波形形成部は該検出信号を用
いて等周期で且つ位相が所定のシフト量だけ順次シフト
した複数の一次波形信号を形成しさらに該一次波形信号
から前記シフト量の半分だけ位相がシフトし且つ該一次
波形信号とは異なる波形を有する複数の二次波形信号を
合成する。比較演算部は該複数の一次及び二次波形信号
を互いに比較処理して位相のずれた複数の矩形信号を生
成する。論理演算部は該複数の矩形信号を互いに論理処
理して１本のトラックから少なくとも４個のビット信号
を出力する。さらに前記処理回路は該波形形成部と該比
較演算部との間に変調処理部を含んでおり、下位トラッ
クに対応した他の処理回路から転送された周期信号に同
期して該複数の一次及び二次波形信号を変調し、下位ビ
ット信号と上位ビット信号の同期化を図る。具体的には
前記変調処理部は論理手段と加算手段とを有する。論理
手段は該比較演算部から帰還した矩形信号と該周期信号
とを互いに論理処理して同期化信号を形成する。加算手
段は該同期化信号と一次及び二次波形信号の各々とを所
定の割合で加算処理し変調された一次及び二次波形信号
を形成する。

【００１０】好ましくは、前記波形形成部は山形の一次
波形信号を形成しさらにその加減算処理により台形の二
次波形信号を合成する。

【００１１】一態様によれば、前記波形形成部は加減算
手段を有しており、９０°の位相差を有する台形の検出
信号を互いに加減算処理して山形の一次波形信号を形成
する。前記波形形成部はさらに検出信号を反転して逆相
信号を形成する反転手段を備えており、検出信号及び逆
相信号を用いて山形の一次波形信号を生成する。

【００１２】さらに別の態様によれば、前記明暗スリッ
トパタンはトラック方向に沿って透過率が暗から明にか
けて漸進的に変化する漸進パタンを有しており、山形の
一次波形信号のスロープ形成を可能にしている。前記漸
進パタンは、例えばトラック方向に沿って細分化された
暗部及び明部が交互に配列されており、暗部と明部の比
率が段階的に変化している。あるいは、前記漸進パタン
はトラック方向に沿って暗から明にかけて濃度が連続的
に変化している。さらには、前記漸進パタンは暗部と明
部を二分する境界線がトラック方向に対して斜行してい
るものであっても良い。この場合、前記境界線は直線ト
ラックに形成された傾斜直線である。あるいは、円形ト
ラックに形成された渦巻線である。

【００１３】

【作用】本発明によれば、検出信号を用いて等周期で且
つ位相が所定のシフト量だけ順次シフトした山形の一次
波形信号を４個形成する。さらにこれら山形の一次波形
信号を加減算処理し前記シフト量の半分だけ位相がシフ
トした台形の二次波形信号を例えば２個合成する。合計
６個の山形一次波形信号及び台形二次波形信号を互いに
比較処理して位相が順次シフトした８個の矩形信号を生
成する。これら８個の矩形信号を互いに論理処理して１
本のトラックから少なくとも４個のビット信号を出力す
る事ができる。

【００１４】又、下位トラック側から転送された周期信
号に同期して山形の一次波形信号及び台形の二次波形信
号を変調し、下位ビット信号と上位ビット信号の同期化
を図っている。即ち、当該処理回路の比較演算部から帰
還した矩形信号と下位トラック側から転送された周期信
号とを互いに論理処理して同期化信号を形成する。この
同期化信号と山形の一次波形信号及び台形の二次波形信
号の各々とを所定の割合で加算処理し変調して同期化を
図っている。

【００１５】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるアブソリュート
エンコーダの第１実施例を示す模式図である。本アブソ
リュートエンコーダは移動体を利用しており、その表面
には明暗スリットパタンを有するトラックが並列して設
けられている。図１の（Ａ）は１本のトラックＴのみを
示している。図示する様にこのトラックＴは直線変位す
る。なお、本発明はこれに限られるものではなく回転変
位する移動体を用いる事もできる。トラックＴに沿っ
て、４個の受光素子Ａ１，Ａ２，Ａ３，Ａ４が配列され
ている。各受光素子のトラック方向長手寸法は、明暗ス
リットパタンの１周期の半分量に等しい。受光素子Ａ
１，Ａ２，Ａ３，Ａ４は順に位相が９０°ずつずれてい
る。

【００１６】４個の受光素子は明暗スリットパタンを介
して照明光を受光しトラックＴに対応した検出信号を出
力する。（Ｂ）に受光素子出力を表わしている。各検出
信号は、対応する受光素子と同一の参照符号Ａ１，Ａ
２，Ａ３，Ａ４で表わされている。図示するように、検
出信号Ａ１〜Ａ４は等周期で且つ位相が所定のシフト量
９０°ずつ順次シフトした山形波形を有している。本実
施例では４個の山形の検出信号をそのまま山形の一次波
形信号（以下山形信号と呼ぶ）に用いている。本実施例
ではさらに山形信号から前記シフト量９０°の半分（即
ち４５°）だけシフトした台形の二次波形信号（以下台
形信号と呼ぶ）を合成している。（Ｂ）ではこの台形信
号をＡ５及びＡ６として示している。（Ｂ）の波形から
明らかな様に、一次の山形信号Ａ１〜Ａ４が各々９０°
の位相差を有するのに対し、二次の台形信号Ａ５，Ａ６
は山形信号Ａ１〜Ａ４に対し半位相分（４５°）シフト
している。又、山形信号と台形信号は互いに波形が異な
る。

【００１７】（Ｃ）は４個の受光素子に接続される処理
回路の構成を表わしている。処理回路は波形形成部１と
比較演算部２と論理演算部３を備えている。波形形成部
１は検出信号Ａ１〜Ａ４を用いて等周期で且つ位相が順
次シフトした複数の一次波形信号を形成している。ここ
では４個の検出信号をそのまま一次の山形信号として用
いている。波形形成部１はさらに一次の山形信号Ａ１〜
Ａ４から半位相分シフトした２個の二次波形信号を合成
している。ここでは一対の加算器（ＡＤＤ１，ＡＤＤ
２）と係数１／２を有する一対の乗算器（ＭＰＬ１，Ｍ
ＰＬ２）を用いて一次の山形信号Ａ１〜Ａ４から二次の
台形信号Ａ５，Ａ６を２個合成している。比較演算部２
は８個の比較器（ＣＭＰ１〜ＣＭＰ８）を有しており、
山形信号Ａ１〜Ａ４及び台形信号Ａ５，Ａ６を互いに比
較処理して位相のずれた複数の矩形信号を生成する。論
理演算部３は７個の排他論理和器（ＸＯＲ１〜ＸＯＲ
７）、３個の論理和器（ＯＲ１〜ＯＲ３）、１個の否定
器（ＮＯＴ１）、１個の否定論理和器（ＮＯＲ１）で構
成されている。論理演算部３は比較演算部２から供給さ
れた８個の矩形信号を互いに論理処理して１本のトラッ
クＴから４個のビット信号Ｐ１〜Ｐ４を出力する。

【００１８】図２を参照して、図１の（Ｃ）に示した処
理回路の動作を詳細に説明する。一次の山形信号Ａ１〜
Ａ４は互いに位相が９０°ずつ順次シフトしている。波
形形成部１においてＡＤＤ１により一次の山形信号Ａ１
とＡ２を互いに加算処理し、その結果をＭＰＬ１で係数
１／２を用いて乗算処理すると、一方の二次の台形信号
Ａ５が得られる。同様に山形信号Ａ２とＡ３をＡＤＤ２
で加算処理し、その結果をＭＰＬ２で係数１／２により
乗算処理すると他方の二次の台形信号Ａ６が得られる。
図２の波形図に示すように、台形信号Ａ５，Ａ６は山形
信号Ａ１〜Ａ４の位相差に比べ、その半分量だけ位相が
シフトしている。次に比較演算部２においてＣＭＰ１に
より山形信号Ａ４とＡ２を互いに比較処理すると第１の
矩形信号ＣＭＰ１が得られる。なおここでは理解を容易
にする為各比較器と対応する矩形信号を同一の参照符号
により表わしている。以下同様に、ＣＭＰ２でＡ４とＡ
６を比較処理する事により第２番目の矩形信号が得ら
れ、ＣＭＰ３によりＡ１とＡ２を比較処理する事により
第３番目の矩形信号が得られ、ＣＭＰ４でＡ１とＡ６を
比較処理する事により第４番目の矩形信号が得られ、Ｃ
ＭＰ５でＡ１とＡ３を比較処理する事により第５番目の
矩形信号が得られ、ＣＭＰ６でＡ５とＡ３を比較処理す
る事により第６番目の矩形信号が得られ、ＣＭＰ７でＡ
３とＡ２を比較処理する事により第７番目の矩形信号が
得られ、ＣＭＰ８でＡ４とＡ５を比較処理する事により
第８番目の矩形信号が得られる。これら第１〜第８の矩
形信号（ＣＭＰ１〜ＣＭＰ８）は位相が順に２２．５°
ずつシフトしている。論理演算部３では、ＸＯＲ１でＣ
ＭＰ１とＣＭＰ２の排他的論理和処理を行ない、ＸＯＲ
２でＣＭＰ３とＣＭＰ４の排他的論理和処理を行なう。
ＸＯＲ３でＣＭＰ５とＣＭＰ６の排他的論理和処理を行
なう。ＸＯＲ４でＣＭＰ７とＣＭＰ８の排他的論理和処
理を行なう。ＸＯＲ５でＣＭＰ３とＣＭＰ５の排他的論
理和処理を行なう。ＸＯＲ６でＣＭＰ１とＣＭＰ７の排
他的論理和処理を行なう。ＸＯＲ７でＣＭＰ１とＣＭＰ
５の排他的論理和処理を行なう。ＮＯＴ１でＣＭＰ５の
否定処理を行なう。さらにＸＯＲ１とＸＯＲ２の出力を
ＯＲ１で論理和処理する。ＸＯＲ３とＸＯＲ４の出力を
ＯＲ２で論理和処理する。ＯＲ１とＯＲ２の出力をＮＯ
Ｒ１で否定論理和処理すると、第１ビット信号Ｐ１が得
られる。ＸＯＲ５の出力とＸＯＲ６の出力をＯＲ３で論
理和処理すると２番目のビット信号Ｐ２が得られる。Ｘ
ＯＲ７から直接３番目のビット信号Ｐ３が得られる。Ｎ
ＯＴ１から直接４番目のビット信号Ｐ４が得られる。図
示するように、Ｐ２はＰ１の２倍の周期を有し、Ｐ３は
４倍の周期を有し、Ｐ４は８倍の周期となっている。

【００１９】図３は本発明にかかるアブソリュートエン
コーダの第２実施例に組み込まれる処理回路の構成を示
すブロック図である。並列したトラックの各々に対して
図１の（Ｃ）に示した処理回路をそのまま適用すると、
スリットパタンと受光素子の位相関係や電圧レベルの変
動等により、下位ビットと上位ビットとの同期がとれず
読み取りエラーとなる可能性がある。そこでこの実施例
では同期化機能が付与されている。即ち、本処理回路は
波形形成部１と比較演算部２との間に変調処理部４を含
んでおり、下位トラックに対応した他の処理回路から転
送された周期信号（ａ）に同期して山形信号Ａ１〜Ａ４
及び台形信号Ａ５，Ａ６を変調し、下位ビット信号と上
位ビット信号の同期化を図っている。他の部分の構成は
図１の（Ｃ）に示した回路と同一であり、対応する部分
には対応する参照番号を付して理解を容易にしている。
変調処理部４は２個の否定器（ＮＯＴ２，ＮＯＴ３）、
２個の排他的論理和器（ＸＯＲ８，ＸＯＲ９）、係数Ｋ
を有する６個の乗算器（ＭＰＬ３〜ＭＰＬ８）、６個の
加算器（ＡＤＤ３〜ＡＤＤ８）で構成されている。ＸＯ
Ｒ８及びＸＯＲ９は論理手段を構成しており、比較演算
部２から帰還した所定の矩形信号と下位トラックからの
周期信号（ａ）とを互いに論理処理して同期化信号
（ｂ），（ｃ）を形成する。ＮＯＴ２，ＮＯＴ３，ＭＰ
Ｌ３〜ＭＰＬ８，ＡＤＤ３〜ＡＤＤ８は加算手段を構成
し、同期化信号（ｂ），（ｃ）と山形信号Ａ１〜Ａ４及
び台形信号Ａ５，Ａ６の各々とを所定の割合（係数Ｋで
設定）で加算処理し、変調された山形信号（ｄ），
（ｅ），（ｆ），（ｇ）と、同じく変調された台形信号
（ｈ），（ｉ）を形成する。

【００２０】次に図４のタイミングチャートを参照し
て、図３に示した処理回路の動作を詳細に説明する。下
位トラック側から転送された周期信号（ａ）は短かい周
期を有する矩形波である。一方山形信号Ａ１〜Ａ４及び
台形信号Ａ５，Ａ６は周期信号（ａ）が有する周期の１
６倍に相当する周期となっている。変調処理部４におい
て、ＸＯＲ８により周期信号（ａ）とＣＭＰ１から帰還
した第１の矩形信号（ｊ）とを互いに排他的論理和処理
すると、第１の同期化信号（ｂ）が得られる。この同期
化信号は周期信号（ａ）の立ち上がり又は立ち下がりに
同期している。ＸＯＲ９により周期信号（ａ）とＣＭＰ
５から出力された５番目の矩形信号（ｎ）との間で排他
的論理和処理を行なうと、２番目の同期化信号（ｃ）が
得られる。次に、第１の同期化信号（ｂ）をＮＯＴ２で
否定処理しさらにＭＰＬ３で乗算処理する。その結果と
山形信号Ａ１をＡＤＤ３で加算すると、Ａ１に対応した
変調山形信号（ｄ）が得られる。図示するように、この
変調山形信号（ｄ）は周期信号（ａ）の立ち上がり又は
立ち下がりに同期した段差部を有している。又第２の同
期化信号（ｃ）をＮＯＴ３で否定処理しさらにＭＰＬ４
で乗算処理する。この結果と山形信号Ａ２をＡＤＤ４で
加算する事により、Ａ２に対応した変調山形信号（ｅ）
が得られる。これも周期信号（ａ）の立ち上がり又は立
ち下がりに同期した段差部を有している。以下同様にし
て、山形信号Ａ３に対応した変調山形信号（ｆ）が得ら
れ、山形信号Ａ４に対応した変調山形信号（ｇ）が得ら
れ、台形信号Ａ５に対応した変調台形信号（ｈ）が得ら
れ、台形信号Ａ６に対応した変調台形信号（ｉ）が夫々
段差を伴なって得られる。

【００２１】この後元々の山形信号及び台形信号に代
え、変調された山形信号及び台形信号を比較演算部２で
図１の第１実施例と同様に処理すると、８個の矩形信号
（ｊ），（ｋ），（ｌ），（ｍ），（ｎ），（ｏ），
（ｐ），（ｑ）が得られる。さらに論理演算部３でこれ
ら８個の矩形信号を第１実施例と同様に論理処理する
と、４個のビット信号Ｐ１〜Ｐ４が得られる。Ｐ１は周
期信号（ａ）の２倍の周期を有し、ビット信号Ｐ４は１
６倍の周期を有している。本実施例では変調山形信号及
び変調台形信号の交差部分は下位トラックから転送され
た周期信号（ａ）と同期した段差が付いている為、受光
素子Ａ１〜Ａ４の出力の位相や電圧レベルが変動しても
段差の範囲内で交差していれば同期が保たれる為読み取
りエラーとならない。

【００２２】図５は本発明にかかるアブソリュートエン
コーダの具体的な構成例を表わしており、下位から上位
に向って並列した４本のトラックＴ０，Ｔ１，Ｔ２，Ｔ
３を移動体に形成して、Ｐ０〜Ｐ９まで１０個のビット
信号を得ている。即ち２¹⁰個の番地を有する位置分解能
が得られる。図示する様に最下位トラックＴ０に対応し
て、受光素子Ａ１の組と受光素子Ａ２の組と受光素子Ａ
３の組が配列している。各組について受光素子を複数
（本例では４個）用いる事により、受光量の増加を図っ
ている。Ａ１，Ａ２，Ａ３ともに明暗スリットパタン周
期の４分の１に相当するトラック方向寸法を有してお
り、図１の（Ａ）に示した例と比べて狭くなっている。
従って、Ａ１，Ａ２，Ａ３から出力される検出信号は山
形ではなく台形になる。Ａ１の組とＡ２の組では位相が
９０°ずれており、Ａ１の組とＡ３の組では位相が１８
０°ずれている。最下位から２番目のトラックＴ１に対
応して、３個の受光素子Ａ４，Ａ５，Ａ６が配列してい
る。各受光素子ともに明暗スリットパタンの周期の４分
の１に相当するトラック方向長手寸法を有しており、同
じく台形の検出信号が出力される。Ａ４とＡ５は位相が
９０°シフトしており、Ａ４とＡ６は位相が１８０°シ
フトしている。次のトラックＴ２に設けられた明暗スリ
ットパタンは、トラック方向に沿って透過率が暗から明
にかけて漸進的に変化する漸進パタンを有しており、対
応する受光素子Ａ７はスロープを含んだ台形の検出信号
を出力可能である。本例ではこの漸進パタンは暗部と明
部を二分する境界線がトラック方向に対して斜行してい
る。この境界線は直線トラックＴ２に形成された斜行直
線である。最後のトラックＴ３は、Ｔ２に対して位相が
９０°ずれた明暗スリットパタンを有している一方、対
応する受光素子Ａ８はＡ７と同位相で配置している。Ｔ
２及びＴ３に形成された明暗スリットパタンの周期は、
Ｔ１に形成された明暗スリットパタンに比べ８倍の周期
を有している。なお図示を容易にする為、Ｔ２及びＴ３
についてはトラック方向に関し１／８の縮尺表示にして
いる。

【００２３】図６は、図５に示した受光素子Ａ１，Ａ
２，Ａ３から各々出力される検出信号の波形を表わして
いる。前述した様に、検出信号は全て台形波となってい
る。台形の検出信号Ａ１，Ａ２は互いに位相が９０°ず
れており、Ａ１とＡ３は互いに位相が１８０°ずれてい
る。一対の検出信号Ａ１，Ａ２との間で減算処理を施す
事により、第１の山形信号Ａ１−Ａ２が得られ、Ａ２と
Ａ３の間で減算処理を施す事により第２の山形信号Ａ２
−Ａ３が得られ、Ａ２とＡ１の間で減算処理を施す事に
より第３の山形信号Ａ２−Ａ１が得られ、Ａ３とＡ２の
減算処理を施す事により第４の山形信号Ａ３−Ａ２が得
られる。これら４個の山形信号は同一周期で且つ順に位
相が９０°シフトしており、図１の（Ｂ）に示した山形
信号Ａ１，Ａ２，Ａ３，Ａ４に各々対応している。なお
ここでは台形検出信号の減算処理により山形信号を形成
しているが、一般には適当な加減算処理を行なう事によ
り山形信号を得る事が可能である。

【００２４】図７は、図５に示したトラック配列に対応
して設けられた処理回路の構成例を表わしている。第１
のトラックＴ０に対応して１段目の処理回路が設けられ
ている。この処理回路は本発明にかかる実施例と異な
り、１本のトラックから３個のビット信号Ｐ０〜Ｐ２を
出力するものである。この処理回路は波形形成部１０と
比較演算部２０と論理演算部３０とで構成されている。
波形形成部１０は４個の減算器を含んでおり、台形の検
出信号Ａ１〜Ａ３を処理して、４個の山形信号Ａ１−Ａ
２，Ａ２−Ａ３，Ａ２−Ａ１，Ａ３−Ａ２を形成する。
比較演算部２０は４個の比較器を含んでおり、４個の山
形信号を互いに比較演算処理して４個の矩形信号を生成
する。論理演算部３０は３個の排他的論理和器と１個の
否定器と１個の否定論理和器を有しており、４個の矩形
信号を論理演算処理して３個のビット信号Ｐ０〜Ｐ２を
出力する。この処理回路は最下位トラックに対応してお
り同期化を行なう必要がないので、変調処理部は含まれ
ていない。

【００２５】トラックＴ１に対応して第２段目の処理回
路が設けられている。この処理回路は基本的に第１段目
の処理回路と同一であり、対応する部分には対応する参
照番号を付して理解を容易にしている。異なる点は波形
形成部１０と比較演算部２０との間に変調処理部４０が
介在している事である。第１段目の処理回路に含まれる
比較器から転送された周期信号（ａ）に同期して４個の
山形信号の変調処理を行ない対応する変調山形信号を形
成する。これを比較演算処理及び論理演算処理し、３個
のビット信号Ｐ３〜Ｐ５を得ている。かかる構成により
第１トラックＴ０側のビット信号Ｐ０〜Ｐ２と第２トラ
ックＴ１側のビット信号Ｐ３〜Ｐ５との同期化を図って
いる。

【００２６】トラックＴ２及びＴ３に対応して第３段目
の処理回路が設けられている。この処理回路は基本的に
図３に示した第２実施例と同一の構成を有しており、変
調処理部４、比較演算部２、論理演算部３を備えてい
る。異なる点は波形形成部１であり、第１段目及び第２
段目の処理回路に含まれる波形形成部１０と同様に、台
形の検出信号Ａ７，Ａ８を処理して一次の山形信号を４
個形成している。さらにこれら４個の山形信号を処理し
て２次の台形信号を２個形成している。但し、本実施例
では検出信号Ａ７を反転して逆相信号を形成する反転器
ＩＮＶを備えており、検出信号Ａ７，Ａ８及び逆相信号
を用いて一次の山形信号４個を形成している。Ｔ２及び
Ｔ３は最上位トラックなので、受光素子Ａ７，Ａ８をＡ
１〜Ａ６と同様にすると、明暗スリット周期の１／８に
相当する長さの受光領域が必要になり長大化する。この
為、図５に示した様にスリットパタンを漸進形状とする
事により、台形の検出信号を得ている。この時、波形の
エッジの部分が受光領域の長さの範囲内で丸くなるが、
変調処理部４によって形成される変調山形波及び変調台
形波の段差にかからない範囲であれば問題ない。

【００２７】参考の為図８のタイミングチャートに従っ
て、図７に示した第１段目の処理回路の動作を簡潔に説
明する。図示する様に台形の検出信号Ａ１〜Ａ３を互い
に減算処理する事により位相が９０°ずつシフトした４
個の山形信号Ａ１−Ａ２，Ａ２−Ａ３，Ａ２−Ａ１，Ａ
３−Ａ２が得られる。次に比較演算部２０に含まれる第
１のＣＭＰによりＡ１−Ａ２とＡ３−Ａ２を互いに比較
処理し第１の矩形信号を得ている。又第２のＣＭＰに
よりＡ１−Ａ２とＡ２−Ａ１を互いに比較処理し２番目
の矩形信号を得ている。以下同様にして３番目の矩形
信号及び４番目の矩形信号が得られる。これら４個
の矩形信号は互いに位相が９０°ずつシフトしている。
矩形信号及びをＸＯＲで処理すると第１の中間信号
が得られる。又矩形信号及びを他のＸＯＲで処理
すると第２の中間信号が得られる。ＮＯＲで一対の中
間信号及びを処理すると第１ビット信号Ｐ０が得ら
れる。又矩形信号とを別のＸＯＲで処理すると２番
目のビット信号Ｐ１が得られる。さらに矩形信号をＮ
ＯＴで処理すると第３番目のビット信号Ｐ２が得られ
る。

【００２８】次に図９のタイミングチャートを参照し
て、図７に示した２段目の処理回路の動作を簡潔に説明
する。第１段目の処理回路から転送された周期信号
（ａ）は矩形パルスである。台形の検出信号Ａ４，Ａ
５，Ａ６を互いに減算処理する事により、４個の山形信
号Ａ４−Ａ５，Ａ５−Ａ６，Ａ５−Ａ４，Ａ６−Ａ５が
得られる。又比較演算部２０のＣＭＰから帰還した４番
目の矩形信号（ｋ）と周期信号（ａ）を変調処理部４０
内のＸＯＲで処理すると第１番目の同期化信号（ｂ）が
得られる。同様に２番目のＣＭＰから帰還した２番目の
矩形信号（ｉ）と周期信号（ａ）をＸＯＲで処理すると
２番目の同期化信号（ｃ）が得られる。これら同期化信
号（ｂ），（ｃ）を所定の割合（Ｋ）で４個の山形信号
に加算すると、各々対応した変調山形信号（ｄ），
（ｅ），（ｆ），（ｇ）が得られる。これら４個の変調
山形信号を比較演算部２０で処理する事により位相が順
次シフトした４個の矩形信号（ｈ），（ｉ），（ｊ），
（ｋ）が得られる。これら４個の矩形信号を論理演算部
３０で処理すると３個のビット信号Ｐ３〜Ｐ５が得られ
る。

【００２９】図１０は漸進パタンの他の例を示してい
る。この例では明部と暗部を二分する境界線がトラック
方向に対して斜行する２本の線により構成されている点
に特徴がある。

【００３０】図１１は漸進パタンの別の例を示す模式図
である。この例では、漸進パタンはトラック方向に沿っ
て細分化された暗部及び明部が交互に配列されており、
暗部と明部の比率が段階的に変化している。かかる漸進
パタンは透過型スリットの他に反射型スリットに対して
も適用可能である。

【００３１】図１２は漸進パタンのさらに別の例を表わ
している。本例では、漸進パタンはトラック方向に沿っ
て暗から明にかけて濃度が連続的に変化している事を特
徴とする。

【００３２】図１０〜図１２に示した漸進パタンは何れ
も直線トラックに形成されたものである。これに対して
図１３は、明部と暗部を二分する境界線が、円形トラッ
クに形成された渦巻線である事を特徴にしている。この
渦巻線の部分が受光領域を通過する際、出力される検出
信号の波形が移動量に対してリニアになる為には、以下
の数式２に示す関係を満足する必要がある。但し、Ｒは
半径を表わし、ａは定数であり、θは渦巻線の開始点を
基準にした回転角である。

【数２】 以下、図１３を参照してその証明を行なう。図１３よ
り、φからφ＋Δφに挟まれる斜線部の面積ΔＳは、以
下の数式３により与えられる。

【数３】 受光領域の拡幅寸法をαとすると、受光領域への透過光
の面積Ｓは上記数式３を積分して得られる。その結果を
以下の数式４に示す。

【数４】 従って上記数式４より、Ｓはφに比例する為波形はリニ
アになる。

【００３３】

【発明の効果】以上説明した様に、本発明によれば、検
出信号を用いて等周期で且つ位相が所定のシフト量だけ
順次シフトした複数の一次波形信号を形成しさらに該一
次波形信号から前記シフト量の半分だけ位相がシフトし
且つ該一次波形信号とは異なる波形を有する複数の二次
波形信号を合成している。これら一次及び二次波形信号
を互いに比較処理して位相のずれた複数の矩形信号を生
成する。これら矩形信号を互いに論理処理して１本のト
ラックから少なくとも４個のビット信号を出力する事が
可能になり、アブソリュートエンコーダの小型化及び低
コスト化に寄与できるという効果が得られる。又、下位
トラック側から転送された周期信号に同期して一次及び
二次の波形信号を変調し、下位ビット信号と上位ビット
信号の同期化を図る事が可能になり、読み取りエラーを
防止できるという効果が得られる。

【図面の簡単な説明】

【図１】本発明にかかるアブソリュートエンコーダの第
１実施例を示すスリットパタン図、検出信号波形図、回
路構成図である。

【図２】図１に示した第１実施例にかかるアブソリュー
トエンコーダの動作説明に供する波形図である。

【図３】本発明にかかるアブソリュートエンコーダの第
２実施例を示す回路ブロック図である。

【図４】図３に示した第２実施例の動作説明に供する波
形図である。

【図５】本発明にかかるアブソリュートエンコーダの具
体的な構成例を示すトラック配列図である。

【図６】図５に示した具体例の動作説明に供する波形図
である。

【図７】図５に示した具体例に組み込まれる処理回路構
成を示すブロック図である。

【図８】図７に示した具体例の動作説明に供する波形図
である。

【図９】同じく図７に示した具体例の動作説明に供する
波形図である。

【図１０】トラックに形成される明暗スリットパタンの
一例を示す模式図である。

【図１１】同じく他のスリットパタンを示す模式図であ
る。

【図１２】同じく別のスリットパタンを示す模式図であ
る。

【図１３】同じくさらに別のスリットパタンを示す模式
図である。

【図１４】従来のアブソリュートエンコーダを示す斜視
図である。

【図１５】純２進コードに従ったスリットパタン図であ
る。

【図１６】グレイコードに従ったスリットパタン図であ
る。

【図１７】２進化４進数コードに従ったスリットパタン
図である。

【図１８】２進化４進数コードに従ったスリットパタン
に適用される受光領域配置を示す模式図である。

【符号の説明】

１ 波形形成部 ２ 比較演算部 ３ 論理演算部 ４ 変調処理部

フロントページの続き (56)参考文献 特開 昭58−26217（ＪＰ，Ａ) 特開 昭62−278408（ＪＰ，Ａ) 特開 昭61−23914（ＪＰ，Ａ) 特開 昭52−108155（ＪＰ，Ａ) 特開 昭59−136614（ＪＰ，Ａ) 特開 昭63−168504（ＪＰ，Ａ) 実開 平１−67519（ＪＰ，Ｕ) 実開 昭54−92751（ＪＰ，Ｕ) 国際公開93／021499（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01D 5/00 - 5/62 G01B 7/00 - 7/34 G01P 1/00 - 3/80

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】 明暗スリットパタンを有するトラックを
   並列して設けた移動体と、該明暗スリットパタンを介し
   て照明光を受光しトラック毎に検出信号を出力する受光
   素子と、該検出信号を処理してビット信号を生成し移動
   体の位置を読み取る処理回路とからなるアブソリュート
   エンコーダにおいて、 前記処理回路は、該検出信号を用いて等周期で且つ位相
   が所定のシフト量だけ順次シフトした複数の一次波形信
   号を形成しさらに該一次波形信号から前記シフト量の半
   分だけ位相がシフトし且つ該一次波形信号とは異なる波
   形を有する複数の二次波形信号を合成する波形形成部
   と、該複数の一次及び二次波形信号を互いに比較処理し
   て位相のずれた複数の矩形信号を生成する比較演算部
   と、該複数の矩形信号を互いに論理処理して１本のトラ
   ックから少なくとも４個のビット信号を出力する論理演
   算部とを有し、 さらに前記処理回路は、該波形形成部と該比較演算部と
   の間に変調処理部を含んでおり、下位トラックに対応し
   た他の処理回路から転送された周期信号に同期して該複
   数の一次及び二次波形信号を変調し、下位ビット信号と
   上位ビット信号の同期化を図り、 前記変調処理部は、該比較演算部から帰還した矩形信号
   と該周期信号とを互いに論理処理して同期化信号を形成
   する論理手段と、該同期化信号と各一次及び二次波形信
   号を所定の割合で加算処理し変調された一次及び二次波
   形信号を形成する加算手段とを有する 事を特徴とするア
   ブソリュートエンコーダ
2. 【請求項２】 前記波形形成部は、山形の一次波形信号
   を形成しさらにその加減算処理により台形の二次波形信
   号を合成する事を特徴とする請求項１記載のアブソリュ
   ートエンコーダ。
3. 【請求項３】 前記波形形成部は、９０°の位相差を有
   する台形の検出信号を互いに加減算処理して山形の一次
   波形信号を形成する加減算手段を有する事を特徴とする
   請求項２記載のアブソリュートエンコーダ。
4. 【請求項４】 前記波形形成部は、検出信号を反転して
   逆相信号を形成する反転手段を備えており検出信号及び
   逆相信号を用いて該複数の一次波形信号を生成する事を
   特徴とする請求項１記載のアブソリュートエンコーダ。
5. 【請求項５】 前記明暗スリットパタンは、トラック方
   向に沿って透過率が暗から明にかけて漸進的に変化する
   漸進パタンを有しており、一次波形信号のスロープ形成
   を可能にする事を特徴とする請求項１記載のアブソリュ
   ートエンコーダ。
6. 【請求項６】 前記漸進パタンは、トラック方向に沿っ
   て細分化された暗部及び明部が交互に配列されており暗
   部と明部の比率が段階的に変化している事を特徴とする
   請求項５記載のアブソリュートエンコーダ。
7. 【請求項７】 前記漸進パタンは、トラック方向に沿っ
   て暗から明にかけて濃度が連続的に変化している事を特
   徴とする請求項５記載のアブソリュートエンコーダ。
8. 【請求項８】 前記漸進パタンは、暗部と明部を二分す
   る境界線がトラック方向に対して斜行している事を特徴
   とする請求項５記載のアブソリュートエンコーダ。
9. 【請求項９】 前記境界線は、直線トラックに形成され
   た傾斜直線である事を特徴とする請求項８記載のアブソ
   リュートエンコーダ。
10. 【請求項１０】 前記境界線は、円形トラックに形成さ
    れた渦巻線である事を特徴とする請求項８記載のアブソ
    リュートエンコーダ。
11. 【請求項１１】 前記渦巻線は、以下の数式により表わ
    される事を特徴とする請求項１０記載のアブソリュート
    エンコーダ。 【数１】