JPS6129176B2 - - Google Patents
Info
- Publication number
- JPS6129176B2 JPS6129176B2 JP52116913A JP11691377A JPS6129176B2 JP S6129176 B2 JPS6129176 B2 JP S6129176B2 JP 52116913 A JP52116913 A JP 52116913A JP 11691377 A JP11691377 A JP 11691377A JP S6129176 B2 JPS6129176 B2 JP S6129176B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- encoder
- lsb
- gray
- gray code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
本発明はエンコーダ装置に係り、特にグレイ符
号を用いるエンコーダ装置に関する。 従来のエンコーダ装置においては、純２進符
号、２進化10進符号、３余り符号、グレイ符号な
どが用いられている。ここで、純２進符号とグレ
イ符号を第１表に示す。第１表には４ビツトの例
として十進数Ａに対応する純２進符号Ｂとグレイ
符号Ｃが示される。純２進符号Ｂはエンコーダが
有する符号群の中の隣接符号の切替えにおいて、
２個以上の桁が同時に変り得る場合がある。例え
ば、十進数の“１”から“２”へ切替る場合に、
純２進符号Ｂにおいては、最小２進桁（LSB）が
号を用いるエンコーダ装置に関する。 従来のエンコーダ装置においては、純２進符
号、２進化10進符号、３余り符号、グレイ符号な
どが用いられている。ここで、純２進符号とグレ
イ符号を第１表に示す。第１表には４ビツトの例
として十進数Ａに対応する純２進符号Ｂとグレイ
符号Ｃが示される。純２進符号Ｂはエンコーダが
有する符号群の中の隣接符号の切替えにおいて、
２個以上の桁が同時に変り得る場合がある。例え
ば、十進数の“１”から“２”へ切替る場合に、
純２進符号Ｂにおいては、最小２進桁（LSB）が
【表】
【表】
“１”から“０”に変り、同時にLSBの上位桁が
“０”から“１”に変る。十進数の“７”から
“８”に切替る場合には４ビツトのすべての桁が
変る。そのため、７→８遷移においては誤り符号
を発生する可能性がある。一方、グレイ符号Ｃ
は、隣接符号の切替えにおいて、変る桁は常に１
つであるため、エンコーダを読み取る検出器群に
位置的不整合があつたとしても、誤り符号は発生
しない。 しかしながら、かかるグレイ符号は２のべき乗
である２m個の分割数を有しており、２m個以外の
分割数を得ることができなかつた。実際のエンコ
ーダ装置においては、２m個以下の分割数、例え
ば、回転角をあらわすための360の分割数やメー
トル法に関連して100の分割数などを必要として
いる。 また、グレイ符号エンコーダにおいては、符号
の発生に寄与する検出器は符号の桁数、すなわち
ビツト数に対応する数のもの全てであり、検出位
置の不整合によりエンコーダの精度が低下するこ
とになる。 本発明は、上記の問題点に鑑みてなされたもの
であり、その目的は所望の分割数が得られるエン
コーダ装置を提供するにある。 また、本発明の他の目的は、エンコーダの精度
が向上し、しかも所望の代表値が得られるエンコ
ーダ装置を提供するにある。 本発明は、ｍビツトのグレイ符号から任意の符
号亜群を取り去りエンコーダ穴を形成するもので
ある。 また、本発明は、グレイ符号の最小２進桁が変
化した場合に代表値とするものである。 本発明の一実施例について説明する。第２表
は、５ビツトの32個の分割数を有するグレイ符号
Ｃを28個の分割数を有するグレイ符号Ｃ―４ある
いは20個の分割数を有するグレイ符号Ｃ―１２に
変えた場合の説明であり、十進数Ａの“０”から
“15”に対応するグレイ符号は省略してある。グ
レイ符号Ｃ―４は、グレイ符号Ｃから十進数の
“26”から“29”に対応するグレイ符号の１
“０”から“１”に変る。十進数の“７”から
“８”に切替る場合には４ビツトのすべての桁が
変る。そのため、７→８遷移においては誤り符号
を発生する可能性がある。一方、グレイ符号Ｃ
は、隣接符号の切替えにおいて、変る桁は常に１
つであるため、エンコーダを読み取る検出器群に
位置的不整合があつたとしても、誤り符号は発生
しない。 しかしながら、かかるグレイ符号は２のべき乗
である２m個の分割数を有しており、２m個以外の
分割数を得ることができなかつた。実際のエンコ
ーダ装置においては、２m個以下の分割数、例え
ば、回転角をあらわすための360の分割数やメー
トル法に関連して100の分割数などを必要として
いる。 また、グレイ符号エンコーダにおいては、符号
の発生に寄与する検出器は符号の桁数、すなわち
ビツト数に対応する数のもの全てであり、検出位
置の不整合によりエンコーダの精度が低下するこ
とになる。 本発明は、上記の問題点に鑑みてなされたもの
であり、その目的は所望の分割数が得られるエン
コーダ装置を提供するにある。 また、本発明の他の目的は、エンコーダの精度
が向上し、しかも所望の代表値が得られるエンコ
ーダ装置を提供するにある。 本発明は、ｍビツトのグレイ符号から任意の符
号亜群を取り去りエンコーダ穴を形成するもので
ある。 また、本発明は、グレイ符号の最小２進桁が変
化した場合に代表値とするものである。 本発明の一実施例について説明する。第２表
は、５ビツトの32個の分割数を有するグレイ符号
Ｃを28個の分割数を有するグレイ符号Ｃ―４ある
いは20個の分割数を有するグレイ符号Ｃ―１２に
変えた場合の説明であり、十進数Ａの“０”から
“15”に対応するグレイ符号は省略してある。グ
レイ符号Ｃ―４は、グレイ符号Ｃから十進数の
“26”から“29”に対応するグレイ符号の１
【表】
つの符号亜群を取り去つたものである。グレイ符
号Ｃ―４においても、グレイ符号の変化律が守ら
れていることは明らかである。さらに、グレイ符
号Ｃ―１２は、グレイ符号Ｃから十進数の“18”
から“29”に対応するグレイ符号の３つの符号亜
群を取り去つたものである。グレイ符号Ｃ―１２
においても、グレイ符号の変化律は守られてい
る。ここで符号亜群とは、２m個の連続的グレイ
符号のうち、最初の２個および最後の２個を除い
たものにより構成されるグレイ符号の中で、順次
４個のグレイ符号をそれぞれ符号亜群と呼ぶ。例
えば、５ビツトのグレイ符号の場合に、十進数の
２〜５，６〜９，10〜13，14〜17，18〜21，22〜
25，26〜29に対応するグレイ符号がそれぞれの符
号亜群を構成する。なお、５ビツトのグレイ符号
の際に、連続する４個の符号亜群例えば、十進数
の14〜29に対応する符号亜群を取り去ると、グレ
イ符号の変化律が守られないことになる。符号亜
群は４個以上連続したものでない限り、５ビツト
のグレイ符号で６個の符号亜群を取り去ることは
可能であるが、この場合には、分割数が８個とな
り、実質的に３ビツトのグレイ符号で実現できる
値となる。しかるに、もとのｍビツトの、すなわ
ち、分割数が２m個のグレイ符号に対して、符号
亜群を取り去つた後のグレイ符号の分割数は２m-
１個より大きいことが望ましい。そのためには、
グレイ符号の分割数を２m−4kとすればよい。こ
こで、ｍはグレイ符号のビツト数であり、ｍ４
である。ｋは取り去る符号亜群の数であり、１
ｋ２m-3−１である。第３表に分割数の一例を
示す。第３表に示すように、それぞれのｍの値に
対して、60，100，200，360，1000など所望の分
割数を得ることができる。 本発明の一実施例によれば、エンコーダの所望
の分割数を得ることができる。 本発明の他の実施例について第２図を用いて説
明する。ここで、第１図を用いて、エンコーダの
エンコーダ穴の移動に対する検知器の出力につい
て説明する。
号Ｃ―４においても、グレイ符号の変化律が守ら
れていることは明らかである。さらに、グレイ符
号Ｃ―１２は、グレイ符号Ｃから十進数の“18”
から“29”に対応するグレイ符号の３つの符号亜
群を取り去つたものである。グレイ符号Ｃ―１２
においても、グレイ符号の変化律は守られてい
る。ここで符号亜群とは、２m個の連続的グレイ
符号のうち、最初の２個および最後の２個を除い
たものにより構成されるグレイ符号の中で、順次
４個のグレイ符号をそれぞれ符号亜群と呼ぶ。例
えば、５ビツトのグレイ符号の場合に、十進数の
２〜５，６〜９，10〜13，14〜17，18〜21，22〜
25，26〜29に対応するグレイ符号がそれぞれの符
号亜群を構成する。なお、５ビツトのグレイ符号
の際に、連続する４個の符号亜群例えば、十進数
の14〜29に対応する符号亜群を取り去ると、グレ
イ符号の変化律が守られないことになる。符号亜
群は４個以上連続したものでない限り、５ビツト
のグレイ符号で６個の符号亜群を取り去ることは
可能であるが、この場合には、分割数が８個とな
り、実質的に３ビツトのグレイ符号で実現できる
値となる。しかるに、もとのｍビツトの、すなわ
ち、分割数が２m個のグレイ符号に対して、符号
亜群を取り去つた後のグレイ符号の分割数は２m-
１個より大きいことが望ましい。そのためには、
グレイ符号の分割数を２m−4kとすればよい。こ
こで、ｍはグレイ符号のビツト数であり、ｍ４
である。ｋは取り去る符号亜群の数であり、１
ｋ２m-3−１である。第３表に分割数の一例を
示す。第３表に示すように、それぞれのｍの値に
対して、60，100，200，360，1000など所望の分
割数を得ることができる。 本発明の一実施例によれば、エンコーダの所望
の分割数を得ることができる。 本発明の他の実施例について第２図を用いて説
明する。ここで、第１図を用いて、エンコーダの
エンコーダ穴の移動に対する検知器の出力につい
て説明する。
【表】
エンコーダ板に設けられたエンコーダ穴４０に
対し検知器４５が走査方向４９に沿つて相対的に
移動した場合、検知器４５からの出力は検知信号
５１の如くなる。波形が台形状となるのは、検知
器の有感部分（光電検知器の場合は受光面）が有
限の面積を有しているため、遷移部分でその有効
面積が変わるからである。一般にデイジタル処理
には矩形波に整形された整形波板５２が用いられ
るが、波形整形を行なうためにはヒステリシスを
有する非線形回路において、高レベルしきい値Ｔ
Hと、低レベルしきい値ＴLを設定しておき、検知
信号５１が前者を上に超える点で立上り、後者を
下に超える点で立下がる。エンコーダ穴４０の縁
に対応する中心値Ｄと、しきい値ＴH，ＴLのレベ
ル差が等しくなければ、第１図ｂの整形波形５２
におけるずれδH，δLの如く違うことになる。第
２図において、ｍ個の検知器６１，６２…６ｍか
らの各ビツトのグレイ符号の信号は、波形整形回
路７１，７２…７ｍにより矩形波に整形される。
波形整形されたグレイ符号は符号変換回路８０に
て純２進符号に変換される。符号変換された純２
進符号のうち、LSBとLSBの上位桁の信号は一致
回路８５に入力され代表値を検出し、一致回路８
５からの出力信号により、純２進符号がレジスタ
９０に書き込まれる。ここで、エンコーダの代表
値はLSBの変化のみが読み取ることになる。すな
わち、グレイ符号においては、LSBの変化は２分
割毎に生じ、“０”から“１”の変化および
“１”から“０”への変化は４分割毎に生じる。
さらに、表１を用いて詳述するならば、グレイ符
号Ｃの中で、“０”から“１”にLSBが変化する
のは、十進数Ａにおいて、“０”から“１”に変
化する場合（“０→１”と略記する）、“４→５”，
“８→９”，“12→13”の４回である。同様に
“１”から“０”にLSBが変化するのは、“２→
３”，“６→７”，“10→11”，“14→15”の４回であ
る。したがつて、グレイ符号のなかでLSBが
“０”から“１”あるいは“１”から“０”に変
化する場合を代表値とすれば、グレイ符号の分割
数が４分の１になる。ここで、LSBの変化は、純
２進符号によつて判断できる。すなわち、“０”
から“１”にLSBが変化した場合、純２進符号の
LSBは“１”であり、LSBの上位桁は“０”であ
る。また、“１”から“０”にLSBが変化した場
合には、純２進符号のLSBは“１”であり、LSB
の上位桁も“１”である。従つて、一致回路８５
において、LSBが“１”で、LSBの上位桁が
“０”である場合に信号を発するようにすれば、
グレイ符号のLSBの“０”から“１”への変化を
検知できる。一致回路の一具体例をあげるなら
ば、LSBの立位桁の信号を反転するインバータ
と、LSBの信号およびインバータにより反転され
LSBの上位桁の信号の論理積を得るアンドゲート
により構成される。同様にして、グレイ符号の
LSBの“１”から“０”への変化を検知する一致
回路の一具体例は、LSBの信号とLSBの上位桁の
信号の論理積を得るアンドゲートにより構成され
る。第３図は符号変換回路８０の一例であり、グ
レイ符号２０の各信号G0，G1，G2，G3は排他的
オアゲート１０に入力することにより、純２進符
号３０の各出力B0，B1，B2，B3に変換される。
なお、ここで、符号変換回路８０、一致回路８
５、レジスタ９０は演算記憶装置によつても可能
である。 本発明の他の実施例によれば、全体の分割数の
４分の１だけを代表値とし、その代表値を発生せ
しめるのに寄与する検知器群のうち変化を検出す
るのはLSB用の検知器だけであるため、検知器群
の位置整合がなされていなくてもLSB用検知器を
基準とした読み取りが可能となりエンコーダの精
度が向上する。しかも、低レベルしきい値ＴLあ
るいは高レベルしきい値ＴHの一方のみを用いる
ため、中心値Ｄに対するしきい値とのレベル差が
悪くなくとも、精度良い読み取りが可能となる。 本発明の変形例について説明する。この変形例
では、分割数の２分の１を代表値とするものであ
り、グレイ符号のLSBが“０”から“１”に変化
する場合と“１”から“０”に変化する場合を代
表値とするものである。上記のようにグレイ符号
のLSBが変わる場合には純２進符号のLSBは
“１”である。従つて、構成上第２図と異るのは
一致回路８５を取り除いた上で、純２進符号の
LSBの信号によりレジスタ９０への書き込みを行
えばよい。なお、２分の１の代表値を得る際に
は、中心値Ｄに対する低レベルしきい値ＴLと高
レベルしきい値ＴHとのレベル差を等しくする必
要がある。 本発明の変形例によれば、代表値を発生せしめ
るのに寄与する検知器群のうち、変化を検出する
のはLSB用検知器だけであるため、エンコーダの
精度が向上する。 本発明によれば、エンコーダ装置において所望
の分割数を得ることができる。
対し検知器４５が走査方向４９に沿つて相対的に
移動した場合、検知器４５からの出力は検知信号
５１の如くなる。波形が台形状となるのは、検知
器の有感部分（光電検知器の場合は受光面）が有
限の面積を有しているため、遷移部分でその有効
面積が変わるからである。一般にデイジタル処理
には矩形波に整形された整形波板５２が用いられ
るが、波形整形を行なうためにはヒステリシスを
有する非線形回路において、高レベルしきい値Ｔ
Hと、低レベルしきい値ＴLを設定しておき、検知
信号５１が前者を上に超える点で立上り、後者を
下に超える点で立下がる。エンコーダ穴４０の縁
に対応する中心値Ｄと、しきい値ＴH，ＴLのレベ
ル差が等しくなければ、第１図ｂの整形波形５２
におけるずれδH，δLの如く違うことになる。第
２図において、ｍ個の検知器６１，６２…６ｍか
らの各ビツトのグレイ符号の信号は、波形整形回
路７１，７２…７ｍにより矩形波に整形される。
波形整形されたグレイ符号は符号変換回路８０に
て純２進符号に変換される。符号変換された純２
進符号のうち、LSBとLSBの上位桁の信号は一致
回路８５に入力され代表値を検出し、一致回路８
５からの出力信号により、純２進符号がレジスタ
９０に書き込まれる。ここで、エンコーダの代表
値はLSBの変化のみが読み取ることになる。すな
わち、グレイ符号においては、LSBの変化は２分
割毎に生じ、“０”から“１”の変化および
“１”から“０”への変化は４分割毎に生じる。
さらに、表１を用いて詳述するならば、グレイ符
号Ｃの中で、“０”から“１”にLSBが変化する
のは、十進数Ａにおいて、“０”から“１”に変
化する場合（“０→１”と略記する）、“４→５”，
“８→９”，“12→13”の４回である。同様に
“１”から“０”にLSBが変化するのは、“２→
３”，“６→７”，“10→11”，“14→15”の４回であ
る。したがつて、グレイ符号のなかでLSBが
“０”から“１”あるいは“１”から“０”に変
化する場合を代表値とすれば、グレイ符号の分割
数が４分の１になる。ここで、LSBの変化は、純
２進符号によつて判断できる。すなわち、“０”
から“１”にLSBが変化した場合、純２進符号の
LSBは“１”であり、LSBの上位桁は“０”であ
る。また、“１”から“０”にLSBが変化した場
合には、純２進符号のLSBは“１”であり、LSB
の上位桁も“１”である。従つて、一致回路８５
において、LSBが“１”で、LSBの上位桁が
“０”である場合に信号を発するようにすれば、
グレイ符号のLSBの“０”から“１”への変化を
検知できる。一致回路の一具体例をあげるなら
ば、LSBの立位桁の信号を反転するインバータ
と、LSBの信号およびインバータにより反転され
LSBの上位桁の信号の論理積を得るアンドゲート
により構成される。同様にして、グレイ符号の
LSBの“１”から“０”への変化を検知する一致
回路の一具体例は、LSBの信号とLSBの上位桁の
信号の論理積を得るアンドゲートにより構成され
る。第３図は符号変換回路８０の一例であり、グ
レイ符号２０の各信号G0，G1，G2，G3は排他的
オアゲート１０に入力することにより、純２進符
号３０の各出力B0，B1，B2，B3に変換される。
なお、ここで、符号変換回路８０、一致回路８
５、レジスタ９０は演算記憶装置によつても可能
である。 本発明の他の実施例によれば、全体の分割数の
４分の１だけを代表値とし、その代表値を発生せ
しめるのに寄与する検知器群のうち変化を検出す
るのはLSB用の検知器だけであるため、検知器群
の位置整合がなされていなくてもLSB用検知器を
基準とした読み取りが可能となりエンコーダの精
度が向上する。しかも、低レベルしきい値ＴLあ
るいは高レベルしきい値ＴHの一方のみを用いる
ため、中心値Ｄに対するしきい値とのレベル差が
悪くなくとも、精度良い読み取りが可能となる。 本発明の変形例について説明する。この変形例
では、分割数の２分の１を代表値とするものであ
り、グレイ符号のLSBが“０”から“１”に変化
する場合と“１”から“０”に変化する場合を代
表値とするものである。上記のようにグレイ符号
のLSBが変わる場合には純２進符号のLSBは
“１”である。従つて、構成上第２図と異るのは
一致回路８５を取り除いた上で、純２進符号の
LSBの信号によりレジスタ９０への書き込みを行
えばよい。なお、２分の１の代表値を得る際に
は、中心値Ｄに対する低レベルしきい値ＴLと高
レベルしきい値ＴHとのレベル差を等しくする必
要がある。 本発明の変形例によれば、代表値を発生せしめ
るのに寄与する検知器群のうち、変化を検出する
のはLSB用検知器だけであるため、エンコーダの
精度が向上する。 本発明によれば、エンコーダ装置において所望
の分割数を得ることができる。
第１図はエンコーダ穴と検出器からの信号の説
明図であり、第２図は本発明の他の実施例のブロ
ツク図であり、第３図は符号変換回路の一具体例
図である。 ４０…エンコーダ穴、４５，６１，６２，６ｍ
…検出器、８０…符号変換回路、８５…代表値検
出回路、９０…レジスタ。
明図であり、第２図は本発明の他の実施例のブロ
ツク図であり、第３図は符号変換回路の一具体例
図である。 ４０…エンコーダ穴、４５，６１，６２，６ｍ
…検出器、８０…符号変換回路、８５…代表値検
出回路、９０…レジスタ。
Claims (1)
- 【特許請求の範囲】 １ グレイ符号を発生するためのエンコーダ穴を
有するエンコーダと、上記エンコーダ穴に対向し
て配置された検出器と、上記検出器からのグレイ
符号を純２進符号に変換する符号変換回路と、上
記変換された純２進符号を書き込むレジスタと、
を有するエンコーダ装置において、上記エンコー
ダ穴はｍビツトのグレイ符号に対して（２m―
4k）個の分割数（ここで、ｍはｍ４なる整数
値であり、ｋは１ｋ２m-3−１なる符号亜群
の数を示す整数値である）を備えたことを特徴と
するエンコーダ装置。 ２ グレイ符号を発生するためのエンコーダ穴を
有するエンコーダと、上記エンコーダ穴に対向し
て配置された検出器と、上記検出器からのグレイ
符号を純２進符号に変換する符号変換回路と、上
記変換された純２進符号を書き込むレジスタと、
を有するエンコーダ装置において、上記エンコー
ダ穴はｍビツトのグレイ符号に対して（２m−
4k）個の分割数（ここで、ｍはｍ４なる整数
値であり、ｋは１ｋ２m-3−１なる符号亜群
の数を示す整数値である）を備え、上記グレイ符
号の最小２進桁が変化した場合に上記純２進符号
の上記レジスタへの出き込みを行う手段とを備え
たことを特徴とするエンコーダ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11691377A JPS5451436A (en) | 1977-09-30 | 1977-09-30 | Encoder unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11691377A JPS5451436A (en) | 1977-09-30 | 1977-09-30 | Encoder unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5451436A JPS5451436A (en) | 1979-04-23 |
| JPS6129176B2 true JPS6129176B2 (ja) | 1986-07-04 |
Family
ID=14698746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11691377A Granted JPS5451436A (en) | 1977-09-30 | 1977-09-30 | Encoder unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5451436A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6138291Y2 (ja) * | 1980-05-12 | 1986-11-05 | ||
| JPS5854797U (ja) * | 1981-10-05 | 1983-04-14 | オムロン株式会社 | ロ−タリエンコ−ダ |
| JPS59148997A (ja) * | 1983-02-14 | 1984-08-25 | 石川島播磨重工業株式会社 | 回転式位置検出装置 |
| US6314154B1 (en) * | 1999-11-04 | 2001-11-06 | Vlsi Technology, Inc | Non-power-of-two Gray-code counter and binary incrementer therefor |
-
1977
- 1977-09-30 JP JP11691377A patent/JPS5451436A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5451436A (en) | 1979-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0070175B1 (en) | Analog-to-digital converters | |
| JP3179493B2 (ja) | アブソリュートエンコーダ | |
| US4591825A (en) | Analog-to-digital-converter and related encoding technique | |
| US4315252A (en) | Apparatus for detecting the relative position of two movable bodies | |
| US4520347A (en) | Code conversion circuit | |
| KR950010385B1 (ko) | 절대치 인코더 | |
| CA1231397A (en) | Waveform shaping apparatus | |
| US2966671A (en) | Data transformation systems | |
| JPS6129176B2 (ja) | ||
| JPH0233221A (ja) | コード変換装置と復号装置 | |
| US5485468A (en) | Data output encoder having resetting mechanism | |
| US4383317A (en) | Shaft angle encoder having a circuit for synthesizing a skipped track output signal | |
| JPWO2004086628A1 (ja) | エンコーダ回路及びａ／ｄ変換回路 | |
| US3614774A (en) | Analog-to-digital shaft encoder with antiambiguity binary digital code output | |
| JP3171485B2 (ja) | 高分解能アブソリュート信号の作成方法 | |
| US3913094A (en) | Count sequence test set for a disc type digital encoder | |
| KR20080062056A (ko) | 이진 코드를 그레이 코드로 변환하는 장치 | |
| JPS6057774B2 (ja) | 論理演算型ディジタル圧伸器 | |
| JPS62220811A (ja) | アブソリユ−トエンコ−ダ | |
| JP3047946B2 (ja) | 正弦波余弦波信号の角度位置信号生成装置 | |
| US3564540A (en) | Electrical digital scale | |
| JPH0257846B2 (ja) | ||
| SU809286A1 (ru) | Преобразователь перемещени вКОд | |
| JPS6117014A (ja) | アブソリユ−トエンコ−ダ | |
| JPH0483117A (ja) | ハイブリッドエンコーダ |