JP3477058B2 - 発光装置の製造方法 - Google Patents

発光装置の製造方法

Info

Publication number
JP3477058B2
JP3477058B2 JP33866297A JP33866297A JP3477058B2 JP 3477058 B2 JP3477058 B2 JP 3477058B2 JP 33866297 A JP33866297 A JP 33866297A JP 33866297 A JP33866297 A JP 33866297A JP 3477058 B2 JP3477058 B2 JP 3477058B2
Authority
JP
Japan
Prior art keywords
lead frame
led chip
light emitting
manufacturing
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33866297A
Other languages
English (en)
Other versions
JPH11177148A (ja
Inventor
治 北川
哲也 藤谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP33866297A priority Critical patent/JP3477058B2/ja
Publication of JPH11177148A publication Critical patent/JPH11177148A/ja
Application granted granted Critical
Publication of JP3477058B2 publication Critical patent/JP3477058B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、発光装置であるL
EDチップの製造方法に関し、主に電気電子機器等のイ
ンジケータに使用される。
【0002】
【従来の技術】図12は、発光装置であるLEDランプ
の従来の製造方法を示している。
【0003】従来の発光装置の製造方法では、各リード
フレーム81,84・・・を交互に一例に配置した構造
のリードフレーム枠体80を使用する。すなわち、リー
ドフレーム枠体80の各リードフレーム81,81・・
・上に、LEDチップ82,82・・・をAgペースト
にて接着固定し、各LEDチップ82,82・・・の上
面側の各電極82a,82a・・・と、隣接する各リー
ドフレーム84,84・・・とを、Auワイヤ83,8
3・・・にて接続(ワイヤボンディング)していた。
【0004】
【発明が解決しようとする課題】しかしながら、上記し
た従来の発光装置の製造方法は、以下に示す種々の問題
を有していた。
【0005】リードフレーム枠体80は、各リードフレ
ーム81,84・・・を一例に配列した構造となってい
るため、フレーム枠体80全体の面積が大きくなって材
料費が多くかかる。製品間の距離が遠くなるため、各L
EDチップ82,82・・・を各リードフレーム81,
81・・・上に配置するときの移動距離、及びAuワイ
ヤ83をボンディングするときの移動距離が長くなっ
て、時間的ロスが大きい。Agペーストの硬化時間が必
要であるため、製造時間が大幅にかかるとともに、高価
なAuワイヤ83,83・・・を使用するため、材料費
が高くつく。Auワイヤ83は数十ミクロンの細線であ
るため、樹脂などの応力によりAuワイヤ83が断線す
る可能性がある。Agペーストによるリーク不良が発生
する可能性がある。
【0006】本発明はこのような問題点を解決すべく創
案されたもので、その目的は、製品としての信頼性及び
製造効率の向上を図るとともに、材料費の大幅な削減を
図った発光装置の製造方法を提供することにある。
【0007】
【0008】
【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項記載の発光装置の製造方法は、略
C型に形成されたリードフレームを複数個並列に配置す
るとともに仮固定して一体に形成し、このリードフレー
ム群の先端部間に、棒状に連接された複数個のLEDチ
ップ群を配置し、前記リードフレーム群の先端部と前記
LEDチップ群の各電極面との接触部分を電解メッキに
よって接合した後、仮固定されたリードフレーム間及び
棒状に連接されたLEDチップ間をそれぞれ分割するも
のである。
【0009】 また、本発明の請求項記載の発光装置
の製造方法は、請求項1記載のものにおいて、前記接合
方法を、前記リードフレームの先端部と前記LEDチッ
プの各電極面との間に異方性導電ペースト又は異方性導
電シートを介挿し、前記リードフレームの両先端部に熱
を加えながら前記LEDチップを挟み込む方向に圧着す
る方法、又は前記リードフレームの先端部と前記LED
チップの各電極面との間にAuボールを介挿し、前記リ
ードフレームの両先端部を、前記LEDチップを挟み込
む方向に圧着する方法としたものである。
【0010】 また、本発明の請求項記載の発光装置
の製造方法は、請求項1又は2記載のものにおいて、前
記リードフレームの先端部間の幅が、前記LEDチップ
の両電極面間の厚みより若干狭く形成されたものであ
る。
【0011】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【0012】図1は、本発明の製造方法に用いられるリ
ードフレームの形状を示しており、図2はLEDチップ
の形状を示している。
【0013】リードフレーム1は、略C型形状に形成さ
れている。より具体的には、所定幅の短冊状部材を側面
視長方形状に屈曲形成し、その上端片を所定幅切り欠い
た形状となっている。このようなリードフレーム1を、
複数個(本例では10個)並列に配置し、隣接するリー
ドフレーム1,1同士を接着剤によって仮固定して一体
に形成している。
【0014】また、LEDチップ11は、棒状に複数個
(本例では、リードフレーム1に対応させて10個)連
接した形状となっており、隣接するLEDチップ11,
11間はハーフダイス又はフルダイスされている。ハー
フダイスされている場合には、その後分割しやすいよう
に、LEDチップ11,11間を2/3以上の深さに切
り込んでいる(図2は、ハーフダイスの状態を示してい
る)。また、フルダイスされている場合には、リードフ
レーム1と同様に、隣接するLEDチップ11,11同
士を接着剤によって仮固定して一体に形成している。
【0015】また、リードフレーム1の先端部2,2間
の幅L1は、LEDチップ11の両電極面12,13間
の幅(LEDチップ11の厚み)L2より若干狭く(L
1<L2)なるように形成されている。つまり、図3に
示すように、リードフレーム1の先端部2,2間に、L
EDチップ11の両電極面12,13を挟み込むように
してLEDチップ11を挿入したとき、リードフレーム
1にLEDチップ11を保持する適度な力が働くように
なっている。
【0016】このように、リードフレーム1,1・・・
を並列に配置し、多連のLEDチップ11,11・・・
を使用することにより、図3に示すように、単位距離当
たりの製品数を多くすることができる。また、多連(棒
状)のLEDチップ11,11・・・を使用することに
より、LEDチップ11,11間の距離精度が向上する
ため、このLEDチップ11を製品に接触させる際の位
置精度も向上する。
【0017】次に、上記構成のリードフレーム1及びL
EDチップ11を用いて発光装置を製造する方法につい
て説明する。
【0018】すなわち、複数個並列に配置して一体に形
成されたリードフレーム1,1・・・の先端部2,2間
に、棒状に連接された複数個のLEDチップ11,11
・・・を位置合わせして挿入配置する(図3参照)。こ
のとき、上記した如く各LEDチップ11,11・・・
は各リードフレーム1,1・・・の適度な力で保持され
ている。
【0019】この状態で、図4に示すように、リードフ
レーム1,1・・・の先端部2,2側を下にしてメッキ
槽31に浸し、各リードフレーム1,1・・・の先端部
2,2と各LEDチップ11,11・・・の各電極面1
2,13との接触部分を電解メッキによって接合(接続
補強)する。この場合、同時に各リードフレーム1,1
・・・のメッキを行ってもよい。
【0020】この後、仮固定されたリードフレーム1,
1・・・間及び棒状に連接されたLEDチップ11,1
1・・・間をそれぞれ分割する(図5参照)。分割の方
法は、多連のLEDチップ11,11・・・がハーフダ
イスされているか、フルダイスされているかに関わら
ず、図6に示すように、リードフレーム1に横方向の力
を加えることによって分割できる。
【0021】この後、LEDチップ11及びリードフレ
ーム1の先端部2,2を透明な樹脂21などでモールド
し、リードフレーム1の不要な部分(下半分)を切断し
て発光装置(LEDランプ)の製造を完了する(図7参
照)。
【0022】図8は、接合方法の他の実施形態を示して
いる。この接合方法は、リードフレーム1の先端部2,
2とLEDチップ11の各電極面12,13との間(図
では、一方の電極面12のみ示している)に異方性導電
ペースト(又は異方性導電シート)15を介挿し、リー
ドフレーム1の両先端部2,2に熱を加えながら、LE
Dチップ11を挟み込む方向(図8中に矢符Xにより示
す)に圧着して、リードフレーム1の先端部2,2とL
EDチップ11の各電極面12,13とをそれぞれ接合
するものである。
【0023】図9は、接合方法のさらに他の実施形態を
示している。この接合方法は、リードフレーム1の先端
部2,2とLEDチップ11の各電極面12,13との
間(図では、一方の電極面12のみ示している)にAu
ボール16を介挿し、LEDチップ11を挟み込む方向
(図9中に矢符Yにより示す)に圧着して、リードフレ
ーム1の先端部2,2とLEDチップ11の各電極面1
2,13とをそれぞれ接合するものである。
【0024】図10(a),(b)は、リードフレーム
1の他の形状(特に、先端部2近傍の他の形状)を例示
している。(a)は、LEDチップ11の各電極面1
2,13への接触面積を十分広くとれるように考慮した
ものであり、(b)は、樹脂21からの引き出し方向を
考慮したものである。
【0025】また図11は、本発明の製造方法を2色発
光のLEDランプに適用した例を示している。すなわ
ち、リードフレーム1の形状を一部変更したもので、並
列に配置された2個のLEDチップ11,11の一方の
電極面13,13に接合されるリードフレーム1aを共
通端子とし、他方のリードフレーム1b,1bは分割し
た状態で他方の電極面12,12にそれぞれ接合される
形状となっている。
【0026】なお、上記実施形態では、複数個並列に配
置して仮固定したリードフレーム1,1・・と、棒状に
連接されたLEDチップ11,11・・・とを用いて、
複数個の発光装置を一度に製造するようにしているが、
1個のリードフレーム1と1個のLEDチップ11とを
用いて本発明の製造方法により発光装置を1個ずつ製造
することも勿論可能である。
【0027】
【0028】
【発明の効果】発明の請求項記載の発光装置の製造
方法は、略C型に形成されたリードフレームを複数個並
列に配置するとともに仮固定して一体に形成し、このリ
ードフレーム群の先端部間に、棒状に連接された複数個
のLEDチップ群を配置し、リードフレーム群の先端部
とLEDチップ群の各電極面との接触部分を電解メッキ
によって接合した後、仮固定されたリードフレーム間及
び棒状に連接されたLEDチップ間をそれぞれ分割する
ものである。すなわち、リードフレームを並列に複数個
配置し、多連のLEDチップを使用することにより、単
位距離当たりの製品数を多くすることができるため、低
コストで大量生産が可能であるとともに、従来のような
Agペーストを硬化させる時間が不要となるため製造時
間が短縮できる(すなわち、製造効率が向上する)。ま
た、多連のLEDチップを使用することにより、LED
チップ間の距離精度が向上するため、このLEDチップ
を製品に接触させる際の位置精度も向上する。また、従
来問題となっていたAuワイヤの断線やAgペーストに
よるリーク不良といった心配がないため信頼性が向上す
るとともに、高価なAuワイヤ等を使用しないので材料
費も低減できる。
【0029】 また、本発明の請求項記載の発光装置
の製造方法は、請求項1記載のものにおいて、接合方法
を、リードフレームの先端部とLEDチップの各電極面
との間に異方性導電ペースト又は異方性導電シートを介
挿し、リードフレームの両先端部に熱を加えながらLE
Dチップを挟み込む方向に圧着する方法、又はリードフ
レームの先端部とLEDチップの各電極面との間にAu
ボールを介挿し、リードフレームの両先端部を、LED
チップを挟み込む方向に圧着する方法としたものであ
る。すなわち、従来問題となっていたAuワイヤの断線
やAgペーストによるリーク不良といった心配がないた
め信頼性が向上するとともに、高価なAuワイヤ等を使
用しないので材料費も低減できる。また、本発明の請求
記載の発光装置の製造方法は、請求項1又は2記載
のものにおいて、リードフレームの先端部間の幅が、L
EDチップの両電極面間の厚みより若干狭く形成された
ものである。これにより、リードフレームの先端部間
に、LEDチップの両電極面を挟み込むようにしてLE
Dチップを挿入したとき、リードフレームにLEDチッ
プを保持する適度な力が働くので、リードフレームとL
EDチップとを仮固定するといった無駄な工程が無く、
またその後の製造も行いやすいものである。
【図面の簡単な説明】
【図1】本発明の製造方法に用いられるリードフレーム
の形状を示す斜視図である。
【図2】本発明の製造方法に用いられるLEDチップの
形状を示す斜視図である。
【図3】並列に配置されたリードフレームの先端部間
に、棒状に連接されたLEDチップを挟み込んだ状態を
示す斜視図である。
【図4】並列に配置されたリードフレームの先端部間
に、棒状に連接されたLEDチップを挟み込んだ状態で
メッキ槽に浸した状態を示す斜視図である。
【図5】メッキ後のリードフレーム及びLEDチップを
それぞれ分割した状態を示す斜視図である。
【図6】リードフレーム及びLEDチップを分割すると
きの加圧方向を示す斜視図である。
【図7】本発明の製造方法によって製造された発光装置
を示す斜視図である。
【図8】接合方法の他の実施形態を示す要部を拡大した
斜視図である。
【図9】接合方法のさらに他の実施形態を示す要部を拡
大した斜視図である。
【図10】(a),(b)はリードフレームの他の形状
を示す斜視図である。
【図11】本発明の製造方法を2色発光のLEDランプ
に適用した例を示す斜視図である。
【図12】発光装置であるLEDランプの従来の製造方
法を示す斜視図である。
【符号の説明】
1 リードフレーム 2 先端部 11 LEDチップ 12,13 電極面 15 異方性導電ペースト(異方性導電シート) 16 Auボール
フロントページの続き (56)参考文献 特開 平5−114752(JP,A) 特開 平8−125230(JP,A) 特開 平6−90029(JP,A) 特開 昭55−62783(JP,A) 実開 昭56−121275(JP,U) 実開 昭56−9767(JP,U) 実開 昭53−26869(JP,U) 実開 昭55−47768(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 33/00

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 略C型に形成されたリードフレームを複
    数個並列に配置するとともに仮固定して一体に形成し、
    このリードフレーム群の先端部間に、棒状に連接された
    複数個のLEDチップ群を配置し、前記リードフレーム
    群の先端部と前記LEDチップ群の各電極面との接触部
    分を電解メッキによって接合した後、仮固定されたリー
    ドフレーム間及び棒状に連接されたLEDチップ間をそ
    れぞれ分割することを特徴とする発光装置の製造方法。
  2. 【請求項2】 前記接合方法は、前記リードフレームの
    先端部と前記LEDチップの各電極面との間に異方性導
    電ペースト又は異方性導電シートを介挿し、前記リード
    フレームの両先端部に熱を加えながら前記LEDチップ
    を挟み込む方向に圧着する方法、又は前記リードフレー
    ムの先端部と前記LEDチップの各電極面との間にAu
    ボールを介挿し、前記リードフレームの両先端部を、前
    記LEDチップを挟み込む方向に圧着する方法である請
    求項1に記載の発光装置の製造方法。
  3. 【請求項3】 前記リードフレームの先端部間の幅が、
    前記LEDチップの両電極面間の厚みより若干狭く形成
    されてなる請求項1又は2のいずれかに記載の発光装置
    の製造方法。
JP33866297A 1997-12-09 1997-12-09 発光装置の製造方法 Expired - Fee Related JP3477058B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33866297A JP3477058B2 (ja) 1997-12-09 1997-12-09 発光装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33866297A JP3477058B2 (ja) 1997-12-09 1997-12-09 発光装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11177148A JPH11177148A (ja) 1999-07-02
JP3477058B2 true JP3477058B2 (ja) 2003-12-10

Family

ID=18320286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33866297A Expired - Fee Related JP3477058B2 (ja) 1997-12-09 1997-12-09 発光装置の製造方法

Country Status (1)

Country Link
JP (1) JP3477058B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4888473B2 (ja) 2008-11-20 2012-02-29 ソニー株式会社 実装基板

Also Published As

Publication number Publication date
JPH11177148A (ja) 1999-07-02

Similar Documents

Publication Publication Date Title
KR100356455B1 (ko) 반도체장치 및 그 제조방법
EP0424530A1 (en) Resin-sealed semiconductor device
JP3146452B2 (ja) 面実装型led素子及びその製造方法
JP3992301B2 (ja) チップ型発光ダイオード
CN110828647A (zh) 一种柔性led灯串的制造方法
JP2012084560A (ja) 結晶系太陽電池モジュール
JP3477058B2 (ja) 発光装置の製造方法
CN211980057U (zh) 一种绑定结构及显示面板
JP2002094090A (ja) 太陽電池モジュールの配線材およびその接続方法
US20030011078A1 (en) Semiconductor module and producing method therefor
KR102008209B1 (ko) 가압형 반도체 패키지
JPH06291230A (ja) 複合半導体装置の製造方法
JP4610613B2 (ja) Icタグの実装構造および実装用icチップ
CN218769522U (zh) 一种窄间距的贴片封装引线框架
JPH0945964A (ja) チップマウント用led素子及びその製造方法
CN1295780C (zh) 于支持基片上安装芯片形成的半导体器件以及此支持基片
CN110808242B (zh) 一种led灯串及其制造方法
JP3352471B2 (ja) フィルムキャリア
CN216900332U (zh) 一种用于材料测试的拱形接头
CN210156422U (zh) Led支架及led灯珠
CN216288442U (zh) 用于led显示屏的led灯珠和led模组
CN214505803U (zh) 电路板连接系统和电路板组件
US6002164A (en) Semiconductor lead frame
JP2004266109A (ja) Icカード用回路基板及びicモジュールとその製造方法
EP0448942A1 (en) Semiconductor package

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees