JP3475681B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3475681B2 JP3475681B2 JP33158096A JP33158096A JP3475681B2 JP 3475681 B2 JP3475681 B2 JP 3475681B2 JP 33158096 A JP33158096 A JP 33158096A JP 33158096 A JP33158096 A JP 33158096A JP 3475681 B2 JP3475681 B2 JP 3475681B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- frequency
- limit value
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Inverter Devices (AREA)
- Filters And Equalizers (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、交流電源を整流平
滑して得られた直流電源を、高周波電源に変換する電源
装置に関するものである。
滑して得られた直流電源を、高周波電源に変換する電源
装置に関するものである。
【０００２】
【従来の技術】従来より、交流電源を整流器によって整
流し、その出力を平滑コンデンサにて平滑することによ
って直流電源を得て、この直流電源をインバータ部によ
り高周波電圧に変換して放電灯に供給するいわゆるコン
デンサ入力型の電源装置が知られている。しかしなが
ら、この種の電源装置では、交流電源側から流れる入力
電流の休止期間が長くなって力率が低くなり、入力電流
の高調波歪が大きくなるという問題がある。このため、
整流器の出力端と平滑コンデンサとの間に大きなインダ
クタを挿入したり、入力段にチョッパ回路を入れたりし
て、入力高調波歪を抑制するものも提案されているが、
装置自体が大型化してしまうとともにコストが高くなっ
てしまうという問題がある。
流し、その出力を平滑コンデンサにて平滑することによ
って直流電源を得て、この直流電源をインバータ部によ
り高周波電圧に変換して放電灯に供給するいわゆるコン
デンサ入力型の電源装置が知られている。しかしなが
ら、この種の電源装置では、交流電源側から流れる入力
電流の休止期間が長くなって力率が低くなり、入力電流
の高調波歪が大きくなるという問題がある。このため、
整流器の出力端と平滑コンデンサとの間に大きなインダ
クタを挿入したり、入力段にチョッパ回路を入れたりし
て、入力高調波歪を抑制するものも提案されているが、
装置自体が大型化してしまうとともにコストが高くなっ
てしまうという問題がある。
【０００３】この種の問題を解決するために、図５２に
示すような電源装置（特開平４−１９３０６７号公報参
照）が提案されている。この電源装置では、平滑コンデ
ンサ回路Ｃ1 に接続されたインバータ回路１の振動要素
（例えば、ＬＣ共振回路）Ｚ2 の一端と、整流器ＤＢの
出力端の高電位側出力端とを電源帰還用のインピーダン
ス要素Ｚ1 を介して接続して、交流電源ＡＣから整流器
ＤＢ→インピーダンス要素Ｚ1 →インバータ回路１の振
動要素Ｚ2 →インバータ回路１のスイッチング素子Ｑ19
の電流径路を設けており、インピーダンス要素Ｚ1 と振
動要素Ｚ2 との接続点の電位Ｖc に応じて、インピーダ
ンス要素Ｚ1 側への入力電流の引込み及び平滑コンデン
サＣ1 への充電が行なわれる。すなわち、整流器ＤＢの
高電位側出力端とダイオードＤ1 の接続点の電位をＶb
とすると、Ｖc がＶb よりも低下した時にはＶb とＶc
との差の電圧がインピーダンス要素Ｚ1 に印加され、イ
ンピーダンス要素Ｚ1 に電荷が蓄積される。一方、Ｖc
がＶb よりも大きくなった時にはインピーダンス要素Ｚ
1 に蓄積された電荷がダイオードＤ1 を通して平滑コン
デンサＣ1 に充電される。このような動作が交流電源Ａ
Ｃの商用周期の全区間にわたって繰り返されるので、入
力電流が常に流れるようになり、その結果、入力力率が
高くなり、入力電流の高調波歪が改善されるのである。
したがって、図５２に示す電源装置は、インピーダンス
要素Ｚ1 を設けることによって、整流器ＤＢの出力端と
平滑コンデンサＣ1 との間に大きなインダクタを挿入し
たり入力段にチョッパ回路を入れたりする必要がなくな
るから、装置が大型化することなく入力高調波歪を抑制
できるのである。
示すような電源装置（特開平４−１９３０６７号公報参
照）が提案されている。この電源装置では、平滑コンデ
ンサ回路Ｃ1 に接続されたインバータ回路１の振動要素
（例えば、ＬＣ共振回路）Ｚ2 の一端と、整流器ＤＢの
出力端の高電位側出力端とを電源帰還用のインピーダン
ス要素Ｚ1 を介して接続して、交流電源ＡＣから整流器
ＤＢ→インピーダンス要素Ｚ1 →インバータ回路１の振
動要素Ｚ2 →インバータ回路１のスイッチング素子Ｑ19
の電流径路を設けており、インピーダンス要素Ｚ1 と振
動要素Ｚ2 との接続点の電位Ｖc に応じて、インピーダ
ンス要素Ｚ1 側への入力電流の引込み及び平滑コンデン
サＣ1 への充電が行なわれる。すなわち、整流器ＤＢの
高電位側出力端とダイオードＤ1 の接続点の電位をＶb
とすると、Ｖc がＶb よりも低下した時にはＶb とＶc
との差の電圧がインピーダンス要素Ｚ1 に印加され、イ
ンピーダンス要素Ｚ1 に電荷が蓄積される。一方、Ｖc
がＶb よりも大きくなった時にはインピーダンス要素Ｚ
1 に蓄積された電荷がダイオードＤ1 を通して平滑コン
デンサＣ1 に充電される。このような動作が交流電源Ａ
Ｃの商用周期の全区間にわたって繰り返されるので、入
力電流が常に流れるようになり、その結果、入力力率が
高くなり、入力電流の高調波歪が改善されるのである。
したがって、図５２に示す電源装置は、インピーダンス
要素Ｚ1 を設けることによって、整流器ＤＢの出力端と
平滑コンデンサＣ1 との間に大きなインダクタを挿入し
たり入力段にチョッパ回路を入れたりする必要がなくな
るから、装置が大型化することなく入力高調波歪を抑制
できるのである。
【０００４】この電源装置の具体回路例を図５４に示
す。この電源装置は、交流電源ＡＣと、入力フィルタＦ
2 を介して入力された交流電源ＡＣを整流する整流器Ｄ
Ｂと、整流器ＤＢの出力端子間にダイオードＤ1 を介し
て接続された平滑コンデンサＣ1 と、平滑コンデンサＣ
1 の両端間に接続されたスイッチング素子Ｑ1 ，Ｑ2 の
直列回路と、スイッチング素子Ｑ2 の両端間に接続され
たインダクタＬ1 と直流カット用のコンデンサＣ3 とフ
ィラメントを有する蛍光灯のようなランプＬａとからな
る直列回路と、ランプＬａの両フィラメントの非電源側
端間に接続されたコンデンサＣ2 と、整流器ＤＢ及びダ
イオードＤ1 の接続点とコンデンサＣ3 及びランプＬａ
の接続点との間に接続されたコンデンサＣ12とから構成
される。この電源装置では、コンデンサＣ2 とインダク
タＬ2 からなるＬＣ直列共振回路がインバータ回路１の
振動要素Ｚ2 として動作しており、スイッチング素子Ｑ
1 ，Ｑ2 を高速で交互にオン・オフすることによって、
ランプＬａに高周波電力を供給している。
す。この電源装置は、交流電源ＡＣと、入力フィルタＦ
2 を介して入力された交流電源ＡＣを整流する整流器Ｄ
Ｂと、整流器ＤＢの出力端子間にダイオードＤ1 を介し
て接続された平滑コンデンサＣ1 と、平滑コンデンサＣ
1 の両端間に接続されたスイッチング素子Ｑ1 ，Ｑ2 の
直列回路と、スイッチング素子Ｑ2 の両端間に接続され
たインダクタＬ1 と直流カット用のコンデンサＣ3 とフ
ィラメントを有する蛍光灯のようなランプＬａとからな
る直列回路と、ランプＬａの両フィラメントの非電源側
端間に接続されたコンデンサＣ2 と、整流器ＤＢ及びダ
イオードＤ1 の接続点とコンデンサＣ3 及びランプＬａ
の接続点との間に接続されたコンデンサＣ12とから構成
される。この電源装置では、コンデンサＣ2 とインダク
タＬ2 からなるＬＣ直列共振回路がインバータ回路１の
振動要素Ｚ2 として動作しており、スイッチング素子Ｑ
1 ，Ｑ2 を高速で交互にオン・オフすることによって、
ランプＬａに高周波電力を供給している。
【０００５】この電源装置では、インピーダンス要素と
してのコンデンサＣ12が、整流器ＤＢ及びダイオードＤ
1 の接続点と、直流カット用のコンデンサＣ3 及びラン
プＬａの接続点とを接続しているので、コンデンサＣ3
及びランプＬａの接続点の電位（高周波電圧の電圧振
幅）ＶOUT によって入力電流の引き込み、又は、平滑コ
ンデンサＣ1 の充電が行なわれる。すなわち、電位Ｖ
OUT が交流電源ＡＣの電源電圧ＶINの絶対値よりも下が
ると、電圧ＶINの絶対値と電圧ＶOUT の差の電圧がコン
デンサＣ12に印加され、コンデンサＣ12に電荷が蓄積さ
れる。一方、電位ＶOUT が上昇すると、コンデンサＣ12
に蓄積された電荷がダイオードＤ1 を介してコンデンサ
Ｃ1 を充電する。この動作が交流電源ＡＣの全区間にお
いて行われるため、入力電流の高調波歪みが改善され
る。このように、高周波充電方式は部品点数を低減する
とともに、入力高調波歪みを抑制することができる。
してのコンデンサＣ12が、整流器ＤＢ及びダイオードＤ
1 の接続点と、直流カット用のコンデンサＣ3 及びラン
プＬａの接続点とを接続しているので、コンデンサＣ3
及びランプＬａの接続点の電位（高周波電圧の電圧振
幅）ＶOUT によって入力電流の引き込み、又は、平滑コ
ンデンサＣ1 の充電が行なわれる。すなわち、電位Ｖ
OUT が交流電源ＡＣの電源電圧ＶINの絶対値よりも下が
ると、電圧ＶINの絶対値と電圧ＶOUT の差の電圧がコン
デンサＣ12に印加され、コンデンサＣ12に電荷が蓄積さ
れる。一方、電位ＶOUT が上昇すると、コンデンサＣ12
に蓄積された電荷がダイオードＤ1 を介してコンデンサ
Ｃ1 を充電する。この動作が交流電源ＡＣの全区間にお
いて行われるため、入力電流の高調波歪みが改善され
る。このように、高周波充電方式は部品点数を低減する
とともに、入力高調波歪みを抑制することができる。
【０００６】しかし、上述した電源装置では、以下の動
作によって、入力電流に発生する脈流波形に同期したリ
ップル成分が負荷電流波形に発生する。この電源装置に
設けられたコンデンサＣ12の充電は、ダイオードブリッ
ジＤＢ→コンデンサＣ12→コンデンサＣ3 →インダクタ
Ｌ1 →スイッチング素子Ｑ2 の径路で行われ、コンデン
サＣ12は図５３に示す矢印の向きに充電される。そし
て、コンデンサＣ12の放電は、主にコンデンサＣ12→ダ
イオードＤ3 →スイッチング素子Ｑ1 →インダクタＬ1
→コンデンサＣ3 の径路で行われ、このときコンデンサ
Ｃ1 の両端電圧は下降する。
作によって、入力電流に発生する脈流波形に同期したリ
ップル成分が負荷電流波形に発生する。この電源装置に
設けられたコンデンサＣ12の充電は、ダイオードブリッ
ジＤＢ→コンデンサＣ12→コンデンサＣ3 →インダクタ
Ｌ1 →スイッチング素子Ｑ2 の径路で行われ、コンデン
サＣ12は図５３に示す矢印の向きに充電される。そし
て、コンデンサＣ12の放電は、主にコンデンサＣ12→ダ
イオードＤ3 →スイッチング素子Ｑ1 →インダクタＬ1
→コンデンサＣ3 の径路で行われ、このときコンデンサ
Ｃ1 の両端電圧は下降する。
【０００７】ここで、上記コンデンサＣ12の充放電のタ
イミングはスイッチング素子Ｑ1 ，Ｑ2 のオン，オフと
同時に開始されるわけではなく、このコンデンサＣ12の
両端電圧ＶC4、電源電圧ＶIN、インダクタＬ1 の両端電
圧ＶL1、コンデンサＣ3 の両端電圧ＶC3との電圧関係で
決まる。今、上記コンデンサＣ12が充放電されていない
場合には、図５３の回路は図５４に示す構成となってい
ると考えてよい。また、コンデンサＣ12が充放電されて
いる場合には図５５の構成となっていると考えてよい。
つまり、上記図５４と図５５の回路の切り換わりによる
その出力差により上記リップルが発生するのである。
イミングはスイッチング素子Ｑ1 ，Ｑ2 のオン，オフと
同時に開始されるわけではなく、このコンデンサＣ12の
両端電圧ＶC4、電源電圧ＶIN、インダクタＬ1 の両端電
圧ＶL1、コンデンサＣ3 の両端電圧ＶC3との電圧関係で
決まる。今、上記コンデンサＣ12が充放電されていない
場合には、図５３の回路は図５４に示す構成となってい
ると考えてよい。また、コンデンサＣ12が充放電されて
いる場合には図５５の構成となっていると考えてよい。
つまり、上記図５４と図５５の回路の切り換わりによる
その出力差により上記リップルが発生するのである。
【０００８】この場合、図５４及び図５５の回路の出力
が略同じになれば、リップル成分を小さくできるはずで
ある。ところで、上記図５４及び図５５の回路を考えた
場合、夫々の異なる点は振動系の構成にある。つまり、
図５４の場合にはインダクタＬ1 とコンデンサＣ2 で第
１の振動系が構成され、図５５の場合にはインダクタＬ
1 とコンテンとサＣ2 ，Ｃ12で第２の振動系が構成され
ている。従って、この振動系の出力が略同一になれば、
リップル成分が小さくなる。
が略同じになれば、リップル成分を小さくできるはずで
ある。ところで、上記図５４及び図５５の回路を考えた
場合、夫々の異なる点は振動系の構成にある。つまり、
図５４の場合にはインダクタＬ1 とコンデンサＣ2 で第
１の振動系が構成され、図５５の場合にはインダクタＬ
1 とコンテンとサＣ2 ，Ｃ12で第２の振動系が構成され
ている。従って、この振動系の出力が略同一になれば、
リップル成分が小さくなる。
【０００９】ここで、夫々の振動系の出力特性が例えば
図５６に示すようになっていれば、インバータ回路１の
発振周波数（以下、この周波数をｆ0 と称する）を、夫
々の出力値が一定になる周波数に設定すればよいことが
分かる。なお、図５６のイは第１の振動系の出力特性を
示し、ロは第２の振動系の出力特性を示す。また、図５
７に示すような電源装置もある。この電源装置では、全
波整流器ＤＢの入力側端子間にトランス及びコンデンサ
からなる入力フィルタＦ2 を介して交流電源ＡＣが接続
されている。全波整流器ＤＢの出力側端子間にはダイオ
ードＤ1 を介して平滑コンデンサＣ1 が接続されてい
る。平滑コンデンサＣ1 の両端間にはスイッチング素子
Ｑ1 ，Ｑ2 の直列回路が接続されている。各スイッチン
グ素子Ｑ1 ，Ｑ2 には、夫々ダイオードＤ11，Ｄ12が逆
並列接続されている。ダイオードＤ1 と全波整流器ＤＢ
の接続点には、コンデンサＣ3 の一端が接続されてお
り、スイッチング素子Ｑ1 ，Ｑ2 の接続点にはインダク
タＬ1 の一端が接続されている。コンデンサＣ3 の他端
とインダクタＬ1 の他端間には、ランプＬａの両フィラ
メントの電源側端子が接続され、ランプＬａの両フィラ
メントの非電源側端子間にはコンデンサＣ2 が接続され
ている。また、ダイオードＤ3 の両端にはコンデンサＣ
11が並列接続されている。そして、制御回路２がスイッ
チング素子Ｑ1 ，Ｑ2 のオン・オフを制御している。
図５６に示すようになっていれば、インバータ回路１の
発振周波数（以下、この周波数をｆ0 と称する）を、夫
々の出力値が一定になる周波数に設定すればよいことが
分かる。なお、図５６のイは第１の振動系の出力特性を
示し、ロは第２の振動系の出力特性を示す。また、図５
７に示すような電源装置もある。この電源装置では、全
波整流器ＤＢの入力側端子間にトランス及びコンデンサ
からなる入力フィルタＦ2 を介して交流電源ＡＣが接続
されている。全波整流器ＤＢの出力側端子間にはダイオ
ードＤ1 を介して平滑コンデンサＣ1 が接続されてい
る。平滑コンデンサＣ1 の両端間にはスイッチング素子
Ｑ1 ，Ｑ2 の直列回路が接続されている。各スイッチン
グ素子Ｑ1 ，Ｑ2 には、夫々ダイオードＤ11，Ｄ12が逆
並列接続されている。ダイオードＤ1 と全波整流器ＤＢ
の接続点には、コンデンサＣ3 の一端が接続されてお
り、スイッチング素子Ｑ1 ，Ｑ2 の接続点にはインダク
タＬ1 の一端が接続されている。コンデンサＣ3 の他端
とインダクタＬ1 の他端間には、ランプＬａの両フィラ
メントの電源側端子が接続され、ランプＬａの両フィラ
メントの非電源側端子間にはコンデンサＣ2 が接続され
ている。また、ダイオードＤ3 の両端にはコンデンサＣ
11が並列接続されている。そして、制御回路２がスイッ
チング素子Ｑ1 ，Ｑ2 のオン・オフを制御している。
【００１０】この電源装置の動作について説明する。ま
ず、インバータ回路１の動作について説明する。インバ
ータ回路１では、スイッチング素子Ｑ1 ，Ｑ2 が高速で
交互にオン・オフされると、平滑コンデンサＣ1 の直流
電圧を高周波に変換して、ランプＬａを高周波点灯させ
る。コンデンサＣ2 はランプＬａのフィラメントの予熱
電流径路を構成しており、インダクタＬ1 との共振用コ
ンデンサも兼ねている。コンデンサＣ3 は直流成分カッ
ト用の結合コンデンサである。
ず、インバータ回路１の動作について説明する。インバ
ータ回路１では、スイッチング素子Ｑ1 ，Ｑ2 が高速で
交互にオン・オフされると、平滑コンデンサＣ1 の直流
電圧を高周波に変換して、ランプＬａを高周波点灯させ
る。コンデンサＣ2 はランプＬａのフィラメントの予熱
電流径路を構成しており、インダクタＬ1 との共振用コ
ンデンサも兼ねている。コンデンサＣ3 は直流成分カッ
ト用の結合コンデンサである。
【００１１】上記回路において、スイッチング素子Ｑ2
がオンすると、コンデンサＣ1 からコンデンサＣ11→コ
ンデンサＣ3 →ランプＬａ及びコンデンサＣ2 →インダ
クタＬｌ→スイッチング素子Ｑ2 を経てコンデンサＣ1
に戻る径路で電流が流れる。この時、各素子に現れる電
圧にはＶC1≒ＶC11 ＋ＶC3＋ＶC2＋ＶL1の関係がある。
全波整流器ＤＢの出力端子間には、コンデンサＣ3 と、
ランプＬａ及びコンデンサＣ2 の並列回路と、インダク
タＬ1 とが接続されているので、｜ＶIN｜＞ＶC3＋ＶC2
＋ＶL1≒ＶC1−ＶC11 の関係が成立するとき、全波整流
器ＤＢからコンデンサＣ3 →ランプＬａとコンデンサＣ
2 の並列回路→インダクタＬ1 →スイッチング素子Ｑ2
を経て、全波整流器ＤＢに戻る径路で電流が流れること
になる。つまり、全波整流器ＤＢの出力端とコンデンサ
Ｃ1 の間に挿入したコンデンサＣ11が全波整流器ＤＢの
整流出力とコンデンサＣ1 の電圧ＶC1との差の電圧を負
担することになり、入力電圧｜ＶIN｜がコンデンサＣ1
の電圧ＶC1より低くても、入力電流ＩINが流れて、入力
力率が高くなる。また、コンデンサ及びトランスからな
る入力フィルタＦ2 によって高周波成分を除去した入力
電流波形は、高調波成分の少ない正弦波に近い波形とす
ることができる。
がオンすると、コンデンサＣ1 からコンデンサＣ11→コ
ンデンサＣ3 →ランプＬａ及びコンデンサＣ2 →インダ
クタＬｌ→スイッチング素子Ｑ2 を経てコンデンサＣ1
に戻る径路で電流が流れる。この時、各素子に現れる電
圧にはＶC1≒ＶC11 ＋ＶC3＋ＶC2＋ＶL1の関係がある。
全波整流器ＤＢの出力端子間には、コンデンサＣ3 と、
ランプＬａ及びコンデンサＣ2 の並列回路と、インダク
タＬ1 とが接続されているので、｜ＶIN｜＞ＶC3＋ＶC2
＋ＶL1≒ＶC1−ＶC11 の関係が成立するとき、全波整流
器ＤＢからコンデンサＣ3 →ランプＬａとコンデンサＣ
2 の並列回路→インダクタＬ1 →スイッチング素子Ｑ2
を経て、全波整流器ＤＢに戻る径路で電流が流れること
になる。つまり、全波整流器ＤＢの出力端とコンデンサ
Ｃ1 の間に挿入したコンデンサＣ11が全波整流器ＤＢの
整流出力とコンデンサＣ1 の電圧ＶC1との差の電圧を負
担することになり、入力電圧｜ＶIN｜がコンデンサＣ1
の電圧ＶC1より低くても、入力電流ＩINが流れて、入力
力率が高くなる。また、コンデンサ及びトランスからな
る入力フィルタＦ2 によって高周波成分を除去した入力
電流波形は、高調波成分の少ない正弦波に近い波形とす
ることができる。
【００１２】上述した電源装置では、スイッチング素子
Ｑ1 ，Ｑ2 のオン・オフによるインバータ回路１の高周
波動作を利用することにより、コンデンサＣ11を充電
し、入力電流の歪みを改善している。そのため、入力電
流を略正弦波にするためには、平滑コンデンサＣ1 の電
圧ＶC1がはぼ一定であるから、コンデンサＣ11の負担す
る電圧が入力電圧の脈流に応じて変化することになる。
Ｑ1 ，Ｑ2 のオン・オフによるインバータ回路１の高周
波動作を利用することにより、コンデンサＣ11を充電
し、入力電流の歪みを改善している。そのため、入力電
流を略正弦波にするためには、平滑コンデンサＣ1 の電
圧ＶC1がはぼ一定であるから、コンデンサＣ11の負担す
る電圧が入力電圧の脈流に応じて変化することになる。
【００１３】この場合、インバータ回路１側の共振状態
も変化し、その結果、負荷に流れる電流は入力電圧に含
まれる脈流成分に応じて変化する。図５８（ａ）（ｂ）
に示すように、負荷電流に発生する凹凸は交流電源ＡＣ
の電源電圧ＶINの絶対値｜ＶIN｜と逆相似形となり、負
荷電流のクレストファクタ（波高値）が悪化して、ラン
プのちらつき等の原因となるという問題があった。その
ため、この電源装置では主回路内に負荷電流のリップル
成分と略相似形又は略反相似形を示す検出点を設け、そ
の検出信号から負荷電流の凹凸を検知し、凸部の動作周
波数が、凹部の動作周波数よりも高くなるように、制御
回路２が動作周波数を切り替え制御することにより負荷
電流のリップルを抑制していた。
も変化し、その結果、負荷に流れる電流は入力電圧に含
まれる脈流成分に応じて変化する。図５８（ａ）（ｂ）
に示すように、負荷電流に発生する凹凸は交流電源ＡＣ
の電源電圧ＶINの絶対値｜ＶIN｜と逆相似形となり、負
荷電流のクレストファクタ（波高値）が悪化して、ラン
プのちらつき等の原因となるという問題があった。その
ため、この電源装置では主回路内に負荷電流のリップル
成分と略相似形又は略反相似形を示す検出点を設け、そ
の検出信号から負荷電流の凹凸を検知し、凸部の動作周
波数が、凹部の動作周波数よりも高くなるように、制御
回路２が動作周波数を切り替え制御することにより負荷
電流のリップルを抑制していた。
【００１４】また、同様の電源装置において、全波整流
器ＤＢの出力電圧を検出して、予め設定された所定値と
の差の絶対値に応じて高周波電流を制御することによ
り、負荷電流のリップルを抑制することができる。
器ＤＢの出力電圧を検出して、予め設定された所定値と
の差の絶対値に応じて高周波電流を制御することによ
り、負荷電流のリップルを抑制することができる。
【００１５】
【発明が解決しようとする課題】上述した電源装置の
内、図５２乃至図５６に示す電源装置では、調光制御等
を行い、負荷としてのランプＬａの出力を変化させる場
合や、電源電圧変動あるいは周囲温度変化等によるラン
プＬａのランプ出力の変動を補正する場合、電源装置の
動作周波数を変化させて負荷出力を制御する必要があ
る。例えば、ランプＬａの調光制御を行う場合には、動
作周波数を高くして、インダクタＬ1 及びコンデンサＣ
2 からなる第１の振動系の共振周波数からずらすことに
よって、ランプＬａに供給される電力を小さくする方法
がある。
内、図５２乃至図５６に示す電源装置では、調光制御等
を行い、負荷としてのランプＬａの出力を変化させる場
合や、電源電圧変動あるいは周囲温度変化等によるラン
プＬａのランプ出力の変動を補正する場合、電源装置の
動作周波数を変化させて負荷出力を制御する必要があ
る。例えば、ランプＬａの調光制御を行う場合には、動
作周波数を高くして、インダクタＬ1 及びコンデンサＣ
2 からなる第１の振動系の共振周波数からずらすことに
よって、ランプＬａに供給される電力を小さくする方法
がある。
【００１６】しかしながら、図５３の回路図において、
単純にインバータ回路１の発振周波数を共振周波数ｆ0
から変化させると、動作電流のリップル成分が増加して
負荷電流のクレストファクタが悪化し、ランプＬａのち
らつきが発生する可能性がある。そこで、インバータ回
路１の発振周波数をずらすと同時に、それに応じて振動
系のインピーダンスを変化させて、図５４及び図５５の
振動系の出力が略同一となるようにする方法が考えられ
るが、振動系の出力を変化させるためには図５３のコン
デンサＣ12の代わりに周波数特性をもった共振系を用い
る等の必要があり、回路が複雑になりコストが上昇す
る。
単純にインバータ回路１の発振周波数を共振周波数ｆ0
から変化させると、動作電流のリップル成分が増加して
負荷電流のクレストファクタが悪化し、ランプＬａのち
らつきが発生する可能性がある。そこで、インバータ回
路１の発振周波数をずらすと同時に、それに応じて振動
系のインピーダンスを変化させて、図５４及び図５５の
振動系の出力が略同一となるようにする方法が考えられ
るが、振動系の出力を変化させるためには図５３のコン
デンサＣ12の代わりに周波数特性をもった共振系を用い
る等の必要があり、回路が複雑になりコストが上昇す
る。
【００１７】また、図５７及び図５８に示す電源装置に
おいても、負荷電流の凹凸を検知して、凸部の動作周波
数が凹部の動作周波数よりも高くなるように、電源装置
の動作周波数を切り替えるか、又は、整流器ＤＢの出力
電圧を検出して予め設定された所定値との差の絶対値に
応じて高周波電流を制御するだけでは、電源電圧変動に
対して負荷電流のクレストファクタを略一定に保ったま
まで、負荷電流を一定に保つことはできないという問題
点がある。
おいても、負荷電流の凹凸を検知して、凸部の動作周波
数が凹部の動作周波数よりも高くなるように、電源装置
の動作周波数を切り替えるか、又は、整流器ＤＢの出力
電圧を検出して予め設定された所定値との差の絶対値に
応じて高周波電流を制御するだけでは、電源電圧変動に
対して負荷電流のクレストファクタを略一定に保ったま
まで、負荷電流を一定に保つことはできないという問題
点がある。
【００１８】本発明は上記問題点に鑑みて為されたもの
であり、請求項１乃至２３の発明の目的は、負荷電流の
リップルを抑制して、クレストファクタを改善した電源
装置を提供することにある。
であり、請求項１乃至２３の発明の目的は、負荷電流の
リップルを抑制して、クレストファクタを改善した電源
装置を提供することにある。
【００１９】
【課題を解決するための手段】請求項１の発明では、上
記目的を達成するために、交流電源を全波整流する整流
回路と、整流回路の出力を平滑する平滑コンデンサと、
平滑コンデンサの出力をスイッチングするスイッチング
素子を備え平滑コンデンサの出力を高周波に変換して負
荷に供給するインバータ回路と、整流回路の出力を検出
する検出部と検出部の検出値の上限値及び下限値を設定
するリミッタ部とを備えスイッチング素子に駆動信号を
供給する制御回路とから構成され、交流電源の電源電圧
のピーク値近傍では、負荷に供給される高周波電流の絶
対値が減少するとともに、交流電源の電源電圧のゼロク
ロス近傍では、負荷に供給される高周波電流の絶対値が
増加するような低周波リップルを負荷電流が有し、制御
回路がリミッタ部の出力を周波数変換してスイッチング
素子の駆動信号を発生し、負荷電流に発生する低周波リ
ップルを低減するように、駆動信号の周波数を上限値及
び下限値にそれぞれ対応する最小周波数と最大周波数と
の間で制御しており、請求項２の発明では、上限値及び
下限値の差の絶対値を大きくして、インバータ回路の出
力を低減しているので、交流電源の電圧波形に応じて、
スイッチング素子の駆動周波数を制御することができ
る。
記目的を達成するために、交流電源を全波整流する整流
回路と、整流回路の出力を平滑する平滑コンデンサと、
平滑コンデンサの出力をスイッチングするスイッチング
素子を備え平滑コンデンサの出力を高周波に変換して負
荷に供給するインバータ回路と、整流回路の出力を検出
する検出部と検出部の検出値の上限値及び下限値を設定
するリミッタ部とを備えスイッチング素子に駆動信号を
供給する制御回路とから構成され、交流電源の電源電圧
のピーク値近傍では、負荷に供給される高周波電流の絶
対値が減少するとともに、交流電源の電源電圧のゼロク
ロス近傍では、負荷に供給される高周波電流の絶対値が
増加するような低周波リップルを負荷電流が有し、制御
回路がリミッタ部の出力を周波数変換してスイッチング
素子の駆動信号を発生し、負荷電流に発生する低周波リ
ップルを低減するように、駆動信号の周波数を上限値及
び下限値にそれぞれ対応する最小周波数と最大周波数と
の間で制御しており、請求項２の発明では、上限値及び
下限値の差の絶対値を大きくして、インバータ回路の出
力を低減しているので、交流電源の電圧波形に応じて、
スイッチング素子の駆動周波数を制御することができ
る。
【００２０】請求項３の発明では、請求項１の発明にお
いて、交流電源の電源電圧の実効値が大きくなると、上
限値及び下限値の差の絶対値を大きくするとともに、交
流電源の電源電圧の実効値が小さくなると、上限値及び
下限値の差の絶対値を小さくしており、請求項４の発明
では、交流電源の電源電圧の実効値が大きくなると、駆
動信号の周波数が最大周波数でクランプされる期間を長
くするとともに、交流電源の電源電圧の実効値が小さく
なると、駆動信号の周波数が最小周波数にクランプされ
る期間を長くしているので、交流電源の電源電圧が変動
してもインバータ回路の出力を略一定に保持することが
できる。
いて、交流電源の電源電圧の実効値が大きくなると、上
限値及び下限値の差の絶対値を大きくするとともに、交
流電源の電源電圧の実効値が小さくなると、上限値及び
下限値の差の絶対値を小さくしており、請求項４の発明
では、交流電源の電源電圧の実効値が大きくなると、駆
動信号の周波数が最大周波数でクランプされる期間を長
くするとともに、交流電源の電源電圧の実効値が小さく
なると、駆動信号の周波数が最小周波数にクランプされ
る期間を長くしているので、交流電源の電源電圧が変動
してもインバータ回路の出力を略一定に保持することが
できる。
【００２１】請求項５の発明では、請求項１乃至４の発
明において、制御回路が、リミッタ部の出力に応じて、
リミッタ部の上限値及び下限値によって夫々決定される
最大オンデューティと最小オンデューティとの間で、駆
動信号のオンデューティを制御しており、請求項６の発
明では、制御回路が、リミッタ部の出力に応じて、上限
値及び下限値にそれぞれ対応する最小周波数と最大周波
数との間で駆動信号の周波数を制御するとともに、上限
値及び下限値によって夫々決定される最大オンデューテ
ィと最小オンデューティとの間で駆動信号のオンデュー
ティを制御しているので、交流電源の電圧波形に応じ
て、インバータ回路の駆動信号のオンデューティを制御
することができる。
明において、制御回路が、リミッタ部の出力に応じて、
リミッタ部の上限値及び下限値によって夫々決定される
最大オンデューティと最小オンデューティとの間で、駆
動信号のオンデューティを制御しており、請求項６の発
明では、制御回路が、リミッタ部の出力に応じて、上限
値及び下限値にそれぞれ対応する最小周波数と最大周波
数との間で駆動信号の周波数を制御するとともに、上限
値及び下限値によって夫々決定される最大オンデューテ
ィと最小オンデューティとの間で駆動信号のオンデュー
ティを制御しているので、交流電源の電圧波形に応じ
て、インバータ回路の駆動信号のオンデューティを制御
することができる。
【００２２】請求項７の発明では、請求項１乃至６の発
明において、スイッチング素子の駆動信号のオンデュー
ティが最大オンデューティに一定期間クランプされてお
り、請求項８の発明では、スイッチング素子の駆動信号
のオンデューティが最小オンデューティに一定期間クラ
ンプされており、請求項９の発明では、負荷電流に発生
する低周波リップルを低減するように、制御回路がリミ
ッタ部の上限値及び下限値の差の絶対値を制御して、駆
動信号の最大オンデューティと最小オンデューティとの
差の絶対値を制御しているので、請求項５の発明と同様
に、交流電源の電圧波形に応じて、インバータ回路の駆
動信号のオンデューティを制御することができる。
明において、スイッチング素子の駆動信号のオンデュー
ティが最大オンデューティに一定期間クランプされてお
り、請求項８の発明では、スイッチング素子の駆動信号
のオンデューティが最小オンデューティに一定期間クラ
ンプされており、請求項９の発明では、負荷電流に発生
する低周波リップルを低減するように、制御回路がリミ
ッタ部の上限値及び下限値の差の絶対値を制御して、駆
動信号の最大オンデューティと最小オンデューティとの
差の絶対値を制御しているので、請求項５の発明と同様
に、交流電源の電圧波形に応じて、インバータ回路の駆
動信号のオンデューティを制御することができる。
【００２３】請求項１０の発明では、請求項１乃至９の
発明において、検出部の検出値が上限値を越える範囲で
は、リミッタ部の出力を上限値にクランプするととも
に、検出部の検出値が下限値を下回る範囲では、リミッ
タ部が検出値の波形に比例した電圧を出力しているの
で、交流電源の電圧波形に応じて、スイッチング素子の
駆動周波数を制御することができる。
発明において、検出部の検出値が上限値を越える範囲で
は、リミッタ部の出力を上限値にクランプするととも
に、検出部の検出値が下限値を下回る範囲では、リミッ
タ部が検出値の波形に比例した電圧を出力しているの
で、交流電源の電圧波形に応じて、スイッチング素子の
駆動周波数を制御することができる。
【００２４】請求項１１の発明では、請求項１乃至９の
発明において、平滑コンデンサの両端電圧を検出し、平
滑コンデンサの両端電圧が低いときには、制御回路がイ
ンバータ回路の出力を増加させているので、入力電源の
電源電圧が変動した時にも、インバータ回路の出力を略
一定に保つことができる。請求項１２の発明では、請求
項１乃至９の発明において、負荷に流れる負荷電流を検
出し、負荷電流に含まれる低周波リップルを低減するよ
うに、リミッタ部の上限値及び下限値を調整しており、
負荷電流のクレストファクタを改善することができる。
発明において、平滑コンデンサの両端電圧を検出し、平
滑コンデンサの両端電圧が低いときには、制御回路がイ
ンバータ回路の出力を増加させているので、入力電源の
電源電圧が変動した時にも、インバータ回路の出力を略
一定に保つことができる。請求項１２の発明では、請求
項１乃至９の発明において、負荷に流れる負荷電流を検
出し、負荷電流に含まれる低周波リップルを低減するよ
うに、リミッタ部の上限値及び下限値を調整しており、
負荷電流のクレストファクタを改善することができる。
【００２５】請求項１３の発明では、請求項１乃至９の
発明において、最小周波数がインバータ回路の共振周波
数よりも高い値に設定されているので、スイッチング素
子の損失を低減することができる。請求項１４の発明で
は、請求項１乃至９の発明において、部品のばらつきを
補正するように駆動信号のオンデューティを調整すると
ともに、負荷出力や入力電流歪や負荷電流のクレストフ
ァクタを改善するように駆動信号の周波数を制御してい
るので、部品のばらつきによる出力のばらつきを補正す
ることができる。
発明において、最小周波数がインバータ回路の共振周波
数よりも高い値に設定されているので、スイッチング素
子の損失を低減することができる。請求項１４の発明で
は、請求項１乃至９の発明において、部品のばらつきを
補正するように駆動信号のオンデューティを調整すると
ともに、負荷出力や入力電流歪や負荷電流のクレストフ
ァクタを改善するように駆動信号の周波数を制御してい
るので、部品のばらつきによる出力のばらつきを補正す
ることができる。
【００２６】請求項１５の発明では、請求項１乃至９の
発明において、負荷電流を検出する負荷電流検出回路
と、負荷電流検出回路の検出値が所定の基準値を越える
と、スイッチング素子の駆動信号を間引いて、スイッチ
ング素子を間欠的に駆動させる間引き制御回路とを設け
ているので、請求項１２の発明と同様に、負荷電流のク
レストファクタを改善することができる。
発明において、負荷電流を検出する負荷電流検出回路
と、負荷電流検出回路の検出値が所定の基準値を越える
と、スイッチング素子の駆動信号を間引いて、スイッチ
ング素子を間欠的に駆動させる間引き制御回路とを設け
ているので、請求項１２の発明と同様に、負荷電流のク
レストファクタを改善することができる。
【００２７】請求項１６の発明では、請求項１乃至９の
発明において、リミッタ部の出力が上限値及び下限値の
みの２値であるので、請求項１の発明と同様に、交流電
源の電圧波形に応じて、スイッチング素子の駆動周波数
を制御することができる。請求項１７の発明では、請求
項１乃至９の発明において、整流回路の出力の山部にお
いて、負荷に流れる電流を検出して、制御回路がインバ
ータ回路の出力を制御しているので、電流の変動を抑制
することにより、クレストファクタを改善することがで
きる。
発明において、リミッタ部の出力が上限値及び下限値の
みの２値であるので、請求項１の発明と同様に、交流電
源の電圧波形に応じて、スイッチング素子の駆動周波数
を制御することができる。請求項１７の発明では、請求
項１乃至９の発明において、整流回路の出力の山部にお
いて、負荷に流れる電流を検出して、制御回路がインバ
ータ回路の出力を制御しているので、電流の変動を抑制
することにより、クレストファクタを改善することがで
きる。
【００２８】請求項１８の発明では、請求項１乃至９の
発明において、制御回路が、交流電源の電圧波形に同期
して予め設定された駆動信号を用いてスイッチング素子
を駆動しているので、簡単な構成で電圧波形に応じて、
スイッチング素子の駆動信号を変調することができる。
請求項１９の発明では、請求項１乃至１８の発明におい
て、負荷が放電灯からなり、請求項２０の発明では、制
御回路が放電灯に流れる負荷電流に応じてインバータ回
路の出力を制御するので、放電灯に流れるランプ電流の
クレストファクタを改善することができる。
発明において、制御回路が、交流電源の電圧波形に同期
して予め設定された駆動信号を用いてスイッチング素子
を駆動しているので、簡単な構成で電圧波形に応じて、
スイッチング素子の駆動信号を変調することができる。
請求項１９の発明では、請求項１乃至１８の発明におい
て、負荷が放電灯からなり、請求項２０の発明では、制
御回路が放電灯に流れる負荷電流に応じてインバータ回
路の出力を制御するので、放電灯に流れるランプ電流の
クレストファクタを改善することができる。
【００２９】請求項２１の発明では、請求項１９又は２
０の発明において、放電灯及びインバータ回路を複数組
備え、複数のインバータ回路がスイッチング素子を共用
するとともに、インバータ回路の共振回路が並列に接続
されて構成される電源装置において、いずれかの放電灯
が外されても、制御回路は残りの放電灯を点灯させると
ともに、外された放電灯が接続されていたインバータ回
路の出力間の電圧を低減するように、リミッタ部の上限
値を抑制しているので、放電灯が外されたインバータ回
路の出力を低減することができる。
０の発明において、放電灯及びインバータ回路を複数組
備え、複数のインバータ回路がスイッチング素子を共用
するとともに、インバータ回路の共振回路が並列に接続
されて構成される電源装置において、いずれかの放電灯
が外されても、制御回路は残りの放電灯を点灯させると
ともに、外された放電灯が接続されていたインバータ回
路の出力間の電圧を低減するように、リミッタ部の上限
値を抑制しているので、放電灯が外されたインバータ回
路の出力を低減することができる。
【００３０】請求項２２の発明では、請求項１９乃至２
１の発明において、負荷が口金部を除くランプの単位長
さ当たりのランプインピーダンスが略８Ω／ｃｍ以上の
蛍光灯からなっているので、負荷に後述するＴ５ランプ
を用いることができる。請求項２３の発明では、請求項
１乃至２２の発明において、インバータ回路がコンデン
サ及びインダクタからなる第１の共振系を有し、整流回
路及び平滑コンデンサの接続点と共振系の一端との間に
インバータ回路の高周波電力の一部を帰還するためのイ
ンピーダンス素子を接続し、インピーダンス素子がイン
ダクタと第２の共振系を構成しているので、入力電源の
高調波成分を低減することにより、負荷電流のリップル
成分をさらに低減することができる。
１の発明において、負荷が口金部を除くランプの単位長
さ当たりのランプインピーダンスが略８Ω／ｃｍ以上の
蛍光灯からなっているので、負荷に後述するＴ５ランプ
を用いることができる。請求項２３の発明では、請求項
１乃至２２の発明において、インバータ回路がコンデン
サ及びインダクタからなる第１の共振系を有し、整流回
路及び平滑コンデンサの接続点と共振系の一端との間に
インバータ回路の高周波電力の一部を帰還するためのイ
ンピーダンス素子を接続し、インピーダンス素子がイン
ダクタと第２の共振系を構成しているので、入力電源の
高調波成分を低減することにより、負荷電流のリップル
成分をさらに低減することができる。
【００３１】
【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。 （実施形態１）本実施形態の電源装置の回路図を図１に
示す。この電源装置は、交流電源ＡＣと、入力フィルタ
Ｆ1 を介して入力された交流電源ＡＣを全波整流する整
流器ＤＢと、全波整流器ＤＢの出力端子間にダイオード
Ｄ1 を介して接続された平滑コンデンサＣ1 と、平滑コ
ンデンサＣ1 によって平滑化された直流電圧を高周波電
圧に変換して負荷としてランプＬａに供給するインバー
タ回路１と、インバータ回路１のスイッチング素子
Ｑ1 ，Ｑ2 を高速で交互にオン・オフさせる制御回路２
とから構成される。なお、ランプＬａは蛍光灯のような
放電灯から構成されている。
して説明する。 （実施形態１）本実施形態の電源装置の回路図を図１に
示す。この電源装置は、交流電源ＡＣと、入力フィルタ
Ｆ1 を介して入力された交流電源ＡＣを全波整流する整
流器ＤＢと、全波整流器ＤＢの出力端子間にダイオード
Ｄ1 を介して接続された平滑コンデンサＣ1 と、平滑コ
ンデンサＣ1 によって平滑化された直流電圧を高周波電
圧に変換して負荷としてランプＬａに供給するインバー
タ回路１と、インバータ回路１のスイッチング素子
Ｑ1 ，Ｑ2 を高速で交互にオン・オフさせる制御回路２
とから構成される。なお、ランプＬａは蛍光灯のような
放電灯から構成されている。
【００３２】インバータ回路１では、平滑コンデンサＣ
1 と並列に例えばＭＯＳ−ＦＥＴからなるスイッチング
素子Ｑ1 ，Ｑ2 の直列回路が接続される。スイッチング
素子Ｑ2 は、コンデンサＣ3 及びインダクタＬ1 を介し
て、ランプＬａの両フィラメントの電源側端間に接続さ
れる。一方、ランプＬａの両フィラメントの非電源側端
間には共振用のコンデンサＣ2 が接続されている。そし
て、インダクタＬ1 とランプＬａとの接続点は、インピ
ーダンス素子としてのコンデンサＣ4 を介して全波整流
器ＤＢとダイオードＤ1 との接続点に接続される。尚、
本実施形態では、スイッチング素子Ｑ1 ，Ｑ2 としてＭ
ＯＳ−ＦＥＴを用いているが、スイッチング素子Ｑ1 ，
Ｑ2 をＭＯＳ−ＦＥＴに限定する趣旨のものではなく、
トランジスタ等のスイッチング素子を用いても良いこと
は言うまでもない。
1 と並列に例えばＭＯＳ−ＦＥＴからなるスイッチング
素子Ｑ1 ，Ｑ2 の直列回路が接続される。スイッチング
素子Ｑ2 は、コンデンサＣ3 及びインダクタＬ1 を介し
て、ランプＬａの両フィラメントの電源側端間に接続さ
れる。一方、ランプＬａの両フィラメントの非電源側端
間には共振用のコンデンサＣ2 が接続されている。そし
て、インダクタＬ1 とランプＬａとの接続点は、インピ
ーダンス素子としてのコンデンサＣ4 を介して全波整流
器ＤＢとダイオードＤ1 との接続点に接続される。尚、
本実施形態では、スイッチング素子Ｑ1 ，Ｑ2 としてＭ
ＯＳ−ＦＥＴを用いているが、スイッチング素子Ｑ1 ，
Ｑ2 をＭＯＳ−ＦＥＴに限定する趣旨のものではなく、
トランジスタ等のスイッチング素子を用いても良いこと
は言うまでもない。
【００３３】制御回路２は、全波整流器ＤＢの整流波形
を検出する検出部３と、検出部３の検出値を所定の上限
値ＶH 及び下限値ＶL に制限するリミッタ部４と、リミ
ッタ部４の出力からスイッチング素子Ｑ1 ，Ｑ2 の駆動
周波数を設定する駆動周波数制御部５と、駆動周波数制
御部５の出力に基づいてスイッチング素子Ｑ1 ，Ｑ2の
駆動信号を発生するタイマー部６と、タイマー部６の駆
動信号をスイッチング素子Ｑ1 ，Ｑ2 に出力するドライ
バ部７とから構成される。
を検出する検出部３と、検出部３の検出値を所定の上限
値ＶH 及び下限値ＶL に制限するリミッタ部４と、リミ
ッタ部４の出力からスイッチング素子Ｑ1 ，Ｑ2 の駆動
周波数を設定する駆動周波数制御部５と、駆動周波数制
御部５の出力に基づいてスイッチング素子Ｑ1 ，Ｑ2の
駆動信号を発生するタイマー部６と、タイマー部６の駆
動信号をスイッチング素子Ｑ1 ，Ｑ2 に出力するドライ
バ部７とから構成される。
【００３４】制御回路２の動作を、図２に示す各部の波
形図を参照して説明する。検出部３は、全波整流器ＤＢ
の高電位側出力端とグランドとの間に接続された抵抗Ｒ
1 ，Ｒ2 の直列回路から構成され、全波整流器ＤＢの出
力電圧Ｖ1 を抵抗Ｒ1 ，Ｒ2 で分圧して、電圧Ｖ1 に比
例した検出電圧Ｖ1 ’を出力する。リミッタ部４は、エ
ミッタ間が接続されたトランジスタＱ3 ，Ｑ4 の直列回
路と、トランジスタＱ3 ，Ｑ4 のコレクタ間に接続され
た抵抗Ｒ3 〜Ｒ5 の直列回路とから構成され、トランジ
スタＱ3 ，Ｑ4 のエミッタに検出部３の出力電圧Ｖ1 が
入力される。抵抗Ｒ3 〜Ｒ5 よりなる直列回路は制御電
圧ＶCCを分圧して、検出電圧Ｖ1 ’のしきい値Ｖ3 ，Ｖ
4 を設定する（Ｖ3 ＜Ｖ4 ）。トランジスタＱ3 のベー
スは抵抗Ｒ4 とＲ5 の接続点に接続されて、しきい値Ｖ
3 が入力され、トランジスタＱ4 のベースは抵抗Ｒ3 と
Ｒ4 の接続点に接続されて、しきい値Ｖ4 が入力され
る。
形図を参照して説明する。検出部３は、全波整流器ＤＢ
の高電位側出力端とグランドとの間に接続された抵抗Ｒ
1 ，Ｒ2 の直列回路から構成され、全波整流器ＤＢの出
力電圧Ｖ1 を抵抗Ｒ1 ，Ｒ2 で分圧して、電圧Ｖ1 に比
例した検出電圧Ｖ1 ’を出力する。リミッタ部４は、エ
ミッタ間が接続されたトランジスタＱ3 ，Ｑ4 の直列回
路と、トランジスタＱ3 ，Ｑ4 のコレクタ間に接続され
た抵抗Ｒ3 〜Ｒ5 の直列回路とから構成され、トランジ
スタＱ3 ，Ｑ4 のエミッタに検出部３の出力電圧Ｖ1 が
入力される。抵抗Ｒ3 〜Ｒ5 よりなる直列回路は制御電
圧ＶCCを分圧して、検出電圧Ｖ1 ’のしきい値Ｖ3 ，Ｖ
4 を設定する（Ｖ3 ＜Ｖ4 ）。トランジスタＱ3 のベー
スは抵抗Ｒ4 とＲ5 の接続点に接続されて、しきい値Ｖ
3 が入力され、トランジスタＱ4 のベースは抵抗Ｒ3 と
Ｒ4 の接続点に接続されて、しきい値Ｖ4 が入力され
る。
【００３５】ここで、検出電圧Ｖ1 ’が、下限値ＶL ＝
Ｖ3 −ＶBE3 （ＶBE3 はトランジスタＱ3 のベース・エ
ミッタ間電圧）よりも低くなると、トランジスタＱ3 が
オンして、リミッタ部４の出力Ｖ2 は下限値ＶL にクラ
ンプされる。同様に、検出電圧Ｖ1 ’が、上限値ＶH ＝
Ｖ4 ＋ＶBE4 （ＶBE4 はトランジスタＱ4 のベース・エ
ミッタ間電圧）よりも高くなると、トランジスタＱ4 が
オンして、リミッタ部４の出力Ｖ2 は上限値ＶH にクラ
ンプされる。
Ｖ3 −ＶBE3 （ＶBE3 はトランジスタＱ3 のベース・エ
ミッタ間電圧）よりも低くなると、トランジスタＱ3 が
オンして、リミッタ部４の出力Ｖ2 は下限値ＶL にクラ
ンプされる。同様に、検出電圧Ｖ1 ’が、上限値ＶH ＝
Ｖ4 ＋ＶBE4 （ＶBE4 はトランジスタＱ4 のベース・エ
ミッタ間電圧）よりも高くなると、トランジスタＱ4 が
オンして、リミッタ部４の出力Ｖ2 は上限値ＶH にクラ
ンプされる。
【００３６】駆動周波数制御部５は、基本周波数設定回
路５ａと、オペアンプＯＰ1 と、トランジスタＱ5 〜Ｑ
7 から構成される。オペアンプＯＰ1 及びトランジスタ
Ｑ5は、電圧電流変換回路を構成し、リミッタ部４の出
力電圧Ｖ2 に比例した電流Ｉ1 を発生する。トランジス
タＱ6 ，Ｑ7 はカレントミラー回路を構成し、トランジ
スタＱ6 に電流Ｉ1 が流れると、トランジスタＱ7 にも
電流Ｉ1 と略同じ電流が流れる。トランジスタＱ7 のコ
レクタは、電流Ｉ1 よりも大きな電流Ｉ2 を供給する基
本周波数設定回路５ａと、トランジスタＱ8 ，Ｑ9 ，Ｑ
12から構成されるカレントミラー回路に接続され、この
カレントミラー回路がタイマー部６の入力部を構成す
る。トランジスタＱ8 には電流Ｉ2 と電流Ｉ1 との差の
電流Ｉ3 （＝Ｉ2 −Ｉ1 ）が流れ、リミッタ部４の出力
Ｖ2 が大きいときには電流Ｉ3 は小さくなり、出力Ｖ2
が小さいときには電流Ｉ3 は小さくなるというように、
リミッタ部４の出力Ｖ2 と反相似形の電流Ｉ3 がトラン
ジスタＱ8 に流れる。
路５ａと、オペアンプＯＰ1 と、トランジスタＱ5 〜Ｑ
7 から構成される。オペアンプＯＰ1 及びトランジスタ
Ｑ5は、電圧電流変換回路を構成し、リミッタ部４の出
力電圧Ｖ2 に比例した電流Ｉ1 を発生する。トランジス
タＱ6 ，Ｑ7 はカレントミラー回路を構成し、トランジ
スタＱ6 に電流Ｉ1 が流れると、トランジスタＱ7 にも
電流Ｉ1 と略同じ電流が流れる。トランジスタＱ7 のコ
レクタは、電流Ｉ1 よりも大きな電流Ｉ2 を供給する基
本周波数設定回路５ａと、トランジスタＱ8 ，Ｑ9 ，Ｑ
12から構成されるカレントミラー回路に接続され、この
カレントミラー回路がタイマー部６の入力部を構成す
る。トランジスタＱ8 には電流Ｉ2 と電流Ｉ1 との差の
電流Ｉ3 （＝Ｉ2 −Ｉ1 ）が流れ、リミッタ部４の出力
Ｖ2 が大きいときには電流Ｉ3 は小さくなり、出力Ｖ2
が小さいときには電流Ｉ3 は小さくなるというように、
リミッタ部４の出力Ｖ2 と反相似形の電流Ｉ3 がトラン
ジスタＱ8 に流れる。
【００３７】タイマー部６は、上述のトランジスタ
Ｑ8 ，Ｑ9 ，Ｑ12から構成されるカレントミラー回路
と、汎用のタイマー用集積回路（例えば、ＮＥＣ社製の
μＰＣ１５５５）ＩＣ1 等によって構成される無安定マ
ルチバイブレータ回路とから構成される。タイマー用集
積回路ＩＣ1 から出力されるパルス電圧Ｖ6 の周波数
は、トランジスタＱ8 に流れる電流Ｉ3 の大きさに反比
例する。ここで、抵抗Ｒ6 ，Ｒ7 ，Ｒ8 の各抵抗値をＲ
6 ＝Ｒ7 ＝２Ｒ8 のように設定すると、トランジスタＱ
8 に流れる電流Ｉ3 に略等しい電流がトランジスタＱ9
に流れる。また、タイマー用集積回路ＩＣ1 の内部でデ
ィスチャージ端子ＤＩＳがグランドに接続されると、電
流Ｉ3 の２倍の電流がトランジスタＱ12に流れる。ここ
で、トランジスタＱ10，Ｑ11はカレントミラー回路を構
成しており、トランジスタＱ11には、トランジスタＱ9
に流れる電流と略等しい電流が流れる。
Ｑ8 ，Ｑ9 ，Ｑ12から構成されるカレントミラー回路
と、汎用のタイマー用集積回路（例えば、ＮＥＣ社製の
μＰＣ１５５５）ＩＣ1 等によって構成される無安定マ
ルチバイブレータ回路とから構成される。タイマー用集
積回路ＩＣ1 から出力されるパルス電圧Ｖ6 の周波数
は、トランジスタＱ8 に流れる電流Ｉ3 の大きさに反比
例する。ここで、抵抗Ｒ6 ，Ｒ7 ，Ｒ8 の各抵抗値をＲ
6 ＝Ｒ7 ＝２Ｒ8 のように設定すると、トランジスタＱ
8 に流れる電流Ｉ3 に略等しい電流がトランジスタＱ9
に流れる。また、タイマー用集積回路ＩＣ1 の内部でデ
ィスチャージ端子ＤＩＳがグランドに接続されると、電
流Ｉ3 の２倍の電流がトランジスタＱ12に流れる。ここ
で、トランジスタＱ10，Ｑ11はカレントミラー回路を構
成しており、トランジスタＱ11には、トランジスタＱ9
に流れる電流と略等しい電流が流れる。
【００３８】タイマー用集積回路ＩＣ1 のスレッショル
ド端子ＴＨ及びトリガ端子ＴＲＩＧの電圧Ｖ5 が、制御
電圧ＶCCの略３分の１から略３分の２までの間にある場
合（ＶCC／３＜Ｖ5 ＜２ＶCC／３）、コンデンサＣ5 は
トランジスタＱ11に流れる電流（すなわち、電流Ｉ3 ）
で充電されて、コンデンサＣ5 の両端電圧Ｖ5 が上昇す
る。電圧Ｖ5 が制御電圧ＶCCの略３分に２まで上昇する
と、タイマー用集積回路ＩＣ1 のディスチャージ端子Ｄ
ＩＳがグランドに接続され、トランジスタＱ12に電流Ｉ
3 の２倍の電流（２Ｉ3 ）が流れる。したがって、トラ
ンジスタＱ12に流れる電流（２Ｉ3 ）とトランジスタＱ
11に流れる電流Ｉ3 との差の電流（−Ｉ 3 ）がコンデン
サＣ5 から流れ、コンデンサＣ5 が放電して、その両端
電圧Ｖ5が制御電圧ＶCCの略３分の１まで低下する。そ
して、電圧Ｖ5 が制御電圧ＶCCの略３分の１まで低下す
ると、タイマー用集積回路ＩＣ1 の内部でディスチャー
ジ端子ＤＩＳとグランドの接続が切れて、コンデンサＣ
5 は再び充電される。ところで、タイマー用集積回路Ｉ
Ｃ1 の出力端子ＯＵＴの電位Ｖ6 は、コンデンサＣ5 の
充電中はハイレベルであり、ディスチャージ端子ＤＩＳ
がグランドに接地されてコンデンサＣ5 が放電すると、
出力端子ＯＵＴの電位はローレベルとなる。したがっ
て、電流Ｉ3 が小さいときには、コンデンサＣ5 の充放
電は緩やかに行われるため、電圧Ｖ6 の矩形波信号の周
波数は低くなり、電流Ｉ3 が大きい時には、コンデンサ
Ｃ5 の充放電が急激に行われるため、Ｖ6 の矩形波信号
の周波数は高くなる。
ド端子ＴＨ及びトリガ端子ＴＲＩＧの電圧Ｖ5 が、制御
電圧ＶCCの略３分の１から略３分の２までの間にある場
合（ＶCC／３＜Ｖ5 ＜２ＶCC／３）、コンデンサＣ5 は
トランジスタＱ11に流れる電流（すなわち、電流Ｉ3 ）
で充電されて、コンデンサＣ5 の両端電圧Ｖ5 が上昇す
る。電圧Ｖ5 が制御電圧ＶCCの略３分に２まで上昇する
と、タイマー用集積回路ＩＣ1 のディスチャージ端子Ｄ
ＩＳがグランドに接続され、トランジスタＱ12に電流Ｉ
3 の２倍の電流（２Ｉ3 ）が流れる。したがって、トラ
ンジスタＱ12に流れる電流（２Ｉ3 ）とトランジスタＱ
11に流れる電流Ｉ3 との差の電流（−Ｉ 3 ）がコンデン
サＣ5 から流れ、コンデンサＣ5 が放電して、その両端
電圧Ｖ5が制御電圧ＶCCの略３分の１まで低下する。そ
して、電圧Ｖ5 が制御電圧ＶCCの略３分の１まで低下す
ると、タイマー用集積回路ＩＣ1 の内部でディスチャー
ジ端子ＤＩＳとグランドの接続が切れて、コンデンサＣ
5 は再び充電される。ところで、タイマー用集積回路Ｉ
Ｃ1 の出力端子ＯＵＴの電位Ｖ6 は、コンデンサＣ5 の
充電中はハイレベルであり、ディスチャージ端子ＤＩＳ
がグランドに接地されてコンデンサＣ5 が放電すると、
出力端子ＯＵＴの電位はローレベルとなる。したがっ
て、電流Ｉ3 が小さいときには、コンデンサＣ5 の充放
電は緩やかに行われるため、電圧Ｖ6 の矩形波信号の周
波数は低くなり、電流Ｉ3 が大きい時には、コンデンサ
Ｃ5 の充放電が急激に行われるため、Ｖ6 の矩形波信号
の周波数は高くなる。
【００３９】ドライバ部７は汎用のＩＲ２１１１等のド
ライブ用集積回路ＩＣ2 から構成され、タイマー用集積
回路ＩＣ1 から出力された矩形波信号Ｖ6 のタイミング
で、スイッチング素子Ｑ1 ，Ｑ2 を交互にオン・オフし
ている。この制御回路２は、リミッタ部４の出力電圧Ｖ
2 が高い場合には（交流電源ＡＣのピーク値近傍、すな
わち、脈流電圧Ｖ1 の山部）、電流Ｉ1 が増加すること
により電流Ｉ3 が減少して、スイッチング素子Ｑ1 ，Ｑ
2 の駆動周波数が低くなる。一方、リミッタ部４の出力
電圧Ｖ2 が低い場合には（交流電源ＡＣのゼロクロス近
傍、すなわち、脈流電圧Ｖ1 の谷部）、電流Ｉ1 が低下
することにより電流Ｉ3 が増加して、スイッチング素子
Ｑ1 ，Ｑ2 の駆動周波数が高くなる。さらに、リミッタ
部４は、全波整流器ＤＢの脈流電圧Ｖ1 をしきい値
Ｖ3 ，Ｖ4 と比較して、脈流電圧Ｖ1 の上下を上限値Ｖ
H 、下限値ＶL でクランプした電圧Ｖ2に波形成形して
おり、制御回路２は基本周波数設定回路５ａによって設
定された周波数を、リミッタ４の出力Ｖ2 に応じて変調
している。
ライブ用集積回路ＩＣ2 から構成され、タイマー用集積
回路ＩＣ1 から出力された矩形波信号Ｖ6 のタイミング
で、スイッチング素子Ｑ1 ，Ｑ2 を交互にオン・オフし
ている。この制御回路２は、リミッタ部４の出力電圧Ｖ
2 が高い場合には（交流電源ＡＣのピーク値近傍、すな
わち、脈流電圧Ｖ1 の山部）、電流Ｉ1 が増加すること
により電流Ｉ3 が減少して、スイッチング素子Ｑ1 ，Ｑ
2 の駆動周波数が低くなる。一方、リミッタ部４の出力
電圧Ｖ2 が低い場合には（交流電源ＡＣのゼロクロス近
傍、すなわち、脈流電圧Ｖ1 の谷部）、電流Ｉ1 が低下
することにより電流Ｉ3 が増加して、スイッチング素子
Ｑ1 ，Ｑ2 の駆動周波数が高くなる。さらに、リミッタ
部４は、全波整流器ＤＢの脈流電圧Ｖ1 をしきい値
Ｖ3 ，Ｖ4 と比較して、脈流電圧Ｖ1 の上下を上限値Ｖ
H 、下限値ＶL でクランプした電圧Ｖ2に波形成形して
おり、制御回路２は基本周波数設定回路５ａによって設
定された周波数を、リミッタ４の出力Ｖ2 に応じて変調
している。
【００４０】ところで、負荷としてランプＬａを用い、
全波整流器ＤＢの出力電圧Ｖ1 を検出して周波数変調を
行わない場合、すなわち、基本周波数設定回路５ａの出
力によって常に同一周波数でスイッチング素子Ｑ1 ，Ｑ
2 を駆動する場合、調光点灯時〔図３（ｂ）〕には、全
点灯時〔図３（ａ）〕に比べて基本周波数設定回路５ａ
の出力電流を増加することによって、スイッチング素子
Ｑ1 ，Ｑ2 の駆動周波数を高くして、ランプＬａのラン
プ電流ＩLaの実効値を低くして、点灯出力を絞ってい
る。しかし、調光点灯時には、脈流電圧Ｖ1 の山部にお
けるランプ電流ＩLaが減少して、脈流電圧Ｖ1 の山部と
谷部とでランプ電流ＩLaのリップル成分が大きくなり、
ランプ電流ＬLaのクレストファクタが悪化する。
全波整流器ＤＢの出力電圧Ｖ1 を検出して周波数変調を
行わない場合、すなわち、基本周波数設定回路５ａの出
力によって常に同一周波数でスイッチング素子Ｑ1 ，Ｑ
2 を駆動する場合、調光点灯時〔図３（ｂ）〕には、全
点灯時〔図３（ａ）〕に比べて基本周波数設定回路５ａ
の出力電流を増加することによって、スイッチング素子
Ｑ1 ，Ｑ2 の駆動周波数を高くして、ランプＬａのラン
プ電流ＩLaの実効値を低くして、点灯出力を絞ってい
る。しかし、調光点灯時には、脈流電圧Ｖ1 の山部にお
けるランプ電流ＩLaが減少して、脈流電圧Ｖ1 の山部と
谷部とでランプ電流ＩLaのリップル成分が大きくなり、
ランプ電流ＬLaのクレストファクタが悪化する。
【００４１】そこで本実施形態の電源装置では、制御回
路２が脈流電圧Ｖ1 の山部で駆動周波数ｆを下げてラン
プ電流ＩLaを増加し、脈流電圧Ｖ1 の谷部で駆動周波数
ｆを上げてランプ電流ＩLaを絞ることによって、脈流電
圧Ｖ1 の山部と谷部とでランプ電流ＬLaのリップル成分
を低減して、ランプ電流ＬLaのクレストファクタを向上
させている。
路２が脈流電圧Ｖ1 の山部で駆動周波数ｆを下げてラン
プ電流ＩLaを増加し、脈流電圧Ｖ1 の谷部で駆動周波数
ｆを上げてランプ電流ＩLaを絞ることによって、脈流電
圧Ｖ1 の山部と谷部とでランプ電流ＬLaのリップル成分
を低減して、ランプ電流ＬLaのクレストファクタを向上
させている。
【００４２】すなわち、全点灯時〔図４（ａ）〕に比べ
て調光点灯時〔図４（ｂ）〕では、脈流電圧Ｖ1 の山部
と谷部とでランプ電流ＩLaに発生するリップル成分が大
きくなるので、リミッタ部４のしきい値Ｖ3 ，Ｖ4 の電
圧間隔を全点灯時よりも広くして、周波数変調の度合い
を大きくすることにより、調光点灯時のランプ電流ＩLa
のクレストファクタを改善している。このように、リミ
ッタ部４のしきい値Ｖ3 ，Ｖ4 の電圧間隔を制御するこ
とによって、ランプ電流ＩLaのリップル成分を低減する
ことができる。なお、しきい値Ｖ3 ，Ｖ4 の電圧間隔を
広くするためには、抵抗Ｒ4 の抵抗値を大きくするとと
もに、抵抗Ｒ3 ，Ｒ5 を小さくすれば良い。
て調光点灯時〔図４（ｂ）〕では、脈流電圧Ｖ1 の山部
と谷部とでランプ電流ＩLaに発生するリップル成分が大
きくなるので、リミッタ部４のしきい値Ｖ3 ，Ｖ4 の電
圧間隔を全点灯時よりも広くして、周波数変調の度合い
を大きくすることにより、調光点灯時のランプ電流ＩLa
のクレストファクタを改善している。このように、リミ
ッタ部４のしきい値Ｖ3 ，Ｖ4 の電圧間隔を制御するこ
とによって、ランプ電流ＩLaのリップル成分を低減する
ことができる。なお、しきい値Ｖ3 ，Ｖ4 の電圧間隔を
広くするためには、抵抗Ｒ4 の抵抗値を大きくするとと
もに、抵抗Ｒ3 ，Ｒ5 を小さくすれば良い。
【００４３】本実施形態では、制御電圧ＶCCを抵抗Ｒ3
〜Ｒ5 で分圧してしきい値Ｖ3 ，Ｖ4 を設定したが、別
回路によりしきい値Ｖ3 ，Ｖ4 を個別に設定しても良い
し、同様の動作を行うのであればタイマー部６を他の構
成で実現しても良いことは言うまでもない。また、本実
施形態では負荷として蛍光灯のようなランプＬａを用い
ているが、抵抗負荷等の負荷を用いても同様の効果を得
ることができる。 （実施形態２）本実施形態の電源装置は、図５に示すよ
うに、図１の電源装置において全波整流器ＤＢがダイオ
ードＤ3 〜Ｄ6 より構成され、全波整流器ＤＢの出力端
子間にダイオードＤ2 ，Ｄ1 の直列回路を介して平滑コ
ンデンサＣ1 が接続されている。制御回路２では、リミ
ッタ部４の下限値ＶL 及び上限値ＶH を個々に、或い
は、組み合わせて設定しているので、様々な波形のラン
プ電流ＩLaのクレストファクタを改善することができ
る。
〜Ｒ5 で分圧してしきい値Ｖ3 ，Ｖ4 を設定したが、別
回路によりしきい値Ｖ3 ，Ｖ4 を個別に設定しても良い
し、同様の動作を行うのであればタイマー部６を他の構
成で実現しても良いことは言うまでもない。また、本実
施形態では負荷として蛍光灯のようなランプＬａを用い
ているが、抵抗負荷等の負荷を用いても同様の効果を得
ることができる。 （実施形態２）本実施形態の電源装置は、図５に示すよ
うに、図１の電源装置において全波整流器ＤＢがダイオ
ードＤ3 〜Ｄ6 より構成され、全波整流器ＤＢの出力端
子間にダイオードＤ2 ，Ｄ1 の直列回路を介して平滑コ
ンデンサＣ1 が接続されている。制御回路２では、リミ
ッタ部４の下限値ＶL 及び上限値ＶH を個々に、或い
は、組み合わせて設定しているので、様々な波形のラン
プ電流ＩLaのクレストファクタを改善することができ
る。
【００４４】制御回路２は交流電源ＡＣの電源電圧を検
出してスイッチング素子Ｑ1 ，Ｑ2を高速で交互にオン
・オフしており、この制御回路２の動作を図５及び図６
により説明する。リミッタ部４では、まず、ゲイン調整
回路４ａが全波整流器ＤＢの出力電圧Ｖ1 （すなわち、
交流電源ＡＣの電源電圧の絶対値）を所定のゲインＫで
増幅する。そして、リミッタ回路４ｂが、ゲイン調整回
路４ａで増幅された電圧を下限値ＶL 及び上限値ＶH で
波形成形した電圧Ｖ2 を出力する。
出してスイッチング素子Ｑ1 ，Ｑ2を高速で交互にオン
・オフしており、この制御回路２の動作を図５及び図６
により説明する。リミッタ部４では、まず、ゲイン調整
回路４ａが全波整流器ＤＢの出力電圧Ｖ1 （すなわち、
交流電源ＡＣの電源電圧の絶対値）を所定のゲインＫで
増幅する。そして、リミッタ回路４ｂが、ゲイン調整回
路４ａで増幅された電圧を下限値ＶL 及び上限値ＶH で
波形成形した電圧Ｖ2 を出力する。
【００４５】次に、加算回路８がリミッタ部４の出力電
圧Ｖ2 に基準周波数電圧Ｖf0を加算して変調信号Ｖf を
発生し、電圧周波数変換回路９が変調信号Ｖf を周波数
に変換することにより、スイッチング素子Ｑ1 ，Ｑ2 の
駆動周波数ｆを得ることができる。そして、デューティ
成形回路１０が、電圧周波数変換回路９の出力信号に基
づいてスイッチング素子Ｑ1 ，Ｑ2 の駆動信号を発生
し、ドライブ回路７がデューティ成形回路１０の駆動信
号をスイッチング素子Ｑ1 ，Ｑ2 に出力し、スイッチン
グ素子Ｑ1 ，Ｑ2 をオン・オフさせる。
圧Ｖ2 に基準周波数電圧Ｖf0を加算して変調信号Ｖf を
発生し、電圧周波数変換回路９が変調信号Ｖf を周波数
に変換することにより、スイッチング素子Ｑ1 ，Ｑ2 の
駆動周波数ｆを得ることができる。そして、デューティ
成形回路１０が、電圧周波数変換回路９の出力信号に基
づいてスイッチング素子Ｑ1 ，Ｑ2 の駆動信号を発生
し、ドライブ回路７がデューティ成形回路１０の駆動信
号をスイッチング素子Ｑ1 ，Ｑ2 に出力し、スイッチン
グ素子Ｑ1 ，Ｑ2 をオン・オフさせる。
【００４６】ここで、ゲイン調整回路４ａのゲインＫを
大きくした場合の各部の波形を図７に示す。ゲインＫを
大きくすると、全波整流器ＤＢの出力電圧Ｖ1 をゲイン
Ｋ倍した値（Ｋ×Ｖ1 ）が大きくなるので、リミッタ部
４の出力Ｖ2 は、下限値ＶLにクランプされる期間が短
くなるとともに、上限値ＶH にクランプされる期間が長
くなる。駆動周波数制御部５はリミッタ部４の出力Ｖ2
に基づいてスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数ｆ
を決定しているので、駆動周波数ｆが一定の期間が図６
に比べて長くなる。すなわち、ゲイン調整部４ａのゲイ
ンＫを調整することによって、駆動周波数ｆが一定の期
間を調整することができる。
大きくした場合の各部の波形を図７に示す。ゲインＫを
大きくすると、全波整流器ＤＢの出力電圧Ｖ1 をゲイン
Ｋ倍した値（Ｋ×Ｖ1 ）が大きくなるので、リミッタ部
４の出力Ｖ2 は、下限値ＶLにクランプされる期間が短
くなるとともに、上限値ＶH にクランプされる期間が長
くなる。駆動周波数制御部５はリミッタ部４の出力Ｖ2
に基づいてスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数ｆ
を決定しているので、駆動周波数ｆが一定の期間が図６
に比べて長くなる。すなわち、ゲイン調整部４ａのゲイ
ンＫを調整することによって、駆動周波数ｆが一定の期
間を調整することができる。
【００４７】また、リミッタ部４の下限値ＶL 及び上限
値ＶH を変化させた場合の各部の波形を図８に示す。下
限値ＶL 及び上限値ＶH の電圧幅を狭くすると、全波整
流器ＤＢの脈流電圧Ｖ1 の山部と谷部とでリミッタ部４
の出力Ｖ2 及び変調信号ｆの差が小さくなり、スイッチ
ング素子Ｑ1 ，Ｑ2 の駆動周波数ｆの最大値（電圧Ｖ1
の山部）と最小値（電圧Ｖ1 の谷部）との差が少なくな
る。したがって、リミッタ部４の下限値ＶL 及び上限値
ＶH を変化させることにより、駆動周波数ｆを調整する
ことができる。
値ＶH を変化させた場合の各部の波形を図８に示す。下
限値ＶL 及び上限値ＶH の電圧幅を狭くすると、全波整
流器ＤＢの脈流電圧Ｖ1 の山部と谷部とでリミッタ部４
の出力Ｖ2 及び変調信号ｆの差が小さくなり、スイッチ
ング素子Ｑ1 ，Ｑ2 の駆動周波数ｆの最大値（電圧Ｖ1
の山部）と最小値（電圧Ｖ1 の谷部）との差が少なくな
る。したがって、リミッタ部４の下限値ＶL 及び上限値
ＶH を変化させることにより、駆動周波数ｆを調整する
ことができる。
【００４８】ところで、図９に示すように、全波整流器
ＤＢの整流電圧Ｖ1 をゲイン調整部４ａでゲインＫ倍し
た値（Ｋ×Ｖ1 ）よりも上限値ＶH が高い場合、リミッ
タ部４の出力Ｖ2 は下限値ＶL のみでクランプされ、駆
動周波数ｆは電圧Ｖ1 の山部において下に凸の波形とな
る。また、リミッタ部４の下限値ＶL を０Ｖとした場
合、図１０に示すように、リミッタ部４の出力Ｖ2 は上
限値ＶH のみでクランプされ、駆動周波数ｆは電圧Ｖ1
の谷部において上に凸の波形となる。リミッタ部４の下
限値ＶL 及び上限値ＶH の内、どちらか一方の境界値の
みが動作する範囲で周波数変調が行われることが判って
いる場合、一方の境界値のみを設定すればよい。
ＤＢの整流電圧Ｖ1 をゲイン調整部４ａでゲインＫ倍し
た値（Ｋ×Ｖ1 ）よりも上限値ＶH が高い場合、リミッ
タ部４の出力Ｖ2 は下限値ＶL のみでクランプされ、駆
動周波数ｆは電圧Ｖ1 の山部において下に凸の波形とな
る。また、リミッタ部４の下限値ＶL を０Ｖとした場
合、図１０に示すように、リミッタ部４の出力Ｖ2 は上
限値ＶH のみでクランプされ、駆動周波数ｆは電圧Ｖ1
の谷部において上に凸の波形となる。リミッタ部４の下
限値ＶL 及び上限値ＶH の内、どちらか一方の境界値の
みが動作する範囲で周波数変調が行われることが判って
いる場合、一方の境界値のみを設定すればよい。
【００４９】このように、リミッタ部４において、下限
値ＶL 及び上限値ＶH を個別に、或いは、組み合わせて
設定することにより、ランプＬａの出力に応じた変調信
号Ｖf を発生することができる。本実施形態では、リミ
ッタ部４の出力電圧Ｖ2 に基づいてスイッチング素子Ｑ
1 ，Ｑ2 の駆動周波数ｆの変調信号Ｖf を成形している
が、出力電圧Ｖ2 に基づいてスイッチング素子Ｑ1 ，Ｑ
2 のオン・オフのデューティ比を変調させる信号を成形
してもよい。
値ＶL 及び上限値ＶH を個別に、或いは、組み合わせて
設定することにより、ランプＬａの出力に応じた変調信
号Ｖf を発生することができる。本実施形態では、リミ
ッタ部４の出力電圧Ｖ2 に基づいてスイッチング素子Ｑ
1 ，Ｑ2 の駆動周波数ｆの変調信号Ｖf を成形している
が、出力電圧Ｖ2 に基づいてスイッチング素子Ｑ1 ，Ｑ
2 のオン・オフのデューティ比を変調させる信号を成形
してもよい。
【００５０】尚、制御回路２の構成以外は実施形態１の
電源装置と同様であるのでその説明は省略する。 （実施形態３）実施形態１又は２では、スイッチング素
子Ｑ1 ，Ｑ2 の駆動信号の駆動周波数を変調している
が、本実施形態では駆動信号のオンデューティを変調す
る。
電源装置と同様であるのでその説明は省略する。 （実施形態３）実施形態１又は２では、スイッチング素
子Ｑ1 ，Ｑ2 の駆動信号の駆動周波数を変調している
が、本実施形態では駆動信号のオンデューティを変調す
る。
【００５１】制御回路２の動作を図１１により説明す
る。リミッタ部４では、実施形態２と同様に、ゲイン調
整回路４ａが全波整流器ＤＢの出力電圧Ｖ1 をゲインＫ
倍し、リミッタ部回路４ｂは、ゲイン調整回路４ａの出
力を上限値ＶH 及び下限値ＶLで波形成形した電圧Ｖ2
を出力する。加算回路８は、リミッタ部４の出力Ｖ2 と
基準オンデューティ信号ＶDT0 を加算して、デューティ
信号ＶDTを発生する。
る。リミッタ部４では、実施形態２と同様に、ゲイン調
整回路４ａが全波整流器ＤＢの出力電圧Ｖ1 をゲインＫ
倍し、リミッタ部回路４ｂは、ゲイン調整回路４ａの出
力を上限値ＶH 及び下限値ＶLで波形成形した電圧Ｖ2
を出力する。加算回路８は、リミッタ部４の出力Ｖ2 と
基準オンデューティ信号ＶDT0 を加算して、デューティ
信号ＶDTを発生する。
【００５２】一方、電圧周波数変換回路９は予め設定さ
れた基準周波数電圧Ｖf0を周波数信号Ｖf に変換してお
り、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数は一定値
に設定されている。デューティ成形回路１０は加算回路
８のデューティ信号ＶDTと電圧周波数変換回路９の周波
数信号Ｖf に基づいて駆動信号を発生し、ドライブ回路
７がデューティ成形回路１０の駆動信号に基づいてスイ
ッチング素子Ｑ1 ，Ｑ2 を駆動している。
れた基準周波数電圧Ｖf0を周波数信号Ｖf に変換してお
り、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数は一定値
に設定されている。デューティ成形回路１０は加算回路
８のデューティ信号ＶDTと電圧周波数変換回路９の周波
数信号Ｖf に基づいて駆動信号を発生し、ドライブ回路
７がデューティ成形回路１０の駆動信号に基づいてスイ
ッチング素子Ｑ1 ，Ｑ2 を駆動している。
【００５３】ここで、スイッチング素子Ｑ1 ，Ｑ2 の駆
動信号の周波数を一定とし、駆動信号のオンデューティ
が５０％以下の領域で、オンデューティ変調を行う場合
の各部の波形を図１２に示す。全波整流器ＤＢの脈流電
圧Ｖ1 の山部では、リミッタ部４の出力Ｖ2 を上限値Ｖ
H にクランプし、加算回路８のデューティ信号ＶDTを５
０％に近づけて、ランプＬａに流れるランプ電流ＩLaを
増加させる。一方、脈流電圧Ｖ1 の谷部では、リミッタ
部４のリミッタ部出力Ｖ2 を下限値ＶL にクランプし、
デューティ信号ＶDTを下げて、ランプＬａのランプ電流
ＩLaが増加するのを抑制している。
動信号の周波数を一定とし、駆動信号のオンデューティ
が５０％以下の領域で、オンデューティ変調を行う場合
の各部の波形を図１２に示す。全波整流器ＤＢの脈流電
圧Ｖ1 の山部では、リミッタ部４の出力Ｖ2 を上限値Ｖ
H にクランプし、加算回路８のデューティ信号ＶDTを５
０％に近づけて、ランプＬａに流れるランプ電流ＩLaを
増加させる。一方、脈流電圧Ｖ1 の谷部では、リミッタ
部４のリミッタ部出力Ｖ2 を下限値ＶL にクランプし、
デューティ信号ＶDTを下げて、ランプＬａのランプ電流
ＩLaが増加するのを抑制している。
【００５４】ところで、デューティ信号ＶDTが５０％以
下の範囲では、デューティ信号ＶDTさせた場合の、ラン
プＬａに流れるランプ電流ＩLaの周波数電流特性を図１
５に示す。ランプ電流ＩLaは全波整流器ＤＢの電圧Ｖ1
（交流電源ＡＣの電源電圧の絶対値）に応じて変化し、
図中イは電圧Ｖ1 の山部における周波数電流特性を示
し、図中ロは電圧Ｖ1 の谷部における周波数電流特性を
示している。また、周波数ｆ1 は電圧Ｖ1 の山部におけ
る共振周波数、周波数ｆ2 は電圧Ｖ1 の谷部における共
振周波数を示す。
下の範囲では、デューティ信号ＶDTさせた場合の、ラン
プＬａに流れるランプ電流ＩLaの周波数電流特性を図１
５に示す。ランプ電流ＩLaは全波整流器ＤＢの電圧Ｖ1
（交流電源ＡＣの電源電圧の絶対値）に応じて変化し、
図中イは電圧Ｖ1 の山部における周波数電流特性を示
し、図中ロは電圧Ｖ1 の谷部における周波数電流特性を
示している。また、周波数ｆ1 は電圧Ｖ1 の山部におけ
る共振周波数、周波数ｆ2 は電圧Ｖ1 の谷部における共
振周波数を示す。
【００５５】図１５より、共振周波数ｆ1 ，ｆ2 以上の
周波数範囲では、インバータ回路１が遅相動作し、周波
数ｆの低下とともにランプ電流ＩLaが増加するが、共振
周波数ｆ1 ，ｆ2 以下の周波数範囲では、インバータ回
路１が進相動作し、周波数ｆの低下とともにランプ電流
ＩLaが低下し、周波数ｆとランプ電流ＩLaの関係は逆転
する。また、インバータ回路１が進相動作をすると、ス
イッチングの損失が増加するという問題も発生する。
周波数範囲では、インバータ回路１が遅相動作し、周波
数ｆの低下とともにランプ電流ＩLaが増加するが、共振
周波数ｆ1 ，ｆ2 以下の周波数範囲では、インバータ回
路１が進相動作し、周波数ｆの低下とともにランプ電流
ＩLaが低下し、周波数ｆとランプ電流ＩLaの関係は逆転
する。また、インバータ回路１が進相動作をすると、ス
イッチングの損失が増加するという問題も発生する。
【００５６】そこで、インバータ回路１の周波数ｆが周
波数変調によって交流電源ＡＣの商用周期で変化する場
合、インバータ回路１が進相動作しないように、インバ
ータ回路１のスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数
を、共振周波数ｆ1 ，ｆ2 以上の周波数範囲において設
定している。ところで、全波整流器ＤＢの出力電圧Ｖ1
（交流電源ＡＣの電源電圧ＶINの絶対値）に反比例した
周波数変調を行う場合の各部の波形を図１６に示す。
波数変調によって交流電源ＡＣの商用周期で変化する場
合、インバータ回路１が進相動作しないように、インバ
ータ回路１のスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数
を、共振周波数ｆ1 ，ｆ2 以上の周波数範囲において設
定している。ところで、全波整流器ＤＢの出力電圧Ｖ1
（交流電源ＡＣの電源電圧ＶINの絶対値）に反比例した
周波数変調を行う場合の各部の波形を図１６に示す。
【００５７】ここで、共振周波数は電圧Ｖ1 の山谷に応
じてｆ1 とｆ2 の間で変化するが、比例ゲインを小さく
しているので、周波数ｆは電圧Ｖ1 の山部では共振周波
数ｆ1 以上、電圧Ｖ1 の谷部では共振周波数ｆ2 以上と
なり、インバータ回路１の駆動周波数ｆを常に共振周波
数ｆ1 ，ｆ2 よりも高く設定することができる。したが
って、インバータ回路１は常に遅相動作し、インバータ
回路１の駆動周波数ｆが低下するとランプ電流ＩLaが増
加する。
じてｆ1 とｆ2 の間で変化するが、比例ゲインを小さく
しているので、周波数ｆは電圧Ｖ1 の山部では共振周波
数ｆ1 以上、電圧Ｖ1 の谷部では共振周波数ｆ2 以上と
なり、インバータ回路１の駆動周波数ｆを常に共振周波
数ｆ1 ，ｆ2 よりも高く設定することができる。したが
って、インバータ回路１は常に遅相動作し、インバータ
回路１の駆動周波数ｆが低下するとランプ電流ＩLaが増
加する。
【００５８】また、全波整流器ＤＢの出力電圧Ｖ1 に反
比例した周波数変調を行い、比例ゲインを大きくした場
合の各部の波形を図１７に示す。この場合、比例ゲイン
を大きくしているが、インバータ回路１の駆動周波数ｆ
に上限値ｆH 及び下限値ｆLを設定しており、駆動周波
数ｆが下限値ｆL を下回ると、下限側のリミッタ部が動
作して、駆動周波数ｆは下限値ｆL にクランプされる。
の増加とともに、ランプＬａのランプ出力は増加する
が、デューティ信号ＶDTが５０％を越えると、デューテ
ィ信号ＶDTの増加とともに、ランプ出力は減少するの
で、デューティ信号ＶDTの上限値は５０％以下の値に設
定されている。また、デューティ信号ＶDTを２５％未満
の値に設定した場合、インバータ回路１の発振周波数の
高次調波の影響によって、零電流スイッチングが行えな
い可能性があるので、デューティ信号ＶDTの下限値は２
５％以上の値に設定されている。
比例した周波数変調を行い、比例ゲインを大きくした場
合の各部の波形を図１７に示す。この場合、比例ゲイン
を大きくしているが、インバータ回路１の駆動周波数ｆ
に上限値ｆH 及び下限値ｆLを設定しており、駆動周波
数ｆが下限値ｆL を下回ると、下限側のリミッタ部が動
作して、駆動周波数ｆは下限値ｆL にクランプされる。
の増加とともに、ランプＬａのランプ出力は増加する
が、デューティ信号ＶDTが５０％を越えると、デューテ
ィ信号ＶDTの増加とともに、ランプ出力は減少するの
で、デューティ信号ＶDTの上限値は５０％以下の値に設
定されている。また、デューティ信号ＶDTを２５％未満
の値に設定した場合、インバータ回路１の発振周波数の
高次調波の影響によって、零電流スイッチングが行えな
い可能性があるので、デューティ信号ＶDTの下限値は２
５％以上の値に設定されている。
【００５９】一方、スイッチング素子Ｑ1 ，Ｑ2 の駆動
信号の周波数を一定とし、駆動信号のオンデューティが
５０％以上の領域で、オンデューティ変調を行う場合の
各部の波形を図１３に示す。オンデューティが５０％以
上になると、オンデューティとランプ出力の関係が逆転
するので、デューティ信号ＶDTの下限値は５０％以上の
値に設定されている。また、デューティ信号ＶDTが７５
％を越えると、インバータ回路１の発振周波数の高次調
波の影響によって、零電流スイッチングが行えない可能
性があるので、デューティ信号ＶDTの上限値は７５％以
下の値に設定されている。
信号の周波数を一定とし、駆動信号のオンデューティが
５０％以上の領域で、オンデューティ変調を行う場合の
各部の波形を図１３に示す。オンデューティが５０％以
上になると、オンデューティとランプ出力の関係が逆転
するので、デューティ信号ＶDTの下限値は５０％以上の
値に設定されている。また、デューティ信号ＶDTが７５
％を越えると、インバータ回路１の発振周波数の高次調
波の影響によって、零電流スイッチングが行えない可能
性があるので、デューティ信号ＶDTの上限値は７５％以
下の値に設定されている。
【００６０】尚、制御回路２以外の構成は、実施形態２
と同様であるので、その説明は省略する。 （実施形態４）本実施形態の電源装置の回路図を図１４
に示す。インバータ回路１を構成するスイッチング素子
Ｑ1 ，Ｑ2 の駆動周波数を変化させた場合の、ランプＬ
ａに流れるランプ電流ＩLaの周波数電流特性を図１５に
示す。ランプ電流ＩLaは全波整流器ＤＢの電圧Ｖ1 （交
流電源ＡＣの電源電圧の絶対値）に応じて変化し、図中
イは電圧Ｖ1 の山部における周波数電流特性を示し、図
中ロは電圧Ｖ1 の谷部における周波数電流特性を示して
いる。また、周波数ｆ1 は電圧Ｖ1 の山部における共振
周波数、周波数ｆ2 は電圧Ｖ1 の谷部における共振周波
数を示す。
と同様であるので、その説明は省略する。 （実施形態４）本実施形態の電源装置の回路図を図１４
に示す。インバータ回路１を構成するスイッチング素子
Ｑ1 ，Ｑ2 の駆動周波数を変化させた場合の、ランプＬ
ａに流れるランプ電流ＩLaの周波数電流特性を図１５に
示す。ランプ電流ＩLaは全波整流器ＤＢの電圧Ｖ1 （交
流電源ＡＣの電源電圧の絶対値）に応じて変化し、図中
イは電圧Ｖ1 の山部における周波数電流特性を示し、図
中ロは電圧Ｖ1 の谷部における周波数電流特性を示して
いる。また、周波数ｆ1 は電圧Ｖ1 の山部における共振
周波数、周波数ｆ2 は電圧Ｖ1 の谷部における共振周波
数を示す。
【００６１】図１５より、共振周波数ｆ1 ，ｆ2 以上の
周波数範囲では、インバータ回路１が遅相動作し、周波
数ｆの低下とともにランプ電流ＩLaが増加するが、共振
周波数ｆ1 ，ｆ2 以下の周波数範囲では、インバータ回
路１が進相動作し、周波数ｆの低下とともにランプ電流
ＩLaが低下し、周波数ｆとランプ電流ＩLaの関係は逆転
する。また、インバータ回路１が進相動作をすると、ス
イッチングの損失が増加するという問題も発生する。
周波数範囲では、インバータ回路１が遅相動作し、周波
数ｆの低下とともにランプ電流ＩLaが増加するが、共振
周波数ｆ1 ，ｆ2 以下の周波数範囲では、インバータ回
路１が進相動作し、周波数ｆの低下とともにランプ電流
ＩLaが低下し、周波数ｆとランプ電流ＩLaの関係は逆転
する。また、インバータ回路１が進相動作をすると、ス
イッチングの損失が増加するという問題も発生する。
【００６２】そこで、インバータ回路１の周波数ｆが周
波数変調によって交流電源ＡＣの商用周期で変化する場
合、インバータ回路１が進相動作しないように、インバ
ータ回路１のスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数
を、共振周波数ｆ1 ，ｆ2 以上の周波数範囲において設
定している。ところで、全波整流器ＤＢの出力電圧Ｖ1
（交流電源ＡＣの電源電圧ＶINの絶対値）に反比例した
周波数変調を行う場合の各部の波形を図１６に示す。
波数変調によって交流電源ＡＣの商用周期で変化する場
合、インバータ回路１が進相動作しないように、インバ
ータ回路１のスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数
を、共振周波数ｆ1 ，ｆ2 以上の周波数範囲において設
定している。ところで、全波整流器ＤＢの出力電圧Ｖ1
（交流電源ＡＣの電源電圧ＶINの絶対値）に反比例した
周波数変調を行う場合の各部の波形を図１６に示す。
【００６３】ここで、共振周波数は電圧Ｖ1 の山谷に応
じてｆ1 とｆ2 の間で変化するが、比例ゲインを小さく
しているので、周波数ｆは電圧Ｖ1 の山部では共振周波
数ｆ1 以上、電圧Ｖ1 の谷部では共振周波数ｆ2 以上と
なり、インバータ回路１の駆動周波数ｆを常に共振周波
数ｆ1 ，ｆ2 よりも高く設定することができる。したが
って、インバータ回路１は常に遅相動作し、インバータ
回路１の駆動周波数ｆが低下するとランプ電流ＩLaが増
加する。
じてｆ1 とｆ2 の間で変化するが、比例ゲインを小さく
しているので、周波数ｆは電圧Ｖ1 の山部では共振周波
数ｆ1 以上、電圧Ｖ1 の谷部では共振周波数ｆ2 以上と
なり、インバータ回路１の駆動周波数ｆを常に共振周波
数ｆ1 ，ｆ2 よりも高く設定することができる。したが
って、インバータ回路１は常に遅相動作し、インバータ
回路１の駆動周波数ｆが低下するとランプ電流ＩLaが増
加する。
【００６４】また、全波整流器ＤＢの出力電圧Ｖ1 に反
比例した周波数変調を行い、比例ゲインを大きくした場
合の各部の波形を図１７に示す。この場合、比例ゲイン
を大きくしているが、インバータ回路１の駆動周波数ｆ
に上限値ｆH 及び下限値ｆLを設定しており、駆動周波
数ｆが下限値ｆL を下回ると、下限側のリミッタ部が動
作して、駆動周波数ｆは下限値ｆL にクランプされる。
比例した周波数変調を行い、比例ゲインを大きくした場
合の各部の波形を図１７に示す。この場合、比例ゲイン
を大きくしているが、インバータ回路１の駆動周波数ｆ
に上限値ｆH 及び下限値ｆLを設定しており、駆動周波
数ｆが下限値ｆL を下回ると、下限側のリミッタ部が動
作して、駆動周波数ｆは下限値ｆL にクランプされる。
【００６５】すなわち、全波整流器ＤＢの脈流電圧Ｖ1
の山部では、ランプ電流ＩLaを増加させるために、イン
バータ回路１の駆動周波数ｆを下げて、下限値ｆL でク
ランプさせるとともに、脈流電圧Ｖ1 の谷部では、ラン
プ電流ＩLaの増加を抑制するために、インバータ回路１
の駆動周波数ｆを高めて、上限値ｆH でクランプさせる
ように周波数変調を行っている。この時、駆動周波数ｆ
の下限値ｆL を共振周波数ｆ1 以上の値に、上限値ｆH
を共振周波数ｆ2 以上の値に設定することにより、駆動
周波数ｆが共振周波数ｆ1 ，ｆ2 以下となることがな
く、インバータ回路１が進相動作するのを防ぐことがで
きる。
の山部では、ランプ電流ＩLaを増加させるために、イン
バータ回路１の駆動周波数ｆを下げて、下限値ｆL でク
ランプさせるとともに、脈流電圧Ｖ1 の谷部では、ラン
プ電流ＩLaの増加を抑制するために、インバータ回路１
の駆動周波数ｆを高めて、上限値ｆH でクランプさせる
ように周波数変調を行っている。この時、駆動周波数ｆ
の下限値ｆL を共振周波数ｆ1 以上の値に、上限値ｆH
を共振周波数ｆ2 以上の値に設定することにより、駆動
周波数ｆが共振周波数ｆ1 ，ｆ2 以下となることがな
く、インバータ回路１が進相動作するのを防ぐことがで
きる。
【００６６】本実施形態では、インバータ回路１は常に
遅相動作するので、インバータ回路１のスイッチング素
子Ｑ1 ，Ｑ2 の駆動周波数を低下させれば、ランプＬａ
に流れるランプ電流ＩLaを増加させることができる。ま
た、インバータ回路１を進相動作させた場合に発生する
スイッチングの損失を低減することもできる。尚、制御
回路２以外の構成は、実施形態１又は２と同様であるの
で、その説明は省略する。 （実施形態５）本実施形態では、実施形態４の電源装置
において、制御回路２が周波数変調に加えてデューティ
変調を行っている。
遅相動作するので、インバータ回路１のスイッチング素
子Ｑ1 ，Ｑ2 の駆動周波数を低下させれば、ランプＬａ
に流れるランプ電流ＩLaを増加させることができる。ま
た、インバータ回路１を進相動作させた場合に発生する
スイッチングの損失を低減することもできる。尚、制御
回路２以外の構成は、実施形態１又は２と同様であるの
で、その説明は省略する。 （実施形態５）本実施形態では、実施形態４の電源装置
において、制御回路２が周波数変調に加えてデューティ
変調を行っている。
【００６７】図１８に、制御回路２が周波数変調のみを
行った場合の各部の波形を示す。全波整流器ＤＢの脈流
電圧Ｖ1 の山部では、スイッチング素子Ｑ1 ，Ｑ2 の駆
動周波数ｆを低くして、ランプＬａのランプ電流ＩLaを
増加させている。一方、脈流電圧Ｖ1 の谷部では、スイ
ッチング素子Ｑ1 ，Ｑ2 の駆動周波数ｆを高くして、ラ
ンプ電流ＩLaの増加を抑制している。
行った場合の各部の波形を示す。全波整流器ＤＢの脈流
電圧Ｖ1 の山部では、スイッチング素子Ｑ1 ，Ｑ2 の駆
動周波数ｆを低くして、ランプＬａのランプ電流ＩLaを
増加させている。一方、脈流電圧Ｖ1 の谷部では、スイ
ッチング素子Ｑ1 ，Ｑ2 の駆動周波数ｆを高くして、ラ
ンプ電流ＩLaの増加を抑制している。
【００６８】ところが、脈流電圧Ｖ1 の谷部では、イン
バータ回路１の駆動周波数ｆが上限値ｆH でクランプさ
れるため、これ以上の値に駆動周波数ｆを設定して、ラ
ンプ電流ＩLaを低下させることができず、ランプ電流Ｉ
Laは脈流電流の山部に比べて増加している。そこで、本
実施形態では、インバータ回路１を構成するスイッチン
グ素子Ｑ1，Ｑ2 の駆動周波数ｆが上限値ｆH に達する
と、制御回路２がスイッチング素子Ｑ1 ，Ｑ2 のオンデ
ューティーを減少させるデューティー変調を行ってい
る。すなわち、駆動周波数ｆが上限値ｆH に達するまで
は、制御回路２はオンデューティを５０％以下の所定の
値ｄ2 に設定しており、駆動周波数ｆが上限値ｆH に達
すると、制御回路２はオンデューティをｄ2 からｄ1 ま
で除々に下げている（ｄ1 ＜ｄ2 ＜５０％）。
バータ回路１の駆動周波数ｆが上限値ｆH でクランプさ
れるため、これ以上の値に駆動周波数ｆを設定して、ラ
ンプ電流ＩLaを低下させることができず、ランプ電流Ｉ
Laは脈流電流の山部に比べて増加している。そこで、本
実施形態では、インバータ回路１を構成するスイッチン
グ素子Ｑ1，Ｑ2 の駆動周波数ｆが上限値ｆH に達する
と、制御回路２がスイッチング素子Ｑ1 ，Ｑ2 のオンデ
ューティーを減少させるデューティー変調を行ってい
る。すなわち、駆動周波数ｆが上限値ｆH に達するまで
は、制御回路２はオンデューティを５０％以下の所定の
値ｄ2 に設定しており、駆動周波数ｆが上限値ｆH に達
すると、制御回路２はオンデューティをｄ2 からｄ1 ま
で除々に下げている（ｄ1 ＜ｄ2 ＜５０％）。
【００６９】したがって、脈流電流Ｖ1 の谷間において
駆動周波数ｆが上限値ｆH に達すると、制御回路２がオ
ンデューティＤONをｄ2 からｄ1 まで除々に低下させて
いるので、駆動周波数ｆを上限値ｆH にクランプした場
合よりも、ランプ電流ＩLaの増加を一層抑制することが
でき、ランプ電流ＩLaのクレストファクタを一層改善す
ることができる。
駆動周波数ｆが上限値ｆH に達すると、制御回路２がオ
ンデューティＤONをｄ2 からｄ1 まで除々に低下させて
いるので、駆動周波数ｆを上限値ｆH にクランプした場
合よりも、ランプ電流ＩLaの増加を一層抑制することが
でき、ランプ電流ＩLaのクレストファクタを一層改善す
ることができる。
【００７０】上述の制御回路２では、脈流電圧Ｖ1 の山
部において、制御回路２がオンデューティ変調を行い、
ランプＬａのランプ電流ＩLaの増加をさらに抑制するこ
とによって、ランプ電流ＩLaのクレストファクタを改善
しているが、それとは逆に、脈流電圧Ｖ1 の谷部におい
て、制御回路２がオンデューティ変調を行い、ランプＬ
ａのランプ電流ＩLaをさらに増加させることによって、
ランプ電流ＩLaのクレストファクタを改善しても良い。
部において、制御回路２がオンデューティ変調を行い、
ランプＬａのランプ電流ＩLaの増加をさらに抑制するこ
とによって、ランプ電流ＩLaのクレストファクタを改善
しているが、それとは逆に、脈流電圧Ｖ1 の谷部におい
て、制御回路２がオンデューティ変調を行い、ランプＬ
ａのランプ電流ＩLaをさらに増加させることによって、
ランプ電流ＩLaのクレストファクタを改善しても良い。
【００７１】図２０に示すように、制御回路２は脈流電
圧Ｖ1 に反比例してインバータ回路１のスイッチング素
子Ｑ1 ，Ｑ2 の駆動周波数ｆを変調しており、駆動周波
数ｆが上限値ｆH を上回ると、駆動周波数ｆを上限値ｆ
H にクランプするとともに、駆動周波数ｆが下限値ｆL
を下回ると、駆動周波数ｆを下限値ｆH にクランプし、
脈流電圧Ｖ1 の山部ではランプＬａのランプ電流ＩLaを
増加させ、脈流電圧Ｖ1 の谷部ではランプＬａのランプ
電流ＩLaの増加を抑制している。
圧Ｖ1 に反比例してインバータ回路１のスイッチング素
子Ｑ1 ，Ｑ2 の駆動周波数ｆを変調しており、駆動周波
数ｆが上限値ｆH を上回ると、駆動周波数ｆを上限値ｆ
H にクランプするとともに、駆動周波数ｆが下限値ｆL
を下回ると、駆動周波数ｆを下限値ｆH にクランプし、
脈流電圧Ｖ1 の山部ではランプＬａのランプ電流ＩLaを
増加させ、脈流電圧Ｖ1 の谷部ではランプＬａのランプ
電流ＩLaの増加を抑制している。
【００７２】ここで、駆動周波数ｆが下限値ｆL にクラ
ンプされていない間、制御回路２は、スイッチング素子
Ｑ1 ，Ｑ2 のオンデューティを５０％以下の所定の値ｄ
1 に設定している。脈流電圧Ｖ1 の山部において、制御
回路２が駆動周波数ｆを低下させ、駆動周波数ｆが下限
値ｆL にクランプされると、制御回路２はスイッチング
素子Ｑ1 ，Ｑ2 のオンデューティをｄ1 からｄ2 （ｄ1
＜ｄ2 ＜５０％）まで除々に増加させて、脈流電圧Ｖ1
の山部におけるランプ電流ＩLaを増加させている。した
がって、脈流電圧Ｖ1 の山部と谷部におけるランプ電流
ＩLaの差を少なくして、クレストファクタを一層改善す
ることができる。
ンプされていない間、制御回路２は、スイッチング素子
Ｑ1 ，Ｑ2 のオンデューティを５０％以下の所定の値ｄ
1 に設定している。脈流電圧Ｖ1 の山部において、制御
回路２が駆動周波数ｆを低下させ、駆動周波数ｆが下限
値ｆL にクランプされると、制御回路２はスイッチング
素子Ｑ1 ，Ｑ2 のオンデューティをｄ1 からｄ2 （ｄ1
＜ｄ2 ＜５０％）まで除々に増加させて、脈流電圧Ｖ1
の山部におけるランプ電流ＩLaを増加させている。した
がって、脈流電圧Ｖ1 の山部と谷部におけるランプ電流
ＩLaの差を少なくして、クレストファクタを一層改善す
ることができる。
【００７３】また更に、上述の制御回路２では、脈流電
圧Ｖ1 の山部又は谷部において、駆動周波数ｆが上限値
ｆH 又は下限値ｆL にクランプされる間だけ、制御回路
２がオンデューティ変調を行っているが、脈流電圧Ｖ1
の全領域において、オンデューティ変調を行ってもよ
い。図２１に示すように、制御回路２は、脈流電圧Ｖ1
に逆比例してスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数
ｆを変調するとともに、脈流電圧Ｖ1 に比例してオンデ
ューティを変調している。そして、駆動周波数ｆが上限
値ｆH を上回ると、駆動周波数ｆを上限値ｆH にクラン
プし、駆動周波数ｆが下限値ｆL を下回ると、駆動周波
数ｆを下限値ｆH にクランプする。また、オンデューテ
ィが５０％以下の所定の値ｄ2 を上回ると、制御回路２
はオンデューティをｄ2 にクランプし、オンデューティ
がｄ2 よりも低い所定の値ｄ1 を下回ると、制御回路２
はオンデューティをｄ1 にクランプする。
圧Ｖ1 の山部又は谷部において、駆動周波数ｆが上限値
ｆH 又は下限値ｆL にクランプされる間だけ、制御回路
２がオンデューティ変調を行っているが、脈流電圧Ｖ1
の全領域において、オンデューティ変調を行ってもよ
い。図２１に示すように、制御回路２は、脈流電圧Ｖ1
に逆比例してスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数
ｆを変調するとともに、脈流電圧Ｖ1 に比例してオンデ
ューティを変調している。そして、駆動周波数ｆが上限
値ｆH を上回ると、駆動周波数ｆを上限値ｆH にクラン
プし、駆動周波数ｆが下限値ｆL を下回ると、駆動周波
数ｆを下限値ｆH にクランプする。また、オンデューテ
ィが５０％以下の所定の値ｄ2 を上回ると、制御回路２
はオンデューティをｄ2 にクランプし、オンデューティ
がｄ2 よりも低い所定の値ｄ1 を下回ると、制御回路２
はオンデューティをｄ1 にクランプする。
【００７４】このように、脈流電圧Ｖ1 の山部では、制
御回路２が駆動周波数ｆを下限値ｆL に下げるととも
に、オンデューティをｄ2 に増加させることによって、
ランプ電流ＩLaを増加させ、脈流電圧Ｖ1 の谷部では、
制御回路２が駆動周波数ｆを上限値ｆH に上げるととも
に、オンデューティをｄ1 に下げることによって、ラン
プ電流ＩLaの増加を抑制しているので、脈流電圧Ｖ1 の
山部と谷部とでランプ電流ＩLaの差を一層低減すること
ができ、ランプ電流ＩLaのクレストファクタを一層改善
することができる。
御回路２が駆動周波数ｆを下限値ｆL に下げるととも
に、オンデューティをｄ2 に増加させることによって、
ランプ電流ＩLaを増加させ、脈流電圧Ｖ1 の谷部では、
制御回路２が駆動周波数ｆを上限値ｆH に上げるととも
に、オンデューティをｄ1 に下げることによって、ラン
プ電流ＩLaの増加を抑制しているので、脈流電圧Ｖ1 の
山部と谷部とでランプ電流ＩLaの差を一層低減すること
ができ、ランプ電流ＩLaのクレストファクタを一層改善
することができる。
【００７５】尚、制御回路２以外の電源装置の回路構成
及び動作は実施形態１乃至４と同様であるので、その説
明は省略する。 （実施形態６）本実施形態では、実施形態１の電源装置
において、制御回路２が交流電源ＡＣの電圧変動に対し
て負荷の消費電力を一定に制御している。
及び動作は実施形態１乃至４と同様であるので、その説
明は省略する。 （実施形態６）本実施形態では、実施形態１の電源装置
において、制御回路２が交流電源ＡＣの電圧変動に対し
て負荷の消費電力を一定に制御している。
【００７６】実施形態１の電源装置では、交流電源ＡＣ
とは別電源の制御電圧ＶCCを抵抗Ｒ3 〜Ｒ5 で分圧して
リミッタ部４のしきい値Ｖ3 ，Ｖ4 を発生しているの
で、図２２（ａ）（ｂ）に示すように、全波整流器ＤＢ
の脈流電圧Ｖ1 が変動しても、リミッタ部４のしきい値
Ｖ3 ，Ｖ4 は変化しない。リミッタ部４のしきい値
Ｖ3，Ｖ4 、すなわち、下限値ＶL 及び上限値ＶH は、
インバータ回路１の駆動周波数ｆの上限値ｆH 及び下限
値ｆL にそれぞれ対応しているので、脈流電圧Ｖ1 が変
動しても、制御回路２の周波数変調の変調幅は略一定で
ある。したがって、交流電源ＡＣの電源電圧が変動する
と、インバータ回路１の駆動周波数ｆは一定なので、イ
ンバータ回路１の出力電圧も変動してしまう。
とは別電源の制御電圧ＶCCを抵抗Ｒ3 〜Ｒ5 で分圧して
リミッタ部４のしきい値Ｖ3 ，Ｖ4 を発生しているの
で、図２２（ａ）（ｂ）に示すように、全波整流器ＤＢ
の脈流電圧Ｖ1 が変動しても、リミッタ部４のしきい値
Ｖ3 ，Ｖ4 は変化しない。リミッタ部４のしきい値
Ｖ3，Ｖ4 、すなわち、下限値ＶL 及び上限値ＶH は、
インバータ回路１の駆動周波数ｆの上限値ｆH 及び下限
値ｆL にそれぞれ対応しているので、脈流電圧Ｖ1 が変
動しても、制御回路２の周波数変調の変調幅は略一定で
ある。したがって、交流電源ＡＣの電源電圧が変動する
と、インバータ回路１の駆動周波数ｆは一定なので、イ
ンバータ回路１の出力電圧も変動してしまう。
【００７７】特に、負荷として放電灯等のランプを用い
た場合、図２２（ａ）のように脈流電圧Ｖ1 のピーク値
が低下すると、脈流電圧Ｖ1 の山部においてインバータ
回路１の出力が低下する。インバータ回路１の出力が低
下するとランプインピーダンスが増加し、さらにインバ
ータ回路１の出力低下を招いてしまう。このため、脈流
電圧Ｖ1 の山部と谷部とでランプ電流ＩLaの差が大きく
なり、駆動周波数ｆを変調していない従来の電源装置の
ランプ電流ＩLaと大差ないものとなる。
た場合、図２２（ａ）のように脈流電圧Ｖ1 のピーク値
が低下すると、脈流電圧Ｖ1 の山部においてインバータ
回路１の出力が低下する。インバータ回路１の出力が低
下するとランプインピーダンスが増加し、さらにインバ
ータ回路１の出力低下を招いてしまう。このため、脈流
電圧Ｖ1 の山部と谷部とでランプ電流ＩLaの差が大きく
なり、駆動周波数ｆを変調していない従来の電源装置の
ランプ電流ＩLaと大差ないものとなる。
【００７８】そこで、図２３（ａ）に示すように、脈流
電圧Ｖ1 のピーク値が減少した場合には、上限値ＶH を
増加させ、脈流電圧Ｖ1 のピーク値が高い場合〔図２３
（ｂ）〕に比べて、リミッタ部回路４の上限値ＶH と下
限値ＶL との差ｄＶを大きくする。リミッタ部回路４の
上限値ＶH を増加させることにより、駆動周波数ｆの下
限値ｆL をより低い周波数に設定することができ、周波
数変調幅（すなわち、駆動周波数ｆの下限値ｆL と上限
値ｆH との差）が大きくなる。よって、脈流電圧Ｖ1 の
山部において、ランプＬａに流れるランプ電流ＩLaを増
加させることができ、脈流電圧Ｖ1 が変動しても、イン
バータ回路１の出力電力を略一定とすることができる。
電圧Ｖ1 のピーク値が減少した場合には、上限値ＶH を
増加させ、脈流電圧Ｖ1 のピーク値が高い場合〔図２３
（ｂ）〕に比べて、リミッタ部回路４の上限値ＶH と下
限値ＶL との差ｄＶを大きくする。リミッタ部回路４の
上限値ＶH を増加させることにより、駆動周波数ｆの下
限値ｆL をより低い周波数に設定することができ、周波
数変調幅（すなわち、駆動周波数ｆの下限値ｆL と上限
値ｆH との差）が大きくなる。よって、脈流電圧Ｖ1 の
山部において、ランプＬａに流れるランプ電流ＩLaを増
加させることができ、脈流電圧Ｖ1 が変動しても、イン
バータ回路１の出力電力を略一定とすることができる。
【００７９】このように、脈流電圧Ｖ1 （すなわち、交
流電源ＡＣの絶対値）の電圧変動に応じて、インバータ
回路１の駆動周波数ｆの変調幅を変化させることによっ
て、脈流電圧Ｖ1 が変動しても、インバータ回路１の出
力電力を略一定とすることができる。 （実施形態７）実施形態１の電源装置では、交流電源Ａ
Ｃの電源電圧（すなわち、脈流電圧Ｖ1 ）が変動する
と、リミッタ部４の出力Ｖ2 が上限値ＶH 又は下限値Ｖ
L でクランプされる期間ＴH ，ＴL が変動する。例え
ば、図２５（ｂ）に示すように、図２５（ａ）に比べ
て、脈流電圧Ｖ1 のピーク値が大きくなっても、リミッ
タ部４の上限値Ｖ4 及び下限値ＶL は変化しないので、
リミッタ部４の出力Ｖ2 が上限値Ｖ4 でクランプされる
期間ＴH は長くなり、下限値ＶL でクランプされる期間
ＴL は短くなる。したがって、脈流電圧Ｖ1 が大きくな
ると、制御回路２はインバータ回路１の出力が大きくな
るように制御する。反対に脈流電圧Ｖ1 が小さくなる
と、リミッタ部４の出力Ｖ2 が上限値ＶH でクランプさ
れる期間ＴH は短くなり、下限値ＶL でクランプされる
期間ＴL は長くなるので、制御回路２はインバータ回路
１の出力が小さくなるように制御する。よって、脈流電
圧Ｖ1 の変動によってインバータ回路１の出力電力も変
動することになる。
流電源ＡＣの絶対値）の電圧変動に応じて、インバータ
回路１の駆動周波数ｆの変調幅を変化させることによっ
て、脈流電圧Ｖ1 が変動しても、インバータ回路１の出
力電力を略一定とすることができる。 （実施形態７）実施形態１の電源装置では、交流電源Ａ
Ｃの電源電圧（すなわち、脈流電圧Ｖ1 ）が変動する
と、リミッタ部４の出力Ｖ2 が上限値ＶH 又は下限値Ｖ
L でクランプされる期間ＴH ，ＴL が変動する。例え
ば、図２５（ｂ）に示すように、図２５（ａ）に比べ
て、脈流電圧Ｖ1 のピーク値が大きくなっても、リミッ
タ部４の上限値Ｖ4 及び下限値ＶL は変化しないので、
リミッタ部４の出力Ｖ2 が上限値Ｖ4 でクランプされる
期間ＴH は長くなり、下限値ＶL でクランプされる期間
ＴL は短くなる。したがって、脈流電圧Ｖ1 が大きくな
ると、制御回路２はインバータ回路１の出力が大きくな
るように制御する。反対に脈流電圧Ｖ1 が小さくなる
と、リミッタ部４の出力Ｖ2 が上限値ＶH でクランプさ
れる期間ＴH は短くなり、下限値ＶL でクランプされる
期間ＴL は長くなるので、制御回路２はインバータ回路
１の出力が小さくなるように制御する。よって、脈流電
圧Ｖ1 の変動によってインバータ回路１の出力電力も変
動することになる。
【００８０】そこで、本実施形態では、図２４に示すよ
うに、全波整流器ＤＢとダイオードＤ1 の接続点とグラ
ンドとの間に、ダイオードＤ8 と抵抗Ｒ9 ，Ｒ10とを直
列に接続し、抵抗Ｒ10と並列にコンデンサＣ6 を接続し
ており、脈流電圧Ｖ1 を抵抗Ｒ9 ，Ｒ10で分圧し、コン
デンサＣ6 で平滑して基準電圧ＶC6を発生し、この基準
電圧ＶC6を抵抗Ｒ3 〜Ｒ5 で分圧して、リミッタ部回路
４のしきい値Ｖ3 ，Ｖ4 を設定している。したがって、
脈流電圧Ｖ1 が変動すれば、しきい値Ｖ3 ，Ｖ 4 、すな
わち、下限値ＶL 及び上限値ＶH も脈流電圧Ｖ1 に応じ
て変動する。したがって、抵抗Ｒ3 〜Ｒ5 の抵抗値を適
切な値に設計することによって、図２６（ａ）（ｂ）に
示すように、脈流電圧Ｖ1 のピーク値が変動しても、リ
ミッタ部４の出力Ｖ2 が上限値ＶH 又は下限値ＶL にク
ランプされる期間ＴH ，ＴL を略一定とすることができ
る。
うに、全波整流器ＤＢとダイオードＤ1 の接続点とグラ
ンドとの間に、ダイオードＤ8 と抵抗Ｒ9 ，Ｒ10とを直
列に接続し、抵抗Ｒ10と並列にコンデンサＣ6 を接続し
ており、脈流電圧Ｖ1 を抵抗Ｒ9 ，Ｒ10で分圧し、コン
デンサＣ6 で平滑して基準電圧ＶC6を発生し、この基準
電圧ＶC6を抵抗Ｒ3 〜Ｒ5 で分圧して、リミッタ部回路
４のしきい値Ｖ3 ，Ｖ4 を設定している。したがって、
脈流電圧Ｖ1 が変動すれば、しきい値Ｖ3 ，Ｖ 4 、すな
わち、下限値ＶL 及び上限値ＶH も脈流電圧Ｖ1 に応じ
て変動する。したがって、抵抗Ｒ3 〜Ｒ5 の抵抗値を適
切な値に設計することによって、図２６（ａ）（ｂ）に
示すように、脈流電圧Ｖ1 のピーク値が変動しても、リ
ミッタ部４の出力Ｖ2 が上限値ＶH 又は下限値ＶL にク
ランプされる期間ＴH ，ＴL を略一定とすることができ
る。
【００８１】ところで、一般に交流電源ＡＣの電源電圧
が増加すると負荷の消費電力も増加し、交流電源ＡＣの
電源電圧が低下すると負荷の消費電力も低下するが、交
流電源ＡＣの電源電圧の変動に伴って、整流器ＤＢの脈
流電圧Ｖ1 が変化する割合よりも、大きな割合でリミッ
タ部４の上限値ＶH 及び下限値ＶL が変化するように、
抵抗Ｒ3 〜Ｒ5 を設定してもよい。つまり、図２７
（ａ）（ｂ）に示すように、脈流電圧Ｖ1 が増加する
と、図２７（ａ）（ｂ）に示す場合とは逆に、リミッタ
部４の出力Ｖ2 が上限値ＶH にクランプされる期間ＴH
を短くするとともに、出力Ｖ2 が下限値ＶL にクランプ
される期間ＴL を長くしているので、インバータ回路１
の駆動周波数が上限値ｆH にクランプされる期間が長く
なり、脈流電圧Ｖ1 の増加によるインバータ回路１の出
力の増加の割合を少なくすることができる。
が増加すると負荷の消費電力も増加し、交流電源ＡＣの
電源電圧が低下すると負荷の消費電力も低下するが、交
流電源ＡＣの電源電圧の変動に伴って、整流器ＤＢの脈
流電圧Ｖ1 が変化する割合よりも、大きな割合でリミッ
タ部４の上限値ＶH 及び下限値ＶL が変化するように、
抵抗Ｒ3 〜Ｒ5 を設定してもよい。つまり、図２７
（ａ）（ｂ）に示すように、脈流電圧Ｖ1 が増加する
と、図２７（ａ）（ｂ）に示す場合とは逆に、リミッタ
部４の出力Ｖ2 が上限値ＶH にクランプされる期間ＴH
を短くするとともに、出力Ｖ2 が下限値ＶL にクランプ
される期間ＴL を長くしているので、インバータ回路１
の駆動周波数が上限値ｆH にクランプされる期間が長く
なり、脈流電圧Ｖ1 の増加によるインバータ回路１の出
力の増加の割合を少なくすることができる。
【００８２】同様に、脈流電圧Ｖ1 が低下すると、リミ
ッタ部４の出力Ｖ2 が上限値ＶH にクランプされる期間
ＴH を長くするとともに、出力Ｖ2 が下限値ＶL にクラ
ンプされる期間ＴL を短くしているので、インバータ回
路１の駆動周波数が下限値ｆL にクランプ期間が長くな
り、脈流電圧Ｖ1 の低下によるインバータ回路１の出力
の低下の割合を少なくすることができる。したがって、
交流電源ＡＣの電源電圧変動によるインバータ回路１の
出力の変動を抑制することができる。
ッタ部４の出力Ｖ2 が上限値ＶH にクランプされる期間
ＴH を長くするとともに、出力Ｖ2 が下限値ＶL にクラ
ンプされる期間ＴL を短くしているので、インバータ回
路１の駆動周波数が下限値ｆL にクランプ期間が長くな
り、脈流電圧Ｖ1 の低下によるインバータ回路１の出力
の低下の割合を少なくすることができる。したがって、
交流電源ＡＣの電源電圧変動によるインバータ回路１の
出力の変動を抑制することができる。
【００８３】なお、本実施形態では、脈流電圧Ｖ1 を分
圧、平滑して得られた電圧ＶC6を抵抗Ｒ3 〜Ｒ5 で分圧
することによって、しきい値Ｖ3 ，Ｖ4 、すなわち、下
限値ＶL 及び上限値ＶH を発生しているが、脈流電圧Ｖ
1 （すなわち、交流電源ＡＣ）の電圧変動に応じて変化
する電圧を、別回路で下限値ＶL 及び上限値ＶH に与え
てもよい。 （実施形態８）実施形態７では、脈流電圧Ｖ1 を抵抗Ｒ
9 ，Ｒ10及びコンデンサＣ6 からなる回路で分圧、平滑
して得られた直流電圧ＶC6を抵抗Ｒ3 〜Ｒ5 で分圧する
ことによって、リミッタ部４の下限値ＶL 及び上限値Ｖ
H を設定しているが、本実施形態では、図２８に示すよ
うに、平滑コンデンサＣ1 の平滑電圧を抵抗Ｒ3 〜Ｒ5
で分圧することによって、リミッタ部４の下限値ＶL 及
び上限値ＶH を設定している。
圧、平滑して得られた電圧ＶC6を抵抗Ｒ3 〜Ｒ5 で分圧
することによって、しきい値Ｖ3 ，Ｖ4 、すなわち、下
限値ＶL 及び上限値ＶH を発生しているが、脈流電圧Ｖ
1 （すなわち、交流電源ＡＣ）の電圧変動に応じて変化
する電圧を、別回路で下限値ＶL 及び上限値ＶH に与え
てもよい。 （実施形態８）実施形態７では、脈流電圧Ｖ1 を抵抗Ｒ
9 ，Ｒ10及びコンデンサＣ6 からなる回路で分圧、平滑
して得られた直流電圧ＶC6を抵抗Ｒ3 〜Ｒ5 で分圧する
ことによって、リミッタ部４の下限値ＶL 及び上限値Ｖ
H を設定しているが、本実施形態では、図２８に示すよ
うに、平滑コンデンサＣ1 の平滑電圧を抵抗Ｒ3 〜Ｒ5
で分圧することによって、リミッタ部４の下限値ＶL 及
び上限値ＶH を設定している。
【００８４】インバータ回路１は、平滑コンデンサＣ1
の平滑電圧を電源として動作するので、インバータ回路
１の出力は平滑コンデンサＣ1 の電圧リップルの影響を
受ける。本実施形態では、平滑コンデンサＣ1 の平滑電
圧を抵抗Ｒ3 〜Ｒ5 で分圧して、リミッタ部４の下限値
ＶL 及び上限値ＶH を設定しているので、実施形態７と
同様に、平滑コンデンサＣ1 の両端電圧が低下すれば、
リミッタ部４の下限値ＶL 及び上限値ＶH が低下して、
リミッタ部４の出力Ｖ2 が上限値ＶH にクランプされる
期間ＴH を長くするとともに、出力Ｖ2 が下限値ＶL に
クランプされる期間ＴL を短くしているので、インバー
タ回路１の駆動周波数が下限値ｆL にクランプ期間が長
くなり、インバータ回路１の出力が低下する割合を低減
できる。
の平滑電圧を電源として動作するので、インバータ回路
１の出力は平滑コンデンサＣ1 の電圧リップルの影響を
受ける。本実施形態では、平滑コンデンサＣ1 の平滑電
圧を抵抗Ｒ3 〜Ｒ5 で分圧して、リミッタ部４の下限値
ＶL 及び上限値ＶH を設定しているので、実施形態７と
同様に、平滑コンデンサＣ1 の両端電圧が低下すれば、
リミッタ部４の下限値ＶL 及び上限値ＶH が低下して、
リミッタ部４の出力Ｖ2 が上限値ＶH にクランプされる
期間ＴH を長くするとともに、出力Ｖ2 が下限値ＶL に
クランプされる期間ＴL を短くしているので、インバー
タ回路１の駆動周波数が下限値ｆL にクランプ期間が長
くなり、インバータ回路１の出力が低下する割合を低減
できる。
【００８５】また、平滑コンデンサＣ1 の平滑電圧が増
加すると、リミッタ部４の下限値ＶL 及び上限値ＶH が
増加して、リミッタ部４の出力Ｖ2 が上限値ＶH にクラ
ンプされる期間ＴH を短くするとともに、出力Ｖ2 が下
限値ＶL にクランプされる期間ＴL を長くしているの
で、インバータ回路１の駆動周波数が上限値ｆH にクラ
ンプ期間が長くなり、インバータ回路１の出力が増加す
る割合を低減できる。
加すると、リミッタ部４の下限値ＶL 及び上限値ＶH が
増加して、リミッタ部４の出力Ｖ2 が上限値ＶH にクラ
ンプされる期間ＴH を短くするとともに、出力Ｖ2 が下
限値ＶL にクランプされる期間ＴL を長くしているの
で、インバータ回路１の駆動周波数が上限値ｆH にクラ
ンプ期間が長くなり、インバータ回路１の出力が増加す
る割合を低減できる。
【００８６】したがって、平滑コンデンサＣ1 の電圧リ
ップルに基づいて，リミッタ部４の上限値ＶH 及び下限
値ＶL を設定することによって、交流電源ＡＣの電源電
圧の変動による、インバータ回路１の出力の変動を補正
することができる。なお、リミッタ部４以外の構成は、
実施形態１又は７と同様であるので、その説明は省略す
る。 （実施形態９）本実施形態では、実施形態１と同様に、
スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を変調して脈
流電圧Ｖ1 の山谷によるランプ電流の変動を低減すると
ともに、スイッチング素子Ｑ1 ，Ｑ2 のオンデューティ
を制御することによって、脈流電圧Ｖ1 の電圧変動によ
るインバータ回路１の出力変動を低減している。
ップルに基づいて，リミッタ部４の上限値ＶH 及び下限
値ＶL を設定することによって、交流電源ＡＣの電源電
圧の変動による、インバータ回路１の出力の変動を補正
することができる。なお、リミッタ部４以外の構成は、
実施形態１又は７と同様であるので、その説明は省略す
る。 （実施形態９）本実施形態では、実施形態１と同様に、
スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を変調して脈
流電圧Ｖ1 の山谷によるランプ電流の変動を低減すると
ともに、スイッチング素子Ｑ1 ，Ｑ2 のオンデューティ
を制御することによって、脈流電圧Ｖ1 の電圧変動によ
るインバータ回路１の出力変動を低減している。
【００８７】本実施形態では、図２９に示すように、実
施形態７の電源装置において、タイマー部６が、コンデ
ンサＣ6 の両端電圧ＶC6に応じてスイッチング素子
Ｑ1 ，Ｑ2 の駆動周波数を変調する周波数変調部６ａ
と、コンデンサＣ6 の両端電圧ＶC6に応じてスイッチン
グ素子Ｑ1 ，Ｑ2 のオンデューティを変調するデューテ
ィ変調部６ｂとから構成されている。
施形態７の電源装置において、タイマー部６が、コンデ
ンサＣ6 の両端電圧ＶC6に応じてスイッチング素子
Ｑ1 ，Ｑ2 の駆動周波数を変調する周波数変調部６ａ
と、コンデンサＣ6 の両端電圧ＶC6に応じてスイッチン
グ素子Ｑ1 ，Ｑ2 のオンデューティを変調するデューテ
ィ変調部６ｂとから構成されている。
【００８８】周波数変調部６ａは、実施形態１で説明し
たように、トランジスタＱ8 ，Ｑ9，Ｑ12から構成され
るカレントミラー回路と、タイマー用集積回路ＩＣ1 等
から構成される無安定マルチバイブレータ回路とから構
成される。デューティ変調部６ｂは、トランジスタＱ13
〜Ｑ16と、抵抗Ｒ9 と、コンデンサＣ7 と、汎用のタイ
マー用集積回路（例えば、ＮＥＣ社製のμＰＣ１５５
５）ＩＣ3 から構成される。周波数変調部６ａのタイマ
ー用集積回路ＩＣ1 からタイマー用集積回路ＩＣ3のト
リガ端子ＴＲＩＧに出力信号Ｖ6 が入力されると、タイ
マー用集積回路ＩＣ3 は出力信号Ｖ6 の立ち下がりによ
って、タイマー用集積回路ＩＣ3 の内部でディスチャー
ジ端子ＤＩＳがグランドＧＮＤから切り離され、ディス
チャージ端子ＤＩＳとスレッショルド端子ＴＨが接続さ
れ、両端子ＤＩＳ及びＴＨとグランドＧＮＤ間に接続さ
れたコンデンサＣ7 はトランジスタＱ16に流れる電流に
よって充電される。
たように、トランジスタＱ8 ，Ｑ9，Ｑ12から構成され
るカレントミラー回路と、タイマー用集積回路ＩＣ1 等
から構成される無安定マルチバイブレータ回路とから構
成される。デューティ変調部６ｂは、トランジスタＱ13
〜Ｑ16と、抵抗Ｒ9 と、コンデンサＣ7 と、汎用のタイ
マー用集積回路（例えば、ＮＥＣ社製のμＰＣ１５５
５）ＩＣ3 から構成される。周波数変調部６ａのタイマ
ー用集積回路ＩＣ1 からタイマー用集積回路ＩＣ3のト
リガ端子ＴＲＩＧに出力信号Ｖ6 が入力されると、タイ
マー用集積回路ＩＣ3 は出力信号Ｖ6 の立ち下がりによ
って、タイマー用集積回路ＩＣ3 の内部でディスチャー
ジ端子ＤＩＳがグランドＧＮＤから切り離され、ディス
チャージ端子ＤＩＳとスレッショルド端子ＴＨが接続さ
れ、両端子ＤＩＳ及びＴＨとグランドＧＮＤ間に接続さ
れたコンデンサＣ7 はトランジスタＱ16に流れる電流に
よって充電される。
【００８９】ところで、トランジスタＱ13のコレクタは
抵抗Ｒ12を介してコンデンサＣ6 及び抵抗Ｒ9 の接続点
に接続されており、コンデンサＣ6 の両端電圧ＶC6によ
りトランジスタＱ13には脈流電圧Ｖ1 に比例した電流が
流れる。そして、トランジスタＱ13，Ｑ14からなるカレ
ントミラー回路とトランジスタＱ15，Ｑ16からなるカレ
ントミラー回路によって、トランジスタＱ13に流れる電
流がトランジスタＱ16に伝達される。したがって、コン
デンサＣ7 は脈流電圧Ｖ1 に比例した電流によって充電
され、スレッショルド端子ＴＨの電圧が制御電圧ＶCCの
略３分の２に達すると、タイマー用集積回路ＩＣ3 の内
部でディスチャージ端子ＤＩＳがグランドＧＮＤに接続
されてコンデンサＣ7 が放電する。そして、スレッショ
ルド端子ＴＨの電圧が制御電圧ＶCCの略３分の１まで低
下すると、ディスチャージ端子ＤＩＳとグランドＧＮＤ
の接続が外れて、コンデンサＣ7 が再び充電される。
抵抗Ｒ12を介してコンデンサＣ6 及び抵抗Ｒ9 の接続点
に接続されており、コンデンサＣ6 の両端電圧ＶC6によ
りトランジスタＱ13には脈流電圧Ｖ1 に比例した電流が
流れる。そして、トランジスタＱ13，Ｑ14からなるカレ
ントミラー回路とトランジスタＱ15，Ｑ16からなるカレ
ントミラー回路によって、トランジスタＱ13に流れる電
流がトランジスタＱ16に伝達される。したがって、コン
デンサＣ7 は脈流電圧Ｖ1 に比例した電流によって充電
され、スレッショルド端子ＴＨの電圧が制御電圧ＶCCの
略３分の２に達すると、タイマー用集積回路ＩＣ3 の内
部でディスチャージ端子ＤＩＳがグランドＧＮＤに接続
されてコンデンサＣ7 が放電する。そして、スレッショ
ルド端子ＴＨの電圧が制御電圧ＶCCの略３分の１まで低
下すると、ディスチャージ端子ＤＩＳとグランドＧＮＤ
の接続が外れて、コンデンサＣ7 が再び充電される。
【００９０】タイマー用集積回路ＩＣ3 の出力端子ＯＵ
Ｔの電位は、コンデンサＣ7 の充電期間はハイレベルと
なり、それ以外の期間はローレベルとなる。したがっ
て、脈流電圧Ｖ1 が大きくなると、コンデンサＣ7 の充
電電流が大きくなり、コンデンサＣ7 の充電期間が短く
なるので、タイマー用集積回路ＩＣ3 の出力がハイレベ
ルとなる時間（オンデューティ）も短くなる。逆に、脈
流電圧Ｖ1 が小さくなると、コンデンサＣ7 の充電電流
が小さくなり、コンデンサＣ7 の充電期間が長くなるの
で、オンデューティは長くなる。
Ｔの電位は、コンデンサＣ7 の充電期間はハイレベルと
なり、それ以外の期間はローレベルとなる。したがっ
て、脈流電圧Ｖ1 が大きくなると、コンデンサＣ7 の充
電電流が大きくなり、コンデンサＣ7 の充電期間が短く
なるので、タイマー用集積回路ＩＣ3 の出力がハイレベ
ルとなる時間（オンデューティ）も短くなる。逆に、脈
流電圧Ｖ1 が小さくなると、コンデンサＣ7 の充電電流
が小さくなり、コンデンサＣ7 の充電期間が長くなるの
で、オンデューティは長くなる。
【００９１】したがって、脈流電圧Ｖ1 が許容変動範囲
の最低電圧となるときに、タイマー用集積回路ＩＣ3 の
出力信号のオンデューティが５０％となるようにコンデ
ンサＣ7 の充電電流を設定しておけば、脈流電圧Ｖ1 が
低くなると、オンデューティが５０％に近付いて負荷出
力が増加するとともに、脈流電圧Ｖ1 が高くなると、オ
ンデューティが５０％よりも低くなって負荷出力が低下
するので、脈流電圧Ｖ1 の変動による負荷出力の変動を
補正することができる。
の最低電圧となるときに、タイマー用集積回路ＩＣ3 の
出力信号のオンデューティが５０％となるようにコンデ
ンサＣ7 の充電電流を設定しておけば、脈流電圧Ｖ1 が
低くなると、オンデューティが５０％に近付いて負荷出
力が増加するとともに、脈流電圧Ｖ1 が高くなると、オ
ンデューティが５０％よりも低くなって負荷出力が低下
するので、脈流電圧Ｖ1 の変動による負荷出力の変動を
補正することができる。
【００９２】実施形態６又は７の電源装置では、電源電
圧の脈流によって発生する負荷出力のリップル成分を周
波数制御し、さらに電源電圧の電圧変動も周波数制御で
対応しているので、電源電圧の変動によって出力が大き
く変動する負荷に対しては、周波数を大きく変動させる
必要があり、出力の補正が十分に行えない場合がある
が、本実施形態ではオンデューティ変調によって負荷出
力を補正しているので、電源電圧変動により出力が変動
する負荷に対しても十分対応することができる。
圧の脈流によって発生する負荷出力のリップル成分を周
波数制御し、さらに電源電圧の電圧変動も周波数制御で
対応しているので、電源電圧の変動によって出力が大き
く変動する負荷に対しては、周波数を大きく変動させる
必要があり、出力の補正が十分に行えない場合がある
が、本実施形態ではオンデューティ変調によって負荷出
力を補正しているので、電源電圧変動により出力が変動
する負荷に対しても十分対応することができる。
【００９３】尚、交流電源ＡＣの電圧変動に応じて負荷
出力を補正するように、オンデューティを変調させる回
路であれば、図２９の回路以外の回路でもよいことは、
言うまでもない。なお、デューティ変調部６ｂ以外の構
成は実施形態１又は７と同様であるので、その説明は省
略する。 （実施形態１０）本実施形態の電源装置の回路図を図３
０に示す。
出力を補正するように、オンデューティを変調させる回
路であれば、図２９の回路以外の回路でもよいことは、
言うまでもない。なお、デューティ変調部６ｂ以外の構
成は実施形態１又は７と同様であるので、その説明は省
略する。 （実施形態１０）本実施形態の電源装置の回路図を図３
０に示す。
【００９４】インバータ回路１は、平滑コンデンサＣ1
の両端間に接続されたスイッチング素子Ｑ1 ，Ｑ2 と、
スイッチング素子Ｑ2 のソース・ドレイン間に直列接続
されたインダクタＬ1 及びコンデンサＣ2 からなる第１
の共振系と、コンデンサＣ2の両端間にインダクタＬ2
及びコンデンサＣ3 を介して両フィラメントの電源側端
間に接続された負荷としてのランプＬａと、ランプＬａ
の両フィラメントの非電源側端間に接続されたコンデン
サＣ8 と、インダクタＬ1 及びコンデンサＣ2の接続点
からコンデンサＣ1 及びスイッチング素子Ｑ1 の接続点
に電流が流れる向きに両接続点間に接続されたダイオー
ドＤ9 と、コンデンサＣ2 と逆並列に接続されたダイオ
ードＤ10とから構成されており、インダクタＬ2 とコン
デンサＣ8 とから第２の共振系が構成される。ここで、
ダイオードＤ9 ，Ｄ10は、それぞれ、インダクタＬ1 及
びコンデンサＣ2 の接続点の電位Ｖa をコンデンサＣ1
の電圧とグランドレベルにクランプする。
の両端間に接続されたスイッチング素子Ｑ1 ，Ｑ2 と、
スイッチング素子Ｑ2 のソース・ドレイン間に直列接続
されたインダクタＬ1 及びコンデンサＣ2 からなる第１
の共振系と、コンデンサＣ2の両端間にインダクタＬ2
及びコンデンサＣ3 を介して両フィラメントの電源側端
間に接続された負荷としてのランプＬａと、ランプＬａ
の両フィラメントの非電源側端間に接続されたコンデン
サＣ8 と、インダクタＬ1 及びコンデンサＣ2の接続点
からコンデンサＣ1 及びスイッチング素子Ｑ1 の接続点
に電流が流れる向きに両接続点間に接続されたダイオー
ドＤ9 と、コンデンサＣ2 と逆並列に接続されたダイオ
ードＤ10とから構成されており、インダクタＬ2 とコン
デンサＣ8 とから第２の共振系が構成される。ここで、
ダイオードＤ9 ，Ｄ10は、それぞれ、インダクタＬ1 及
びコンデンサＣ2 の接続点の電位Ｖa をコンデンサＣ1
の電圧とグランドレベルにクランプする。
【００９５】実施形態１のインバータ回路１では、負荷
電圧を帰還して入力力率を改善しているのに対して、本
実施形態のインバータ回路１では、コンデンサＣ2 の両
端電圧Ｖa を帰還して入力力率を改善している。また、
本実施形態のインバータ回路１では第２の共振系を設け
たことにより、負荷電圧とはある程度独立に帰還電圧Ｖ
a の周波数特性を設定することができるため、特に放電
灯等のランプ負荷を用いた場合に、ランプ負荷を先行予
熱する時などの負荷が軽い時に、電圧Ｖa を低減して平
滑コンデンサＣ1 の電圧上昇を防ぐことができる。
電圧を帰還して入力力率を改善しているのに対して、本
実施形態のインバータ回路１では、コンデンサＣ2 の両
端電圧Ｖa を帰還して入力力率を改善している。また、
本実施形態のインバータ回路１では第２の共振系を設け
たことにより、負荷電圧とはある程度独立に帰還電圧Ｖ
a の周波数特性を設定することができるため、特に放電
灯等のランプ負荷を用いた場合に、ランプ負荷を先行予
熱する時などの負荷が軽い時に、電圧Ｖa を低減して平
滑コンデンサＣ1 の電圧上昇を防ぐことができる。
【００９６】ところで、脈流電圧Ｖ1 の山部において、
電圧Ｖa の振幅が大きくなり平滑コンデンサＣ1 の電圧
よりも大きくなったり、グランドレベルよりも低くなる
と、ダイオードＤ9 又はＤ10がオンして、電圧Ｖa の電
圧を平滑コンデンサＣ1 の電圧又はグランドレベルにク
ランプし、その振幅を略一定に保つ。そのため、電圧Ｖ
a のリップル成分が低下し、電圧Ｖa を電源とする第２
の共振系において、全点灯時〔図３１（ａ）〕にはラン
プＬａを流れる電流ＩLaのクレストファクタがある程度
改善される。
電圧Ｖa の振幅が大きくなり平滑コンデンサＣ1 の電圧
よりも大きくなったり、グランドレベルよりも低くなる
と、ダイオードＤ9 又はＤ10がオンして、電圧Ｖa の電
圧を平滑コンデンサＣ1 の電圧又はグランドレベルにク
ランプし、その振幅を略一定に保つ。そのため、電圧Ｖ
a のリップル成分が低下し、電圧Ｖa を電源とする第２
の共振系において、全点灯時〔図３１（ａ）〕にはラン
プＬａを流れる電流ＩLaのクレストファクタがある程度
改善される。
【００９７】しかし、調光点灯時〔図３１（ｂ）〕など
インダクタＬ1 及びコンデンサＣ2からなる第１の共振
系の共振状態が弱くなると、コンデンサＣ2 の両端電圧
Ｖaの振幅が小さくなり、ダイオードＤ9 ，Ｄ10によっ
て電圧Ｖa がコンデンサＣ1の電圧或いはグランドにク
ランプされなくなる。したがって、インバータ回路１の
駆動周波数を一定とした場合には、電圧Ｖa のリップル
成分が増加し、実施形態１のインバータ回路１と同様に
脈流電圧Ｖ1 と略反相似形のランプ電流ＩLaが流れてク
レストファクタが急激に悪化する。
インダクタＬ1 及びコンデンサＣ2からなる第１の共振
系の共振状態が弱くなると、コンデンサＣ2 の両端電圧
Ｖaの振幅が小さくなり、ダイオードＤ9 ，Ｄ10によっ
て電圧Ｖa がコンデンサＣ1の電圧或いはグランドにク
ランプされなくなる。したがって、インバータ回路１の
駆動周波数を一定とした場合には、電圧Ｖa のリップル
成分が増加し、実施形態１のインバータ回路１と同様に
脈流電圧Ｖ1 と略反相似形のランプ電流ＩLaが流れてク
レストファクタが急激に悪化する。
【００９８】そのため、本実施形態では、実施形態１と
同様に、脈流電圧Ｖ1 の山部においてインバータ回路１
の駆動周波数を下げてランプ電流ＩLaを増加させるとと
もに、脈流電圧Ｖ1 の谷部において駆動周波数を上げて
ランプ電流ＩLaを低下させているので、ランプ電流ＩLa
のリップル成分が減少して、クレストファクタを改善す
ることができる。また、全点灯時よりも調光点灯時の周
波数変調の度合いを大きくすることによって、調光点灯
時のランプ電流のクレストファクタを一層改善すること
ができる。
同様に、脈流電圧Ｖ1 の山部においてインバータ回路１
の駆動周波数を下げてランプ電流ＩLaを増加させるとと
もに、脈流電圧Ｖ1 の谷部において駆動周波数を上げて
ランプ電流ＩLaを低下させているので、ランプ電流ＩLa
のリップル成分が減少して、クレストファクタを改善す
ることができる。また、全点灯時よりも調光点灯時の周
波数変調の度合いを大きくすることによって、調光点灯
時のランプ電流のクレストファクタを一層改善すること
ができる。
【００９９】尚、インバータ回路１以外の構成は実施形
態１又は７と同様であるので、その説明は省略する。ま
た、本実施形態のインバータ回路１には、実施形態７の
制御回路を適用しているが、実施形態１乃至９のいずれ
の制御回路を適用しても同等の効果が得られることは言
うまでもない。 （実施形態１１）本実施形態の電源装置の回路図を図３
２に示す。
態１又は７と同様であるので、その説明は省略する。ま
た、本実施形態のインバータ回路１には、実施形態７の
制御回路を適用しているが、実施形態１乃至９のいずれ
の制御回路を適用しても同等の効果が得られることは言
うまでもない。 （実施形態１１）本実施形態の電源装置の回路図を図３
２に示す。
【０１００】本実施形態は、従来例で説明した図５７の
電源装置に実施形態７の制御回路２を適用したものであ
り、実施形態１と同様に、脈流電圧Ｖ1 の山部におい
て、インバータ回路１の駆動周波数を下げてランプ電流
ＩLaを増加させるとともに、脈流電圧Ｖ1 の山部におい
ては、インバータ回路１の駆動周波数を上げてランプ電
流ＩLaを低下させているので、ランプ電流ＩLaのクレス
トファクタを改善することができる。さらに、ランプＬ
ａの全点灯時よりも調光点灯時において、周波数変調の
度合いを高めることにより、調光点灯時のランプ電流Ｉ
Laのクレストファクタを改善することができる。
電源装置に実施形態７の制御回路２を適用したものであ
り、実施形態１と同様に、脈流電圧Ｖ1 の山部におい
て、インバータ回路１の駆動周波数を下げてランプ電流
ＩLaを増加させるとともに、脈流電圧Ｖ1 の山部におい
ては、インバータ回路１の駆動周波数を上げてランプ電
流ＩLaを低下させているので、ランプ電流ＩLaのクレス
トファクタを改善することができる。さらに、ランプＬ
ａの全点灯時よりも調光点灯時において、周波数変調の
度合いを高めることにより、調光点灯時のランプ電流Ｉ
Laのクレストファクタを改善することができる。
【０１０１】尚、インバータ回路１の構成は図５３と同
様であり、インバータ回路１以外の構成は実施形態７と
同様であるので、その説明は省略する。なお、本実施形
態では、図５３の電源装置に実施形態７の制御回路２を
適用しているが、実施形態１乃至９のいずれの制御回路
を適用しても同等の効果が得られることは言うまでもな
い。 （実施形態１２）本実施形態の電源装置の回路図を図３
３に示す。
様であり、インバータ回路１以外の構成は実施形態７と
同様であるので、その説明は省略する。なお、本実施形
態では、図５３の電源装置に実施形態７の制御回路２を
適用しているが、実施形態１乃至９のいずれの制御回路
を適用しても同等の効果が得られることは言うまでもな
い。 （実施形態１２）本実施形態の電源装置の回路図を図３
３に示す。
【０１０２】本実施形態では、実施形態１１の電源装置
において、コンデンサＣ1 ，Ｃ9 間にコンデンサＣ1 か
らコンデンサＣ9 に電流が流れる向きにダイオードＤ11
を挿入し、ダイオードＤ11及びコンデンサＣ9 と並列に
コンデンサＣ13を接続し、スイッチング素子Ｑ1 ，Ｑ2
の接続点をダイオードＤ10及びインダクタＬ2 を介して
ダイオードＤ11及びコンデンサＣ1 の接続点に接続して
いる。尚、ダイオードＤ10は、スイッチング素子Ｑ1 ，
Ｑ2 の接続点からダイオードＤ11及びコンデンサＣ1 の
接続点に電流が流れる向きに挿入されている。
において、コンデンサＣ1 ，Ｃ9 間にコンデンサＣ1 か
らコンデンサＣ9 に電流が流れる向きにダイオードＤ11
を挿入し、ダイオードＤ11及びコンデンサＣ9 と並列に
コンデンサＣ13を接続し、スイッチング素子Ｑ1 ，Ｑ2
の接続点をダイオードＤ10及びインダクタＬ2 を介して
ダイオードＤ11及びコンデンサＣ1 の接続点に接続して
いる。尚、ダイオードＤ10は、スイッチング素子Ｑ1 ，
Ｑ2 の接続点からダイオードＤ11及びコンデンサＣ1 の
接続点に電流が流れる向きに挿入されている。
【０１０３】本実施形態では、ダイオードＤ10，Ｄ11と
インダクタＬ2 と平滑コンデンサＣ1 から降圧チョッパ
を構成し、平滑コンデンサＣ1 の平滑電圧を低減して、
入力力率歪みを改善している。また、実施形態１と同様
に、脈流電圧Ｖ1 の山部において、インバータ回路１の
駆動周波数を下げてランプ電流ＩLaを増加させるととも
に、脈流電圧Ｖ1 の山部においては、インバータ回路１
の駆動周波数を上げてランプ電流ＩLaを低下させている
ので、ランプ電流ＩLaのクレストファクタを改善するこ
とができる。さらに、ランプＬａの全点灯時よりも調光
点灯時において、周波数変調の度合いを高めることによ
り、調光点灯時のランプ電流ＩLaのクレストファクタを
改善することができる。
インダクタＬ2 と平滑コンデンサＣ1 から降圧チョッパ
を構成し、平滑コンデンサＣ1 の平滑電圧を低減して、
入力力率歪みを改善している。また、実施形態１と同様
に、脈流電圧Ｖ1 の山部において、インバータ回路１の
駆動周波数を下げてランプ電流ＩLaを増加させるととも
に、脈流電圧Ｖ1 の山部においては、インバータ回路１
の駆動周波数を上げてランプ電流ＩLaを低下させている
ので、ランプ電流ＩLaのクレストファクタを改善するこ
とができる。さらに、ランプＬａの全点灯時よりも調光
点灯時において、周波数変調の度合いを高めることによ
り、調光点灯時のランプ電流ＩLaのクレストファクタを
改善することができる。
【０１０４】尚、インバータ回路１以外の構成は実施形
態７又は１１と同様であるので、その説明は省略する。
また、本実施形態では実施形態７の制御回路２を用いて
いるが、実施形態１乃至９のいずれの制御回路を用いて
も同等の効果が得られることは言うまでもない。 （実施形態１３）本実施形態の電源装置の回路図を図３
４に、各部の波形を図３５に示す。
態７又は１１と同様であるので、その説明は省略する。
また、本実施形態では実施形態７の制御回路２を用いて
いるが、実施形態１乃至９のいずれの制御回路を用いて
も同等の効果が得られることは言うまでもない。 （実施形態１３）本実施形態の電源装置の回路図を図３
４に、各部の波形を図３５に示す。
【０１０５】検出部３は、全波整流器ＤＢの脈流電圧Ｖ
1 を抵抗Ｒ1 ，Ｒ2 で分圧した検出電圧Ｖ1 ’を、コン
パレータＣＰ1 の反転入力端子に出力する。コンパレー
タＣＰ1 の比反転入力端子には、制御電圧ＶCCを抵抗Ｒ
3 ，Ｒ4 で分圧した電圧Ｖ7 〔＝ＶCC×Ｒ4 ／（Ｒ3 ＋
Ｒ4 ）〕が入力されており、コンパレータＣＰ1 は電圧
Ｖ1 ’を電圧Ｖ7 と比較する。
1 を抵抗Ｒ1 ，Ｒ2 で分圧した検出電圧Ｖ1 ’を、コン
パレータＣＰ1 の反転入力端子に出力する。コンパレー
タＣＰ1 の比反転入力端子には、制御電圧ＶCCを抵抗Ｒ
3 ，Ｒ4 で分圧した電圧Ｖ7 〔＝ＶCC×Ｒ4 ／（Ｒ3 ＋
Ｒ4 ）〕が入力されており、コンパレータＣＰ1 は電圧
Ｖ1 ’を電圧Ｖ7 と比較する。
【０１０６】コンパレータＣＰ1 の出力端子はトランジ
スタＱ5 のベースに接続され、コンパレータＣＰ1 の出
力がローレベルの時にはトランジスタＱ5 はオフし、コ
ンパレータＣＰ1 の出力がハイレベルの時にはトランジ
スタＱ5 はオンして、トランジスタＱ6 に電流Ｉ1 が流
れる。トランジスタＱ6 ，Ｑ7 はカレントミラー回路を
構成しており、トランジスタＱ7 のコレクタは、電流Ｉ
1 よりも大きな電流を供給する基本周波数設定回路５ａ
に接続される。また、トランジスタＱ7 のコレクタは、
トランジスタＱ8 ，Ｑ9 ，Ｑ12からなるカレントミラー
回路に接続され、このカレントミラー回路がタイマー部
６の入力部を構成しており、トランジスタＱ8 には電流
Ｉ2 と電流Ｉ1 との差の電流Ｉ3 （＝Ｉ2 −Ｉ1 ）が流
れる。
スタＱ5 のベースに接続され、コンパレータＣＰ1 の出
力がローレベルの時にはトランジスタＱ5 はオフし、コ
ンパレータＣＰ1 の出力がハイレベルの時にはトランジ
スタＱ5 はオンして、トランジスタＱ6 に電流Ｉ1 が流
れる。トランジスタＱ6 ，Ｑ7 はカレントミラー回路を
構成しており、トランジスタＱ7 のコレクタは、電流Ｉ
1 よりも大きな電流を供給する基本周波数設定回路５ａ
に接続される。また、トランジスタＱ7 のコレクタは、
トランジスタＱ8 ，Ｑ9 ，Ｑ12からなるカレントミラー
回路に接続され、このカレントミラー回路がタイマー部
６の入力部を構成しており、トランジスタＱ8 には電流
Ｉ2 と電流Ｉ1 との差の電流Ｉ3 （＝Ｉ2 −Ｉ1 ）が流
れる。
【０１０７】電圧Ｖ1 ’が電圧Ｖ7 よりも小さい期間Ｔ
L では、トランジスタＱ5 はオフして、電流Ｉ1 は流れ
ないので、電流Ｉ3 は電流Ｉ2 に等しくなる。一方、電
圧Ｖ1 ’が電圧Ｖ7 よりも大きい期間ＴH では、トラン
ジスタＱ5 はオンして、電流Ｉ1 が流れ、電流Ｉ3 には
電流Ｉ2 と電流Ｉ1 の差（Ｉ2 −Ｉ1 ）の電流が流れ
る。
L では、トランジスタＱ5 はオフして、電流Ｉ1 は流れ
ないので、電流Ｉ3 は電流Ｉ2 に等しくなる。一方、電
圧Ｖ1 ’が電圧Ｖ7 よりも大きい期間ＴH では、トラン
ジスタＱ5 はオンして、電流Ｉ1 が流れ、電流Ｉ3 には
電流Ｉ2 と電流Ｉ1 の差（Ｉ2 −Ｉ1 ）の電流が流れ
る。
【０１０８】ここで、スイッチング素子Ｑ1 ，Ｑ2 の駆
動周波数は実施形態１で説明したように電流Ｉ3 によっ
て決定されるので、電流Ｉ3 が大きい期間ＴL では、コ
ンデンサＣ5 の充電期間が短く、すなわち、駆動周波数
は高くなり、電流Ｉ3 が小さい期間ＴH では、コンデン
サＣ5 の充電期間が長く、すなわち、駆動周波数は低く
なる。このように、スイッチング素子Ｑ1 ，Ｑ2 の駆動
周波数は電流Ｉ3 の大きさに応じて二通りの値に設定さ
れ、電圧Ｖ1 ’が電圧Ｖ7 よりも大きい期間ＴH では、
駆動周波数を低くしてランプ電流ＩLaを増加させるとと
もに、電圧Ｖ1’が電圧Ｖ7 よりも小さい期間ＴL で
は、駆動周波数を高くしてランプ電流ＩLaを低下させて
いるので、脈流電圧Ｖ1 の山谷でランプ電流ＩLaのリッ
プル成分を低減することができ、クレストファクタを改
善することができる。
動周波数は実施形態１で説明したように電流Ｉ3 によっ
て決定されるので、電流Ｉ3 が大きい期間ＴL では、コ
ンデンサＣ5 の充電期間が短く、すなわち、駆動周波数
は高くなり、電流Ｉ3 が小さい期間ＴH では、コンデン
サＣ5 の充電期間が長く、すなわち、駆動周波数は低く
なる。このように、スイッチング素子Ｑ1 ，Ｑ2 の駆動
周波数は電流Ｉ3 の大きさに応じて二通りの値に設定さ
れ、電圧Ｖ1 ’が電圧Ｖ7 よりも大きい期間ＴH では、
駆動周波数を低くしてランプ電流ＩLaを増加させるとと
もに、電圧Ｖ1’が電圧Ｖ7 よりも小さい期間ＴL で
は、駆動周波数を高くしてランプ電流ＩLaを低下させて
いるので、脈流電圧Ｖ1 の山谷でランプ電流ＩLaのリッ
プル成分を低減することができ、クレストファクタを改
善することができる。
【０１０９】本実施形態では、コンパレータＣＰ1 のし
きい値となる電圧Ｖ7 を調整することによって、スイッ
チング素子Ｑ1 ，Ｑ2 の駆動周波数が低い期間ＴH と、
駆動周波数が高い期間ＴL とを調整することができる。
また、基本周波数設定回路５ａの電流Ｉ2 によって期間
ＴH における駆動周波数を設定し、抵抗Ｒ11で決定され
るトランジスタＱ6 の電流Ｉ1 によって期間ＴL におけ
る駆動周波数を設定することができるので、実施形態１
と同様に、脈流電圧Ｖ1 （交流電源ＡＣの電源電圧）に
応じてランプ電流ＩLaのクレストファクタを改善するこ
とができる。
きい値となる電圧Ｖ7 を調整することによって、スイッ
チング素子Ｑ1 ，Ｑ2 の駆動周波数が低い期間ＴH と、
駆動周波数が高い期間ＴL とを調整することができる。
また、基本周波数設定回路５ａの電流Ｉ2 によって期間
ＴH における駆動周波数を設定し、抵抗Ｒ11で決定され
るトランジスタＱ6 の電流Ｉ1 によって期間ＴL におけ
る駆動周波数を設定することができるので、実施形態１
と同様に、脈流電圧Ｖ1 （交流電源ＡＣの電源電圧）に
応じてランプ電流ＩLaのクレストファクタを改善するこ
とができる。
【０１１０】なお、駆動周波数制御部５以外の構成は実
施形態１と同様であるので、その説明は省略する。 （実施形態１４）本実施形態の電源装置の回路図を図３
６に、各部の波形を図３７に示す。本実施形態では、実
施形態１の電源装置においてリミッタ部上限下限設定回
路４ｃが、ランプＬａに流れるランプ電流ＩLaをカレン
トトランスＣＴ1 で検出し、ランプ電流ＩLaに応じてリ
ミッタ部４のしきい値Ｖ3 ，Ｖ4 、すなわち、上限値Ｖ
H 及び下限値ＶL を設定することによって、ランプ電流
ＩLaが変動すると変動分を補正する動作を行うととも
に、ランプ電流ＩLaのクレストファクタを改善してい
る。
施形態１と同様であるので、その説明は省略する。 （実施形態１４）本実施形態の電源装置の回路図を図３
６に、各部の波形を図３７に示す。本実施形態では、実
施形態１の電源装置においてリミッタ部上限下限設定回
路４ｃが、ランプＬａに流れるランプ電流ＩLaをカレン
トトランスＣＴ1 で検出し、ランプ電流ＩLaに応じてリ
ミッタ部４のしきい値Ｖ3 ，Ｖ4 、すなわち、上限値Ｖ
H 及び下限値ＶL を設定することによって、ランプ電流
ＩLaが変動すると変動分を補正する動作を行うととも
に、ランプ電流ＩLaのクレストファクタを改善してい
る。
【０１１１】すなわち、リミッタ部上限下限設定回路４
ｃはランプ電流ＩLaのピーク値と実効値とを検出してお
り、表１に示すように、ランプ電流ＩLaの目標値よりも
ピーク値が大きければ、リミッタ部４の下限値ＶL を低
くし、ランプ電流ＩLaの実効値が目標値よりも大きけれ
ば、リミッタ部４の上限値ＶH を低くする。このよう
に、ランプ電流ＩLaを検出してリミッタ部4 の上限値Ｖ
H 及び下限値ＶL を制御することにより、ランプ電流Ｉ
Laの変動を補正するとともに、クレストファクタの低減
を図ることができる。
ｃはランプ電流ＩLaのピーク値と実効値とを検出してお
り、表１に示すように、ランプ電流ＩLaの目標値よりも
ピーク値が大きければ、リミッタ部４の下限値ＶL を低
くし、ランプ電流ＩLaの実効値が目標値よりも大きけれ
ば、リミッタ部４の上限値ＶH を低くする。このよう
に、ランプ電流ＩLaを検出してリミッタ部4 の上限値Ｖ
H 及び下限値ＶL を制御することにより、ランプ電流Ｉ
Laの変動を補正するとともに、クレストファクタの低減
を図ることができる。
【０１１２】尚、リミッタ部４以外の構成は実施形態１
と同様であるので、その説明は省略する。
と同様であるので、その説明は省略する。
【０１１３】
【表１】
【０１１４】（実施形態１５）本実施形態の電源装置の
回路図を図３７に、各部の波形を図３８に示す。この電
源装置では、実施形態１の電源装置において、検出部３
が全波整流器ＤＢの脈流電圧Ｖ1 を抵抗Ｒ1 ，Ｒ2 で分
圧し、この分圧値に基づいてプログラマグル電源部８が
検出電圧Ｖ1 ’を発生する。リミッタ部４では、検出電
圧Ｖ1 ’を上限値ＶH 及び下限値ＶL で波形成形した電
圧Ｖ2 を出力する。そして、駆動周波数制御部５は電圧
Ｖ2 に基づいてスイッチング素子Ｑ1 ，Ｑ2 の駆動周波
数を決定する。
回路図を図３７に、各部の波形を図３８に示す。この電
源装置では、実施形態１の電源装置において、検出部３
が全波整流器ＤＢの脈流電圧Ｖ1 を抵抗Ｒ1 ，Ｒ2 で分
圧し、この分圧値に基づいてプログラマグル電源部８が
検出電圧Ｖ1 ’を発生する。リミッタ部４では、検出電
圧Ｖ1 ’を上限値ＶH 及び下限値ＶL で波形成形した電
圧Ｖ2 を出力する。そして、駆動周波数制御部５は電圧
Ｖ2 に基づいてスイッチング素子Ｑ1 ，Ｑ2 の駆動周波
数を決定する。
【０１１５】ここで、図３８に示すように、プログラマ
ブル電源部８はランプＬａの負荷特性を考慮した電圧Ｖ
1 ’を出力する。すなわち、プログラマブル電源部８は
抵抗Ｒ1 ，Ｒ2 の分圧値が０Ｖとなるのを検出して、脈
流電圧Ｖ1 とリミッタ部４に出力する検出信号Ｖ1 ’と
を同期させる。なお、リミッタ部４より後段の制御回路
２の動作は実施形態１と同様であるので、その説明は省
略する。
ブル電源部８はランプＬａの負荷特性を考慮した電圧Ｖ
1 ’を出力する。すなわち、プログラマブル電源部８は
抵抗Ｒ1 ，Ｒ2 の分圧値が０Ｖとなるのを検出して、脈
流電圧Ｖ1 とリミッタ部４に出力する検出信号Ｖ1 ’と
を同期させる。なお、リミッタ部４より後段の制御回路
２の動作は実施形態１と同様であるので、その説明は省
略する。
【０１１６】このように、プログラマブル電源部８が予
め負荷特性を考慮した検出電圧Ｖ1’を出力することに
より、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を補正
することができ、ランプ電流ＩLaのクレストファクタを
改善することができる。 （実施形態１６）本実施形態の電源装置の回路図を図３
９に、各部の波形図を図４０に示す。
め負荷特性を考慮した検出電圧Ｖ1’を出力することに
より、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を補正
することができ、ランプ電流ＩLaのクレストファクタを
改善することができる。 （実施形態１６）本実施形態の電源装置の回路図を図３
９に、各部の波形図を図４０に示す。
【０１１７】本実施形態では、実施形態１の電源装置に
おいて、ランプ電流検出回路９がランプＬａの一方のフ
ィラメントに接続された電流検出手段９ａを用いてラン
プ電流ＩLaを検出しており、ランプ電流検出回路９がラ
ンプ電流ＩLaが急激な増加を検出すると、スイッチング
素子Ｑ1 ，Ｑ2 の駆動周波数を一時的に高くして、ラン
プ電流ＩLaの暴走を防止している。
おいて、ランプ電流検出回路９がランプＬａの一方のフ
ィラメントに接続された電流検出手段９ａを用いてラン
プ電流ＩLaを検出しており、ランプ電流検出回路９がラ
ンプ電流ＩLaが急激な増加を検出すると、スイッチング
素子Ｑ1 ，Ｑ2 の駆動周波数を一時的に高くして、ラン
プ電流ＩLaの暴走を防止している。
【０１１８】ランプ電流検出回路９には、ランプ電流Ｉ
Laの上限値Ｉmax が予め設定されている。例えば、図４
０に示すように、制御回路２の誤動作等によってランプ
電流ＩLaが急激に増加して上限値Ｉmax を越えると、ラ
ンプ電流検出回路９はランプ電流ＩLaが上限値Ｉmax を
越えたことを検出し、タイマー部６に所定期間Ｔa だけ
電流Ｉａを出力する。
Laの上限値Ｉmax が予め設定されている。例えば、図４
０に示すように、制御回路２の誤動作等によってランプ
電流ＩLaが急激に増加して上限値Ｉmax を越えると、ラ
ンプ電流検出回路９はランプ電流ＩLaが上限値Ｉmax を
越えたことを検出し、タイマー部６に所定期間Ｔa だけ
電流Ｉａを出力する。
【０１１９】タイマー部６では、ランプ電流検出回路９
から電流Ｉａが入力されると、トランジスタＱ8 に流れ
る電流が（Ｉ3 ＋Ｉａ）に増加するので、コンデンサＣ
5 の充電電流が大きくなり、充電期間が短くなる。した
がって、期間Ｔa において、スイッチング素子Ｑ1 ，Ｑ
2 の駆動周波数が一時的に高い値ｆ1 に設定され、ラン
プＬａに流れるランプ電流ＩLaが減少する。そして、所
定期間Ｔa が経過した後、ランプ電流検出回路９はタイ
マー部６に電流Ｉａを流すのを止めて、スイッチング素
子Ｑ1 ，Ｑ2 の駆動周波数を通常動作時の駆動周波数ｆ
L に戻すことにより、ランプを正常に点灯させることが
できる。
から電流Ｉａが入力されると、トランジスタＱ8 に流れ
る電流が（Ｉ3 ＋Ｉａ）に増加するので、コンデンサＣ
5 の充電電流が大きくなり、充電期間が短くなる。した
がって、期間Ｔa において、スイッチング素子Ｑ1 ，Ｑ
2 の駆動周波数が一時的に高い値ｆ1 に設定され、ラン
プＬａに流れるランプ電流ＩLaが減少する。そして、所
定期間Ｔa が経過した後、ランプ電流検出回路９はタイ
マー部６に電流Ｉａを流すのを止めて、スイッチング素
子Ｑ1 ，Ｑ2 の駆動周波数を通常動作時の駆動周波数ｆ
L に戻すことにより、ランプを正常に点灯させることが
できる。
【０１２０】ところで、ランプ電流検出回路９がタイマ
ー部６に電流Ｉａを流す期間Ｔa は、ランプ電流ＩLaの
上限値Ｉmax と駆動周波数ｆ1 と期間Ｔa においてラン
プ電流ＩLaが減少する度合とからランプ電流ＩLaが正常
点灯時の値に低減するまでの時間を概算し、その値を設
定してもよい。また、ランプ電流ＩLaの下限値を設定し
ておき、ランプ電流ＩLaが所定の下限値まで低減したと
きに、ランプ電流検出回路９がタイマー部６に電流Ｉａ
を流すのを停止してもよい。また更に、ランプ電流検出
回路９からタイマー部６に流す電流Ｉａを、時間の経過
とともに除々に減少させて、スムーズに通常の制御に戻
してもよい。
ー部６に電流Ｉａを流す期間Ｔa は、ランプ電流ＩLaの
上限値Ｉmax と駆動周波数ｆ1 と期間Ｔa においてラン
プ電流ＩLaが減少する度合とからランプ電流ＩLaが正常
点灯時の値に低減するまでの時間を概算し、その値を設
定してもよい。また、ランプ電流ＩLaの下限値を設定し
ておき、ランプ電流ＩLaが所定の下限値まで低減したと
きに、ランプ電流検出回路９がタイマー部６に電流Ｉａ
を流すのを停止してもよい。また更に、ランプ電流検出
回路９からタイマー部６に流す電流Ｉａを、時間の経過
とともに除々に減少させて、スムーズに通常の制御に戻
してもよい。
【０１２１】なお、ランプ電流検出回路９以外の構成は
実施形態１と同様であるので、その説明は省略する。 （実施形態１７）本実施形態の電源装置の回路図を図４
１に、各部の波形図を図４２に示す。本実施形態では、
実施形態１の電源装置において、ランプ電流ＩLaが所定
値よりも減少するのをランプ電流検出回路９が検出する
と、インバータ回路１のスイッチング素子Ｑ1 ，Ｑ2 の
駆動周波数を一定期間低くして、ランプ電流ＩLaを増加
させることによって、ランプＬａの立ち消えを防止して
いる。
実施形態１と同様であるので、その説明は省略する。 （実施形態１７）本実施形態の電源装置の回路図を図４
１に、各部の波形図を図４２に示す。本実施形態では、
実施形態１の電源装置において、ランプ電流ＩLaが所定
値よりも減少するのをランプ電流検出回路９が検出する
と、インバータ回路１のスイッチング素子Ｑ1 ，Ｑ2 の
駆動周波数を一定期間低くして、ランプ電流ＩLaを増加
させることによって、ランプＬａの立ち消えを防止して
いる。
【０１２２】ランプ電流検出回路９では予めランプ電流
ＩLaの下限値Ｉmin が設定されており、例えば、図４２
に示すようにランプ電流ＩLaが除々に低下して、下限値
Ｉmin に達すると、ランプ電流検出回路９はランプ電流
ＩLaが下限値Ｉmin まで低下したことを検出し、所定期
間Ｔb の間だけ、駆動周波数制御部５のトランジスタＱ
18に電流Ｉｂを出力する。
ＩLaの下限値Ｉmin が設定されており、例えば、図４２
に示すようにランプ電流ＩLaが除々に低下して、下限値
Ｉmin に達すると、ランプ電流検出回路９はランプ電流
ＩLaが下限値Ｉmin まで低下したことを検出し、所定期
間Ｔb の間だけ、駆動周波数制御部５のトランジスタＱ
18に電流Ｉｂを出力する。
【０１２３】トランジスタＱ17，Ｑ18はカレントミラー
回路を構成しており、トランジスタＱ18に電流が流れる
と、駆動周波数制御部５からタイマー部６に流れる電流
の一部（＝Ｉｂ）がトランジスタＱ17に流れ、トランジ
スタＱ8 に流れる電流は（Ｉ3 −Ｉｂ）となる。したが
って、トランジスタＱ8 を流れる電流が通常時よりも電
流Ｉｂだけ減少するので、コンデンサＣ5 の充電時間が
長くなり、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数が
ｆL からｆ2 に低くなる（ｆL ＞ｆ2 ）。この間、ラン
プＬａに流れるランプ電流ＩLaは一時的に大きくなり、
ランプ電流ＩLaが増加する。そして、所定期間Ｔb の経
過後に、ランプ電流検出回路９は駆動周波数制御部５に
電流Ｉｂを流すのを止めて、通常の制御に戻すことによ
り、ランプＬａを正常に点灯させることができる。
回路を構成しており、トランジスタＱ18に電流が流れる
と、駆動周波数制御部５からタイマー部６に流れる電流
の一部（＝Ｉｂ）がトランジスタＱ17に流れ、トランジ
スタＱ8 に流れる電流は（Ｉ3 −Ｉｂ）となる。したが
って、トランジスタＱ8 を流れる電流が通常時よりも電
流Ｉｂだけ減少するので、コンデンサＣ5 の充電時間が
長くなり、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数が
ｆL からｆ2 に低くなる（ｆL ＞ｆ2 ）。この間、ラン
プＬａに流れるランプ電流ＩLaは一時的に大きくなり、
ランプ電流ＩLaが増加する。そして、所定期間Ｔb の経
過後に、ランプ電流検出回路９は駆動周波数制御部５に
電流Ｉｂを流すのを止めて、通常の制御に戻すことによ
り、ランプＬａを正常に点灯させることができる。
【０１２４】ところで、ランプ電流ＩLaの下限値Ｉmin
と、検出後の駆動周波数ｆ2 と、ランプ電流ＩLaが増加
する度合いによって、ランプ電流ＩLaが正常点灯時の値
に達するまでの時間を概算し、その値を所定期間Ｔb と
してもよい。また、ランプ電流ＩLaの上限値を設定し、
ランプ電流ＩLaが所定の上限値まで増加したときに、ラ
ンプ電流検出回路９が電流Ｉｂを流すのを停止してもよ
い。また更に、電流Ｉｂを時間の経過とともに徐々に減
少させることで、スムーズに通常の制御に戻すようにし
ても良い。
と、検出後の駆動周波数ｆ2 と、ランプ電流ＩLaが増加
する度合いによって、ランプ電流ＩLaが正常点灯時の値
に達するまでの時間を概算し、その値を所定期間Ｔb と
してもよい。また、ランプ電流ＩLaの上限値を設定し、
ランプ電流ＩLaが所定の上限値まで増加したときに、ラ
ンプ電流検出回路９が電流Ｉｂを流すのを停止してもよ
い。また更に、電流Ｉｂを時間の経過とともに徐々に減
少させることで、スムーズに通常の制御に戻すようにし
ても良い。
【０１２５】なお、ランプ電流検出回路９以外の構成は
実施形態１と同様であるので、その説明は省略する。 （実施形態１８）本実施形態では、例えば実施形態１６
又は１７の電源装置などのように、脈流電圧Ｖ1 の山部
において、包絡線の極大点を持つようなランプ電流ＩLa
が得られる回路において、ランプ電流ＩLaのクレストフ
ァクタを改善している。
実施形態１と同様であるので、その説明は省略する。 （実施形態１８）本実施形態では、例えば実施形態１６
又は１７の電源装置などのように、脈流電圧Ｖ1 の山部
において、包絡線の極大点を持つようなランプ電流ＩLa
が得られる回路において、ランプ電流ＩLaのクレストフ
ァクタを改善している。
【０１２６】このような電源装置の波形を図４３に示
す。上述のようにスイッチング素子Ｑ1 ，Ｑ2 の駆動周
波数変調の下限値ｆL を略一定とすると、脈流電圧Ｖ1
の山部においてランプ電流ＩLaは更に増加し、クレスト
ファクタが悪化する。そこで、脈流電圧Ｖ1 の谷部付近
では、制御回路２が駆動周波数ｆを上限値ｆH にクラン
プして、ランプ電流ＩLaの増加を抑制する。次に、制御
回路２は駆動周波数ｆを上限値ｆH から除々に低下させ
ることによって、ランプ電流ＩLaを増加させる。そし
て、駆動周波数ｆが下限値ｆL に達すると、制御回路２
は再び駆動周波数ｆを増加させ、脈流電圧Ｖ1 の山部付
近でのランプ電流ＩLaを低減する。さらに、脈流電圧Ｖ
1 のピークを越えると、制御回路２は駆動周波数ｆを除
々に低下させて、駆動周波数ｆが下限値ｆL に達したと
ころで、再び、制御回路２は駆動周波数ｆを除々に高く
していき、駆動周波数ｆを上限値ｆH でクランプする。
以後、脈流電圧Ｖ1 に同期して制御回路２は上述の動作
を繰り返す。
す。上述のようにスイッチング素子Ｑ1 ，Ｑ2 の駆動周
波数変調の下限値ｆL を略一定とすると、脈流電圧Ｖ1
の山部においてランプ電流ＩLaは更に増加し、クレスト
ファクタが悪化する。そこで、脈流電圧Ｖ1 の谷部付近
では、制御回路２が駆動周波数ｆを上限値ｆH にクラン
プして、ランプ電流ＩLaの増加を抑制する。次に、制御
回路２は駆動周波数ｆを上限値ｆH から除々に低下させ
ることによって、ランプ電流ＩLaを増加させる。そし
て、駆動周波数ｆが下限値ｆL に達すると、制御回路２
は再び駆動周波数ｆを増加させ、脈流電圧Ｖ1 の山部付
近でのランプ電流ＩLaを低減する。さらに、脈流電圧Ｖ
1 のピークを越えると、制御回路２は駆動周波数ｆを除
々に低下させて、駆動周波数ｆが下限値ｆL に達したと
ころで、再び、制御回路２は駆動周波数ｆを除々に高く
していき、駆動周波数ｆを上限値ｆH でクランプする。
以後、脈流電圧Ｖ1 に同期して制御回路２は上述の動作
を繰り返す。
【０１２７】このように、本実施形態では、脈流電圧Ｖ
1 の谷部と山部の間の、ランプ電流ＩLaの包絡線が最小
となる時に、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数
ｆを一番低くしてランプ電流ＩLaを増加するとともに、
ランプ電流ＩLaの包路線が最大となる時に、駆動周波数
ｆを高くしてランプ電流ＩLaを小さくすることにより、
ランプ電流ＩLaを補正して略一定の電流ＩLa’を得るこ
とができ、電流ＩLa’のクレストファクタを改善するこ
とができる。 （実施形態１９）本実施形態では、実施形態１０の電源
装置において、脈流電圧Ｖ1 の山部において、ランプＬ
ａに流れるランプ電流ＩLaを検出し、その絶対値を用い
てフィードバック制御を行っている。
1 の谷部と山部の間の、ランプ電流ＩLaの包絡線が最小
となる時に、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数
ｆを一番低くしてランプ電流ＩLaを増加するとともに、
ランプ電流ＩLaの包路線が最大となる時に、駆動周波数
ｆを高くしてランプ電流ＩLaを小さくすることにより、
ランプ電流ＩLaを補正して略一定の電流ＩLa’を得るこ
とができ、電流ＩLa’のクレストファクタを改善するこ
とができる。 （実施形態１９）本実施形態では、実施形態１０の電源
装置において、脈流電圧Ｖ1 の山部において、ランプＬ
ａに流れるランプ電流ＩLaを検出し、その絶対値を用い
てフィードバック制御を行っている。
【０１２８】一般に、脈流電圧Ｖ1 の電圧変動や、ラン
プＬａの周囲温度の変動等の影響により、ランプＬａの
ランプ電流ＩLaが変動する。実施形態９の回路構成で放
電灯負荷を点灯した場合、図４４（ａ）〜（ｃ）に示す
ように、脈流電圧Ｖ1 の山部において特にランプ電流Ｉ
Laが大きく変動する。例えば、ランプ電流ＩLaが増加す
る場合は、図４４（ｂ）に示すように、主として脈流電
圧Ｖ1 の山部で増加し、ランプ電流ＩLaが低下する場合
も、図４４（ｃ）に示すように、主として脈流電圧Ｖ1
の山部で減少する傾向が見られる。
プＬａの周囲温度の変動等の影響により、ランプＬａの
ランプ電流ＩLaが変動する。実施形態９の回路構成で放
電灯負荷を点灯した場合、図４４（ａ）〜（ｃ）に示す
ように、脈流電圧Ｖ1 の山部において特にランプ電流Ｉ
Laが大きく変動する。例えば、ランプ電流ＩLaが増加す
る場合は、図４４（ｂ）に示すように、主として脈流電
圧Ｖ1 の山部で増加し、ランプ電流ＩLaが低下する場合
も、図４４（ｃ）に示すように、主として脈流電圧Ｖ1
の山部で減少する傾向が見られる。
【０１２９】したがって、本実施形態では、脈流電圧Ｖ
1 の山部においてランプ電流ＩLaを検出し、ランプ電流
ＩLaが大きい場合は、スイッチング素子Ｑ1 ，Ｑ2 の駆
動周波数ｆを高くしてランプ電流ＩLaを低減し、ランプ
電流ＩLaが小さい場合は、スイッチング素子Ｑ1 ，Ｑ2
の駆動周波数ｆを低くしてランプ電流ＩLaを増加させて
いる。このように、電源電圧に比べて検出の容易な脈流
電圧Ｖ1 の山部におけるランプ電流ＩLaの変動を検出し
て、ランプ電流ＩLaが略一定となるように制御している
ので、ランプＬａを安定的に点灯させることができる。
1 の山部においてランプ電流ＩLaを検出し、ランプ電流
ＩLaが大きい場合は、スイッチング素子Ｑ1 ，Ｑ2 の駆
動周波数ｆを高くしてランプ電流ＩLaを低減し、ランプ
電流ＩLaが小さい場合は、スイッチング素子Ｑ1 ，Ｑ2
の駆動周波数ｆを低くしてランプ電流ＩLaを増加させて
いる。このように、電源電圧に比べて検出の容易な脈流
電圧Ｖ1 の山部におけるランプ電流ＩLaの変動を検出し
て、ランプ電流ＩLaが略一定となるように制御している
ので、ランプＬａを安定的に点灯させることができる。
【０１３０】なお、回路構成は実施形態１０と同様であ
るので、その説明は省略する。 （実施形態２０）本実施形態の電源装置の回路図を図４
５に、各部の波形図を図４６に示す。本実施形態では、
実施形態１の電源装置において、ランプ電流検出回路９
を放電灯からなるランプＬａと直列に接続し、制御回路
２のタイマー部６とドライバ部７との間に間引き制御部
１０を設けており、間引き制御部１０はタイマー部６の
出力電圧Ｖ6 に基づいて出力信号Ｖ8 をドライバ部７に
出力している。
るので、その説明は省略する。 （実施形態２０）本実施形態の電源装置の回路図を図４
５に、各部の波形図を図４６に示す。本実施形態では、
実施形態１の電源装置において、ランプ電流検出回路９
を放電灯からなるランプＬａと直列に接続し、制御回路
２のタイマー部６とドライバ部７との間に間引き制御部
１０を設けており、間引き制御部１０はタイマー部６の
出力電圧Ｖ6 に基づいて出力信号Ｖ8 をドライバ部７に
出力している。
【０１３１】図４６（ａ）（ｂ）に示すように、時刻ｔ
1 において、ランプＬａに所定のしきい値Ｉm を越える
ランプ電流ＩLaが流れると、ランプ電流検出回路９の出
力Ｖ9 がオンとなる。出力Ｖ9 がオンになると、間引き
制御部１０は、タイマー部６の出力信号Ｖ6 を所定の割
合で間引いた出力信号Ｖ8 をドライバ部７に出力し、ス
イッチング素子Ｑ1 ，Ｑ2 を間欠的に駆動して、ランプ
電流ＩLaの変動を抑制することができる。
1 において、ランプＬａに所定のしきい値Ｉm を越える
ランプ電流ＩLaが流れると、ランプ電流検出回路９の出
力Ｖ9 がオンとなる。出力Ｖ9 がオンになると、間引き
制御部１０は、タイマー部６の出力信号Ｖ6 を所定の割
合で間引いた出力信号Ｖ8 をドライバ部７に出力し、ス
イッチング素子Ｑ1 ，Ｑ2 を間欠的に駆動して、ランプ
電流ＩLaの変動を抑制することができる。
【０１３２】そして、時刻ｔ2 において、ランプ電流Ｉ
Laがしきい値Ｉm よりも小さくなると、ランプ電流検出
回路９の出力Ｖ9 はオフとなり、間引き制御部１０はタ
イマー部６の出力信号Ｖ6 をそのまま出力して、タイマ
ー部６の出力信号Ｖ6 によってスイッチング素子Ｑ1 ，
Ｑ2 を駆動させる。このように、ランプ電流ＩLaを制御
回路２にフイードバックして、スイッチング素子Ｑ1 ，
Ｑ2 の駆動信号を間引き制御することにより、放電灯を
安定点灯することを可能とする。 （実施形態２１）本実施形態の電源装置の回路図を図４
７に示す。
Laがしきい値Ｉm よりも小さくなると、ランプ電流検出
回路９の出力Ｖ9 はオフとなり、間引き制御部１０はタ
イマー部６の出力信号Ｖ6 をそのまま出力して、タイマ
ー部６の出力信号Ｖ6 によってスイッチング素子Ｑ1 ，
Ｑ2 を駆動させる。このように、ランプ電流ＩLaを制御
回路２にフイードバックして、スイッチング素子Ｑ1 ，
Ｑ2 の駆動信号を間引き制御することにより、放電灯を
安定点灯することを可能とする。 （実施形態２１）本実施形態の電源装置の回路図を図４
７に示す。
【０１３３】この電源装置は、実施形態１０の電源装置
と同様に、インダクタＬ1 及びコンデンサＣ2 からなる
第１の共振系と、インダクタＬ2 及びコンデンサＣ8 か
らなる第２の共振系の二つの共振系を有しており、コン
デンサＣ2 の両端電圧をダイオードＤ9 ，Ｄ10によって
コンデンサＣ1 の両端電圧或いはグランドレベルにクラ
ンプすることにより、コンデンサＣ1 の両端電圧ＶDCが
異常に昇圧するのを防ぎ、各素子の耐圧を低く設定する
ことができる。
と同様に、インダクタＬ1 及びコンデンサＣ2 からなる
第１の共振系と、インダクタＬ2 及びコンデンサＣ8 か
らなる第２の共振系の二つの共振系を有しており、コン
デンサＣ2 の両端電圧をダイオードＤ9 ，Ｄ10によって
コンデンサＣ1 の両端電圧或いはグランドレベルにクラ
ンプすることにより、コンデンサＣ1 の両端電圧ＶDCが
異常に昇圧するのを防ぎ、各素子の耐圧を低く設定する
ことができる。
【０１３４】この回路では、コンデンサＣ2 の両端電圧
の振幅に応じて、瞬間的に入力電圧が電圧ＶDCより低い
場合が発生しても、コンデンサＣ4 から入力電流を取り
込むことができるが、放電灯等からなる負荷１１に高周
波電力を供給するとともに、入力電流歪の補正を同時に
行い、さらに、負荷電流波形のクレストファクタを改善
するためには、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波
数を入力電圧に応じて変調する必要がある。
の振幅に応じて、瞬間的に入力電圧が電圧ＶDCより低い
場合が発生しても、コンデンサＣ4 から入力電流を取り
込むことができるが、放電灯等からなる負荷１１に高周
波電力を供給するとともに、入力電流歪の補正を同時に
行い、さらに、負荷電流波形のクレストファクタを改善
するためには、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波
数を入力電圧に応じて変調する必要がある。
【０１３５】ところで、一般に電源装置を商品化する際
には、使用部品がばらつきを有するために、使用部品の
ばらつきを補正したり、例えば出力を調整してから出荷
する必要がある。この電源装置においても、上述の機能
に加えて、使用部品のばらつきの補正や出力調整を行う
必要があるが、部品のばらつきの補正と出力の調整を、
例えばスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数の周波
数変調のみで行う場合、出力の調整のみを周波数変調で
行った場合に比べて、調整範囲が狭くなることが予想さ
れる。
には、使用部品がばらつきを有するために、使用部品の
ばらつきを補正したり、例えば出力を調整してから出荷
する必要がある。この電源装置においても、上述の機能
に加えて、使用部品のばらつきの補正や出力調整を行う
必要があるが、部品のばらつきの補正と出力の調整を、
例えばスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数の周波
数変調のみで行う場合、出力の調整のみを周波数変調で
行った場合に比べて、調整範囲が狭くなることが予想さ
れる。
【０１３６】ここで、スイッチング素子Ｑ1 ，Ｑ2 のオ
ンデューティを調整することにより、出力を変化させる
こともできるが、各スイッチング素子Ｑ1 ，Ｑ2 のオン
時間が等しい５０％で出力は最大となり、いずれかのス
イッチング素子Ｑ1 ，Ｑ2 のオン時間が長くなっても、
出力は減少する。本実施形態では、出力の調整を周波数
変調で行い、部品のばらつきの補正をスイッチング素子
Ｑ1 ，Ｑ2 のオンデューティ変調で行っているので、出
力の調整範囲を狭くすることなく、部品のばらつきを補
正することができる。ここで、部品のばらつきによっ
て、出力が増加する場合もあれば、出力が減少する場合
もあるので、設計時には、１００％と５０％の間か或い
は５０％と０％の間のいずれかにオンデューティの中心
を定めて設計すればよい。
ンデューティを調整することにより、出力を変化させる
こともできるが、各スイッチング素子Ｑ1 ，Ｑ2 のオン
時間が等しい５０％で出力は最大となり、いずれかのス
イッチング素子Ｑ1 ，Ｑ2 のオン時間が長くなっても、
出力は減少する。本実施形態では、出力の調整を周波数
変調で行い、部品のばらつきの補正をスイッチング素子
Ｑ1 ，Ｑ2 のオンデューティ変調で行っているので、出
力の調整範囲を狭くすることなく、部品のばらつきを補
正することができる。ここで、部品のばらつきによっ
て、出力が増加する場合もあれば、出力が減少する場合
もあるので、設計時には、１００％と５０％の間か或い
は５０％と０％の間のいずれかにオンデューティの中心
を定めて設計すればよい。
【０１３７】図４８に、スイッチング素子Ｑ1 ，Ｑ2 の
駆動周波数ｆとスイッチング素子Ｑ1 のオンデューティ
との関係を示す。ここで、部品のばらつきがなく設計通
りである場合、動作の中心を図４８のｅ、又は、図４８
のｇに設定すれば、予熱、始動、全点灯、調光点灯のい
ずれの動作モードにおいても、同じオンデューティで制
御することができる。
駆動周波数ｆとスイッチング素子Ｑ1 のオンデューティ
との関係を示す。ここで、部品のばらつきがなく設計通
りである場合、動作の中心を図４８のｅ、又は、図４８
のｇに設定すれば、予熱、始動、全点灯、調光点灯のい
ずれの動作モードにおいても、同じオンデューティで制
御することができる。
【０１３８】例えば、各動作モードにおいて出力が最も
低くなるように、均等に部品がばらついた場合、各動作
モードにおいて出力を増加させるために、図４８のａに
示すようにオンデューティを５０％に調整することによ
って、部品のばらつきを補正しながら出力を制御するこ
とができる。また、各動作モードにおいて、それぞれ部
品のばらつきを補正する必要がある場合は、図４８のｂ
に示すように、各動作モードにおいて所望の値にオンデ
ューティを設定することにより、部品のばらつきを吸収
することができる。また、図４８のｃに示すように、各
動作モードにおいてオンデューティが直線的に変化する
ようにオンデューティを設定してもよいし、図４８のｄ
に示すように、各動作モード毎に、０〜５０％の領域と
５０〜１００％の領域の両方でオンデューティを設定し
てもよく、同様に部品のばらつきを補正することができ
る。
低くなるように、均等に部品がばらついた場合、各動作
モードにおいて出力を増加させるために、図４８のａに
示すようにオンデューティを５０％に調整することによ
って、部品のばらつきを補正しながら出力を制御するこ
とができる。また、各動作モードにおいて、それぞれ部
品のばらつきを補正する必要がある場合は、図４８のｂ
に示すように、各動作モードにおいて所望の値にオンデ
ューティを設定することにより、部品のばらつきを吸収
することができる。また、図４８のｃに示すように、各
動作モードにおいてオンデューティが直線的に変化する
ようにオンデューティを設定してもよいし、図４８のｄ
に示すように、各動作モード毎に、０〜５０％の領域と
５０〜１００％の領域の両方でオンデューティを設定し
てもよく、同様に部品のばらつきを補正することができ
る。
【０１３９】上述のように、負荷出力の調整や、負荷電
流のクレストファクタを改善するために周波数変調を行
うとともに、部品のばらつきの調整をオンデューティの
調整によって補正することにより、簡単な構成の制御回
路で上述の各機能を実現することができる。 （実施形態２２）本実施形態の電源装置では、図４９に
示すように、インバータ回路１が、主としてランプ電流
ＩLaを供給する主インバータ１ａと、主としてフィラメ
ント電流Ｉf を供給するフィラメントインバータｂとか
ら構成され、両インバータ回路１ａ，１ｂはスイッチン
グ素子Ｑ1 ，Ｑ2 を共用し、別々の共振系を構成してい
る。
流のクレストファクタを改善するために周波数変調を行
うとともに、部品のばらつきの調整をオンデューティの
調整によって補正することにより、簡単な構成の制御回
路で上述の各機能を実現することができる。 （実施形態２２）本実施形態の電源装置では、図４９に
示すように、インバータ回路１が、主としてランプ電流
ＩLaを供給する主インバータ１ａと、主としてフィラメ
ント電流Ｉf を供給するフィラメントインバータｂとか
ら構成され、両インバータ回路１ａ，１ｂはスイッチン
グ素子Ｑ1 ，Ｑ2 を共用し、別々の共振系を構成してい
る。
【０１４０】主インバータ１ａは実施形態１のインバー
タ回路１と同様であるので、その説明は省略する。一
方、フィラメントインバータ１ｂは、スイッチング素子
Ｑ1 ，Ｑ2 と、スイッチング素子Ｑ1 ，Ｑ2 からなる直
列回路の両端間に接続されたコンデンサＣ10及びトラン
スＴ1 から構成され、トランスＴ1 の２次側からランプ
Ｌａの両フィラメントにフィラメント電流Ｉf を供給し
ている。フィラメントインバータ１ｂは、コンデンサＣ
10及びトランスＴ1 の１次巻線から構成される共振回路
の周波数特性を有しており、ランプ点灯周波数よりも高
い予熱周波数付近でフィラメント電流Ｉf が増大するよ
うな周波数特性を示している。
タ回路１と同様であるので、その説明は省略する。一
方、フィラメントインバータ１ｂは、スイッチング素子
Ｑ1 ，Ｑ2 と、スイッチング素子Ｑ1 ，Ｑ2 からなる直
列回路の両端間に接続されたコンデンサＣ10及びトラン
スＴ1 から構成され、トランスＴ1 の２次側からランプ
Ｌａの両フィラメントにフィラメント電流Ｉf を供給し
ている。フィラメントインバータ１ｂは、コンデンサＣ
10及びトランスＴ1 の１次巻線から構成される共振回路
の周波数特性を有しており、ランプ点灯周波数よりも高
い予熱周波数付近でフィラメント電流Ｉf が増大するよ
うな周波数特性を示している。
【０１４１】このように、主インバータ１ａとフィラメ
ントインバータ１ｂの周波数特性を個々に設定すること
により、先行予熱時にフィラメント電流Ｉf を充分確保
するとともに、点灯時にはフィラメント電流Ｉf を低減
して、ランプＬａのランプ寿命を伸ばすことができる。
ところで、近年、照明器具の小型化、ランプの高効率
化、省資源化のため蛍光ランプが細径化する傾向にあ
る。この種のランプの口金部を除く単位長さ当たりのラ
ンプインピーダンスは、同種のランプ（例えばＦＬ２０
ＳとＦＬ２０ＳＳ／１８）で比較すると、管径が細くな
るほど大きくなる傾向にある。特に管径が１６ｍｍのＴ
５−１４，Ｔ５−２１，Ｔ５−２８，Ｔ５−３５等のＴ
５ランプ（あるいは、’ＴＬ’５：フィリップス社の商
品名）は、口金部を除く単位長さ当たりのランプインピ
ーダンスが８Ω／ｃｍ以上の値であり、管径が２８ｍｍ
〜３２．５ｍｍのランプ（例えば、ＦＬ２０Ｓ，ＦＬ２
０ＳＳ／１８，ＦＬ３０Ｓ，ＦＬ４０Ｓ／３８，ＦＬ４
０ＳＳ／３７等）あるいは２５．５ｍｍの高周波点灯用
ランプ（例えば、ＦＨＦ１６，ＦＨＦ１６−２３，ＦＨ
Ｆ３２，ＦＨＦ３２−４５等）のような従来のランプと
比べて大きなランプインピーダンスを有する。
ントインバータ１ｂの周波数特性を個々に設定すること
により、先行予熱時にフィラメント電流Ｉf を充分確保
するとともに、点灯時にはフィラメント電流Ｉf を低減
して、ランプＬａのランプ寿命を伸ばすことができる。
ところで、近年、照明器具の小型化、ランプの高効率
化、省資源化のため蛍光ランプが細径化する傾向にあ
る。この種のランプの口金部を除く単位長さ当たりのラ
ンプインピーダンスは、同種のランプ（例えばＦＬ２０
ＳとＦＬ２０ＳＳ／１８）で比較すると、管径が細くな
るほど大きくなる傾向にある。特に管径が１６ｍｍのＴ
５−１４，Ｔ５−２１，Ｔ５−２８，Ｔ５−３５等のＴ
５ランプ（あるいは、’ＴＬ’５：フィリップス社の商
品名）は、口金部を除く単位長さ当たりのランプインピ
ーダンスが８Ω／ｃｍ以上の値であり、管径が２８ｍｍ
〜３２．５ｍｍのランプ（例えば、ＦＬ２０Ｓ，ＦＬ２
０ＳＳ／１８，ＦＬ３０Ｓ，ＦＬ４０Ｓ／３８，ＦＬ４
０ＳＳ／３７等）あるいは２５．５ｍｍの高周波点灯用
ランプ（例えば、ＦＨＦ１６，ＦＨＦ１６−２３，ＦＨ
Ｆ３２，ＦＨＦ３２−４５等）のような従来のランプと
比べて大きなランプインピーダンスを有する。
【０１４２】しかしながら、Ｔ５ランプ等の管径が細
く、フィラメントが細いランプにおいては、点灯中にフ
ィラメント電流Ｉf を流しすぎるとランプ寿命が大幅に
短くなるという問題がある。本実施形態の電源装置で
は、点灯中のフィラメント電流Ｉf を低減することがで
きるので、ランプＬａにＴ５ランプを用いた場合にもラ
ンプ寿命を伸ばすことができる。尚、実施形態１乃至２
１の電源装置において、ランプＬａにＴ５ランプを適用
してもよいことは言うまでもない。
く、フィラメントが細いランプにおいては、点灯中にフ
ィラメント電流Ｉf を流しすぎるとランプ寿命が大幅に
短くなるという問題がある。本実施形態の電源装置で
は、点灯中のフィラメント電流Ｉf を低減することがで
きるので、ランプＬａにＴ５ランプを用いた場合にもラ
ンプ寿命を伸ばすことができる。尚、実施形態１乃至２
１の電源装置において、ランプＬａにＴ５ランプを適用
してもよいことは言うまでもない。
【０１４３】この電源装置の各部の波形を図５０に示
す。制御回路２は実施形態１の制御回路２と同様の構成
を有しており、ランプ電流ＩLaのクレストファクタを改
善するために実施形態１と同様の動作を行う。制御回路
２は、脈流電圧Ｖ1 の検出電圧を上限値ＶH 又は下限値
ＶL で波形成形した電圧Ｖ2 に応じて、スイッチング素
子Ｑ1 ，Ｑ2 の駆動周波数ｆを変調する。ここで、フィ
ラメントインバータ１ｂは、主インバータ１ａと異なる
周波数特性を有しているので、フィラメントインバータ
１ｂによってランプＬａの両フィラメントに流れるフィ
ラメント電流Ｉfは、駆動周波数ｆの変調によって大き
く変化する。特に、脈流電圧Ｖ1 の谷部において、スイ
ッチング素子Ｑ1 ，Ｑ2 の駆動周波数ｆが高い時に、フ
ィラメント電流Ｉf が増加する。一般に、ランプＬａ点
灯中のフィラメント電流Ｉf が大きくなると、フィラメ
ントの温度が上昇して、ランプ寿命が短くなる。したが
って、本実施形態では、ランプＬａ点灯中にフィラメン
ト電流Ｉf の実効値が所定の値以下になるように、スイ
ッチング素子Ｑ1 ，Ｑ2 の駆動周波数の上限値ＶH を設
定している。
す。制御回路２は実施形態１の制御回路２と同様の構成
を有しており、ランプ電流ＩLaのクレストファクタを改
善するために実施形態１と同様の動作を行う。制御回路
２は、脈流電圧Ｖ1 の検出電圧を上限値ＶH 又は下限値
ＶL で波形成形した電圧Ｖ2 に応じて、スイッチング素
子Ｑ1 ，Ｑ2 の駆動周波数ｆを変調する。ここで、フィ
ラメントインバータ１ｂは、主インバータ１ａと異なる
周波数特性を有しているので、フィラメントインバータ
１ｂによってランプＬａの両フィラメントに流れるフィ
ラメント電流Ｉfは、駆動周波数ｆの変調によって大き
く変化する。特に、脈流電圧Ｖ1 の谷部において、スイ
ッチング素子Ｑ1 ，Ｑ2 の駆動周波数ｆが高い時に、フ
ィラメント電流Ｉf が増加する。一般に、ランプＬａ点
灯中のフィラメント電流Ｉf が大きくなると、フィラメ
ントの温度が上昇して、ランプ寿命が短くなる。したが
って、本実施形態では、ランプＬａ点灯中にフィラメン
ト電流Ｉf の実効値が所定の値以下になるように、スイ
ッチング素子Ｑ1 ，Ｑ2 の駆動周波数の上限値ＶH を設
定している。
【０１４４】尚、インバータ回路１以外の構成は実施形
態１と同様であるので、その説明は省略する。なお、本
実施形態では、実施形態１の電源装置において、主イン
バータ１ａとフィラメントインバータ１ｂとを設けてい
るが、実施形態１乃至２１のいずれかの電源装置に本実
施形態を適用してもよいことは言うまでもない。 （実施形態２３）本実施形態では、実施形態１０の電源
装置において、インバータ回路１に上述した主インバー
タ１ａとフィラメントインバータ１ｂとを設け、インバ
ータ回路１に放電灯からなるランプＬａ1 ，Ｌａ2 を並
列に接続している。
態１と同様であるので、その説明は省略する。なお、本
実施形態では、実施形態１の電源装置において、主イン
バータ１ａとフィラメントインバータ１ｂとを設けてい
るが、実施形態１乃至２１のいずれかの電源装置に本実
施形態を適用してもよいことは言うまでもない。 （実施形態２３）本実施形態では、実施形態１０の電源
装置において、インバータ回路１に上述した主インバー
タ１ａとフィラメントインバータ１ｂとを設け、インバ
ータ回路１に放電灯からなるランプＬａ1 ，Ｌａ2 を並
列に接続している。
【０１４５】ランプＬａ1 ，Ｌａ2 を並列点灯するとき
に、２灯のランプＬａ1 ，Ｌａ2 の内いずれか１灯を外
しても、残りの１灯が点灯状態を維持する様に制御する
場合、外された側のランプ端子の両端電圧を下げるよう
に、制御回路２を構成するリミッタ部（図示せず）の下
限値を設定するものである。特に、一般の家庭用照明器
具においては、ランプを交換する場合等に、２灯のラン
プの内、いずれか１灯を外した時に残りの１灯が消灯す
ると部屋が暗くなり、交換作業が容易に行えない。そこ
で、２灯のランプの内、いずれか１灯を外した場合で
も、残りの１灯の点灯状態を維持する必要がある。
に、２灯のランプＬａ1 ，Ｌａ2 の内いずれか１灯を外
しても、残りの１灯が点灯状態を維持する様に制御する
場合、外された側のランプ端子の両端電圧を下げるよう
に、制御回路２を構成するリミッタ部（図示せず）の下
限値を設定するものである。特に、一般の家庭用照明器
具においては、ランプを交換する場合等に、２灯のラン
プの内、いずれか１灯を外した時に残りの１灯が消灯す
ると部屋が暗くなり、交換作業が容易に行えない。そこ
で、２灯のランプの内、いずれか１灯を外した場合で
も、残りの１灯の点灯状態を維持する必要がある。
【０１４６】この電源装置では、コンデンサ予熱方式を
用いずに、フィラメントインバータ１ｂによりランプＬ
ａ1 ，Ｌａ2 のフィラメントにフィラメント電流を流し
て、フィラメントを予熱しているので、インダクタンス
Ｌ2 及びコンデンサＣ8 からなる主インバータ１ａの共
振回路が存在するために、ランプＬａ1 の両端間の電圧
ＶLa1 が上昇する。
用いずに、フィラメントインバータ１ｂによりランプＬ
ａ1 ，Ｌａ2 のフィラメントにフィラメント電流を流し
て、フィラメントを予熱しているので、インダクタンス
Ｌ2 及びコンデンサＣ8 からなる主インバータ１ａの共
振回路が存在するために、ランプＬａ1 の両端間の電圧
ＶLa1 が上昇する。
【０１４７】また、制御回路２が、脈流電圧Ｖ1 の変動
に応じて駆動周波数を変調させず、一定の駆動周波数で
スイッチング素子Ｑ1 ，Ｑ2 を駆動制御すると、図３に
示すような脈流電圧Ｖ1 と略逆相似形の無負荷二次電圧
が得られるが、負荷が軽いため脈流電圧Ｖ1 の谷部にお
いて、ランプＬａ1 の両端電圧ＶLa1 が上昇する。そこ
で本実施形態では、脈流電圧Ｖ1 の谷部においては、ス
イッチング素子Ｑ1 ，Ｑ2 の駆動周波数を高くして無負
荷二次電圧の上昇を抑制するように、２灯点灯時（通常
点灯時）に比べて、１灯取外し時はリミッタ部の下限値
を低く設定しているので、ランプＬａ1 ，Ｌａ2 の内い
ずれか一方を取り外しても、取り外された側のインバー
タ出力を低減することができる。
に応じて駆動周波数を変調させず、一定の駆動周波数で
スイッチング素子Ｑ1 ，Ｑ2 を駆動制御すると、図３に
示すような脈流電圧Ｖ1 と略逆相似形の無負荷二次電圧
が得られるが、負荷が軽いため脈流電圧Ｖ1 の谷部にお
いて、ランプＬａ1 の両端電圧ＶLa1 が上昇する。そこ
で本実施形態では、脈流電圧Ｖ1 の谷部においては、ス
イッチング素子Ｑ1 ，Ｑ2 の駆動周波数を高くして無負
荷二次電圧の上昇を抑制するように、２灯点灯時（通常
点灯時）に比べて、１灯取外し時はリミッタ部の下限値
を低く設定しているので、ランプＬａ1 ，Ｌａ2 の内い
ずれか一方を取り外しても、取り外された側のインバー
タ出力を低減することができる。
【０１４８】上述のように、１灯取外し時は、２灯点灯
時に比べて、リミッタ部の下限値を低く設定することに
よって、無負荷二次電圧の上昇を低減することができ
る。尚、インバータ回路１以外の構成は実施形態１と同
様であるので、その説明は省略する。
時に比べて、リミッタ部の下限値を低く設定することに
よって、無負荷二次電圧の上昇を低減することができ
る。尚、インバータ回路１以外の構成は実施形態１と同
様であるので、その説明は省略する。
【０１４９】
【発明の効果】請求項１の発明は、上述のように、交流
電源を全波整流する整流回路と、整流回路の出力を平滑
する平滑コンデンサと、平滑コンデンサの出力をスイッ
チングするスイッチング素子を備え平滑コンデンサの出
力を高周波に変換して負荷に供給するインバータ回路
と、整流回路の出力を検出する検出部と検出部の検出値
の上限値及び下限値を設定するリミッタ部とを備えスイ
ッチング素子に駆動信号を供給する制御回路とから構成
され、交流電源の電源電圧のピーク値近傍では、負荷に
供給される高周波電流の絶対値が減少するとともに、交
流電源の電源電圧のゼロクロス近傍では、負荷に供給さ
れる高周波電流の絶対値が増加するような低周波リップ
ルを負荷電流が有し、制御回路がリミッタ部の出力を周
波数変換してスイッチング素子の駆動信号を発生し、負
荷電流に発生する低周波リップルを低減するように、駆
動信号の周波数を上限値及び下限値にそれぞれ対応する
最小周波数と最大周波数との間で制御しており、請求項
２の発明は、上限値及び下限値の差の絶対値を大きくし
て、インバータ回路の出力を低減しているので、交流電
源の電圧波形に応じて、スイッチング素子の駆動周波数
を制御することができ、電圧波形の山谷において負荷電
流のリップルを低減し、クレストファクタを改善するこ
とができるという効果がある。
電源を全波整流する整流回路と、整流回路の出力を平滑
する平滑コンデンサと、平滑コンデンサの出力をスイッ
チングするスイッチング素子を備え平滑コンデンサの出
力を高周波に変換して負荷に供給するインバータ回路
と、整流回路の出力を検出する検出部と検出部の検出値
の上限値及び下限値を設定するリミッタ部とを備えスイ
ッチング素子に駆動信号を供給する制御回路とから構成
され、交流電源の電源電圧のピーク値近傍では、負荷に
供給される高周波電流の絶対値が減少するとともに、交
流電源の電源電圧のゼロクロス近傍では、負荷に供給さ
れる高周波電流の絶対値が増加するような低周波リップ
ルを負荷電流が有し、制御回路がリミッタ部の出力を周
波数変換してスイッチング素子の駆動信号を発生し、負
荷電流に発生する低周波リップルを低減するように、駆
動信号の周波数を上限値及び下限値にそれぞれ対応する
最小周波数と最大周波数との間で制御しており、請求項
２の発明は、上限値及び下限値の差の絶対値を大きくし
て、インバータ回路の出力を低減しているので、交流電
源の電圧波形に応じて、スイッチング素子の駆動周波数
を制御することができ、電圧波形の山谷において負荷電
流のリップルを低減し、クレストファクタを改善するこ
とができるという効果がある。
【０１５０】請求項３の発明は、交流電源の電源電圧の
実効値が大きくなると、上限値及び下限値の差の絶対値
を大きくするとともに、交流電源の電源電圧の実効値が
小さくなると、上限値及び下限値の差の絶対値を小さく
しており、請求項４の発明は、交流電源の電源電圧の実
効値が大きくなると、駆動信号の周波数が最大周波数で
クランプされる期間を長くするとともに、交流電源の電
源電圧の実効値が小さくなると、駆動信号の周波数が最
小周波数にクランプされる期間を長くしているので、交
流電源の電源電圧が変動してもインバータ回路の出力を
略一定に保持することができるという効果がある。
実効値が大きくなると、上限値及び下限値の差の絶対値
を大きくするとともに、交流電源の電源電圧の実効値が
小さくなると、上限値及び下限値の差の絶対値を小さく
しており、請求項４の発明は、交流電源の電源電圧の実
効値が大きくなると、駆動信号の周波数が最大周波数で
クランプされる期間を長くするとともに、交流電源の電
源電圧の実効値が小さくなると、駆動信号の周波数が最
小周波数にクランプされる期間を長くしているので、交
流電源の電源電圧が変動してもインバータ回路の出力を
略一定に保持することができるという効果がある。
【０１５１】請求項５の発明は、制御回路が、リミッタ
部の出力に応じて、リミッタ部の上限値及び下限値によ
って夫々決定される最大オンデューティと最小オンデュ
ーティとの間で、駆動信号のオンデューティを制御して
おり、請求項６の発明は、制御回路が、リミッタ部の出
力に応じて、上限値及び下限値にそれぞれ対応する最小
周波数と最大周波数との間で駆動信号の周波数を制御す
るとともに、上限値及び下限値によって夫々決定される
最大オンデューティと最小オンデューティとの間で駆動
信号のオンデューティを制御しているので、交流電源の
電圧波形に応じて、インバータ回路の駆動信号のオンデ
ューティを制御することができ、電圧波形の山谷におい
て負荷電流のリップルを低減し、クレストファクタを改
善することができるという効果がある。
部の出力に応じて、リミッタ部の上限値及び下限値によ
って夫々決定される最大オンデューティと最小オンデュ
ーティとの間で、駆動信号のオンデューティを制御して
おり、請求項６の発明は、制御回路が、リミッタ部の出
力に応じて、上限値及び下限値にそれぞれ対応する最小
周波数と最大周波数との間で駆動信号の周波数を制御す
るとともに、上限値及び下限値によって夫々決定される
最大オンデューティと最小オンデューティとの間で駆動
信号のオンデューティを制御しているので、交流電源の
電圧波形に応じて、インバータ回路の駆動信号のオンデ
ューティを制御することができ、電圧波形の山谷におい
て負荷電流のリップルを低減し、クレストファクタを改
善することができるという効果がある。
【０１５２】請求項７の発明は、スイッチング素子の駆
動信号のオンデューティが最大オンデューティに一定期
間クランプされており、請求項８の発明は、スイッチン
グ素子の駆動信号のオンデューティが最小オンデューテ
ィに一定期間クランプされており、請求項９の発明は、
負荷電流に発生する低周波リップルを低減するように、
制御回路がリミッタ部の上限値及び下限値の差の絶対値
を制御して、駆動信号の最大オンデューティと最小オン
デューティとの差の絶対値を制御しているので、請求項
５の発明と同様に、交流電源の電圧波形に応じて、イン
バータ回路の駆動信号のオンデューティを制御すること
ができ、電圧波形の山谷において負荷電流のリップルを
低減し、クレストファクタを改善することができるとい
う効果がある。
動信号のオンデューティが最大オンデューティに一定期
間クランプされており、請求項８の発明は、スイッチン
グ素子の駆動信号のオンデューティが最小オンデューテ
ィに一定期間クランプされており、請求項９の発明は、
負荷電流に発生する低周波リップルを低減するように、
制御回路がリミッタ部の上限値及び下限値の差の絶対値
を制御して、駆動信号の最大オンデューティと最小オン
デューティとの差の絶対値を制御しているので、請求項
５の発明と同様に、交流電源の電圧波形に応じて、イン
バータ回路の駆動信号のオンデューティを制御すること
ができ、電圧波形の山谷において負荷電流のリップルを
低減し、クレストファクタを改善することができるとい
う効果がある。
【０１５３】請求項１０の発明は、検出部の検出値が上
限値を越える範囲では、リミッタ部の出力を上限値にク
ランプするとともに、検出部の検出値が下限値を下回る
範囲では、リミッタ部が検出値の波形に比例した電圧を
出力しているので、交流電源の電圧波形に応じて、スイ
ッチング素子の駆動周波数を制御することができ、電圧
波形の山谷において負荷電流のリップルを低減し、クレ
ストファクタを改善することができるという効果があ
る。
限値を越える範囲では、リミッタ部の出力を上限値にク
ランプするとともに、検出部の検出値が下限値を下回る
範囲では、リミッタ部が検出値の波形に比例した電圧を
出力しているので、交流電源の電圧波形に応じて、スイ
ッチング素子の駆動周波数を制御することができ、電圧
波形の山谷において負荷電流のリップルを低減し、クレ
ストファクタを改善することができるという効果があ
る。
【０１５４】請求項１１の発明は、平滑コンデンサの両
端電圧を検出し、平滑コンデンサの両端電圧が低いとき
には、制御回路がインバータ回路の出力を増加させてい
るので、入力電源の電源電圧が変動した時にも、インバ
ータ回路の出力を略一定に保つことができるという効果
がある。請求項１２の発明は、負荷に流れる負荷電流を
検出し、負荷電流に含まれる低周波リップルを低減する
ように、リミッタ部の上限値及び下限値を調整してお
り、負荷電流のクレストファクタを改善することができ
るという効果がある。
端電圧を検出し、平滑コンデンサの両端電圧が低いとき
には、制御回路がインバータ回路の出力を増加させてい
るので、入力電源の電源電圧が変動した時にも、インバ
ータ回路の出力を略一定に保つことができるという効果
がある。請求項１２の発明は、負荷に流れる負荷電流を
検出し、負荷電流に含まれる低周波リップルを低減する
ように、リミッタ部の上限値及び下限値を調整してお
り、負荷電流のクレストファクタを改善することができ
るという効果がある。
【０１５５】請求項１３の発明は、最小周波数がインバ
ータ回路の共振周波数よりも高い値に設定されているの
で、スイッチング素子の損失を低減できるという効果が
ある。請求項１４の発明は、部品のばらつきを補正する
ように駆動信号のオンデューティを調整するとともに、
負荷出力や入力電流歪や負荷電流のクレストファクタを
改善するように駆動信号の周波数を制御しているので、
クレストファクタの改善を図るとともに、部品のばらつ
きによる出力のばらつきを補正できるという効果があ
る。
ータ回路の共振周波数よりも高い値に設定されているの
で、スイッチング素子の損失を低減できるという効果が
ある。請求項１４の発明は、部品のばらつきを補正する
ように駆動信号のオンデューティを調整するとともに、
負荷出力や入力電流歪や負荷電流のクレストファクタを
改善するように駆動信号の周波数を制御しているので、
クレストファクタの改善を図るとともに、部品のばらつ
きによる出力のばらつきを補正できるという効果があ
る。
【０１５６】請求項１５の発明は、負荷電流を検出する
負荷電流検出回路と、負荷電流検出回路の検出値が所定
の基準値を越えると、スイッチング素子の駆動信号を間
引いて、スイッチング素子を間欠的に駆動させる間引き
制御回路とを設けているので、請求項１２の発明と同様
に、負荷電流のクレストファクタを改善できるという効
果がある。
負荷電流検出回路と、負荷電流検出回路の検出値が所定
の基準値を越えると、スイッチング素子の駆動信号を間
引いて、スイッチング素子を間欠的に駆動させる間引き
制御回路とを設けているので、請求項１２の発明と同様
に、負荷電流のクレストファクタを改善できるという効
果がある。
【０１５７】請求項１６の発明は、リミッタ部の出力が
上限値及び下限値のみの２値であるので、請求項１の発
明と同様に、交流電源の電圧波形に応じて、スイッチン
グ素子の駆動周波数を制御することができる。請求項１
７の発明は、整流回路の出力の山部において、負荷に流
れる電流を検出して、制御回路がインバータ回路の出力
を制御しているので、電流の変動を抑制することによ
り、クレストファクタを改善することができる。
上限値及び下限値のみの２値であるので、請求項１の発
明と同様に、交流電源の電圧波形に応じて、スイッチン
グ素子の駆動周波数を制御することができる。請求項１
７の発明は、整流回路の出力の山部において、負荷に流
れる電流を検出して、制御回路がインバータ回路の出力
を制御しているので、電流の変動を抑制することによ
り、クレストファクタを改善することができる。
【０１５８】請求項１８の発明は、制御回路が、交流電
源の電圧波形に同期して予め設定された駆動信号を用い
てスイッチング素子を駆動しているので、簡単な構成で
電圧波形に応じて、スイッチング素子の駆動信号を変調
することができ、電圧波形の山谷において負荷電流のリ
ップルを低減し、クレストファクタを改善することがで
きるという効果がある。
源の電圧波形に同期して予め設定された駆動信号を用い
てスイッチング素子を駆動しているので、簡単な構成で
電圧波形に応じて、スイッチング素子の駆動信号を変調
することができ、電圧波形の山谷において負荷電流のリ
ップルを低減し、クレストファクタを改善することがで
きるという効果がある。
【０１５９】請求項１９の発明は、負荷が放電灯からな
り、請求項２０の発明では、制御回路が放電灯に流れる
負荷電流に応じてインバータ回路の出力を制御するの
で、放電灯に流れるランプ電流のクレストファクタを改
善することができ、放電灯のちらつきを無くすことがで
きるという効果がある。請求項２１の発明は、放電灯及
びインバータ回路を複数組備え、複数のインバータ回路
がスイッチング素子を共用するとともに、インバータ回
路の共振回路が並列に接続されて構成される電源装置に
おいて、いずれかの放電灯が外されても、制御回路は残
りの放電灯を点灯させるとともに、外された放電灯が接
続されていたインバータ回路の出力間の電圧を低減する
ように、リミッタ部の上限値を抑制しているので、放電
灯が外されたインバータ回路の出力を低減することがで
き、ランプ交換時にも他のランプを点灯させることがで
き、ランプ交換が安全に行えるという効果がある。
り、請求項２０の発明では、制御回路が放電灯に流れる
負荷電流に応じてインバータ回路の出力を制御するの
で、放電灯に流れるランプ電流のクレストファクタを改
善することができ、放電灯のちらつきを無くすことがで
きるという効果がある。請求項２１の発明は、放電灯及
びインバータ回路を複数組備え、複数のインバータ回路
がスイッチング素子を共用するとともに、インバータ回
路の共振回路が並列に接続されて構成される電源装置に
おいて、いずれかの放電灯が外されても、制御回路は残
りの放電灯を点灯させるとともに、外された放電灯が接
続されていたインバータ回路の出力間の電圧を低減する
ように、リミッタ部の上限値を抑制しているので、放電
灯が外されたインバータ回路の出力を低減することがで
き、ランプ交換時にも他のランプを点灯させることがで
き、ランプ交換が安全に行えるという効果がある。
【０１６０】請求項２２の発明は、負荷が口金部を除く
ランプの単位長さ当たりのランプインピーダンスが略８
Ω／ｃｍ以上の蛍光灯からなっているので、負荷にＴ５
ランプを用いることができるという効果がある。請求項
２３の発明は、インバータ回路がコンデンサ及びインダ
クタからなる第１の共振系を有し、整流回路及び平滑コ
ンデンサの接続点と共振系の一端との間にインバータ回
路の高周波電力の一部を帰還するためのインピーダンス
素子を接続し、インピーダンス素子がインダクタと第２
の共振系を構成しているので、入力電源の高調波成分を
低減することにより、負荷電流のリップル成分をさらに
低減でき、クレストファクタを改善できるという効果が
ある。
ランプの単位長さ当たりのランプインピーダンスが略８
Ω／ｃｍ以上の蛍光灯からなっているので、負荷にＴ５
ランプを用いることができるという効果がある。請求項
２３の発明は、インバータ回路がコンデンサ及びインダ
クタからなる第１の共振系を有し、整流回路及び平滑コ
ンデンサの接続点と共振系の一端との間にインバータ回
路の高周波電力の一部を帰還するためのインピーダンス
素子を接続し、インピーダンス素子がインダクタと第２
の共振系を構成しているので、入力電源の高調波成分を
低減することにより、負荷電流のリップル成分をさらに
低減でき、クレストファクタを改善できるという効果が
ある。
【図面の簡単な説明】
【図１】実施形態１の電源装置を示す回路図である。
【図２】同上の各部の動作を示す波形図である。
【図３】同上の各部の動作を示し、（ａ）は全点灯時の
波形図であり、（ｂ）は調光点灯時の波形図である。
波形図であり、（ｂ）は調光点灯時の波形図である。
【図４】同上の各部の動作を示し、（ａ）は全点灯時の
波形図であり、（ｂ）は調光点灯時の波形図である。
波形図であり、（ｂ）は調光点灯時の波形図である。
【図５】実施形態２の電源装置を示す回路図である。
【図６】同上の各部の動作を示す波形図である。
【図７】同上のゲインを大きくした場合の波形図であ
る。
る。
【図８】同上のリミッタ部の上下限値を変化させて場合
の波形図である。
の波形図である。
【図９】同上のリミッタ部の下限値のみが動作した場合
の波形図である。
の波形図である。
【図１０】同上のリミッタ部の上限値のみが動作した場
合の波形図である。
合の波形図である。
【図１１】実施形態３の電源装置を示す回路図である。
【図１２】同上のオンデューティを５０％以下の領域で
変調した場合の各部の波形図である。
変調した場合の各部の波形図である。
【図１３】同上のオンデューティを５０％以上の領域で
変調した場合の各部の波形図である。
変調した場合の各部の波形図である。
【図１４】実施形態４の電源装置を示す回路図である。
【図１５】同上のインバータ回路の駆動周波数とランプ
電流の関係を示す図である。
電流の関係を示す図である。
【図１６】同上の各部の動作を示す波形図である。
【図１７】同上の各部の動作を示す別の波形図である。
【図１８】実施形態５の電源装置の各部の動作を示す波
形図である。
形図である。
【図１９】同上の各部の動作を示す別の波形図である。
【図２０】同上の各部の動作を示すまた別の波形図であ
る。
る。
【図２１】同上の各部の動作を示す更に別の波形図であ
る。
る。
【図２２】（ａ）（ｂ）は実施形態１の電源装置の動作
を説明する波形図である。
を説明する波形図である。
【図２３】（ａ）（ｂ）は実施形態６の電源装置の動作
を説明する波形図である。
を説明する波形図である。
【図２４】実施形態７の電源装置を示す回路図である。
【図２５】（ａ）（ｂ）は実施形態１の電源装置の動作
を説明する波形図である。
を説明する波形図である。
【図２６】（ａ）（ｂ）は実施形態７の電源装置の動作
を説明する波形図である。
を説明する波形図である。
【図２７】（ａ）（ｂ）は同上の電源装置の動作を説明
する別の波形図である。
する別の波形図である。
【図２８】実施形態８の電源装置を示す回路図である。
【図２９】実施形態９の電源装置を示す回路図である。
【図３０】実施形態１０の電源装置を示す回路図であ
る。
る。
【図３１】（ａ）（ｂ）は同上の動作を説明する波形図
である。
である。
【図３２】実施形態１１の電源装置を示す回路図であ
る。
る。
【図３３】実施形態１２の電源装置を示す回路図であ
る。
る。
【図３４】実施形態１３の電源装置を示す回路図であ
る。
る。
【図３５】同上の各部の動作を示す波形図である。
【図３６】実施形態１４の電源装置を示す回路図であ
る。
る。
【図３７】実施形態１５の電源装置を示す回路図であ
る。
る。
【図３８】同上の各部の動作を示す波形図である。
【図３９】実施形態１６の電源装置を示す回路図であ
る。
る。
【図４０】同上の各部の動作を示す波形図である。
【図４１】実施形態１７の電源装置を示す回路図であ
る。
る。
【図４２】同上の各部の動作を示す波形図である。
【図４３】実施形態１８の電源装置の各部の動作を示す
波形図である。
波形図である。
【図４４】（ａ）〜（ｃ）は実施形態１９の電源装置の
各部の動作を示す波形図である。
各部の動作を示す波形図である。
【図４５】実施形態２０の電源装置を示す回路図であ
る。
る。
【図４６】（ａ）は同上の電源装置の各部の動作を示す
波形図であり、（ｂ）は時間軸を拡大した波形図であ
る。
波形図であり、（ｂ）は時間軸を拡大した波形図であ
る。
【図４７】実施形態２１の電源装置を示す回路図であ
る。
る。
【図４８】同上の各動作モードにおける駆動周波数とオ
ンデューティの関係を説明する図である。
ンデューティの関係を説明する図である。
【図４９】実施形態２２の電源装置を示す回路図であ
る。
る。
【図５０】同上の各部の動作を示す波形図である。
【図５１】実施形態２３の電源装置を示す回路図であ
る。
る。
【図５２】従来の電源装置を示す回路図である。
【図５３】同上の別の電源装置を示す回路図である。
【図５４】同上のまた別の電源装置を示す回路図であ
る。
る。
【図５５】同上の更に別の電源装置を示す回路図であ
る。
る。
【図５６】同上の駆動周波数と出力の関係を説明する図
である。
である。
【図５７】同上のまた更に別の電源装置を示す回路図で
ある。
ある。
【図５８】（ａ）（ｂ）は同上の各部の波形を示す波形
図である。
図である。
１ インバータ回路
２ 制御回路
３ 検出回路
４ リミッタ部
ＡＣ 交流電源
ＤＢ 整流回路
Ｆ1 入力フィルタ
Ｖ2 電圧
Ｖ3 下限値
Ｖ4 上限値
Ｑ1 ，Ｑ2 スイッチング素子
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 鳴尾 誠浩
大阪府門真市大字門真1048番地松下電工
株式会社内
(72)発明者 堀 和宇
大阪府門真市大字門真1048番地松下電工
株式会社内
(56)参考文献 特開 平４−193067（ＪＰ，Ａ)
特開 昭60−134776（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/48
H05B 41/24
Claims (23)
- 【請求項１】交流電源を全波整流する整流回路と、前記
整流回路の出力を平滑する平滑コンデンサと、前記平滑
コンデンサの出力をスイッチングするスイッチング素子
を備えるとともに前記平滑コンデンサの出力を高周波に
変換して負荷に供給するインバータ回路と、前記整流回
路の出力を検出する検出部及び前記検出部の検出値の上
限値及び下限値を設定するリミッタ部を備えるとともに
前記スイッチング素子に駆動信号を供給する制御回路と
から構成され、交流電源の電源電圧のピーク値近傍で
は、前記負荷に供給される高周波電流の絶対値が減少す
るとともに、交流電源の電源電圧のゼロクロス近傍で
は、前記負荷に供給される高周波電流の絶対値が増加す
るような低周波リップルを負荷電流が有し、前記制御回
路が前記リミッタ部の出力を周波数変換して前記スイッ
チング素子の駆動信号を発生し、前記負荷電流に発生す
る低周波リップルを低減するように、前記駆動信号の周
波数を前記上限値及び前記下限値にそれぞれ対応する最
小周波数と最大周波数との間で制御することを特徴とす
る電源装置。 - 【請求項２】前記上限値及び前記下限値の差の絶対値を
大きくして、インバータ回路の出力を低減することを特
徴とする請求項１記載の電源装置。 - 【請求項３】交流電源の電源電圧の実効値が大きくなる
と、前記上限値及び前記下限値の差の絶対値を大きくす
るとともに、交流電源の電源電圧の実効値が小さくなる
と、前記上限値及び前記下限値の差の絶対値を小さくす
ることを特徴とする請求項１記載の電源装置。 - 【請求項４】交流電源の電源電圧の実効値が大きくなる
と、前記駆動信号の周波数が前記最大周波数でクランプ
される期間を長くするとともに、交流電源の電源電圧の
実効値が小さくなると、前記駆動信号の周波数が前記最
小周波数にクランプされる期間を長くすることを特徴と
する請求項１記載の電源装置。 - 【請求項５】前記制御回路が、前記リミッタ部の出力に
応じて、前記リミッタ部の前記上限値及び前記下限値に
よって夫々決定される最大オンデューティと最小オンデ
ューティとの間で、前記駆動信号のオンデューティを制
御することを特徴とする請求項１乃至４記載の電源装
置。 - 【請求項６】前記制御回路が、前記リミッタ部の出力に
応じて、前記上限値及び前記下限値にそれぞれ対応する
最小周波数と最大周波数との間で駆動信号の周波数を制
御するとともに、前記上限値及び前記下限値によって夫
々決定される最大オンデューティと最小オンデューティ
との間で前記駆動信号のオンデューティを制御すること
を特徴とする請求項１乃至５記載の電源装置。 - 【請求項７】前記スイッチング素子の前記駆動信号のオ
ンデューティが前記最大オンデューティに一定期間クラ
ンプされることを特徴とする請求項５又は６記載の電源
装置。 - 【請求項８】前記スイッチング素子の前記駆動信号のオ
ンデューティが前記最小オンデューティに一定期間クラ
ンプされることを特徴とする請求項５又は６記載の電源
装置。 - 【請求項９】前記負荷電流に発生する前記低周波リップ
ルを低減するように、前記制御回路が前記リミッタ部の
前記上限値及び前記下限値の差の絶対値を制御して、前
記駆動信号の前記最大オンデューティと前記最小オンデ
ューティとの差の絶対値を制御することを特徴とする請
求項５乃至８記載の電源装置。 - 【請求項１０】前記検出部の検出値が前記上限値を越え
る範囲では、前記リミッタ部の出力を前記上限値にクラ
ンプするとともに、前記検出部の検出値が前記下限値を
下回る範囲では、前記リミッタ部が前記検出値の波形に
比例した電圧を出力することを特徴とする請求項１乃至
９記載の電源装置。 - 【請求項１１】前記平滑コンデンサの両端電圧を検出
し、前記平滑コンデンサの両端電圧が低いときには、前
記制御回路が前記インバータ回路の出力を増加させるこ
とを特徴とする請求項１乃至９記載の電源装置。 - 【請求項１２】前記負荷に流れる前記負荷電流を検出
し、前記負荷電流に含まれる低周波リップルを低減する
ように、前記リミッタ部の前記上限値及び前記下限値を
調整することを特徴とする請求項１乃至９記載の電源装
置。 - 【請求項１３】前記最小周波数が前記インバータ回路の
共振周波数よりも高い値に設定されることを特徴とする
請求項１乃至９記載の電源装置。 - 【請求項１４】部品のばらつきを補正するように前記駆
動信号のオンデューティを調整するとともに、負荷出力
や入力電流歪や負荷電流のクレストファクタを改善する
ように前記駆動信号の周波数を制御することを特徴とす
る請求項１乃至９記載の電源装置。 - 【請求項１５】前記負荷電流を検出する負荷電流検出回
路と、前記負荷電流検出回路の検出値が所定の基準値を
越えると、前記スイッチング素子の駆動信号を間引い
て、前記スイッチング素子を間欠的に駆動させる間引き
制御回路とを設けて成ることを特徴とする請求項１乃至
９記載の電源装置。 - 【請求項１６】前記リミッタ部の出力が前記上限値及び
前記下限値のみの２値であることを特徴とする請求項１
乃至９記載の電源装置。 - 【請求項１７】前記整流回路の出力の山部において、前
記負荷に流れる電流を検出して、前記制御回路が前記イ
ンバータ回路の出力を制御することを特徴とする請求項
１乃至９記載の電源装置。 - 【請求項１８】前記制御回路が、交流電源の電圧波形に
同期して予め設定された駆動信号を用いて前記スイッチ
ング素子を駆動することを特徴とする請求項１乃至９記
載の電源装置。 - 【請求項１９】前記負荷が放電灯であることを特徴とす
る請求項１乃至１８記載の電源装置。 - 【請求項２０】前記制御回路が前記放電灯に流れる負荷
電流に応じて前記インバータ回路の出力を制御すること
を特徴とする請求項１９記載の電源装置。 - 【請求項２１】前記放電灯及び前記インバータ回路を複
数組備え、複数の前記インバータ回路が前記スイッチン
グ素子を共用するとともに、前記インバータ回路の共振
回路が並列に接続されて構成される電源装置において、
いずれかの前記放電灯が外されても、前記制御回路は残
りの前記放電灯を点灯させるとともに、外された前記放
電灯が接続されていた前記インバータ回路の出力電圧を
低減するように、前記リミッタ部の前記上限値を抑制す
ることを特徴とする請求項１９又は２０記載の電源装
置。 - 【請求項２２】前記放電灯が口金部を除くランプの単位
長さ当たりのランプインピーダンスが略８Ω／ｃｍ以上
の蛍光灯であることを特徴とする請求項１９乃至２１記
載の電源装置。 - 【請求項２３】前記インバータ回路がコンデンサ及びイ
ンダクタからなる第１の共振系を有し、前記整流回路及
び前記平滑コンデンサの接続点と前記共振系の一端との
間に前記インバータ回路の高周波電力の一部を帰還する
ためのインピーダンス素子を接続し、前記インピーダン
ス素子が前記インダクタと第２の共振系を構成すること
を特徴とする請求項１乃至２２記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33158096A JP3475681B2 (ja) | 1996-11-26 | 1996-11-26 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33158096A JP3475681B2 (ja) | 1996-11-26 | 1996-11-26 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10164851A JPH10164851A (ja) | 1998-06-19 |
| JP3475681B2 true JP3475681B2 (ja) | 2003-12-08 |
Family
ID=18245249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33158096A Expired - Fee Related JP3475681B2 (ja) | 1996-11-26 | 1996-11-26 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3475681B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339956A (ja) * | 2000-05-26 | 2001-12-07 | Matsushita Electric Works Ltd | 電源装置 |
| JP4556396B2 (ja) * | 2003-08-29 | 2010-10-06 | ウシオ電機株式会社 | エキシマ放電ランプ調光装置 |
| JP5355264B2 (ja) * | 2009-07-09 | 2013-11-27 | 三菱電機株式会社 | 放電灯点灯装置及び照明器具及び照明制御システム |
| JP2010062157A (ja) * | 2009-11-10 | 2010-03-18 | Ushio Inc | エキシマ放電ランプ調光装置 |
| CN114825901B (zh) * | 2022-06-30 | 2022-12-30 | 深圳市高斯宝电气技术有限公司 | 一种crm模式pfc电路工作频率的控制方法 |
-
1996
- 1996-11-26 JP JP33158096A patent/JP3475681B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10164851A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100323369B1 (ko) | 인버터의구동방법,압전트랜스의구동방법및구동회로 | |
| US8076920B1 (en) | Switching power converter and control system | |
| US5488269A (en) | Multi-resonant boost high power factor circuit | |
| US5949199A (en) | Gas discharge lamp inverter with a wide input voltage range | |
| JP3475681B2 (ja) | 電源装置 | |
| JP3271042B2 (ja) | 圧電トランスを用いた電圧変換装置 | |
| US6936974B2 (en) | Half-bridge inverter for asymmetrical loads | |
| JP2003513601A (ja) | 簡易な回路トポロジーを用いた高力率電子安定回路 | |
| EP1879285B1 (en) | Power supply apparatus using half-bridge circuit | |
| JP3493943B2 (ja) | 電源装置 | |
| JP3396991B2 (ja) | 電源装置 | |
| JPS63245899A (ja) | 放電灯点灯装置における調光装置 | |
| JP3834892B2 (ja) | 放電灯点灯装置 | |
| JP2018064380A (ja) | ハーフブリッジ回路を用いた電源装置 | |
| JPH09251896A (ja) | 放電灯点灯装置及び照明装置 | |
| JP3494035B2 (ja) | 電源装置 | |
| JP3319839B2 (ja) | 放電灯点灯装置 | |
| JP3493647B2 (ja) | 電源装置，放電灯点灯装置及び照明装置 | |
| JP2000188872A (ja) | インバータ装置 | |
| JP3614011B2 (ja) | インバータ装置 | |
| JPH11235042A (ja) | 電源装置 | |
| JPH10271848A (ja) | 電源装置 | |
| JPH10271846A (ja) | 電源装置 | |
| JPH10271838A (ja) | 電源装置 | |
| JPH08279396A (ja) | 高力率蛍光灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030826 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |