JPH10271838A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH10271838A JPH10271838A JP9074199A JP7419997A JPH10271838A JP H10271838 A JPH10271838 A JP H10271838A JP 9074199 A JP9074199 A JP 9074199A JP 7419997 A JP7419997 A JP 7419997A JP H10271838 A JPH10271838 A JP H10271838A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- frequency
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
(57)【要約】
【課題】部分平滑電源を用いた歪み改善機能付きのイン
バータ回路において、部分平滑電源の電圧が低下して
も、インバータ回路が進相動作しないようにする。 【解決手段】整流回路ＤＢ又は部分平滑回路２の出力電
圧を高周波に変換して負荷に供給するインバータ回路を
備え、交流電源Ｅのピーク値近傍とゼロクロス近傍にて
負荷電流が最大値を取るような低周波リップルを有する
電源装置において、部分平滑回路２の出力がインバータ
回路の電源として働いている場合に、部分平滑電源電圧
が低下してきたときに、デューティ変調や周波数変調を
かけることにより、インバータ回路が進相動作するのを
回避する。
バータ回路において、部分平滑電源の電圧が低下して
も、インバータ回路が進相動作しないようにする。 【解決手段】整流回路ＤＢ又は部分平滑回路２の出力電
圧を高周波に変換して負荷に供給するインバータ回路を
備え、交流電源Ｅのピーク値近傍とゼロクロス近傍にて
負荷電流が最大値を取るような低周波リップルを有する
電源装置において、部分平滑回路２の出力がインバータ
回路の電源として働いている場合に、部分平滑電源電圧
が低下してきたときに、デューティ変調や周波数変調を
かけることにより、インバータ回路が進相動作するのを
回避する。
Description
【０００１】
【発明の属する技術分野】本発明は、入力力率が高く、
入力電流歪み改善機能を有する電源装置に関するもので
ある。
入力電流歪み改善機能を有する電源装置に関するもので
ある。
【０００２】
【従来の技術】図４は従来例の回路図である。この回路
は、スイッチング素子Ｑ１，Ｑ２が交互にＯＮ／ＯＦＦ
を繰り返すことにより、負荷であるランプＬａを高周波
点灯させるハーフブリッジ型のインバータ回路であり、
第１のダイオードＤ１と、第２のダイオードＤ２及びコ
ンデンサＣ２の並列回路により、交流電源Ｅの１周期の
ほぼ全区間にわたり、スイッチング素子Ｑ１，Ｑ２のＯ
Ｎ／ＯＦＦに応じて交流電源Ｅからインバータ回路の負
荷回路を介して電流が供給されるため、入力電流波形を
正弦波状にすることが可能となり、したがって、入力力
率が高力率で且つ入力電流波形歪みの改善も可能な回路
構成となっている。
は、スイッチング素子Ｑ１，Ｑ２が交互にＯＮ／ＯＦＦ
を繰り返すことにより、負荷であるランプＬａを高周波
点灯させるハーフブリッジ型のインバータ回路であり、
第１のダイオードＤ１と、第２のダイオードＤ２及びコ
ンデンサＣ２の並列回路により、交流電源Ｅの１周期の
ほぼ全区間にわたり、スイッチング素子Ｑ１，Ｑ２のＯ
Ｎ／ＯＦＦに応じて交流電源Ｅからインバータ回路の負
荷回路を介して電流が供給されるため、入力電流波形を
正弦波状にすることが可能となり、したがって、入力力
率が高力率で且つ入力電流波形歪みの改善も可能な回路
構成となっている。
【０００３】また、ダイオードＤ３，Ｄ４、インダクタ
Ｌ２、コンデンサＣ３から成る回路は、スイッチング素
子Ｑ１がＯＮの時にダイオードＤ３、インダクタＬ２を
介してコンデンサＣ３を充電し、整流ブリッジＤＢの出
力電圧がコンデンサＣ３の充電電圧よりも低い期間はダ
イオードＤ４を介してコンデンサＣ３の電圧がインバー
タ回路の電源として作用するようにした部分平滑回路で
あり、いわゆる降圧チョッパー回路として動作してい
る。
Ｌ２、コンデンサＣ３から成る回路は、スイッチング素
子Ｑ１がＯＮの時にダイオードＤ３、インダクタＬ２を
介してコンデンサＣ３を充電し、整流ブリッジＤＢの出
力電圧がコンデンサＣ３の充電電圧よりも低い期間はダ
イオードＤ４を介してコンデンサＣ３の電圧がインバー
タ回路の電源として作用するようにした部分平滑回路で
あり、いわゆる降圧チョッパー回路として動作してい
る。
【０００４】図４の回路の動作を図５に示す。図中、
（ａ）は交流電源Ｅの電圧波形、（ｂ）は入力電流波
形、（ｃ）はインバータ回路電源に相当するコンデンサ
Ｃ５の電圧波形、（ｄ）はランプ電流波形である。上述
のように入力電流波形歪み改善機能を有するインバータ
回路の電源電圧を図５（ｃ）に示すような部分平滑電源
とすることにより、ランプ電流波形は図５（ｄ）に示す
ように交流電源Ｅのピーク近傍とゼロクロス近傍で各々
最大値に近づくようになり、したがって、ランプ電流波
形のクレストファクタ（ピーク値／実効値）も改善さ
れ、それに伴い、ランプ力率が改善され、ランプの発光
効率も改善されるものである。
（ａ）は交流電源Ｅの電圧波形、（ｂ）は入力電流波
形、（ｃ）はインバータ回路電源に相当するコンデンサ
Ｃ５の電圧波形、（ｄ）はランプ電流波形である。上述
のように入力電流波形歪み改善機能を有するインバータ
回路の電源電圧を図５（ｃ）に示すような部分平滑電源
とすることにより、ランプ電流波形は図５（ｄ）に示す
ように交流電源Ｅのピーク近傍とゼロクロス近傍で各々
最大値に近づくようになり、したがって、ランプ電流波
形のクレストファクタ（ピーク値／実効値）も改善さ
れ、それに伴い、ランプ力率が改善され、ランプの発光
効率も改善されるものである。
【０００５】
【発明が解決しようとする課題】ところが、このような
従来技術においては、部分平滑電源がインバータ回路の
電源として動作しているときに、コンデンサＣ３が放電
して行き、その電源電圧Ｖｄｃが低下すると、インバー
タ回路が進相動作しやすくなるという問題があった。す
なわち、図４の回路において、上記の部分平滑電源電圧
をＶｄｃ、ランプ電流をＩｌａ、コンデンサＣ２の両端
電圧をＶｆｅ、スイッチング素子Ｑ２のＯＮデューティ
をＤｕｔｙ（Ｑ２）、発振周波数をｆとすると、図６の
ような関係になる。図中、Ａは交流電源Ｅのピーク近傍
での動作点、ＢはダイオードブリッジＤＢの出力電圧が
低下して部分平滑回路２の電解コンデンサＣ３の電荷放
出が開始される動作点、Ｃは交流電源Ｅのゼロクロス近
傍での動作点、ＤはダイオードブリッジＤＢの出力電圧
が上昇して部分平滑回路２の電解コンデンサＣ３の電荷
放出が終了する動作点である。部分平滑電源電圧Ｖｄｃ
は図中の点Ｄの近傍において最小となり、このとき、ラ
ンプ電流Ｉｌａも最小となり、逆に、ランプインピーダ
ンスは最大となり、インバータ回路の動作は同相（進
相）に近づくという問題があった。
従来技術においては、部分平滑電源がインバータ回路の
電源として動作しているときに、コンデンサＣ３が放電
して行き、その電源電圧Ｖｄｃが低下すると、インバー
タ回路が進相動作しやすくなるという問題があった。す
なわち、図４の回路において、上記の部分平滑電源電圧
をＶｄｃ、ランプ電流をＩｌａ、コンデンサＣ２の両端
電圧をＶｆｅ、スイッチング素子Ｑ２のＯＮデューティ
をＤｕｔｙ（Ｑ２）、発振周波数をｆとすると、図６の
ような関係になる。図中、Ａは交流電源Ｅのピーク近傍
での動作点、ＢはダイオードブリッジＤＢの出力電圧が
低下して部分平滑回路２の電解コンデンサＣ３の電荷放
出が開始される動作点、Ｃは交流電源Ｅのゼロクロス近
傍での動作点、ＤはダイオードブリッジＤＢの出力電圧
が上昇して部分平滑回路２の電解コンデンサＣ３の電荷
放出が終了する動作点である。部分平滑電源電圧Ｖｄｃ
は図中の点Ｄの近傍において最小となり、このとき、ラ
ンプ電流Ｉｌａも最小となり、逆に、ランプインピーダ
ンスは最大となり、インバータ回路の動作は同相（進
相）に近づくという問題があった。
【０００６】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的とするところは、部分平滑電源を
用いた歪み改善機能付きのインバータ回路において、部
分平滑電源の電圧が低下しても、インバータ回路が進相
動作しないようにすることにある。
ものであり、その目的とするところは、部分平滑電源を
用いた歪み改善機能付きのインバータ回路において、部
分平滑電源の電圧が低下しても、インバータ回路が進相
動作しないようにすることにある。
【０００７】
【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、図１に示すように、交流電源
Ｅと、この交流電源Ｅを整流する整流回路ＤＢと、上記
整流回路ＤＢの出力電圧が所定値よりも大きい期間に充
電されて上記整流回路ＤＢの出力電圧が所定値以下にな
ると放電されるコンデンサＣ３を含み整流回路ＤＢの出
力電圧の低電圧部分を平滑する部分平滑回路２と、整流
回路ＤＢ又は部分平滑回路２の出力電圧を高周波に変換
して負荷に供給するＤＣ−ＡＣ変換回路から成り、上記
ＤＣ−ＡＣ変換回路は、直列に接続されて交互にオン・
オフされる２石のスイッチング素子Ｑ１，Ｑ２を含み、
交流電源Ｅからの交流入力電圧と入力電流の波形が略相
似形となる力率改善手段を有し、負荷への高周波出力電
流波形が交流入力電圧のピーク値近傍では、ピーク値に
近づくにつれて絶対値が増加すると共に、入力電圧のゼ
ロクロス近傍ではゼロクロスに近づくにつれて絶対値が
再び増加して行くような低周波リップルを含有した波形
となる電源装置であって、上記整流回路出力の検出手段
を備え、その検出値と予め設定された所定値との差の絶
対値に応じて、上記高周波出力電流の増減を制御するこ
とにより上記交流電源Ｅの変動に対して高周波出力電流
の変動幅を抑制する高周波出力補正制御手段を具備する
構成において、上記部分平滑回路２の出力電圧が低下す
る期間に、上記スイッチング素子Ｑ１，Ｑ２に進相電流
が流れないように制御する進相電流防止手段を付加した
ことを特徴とするものである。
の課題を解決するために、図１に示すように、交流電源
Ｅと、この交流電源Ｅを整流する整流回路ＤＢと、上記
整流回路ＤＢの出力電圧が所定値よりも大きい期間に充
電されて上記整流回路ＤＢの出力電圧が所定値以下にな
ると放電されるコンデンサＣ３を含み整流回路ＤＢの出
力電圧の低電圧部分を平滑する部分平滑回路２と、整流
回路ＤＢ又は部分平滑回路２の出力電圧を高周波に変換
して負荷に供給するＤＣ−ＡＣ変換回路から成り、上記
ＤＣ−ＡＣ変換回路は、直列に接続されて交互にオン・
オフされる２石のスイッチング素子Ｑ１，Ｑ２を含み、
交流電源Ｅからの交流入力電圧と入力電流の波形が略相
似形となる力率改善手段を有し、負荷への高周波出力電
流波形が交流入力電圧のピーク値近傍では、ピーク値に
近づくにつれて絶対値が増加すると共に、入力電圧のゼ
ロクロス近傍ではゼロクロスに近づくにつれて絶対値が
再び増加して行くような低周波リップルを含有した波形
となる電源装置であって、上記整流回路出力の検出手段
を備え、その検出値と予め設定された所定値との差の絶
対値に応じて、上記高周波出力電流の増減を制御するこ
とにより上記交流電源Ｅの変動に対して高周波出力電流
の変動幅を抑制する高周波出力補正制御手段を具備する
構成において、上記部分平滑回路２の出力電圧が低下す
る期間に、上記スイッチング素子Ｑ１，Ｑ２に進相電流
が流れないように制御する進相電流防止手段を付加した
ことを特徴とするものである。
【０００８】
【発明の実施の形態】本発明の第１の実施例を図１に示
す。これは、図４の回路において、抵抗Ｒ１，Ｒ２、ダ
イオードＤ５及び定電圧源Ｖ１を付加したものである。
以下、その回路構成について詳しく説明する。交流電源
Ｅには、コンデンサＣ７とトランスＬ３及びインダクタ
Ｌ４よりなるフィルター回路１を介してダイオードブリ
ッジＤＢの交流入力端子が接続されている。ダイオード
ブリッジＤＢの直流出力端子には、コンデンサＣ１が接
続されている。このコンデンサＣ１は小容量であり、ダ
イオードブリッジＤＢの出力電圧は脈流電圧となる。ダ
イオードブリッジＤＢの＋側の出力端子と−側の出力端
子の間には、スイッチング素子Ｑ１，Ｑ２の直列回路
と、ダイオードＤ２，Ｄ１の直流回路が接続されてい
る。スイッチング素子Ｑ１，Ｑ２の接続点とダイオード
Ｄ１，Ｄ２の接続点の間には、インダクタＬ１とコンデ
ンサＣ４を介して、負荷であるランプＬａとコンデンサ
Ｃ６の並列回路が接続されている。スイッチング素子Ｑ
１とＱ２の直列回路には、コンデンサＣ５が並列接続さ
れており、また、電解コンデンサＣ３が放電用のダイオ
ードＤ４を介して並列に接続されている。ダイオードＤ
４と電解コンデンサＣ３の接続点とスイッチング素子Ｑ
１，Ｑ２の接続点の間には、充電用のダイオードＤ３と
限流用のインダクタＬ２の直列回路が接続されている。
す。これは、図４の回路において、抵抗Ｒ１，Ｒ２、ダ
イオードＤ５及び定電圧源Ｖ１を付加したものである。
以下、その回路構成について詳しく説明する。交流電源
Ｅには、コンデンサＣ７とトランスＬ３及びインダクタ
Ｌ４よりなるフィルター回路１を介してダイオードブリ
ッジＤＢの交流入力端子が接続されている。ダイオード
ブリッジＤＢの直流出力端子には、コンデンサＣ１が接
続されている。このコンデンサＣ１は小容量であり、ダ
イオードブリッジＤＢの出力電圧は脈流電圧となる。ダ
イオードブリッジＤＢの＋側の出力端子と−側の出力端
子の間には、スイッチング素子Ｑ１，Ｑ２の直列回路
と、ダイオードＤ２，Ｄ１の直流回路が接続されてい
る。スイッチング素子Ｑ１，Ｑ２の接続点とダイオード
Ｄ１，Ｄ２の接続点の間には、インダクタＬ１とコンデ
ンサＣ４を介して、負荷であるランプＬａとコンデンサ
Ｃ６の並列回路が接続されている。スイッチング素子Ｑ
１とＱ２の直列回路には、コンデンサＣ５が並列接続さ
れており、また、電解コンデンサＣ３が放電用のダイオ
ードＤ４を介して並列に接続されている。ダイオードＤ
４と電解コンデンサＣ３の接続点とスイッチング素子Ｑ
１，Ｑ２の接続点の間には、充電用のダイオードＤ３と
限流用のインダクタＬ２の直列回路が接続されている。
【０００９】ここで、ダイオードＤ３，Ｄ４とインダク
タＬ２及び電解コンデンサＣ３は、部分平滑回路２を構
成しており、スイッチング素子Ｑ１のオン・オフに伴っ
て、いわゆる降圧チョッパー回路として動作する。すな
わち、ダイオードブリッジＤＢの出力電圧が高い期間に
おいて、スイッチング素子Ｑ１がオンされると、スイッ
チング素子Ｑ１、ダイオードＤ３、インダクタＬ２、電
解コンデンサＣ３を介して電流が流れて、電解コンデン
サＣ３が充電される。また、スイッチング素子Ｑ１がオ
フされると、インダクタＬ２の蓄積エネルギーにより、
インダクタＬ２から電解コンデンサＣ３、スイッチング
素子Ｑ２の逆方向ダイオード、ダイオードＤ３を介して
インダクタＬ２に戻る経路で回生電流が流れて、電解コ
ンデンサＣ３が充電される。また、ダイオードブリッジ
ＤＢの出力電圧が低い期間では、電解コンデンサＣ３に
充電された電荷がダイオードＤ４を介してインバータ回
路の電源電圧として放出される。これにより、インバー
タ回路の入力電源電圧としてのコンデンサＣ５の電圧Ｖ
ｄｃは、交流電源電圧を全波整流した脈流電圧の谷部
（低電圧期間）を電解コンデンサＣ３の直流電圧で谷埋
めした、いわゆる部分平滑電源電圧となる。
タＬ２及び電解コンデンサＣ３は、部分平滑回路２を構
成しており、スイッチング素子Ｑ１のオン・オフに伴っ
て、いわゆる降圧チョッパー回路として動作する。すな
わち、ダイオードブリッジＤＢの出力電圧が高い期間に
おいて、スイッチング素子Ｑ１がオンされると、スイッ
チング素子Ｑ１、ダイオードＤ３、インダクタＬ２、電
解コンデンサＣ３を介して電流が流れて、電解コンデン
サＣ３が充電される。また、スイッチング素子Ｑ１がオ
フされると、インダクタＬ２の蓄積エネルギーにより、
インダクタＬ２から電解コンデンサＣ３、スイッチング
素子Ｑ２の逆方向ダイオード、ダイオードＤ３を介して
インダクタＬ２に戻る経路で回生電流が流れて、電解コ
ンデンサＣ３が充電される。また、ダイオードブリッジ
ＤＢの出力電圧が低い期間では、電解コンデンサＣ３に
充電された電荷がダイオードＤ４を介してインバータ回
路の電源電圧として放出される。これにより、インバー
タ回路の入力電源電圧としてのコンデンサＣ５の電圧Ｖ
ｄｃは、交流電源電圧を全波整流した脈流電圧の谷部
（低電圧期間）を電解コンデンサＣ３の直流電圧で谷埋
めした、いわゆる部分平滑電源電圧となる。
【００１０】次に、インバータ回路の動作について説明
すると、スイッチング素子Ｑ１，Ｑ２はドライブ回路３
の出力により高周波で交互にオン・オフされるようにス
イッチングされており、これにより、スイッチング素子
Ｑ１，Ｑ２の接続点の電位は高周波的に振動するので、
コンデンサＣ６とインダクタＬ１のＬＣ直列共振回路に
は、直流カット用のコンデンサＣ４を介して高周波電圧
が印加されることになる。コンデンサＣ６の両端に発生
する共振電圧は、インバータ回路の出力電圧として負荷
であるランプＬａに供給される。
すると、スイッチング素子Ｑ１，Ｑ２はドライブ回路３
の出力により高周波で交互にオン・オフされるようにス
イッチングされており、これにより、スイッチング素子
Ｑ１，Ｑ２の接続点の電位は高周波的に振動するので、
コンデンサＣ６とインダクタＬ１のＬＣ直列共振回路に
は、直流カット用のコンデンサＣ４を介して高周波電圧
が印加されることになる。コンデンサＣ６の両端に発生
する共振電圧は、インバータ回路の出力電圧として負荷
であるランプＬａに供給される。
【００１１】スイッチング素子Ｑ１，Ｑ２の動作周波数
は、コンデンサＣ２の両端に発生する電圧Ｖｆｅの検出
値に応じて、周波数制御回路５により制御される。ま
た、スイッチング素子Ｑ１，Ｑ２のＯＮデューティ（ス
イッチングの１周期に占めるオン時間の割合）は、イン
バータ回路の入力電圧Ｖｄｃの検出値に応じて、デュー
ティ制御回路４により制御される。
は、コンデンサＣ２の両端に発生する電圧Ｖｆｅの検出
値に応じて、周波数制御回路５により制御される。ま
た、スイッチング素子Ｑ１，Ｑ２のＯＮデューティ（ス
イッチングの１周期に占めるオン時間の割合）は、イン
バータ回路の入力電圧Ｖｄｃの検出値に応じて、デュー
ティ制御回路４により制御される。
【００１２】本実施例では、このデューティ制御回路４
の検出部に付加回路を設けて、スイッチング素子Ｑ１，
Ｑ２の進相動作を防止しようとするものである。すなわ
ち、ダイオードブリッジＤＢの出力電圧の谷部におい
て、電解コンデンサＣ３の部分平滑電源がインバータ回
路の電源として働いているとき、電解コンデンサＣ３の
電荷が放出されることにより、インバータ回路の入力電
圧Ｖｄｃは低下して行くが、或るレベル（スイッチング
素子のＯＮデューティが略５０％）以下になると、スイ
ッチング素子Ｑ１，Ｑ２のＯＮデューティを略５０％で
一定とする。すなわち、インバータ回路の入力電圧Ｖｄ
ｃの低下に伴って、抵抗Ｒ２の両端電圧も低下してくる
が、或る一定の電圧より下がると、ダイオードＤ５がオ
ンし、これによって、抵抗Ｒ２の両端電圧は一定とな
り、したがって、デューティ変調もかからなくなってし
まう。これにより、スイッチング素子Ｑ１，Ｑ２のＯＮ
デューティは、略５０％に保たれ、インバータ回路の入
力電圧Ｖｄｃが低下しても、インバータ回路が進相動作
するのを回避することができる。
の検出部に付加回路を設けて、スイッチング素子Ｑ１，
Ｑ２の進相動作を防止しようとするものである。すなわ
ち、ダイオードブリッジＤＢの出力電圧の谷部におい
て、電解コンデンサＣ３の部分平滑電源がインバータ回
路の電源として働いているとき、電解コンデンサＣ３の
電荷が放出されることにより、インバータ回路の入力電
圧Ｖｄｃは低下して行くが、或るレベル（スイッチング
素子のＯＮデューティが略５０％）以下になると、スイ
ッチング素子Ｑ１，Ｑ２のＯＮデューティを略５０％で
一定とする。すなわち、インバータ回路の入力電圧Ｖｄ
ｃの低下に伴って、抵抗Ｒ２の両端電圧も低下してくる
が、或る一定の電圧より下がると、ダイオードＤ５がオ
ンし、これによって、抵抗Ｒ２の両端電圧は一定とな
り、したがって、デューティ変調もかからなくなってし
まう。これにより、スイッチング素子Ｑ１，Ｑ２のＯＮ
デューティは、略５０％に保たれ、インバータ回路の入
力電圧Ｖｄｃが低下しても、インバータ回路が進相動作
するのを回避することができる。
【００１３】本発明の第２の実施例を図２に示す。上述
のように、スイッチング素子Ｑ１，Ｑ２の周波数制御
は、コンデンサＣ２に分担される電圧Ｖｆｅ（電解コン
デンサＣ３の電圧とコンデンサＣ１の電圧の差分）を検
出して行われているが、点Ｄの近傍でインバータ回路が
進相動作するのを回避するために、周波数制御回路５の
検出部に付加回路を設けて、電圧Ｖｆｅの波形を例えば
図６に示すＶｆｅ’のような波形に変えてやる。こうす
ると、点Ｄでのスイッチング周波数が図６に示すｆ’の
ような高くなり、したがって、インバータ回路が進相動
作するのを回避することができる。
のように、スイッチング素子Ｑ１，Ｑ２の周波数制御
は、コンデンサＣ２に分担される電圧Ｖｆｅ（電解コン
デンサＣ３の電圧とコンデンサＣ１の電圧の差分）を検
出して行われているが、点Ｄの近傍でインバータ回路が
進相動作するのを回避するために、周波数制御回路５の
検出部に付加回路を設けて、電圧Ｖｆｅの波形を例えば
図６に示すＶｆｅ’のような波形に変えてやる。こうす
ると、点Ｄでのスイッチング周波数が図６に示すｆ’の
ような高くなり、したがって、インバータ回路が進相動
作するのを回避することができる。
【００１４】具体的には、図２の回路のように、例え
ば、抵抗Ｒ１，Ｒ３，Ｒ４とダイオードＤ５，Ｄ６、コ
ンデンサＣ８、ツェナーダイオードＺＤ１を付加し、コ
ンデンサＣ２に分担される電圧ＶｆｅとコンデンサＣ８
の電圧を比較し、Ｖｆｅが小さいときには、ダイオード
Ｄ６がＯＮし、抵抗Ｒ４の電圧は一定となる。そして、
Ｖｆｅが大きくなるにしたがって、抵抗Ｒ４の電圧はＶ
ｆｅに比例するようにする。こうすると、点Ｄの近傍に
おいても、スイッチング周波数は図６に示すｆ’のよう
に高くなり、インバータ回路が進相動作するのを回避す
ることができる。
ば、抵抗Ｒ１，Ｒ３，Ｒ４とダイオードＤ５，Ｄ６、コ
ンデンサＣ８、ツェナーダイオードＺＤ１を付加し、コ
ンデンサＣ２に分担される電圧ＶｆｅとコンデンサＣ８
の電圧を比較し、Ｖｆｅが小さいときには、ダイオード
Ｄ６がＯＮし、抵抗Ｒ４の電圧は一定となる。そして、
Ｖｆｅが大きくなるにしたがって、抵抗Ｒ４の電圧はＶ
ｆｅに比例するようにする。こうすると、点Ｄの近傍に
おいても、スイッチング周波数は図６に示すｆ’のよう
に高くなり、インバータ回路が進相動作するのを回避す
ることができる。
【００１５】なお、Ｖｆｅの電圧波形としては、図６の
Ｖｆｅ”のように、殆どフラットな波形としても構わな
い。それには、コンデンサＣ８の耐圧を上げると共にツ
ェナーダイオードＺＤ１のツェナー電圧を上げれば良
い。この場合、スイッチング周波数は図６のｆ”のよう
になり、インバータ回路が進相動作するのを回避するこ
とができる。要するに、点Ｄ近傍での周波数が高くなる
ような波形であれば、任意の波形で良い。
Ｖｆｅ”のように、殆どフラットな波形としても構わな
い。それには、コンデンサＣ８の耐圧を上げると共にツ
ェナーダイオードＺＤ１のツェナー電圧を上げれば良
い。この場合、スイッチング周波数は図６のｆ”のよう
になり、インバータ回路が進相動作するのを回避するこ
とができる。要するに、点Ｄ近傍での周波数が高くなる
ような波形であれば、任意の波形で良い。
【００１６】本発明の第３の実施例を表１に示す。回路
構成自体は、従来例として説明した図１の回路と基本的
に同じであるが、インバータ回路が進相動作しやすくな
る図３の点Ｄ近傍でのスイッチング素子Ｑ１，Ｑ２のＯ
Ｎデューティを略５０％になるように制御して、進相動
作するのを回避させるものである。表１において、Ａ〜
Ｄは図３の点Ａ〜点Ｄ近傍での動作を示している。ま
ず、Ａは交流電源Ｅのピーク近傍での動作であり、動作
周波数はｆ＝４５ｋＨｚ、スイッチングの１周期Ｔ＝２
２．２μＳ、スイッチング素子Ｑ１のオン期間τ＝９．
５μＳ、ＯＮデューティ＝４３％、スイッチング素子Ｑ
２のオン期間τ＝１２．７μＳ、ＯＮデューティ＝５７
％としている。また、ＢはダイオードブリッジＤＢの出
力電圧が低下して部分平滑回路の電解コンデンサＣ３の
電荷放出が開始される点Ｂ近傍での動作であり、動作周
波数はｆ＝４５ｋＨｚ、スイッチングの１周期Ｔ＝２
２．２μＳ、スイッチング素子Ｑ１のオン期間τ＝１
０．７μＳ、ＯＮデューティ＝４８％、スイッチング素
子Ｑ２のオン期間τ＝１１．５μＳ、ＯＮデューティ＝
５２％としている。また、Ｃは交流電源Ｅのゼロクロス
近傍での動作であり、動作周波数はｆ＝５１ｋＨｚ、ス
イッチングの１周期Ｔ＝１９．６μＳ、スイッチング素
子Ｑ１のオン期間τ＝８．４μＳ、ＯＮデューティ＝４
３％、スイッチング素子Ｑ２のオン期間τ＝１１．２μ
Ｓ、ＯＮデューティ＝５７％としている。そして、Ｄは
ダイオードブリッジＤＢの出力電圧が上昇して部分平滑
回路の電解コンデンサＣ３の電荷放出が終了する点Ｄ近
傍での動作であり、動作周波数はｆ＝４５ｋＨｚ、スイ
ッチングの１周期Ｔ＝２２．２μＳ、スイッチング素子
Ｑ１のオン期間τ＝１１．１μＳ、ＯＮデューティ＝５
０％、スイッチング素子Ｑ２のオン期間τ＝１１．１μ
Ｓ、ＯＮデューティ＝５０％としている。
構成自体は、従来例として説明した図１の回路と基本的
に同じであるが、インバータ回路が進相動作しやすくな
る図３の点Ｄ近傍でのスイッチング素子Ｑ１，Ｑ２のＯ
Ｎデューティを略５０％になるように制御して、進相動
作するのを回避させるものである。表１において、Ａ〜
Ｄは図３の点Ａ〜点Ｄ近傍での動作を示している。ま
ず、Ａは交流電源Ｅのピーク近傍での動作であり、動作
周波数はｆ＝４５ｋＨｚ、スイッチングの１周期Ｔ＝２
２．２μＳ、スイッチング素子Ｑ１のオン期間τ＝９．
５μＳ、ＯＮデューティ＝４３％、スイッチング素子Ｑ
２のオン期間τ＝１２．７μＳ、ＯＮデューティ＝５７
％としている。また、ＢはダイオードブリッジＤＢの出
力電圧が低下して部分平滑回路の電解コンデンサＣ３の
電荷放出が開始される点Ｂ近傍での動作であり、動作周
波数はｆ＝４５ｋＨｚ、スイッチングの１周期Ｔ＝２
２．２μＳ、スイッチング素子Ｑ１のオン期間τ＝１
０．７μＳ、ＯＮデューティ＝４８％、スイッチング素
子Ｑ２のオン期間τ＝１１．５μＳ、ＯＮデューティ＝
５２％としている。また、Ｃは交流電源Ｅのゼロクロス
近傍での動作であり、動作周波数はｆ＝５１ｋＨｚ、ス
イッチングの１周期Ｔ＝１９．６μＳ、スイッチング素
子Ｑ１のオン期間τ＝８．４μＳ、ＯＮデューティ＝４
３％、スイッチング素子Ｑ２のオン期間τ＝１１．２μ
Ｓ、ＯＮデューティ＝５７％としている。そして、Ｄは
ダイオードブリッジＤＢの出力電圧が上昇して部分平滑
回路の電解コンデンサＣ３の電荷放出が終了する点Ｄ近
傍での動作であり、動作周波数はｆ＝４５ｋＨｚ、スイ
ッチングの１周期Ｔ＝２２．２μＳ、スイッチング素子
Ｑ１のオン期間τ＝１１．１μＳ、ＯＮデューティ＝５
０％、スイッチング素子Ｑ２のオン期間τ＝１１．１μ
Ｓ、ＯＮデューティ＝５０％としている。
【００１７】
【表１】
【００１８】
【発明の効果】本発明によれば、上述のように、交流電
源のピーク値近傍とゼロクロス近傍にて負荷電流が最大
値を取るような低周波リップルを有する電源装置におい
て、部分平滑電源がインバータ回路の電源として働いて
いるときに、部分平滑電源電圧が低下してきても、デュ
ーティ変調や周波数変調をかけることにより、インバー
タ回路が進相動作するのを回避することができ、しか
も、入力力率が高力率で且つ入力電流歪みも改善させる
ことが可能な電源装置を提供できるという効果がある。
源のピーク値近傍とゼロクロス近傍にて負荷電流が最大
値を取るような低周波リップルを有する電源装置におい
て、部分平滑電源がインバータ回路の電源として働いて
いるときに、部分平滑電源電圧が低下してきても、デュ
ーティ変調や周波数変調をかけることにより、インバー
タ回路が進相動作するのを回避することができ、しか
も、入力力率が高力率で且つ入力電流歪みも改善させる
ことが可能な電源装置を提供できるという効果がある。
【図１】本発明の第１実施例の回路図である。
【図２】本発明の第２実施例の回路図である。
【図３】本発明の第３実施例の動作波形図である。
【図４】従来例の回路図である。
【図５】従来例の動作波形図である。
【図６】従来例の制御動作を説明するための波形図であ
る。
る。
１ フィルター回路 ２ 部分平滑回路 ３ ドライブ回路 ４ デューティ制御回路 ５ 周波数制御回路 Ｅ 交流電源 ＤＢ ダイオードブリッジ Ｑ１ スイッチング素子 Ｑ２ スイッチング素子 Ｌａ ランプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０２Ｍ 7/538 Ｈ０２Ｍ 7/538 Ａ Ｈ０５Ｂ 41/24 Ｈ０５Ｂ 41/24 Ｌ
Claims (7)
- 【請求項１】 交流電源と、この交流電源を整流する
整流回路と、上記整流回路の出力電圧が所定値よりも大
きい期間に充電されて上記整流回路の出力電圧が所定値
以下になると放電されるコンデンサを含み整流回路の出
力電圧の低電圧部分を平滑する部分平滑回路と、整流回
路又は部分平滑回路の出力電圧を高周波に変換して負荷
に供給するＤＣ−ＡＣ変換回路から成り、上記ＤＣ−Ａ
Ｃ変換回路は、直列に接続されて交互にオン・オフされ
る２石のスイッチング素子を含み、交流電源からの交流
入力電圧と入力電流の波形が略相似形となる力率改善手
段を有し、負荷への高周波出力電流波形が交流入力電圧
のピーク値近傍では、ピーク値に近づくにつれて絶対値
が増加すると共に、入力電圧のゼロクロス近傍ではゼロ
クロスに近づくにつれて絶対値が再び増加して行くよう
な低周波リップルを含有した波形となる電源装置であっ
て、上記整流回路出力の検出手段を備え、その検出値と
予め設定された所定値との差の絶対値に応じて、上記高
周波出力電流の増減を制御することにより上記交流電源
の変動に対して高周波出力電流の変動幅を抑制する高周
波出力補正制御手段を具備する構成において、上記部分
平滑回路の出力電圧が低下する期間に、上記スイッチン
グ素子に進相電流が流れないように制御する進相電流防
止手段を付加したことを特徴とする電源装置。 - 【請求項２】 上記進相電流防止手段は、各スイッチ
ング素子の１周期に占める導通期間の割合を略同一にす
る手段であることを特徴とする請求項１記載の電源装
置。 - 【請求項３】 上記部分平滑回路のコンデンサは、整
流回路の出力電圧が所定値よりも大きい期間にいずれか
一方のスイッチング素子がオンしたときに充電され、上
記進相電流防止手段は、上記部分平滑回路のコンデンサ
を充電する側のスイッチング素子の１周期に占める導通
期間の割合を大きくなるように制御する手段であること
を特徴とする請求項１記載の電源装置。 - 【請求項４】 上記進相電流防止手段は、スイッチン
グ素子の動作周波数を高くするように制御する手段であ
ることを特徴とする請求項１記載の電源装置。 - 【請求項５】 上記ＤＣ−ＡＣ変換回路は、上記スイ
ッチング素子の直列回路の高電位側を上記整流回路出力
の高電位側に接続し、上記整流回路出力の低電位側に第
１及び第２のダイオードの直列回路を介して上記スイッ
チング素子の直列回路の低電位側を接続し、第１及び第
２のダイオードの接続点と第１及び第２のスイッチング
素子の接続点の間に少なくともＬＣ共振回路を含む負荷
回路を接続し、第２のダイオードと並列にインピーダン
ス要素を接続して成り、上記高周波出力補正制御手段
は、前記検出値と予め設定された所定値との差の絶対値
の代わりに、上記スイッチング素子の直列回路の低電位
側を基準電位として、上記整流回路出力と第１のダイオ
ードの接続点の電位を第１の検出箇所とし、上記スイッ
チング素子の直列回路の高電位側を第２の検出箇所とし
て、各々の検出箇所の電位の変化に応じて上記各スイッ
チング素子を制御するようにしたことを特徴とする請求
項１記載の電源装置。 - 【請求項６】 上記第２の検出箇所の電位により上記
スイッチング素子の導通時間を変化させるデューティ制
御を行うようにしたことを特徴とする請求項５記載の電
源装置。 - 【請求項７】 上記第１の検出箇所の電位により上記
スイッチング素子の動作周波数を変化させる周波数制御
を行うようにしたことを特徴とする請求項５記載の電源
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9074199A JPH10271838A (ja) | 1997-03-26 | 1997-03-26 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9074199A JPH10271838A (ja) | 1997-03-26 | 1997-03-26 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10271838A true JPH10271838A (ja) | 1998-10-09 |
Family
ID=13540286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9074199A Pending JPH10271838A (ja) | 1997-03-26 | 1997-03-26 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10271838A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002542757A (ja) * | 1999-03-30 | 2002-12-10 | パテント−トロイハント−ゲゼルシヤフト フユール エレクトリツシエ グリユーラムペン ミツト ベシユレンクテル ハフツング | 力率補正回路 |
| CN104467408A (zh) * | 2013-12-20 | 2015-03-25 | 成都芯源系统有限公司 | 一种用于升压功率因数校正变换电路的控制电路及其方法 |
-
1997
- 1997-03-26 JP JP9074199A patent/JPH10271838A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002542757A (ja) * | 1999-03-30 | 2002-12-10 | パテント−トロイハント−ゲゼルシヤフト フユール エレクトリツシエ グリユーラムペン ミツト ベシユレンクテル ハフツング | 力率補正回路 |
| CN104467408A (zh) * | 2013-12-20 | 2015-03-25 | 成都芯源系统有限公司 | 一种用于升压功率因数校正变换电路的控制电路及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08336235A (ja) | 力率補正回路 | |
| US5578907A (en) | Power supply circuit | |
| WO1996009741A9 (en) | Power factor correcting circuit | |
| KR19990083245A (ko) | 방전램프점등장치및조명장치 | |
| JPH10326682A (ja) | 放電灯点灯装置 | |
| JPH10271838A (ja) | 電源装置 | |
| JPH10271831A (ja) | 電源装置 | |
| JP3493940B2 (ja) | 電源装置 | |
| JP3733675B2 (ja) | インバータ装置、放電灯点灯装置及び照明装置 | |
| JP3396991B2 (ja) | 電源装置 | |
| JP3493943B2 (ja) | 電源装置 | |
| JP3329913B2 (ja) | 電源装置 | |
| JP3834892B2 (ja) | 放電灯点灯装置 | |
| JP3654035B2 (ja) | 電源装置 | |
| KR100716562B1 (ko) | 고압 방전등용 전자식 안정기 | |
| JPH07240287A (ja) | 電源装置、放電灯点灯装置および照明装置 | |
| JPH04133297A (ja) | 電源装置 | |
| JP3614011B2 (ja) | インバータ装置 | |
| JP3134958B2 (ja) | 電源装置、放電灯点灯装置および照明装置 | |
| JPH10271832A (ja) | 電源装置 | |
| JP3341501B2 (ja) | 電源装置 | |
| JP3654067B2 (ja) | 電源装置 | |
| JP3726636B2 (ja) | 電源装置 | |
| JPH10271848A (ja) | 電源装置 | |
| JP2000217366A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A762 | Written abandonment of application |
Effective date: 20080613 Free format text: JAPANESE INTERMEDIATE CODE: A762 |