JPH10271838A - 電源装置 - Google Patents

電源装置

Info

Publication number
JPH10271838A
JPH10271838A JP9074199A JP7419997A JPH10271838A JP H10271838 A JPH10271838 A JP H10271838A JP 9074199 A JP9074199 A JP 9074199A JP 7419997 A JP7419997 A JP 7419997A JP H10271838 A JPH10271838 A JP H10271838A
Authority
JP
Japan
Prior art keywords
circuit
power supply
frequency
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9074199A
Other languages
English (en)
Inventor
Naokage Kishimoto
直景 岸本
Joji Oyama
丈二 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP9074199A priority Critical patent/JPH10271838A/ja
Publication of JPH10271838A publication Critical patent/JPH10271838A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)

Abstract

(57)【要約】 【課題】部分平滑電源を用いた歪み改善機能付きのイン
バータ回路において、部分平滑電源の電圧が低下して
も、インバータ回路が進相動作しないようにする。 【解決手段】整流回路DB又は部分平滑回路2の出力電
圧を高周波に変換して負荷に供給するインバータ回路を
備え、交流電源Eのピーク値近傍とゼロクロス近傍にて
負荷電流が最大値を取るような低周波リップルを有する
電源装置において、部分平滑回路2の出力がインバータ
回路の電源として働いている場合に、部分平滑電源電圧
が低下してきたときに、デューティ変調や周波数変調を
かけることにより、インバータ回路が進相動作するのを
回避する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、入力力率が高く、
入力電流歪み改善機能を有する電源装置に関するもので
ある。
【0002】
【従来の技術】図4は従来例の回路図である。この回路
は、スイッチング素子Q1,Q2が交互にON/OFF
を繰り返すことにより、負荷であるランプLaを高周波
点灯させるハーフブリッジ型のインバータ回路であり、
第1のダイオードD1と、第2のダイオードD2及びコ
ンデンサC2の並列回路により、交流電源Eの1周期の
ほぼ全区間にわたり、スイッチング素子Q1,Q2のO
N/OFFに応じて交流電源Eからインバータ回路の負
荷回路を介して電流が供給されるため、入力電流波形を
正弦波状にすることが可能となり、したがって、入力力
率が高力率で且つ入力電流波形歪みの改善も可能な回路
構成となっている。
【0003】また、ダイオードD3,D4、インダクタ
L2、コンデンサC3から成る回路は、スイッチング素
子Q1がONの時にダイオードD3、インダクタL2を
介してコンデンサC3を充電し、整流ブリッジDBの出
力電圧がコンデンサC3の充電電圧よりも低い期間はダ
イオードD4を介してコンデンサC3の電圧がインバー
タ回路の電源として作用するようにした部分平滑回路で
あり、いわゆる降圧チョッパー回路として動作してい
る。
【0004】図4の回路の動作を図5に示す。図中、
(a)は交流電源Eの電圧波形、(b)は入力電流波
形、(c)はインバータ回路電源に相当するコンデンサ
C5の電圧波形、(d)はランプ電流波形である。上述
のように入力電流波形歪み改善機能を有するインバータ
回路の電源電圧を図5(c)に示すような部分平滑電源
とすることにより、ランプ電流波形は図5(d)に示す
ように交流電源Eのピーク近傍とゼロクロス近傍で各々
最大値に近づくようになり、したがって、ランプ電流波
形のクレストファクタ(ピーク値/実効値)も改善さ
れ、それに伴い、ランプ力率が改善され、ランプの発光
効率も改善されるものである。
【0005】
【発明が解決しようとする課題】ところが、このような
従来技術においては、部分平滑電源がインバータ回路の
電源として動作しているときに、コンデンサC3が放電
して行き、その電源電圧Vdcが低下すると、インバー
タ回路が進相動作しやすくなるという問題があった。す
なわち、図4の回路において、上記の部分平滑電源電圧
をVdc、ランプ電流をIla、コンデンサC2の両端
電圧をVfe、スイッチング素子Q2のONデューティ
をDuty(Q2)、発振周波数をfとすると、図6の
ような関係になる。図中、Aは交流電源Eのピーク近傍
での動作点、BはダイオードブリッジDBの出力電圧が
低下して部分平滑回路2の電解コンデンサC3の電荷放
出が開始される動作点、Cは交流電源Eのゼロクロス近
傍での動作点、DはダイオードブリッジDBの出力電圧
が上昇して部分平滑回路2の電解コンデンサC3の電荷
放出が終了する動作点である。部分平滑電源電圧Vdc
は図中の点Dの近傍において最小となり、このとき、ラ
ンプ電流Ilaも最小となり、逆に、ランプインピーダ
ンスは最大となり、インバータ回路の動作は同相(進
相)に近づくという問題があった。
【0006】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的とするところは、部分平滑電源を
用いた歪み改善機能付きのインバータ回路において、部
分平滑電源の電圧が低下しても、インバータ回路が進相
動作しないようにすることにある。
【0007】
【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、図1に示すように、交流電源
Eと、この交流電源Eを整流する整流回路DBと、上記
整流回路DBの出力電圧が所定値よりも大きい期間に充
電されて上記整流回路DBの出力電圧が所定値以下にな
ると放電されるコンデンサC3を含み整流回路DBの出
力電圧の低電圧部分を平滑する部分平滑回路2と、整流
回路DB又は部分平滑回路2の出力電圧を高周波に変換
して負荷に供給するDC−AC変換回路から成り、上記
DC−AC変換回路は、直列に接続されて交互にオン・
オフされる2石のスイッチング素子Q1,Q2を含み、
交流電源Eからの交流入力電圧と入力電流の波形が略相
似形となる力率改善手段を有し、負荷への高周波出力電
流波形が交流入力電圧のピーク値近傍では、ピーク値に
近づくにつれて絶対値が増加すると共に、入力電圧のゼ
ロクロス近傍ではゼロクロスに近づくにつれて絶対値が
再び増加して行くような低周波リップルを含有した波形
となる電源装置であって、上記整流回路出力の検出手段
を備え、その検出値と予め設定された所定値との差の絶
対値に応じて、上記高周波出力電流の増減を制御するこ
とにより上記交流電源Eの変動に対して高周波出力電流
の変動幅を抑制する高周波出力補正制御手段を具備する
構成において、上記部分平滑回路2の出力電圧が低下す
る期間に、上記スイッチング素子Q1,Q2に進相電流
が流れないように制御する進相電流防止手段を付加した
ことを特徴とするものである。
【0008】
【発明の実施の形態】本発明の第1の実施例を図1に示
す。これは、図4の回路において、抵抗R1,R2、ダ
イオードD5及び定電圧源V1を付加したものである。
以下、その回路構成について詳しく説明する。交流電源
Eには、コンデンサC7とトランスL3及びインダクタ
L4よりなるフィルター回路1を介してダイオードブリ
ッジDBの交流入力端子が接続されている。ダイオード
ブリッジDBの直流出力端子には、コンデンサC1が接
続されている。このコンデンサC1は小容量であり、ダ
イオードブリッジDBの出力電圧は脈流電圧となる。ダ
イオードブリッジDBの+側の出力端子と−側の出力端
子の間には、スイッチング素子Q1,Q2の直列回路
と、ダイオードD2,D1の直流回路が接続されてい
る。スイッチング素子Q1,Q2の接続点とダイオード
D1,D2の接続点の間には、インダクタL1とコンデ
ンサC4を介して、負荷であるランプLaとコンデンサ
C6の並列回路が接続されている。スイッチング素子Q
1とQ2の直列回路には、コンデンサC5が並列接続さ
れており、また、電解コンデンサC3が放電用のダイオ
ードD4を介して並列に接続されている。ダイオードD
4と電解コンデンサC3の接続点とスイッチング素子Q
1,Q2の接続点の間には、充電用のダイオードD3と
限流用のインダクタL2の直列回路が接続されている。
【0009】ここで、ダイオードD3,D4とインダク
タL2及び電解コンデンサC3は、部分平滑回路2を構
成しており、スイッチング素子Q1のオン・オフに伴っ
て、いわゆる降圧チョッパー回路として動作する。すな
わち、ダイオードブリッジDBの出力電圧が高い期間に
おいて、スイッチング素子Q1がオンされると、スイッ
チング素子Q1、ダイオードD3、インダクタL2、電
解コンデンサC3を介して電流が流れて、電解コンデン
サC3が充電される。また、スイッチング素子Q1がオ
フされると、インダクタL2の蓄積エネルギーにより、
インダクタL2から電解コンデンサC3、スイッチング
素子Q2の逆方向ダイオード、ダイオードD3を介して
インダクタL2に戻る経路で回生電流が流れて、電解コ
ンデンサC3が充電される。また、ダイオードブリッジ
DBの出力電圧が低い期間では、電解コンデンサC3に
充電された電荷がダイオードD4を介してインバータ回
路の電源電圧として放出される。これにより、インバー
タ回路の入力電源電圧としてのコンデンサC5の電圧V
dcは、交流電源電圧を全波整流した脈流電圧の谷部
(低電圧期間)を電解コンデンサC3の直流電圧で谷埋
めした、いわゆる部分平滑電源電圧となる。
【0010】次に、インバータ回路の動作について説明
すると、スイッチング素子Q1,Q2はドライブ回路3
の出力により高周波で交互にオン・オフされるようにス
イッチングされており、これにより、スイッチング素子
Q1,Q2の接続点の電位は高周波的に振動するので、
コンデンサC6とインダクタL1のLC直列共振回路に
は、直流カット用のコンデンサC4を介して高周波電圧
が印加されることになる。コンデンサC6の両端に発生
する共振電圧は、インバータ回路の出力電圧として負荷
であるランプLaに供給される。
【0011】スイッチング素子Q1,Q2の動作周波数
は、コンデンサC2の両端に発生する電圧Vfeの検出
値に応じて、周波数制御回路5により制御される。ま
た、スイッチング素子Q1,Q2のONデューティ(ス
イッチングの1周期に占めるオン時間の割合)は、イン
バータ回路の入力電圧Vdcの検出値に応じて、デュー
ティ制御回路4により制御される。
【0012】本実施例では、このデューティ制御回路4
の検出部に付加回路を設けて、スイッチング素子Q1,
Q2の進相動作を防止しようとするものである。すなわ
ち、ダイオードブリッジDBの出力電圧の谷部におい
て、電解コンデンサC3の部分平滑電源がインバータ回
路の電源として働いているとき、電解コンデンサC3の
電荷が放出されることにより、インバータ回路の入力電
圧Vdcは低下して行くが、或るレベル(スイッチング
素子のONデューティが略50%)以下になると、スイ
ッチング素子Q1,Q2のONデューティを略50%で
一定とする。すなわち、インバータ回路の入力電圧Vd
cの低下に伴って、抵抗R2の両端電圧も低下してくる
が、或る一定の電圧より下がると、ダイオードD5がオ
ンし、これによって、抵抗R2の両端電圧は一定とな
り、したがって、デューティ変調もかからなくなってし
まう。これにより、スイッチング素子Q1,Q2のON
デューティは、略50%に保たれ、インバータ回路の入
力電圧Vdcが低下しても、インバータ回路が進相動作
するのを回避することができる。
【0013】本発明の第2の実施例を図2に示す。上述
のように、スイッチング素子Q1,Q2の周波数制御
は、コンデンサC2に分担される電圧Vfe(電解コン
デンサC3の電圧とコンデンサC1の電圧の差分)を検
出して行われているが、点Dの近傍でインバータ回路が
進相動作するのを回避するために、周波数制御回路5の
検出部に付加回路を設けて、電圧Vfeの波形を例えば
図6に示すVfe’のような波形に変えてやる。こうす
ると、点Dでのスイッチング周波数が図6に示すf’の
ような高くなり、したがって、インバータ回路が進相動
作するのを回避することができる。
【0014】具体的には、図2の回路のように、例え
ば、抵抗R1,R3,R4とダイオードD5,D6、コ
ンデンサC8、ツェナーダイオードZD1を付加し、コ
ンデンサC2に分担される電圧VfeとコンデンサC8
の電圧を比較し、Vfeが小さいときには、ダイオード
D6がONし、抵抗R4の電圧は一定となる。そして、
Vfeが大きくなるにしたがって、抵抗R4の電圧はV
feに比例するようにする。こうすると、点Dの近傍に
おいても、スイッチング周波数は図6に示すf’のよう
に高くなり、インバータ回路が進相動作するのを回避す
ることができる。
【0015】なお、Vfeの電圧波形としては、図6の
Vfe”のように、殆どフラットな波形としても構わな
い。それには、コンデンサC8の耐圧を上げると共にツ
ェナーダイオードZD1のツェナー電圧を上げれば良
い。この場合、スイッチング周波数は図6のf”のよう
になり、インバータ回路が進相動作するのを回避するこ
とができる。要するに、点D近傍での周波数が高くなる
ような波形であれば、任意の波形で良い。
【0016】本発明の第3の実施例を表1に示す。回路
構成自体は、従来例として説明した図1の回路と基本的
に同じであるが、インバータ回路が進相動作しやすくな
る図3の点D近傍でのスイッチング素子Q1,Q2のO
Nデューティを略50%になるように制御して、進相動
作するのを回避させるものである。表1において、A〜
Dは図3の点A〜点D近傍での動作を示している。ま
ず、Aは交流電源Eのピーク近傍での動作であり、動作
周波数はf=45kHz、スイッチングの1周期T=2
2.2μS、スイッチング素子Q1のオン期間τ=9.
5μS、ONデューティ=43%、スイッチング素子Q
2のオン期間τ=12.7μS、ONデューティ=57
%としている。また、BはダイオードブリッジDBの出
力電圧が低下して部分平滑回路の電解コンデンサC3の
電荷放出が開始される点B近傍での動作であり、動作周
波数はf=45kHz、スイッチングの1周期T=2
2.2μS、スイッチング素子Q1のオン期間τ=1
0.7μS、ONデューティ=48%、スイッチング素
子Q2のオン期間τ=11.5μS、ONデューティ=
52%としている。また、Cは交流電源Eのゼロクロス
近傍での動作であり、動作周波数はf=51kHz、ス
イッチングの1周期T=19.6μS、スイッチング素
子Q1のオン期間τ=8.4μS、ONデューティ=4
3%、スイッチング素子Q2のオン期間τ=11.2μ
S、ONデューティ=57%としている。そして、Dは
ダイオードブリッジDBの出力電圧が上昇して部分平滑
回路の電解コンデンサC3の電荷放出が終了する点D近
傍での動作であり、動作周波数はf=45kHz、スイ
ッチングの1周期T=22.2μS、スイッチング素子
Q1のオン期間τ=11.1μS、ONデューティ=5
0%、スイッチング素子Q2のオン期間τ=11.1μ
S、ONデューティ=50%としている。
【0017】
【表1】
【0018】
【発明の効果】本発明によれば、上述のように、交流電
源のピーク値近傍とゼロクロス近傍にて負荷電流が最大
値を取るような低周波リップルを有する電源装置におい
て、部分平滑電源がインバータ回路の電源として働いて
いるときに、部分平滑電源電圧が低下してきても、デュ
ーティ変調や周波数変調をかけることにより、インバー
タ回路が進相動作するのを回避することができ、しか
も、入力力率が高力率で且つ入力電流歪みも改善させる
ことが可能な電源装置を提供できるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1実施例の回路図である。
【図2】本発明の第2実施例の回路図である。
【図3】本発明の第3実施例の動作波形図である。
【図4】従来例の回路図である。
【図5】従来例の動作波形図である。
【図6】従来例の制御動作を説明するための波形図であ
る。
【符号の説明】
1 フィルター回路 2 部分平滑回路 3 ドライブ回路 4 デューティ制御回路 5 周波数制御回路 E 交流電源 DB ダイオードブリッジ Q1 スイッチング素子 Q2 スイッチング素子 La ランプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H02M 7/538 H02M 7/538 A H05B 41/24 H05B 41/24 L

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 交流電源と、この交流電源を整流する
    整流回路と、上記整流回路の出力電圧が所定値よりも大
    きい期間に充電されて上記整流回路の出力電圧が所定値
    以下になると放電されるコンデンサを含み整流回路の出
    力電圧の低電圧部分を平滑する部分平滑回路と、整流回
    路又は部分平滑回路の出力電圧を高周波に変換して負荷
    に供給するDC−AC変換回路から成り、上記DC−A
    C変換回路は、直列に接続されて交互にオン・オフされ
    る2石のスイッチング素子を含み、交流電源からの交流
    入力電圧と入力電流の波形が略相似形となる力率改善手
    段を有し、負荷への高周波出力電流波形が交流入力電圧
    のピーク値近傍では、ピーク値に近づくにつれて絶対値
    が増加すると共に、入力電圧のゼロクロス近傍ではゼロ
    クロスに近づくにつれて絶対値が再び増加して行くよう
    な低周波リップルを含有した波形となる電源装置であっ
    て、上記整流回路出力の検出手段を備え、その検出値と
    予め設定された所定値との差の絶対値に応じて、上記高
    周波出力電流の増減を制御することにより上記交流電源
    の変動に対して高周波出力電流の変動幅を抑制する高周
    波出力補正制御手段を具備する構成において、上記部分
    平滑回路の出力電圧が低下する期間に、上記スイッチン
    グ素子に進相電流が流れないように制御する進相電流防
    止手段を付加したことを特徴とする電源装置。
  2. 【請求項2】 上記進相電流防止手段は、各スイッチ
    ング素子の1周期に占める導通期間の割合を略同一にす
    る手段であることを特徴とする請求項1記載の電源装
    置。
  3. 【請求項3】 上記部分平滑回路のコンデンサは、整
    流回路の出力電圧が所定値よりも大きい期間にいずれか
    一方のスイッチング素子がオンしたときに充電され、上
    記進相電流防止手段は、上記部分平滑回路のコンデンサ
    を充電する側のスイッチング素子の1周期に占める導通
    期間の割合を大きくなるように制御する手段であること
    を特徴とする請求項1記載の電源装置。
  4. 【請求項4】 上記進相電流防止手段は、スイッチン
    グ素子の動作周波数を高くするように制御する手段であ
    ることを特徴とする請求項1記載の電源装置。
  5. 【請求項5】 上記DC−AC変換回路は、上記スイ
    ッチング素子の直列回路の高電位側を上記整流回路出力
    の高電位側に接続し、上記整流回路出力の低電位側に第
    1及び第2のダイオードの直列回路を介して上記スイッ
    チング素子の直列回路の低電位側を接続し、第1及び第
    2のダイオードの接続点と第1及び第2のスイッチング
    素子の接続点の間に少なくともLC共振回路を含む負荷
    回路を接続し、第2のダイオードと並列にインピーダン
    ス要素を接続して成り、上記高周波出力補正制御手段
    は、前記検出値と予め設定された所定値との差の絶対値
    の代わりに、上記スイッチング素子の直列回路の低電位
    側を基準電位として、上記整流回路出力と第1のダイオ
    ードの接続点の電位を第1の検出箇所とし、上記スイッ
    チング素子の直列回路の高電位側を第2の検出箇所とし
    て、各々の検出箇所の電位の変化に応じて上記各スイッ
    チング素子を制御するようにしたことを特徴とする請求
    項1記載の電源装置。
  6. 【請求項6】 上記第2の検出箇所の電位により上記
    スイッチング素子の導通時間を変化させるデューティ制
    御を行うようにしたことを特徴とする請求項5記載の電
    源装置。
  7. 【請求項7】 上記第1の検出箇所の電位により上記
    スイッチング素子の動作周波数を変化させる周波数制御
    を行うようにしたことを特徴とする請求項5記載の電源
    装置。
JP9074199A 1997-03-26 1997-03-26 電源装置 Pending JPH10271838A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9074199A JPH10271838A (ja) 1997-03-26 1997-03-26 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9074199A JPH10271838A (ja) 1997-03-26 1997-03-26 電源装置

Publications (1)

Publication Number Publication Date
JPH10271838A true JPH10271838A (ja) 1998-10-09

Family

ID=13540286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9074199A Pending JPH10271838A (ja) 1997-03-26 1997-03-26 電源装置

Country Status (1)

Country Link
JP (1) JPH10271838A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002542757A (ja) * 1999-03-30 2002-12-10 パテント−トロイハント−ゲゼルシヤフト フユール エレクトリツシエ グリユーラムペン ミツト ベシユレンクテル ハフツング 力率補正回路
CN104467408A (zh) * 2013-12-20 2015-03-25 成都芯源系统有限公司 一种用于升压功率因数校正变换电路的控制电路及其方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002542757A (ja) * 1999-03-30 2002-12-10 パテント−トロイハント−ゲゼルシヤフト フユール エレクトリツシエ グリユーラムペン ミツト ベシユレンクテル ハフツング 力率補正回路
CN104467408A (zh) * 2013-12-20 2015-03-25 成都芯源系统有限公司 一种用于升压功率因数校正变换电路的控制电路及其方法

Similar Documents

Publication Publication Date Title
JPH08336235A (ja) 力率補正回路
US5578907A (en) Power supply circuit
WO1996009741A9 (en) Power factor correcting circuit
KR19990083245A (ko) 방전램프점등장치및조명장치
JPH10326682A (ja) 放電灯点灯装置
JPH10271838A (ja) 電源装置
JPH10271831A (ja) 電源装置
JP3493940B2 (ja) 電源装置
JP3733675B2 (ja) インバータ装置、放電灯点灯装置及び照明装置
JP3396991B2 (ja) 電源装置
JP3493943B2 (ja) 電源装置
JP3329913B2 (ja) 電源装置
JP3834892B2 (ja) 放電灯点灯装置
JP3654035B2 (ja) 電源装置
KR100716562B1 (ko) 고압 방전등용 전자식 안정기
JPH07240287A (ja) 電源装置、放電灯点灯装置および照明装置
JPH04133297A (ja) 電源装置
JP3614011B2 (ja) インバータ装置
JP3134958B2 (ja) 電源装置、放電灯点灯装置および照明装置
JPH10271832A (ja) 電源装置
JP3341501B2 (ja) 電源装置
JP3654067B2 (ja) 電源装置
JP3726636B2 (ja) 電源装置
JPH10271848A (ja) 電源装置
JP2000217366A (ja) 電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A762 Written abandonment of application

Effective date: 20080613

Free format text: JAPANESE INTERMEDIATE CODE: A762