JP3461896B2 - パターン検査装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、数値データを画像デー
タに変換する情報処理技術に係わり、特に半導体集積回
路の製造に使用するマスクやウェハあるいは液晶基板等
のパターンの検査に適したパターン検査装置に関するも
のである。

【０００２】

【従来の技術】大規模集積回路（ＬＳＩ）の製造におけ
る歩留り低下の大きな原因の一つは、フォトリソグラフ
ィ技術で製造する際に使用するマスクの欠陥が挙げられ
る。マスク製造において、マスクの欠陥は多大な被害が
もたらされるので、特に高精度な検査が要求される。

【０００３】そこで従来、電子ビーム描画装置で製作さ
れたマスクのパターン欠陥を検査するパターン検査装置
が用いられている。この装置は図７に示すように、被検
査マスク１０２にランプ１０１で光を照射してマスク１
０２上に形成されているパターンに応じた光信号をフォ
トアレイセンサ１０４で検出し、センサ回路１０５で処
理された観測データ１１０と、マスク１０２にパターン
を形成する際に用いられた設計データ１０９とを比較す
るように構成されている。より具体的には設計データ１
０９は磁気ディスク等の記憶媒体に収納されておりビッ
ト展開回路１０８と参照データ発生回路１０７を経て基
準データ１１１として生成され、この基準データ１１１
と上記観測データ１１０とを比較照合して、マスク１０
２上のパターン欠陥の有無およびパターンの正否を検査
しようとするものである。

【０００４】そして、この種の装置を使用してマスク１
０２のパターンを検査する際には、マスク１０２を載置
したテーブル１０３をｘ方向あるいはｙ方向に連続的に
移動してマスク全面を短冊状に走査してストライプ（短
冊）毎にストライプ検査を行う。さらにテーブル１０３
の連続移動方向と直交する方向にストライプ幅だけテー
ブル１０３を移動して上記ストライプ検査を繰り返し、
マスク１０２のパターン形成領域全面を網羅した検査を
行う。

【０００５】このストライプ検査では、マスク１０２上
に形成されているパターンに応じた光信号をフォトダイ
オードアレイ１０４とセンサ回路１０５で検出信号とし
て検出すると共に、マスク１０２にパターンを形成する
際に用いられた設計データ１０９を計算機から読み込
み、上記光信号と対応する基準データ１１１をビット展
開回路１０８により生成して、双方の信号をテーブル１
０４の測定位置毎に比較照合を行うという処理をテーブ
ル１０４を一定速度で連続的に移動しながら行う行程と
なっていた。

【０００６】このようなデータベース方式の比較方法に
おいて、ビット展開回路１０９に入力される設計データ
は図８のように、ストライプ１２０を一定エリア１２１
で区切り、このエリア内を図９の様式で要素図形の存在
位置と図形形状を示す図形コード、図形の各辺の長さな
どを記述する形式である。このデータ記述形式は、例え
ば図１０に示される種類が例示される。

【０００７】上記エリア１２１を抽出する処理は、描画
に使用したデータを直接検査装置に入力することから始
まる。まず、検査装置のストライプ検査幅と、描画に使
用したデータのストライプ幅が一致している場合は、容
易にエリア１２１単位に分割して、ビット展開処理を継
続することができる。

【０００８】しかし、検査装置で測定できるストライプ
検査幅は光学系の倍率により異なり、高感度で高精度な
検査を行いたいときには高倍率で、低感度で高速に検査
を行いたい場合には低倍率で検査を行うため、検査装置
のストライプ検査幅と、描画に使用したデータのストラ
イプ幅が一致しない（不一致）場合が多くなる。このよ
うに検査装置のストライプ検査幅と、描画に使用したデ
ータのストライプ幅が不一致の場合には、描画データの
ストライプ幅をストライプ検査幅に一致した検査専用の
データに予め変換しなければならず、そのための変換処
理に時間がかかり効率の良い検査が行えなかった。

【０００９】さらに、このような従来の検査装置では、
検査ストライプ幅が描画ストライプ幅に対して微小な不
一致である場合にも，検査の行程のたび毎に処理アルゴ
リズム上、描画ストライプ全面に亘って変換処理を行っ
て描画データをストライプ検査幅に一致させる必要があ
った。このため、ストライプ変換を行わせることで余計
な処理時間が必要になるため、検査速度を律速する原因
となっていた。

【００１０】以上のように、従来の検査装置では１つの
製品マスクに対して描画装置用と検査装置用との２種類
以上の描画設計データを作成する必要があり、そのため
の変換処理にに時間がかかる等の改善すべき課題が残さ
れていた。

【００１１】

【発明が解決しようとする課題】上述した従来のパター
ン検査装置では１つの製品マスクに対して描画装置用と
検査装置用との２種類以上の描画設計データを作成する
必要があり、そのための変換処理にに時間がかかる等の
問題点があった。

【００１２】本発明は上記状況を改善するためになされ
たもので、高速で効率のよいストライプ変換を行い、パ
ターン検査装置の検査速度を向上させることを目的とし
ている。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に本発明においては、パターンが形成された試料に光を
照射する照射手段と、前記試料に照射された光の透過光
あるいは反射光を受光し前記パターンの像に応じた測定
データを出力する受光手段と、前記パターンを描画して
形成するために用いられた描画データを記憶する記憶手
段と、この記憶手段から前記描画データを読み出して入
力し、この描画データに基づいて該描画データに応じた
ビットパターンデータを作成するビット展開手段と、前
記測定データと前記ビットパターンデータとを比較する
ことにより、前記試料に形成されたパターンの検査を行
う検査手段とを備えたパターン検査装置において、前記
描画データは、所定のストライプ幅を有する複数の描画
ストライプデータから構成されて前記記憶手段に記憶さ
れており、これら描画ストライプデータのそれぞれを前
記パターンを階層的に記述したデータ構造から構成する
と共に、前記ビット展開手段を前記描画ストライプパタ
ーンを構成する上位の階層構造のデータを下位の階層構
造のデータに展開処理する概略展開手段と、この概略展
開手段により得られた前記下位の階層構造のデータを前
記ビットパターンデータに展開処理する詳細展開手段と
から構成したことを特徴としている。

【００１４】

【作用】上記構成を採用した本発明のパターン検査装置
によれば、試料に形成されるパターンを設計する際に用
いた描画データを所定のストライプ幅を有する描画スト
ライプデータとして定義し、この描画ストライプデータ
を複数の階層構造のデータとして定義し、これらの階層
構造データを概略展開手段および詳細展開手段において
それぞれ展開するように構成したので、従来のように描
画ストライプデータから図形情報への展開を一段で行っ
ていたものと比較して、極めて高速な処理が可能とな
る。

【００１５】また、パターン検査実行中にパターン検査
装置内で、描画装置用に用いた描画データから検査のた
めのストライプデータに高速に変換生成するので，検査
速度を向上でき、また、パターン検査に先立ち検査装置
用の検査データを別途準備する必要がなくなる。

【００１６】

【実施例】以下、図面を参照して本発明のパターン検査
装置について説明する。一般に、半導体集積回路用のマ
スクパターンは、所定の定義のパターンが繰り返し出現
することが多く、設計データもこのパターンをモジュー
ル的に記述し、そのモジュールの繰り返しとして定義で
きる階層構造を採用することが有効である。したがっ
て、本発明のパターン検査装置ではこの「階層構造」の
データを採用する。

【００１７】また、描画装置でのマスクパターンの描画
は、マスク全面を電子ビームの偏向幅程度の短冊状の領
域、すなわち「描画ストライプ」を連続的に描画し、そ
の連続描画方向と直交する方向に、描画ストライプ幅だ
けステップ移動し、「描画ストライプ」の描画を繰り返
してパターン形成領域全面を網羅することが行われてい
る。この明細書では、「描画ストライプ」の幅をｄと
し、上述したモジュール的な記述単位を「セル」と定義
し説明する。また１本の描画ストライプは、任意（検査
装置の検査条件に応じた）の寸法で定義した「セル」の
集合体で構成される。さらに、１つのセルは、複数の要
素図形の集合体で定義される。このうち、セルを配置す
る座標を記述したデータを「セル配置データ」と呼び、
要素図形の集合体を記述したデータを「図形データ」と
呼ぶ。セルの寸法は一定でなく、記述するパターンによ
ってその都度異なるが、最大寸法は例えば１辺が描画ス
トライプ幅の正方形とする等の制約を設けている。

【００１８】本発明のパターン検査装置のようにデータ
ベース比較型の検査装置は、検査基準のデータには描画
装置の描画用の設計データと同じデータを使うが、描画
装置の描画ストライプ幅と同じストライプ幅ｄで検査で
きるとは限らない。以下の実施例では、検査用のストラ
イプ幅をｋとし，ｄ≧ｋの場合を説明する。

【００１９】（実施例１：構成および動作）図１は、本
発明のパターン検査装置の要部を説明する第１の実施例
に係る概略構成ブロック図である。図１は、従来の図７
に示したパターン検査装置のビット展開回路１０８およ
び参照データ発生回路１０７に相当する部分を示してお
り、他の構成要素、例えばランプ１０１、マスク１０
２、テーブル１０３、フォトアレイセンサ１０４、セン
サ回路１０５、比較判定回路１０６、磁気ディスクある
いは磁気テープ等の記憶媒体に記憶された設計データ１
０９は、従来と同等のため説明および図示を省略する。

【００２０】すなわち、本発明のパターン検査装置は、
図１に示したように従来のビット展開回路１０８および
参照データ発生回路１０７に相当する部分が新規な構成
となっており、データメモリ１，２、概略展開回路３、
ポインタメモリ４、詳細展開回路５、図形イメージ発生
回路６から概略構成されている。

【００２１】本実施例においては、磁気ディスクあるい
は磁気テープ等の記憶媒体に記憶された設計データは、
図２に示すように描画ストライプパターン幅で規定され
おり、２つのデータメモリ１，２にはそれぞれ、図２に
示すように第１の描画ストライプ１４と第２の描画スト
ライプ１５のデータが転送されて、一時蓄積された状態
となる。そして、それぞれのデータメモリ１，２内に
は、上記したセル配置データとセル図形データの領域が
設けられている。

【００２２】概略概展開回路３には、上位制御計算機か
らのコマンドなどの手段で、描画ストライプから、この
描画ストライプ幅と異なる幅を有する検査ストライプを
切り出すための切り出し情報７が入力される。切り出し
情報７の内容には、描画ストライプから検査ストライプ
を切り出す位置と幅、２本の描画ストライプにまたがっ
て検査ストライプを設定する場合のフラグなどが含まれ
ている。

【００２３】概略展開回路３は、データメモリ１，２内
のセル配置データ情報を読み出し、セルの座標とセルの
寸法から判断して、目的とする検査ストライプ範囲にそ
のセルの一部でも含まれる場合には、そのセルの図形デ
ータ領域をアクセスするためのアドレスポインタをポイ
ンタメモリ４に書き出す。

【００２４】つまり、概略展開回路３は描画ストライプ
の階層から、その下位の階層、すなわちセルの階層への
展開を担当する機能を有している。詳細展開回路５は、
ポインタメモリ４内のアドレスポインタを順次読み出
し、さらにそのポインタが指し示すデータメモリ１，２
内をアクセスして、図形データを読み出す。そして、詳
細展開回路５は図形データを解読し、図９に示す形式で
要素図形情報を図形イメージ発生回路６に出力する。

【００２５】つまり、詳細展開回路５はセルの階層か
ら、その下位の階層、すなわち図形記述の階層への詳細
展開を担当する機能を有している。上述した一連の処理
は、図２の第１の検査ストライプ１６や第２の検査スト
ライプ１７のように、目的とする検査ストライプが１本
の描画ストライプに包括されている場合である。

【００２６】一方、第３の検査ストライプ１８のよう
に、目的とする検査ストライプが２本の描画ストライプ
１４，１５にまたがる場合には、図１の概略展開回路３
は２つのデータメモリ１，２を一定の規則で交互にアク
セスし、１つのポインタメモリ４へ情報を書き出すこと
で、２本の描画ストライプから所望のセルを抜き出すこ
とができる。この場合、詳細展開回路５は読み出したセ
ルの元の所属が第１の描画ストライプ１４か第２の描画
ストライプ１５かによって、データメモリ１をアクセス
して図形データを読み出すのか、データメモリ２をアク
セスして図形データを読み出すのかを切り換える動作を
行う。この切り換えの方法は、例えばデータメモリ１，
２を、通しアドレスで管理し、データメモリ２用のアド
レスにはオフセットを重畳しておく方法や、アドレスバ
スの他にバンクを指定する専用の信号線バスを用意する
等の手法を採用することができる。

【００２７】この第１の実施例において、上記概略展開
回路３と詳細展開回路５は、１本の検査ストライプ分の
検査の進行に合わせて同時期に動作させることも、ある
いは検査に先立って概略展開回路３を起動し、１つの検
査ストライプ分の概略展開の後に、詳細展開回路５を従
続的に起動させてその検査ストライプ分の検査を進行さ
せることも可能である。この具体的な手法としては、ま
ず前者の同時期に動作させる場合には、データメモリ
１，２およびポインタメモリ４で発生するバス競合を一
定の規則で調停するようにする。また、後者の従続的に
起動させるためには、データメモリ１，２についての同
様の制御と、ポインタメモリ４のバスを動作中の回路側
に切り換えることで実現できる。

【００２８】この第１の実施例では、ポインタメモリは
ファースト・イン、ファースト・アウト形のバッファと
して機能し、検査ストライプごとの単位で概略展開回路
３と詳細展開回路５とが動作する。

【００２９】（実施例１：作用・効果）このように、本
発明の第１実施例においては描画用の設計データを描画
用ストライプの集合体として定義し、描画ストライプを
セルの集合体として定義し、セルを要素図形の集合体と
して定義する階層構造を採用している。

【００３０】そして概略展開回路３では、データメモリ
１，２内のセル配置データ情報を読み出し、そのセルの
図形データ領域をアクセスするためのアドレスポインタ
をポインタメモリ４に書き出すことで、描画ストライプ
から一段階下位の階層のセルへの展開が実施される。

【００３１】また、詳細展開回路５は、ポインタメモリ
４内のアドレスポインタを順次読み出し、さらにそのポ
インタが指し示すデータメモリ１，２内をアクセスし
て、図形データを読み出し、図形データを解読して要素
図形情報を図形イメージ発生回路６に出力することで、
セルから一段階下位の階層の図形データへの詳細展開が
実施される。

【００３２】そして、このように描画ストライプからセ
ル構造へ、セル構造から図形情報へと段階的に展開を行
うことにより、従来のように描画ストライプから図形情
報への展開を一段で行っていたものと比較して、極めて
高速な処理が可能となる。

【００３３】さらに、目的とする検査ストライプが１本
の描画ストライプに包括されている場合にはもちろんの
こと、目的とする検査ストライプが２本の描画ストライ
プ１４，１５にまたがる場合にも、概略展開回路３と２
つのデータメモリ１，２の組合わせで交互にアクセスす
ることで対応できる。

【００３４】（実施例２：構成・動作）図３は、この発
明の第２の実施例を示す概略ブロック図である。図３も
図１と同様に、従来の図７に示したパターン検査装置の
ビット展開回路１０８および参照データ発生回路１０７
に相当する部分を示しており、他の構成要素、例えばラ
ンプ１０１、マスク１０２、テーブル１０３、フォトア
レイセンサ１０４、センサ回路１０５、比較判定回路１
０６、磁気ディスクあるいは磁気テープ等の記憶媒体に
記憶された設計データ１０９は、従来と同等のため説明
および図示を省略する。

【００３５】この第２実施例も第１実施例と同様に、デ
ータメモリ１，２、概略展開回路３、ポインタメモリ
４、詳細展開回路５、図形イメージ発生回路６から概略
構成されているが、この第２の実施例では、上記第１の
実施例に対してポインタメモリ４内に複数のバンク８，
９，１０を設けたことを特徴としている。

【００３６】概略展開回路３からは、この複数のバンク
８，９，１０へ情報を書き込むことが可能であるが、詳
細展開回路５からは複数のバンクのうち検査ストライプ
毎に、１つのバンクを読み出す構成としている。データ
メモリ１，２はバスを切り換えて、概略展開回路３また
は詳細展開回路５からアクセス可能な構成となってい
る。

【００３７】上記構成を採用した第２の実施例の機能を
図２を併用して説明する。図２に示すように描画ストラ
イプパターン幅で規定されおり、２つのデータメモリ
１，２にはそれぞれ、図２に示すように第１の描画スト
ライプ１４と第２の描画ストライプ１５のデータが転送
されて、一時蓄積された状態となる。そして、それぞれ
のデータメモリ１，２内には、上記したセル配置データ
とセル図形データの領域が設けられている。まず、概略
展開回路３は上位計算機からのコマンドなどの手段によ
る切り出し情報１１により、描画ストライプから検査ス
トライプへのストライプ幅切り出し寸法位置２１〜２５
を知る。そして、データメモリ１，２からセル配置デー
タ情報を読み出し、セルの座標がどの検査ストライプに
該当するかを判断する。ポインタメモリ４のバンク８，
９，１０は、上述の検査ストライプに対応して確保され
ている。

【００３８】概略展開回路３は、ポインタメモリ４内の
上記セルの座標から判断した当該検査ストライプ用のバ
ンク８，９，１０にそのセルの図形データ領域をアクセ
スするためのアドレスポインタを書き出す。もし読み出
したセルが、２本の検査ストライプにまたがるセル２７
の場合には、第１の検査ストライプ１６と第２の検査ス
トライプ１７の両方の検査ストライプ用のバンクに登録
する。

【００３９】つまり、概略展開回路３は描画ストライプ
の階層から、その下位の階層、すなわちセルの階層への
展開を担当する機能を有している。詳細展開回路５は、
検査ストライプの検査進行に合わせてポインタメモリ４
内の該バンクから該アドレスポインタを読み出し、さら
にそのポインタが指し示すデータメモリ１，２内をアク
セスして、図形データを読み出す。そして、詳細展開回
路５は図形データを解読し、図９に示す形式で要素図形
情報を図形イメージ発生回路６に出力する。

【００４０】つまり、詳細展開回路５はセルの階層か
ら、その下位の階層、すなわち図形記述の階層への詳細
展開を担当する機能を有している。この第２の実施例で
は、複数の検査ストライプの切り出し位置を指定してい
るため、（描画ストライプ幅ｄ）≧（検査ストライプ幅
ｋ）の関係において、概略展開回路３は一度に複数の検
査ストライプ用のアドレスポインタを生成できる。この
ため、検査に先立って概略展開回路３を起動し、複数の
検査ストライプ分の概略展開の後に、詳細展開回路５を
従続的に起動させて、その複数ストライプ分の検査を行
なう。

【００４１】つまり一度の概略展開処理で、図２におけ
る第１の描画ストライプ１４から２本の検査ストライプ
１６，１７と、第２の描画ストライプ１５にまたがる検
査ストライプ１８の一部分の図形データへのアドレスポ
インタを、ポインタメモリ４の第１のバンク８乃至第３
のバンク１０にそれぞれ生成する。詳細展開回路５に
は、上位制御計算機からのコマンドなどの手段によりバ
ンク指定情報１２で、検査ストライプ毎に引用すべきポ
インタメモリ４内のバンクを指定している。このため、
第１の検査ストライプ１６を検査する際には、詳細展開
回路５は、ポインタメモリ４の第１のバンク８をアクセ
スし、第２の検査ストライプ１７を検査する際には、ポ
インタメモリ４の第２のバンク９をアクセスするという
動作に制御される。

【００４２】第３の検査ストライプ１８は、第１の描画
ストライプ１４と第２の描画ストライプ１５にまたがる
ため、この第２の実施例では、概略展開回路３が２つの
データメモリ１，２を一定の規則で交互にアクセスし、
処理結果をポインタメモリ４の第３のバンク１０へ書き
出すことで、２本の描画ストライプから所望のセルを抜
き出すことができる。この場合詳細展開回路５は、読み
出したセルの元の所属が第１の描画ストライプ１４か第
２の描画ストライプ１５かによって、データメモリ１ま
たはデータメモリ２を切り換えてアクセスする。この切
り換えの手段は、上記第１の実施例と同様に通しアドレ
スあるいはオフセットの方法などが採用できる。

【００４３】（実施例２：作用・効果）このように、本
発明の第２実施例においては描画用の設計データを描画
用ストライプの集合体として定義し、描画ストライプを
セルの集合体として定義し、セルを要素図形の集合体と
して定義する階層構造を採用している。

【００４４】そして概略展開回路３では、データメモリ
１，２内のセル配置データ情報を読み出し、そのセルの
図形データ領域をアクセスするためのアドレスポインタ
をポインタメモリ４に書き出すことで、描画ストライプ
から一段階下層構造のセルへの展開が実施される。

【００４５】また、詳細展開回路５は、ポインタメモリ
４内のアドレスポインタを順次読み出し、さらにそのポ
インタが指し示すデータメモリ１，２内をアクセスし
て、図形データを読み出し、図形データを解読して要素
図形情報を図形イメージ発生回路６に出力することで、
セルから一段階下層構造の図形データへの詳細展開が実
施される。

【００４６】そして、このように描画ストライプからセ
ル構造へ、セル構造から図形情報へと段階的に展開を行
うことにより、従来のように描画ストライプから図形情
報への展開を一段で行っていたものと比較して、極めて
高速な処理が可能となる。

【００４７】さらに、目的とする検査ストライプが１本
の描画ストライプに包括されている場合にはもちろんの
こと、目的とする検査ストライプが２本の描画ストライ
プ１４，１５にまたがる場合にも、概略展開回路３と２
つのデータメモリ１，２の組合わせで交互にアクセスす
ることで対応できる。

【００４８】またさらにこの第２の実施例では、複数の
検査ストライプの切り出し位置を指定するようにしてい
るため、（描画ストライプ幅ｄ）≧（検査ストライプ幅
ｋ）の関係において、概略展開回路３は一度に複数の検
査ストライプ用のアドレスポインタを生成できる。この
ため、検査に先立って概略展開回路３を起動し、複数の
検査ストライプ分の概略展開の後に、詳細展開回路５を
従続的に起動させてその複数ストライプ分の検査を行な
うといった効率の良い検査が行える。

【００４９】（実施例３：構成・動作）図４は、この発
明の第３の実施例を説明する概略ブロック図である。図
４も図１および図３と同様に、従来の図７に示したパタ
ーン検査装置のビット展開回路１０８および参照データ
発生回路１０７に相当する部分を示しており、他の構成
要素、ランプ１０１、マスク１０２、テーブル１０３、
フォトアレイセンサ１０４、センサ回路１０５、比較判
定回路１０６、磁気ディスクあるいは磁気テープ等の記
憶媒体に記憶された設計データ１０９は、従来と同等の
ため説明および図示を省略する。

【００５０】この第３実施例も第１実施例と同様に、デ
ータメモリ１，２、概略展開回路３、ポインタメモリ
４、詳細展開回路５、図形イメージ発生回路６から概略
構成されているが、この第３の実施例では上記第２の実
施例に対して、さらに第２のポインタメモリ３０と、第
２の詳細展開回路３１と、２系統の詳細展開回路５，３
１の出力を受け、ビットイメージ発生回路６に出力する
アービタ４３を備えた構成を特徴としている。

【００５１】上記構成を採用した第３の実施例の機能を
図２を併用して説明する。図２に示すように描画ストラ
イプは、所定のパターン幅で規定されおり、２つのデー
タメモリ１，２にはそれぞれ、図２に示すように第１の
描画ストライプ１４と第２の描画ストライプ１５のデー
タが転送されて、一時蓄積された状態となる。そして、
それぞれのデータメモリ１，２内には、上記したセル配
置データとセル図形データの領域が設けられている。

【００５２】まず概略展開回路３は、上位計算機からの
コマンドなどによる切り出し情報１１で与えられた検査
ストライプ幅ｄと分割位置２１〜２３に応じて、第１の
ポインタメモリ４内の複数のバンク８，９，１０にセル
図形のためのアドレスポインタを書き出す。この概略展
開回路３の処理は第１，第２の詳細展開回路５，３１を
動作させない状態で前もって行うこととする。

【００５３】この第３の実施例では、第３の検査ストラ
イプ１８のように２つの描画ストライプにまたがる場合
でも、概略展開回路３は第１の描画ストライプ１４から
抽出可能なセルを第１のポインタメモリ４の第３のバン
ク１０に出力するだけで、第２の描画ストライプ１５か
らの抽出は行わない。

【００５４】概略展開回路３の処理終了に引続き、スト
ライプ検査の進行に合わせて詳細展開回路５を起動し、
第１，第２の検査ストライプ１６，１７の詳細展開処理
を行う。これら第１と第２の検査ストライプ１６，１７
は、描画ストライプのまたがりは起きないので、第１ま
たは第２の系統の詳細展開回路５，３１のうちの一方の
みが動作し、所定の詳細展開処理を実行する。仮に第１
の詳細展開回路５が動作する場合には、アービタ４３は
動作中の第１の詳細展開回路５からの出力を専ら流通さ
せるよう機能する。

【００５５】この片側の詳細展開回路が動作中の各部の
データバスは、次のように接続される。つまり、詳細展
開回路がポインタメモリをアクセスするポインタバス３
８，３９は、動作中の第１の詳細展開回路３８側が開通
し、第１のポインタメモリ９のバンク８，９，１０をア
クセスできる。一方、動作していない側のポインタバス
３９は遮断されている。詳細展開回路がデータメモリを
アクセスする図形データバス３４，３５も、動作中の第
１の詳細展開回路３４側が開通し、第１のデータメモリ
１をアクセスできる。動作していない側の図形データバ
ス３５は遮断されている。

【００５６】この詳細展開回路５が動作中は、概略展開
回路３は詳細展開回路５がアクセスしていない側の第２
のデータメモリ２と、第２のポインタメモリ３０を使用
して動作できる。このため、概略展開回路３用の図形デ
ータバス３３と、ポインタバス３７とがアクティブにな
る。

【００５７】この片側の詳細展開回路が動作する状態
は、第２の検査ストライプ１７を検査する場面にも引き
継がれる。そして、描画ストライプのまたがりが発生す
る第３の検査ストライプ１８のためには次のように機能
する。

【００５８】概略展開回路３は上述の通りどちらかの詳
細展開回路が動作中でも、バスが接続されているデータ
メモリとポインタメモリを使って動作させることができ
る。つまり、第１の描画ストライプ１４を概略展開処理
後、詳細展開回路５が動作していても、第２のデータメ
モリに蓄積されている第２の描画ストライプデータ１４
を処理して第２のポインタメモリ３０に書き出すことが
できる。この際、概略展開回路３は第２の描画ストライ
プ１５から検査ストライプを切り出す位置２４，２５を
コマンドなどの手段により切り出し情報１１で認識す
る。

【００５９】概略展開回路３は、第３の検査ストライプ
３用のポインタを第２のポインタメモリ３０の第１のバ
ンク４０に、また同様に、第４，第５の検査ストライプ
用のポインタを第２，第３のバンク４１，４２に出力す
る。

【００６０】上記第２の描画ストライプ１５の概略展開
処理が終わった時点で、ストライプまたがりがある第３
の検査ストライプ１８用のポインタは、第１のスタック
ポインタの第３のバンク１０と、第２のスタックポイン
タの第１のバンクに分散して格納された状態になる。

【００６１】第３の検査ストライプ１８を検査する際に
は、以下の手順で行う。第１の詳細展開回路５に第１の
ポインタメモリ４の第３のバンクと、第１のデータメモ
リ１とをアクセスするコマンドとしてバンク指定情報１
２を送ることと、第２の詳細展開回路３１に第２のポイ
ンタメモリ３０の第１のバンク４０と、第２のデータメ
モリ２とをアクセスするコマンドとしてバンク指定情報
３２を送ることでバスの状況を設定し、各詳細展開回路
を起動する。アービタ４３は２つの詳細展開回路５，３
１からの図形データを受信し、ｘまたはｙ座標などの項
目により順序判断してビットイメージ発生手段６に出力
する。

【００６２】続く第４の検査ストライプ１９のために
は、第２の詳細展開回路３１に第２のポインタメモリ３
０の第２のバンク４１と、第２のデータメモリ２とをア
クセスするコマンド２２を送ることでバスの状況を設定
し、第２の詳細展開回路３１を起動する。アービタ４３
は第２の詳細展開回路３１からの図形データを専ら流通
させるよう機能する。

【００６３】第３の検査ストライプ１８の検査が終了す
ると、第１のデータメモリ１および第１のポインタメモ
リ４内のデータは用済みになる。したがって、第１のデ
ータメモリ１には、引き続き第３の描画ストライプデー
タを入力し、第１のポインタメモリを使い概略展開処理
を行うことができる。

【００６４】（実施例３：作用・効果）このように、本
発明の第３実施例においても描画用の設計データを描画
用ストライプの集合体として定義し、描画ストライプを
セルの集合体として定義し、セルを要素図形の集合体と
して定義する階層構造を採用している。

【００６５】そして概略展開回路では、データメモリ
１，２内のセル配置データ情報を読み出し、そのセルの
図形データ領域をアクセスするためのアドレスポインタ
をポインタメモリに書き出すことで、描画ストライプか
ら一段階下層構造のセルへの展開が実施される。

【００６６】また、詳細展開回路は、ポインタメモリ内
のアドレスポインタを順次読み出し、さらにそのポイン
タが指し示すデータメモリ１，２内をアクセスして、図
形データを読み出し、図形データを解読して要素図形情
報を図形イメージ発生回路６に出力することで、セルか
ら一段階下層構造の図形データへの詳細展開が実施され
る。

【００６７】そして、このように描画ストライプからセ
ル構造へ、セル構造から図形情報へと段階的に展開を行
うことにより、従来のように描画ストライプから図形情
報への展開を一段で行っていたものと比較して、極めて
高速な処理が可能となる。

【００６８】さらに、目的とする検査ストライプが１本
の描画ストライプに包括されている場合にはもちろんの
こと、目的とする検査ストライプが２本の描画ストライ
プ１４，１５にまたがる場合にも、概略展開回路３と２
つのデータメモリ１，２の組合わせで交互にアクセスす
ることで対応できる。

【００６９】さらに、この第３の実施例では２系統のポ
インタメモリと２系統の詳細展開回路とを設けているの
で、概略展開回路は上述の通りどちらかの詳細展開回路
が動作中でも、バスが接続されているデータメモリとポ
インタメモリを使って動作させることができる。つま
り、第１の描画ストライプ１４を概略展開処理後、詳細
展開回路５が動作していても、第２のデータメモリに蓄
積されている第２の描画ストライプデータ１４を処理し
て第２のポインタメモリ３０に書き出すことができるの
で極めて効率の良い検査が実行できる。

【００７０】（実施例４：構成・動作）図５は、この発
明の第４の実施例を説明する概略ブロック図である。図
５も図１、図３および図４と同様に、従来の図７に示し
たパターン検査装置のビット展開回路１０８および参照
データ発生回路１０７に相当する部分を示しており、他
の構成要素、ランプ１０１、マスク１０２、テーブル１
０３、フォトアレイセンサ１０４、センサ回路１０５、
比較判定回路１０６、磁気ディスクあるいは磁気テープ
等の記憶媒体に記憶された設計データ１０９は、従来と
同等のため説明および図示を省略する。

【００７１】この第４実施例も第１実施例と同様に、デ
ータメモリ、概略展開回路３、ポインタメモリ４、詳細
展開回路５、図形イメージ発生回路６から概略構成され
ているが、この第４の実施例は先の第３の実施例に対し
て、データメモリとポインタメモリを各々３系統備えて
いることを特徴としている。

【００７２】上記構成を採用した第４の実施例の機能を
図２を併用して説明する。図２に示すように描画ストラ
イプは、所定のパターン幅で規定されおり、３つのデー
タメモリ１，２，４４にはそれぞれ、図２に示すように
第１の描画ストライプ１４と第２の描画ストライプ１５
と第３の描画ストライプ（図示省略）のデータが転送さ
れて、一時蓄積された状態となる。そして、それぞれの
データメモリ１，２，４４内には、上記したセル配置デ
ータとセル図形データの領域が設けられている。まず概
略展開回路３は、上位計算機からのコマンドなどにより
切り出し情報１１で与えられた検査ストライプ幅ｄと分
割位置２１〜２３に応じて、第１のポインタメモリ４内
の複数のバンク８，９，１０にセル図形のためのアドレ
スポインタを書き出す。この概略展開回路３の処理は第
１，第２の詳細展開回路５，３１を動作させない状態で
前もって行うこととする。

【００７３】この第４の実施例でも、第３の検査ストラ
イプ１８のように２つの描画ストライプにまたがる場合
でも、概略展開回路３は第１の描画ストライプ１４から
抽出可能なセルを第１のポインタメモリ４の第３のバン
ク１０に出力するだけで、第２の描画ストライプ１５か
らの抽出は行わない。

【００７４】概略展開回路３の処理終了に引続き、スト
ライプ検査の進行に合わせて詳細展開回路５を起動し、
第１，第２の検査ストライプ１６，１７の詳細展開処理
を行う。これら第１と第２の検査ストライプ１６，１７
は、描画ストライプのまたがりは起きないので、第１ま
たは第２の系統の詳細展開回路５，３１のうちの一方の
みが動作し、所定の詳細展開処理を実行する。仮に第１
の詳細展開回路５が動作する場合には、アービタ４３は
動作中の第１の詳細展開回路５からの出力を専ら流通さ
せるよう機能する。

【００７５】この片側の詳細展開回路が動作中の各部の
データバスは、次のように接続される。つまり、詳細展
開回路がポインタメモリをアクセスするポインタバス３
８，３９は、動作中の第１の詳細展開回路３８側が開通
し、第１のポインタメモリ４のバンク８，９，１０をア
クセスできる。一方、動作していない側のポインタバス
３９は遮断されている。詳細展開回路がデータメモリを
アクセスする図形データバス３４，３５も、動作中の第
１の詳細展開回路３４側が開通し、第１のデータメモリ
１をアクセスできる。動作していない側の図形データバ
ス３５は遮断されている。

【００７６】この詳細展開回路５が動作中は、概略展開
回路３は詳細展開回路５がアクセスしていない側の第２
のデータメモリ２と、第２のポインタメモリ３０を使用
して動作できる。このため、概略展開回路３用の図形デ
ータバス３３と、ポインタバス３７とがアクティブにな
る。

【００７７】この片側の詳細展開回路が動作する状態
は、第２の検査ストライプ１７を検査する場面にも引き
継がれる。そして、描画ストライプのまたがりが発生す
る第３の検査ストライプ１８のためには次のように機能
する。

【００７８】概略展開回路３は上述の通りどちらかの詳
細展開回路が動作中でも、バスが接続されているデータ
メモリとポインタメモリを使って動作させることができ
る。つまり、第１の描画ストライプ１４を概略展開処理
後、詳細展開回路５が動作していても、第２のデータメ
モリに蓄積されている第２の描画ストライプデータ１４
を処理して第２のポインタメモリ３０に書き出すことが
できる。この際、概略展開回路３は第２の描画ストライ
プ１５から検査ストライプを切り出す位置２４，２５を
コマンドなどの手段により切り出し情報１１で認識す
る。

【００７９】概略展開回路３は、第３の検査ストライプ
３用のポインタを第２のポインタメモリ３０の第１のバ
ンク４０に、また同様に、第４，第５の検査ストライプ
用のポインタを第２，第３のバンク４１，４２に出力す
る。

【００８０】上記第２の描画ストライプ１５の概略展開
処理が終わった時点で、ストライプまたがりがある第３
の検査ストライプ１８用のポインタは、第１のスタック
ポインタの第３のバンク１０と、第２のスタックポイン
タの第１のバンクに分散して格納された状態になる。

【００８１】第３の検査ストライプ１８を検査する際に
は、以下の手順で行う。第１の詳細展開回路５に第１の
ポインタメモリ４の第３のバンクと、第１のデータメモ
リ１とをアクセスするコマンドとしてバンク指定情報１
２を送ることと、第２の詳細展開回路３１に第２のポイ
ンタメモリ３０の第１のバンク４０と、第２のデータメ
モリ２とをアクセスするコマンドとしてバンク指定情報
３２を送ることでバスの状況を設定し、各詳細展開回路
を起動する。アービタ４３は２つの詳細展開回路５，３
１からの図形データを受信し、ｘまたはｙ座標などの項
目により順序判断してビットイメージ発生手段６に出力
する。

【００８２】なお、この第４の実施例は、先の第３の実
施例に対して、さらにデータメモリとポインタメモリを
３系統備えているので、図２に示した第３の検査ストラ
イプ１８を検査中の、第１と第２の詳細展開回路５，３
１が動作している期間中に、概略展開回路３は第３のデ
ータメモリ４４と第３のポインタメモリ４５を使って、
図示しない第３の描画ストライプを概略展開処理するこ
とが可能となる。この構成は、概略展開処理に比較的時
間がかかる場合に概略展開処理による律速を回避するこ
とに非常に有効である。

【００８３】（実施例４：作用・効果）このように、本
発明の第４実施例においても描画用の設計データを描画
用ストライプの集合体として定義し、描画ストライプを
セルの集合体として定義し、セルを要素図形の集合体と
して定義する階層構造を採用している。

【００８４】そして概略展開回路では、複数のデータメ
モリ内のセル配置データ情報を読み出し、そのセルの図
形データ領域をアクセスするためのアドレスポインタを
ポインタメモリに書き出すことで、描画ストライプから
一段階下層構造のセルへの展開が実施される。

【００８５】また、詳細展開回路は、ポインタメモリ内
のアドレスポインタを順次読み出し、さらにそのポイン
タが指し示すデータメモリ内をアクセスして、図形デー
タを読み出し、図形データを解読して要素図形情報を図
形イメージ発生回路に出力することで、セルから一段階
下層構造の図形データへの詳細展開が実施される。

【００８６】そして、このように描画ストライプからセ
ル構造へ、セル構造から図形情報へと段階的に展開を行
うことにより、従来のように描画ストライプから図形情
報への展開を一段で行っていたものと比較して、極めて
高速な処理が可能となる。

【００８７】さらに、目的とする検査ストライプが１本
の描画ストライプに包括されている場合にはもちろんの
こと、目的とする検査ストライプが２本の描画ストライ
プ１４，１５にまたがる場合にも、概略展開回路３と複
数のデータメモリの組合わせで交互にアクセスすること
で対応できる。

【００８８】なお、この第４の実施例は、先の第３の実
施例に対して、さらにデータメモリとポインタメモリを
３系統備えているので、図２に示した第３の検査ストラ
イプ１８を検査中の、第１と第２の詳細展開回路５，３
１が動作している期間中に、概略展開回路３は第３のデ
ータメモリ４４と第３のポインタメモリ４５を使って、
図示しない第３の描画ストライプを概略展開処理するこ
とが可能となる。したがってこの構成は、概略展開処理
に比較的時間がかかる場合に概略展開処理による律速を
回避することに非常に有効である。

【００８９】（実施例５：構成・動作・効果）図６は、
この発明の第５の実施例を説明する概略ブロック図であ
る。図５も図１、図３および図４と同様に、従来の図７
に示したパターン検査装置のビット展開回路１０８およ
び参照データ発生回路１０７に相当する部分を示してお
り、他の構成要素ランプ１０１、マスク１０２、テーブ
ル１０３、フォトアレイセンサ１０４、センサ回路１０
５、比較判定回路１０６、磁気ディスクあるいは磁気テ
ープ等の記憶媒体に記憶された設計データ１０９は、従
来と同等のため説明および図示を省略する。

【００９０】この第５の実施例は先の実施例に対して、
さらに４系統のデータメモリと３系統のポインタメモリ
を備えたことを特徴としている。この構成を採用するこ
とで、図２に示した第３の検査ストライプ１８を検査中
の、第１と第２の詳細展開回路５，３１が動作している
期間中に、概略展開回路３は、第３のデータメモリ４４
と第３のポインタメモリ４５を使って、図示しない第３
の描画ストライプを概略展開処理中であっても、第４の
データメモリ４６に図示しない第４の描画ストライプデ
ータを入力転送することが可能となる。

【００９１】この構成は、描画ストライプデータのデー
タ容量が大きく、データメモリへの入力転送に比較的時
間がかかる場合に、転送処理時間による律速を回避する
ことに有効である。

【００９２】（他の実施例）以上の説明による概略展開
回路および詳細展開回路に与えるアクセスすべきデータ
メモリまたはポインタメモリを指定するコマンドの代わ
りに、データメモリまたはポインタメモリに、接続すべ
きバスまたは各展開回路を指示する方法を採用しても良
い。

【００９３】また、以上の説明によるこの発明のビット
展開回路に入力するデータの記述形式は、例えばスポッ
トビーム方式と可変整形ビーム方式など、描画方式の違
いが生じていてもデータの記述が階層構造的になってい
れば、得られる効果は同じである。

【００９４】

【発明の効果】本発明のパターン検査装置によれば，マ
スク描画に使用した設計データをパターン検査装置内で
検査データに変換できるので，ソフトウェアによるデー
タ変換無しで、直接パターン検査装置に入力することが
可能となる。その結果、データ変換時間が不要になり、
パターン検査用のデータを管理することを省くことがで
きるので、検査効率が向上する。

【図面の簡単な説明】

【図１】 本発明の第１の実施例を示すパターン検査装
置の要部概略構成ブロック図。

【図２】 描画ストライプと検査ストライプとの関係を
示す説明図。

【図３】 本発明の第２の実施例を示すパターン検査装
置の要部概略構成ブロック図。

【図４】 本発明の第３の実施例を示すパターン検査装
置の要部概略構成ブロック図。

【図５】 本発明の第４の実施例を示すパターン検査装
置の要部概略構成ブロック図。

【図６】 本発明の第５の実施例を示すパターン検査装
置の要部概略構成ブロック図。

【図７】 従来のパターン検査装置の構成を説明するた
めの概略全体ブロック構成図。

【図８】 ストライプとエリアと図形の関係を示す概念
図。

【図９】 図８の図形を記述した例を示す説明図。

【図１０】 図形の種類の説明をするための説明図であ
る。

【符号の説明】

１ データメモリ ２ データメモリ ３ 概略展開回路（概略展開手段） ４ ポインタメモリ ５ 詳細展開回路（詳細展開手段） ６ 図形イメージ発生回路 ７ 検査ストライプ切り出し情報 ８ ポインタメモリ内のバンク ９ ポインタメモリ内のバンク １０ ポインタメモリ内のバンク １１ 検査ストライプ切り出し情報 １４ 第１の描画ストライプ １５ 第２の描画ストライプ １６ 第１の検査ストライプ １７ 第２の検査ストライプ １８ 第３の検査ストライプ ２６ セル ２７ セル ２８ セル ３０ ポインタメモリ ３１ 詳細展開回路 ４０ ポインタメモリ ４３ アービタ ４５ ポインタメモリ １０１ 光源 １０２ マスク（試料） １０３ テーブル １０４ ラインセンサ（受光手段） １０５ センサ回路 １０６比較判定回路 １０７ 参照データ発生回路 １０８ ビット展開回路 １０９ 設計データ １１０ 観測データ １１１ 検査基準データ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高梨 正雄 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 研究開発センター内 (56)参考文献 特開 平５−281153（ＪＰ，Ａ) 特開 昭63−199422（ＪＰ，Ａ) 特開 昭63−172375（ＪＰ，Ａ) 特開 平４−302451（ＪＰ，Ａ) 特開 平５−60699（ＪＰ，Ａ) 特開 昭58−57726（ＪＰ，Ａ) 特開 平５−344298（ＪＰ，Ａ) 特開 平５−48851（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06T 7/00 G01N 21/17 G03F 1/08 G06T 1/00 H01L 21/66 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 パターンが形成された試料に光を照射す
   る照射手段と、前記試料に照射された光の透過光あるい
   は反射光を受光し前記パターンの像に応じた測定データ
   を出力する受光手段と、前記パターンを描画して形成す
   るために用いられた描画データを記憶する記憶手段と、
   この記憶手段から前記描画データを読み出して入力し、
   この描画データに基づいて該描画データに応じたビット
   パターンデータを作成するビット展開手段と、前記測定
   データと前記ビットパターンデータとを比較することに
   より、前記試料に形成されたパターンの検査を行う検査
   手段とを備えたパターン検査装置において、前記描画デ
   ータは、所定のストライプ幅を有する複数の描画ストラ
   イプデータから構成されて前記記憶手段に記憶されてお
   り、これら描画ストライプデータのそれぞれを前記パタ
   ーンを階層的に記述したデータ構造から構成すると共
   に、前記ビット展開手段を前記描画ストライプデータを
   構成する上位の階層構造のデータを下位の階層構造のデ
   ータに展開処理する概略展開手段と、この概略展開手段
   により得られた前記下位の階層構造のデータを前記ビッ
   トパターンデータに展開処理する詳細展開手段とから構
   成したことを特徴とするパターン検査装置。
2. 【請求項２】 前記ビット展開手段は、前記記憶手段か
   ら読み出された前記描画ストライプデータを一時的に格
   納し前記概略展開手段へ出力可能なデータメモリと、前
   記概略展開手段により展開して得られた前記下位の階層
   構造のデータに関する情報を一時的に格納し前記詳細展
   開手段へ出力可能なポインタメモリとをさらに備えてい
   ることを特徴とする請求項１に記載のパターン検査装
   置。
3. 【請求項３】 前記ポインタメモリを複数備え、前記概
   略展開手段から前記ポインタメモリへの書込みアクセス
   と、前記ポインタメモリから前記詳細展開手段への読み
   出しアクセスとが並行して行えるダブルバッファ機能を
   設けたことを特徴とする請求項２に記載のパターン検査
   装置。
4. 【請求項４】 前記概略展開手段は、前記データメモリ
   から読み出した前記描画ストライプデータから前記展開
   処理を行い複数の検査ストライプデータに分配処理し、
   この検査ストライプデータの詳細データが記述されてい
   る前記データメモリの所定アドレスを前記ポインタメモ
   リに書込み、前記詳細展開手段は、前記分配処理された
   検査ストライプデータ毎に前記ポインタメモリから読み
   出し、前記所定アドレスに該当する前記データメモリを
   アクセスして、前記データメモリの所定アドレスに記述
   されているデータを展開処理するように構成したことを
   特徴とする請求項２に記載のパターン検査装置。
5. 【請求項５】 前記詳細展開手段を複数備え、前記概略
   展開手段にてそれぞれ展開処理されて前記ポインタメモ
   リへ出力された複数の検査ストライプデータを前記複数
   の詳細展開手段にて並行して展開処理してそれぞれアー
   ビタに出力し、このアービタで前記詳細展開手段で並行
   して展開処理されたデータを所定の条件で合成して図形
   イメージ発生手段に出力し、この図形イメージ発生手段
   で前記ビットパターンデータを発生するように構成した
   ことを特徴とする請求項２に記載のパターン検査装置。