JP3460207B2 - 樹脂モールド半導体装置 - Google Patents

樹脂モールド半導体装置

Info

Publication number
JP3460207B2
JP3460207B2 JP2000275794A JP2000275794A JP3460207B2 JP 3460207 B2 JP3460207 B2 JP 3460207B2 JP 2000275794 A JP2000275794 A JP 2000275794A JP 2000275794 A JP2000275794 A JP 2000275794A JP 3460207 B2 JP3460207 B2 JP 3460207B2
Authority
JP
Japan
Prior art keywords
lead
resin
semiconductor device
suspension
molded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000275794A
Other languages
English (en)
Other versions
JP2002093985A (ja
Inventor
大輔 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2000275794A priority Critical patent/JP3460207B2/ja
Publication of JP2002093985A publication Critical patent/JP2002093985A/ja
Application granted granted Critical
Publication of JP3460207B2 publication Critical patent/JP3460207B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレームに
搭載された半導体素子を樹脂モールドして成る樹脂モー
ルド半導体装置に関する。
【０００２】
【従来の技術】樹脂モールド半導体装置の樹脂モールド
方法として、トランスファモールド法が広く知られてい
る。該モールド法は予めリードフレームに半導体素子を
組み込んでおき、これを金型に入れて、粉末状またはタ
ブレット状のエポキシ樹脂などの樹脂を温度と圧力をか
けて溶融させ、粘度の低い状態にして前記金型内に注入
し、硬化させてモールドするものである。
【０００３】図３には、半導体素子２がリードフレーム
１のダイステージ１ａにダイボンディングされ、樹脂３
でフラット型に樹脂モールドされた半導体装置４の断面
を示している。図３に示すように、半導体装置４は、ダ
イステージ１ａにダイボンディングされ、インナーリー
ド１ｂにワイヤ５にてワイヤボンデングされた半導体素
子２が樹脂３内で浮いた位置にあり、後述するようにア
ウターリード１ｃとともにダイステージ吊りリード（以
下、吊りリードという。）が樹脂３の下面に沿って露出
するようにモールドされている。
【０００４】図２（Ａ）にはリードフレームの平面を、
図２（Ｃ）には従来の吊りリードのＡーＡ’断面を示し
ている。なお、図２（Ｂ）は後述する本発明のリードフ
レームの吊りリードの断面を示している。以下、リード
フレームを図３をも参照しながら説明する。リードフレ
ーム１は、半導体素子２がダイボンディングされるダイ
ステージ１ａ、吊りリード１ｅ、インナーリード１ｂ、
アウターリード１ｃを備え、折り曲げ加工によって段差
部１ｄを形成してインナーリード１ｂとアウターリード
１ｃが段差を有して連なっている。また、吊りリード１
ｅにも段差部１ｇが形成されてダイステージ１ａと吊り
リード１ｅも段差を有して吊りリード端部１ｆに連なっ
ている。
【０００５】図２（Ａ）において点線枠３ｂ内が樹脂モ
ールド領域を示しており、さらに図２（Ｃ）の縦点線の
内側が樹脂モールド領域で、樹脂モールド領域外のリー
ドフレーム部分は樹脂モールド後に切断されて完成した
半導体装置となる。したがって、図３は完成した半導体
装置の断面を示している。
【０００６】図４には前記従来の吊りリード１ｅを備え
たリードフレーム１に半導体素子２を搭載した半導体装
置４の吊りリード１ｅの断面を示している。図４に示す
ように、吊りリード１ｅの下面部分１ｈは、アウターリ
ード１ｃ（図３）とともに樹脂３の下面に沿って露出し
て樹脂モールドされている。
【０００７】
【発明が解決しようとする課題】前記吊りリード１ｅは
ダイステージ１ａと一体に形成されているため、電気的
にダイステージ１ａと同電位となっている。したがっ
て、半導体装置４を基板などへの実装時に下面部分１ｈ
が基板配線と接触すると、吊りリード１ｅを通してダイ
ステージ１ａにダイボンディングされた半導体素子２に
不要の電圧が供給される危険があり、これによって半導
体素子を破壊したり、素子の電気的特性に影響を与え
る。前記影響を避けるために実装基板上の配線パターン
を吊りリード１ｅの下面１ｈを避けて形成せざるを得
ず、それだけ配線パターンの形成領域が制約され、基板
の小型化に繋がらなくなる。本発明は、前記問題点に鑑
みなされたもので、基板実装時に吊りリードを通して半
導体素子に電気的影響を与えることのない樹脂モールド
半導体装置を提案するものである。
【０００８】
【課題を解決するための手段】ダイステージと、ダイス
テージ吊りリードと、インナーリードと、該インナーリ
ードと段差を有して連なるアウターリードとを備えたリ
ードフレームの前記ダイステージに半導体素子を搭載
し、前記アウターリードがモールド樹脂の下面に沿って
露出するように樹脂モールドして成る樹脂モールド半導
体装置の前記ダイステージ吊りリードが前記モールド樹
脂の下面に沿って露出しないように樹脂モールドする。
ダイステージ吊りリードが電気的に絶縁されているた
め、基板への実装時に半導体素子に電気的影響を与えな
い。
【０００９】
【発明の実施の形態】以下、本発明のリードフレームを
図２（Ｂ）及び図２（Ａ）を参照しながら説明する。な
お、吊りリードの構成を除き他の構成については図２
（Ａ）と変わるところはないので図２（Ａ）をも参照す
ることとする。リードフレーム１は、半導体素子２がダ
イボンディングされるダイステージ１ａ、吊りリード１
ｅ’、インナーリード１ｂ、アウターリード１ｃを備
え、折り曲げ加工によって段差部１ｄ及び１ｉがを形成
されて、インナーリード１ｂとアウターリード１ｃ、ダ
イステージ１ａと吊りリード１ｅ’は段差を有して連な
っている。さらに、本発明の特徴であるところの吊りリ
ード１ｅ’の下面部分１ｋが吊りリード端部１ｊと段差
を有するように薄く形成されている。
【００１０】以下、前記吊りリードを備えたリードフレ
ームのダイステージに半導体素子を搭載した半導体装置
を図１を参照しながら説明する。図１は前記吊りリード
を含む半導体装置４の断面を示している。図１に示すよ
うに、フラット型に樹脂モールドされた半導体装置４
は、ダイステージ１ａにダイボンディングされた半導体
素子２は、樹脂３内で浮いた位置にあり、吊りリード１
ｅ’は樹脂３の下面から露出しないようにモールドされ
ている。
【００１１】これは、図２（Ｂ）に示す吊りリード１
ｅ’を備えたリードフレームのダイステージ１ａに半導
体素子を搭載して樹脂モールドすると、樹脂モールド装
置のキャビティ表面と吊りリード１ｅ’を薄く形成して
設けた下面部分１ｋ間に隙間ができて該隙間にも樹脂が
充填されて、図１に示すように吊りリード１ｅ’の下面
にも樹脂３ａがモールドされ、吊りリード１ｅ’の下面
部分１ｋがモールド樹脂３の下面から露出しない半導体
装置が得られる。
【００１２】図２（Ｂ）の一対の縦点線の外側領域、つ
まり吊りリード１ｅ’の樹脂モールドされない吊りリー
ド端部１ｊは後に切断されてその先端がモールド樹脂の
側面から露出するが、この部分は実装時に配線パターン
に接触することがないので塞ぐ必要はないが、封止を完
全にするために樹脂を塗布する等して封止しても良い。
【００１３】
【発明の効果】本発明の半導体装置は、半導体素子を搭
載するリードフレームのダイステージ吊りリードの下面
も樹脂でモールドされているので、基板への実装時に吊
りリード下面が配線パターンに接触することがなくな
る。
【図面の簡単な説明】
【図１】本発明リードフレームを用いた半導体装置の断
面図である。
【図２】本発明及び従来のリードフレームの平面図及び
吊りリードの断面図である。
【図３】従来のリードフレームに半導体素子を搭載して
樹脂モールドした半導体装置の断面図である。
【図４】従来のリードフレームに半導体素子を搭載して
樹脂モールドした際の問題点を説明する断面図である。
【符号の説明】
１・・リードフレーム １ｂ・・インナーリード １ｃ
・・アウターリード ３・・モールド樹脂 １ｅ’・・吊りリード １ｊ・・
吊りリード端部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50,23/12

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】ダイステージと、ダイステージ吊りリード
    と、インナーリードと、該インナーリードと連なるアウ
    ターリードとを備えたリードフレームの前記ダイステー
    ジに半導体素子を搭載し、前記アウターリードがモール
    ド樹脂の下面に沿って露出するように樹脂モールドし、
    前記ダイステージ吊りリードが前記モールド樹脂の下面
    に沿って露出しないように樹脂モールドして成る樹脂モ
    ールド半導体装置であって、 前記ダイステージ吊りリードの樹脂モールド部分を薄く
    形成してなることを特徴とする樹脂モールド半導体装
    置。
  2. 【請求項２】前記インナーリードと前記アウターリー
    ド、前記ダイステージと前記ダイステージ吊りリードと
    が段差を有して連なることを特徴とする請求項１の樹脂
    モールド半導体装置。
JP2000275794A 2000-09-12 2000-09-12 樹脂モールド半導体装置 Expired - Fee Related JP3460207B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000275794A JP3460207B2 (ja) 2000-09-12 2000-09-12 樹脂モールド半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000275794A JP3460207B2 (ja) 2000-09-12 2000-09-12 樹脂モールド半導体装置

Publications (2)

Publication Number Publication Date
JP2002093985A JP2002093985A (ja) 2002-03-29
JP3460207B2 true JP3460207B2 (ja) 2003-10-27

Family

ID=18761356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000275794A Expired - Fee Related JP3460207B2 (ja) 2000-09-12 2000-09-12 樹脂モールド半導体装置

Country Status (1)

Country Link
JP (1) JP3460207B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5767802B2 (ja) * 2010-11-22 2015-08-19 旭化成エレクトロニクス株式会社 光センサ装置の製造方法

Also Published As

Publication number Publication date
JP2002093985A (ja) 2002-03-29

Similar Documents

Publication Publication Date Title
US4788583A (en) Semiconductor device and method of producing semiconductor device
US6353257B1 (en) Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention
JP2927660B2 (ja) 樹脂封止型半導体装置の製造方法
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP3460207B2 (ja) 樹脂モールド半導体装置
JPH09148492A (ja) 電子部品パッケージ装置
JP3259377B2 (ja) 半導体装置
JP2762954B2 (ja) 樹脂封止型半導体装置の製造方法
US6885088B2 (en) Flat leadframe for a semiconductor package
JP2795069B2 (ja) 半導体装置
JP3036339B2 (ja) 半導体装置
JP2569371B2 (ja) 半導体装置
KR0134168Y1 (ko) 반도체 패키지
JPH08162596A (ja) リードフレーム及び半導体装置
JP2627812B2 (ja) 電子部品の製造方法
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
JP3300486B2 (ja) リードフレームの製造方法
JPH08204099A (ja) 半導体装置の構造及び形成方法
JP4620710B2 (ja) 半導体装置
JPH0213461B2 (ja)
JP2001085574A (ja) 樹脂封止半導体装置及びモールド装置
KR19980029921A (ko) 반도체 패키지 구조 및 제조 방법
JPH0194629A (ja) 樹脂封止型半導体装置の製造方法
JPH11163222A (ja) 回路部品実装デバイスおよびその製造方法
JPH04340731A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3460207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees