JP3456555B2

JP3456555B2 - 電話装置

Info

Publication number: JP3456555B2
Application number: JP33205694A
Authority: JP
Inventors: 満郎佐治
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1993-12-22
Filing date: 1994-12-12
Publication date: 2003-10-14
Anticipated expiration: 2018-10-14
Also published as: JPH07231345A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電話装置に関し、詳
しくは、短縮発信や留守番機能、ワイヤレス機能等を有
する多機能型の電話機、ファクシミリ等の応用電話装置
など、マイクロコンピュータを内蔵する電話装置におい
て、その内部配線数を低減することができ、断線や故障
が少なく、製造し易い電話装置に関する。

【０００２】

【従来の技術】最近の電話機や、ファクシミリのような
応用電話装置にあっては、各種の機能付加の要求から内
部にマイクロコンピュータ（ＣＰＵ，ＭＣＵあるいはＭ
ＰＵ等のコントローラ）が内蔵され、その操作パネルに
はテンキーのほかに各種の機能キーが設けられている。
さらに、操作パネルには液晶表示装置（以下ＬＣＤ）等
が搭載されているものもある。そのため、操作パネルの
裏側にはＬＣＤやキーボードを搭載するための回路基板
（以下パネル基板）が設けられ、マイクロコンピュータ
と、ダイアルパルス発生回路（以下ＤＰ発生回路）、ダ
イアルトーンマルチ周波数信号発生回路（以下Ｄ
ＴＭＦ発生回路）、メモリなどが装置本体の回路基板
（以下メイン基板）に設けられている。したがって、そ
の組立工程ではパネル基板とメイン基板とを接続するこ
とが必要になる。

【０００３】

【発明が解決しようとする課題】しかし、この種の装置
では、各種の機能キーの増加に伴ってパネル基板からメ
イン基板への配線数が増加してきており、その接続作業
に手数がかかる。特に、テンキー等は、マトリックス状
に配置されている関係で、縦方向と横方向に複数、例え
ば、４×３、４×４、そして最近では、５×５などのキ
ー配列になっていて、その信号線の配線数は、８本以
上、ときには十数本にもなる。その上に、ＬＣＤがパネ
ル基板側に搭載される電話装置では、このＬＣＤへの配
線がさらに加わる。配線数の増加は、接触不良の原因に
つながり、断線や故障の原因になる。さらには、製造工
数あるいは製造時間を増加させる欠点もある。特に、小
型軽量化が必要な携帯用の電話装置などでは、配線の増
加が小型化の障害になる。

【０００４】しかも、電話装置は、停電時にもダイアル
発信ができなければならないので、回線からの電力を受
けて動作する、できるだけ消費電力を抑えた低電圧駆動
のＣＰＵやＭＰＵ，ＭＣＵ等のコントローラが必要にな
る。なお、停電時にＣＰＵを動作させないでダイヤルデ
ータを発生する電話装置としては、本願出願人による出
願，特開平４−３７３５１がある。この発明の目的は、
内部配線数を低減することができ、断線や故障が少な
く、製造し易い電話装置を提供することにある。この発
明の他の目的は、停電時にＣＰＵやＭＰＵ等のコントロ
ーラを動作させないでダイヤル発信が可能で、停電時の
動作電力を抑制でき、断線や故障が少ない表示装置を搭
載する電話装置を提供することにある。

【０００５】

【課題を解決するための手段】このような目的を達成す
るためのこの発明の電話装置の構成は、テンキーと記号
キーとを有するキーボードと、クロックに応じて前記キ
ーボード上の入力キーに対応するシリアルな入力データ
を発生するシリアルデータ発生回路と、前記キーボード
からの信号に応じてキーが入力されたことを示すキー入
力信号（キ−押下信号）を発生するキー入力信号発生回
路と、これらシリアルデータ発生回路とキー入力信号発
生回路とが設けられたパネル基板と、前記クロックを発
生するクロック発生回路と、前記クロックと前記キー入
力信号と前記入力データとを受けて前記入力データに応
じて生成したシリアルなキーデータと制御信号と前記ク
ロックあるいはこのクロックに対応して発生せた他のク
ロックとをパラレルに出力する演算処理装置と、ＤＰ発
生回路およびＤＴＭＦ発生回路のいずれかの回路と、前
記クロック発生回路の前記クロックと、前記キー入力信
号、前記入力データ、そして前記演算処理装置からの前
記パラレルな出力信号とを受け、定常動作時には前記パ
ラレルな出力信号をパラレルに出力し電源断時には前記
クロック発生回路の前記クロックと、前記キー入力信
号、前記入力データとをパラレルに出力する選択回路
と、この選択回路のパラレルな出力信号を受けてシリア
ルな前記入力データをパラレルなダイアルデータに変換
するデータ変換回路と、前記演算処理装置と前記ＤＰ発
生回路および前記ＤＴＭＦ発生回路のいずれかの回路と
前記選択回路とデータ生成回路とを有するメイン基板
と、前記クロックとキー入力信号と前記入力データとを
前記選択回路の他方の入力と前記演算処理装置とにそれ
ぞれパラレルに入力する配線と、前記回線からの電力を
前記メイン基板の前記いずれかの回路と前記クロック発
生回路と前記データ変換回路と前記パネル基板とに送出
する電源回路とを備えるものである。

【０００６】

【作用】このようにパネル基板側にシリアルデータ発生
回路とキー入力信号発生回路とを設けてメイン基板側に
シリアルに入力キーデータを伝送することによりパネル
基板とメイン基板とを接続する信号線の数を低減でき
る。そして、メイン基板側には、選択回路の後にシリア
ルな入力キーデータをパラレルなダイアルデータに変換
する変換回路を設けて、演算処理装置からの信号とパネ
ル基板からの信号とを切換えるようにする。これにより
電源断時や停電時には、パネル基板からの信号を直接受
けることができるので演算処理装置を動作させないで済
む。

【０００７】

【実施例】図１において、１０は、電話装置であって、
１１は、そのメイン基板、１２は、操作パネルの裏面側
に設けられたパネル基板である。メイン基板１１には、
電話交換機に対して回線接続信号を発生するダイアラ３
と、入力キーデータに応じて各種のキーデータを生成し
かつ装置のコントロールをする演算処理装置としてＣＰ
Ｕを主体とするコントローラ４（以下ＣＰＵ４）、電源
断検出回路５、定常動作時にＣＰＵ４を主体として電力
を供給する電源回路６、停電時に回線Ｌ1 ，Ｌ2 からの
電力を内部回路に供給する電源回路７等が設けられてい
る。また、キーボード１とインタフェース２とがパネル
基板１２に搭載され、キーボード１には、テンキーと記
号キーとからなる４×４のキーが配列されている。

【０００８】インタフェース２に設けられているシリア
ルデータ発生回路２ａは、キーボード１の入力されたキ
ーについてクロック発生回路２ｃからのクロックに従っ
て入力キーデータＳＤＯを生成して信号線９ａに出力す
る。クロック発生回路２ｃは、前記入力キーデータを転
送するクロックＣＬＫを発生してシリアルデータ発生回
路２ａと信号線９ｂとに出力する。キー入力信号発生回
路２ｂは、キーボード１からの信号を受けてキーが押下
されたとき、これを検出してキー押下パルスＫＤを出力
する。この信号ＫＤは、信号線９ｃとシリアルデータ発
生回路２ａとクロック発生回路２ｃとに送出されてこれ
ら回路の駆動信号になる。１ａは、キーボード１からイ
ンタフェース２に信号を伝達する配線であり、最低でも
８本乃至は十数本のラインがある。一方、インタフェー
ス２からメイン基板１１へ向かう信号線９ａ〜９ｃから
なる３本のラインは、メイン基板側に設けられた３ビッ
トパラレルの端子を有する接続端子部９に接続される。

【０００９】ダイアラ３は、接続端子部９に接続される
３ビットパラレルの配線部３１ａ，３１ｂと、３ビット
パラレルで入力信号の切換えを行う切換回路３２、デー
タ変換回路３３、ＤＴＭＦ発生回路３４、ＤＰ発生回路
３５、メモリ３６、そして発振／起動回路３７とから構
成されている。接続端子部９は、３ビットのデータを配
線部３１b を介してＣＰＵ４へと送出するとともにと、
配線部３１a を介して切換回路３２に送出する。切換回
路３２は、ＣＰＵ４からの３ビットパラレルのデータ信
号と接続端子部９からの３ビットパラレルのデータのい
ずれかを選択する。これは、ビット対応に設けられた２
入力１出力の３個のスイッチ３２ａ，３２ｂ，３２ｃか
らなるセレクタであって、選択した入力信号をデータ変
換回路３３へと出力する。

【００１０】データ変換回路３３は、切換回路３２の３
ビットパラレルの信号を受けてそのうちのＣＰＵ４から
受ける信号ＳＤＯに対応するキーデータあるいはインタ
フェース２からの信号ＳＤＯに従って０から９までｎｏ
キー（ナンバーキー）に対応する４ビットの数値コード
あるいは”＊”や”＃”などの記号キーに対応する４ビ
ットの記号コードである、ダイヤルデータを生成してメ
モリ３６、ＤＴＭＦ発生回路３４、ＤＰ発生回路３５へ
と送出する。さらに、前記のダイヤルデータの発生タイ
ミングの直前に発振／起動回路３７を起動してＤＴＭＦ
発生回路３４、ＤＰ発生回路３５、メモリ３６を動作さ
せる同期クロックＳＹＮを発生させてこれらを動作させ
る。

【００１１】ＤＴＭＦ発生回路３４は、同期クロックＳ
ＹＮに応じて入力されたダイアルデータに基づき、高低
２周波のトーン信号を組み合わせた送信信号を生成し
て、ＤＴＭＦ信号として回線Ｌ1 ，Ｌ2 へ出力する。Ｄ
Ｐ発生回路３５は、同期クロックＳＹＮに応じて入力さ
れたダイアルデータに基づき、ダイアルパルスを生成し
て、ＤＰ信号として回線Ｌ1 ，Ｌ2 へ出力する。なお、
ＤＴＭＦ発生回路３４とＤＰ発生回路３５のいずれか
は、マニュアルの選択スイッチ（図示せず）によりあら
かじめ回線Ｌ1 ，Ｌ2 側に接続されていて、ＤＴＭＦ信
号かＤＰ信号のいずれか一方の信号が回線Ｌ1 ，Ｌ2 に
送出される。ここで、切換回路３２は、定常動作時は、
ＣＰＵ４側に切換えられていて、ＣＰＵ４からの信号を
データ変換回路３３に送出する。メモリ３６は、入力さ
れたダイアルデータを、例えば、リダイアルのために一
時的に記憶する。なお、ＣＰＵ４は、着信信号検出・判
定回路８を通して回線Ｌ1 ，Ｌ2 に接続され、通話信号
の送受信と通話に必要な処理を行う。また、通話関係の
通話処理回路５０は、発明に直接関係していないので詳
細は省略してある。

【００１２】ＣＰＵ４は、受けた入力キーデータＳＤＯ
に従って、所定の処理を実行し、内部のＲＯＭ等のメモ
リに記憶されている所定のデータやキーデータをシリア
ルに発生して、これとクロックＣＬＫとキー押下信号と
を生成してこれらを信号を切換回路３２へと送出する。
電源回路６は、ＡＣ１００Ｖの商用電源から電力を受け
てそれを装置のＤＣ電圧６Ｖ程度の電源に落とす安定化
電源回路である。その出力ラインは、ダイオード３８に
接続されこれを介してＣＰＵ４と電源断検出回路５へと
電力を送出し、さらにダイオード３９を介してＣＰＵ４
を除いたメイン基板１１の各部回路にその電力を供給す
る。

【００１３】電源回路７は、電話回線から４５Ｖの電圧
のＤＣ電力を受けてそれを装置のＤＣ電圧６Ｖ程度の電
源に落とす電源回路である。その出力ラインは、ダイオ
ード４０を介してダイオード３９のカソード側に接続さ
れ、ダイオード３９と同様に装置内部の各部回路に電力
を供給する。これは、停電時に有効になる。電源断検出
回路５は、電源回路７の電圧を検出し、それが５Ｖ以下
の所定値より低下したとき、いわゆる停電時などで電源
断になったときにこれを検出してその検出信号により切
換回路３２の各スイッチ回路３２ａ，３２ｂ，３２ｃを
点線で示す残りの端子側の接続に切換えてＣＰＵ４側の
入力からインタフェース２側に入力にする。これにより
停電したときなどの電源断状態のときには、電話回線か
らの受けた電力によりキーボード１から入力された入力
キーデータを切換回路３２を介してデータ変換回路３３
へと送出することができる。

【００１４】さて、この実施例は、メイン基板１１とパ
ネル基板１２との間の配線がパネル基板１２に電力を供
給する配線のほかは、基本的にはインタフェース２とダ
イアラ３を接続する３本の信号線で済む。なお、接地
（ＧＮＤ）配線側は、パネル基板１２に対する電力供給
側ですでになされているものとし図では示していない。
ここで、パネル基板に発振／起動回路３７を設けてパネ
ル基板からメイン基板への信号線を４本としてメイン基
板に同期クロックＳＹＮを送出してもよい。この場合に
は、シリアルデータ、シリアルクロック、同期クロッ
ク、キー押下信号で構成されるシリアル伝送を行うこと
になる。

【００１５】図２は、ＬＣＤをパネル基板に搭載した実
施例であって、ＣＰＵからＬＣＤに表示データを伝送す
るラインが追加されている。この実施例では、インタフ
ェース２に換えてインタフェース２０が操作パネル１２
に設けられている。さらに、操作パネル１２には、装置
の動作状態を表示するＬＥＤ２１とＬＣＤ２３とが設け
られている。一方、メイン基板１１側にインタフェース
２０とＣＰＵ４との間でデータの授受を行う中継回路３
０が設けられている。なお、接続端子部９は、配線ライ
ン２２を接続するものであるが、この配線ライン２２の
説明の都合上、図では省略してある。

【００１６】インタフェース２０からダイアラ３への配
線は、電源ラインを除くと３本の制御線と３本の信号線
との６本の配線ライン２２による。３本の制御線は、キ
ー入力割込み線である端子＊ＫＤのライン（キー押下信
号ＫＤの入力ライン），リード制御線である端子＊ＲＥ
のライン，ライト制御線である端子＊ＷＥのラインから
なる。３本の信号線は、インタフェース２０からダイア
ラ３へのシリアル伝送ラインである端子ＳＤＯ−端子Ｓ
ＤＩのライン（入力キーデータの入力ライン）、ダイア
ラ３からインタフェース２０へのシリアル伝送ラインで
ある端子ＳＤＩ−端子ＳＤＯのライン（表示データの出
力ライン）、ダイアラ３からインタフェース２０へクロ
ックを供給するクロック供給ラインである端子ＳＣＫの
ライン（クロックＣＬＫのライン）である。なお、符号
の前の＊は、図面のオーババーに対応し、ＬＯＷレベル
アィテイブの信号を示す。

【００１７】ダイアラ３とＣＰＵ４とは、同様に３本の
制御線と３本の信号線との６本の配線ライン４１で接続
されている。３本の制御線は、前記と同様に、キー入力
割込み線である端子＊ＫＤのライン，リード制御線であ
る端子＊ＲＥのライン，ライト制御線である端子＊ＷＥ
のラインからなる。３本の信号線は、ダイアラ３からＣ
ＰＵ４へのシリアル伝送ラインである端子ＳＤＯ−端子
ＳＤＩのライン、ＣＰＵ４からダイアラ３へのシリアル
伝送ラインである端子ＳＤＩ−端子ＳＤＯのライン、ダ
イアラ３からインタフェース２０へクロックＫを供給す
るクロック供給ラインである端子ＳＣＫのラインであ
る。

【００１８】このダイアラ３は、図４に示すように、中
継回路３０と、中継回路３０のシリアル／パラレル変換
回路３０２およびコード変換回路３１とが図１における
配線３１ａ，３１ｂとデータ変換回路３３に対応する回
路になっている。図１の切換回路３２と図１のクロック
発生回路２ｃに対応するシリアルクロック発生回路３０
１（図４参照）が中継回路３０の内部に設けられてい
る。中継回路３０は、ＣＰＵ４からの伝送データをイン
タフェース２０へ送出し、インタフェース２０からの伝
送データをＣＰＵ４へと送出する、中継回路である。ま
た、これは、電源遮断検出回路５からの検出出力を受け
て、電源断状態にあるときには、各端子に対応する接続
ラインである、ＳＣＫライン、ＳＤＯライン、ＳＤＩラ
イン、そして＊ＲＥラインの各ラインについては、内部
に設けられた切換回路３２により内部回路に切換える。
停電時にダイヤル発振するために切換回路３２のスイッ
チ回路３２ａ，３２ｂ，３２ｃは、それぞれのラインの
接続を内部回路に切換える。停電時には、これらスイッ
チ回路により中継回路３０の内部回路がインタフェース
２０に接続される。そして、定常動作状態のときには各
ラインは、ダイアラ３の中継回路３０内部では、入力側
と出力側とが単に接続されただけのスルー接続の状態に
ある。すなわち、伝送される信号は、単にダイアラ３
（その中継回路３０）を通過するだけである。

【００１９】インタフェース２０は、図２に示すよう
に、内部にレジスタ２０ａ，２０ｂ，２０ｃとコントロ
ーラ２０ｄを有している。コントローラ２０ｄは、キー
ボード１のキー押下信号＊ＫＤをＣＰＵ４に対する割り
込み信号として端子＊ＫＤに送出する。そして、入力さ
れたキー信号のビットデータをレジスタ２０ａにセット
する。レジスタ２０ａ，２０ｂ，２０ｃはここでは１６
ビットのレジスタである。キーボード１を５×５のマト
リックスとすれば、１６ビットのうち縦５ビット×横５
ビットに割当てられた１０ビットがキーデータとして使
用され、他の６ビットは相手先コードあるいはコマンド
コードとして利用される（図３の(C) 参照）。この場
合、例えば、最初に相手先コードあるいはコマンドコー
ド６ビットと次の最初の５ビットがキーボードマトリッ
クスの行方向のキー入力位置を、その次の５ビットがカ
ラム方向のキー入力位置を示すデータになる。

【００２０】レジスタ２０ａのデータは、次のクロック
タイミングで送信用のレジスタ２０ｂにセットされ、レ
ジスタ２０ａは次のキー入力を受ける。レジスタ２０ｂ
のデータは、コントローラ２０ｄの制御で端子ＳＣＫか
ら受けるクロックＣＬＫに同期してダイアラ３に向けて
端子ＳＤＯから送出される。レジスタ２０ｃは、受信用
のレジスタであって、ＣＰＵ４からシリアルに送信され
た１６ビットのデータを記憶する。このデータは、ＬＣ
Ｄ駆動回路（図示せず）を介してＬＣＤ２１に送出され
る。

【００２１】ここでは、コントローラ２０ｄは、端子＊
ＲＥ，端子＊ＷＥに受ける信号に応じて各レジスタのデ
ータについてデータ送受信の制御をする。インタフェー
ス２０とＣＰＵ４との送信は、ＣＰＵ４からの指令に応
じて行われる。すなわち、ＣＰＵ４は、キー入力割り込
み信号をインタフェース２０から端子＊ＫＤのラインを
介してダイアラ３の中継回路３０（以下単にダイアラ３
で説明）経由で受けたときに、図３の(a) に示すよう
に、端子＊ＲＥのラインを介してリードイネーブル信号
＊ＲＥをダイアラ３経由でコントローラ２０ｄに送出し
てデータ読み出しを行う。＊ＲＥ信号を受けている間、
コントローラ２０ｄは、レジスタ２０ｂのデータをダイ
アラ３の端子ＳＤＩに送出し、ダイアラ３の端子ＳＤＯ
経由でＣＰＵ４にシリアル転送し、ＣＰＵ４がそれを受
ける。このときには、同時にクロックＣＬＫがＣＰＵ４
の端子ＳＣＫからダイアラ３の中継回路３０の端子（以
下単にダイアラ３の端子で説明）ＳＣＫに送出されて、
ダイアラ３を通過してインタフェース２０の端子ＳＣＫ
に入力される。その結果、入力キーデータは、リードイ
ネーブル信号＊ＲＥを受けたコントローラ２０ｄの制御
によりクロックＣＬＫに同期してインタフェース２０の
レジスタ２０ｂからＣＰＵ４に端子ＳＤＯのラインを通
してシリアルに転送される。この場合のインタフェース
の送信タイミングを示すのが図３の(a) である。

【００２２】ＣＰＵ４は、表示データがあるときには、
図３の(b) に示すように、端子＊ＷＥのラインを介して
ライトイネーブル信号＊ＷＥをダイアラ３経由でコント
ローラ２０ｄに送出し、表示データ等のデータをレジス
タ２０ｃに書込む。＊ＷＥ信号とともにＣＰＵ４は、端
子ＳＤＯから転送するデータをシリアルにダイアラ３の
端子ＳＤＩに送出する。ダイアラではこのデータを端子
ＳＤＯに送出する。前記と同様に、このとき、同時にク
ロックＣＬＫがＣＰＵ４の端子ＳＣＫからダイアラ３の
端子ＳＣＫに送出されて、ダイアラ３を通過してインタ
フェース２０の端子ＳＣＫに入力される。その結果、表
示データ等は、ライトイネーブル信号＊ＷＥを受けたコ
ントローラ２０ｄの制御によりクロックＣＬＫに同期し
てインタフェース２０のレジスタ２０ｃに格納される。
この場合のインタフェースの受信タイミングを示すのが
図３の(b) である。そして、インタフェース２０ではさ
らにレジスタ２０ｃに格納させたデータから、相手先コ
ードをデコードしてそれが自己宛であるので、相手先コ
ードに続く表示データにもとづいてＣＤドライバを介し
てＬＣＤ２３に送出する。また相手先コードによっては
ＬＥＤ２１に送出することもある。

【００２３】ＣＰＵ４は、図１と同様に、入力された入
力キーデータに従って、所定の処理を実行し、内部のＲ
ＯＭ等のメモリに記憶されている所定のコードデータを
発生してダイアラ３に送出する。また、ダイアラ３とＣ
ＰＵ４との送信は、ＣＰＵ４からの指令に応じて図３に
示すタイミングで行われる。ＣＰＵ４は、まず、インタ
フェース２０から受信したシリアルな入力キーデータの
信号ＳＤＯに応じて各種のキーに対応するシリアルなキ
ーデータを生成する。それを図３(c) に示すフォーマッ
トに従って相手先ビットをダイアラ３を指定するコード
にしてダイアラ３に送出する。端子＊ＷＥのラインにラ
イトイネーブル信号を送出するのは前記と同様である。
ダイアラ３は、端子ＳＤＩにＣＰＵ４の端子ＳＤＯから
のデータをシリアルに受けてそれを中継回路３０からダ
イアルデータ等のコード変換回路３１に送出する。コー
ド変換回路３１に相手先コードをデコードしてそれがダ
イアラであるのでダイアルデータに変換してメモリ３
６、ＤＴＭＦ発生回路３４、ＤＰ発生回路３５へと送出
する。同時に、発振／起動回路３０５（図１の発振／起
動回路３７に対応する）を起動する。

【００２４】次にダイアルデータの発生動作について図
４に従って説明する。図４は、中継回路３０のブロック
図であって、ここでは、特に、端子識別のためにインタ
フェース２０側に接続される端子の後に符号Ｐを付して
ＣＰＵ４側と区別している。中継回路３０は、クロック
発生回路２ｄに対応するシリアルクロック発生回路３０
１と、シリアル／パラレル変換回路３０２、リードイネ
ーブル回路３０３、そしてシリアルコントローラ３０４
とからなる。そして、切換スイッチ回路３２ａ，３２
ｂ，３２ｃは、図示する接続状態が定常動作状態であっ
て、電源回路６からの電力が正常に供給されている状態
である。

【００２５】定常動作状態のときには、キー入力割り込
み信号（＊ＫＤ信号）を受けたＣＰＵ４は、端子＊ＷＥ
のラインを介してライトイネーブル信号＊ＷＥが発生し
てダイアラ３に送出し、さらにクロックＣＬＫをＣＰＵ
４の端子ＳＣＫからダイアラ３の端子ＳＣＫに送出す
る。さらに、入力キーデータに応じて生成したキーデー
タをダイアラ３に出力する。ダイアラ３では、ライトイ
ネーブル信号＊ＷＥとクロックＣＬＫとがシリアル／パ
ラレル変換回路３０２に入力され、さらにＣＰＵ４から
送信されたキーデータが端子ＳＤＩを介してシリアル／
パラレル変換回路３０２に入力される。そこで、ダイア
ラ３のシリアル／パラレル変換回路３０２において、送
信されたキーデータがパラレルビットに変換されコード
変換回路３１に送出され、ここでデコードされる。デコ
ードされた結果がダイアラ３を指定するものでないとき
には、発振／起動回路３０５に起動信号Ｓを送出しな
い。その結果、コード変換回路３１により変換されたデ
ータは意味を持たない。なお、端子＊ＲＥのラインを介
してリードイネーブル信号＊ＲＥが発生してインタフェ
ース２０からＣＰＵ４がデータを受けるときには、シリ
アル／パラレル変換回路３０２にリードイネーブル信号
＊ＲＥが入力されてシリアル／パラレル変換回路３０２
の動作が停止される。

【００２６】コード変換回路３１でデコードされた結果
がダイアラ３のときには、起動信号Ｓが送出されて発振
／起動回路３０５が起動され、内蔵された発振器が動作
して同期クロックＳＹＮがダイアラ３内部のＤＴＭＦ発
生回路３４、ＤＰ発生回路３５、メモリ３６等に送出さ
れて、これら回路が動作する。ところで、ＣＰＵ４のダ
イアラ３の端子ＳＤＩに入力されたデータは、出力側の
端子ＳＤＯとワイヤ接続されているので、インタフェー
ス２０の端子ＳＤＩにも送出されるが、インタフェース
２０側のコントローラ２０ｄは、相手先コードが相違す
るので、ＣＰＵ４からのデータの受信処理はしない。

【００２７】電源が断になったときには、切換スイッチ
回路３２ａ，３２ｂ，３２ｃは、図に点線で示す残りの
端子側に接続される。このときには、シリアルコントロ
ーラ３０４が電源断検出回路５からの電源断検出信号に
応じて動作し、インタフェース２０から端子＊ＫＤのラ
インを介してキー入力割り込み信号を受ける。そして、
シリアルコントローラ３０４は、リードイネーブル回路
３０３、シリアルクロック発生回路３０１と発振／起動
回路３０５を起動する。これによりクロックＣＬＫが端
子ＳＣＫＰからインタフェース２０に送出される。さら
に、シリアルコントローラ３０４の起動信号を受けてリ
ードイネーブル信号発生回路３０３からリードイネーブ
ル信号が端子＊ＲＥＰに送出される。その結果としてイ
ンタフェース２０からは、端子ＳＤＩにレジスタ２０ｂ
のデータが転送され、それがシリアル／パラレル変換回
路３０２に送出され、コード変換回路３１へと送出され
る。電源断時には、シリアルコントローラ３０４から起
動信号を受けて相手先コードに関係なしに発振／起動回
路３０５が動作しているのでコード変換回路３１により
変換されたデータはダイアルデータとして有効になる。

【００２８】図２の実施例では、メイン基板１１とパネ
ル基板１２との間の配線は、６本の信号線の配線で済
む。なお、インタフェース２あるいは２０と本体基板１
１との接続形態としては、コネクタを利用してもよい
し、端子に直付けしてもよい。配線の接続形態は、各種
のものを採用することができる。また、ＣＰＵ４は、Ｍ
ＰＵあるいはＭＣＵを主体とするコントローラが用いら
れてもよいことはもちろんである。また、選択回路のス
イッチは入力信号で切換動作をするものであれば、停電
時や定常動作状態において電力の供給は不要である。

【００２９】

【発明の効果】以上の説明のように、この発明にあって
は、パネル基板側にシリアルデータ発生回路とキー入力
信号発生回路とを設けてメイン基板側にシリアルに入力
データを伝送することによりパネル基板とメイン基板と
を接続する信号線の数を低減し、さらに、メイン基板側
には、選択回路の後にシリアルな入力データをパラレル
なダイアルデータに変換する変換回路を設けて、演算処
理装置からの信号とパネル基板からの信号とを切換える
ようにして停電状態でもダイアル発信できるようにして
いるので、電源断時や停電時には、パネル基板からの信
号を直接受けることができ、演算処理装置を動作させな
いで済む。その結果、停電時等の電源断時の電力を低く
抑えることができる。また、信号線の数が低減できるの
で、断線や故障が少なく、製造のし易い電話装置が実現
できる。さらに、定常動作時には、演算処理装置が入力
キーデータを受けて短縮ダイヤル（入力データ）から正
規のダイヤル信号（シリアルキーデータ）を生成するこ
とを始めとして、入力キーについての各種の付加機能に
応じた処理とこの処理に応じてキーボード上のキーに対
応するシリアルなキーデータを出力する。また、停電時
には演算処理装置が動作せずに電話装置としてダイアル
発信が行えるために、この演算処理装置として安価な汎
用ＣＰＵやＭＰＵ，ＭＣＵ等のコントローラなどを使す
ることができる。

【図面の簡単な説明】

【図１】図１は、この発明の電話装置を適用した一実施
例のブロック図である。

【図２】図２は、この発明の電話装置を適用した他の一
実施例のブロック図である。

【図３】図３は、図２の実施例におけるパネル基板側の
回路とメイン基板側の回路の送受信動作の説明図であ
る。

【図４】図４は、そのダイアラの内部の送受信制御回路
の詳細ブロック図である。

【符号の説明】

１…キーボード、２，２０…インタフェース、３…ダイ
アラ、４…ＣＰＵ、５…電源断検出回路、６，７…電源
回路、９…接続端子部、９ａ，９ｂ，９ｃ…配線、１０
…電話装置、１１…本体側基板（メイン基板）、１２…
操作パネル側基板（パネル基板）、３１…コード変換回
路、３２…切換回路、３３…データ変換回路、３４…Ｄ
ＴＭＦ（２周波トーン）信号発生回路、３５…ＤＰ（ダ
イアルパルス）信号発生回路、３６…メモリ、３７…発
振／起動回路。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04M 1/31 H04M 1/21 H04M 1/23

Claims

(57)【特許請求の範囲】

【請求項１】テンキーと記号キーとを有するキーボード
と、クロックに応じて前記キーボード上の入力キーに対
応するシリアルな入力データを発生するシリアルデータ
発生回路と、前記キーボードからの信号に応じてキーが
入力されたことを示すキー入力信号を発生するキー入力
信号発生回路と、これらシリアルデータ発生回路とキー
入力信号発生回路とが設けられた、操作パネル側に配置
されるパネル側基板と、前記クロックを発生するクロック発生回路と、前記クロックと前記キー入力信号と前記入力データとを
受けて前記入力データに応じて生成したシリアルなキー
データと制御信号と前記クロックあるいはこのクロック
に対応して発生せた他のクロックとをパラレルに出力す
る演算処理装置と、ダイアルパルス発生回路およびダイアルトーンマル
チ周波数信号発生回路のいずれかの回路と、前記クロック発生回路の前記クロックと、前記キー入力
信号、前記入力データ、そして前記演算処理装置からの
前記パラレルな出力信号とを受け、定常動作時には前記
パラレルな出力信号をパラレルに出力し電源断時には前
記クロック発生回路の前記クロックと、前記キー入力信
号、前記入力データとをパラレルに出力する選択回路
と、この選択回路のパラレルな出力信号を受けてシリアルな
前記入力データをパラレルなダイアルデータに変換する
データ変換回路と、前記演算処理装置と前記ダイアルパルス発生回路および
前記ダイアルトーンマルチ周波数信号発生回路のいずれかの回路と前記選
択回路とデータ変換回路とを有するメイン基板と、前記クロックとキー入力信号と前記入力データとを前記
選択回路の他方の入力と前記演算処理装置とにそれぞれ
パラレルに入力する配線と、前記回線からの電力を前記メイン基板の前記いずれかの
回路と前記クロック発生回路と前記データ変換回路と前
記パネル基板とに送出する電源回路とを備える電話装
置。
【請求項２】前記選択回路は、少なくとも一方の入力に
前記演算処理装置からの前記パラレルな出力信号をパラ
レルに受け、他方の入力に前記クロック発生回路の前記
クロックと前記キー入力信号と前記入力データとをパラ
レルに受け、定常動作時には前記一方の入力をパラレル
に出力し電源断時には前記他方の入力を出力する請求項
１記載の電話装置。
【請求項３】さらに、前記パネル側基板に表示装置とコ
ントローラとを備え、前記演算処理装置から前記表示装
置へ出力データを送出する配線が前記メイン基板と前記
パネル基板側との間に設けられ、前記演算処理装置は、
ＣＰＵを主体として構成され、このＣＰＵは前記キー入
力信号を受けて定常動作時には前記クロック発生回路に
換えて前記クロックを発生して前記パネル側基板に前記
クロックとリード制御信号とを送出して前記コントロー
ラを制御し、前記入力データを前記クロックに応じて受
け、かつ、前記パネル側基板に前記クロックとライト制
御信号とを送出して前記コントローラを制御し、前記パ
ネル側基板に前記表示装置の表示データを送出する請求
項１記載の電話装置。
【請求項４】さらに前記定常動作状態において、前記パ
ネル側基板からの前記キー入力信号と前記入力データと
を受けてこれらキー入力信号と入力データとを通過させ
て前記ＣＰＵに送出し、前記ＣＰＵからの前記リード制
御信号と前記ライト制御信号と前記表示データとを受け
てこれらリード制御信号とライト制御信号と表示データ
とを通過させて前記パネル側基板に送出する中継回路を
備え、前記選択回路は、前記定常動作状態において前記
ＣＰＵからの前記クロックと前記入力データに応じて生
成したキーデータとを前記データ変換回路に送出し、電
源遮断時には前記中継回路を通過する前記入力データと
前記クロック発生回路により発生したクロックとを前記
データ変換回路に送出する請求項３記載の電話装置。