JP3448173B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP3448173B2 JP3448173B2 JP32810396A JP32810396A JP3448173B2 JP 3448173 B2 JP3448173 B2 JP 3448173B2 JP 32810396 A JP32810396 A JP 32810396A JP 32810396 A JP32810396 A JP 32810396A JP 3448173 B2 JP3448173 B2 JP 3448173B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- image processing
- buffer memory
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、画像処理装置に関
するものであり、特に電源としてバッテリーを使用する
ような携帯機器に好適な画像処理装置に関する。
するものであり、特に電源としてバッテリーを使用する
ような携帯機器に好適な画像処理装置に関する。
【０００２】
【従来の技術】従来より、ＮＴＳＣ方式やＰＡＬ方式の
ビデオカメラからの映像のフィールドを間引いて、間欠
的なフィールドの画像信号処理を行う場合は、ビデオカ
メラから必要なフィールドをＡ／Ｄ変換して一旦バッフ
ァメモリに書き込み、例えば１フィールド分の書き込み
が完了した時点でバッファメモリをランダムにアクセス
し、フィルタリングなどの画像処理が行われていた。こ
の際、バッファメモリへの書き込み時は、リアルタイム
でＡ／Ｄ変換されたデータ速度に追従するために、書き
込みのサイクルタイムを短くして（例えば７０ｎｓ）書
き込みが行われていた。次に、これらのデータをバッフ
ァメモリから読み出す時は、次に必要とされるフィール
ドの最初の画素のＡ／Ｄ変換が開始されるまでの期間内
に、適当に読み出しサイクルを分配してデータが読み出
されていた。これら書き込みと読み出しを含めた全期間
において、バッファメモリの電源電圧は、書き込みのサ
イクルタイムがＡ／Ｄ変換のデータ速度に追従できるよ
うに、消費電力を考慮しない一定の電圧に設定されてい
た。
ビデオカメラからの映像のフィールドを間引いて、間欠
的なフィールドの画像信号処理を行う場合は、ビデオカ
メラから必要なフィールドをＡ／Ｄ変換して一旦バッフ
ァメモリに書き込み、例えば１フィールド分の書き込み
が完了した時点でバッファメモリをランダムにアクセス
し、フィルタリングなどの画像処理が行われていた。こ
の際、バッファメモリへの書き込み時は、リアルタイム
でＡ／Ｄ変換されたデータ速度に追従するために、書き
込みのサイクルタイムを短くして（例えば７０ｎｓ）書
き込みが行われていた。次に、これらのデータをバッフ
ァメモリから読み出す時は、次に必要とされるフィール
ドの最初の画素のＡ／Ｄ変換が開始されるまでの期間内
に、適当に読み出しサイクルを分配してデータが読み出
されていた。これら書き込みと読み出しを含めた全期間
において、バッファメモリの電源電圧は、書き込みのサ
イクルタイムがＡ／Ｄ変換のデータ速度に追従できるよ
うに、消費電力を考慮しない一定の電圧に設定されてい
た。
【０００３】
【発明が解決しようとする課題】一方、バッテリーを主
電源とする携帯機器においては、バッテリーの寿命を延
ばすために、機器内部の各部品毎に消費電力を低減する
ことが重要な課題である。携帯機器の内部で使用される
メモリに関しても同様であり、メモリの消費電力は、電
源電圧の２乗と動作周波数と寄生容量の３要素の積に比
例するため、これら３要素のなかでも特に電源電圧を極
力低くして動作させることが望ましい。
電源とする携帯機器においては、バッテリーの寿命を延
ばすために、機器内部の各部品毎に消費電力を低減する
ことが重要な課題である。携帯機器の内部で使用される
メモリに関しても同様であり、メモリの消費電力は、電
源電圧の２乗と動作周波数と寄生容量の３要素の積に比
例するため、これら３要素のなかでも特に電源電圧を極
力低くして動作させることが望ましい。
【０００４】しかしながら、メモリの電源電圧を例えば
３Ｖまで低下させて動作させた場合には、メモリのサイ
クルタイムが大きく（例えば１５０ｎｓ）なってしまう
ため、前記のように高速なデータ速度（例えば７０ｎ
ｓ）でＡ／Ｄ変換されたデータをリアルタイムで書き込
むことができないという問題があった。逆に、メモリの
電源電圧を例えば５Ｖの高い電圧に設定して動作させる
ことによって、メモリのサイクルタイムを短くすること
ができるが、常時電源電圧を高い電圧に設定しておく
と、読み出し時のように、データのサイクルタイムが長
くても十分なときにも電力を消費してしまうという問題
があった。
３Ｖまで低下させて動作させた場合には、メモリのサイ
クルタイムが大きく（例えば１５０ｎｓ）なってしまう
ため、前記のように高速なデータ速度（例えば７０ｎ
ｓ）でＡ／Ｄ変換されたデータをリアルタイムで書き込
むことができないという問題があった。逆に、メモリの
電源電圧を例えば５Ｖの高い電圧に設定して動作させる
ことによって、メモリのサイクルタイムを短くすること
ができるが、常時電源電圧を高い電圧に設定しておく
と、読み出し時のように、データのサイクルタイムが長
くても十分なときにも電力を消費してしまうという問題
があった。
【０００５】本発明の目的は、上記の課題に鑑み、消費
電力を低減することのできる画像処理装置を提供するこ
とにある。
電力を低減することのできる画像処理装置を提供するこ
とにある。
【０００６】
【課題を解決するための手段】請求項１に記載の画像処
理装置は、画像信号をバッファメモリに書き込んでから
読み出して画像処理をおこなう画像処理装置であって、
前記バッファメモリに供給する電源電圧として第１の電
源電圧と第１の電源電圧より低い第２の電源電圧のいず
れかを選択する選択手段と、第１の電源電圧が選択され
ると、前記バッファメモリに所定のサイクルタイムで書
き込みを行い、第２の電源電圧が選択されると、前記バ
ッファメモリに前記所定のサイクルタイムより長いサイ
クルタイムで読み出しを行うメモリ制御手段とを備えた
ことを特徴とする。
理装置は、画像信号をバッファメモリに書き込んでから
読み出して画像処理をおこなう画像処理装置であって、
前記バッファメモリに供給する電源電圧として第１の電
源電圧と第１の電源電圧より低い第２の電源電圧のいず
れかを選択する選択手段と、第１の電源電圧が選択され
ると、前記バッファメモリに所定のサイクルタイムで書
き込みを行い、第２の電源電圧が選択されると、前記バ
ッファメモリに前記所定のサイクルタイムより長いサイ
クルタイムで読み出しを行うメモリ制御手段とを備えた
ことを特徴とする。
【０００７】請求項２に記載の画像処理装置は、順次入
力される画像信号を間引いてバッファメモリに書き込ん
でから読み出して画像処理をおこなう画像処理装置であ
って、前記バッファメモリに供給する電源電圧として第
１の電源電圧と第１の電源電圧より低い第２の電源電圧
のいずれかを選択する選択手段と、第１の電源電圧が選
択されると、前記バッファメモリに所定のサイクルタイ
ムで書き込みを行い、第２の電源電圧が選択されると、
前記バッファメモリに前記所定のサイクルタイムより長
いサイクルタイムで読み出しを行うメモリ制御手段とを
備えたことを特徴とする。
力される画像信号を間引いてバッファメモリに書き込ん
でから読み出して画像処理をおこなう画像処理装置であ
って、前記バッファメモリに供給する電源電圧として第
１の電源電圧と第１の電源電圧より低い第２の電源電圧
のいずれかを選択する選択手段と、第１の電源電圧が選
択されると、前記バッファメモリに所定のサイクルタイ
ムで書き込みを行い、第２の電源電圧が選択されると、
前記バッファメモリに前記所定のサイクルタイムより長
いサイクルタイムで読み出しを行うメモリ制御手段とを
備えたことを特徴とする。
【０００８】請求項３に記載の画像処理装置は、請求項
２に記載の画像処理装置において、第２の電源電圧が選
択されると、画像信号を前記バッファメモリに書き込ま
ずに間引くことを特徴とする。
２に記載の画像処理装置において、第２の電源電圧が選
択されると、画像信号を前記バッファメモリに書き込ま
ずに間引くことを特徴とする。
【０００９】請求項４に記載の画像処理装置は、請求項
１乃至請求項３のいずれかに記載の画像処理装置におい
て、第１の電源電圧及び第２の電源電圧が共通の電源電
圧から供給されることを特徴とする。
１乃至請求項３のいずれかに記載の画像処理装置におい
て、第１の電源電圧及び第２の電源電圧が共通の電源電
圧から供給されることを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明に係る携帯機器に用
いる画像処理装置の構成を図１を用いて説明する。本発
明の画像処理装置は、取り込んだ画像信号をフィルタリ
ングや液晶ディスプレイへの表示などの画像処理を行う
までに一旦保持するバッファメモリの制御に特徴があ
る。図１において、ビデオカメラ６は携帯機器の外部に
あり、ビデオカメラ６からの映像信号は例えばＮＴＳＣ
フォーマットでＡ／Ｄ変換器７に入力されリアルタイム
でＡ／Ｄ変換される。Ａ／Ｄ変換器７からの画像信号の
画像データ出力は半導体スイッチ２（以下「ＳＷ２」と
いう）の端子Ａに接続され、ＳＷ２の共通端子はＲＡＭ
４（バッファメモリ）のデータバスに接続される。ＳＷ
２の端子Ｂは処理部８の入力に接続される。このＳＷ２
は、制御信号ＣＶが高レベルの時は共通端子が端子Ａ
に、一方、低レベルの時は共通端子が端子Ｂに接続され
る。制御信号ＣＶは、図１には示さないが、本画像処理
装置全体を制御するシステム制御部より出力される。Ａ
／Ｄ変換器７の電源には５Ｖの電圧が供給されており、
Ａ／Ｄ変換器７からの画像データの振幅は５Ｖとなり、
一方、処理部８の電源には３Ｖの電圧が供給され、処理
部８へは３Ｖの振幅の画像データがＲＡＭ４から入力さ
れる。なお、ビデオカメラ６がデジタルカメラで有る場
合は、必ずしもＡ／Ｄ変換器７は必要でない。
いる画像処理装置の構成を図１を用いて説明する。本発
明の画像処理装置は、取り込んだ画像信号をフィルタリ
ングや液晶ディスプレイへの表示などの画像処理を行う
までに一旦保持するバッファメモリの制御に特徴があ
る。図１において、ビデオカメラ６は携帯機器の外部に
あり、ビデオカメラ６からの映像信号は例えばＮＴＳＣ
フォーマットでＡ／Ｄ変換器７に入力されリアルタイム
でＡ／Ｄ変換される。Ａ／Ｄ変換器７からの画像信号の
画像データ出力は半導体スイッチ２（以下「ＳＷ２」と
いう）の端子Ａに接続され、ＳＷ２の共通端子はＲＡＭ
４（バッファメモリ）のデータバスに接続される。ＳＷ
２の端子Ｂは処理部８の入力に接続される。このＳＷ２
は、制御信号ＣＶが高レベルの時は共通端子が端子Ａ
に、一方、低レベルの時は共通端子が端子Ｂに接続され
る。制御信号ＣＶは、図１には示さないが、本画像処理
装置全体を制御するシステム制御部より出力される。Ａ
／Ｄ変換器７の電源には５Ｖの電圧が供給されており、
Ａ／Ｄ変換器７からの画像データの振幅は５Ｖとなり、
一方、処理部８の電源には３Ｖの電圧が供給され、処理
部８へは３Ｖの振幅の画像データがＲＡＭ４から入力さ
れる。なお、ビデオカメラ６がデジタルカメラで有る場
合は、必ずしもＡ／Ｄ変換器７は必要でない。
【００１１】ＲＡＭ４に接続されるメモリ制御部５は、
アドレス、書き込み制御信号、読み出し制御信号を電源
電圧に応じて後述するタイミングで供給する。定電圧レ
ギュレータＩＣ３は、電源９から５Ｖの電圧が供給さ
れ、３Ｖの電圧を出力する。半導体スイッチ１（以下
「ＳＷ１」という）の端子Ａには５Ｖの電源９が接続さ
れ、端子Ｂには定電圧レギュレータ３の出力が接続され
る。ＳＷ１の共通端子は、ＲＡＭ４とメモリ制御部５の
各々の電源電圧端子（Ｖｄｄ）に接続される。ＳＷ１
も、制御信号ＣＶが高レベルの時は共通端子が端子Ａ
に、一方、低レベルの時は共通端子が端子Ｂに接続され
る。
アドレス、書き込み制御信号、読み出し制御信号を電源
電圧に応じて後述するタイミングで供給する。定電圧レ
ギュレータＩＣ３は、電源９から５Ｖの電圧が供給さ
れ、３Ｖの電圧を出力する。半導体スイッチ１（以下
「ＳＷ１」という）の端子Ａには５Ｖの電源９が接続さ
れ、端子Ｂには定電圧レギュレータ３の出力が接続され
る。ＳＷ１の共通端子は、ＲＡＭ４とメモリ制御部５の
各々の電源電圧端子（Ｖｄｄ）に接続される。ＳＷ１
も、制御信号ＣＶが高レベルの時は共通端子が端子Ａ
に、一方、低レベルの時は共通端子が端子Ｂに接続され
る。
【００１２】次に、図１と図２を用いて本実施の形態の
画像処理装置の動作を説明する。図２は、フィールドを
間引いて、８フィールド目ごとの画像を処理する場合の
タイミングチャートであり、上より、ビデオカメラ６か
らの画像信号のフィールド番号、ＳＷ１とＳＷ２の切り
替えのための制御信号ＣＶ、ＲＡＭ４の書き込み制御信
号Ｗｒｉｔｅ（負論理）、ＲＡＭ４の読み出し制御信号
Ｒｅａｄ（負論理）、ＲＡＭ４のデータを示している。
フィールドを間引くため、本実施の形態では、フィール
ド番号１〜７、９〜１５、・・・のフィールドデータは
使用されない。
画像処理装置の動作を説明する。図２は、フィールドを
間引いて、８フィールド目ごとの画像を処理する場合の
タイミングチャートであり、上より、ビデオカメラ６か
らの画像信号のフィールド番号、ＳＷ１とＳＷ２の切り
替えのための制御信号ＣＶ、ＲＡＭ４の書き込み制御信
号Ｗｒｉｔｅ（負論理）、ＲＡＭ４の読み出し制御信号
Ｒｅａｄ（負論理）、ＲＡＭ４のデータを示している。
フィールドを間引くため、本実施の形態では、フィール
ド番号１〜７、９〜１５、・・・のフィールドデータは
使用されない。
【００１３】まず、ビデオカメラ６から入力された映像
信号は、Ａ／Ｄ変換器７によりＡ／Ｄ変換され、ＳＷ２
に入力される。ＲＡＭ４への書き込み時は制御信号ＣＶ
が高レベルになり、ＳＷ２を通してＲＡＭ４に書き込ま
れる。このときのアドレスおよび書き込み制御信号はメ
モリ制御部５から短いサイクルタイムで供給され、リア
ルタイムでＡ／Ｄ変換されたデータ速度に追従するよう
に書き込みが高速に行われる。この書き込み時には、制
御信号ＣＶが高レベルになるため、ＳＷ１を通してＲＡ
Ｍ４とメモリ制御部５には５Ｖの電圧が供給され、これ
によりＲＡＭ４を高速にアクセスすることが可能にな
る。このとき、ＲＡＭ４のアドレス、書き込み制御信
号、データの振幅は５Ｖとなる。ＲＡＭ４への書き込み
が完了した後、データを読み出す時は、制御信号ＣＶが
低レベルとなり、ＳＷ２を通して処理部８へデータが読
み出される。このときのアドレスおよび読み出し制御信
号はメモリ制御部５から書き込み制御信号より長いサイ
クルタイムで供給され、読み出しが低速で行われる。読
み出されたデータは、処理部８へ入力され、ここでフィ
ルタリングや液晶ディスプレイへの表示などの画像処理
が行われる。ＲＡＭ４からの読み出し時には、制御信号
ＣＶが低レベルになるため、ＳＷ１を通してＲＡＭ４と
メモリ制御部５には３Ｖの電圧が供給され、これにより
全体の消費電力を低減することが可能になる。このとき
ＲＡＭ４のアドレス、読み出し制御信号、データの振幅
は３Ｖとなり、消費電力を低減することができる。
信号は、Ａ／Ｄ変換器７によりＡ／Ｄ変換され、ＳＷ２
に入力される。ＲＡＭ４への書き込み時は制御信号ＣＶ
が高レベルになり、ＳＷ２を通してＲＡＭ４に書き込ま
れる。このときのアドレスおよび書き込み制御信号はメ
モリ制御部５から短いサイクルタイムで供給され、リア
ルタイムでＡ／Ｄ変換されたデータ速度に追従するよう
に書き込みが高速に行われる。この書き込み時には、制
御信号ＣＶが高レベルになるため、ＳＷ１を通してＲＡ
Ｍ４とメモリ制御部５には５Ｖの電圧が供給され、これ
によりＲＡＭ４を高速にアクセスすることが可能にな
る。このとき、ＲＡＭ４のアドレス、書き込み制御信
号、データの振幅は５Ｖとなる。ＲＡＭ４への書き込み
が完了した後、データを読み出す時は、制御信号ＣＶが
低レベルとなり、ＳＷ２を通して処理部８へデータが読
み出される。このときのアドレスおよび読み出し制御信
号はメモリ制御部５から書き込み制御信号より長いサイ
クルタイムで供給され、読み出しが低速で行われる。読
み出されたデータは、処理部８へ入力され、ここでフィ
ルタリングや液晶ディスプレイへの表示などの画像処理
が行われる。ＲＡＭ４からの読み出し時には、制御信号
ＣＶが低レベルになるため、ＳＷ１を通してＲＡＭ４と
メモリ制御部５には３Ｖの電圧が供給され、これにより
全体の消費電力を低減することが可能になる。このとき
ＲＡＭ４のアドレス、読み出し制御信号、データの振幅
は３Ｖとなり、消費電力を低減することができる。
【００１４】このように、Ａ／Ｄ変換のデータ速度に追
従するように必要なフィールドの画像データをＲＡＭ４
に書き込む期間だけＲＡＭ４とメモリ制御部５の電源電
圧が５Ｖとなり、消費電力が大きくなるが、読み出す期
間は、電源電圧を低くし、サイクルタイムを長くして低
消費電力化をはかるため、全体としては消費電力を大幅
に低減することができる。すなわち、画像の転送レート
に追従してバッファメモリへの書き込みができ、しかも
消費電力の小さい携帯機器を実現することができる。
従するように必要なフィールドの画像データをＲＡＭ４
に書き込む期間だけＲＡＭ４とメモリ制御部５の電源電
圧が５Ｖとなり、消費電力が大きくなるが、読み出す期
間は、電源電圧を低くし、サイクルタイムを長くして低
消費電力化をはかるため、全体としては消費電力を大幅
に低減することができる。すなわち、画像の転送レート
に追従してバッファメモリへの書き込みができ、しかも
消費電力の小さい携帯機器を実現することができる。
【００１５】なお、本実施の形態では、フィールド番号
０のフィールドデータのすべてをＲＡＭ４に書き込ん
で、フィールド番号１〜７の期間にフィールド番号０の
フィールドデータのすべてをＲＡＭ４から読み出す動作
を繰りかえしているが、ＲＡＭ４の容量やビデオカメラ
６の使用態様に応じて間引くフィールドの数やタイミン
グを変更してもよい。また、本実施の形態では、ビデオ
カメラからリアルタイムで入力される動画像の画像信号
の場合について説明したが、リアルタイムに限らず、本
発明の制御が必要な程度に高速に入力される画像信号で
もよい。
０のフィールドデータのすべてをＲＡＭ４に書き込ん
で、フィールド番号１〜７の期間にフィールド番号０の
フィールドデータのすべてをＲＡＭ４から読み出す動作
を繰りかえしているが、ＲＡＭ４の容量やビデオカメラ
６の使用態様に応じて間引くフィールドの数やタイミン
グを変更してもよい。また、本実施の形態では、ビデオ
カメラからリアルタイムで入力される動画像の画像信号
の場合について説明したが、リアルタイムに限らず、本
発明の制御が必要な程度に高速に入力される画像信号で
もよい。
【００１６】
【発明の効果】本発明によれば、バッファメモリのサイ
クルタイムを犠牲にせずに低消費電力化を実現できる。
また、電源電圧を共用することで、装置構成が簡略にな
る。
クルタイムを犠牲にせずに低消費電力化を実現できる。
また、電源電圧を共用することで、装置構成が簡略にな
る。
【図１】本発明の画像処理装置の構成を示す図である。
【図２】本発明の画像処理装置の動作を示すタイムチャ
ートである。
ートである。
１，２ 半導体スイッチ
３ 定電圧レギュレータＩＣ
４ ＲＡＭ
５ メモリ制御部
６ ビデオカメラ
７ Ａ／Ｄ変換器
８ 処理部
９ 電源
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭63−287279（ＪＰ，Ａ)
特開 昭60−140586（ＪＰ，Ａ)
特開 平９−214860（ＪＰ，Ａ)
特開 平５−173521（ＪＰ，Ａ)
特開 平２−86265（ＪＰ，Ａ)
特開 平４−78627（ＪＰ，Ａ)
特開 平８−65496（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 12/00
G06F 12/06
H04N 5/907
G06T 1/00 - 17/50
G06G 5/00 - 5/42
G11C 7/00
G06F 1/32
G06F 1/26
Claims (4)
- 【請求項１】 画像信号をバッファメモリに書き込んで
から読み出して画像処理をおこなう画像処理装置であっ
て、 前記バッファメモリに供給する電源電圧として第１の電
源電圧と第１の電源電圧より低い第２の電源電圧のいず
れかを選択する選択手段と、 第１の電源電圧が選択されると、前記バッファメモリに
所定のサイクルタイムで書き込みを行い、第２の電源電
圧が選択されると、前記バッファメモリに前記所定のサ
イクルタイムより長いサイクルタイムで読み出しを行う
メモリ制御手段とを備えたことを特徴とする画像処理装
置。 - 【請求項２】 順次入力される画像信号を間引いてバッ
ファメモリに書き込んでから読み出して画像処理をおこ
なう画像処理装置であって、 前記バッファメモリに供給する電源電圧として第１の電
源電圧と第１の電源電圧より低い第２の電源電圧のいず
れかを選択する選択手段と、 第１の電源電圧が選択されると、前記バッファメモリに
所定のサイクルタイムで書き込みを行い、第２の電源電
圧が選択されると、前記バッファメモリに前記所定のサ
イクルタイムより長いサイクルタイムで読み出しを行う
メモリ制御手段とを備えたことを特徴とする画像処理装
置。 - 【請求項３】 第２の電源電圧が選択されると、画像信
号を前記バッファメモリに書き込まずに間引くことを特
徴とする請求項２に記載の画像処理装置。 - 【請求項４】 第１の電源電圧及び第２の電源電圧が共
通の電源電圧から供給されることを特徴とする請求項１
乃至請求項３のいずれかに記載の画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32810396A JP3448173B2 (ja) | 1996-12-09 | 1996-12-09 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32810396A JP3448173B2 (ja) | 1996-12-09 | 1996-12-09 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10171708A JPH10171708A (ja) | 1998-06-26 |
| JP3448173B2 true JP3448173B2 (ja) | 2003-09-16 |
Family
ID=18206545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32810396A Expired - Fee Related JP3448173B2 (ja) | 1996-12-09 | 1996-12-09 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3448173B2 (ja) |
-
1996
- 1996-12-09 JP JP32810396A patent/JP3448173B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10171708A (ja) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8022959B1 (en) | Loading an internal frame buffer from an external frame buffer | |
| US20060133695A1 (en) | Display controller, electronic instrument, and image data supply method | |
| US6340959B1 (en) | Display control circuit | |
| US6727944B1 (en) | Digital electronic still-video camera and method of controlling operation of same | |
| US20060140036A1 (en) | Memory controller, display controller, and memory control method | |
| US5210614A (en) | Display interface for high resolution ccd video sensor | |
| JPS5823373A (ja) | 画像メモリ装置 | |
| JP3448173B2 (ja) | 画像処理装置 | |
| JP2001238189A (ja) | 画像処理装置及び該装置における動作制御方法 | |
| US20040201693A1 (en) | Image processing system | |
| JP4916156B2 (ja) | 半導体集積回路装置 | |
| US20010045943A1 (en) | Display method and system | |
| KR100715522B1 (ko) | 카메라 컨트롤 장치, 영상 데이터 표시 장치 및 그 방법 | |
| JPH1166289A (ja) | 画像信号処理回路 | |
| JP2002278519A (ja) | アクティブマトリクス液晶表示装置およびその駆動方法 | |
| JP2595243Y2 (ja) | マイクロコンピュータ | |
| JP2001237930A (ja) | 情報処理装置及びその方法 | |
| JPS63156291A (ja) | 画像メモリ | |
| JP2547332Y2 (ja) | マイクロコンピュータ | |
| JP2582417Y2 (ja) | マイクロコンピュータ | |
| JP2004032615A (ja) | 画像データサイズ変換装置 | |
| JP2003323146A (ja) | ディスプレイにデータ転送をおこなうためのメモリコントローラ、チップおよび方法 | |
| JPH02105388A (ja) | 画像用メモリ | |
| JPH08329232A (ja) | 画像データ記憶装置 | |
| JPH118826A (ja) | 画像入力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |