JP2003323146A - ディスプレイにデータ転送をおこなうためのメモリコントローラ、チップおよび方法 - Google Patents
ディスプレイにデータ転送をおこなうためのメモリコントローラ、チップおよび方法Info
- Publication number
- JP2003323146A JP2003323146A JP2002123007A JP2002123007A JP2003323146A JP 2003323146 A JP2003323146 A JP 2003323146A JP 2002123007 A JP2002123007 A JP 2002123007A JP 2002123007 A JP2002123007 A JP 2002123007A JP 2003323146 A JP2003323146 A JP 2003323146A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- controller
- amount
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Memory System (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 本発明の目的は、ＬＣＤの表示に乱れが発生
しないようにＬＣＤにデータ転送をおこなうためのメモ
リコントローラ、チップおよび方法を提供することにあ
る。 【解決手段】 本発明のチップ１０は、ＤＲＡＭコント
ローラ（メモリコントローラ）１４に、データの記憶ま
たは読み出し時に、データのデータ量を減縮するため
に、ディザー処理をおこなうディザー回路１５を含むよ
うに構成した。
しないようにＬＣＤにデータ転送をおこなうためのメモ
リコントローラ、チップおよび方法を提供することにあ
る。 【解決手段】 本発明のチップ１０は、ＤＲＡＭコント
ローラ（メモリコントローラ）１４に、データの記憶ま
たは読み出し時に、データのデータ量を減縮するため
に、ディザー処理をおこなうディザー回路１５を含むよ
うに構成した。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のモジュール
がローカル・バスで接続され、メモリから液晶ディスプ
レイ（ＬＣＤ：Liquid Crystal Display）へのデータの
転送をおこなうためのメモリコントローラ、チップおよ
び方法に関する。
がローカル・バスで接続され、メモリから液晶ディスプ
レイ（ＬＣＤ：Liquid Crystal Display）へのデータの
転送をおこなうためのメモリコントローラ、チップおよ
び方法に関する。
【０００２】
【従来の技術】近年、図６に示すシステム・オン・チッ
プ４０は、低価格、多機能化が顕著である。システム・
オン・チップ４０は、MPU Core（Micro Processor Unit
Core）１２を中心に、複数のモジュールが搭載されて
いるチップである。モジュールとしては、パワー・マネ
ジメント２７、クロック・コントローラ２８、ＤＲＡＭ
（Dynamic Random Access Memory）コントローラ４２、
ＤＭＡ（Direct MemoryAccess）コントローラ（図示せ
ず）、ＬＣＤコントローラ４４、各種ペリフェラル・コ
ントローラ２６などである。各モジュールとMPU Core１
２ならびに各モジュール間の接続は、ローカル・バス２
４で接続される。
プ４０は、低価格、多機能化が顕著である。システム・
オン・チップ４０は、MPU Core（Micro Processor Unit
Core）１２を中心に、複数のモジュールが搭載されて
いるチップである。モジュールとしては、パワー・マネ
ジメント２７、クロック・コントローラ２８、ＤＲＡＭ
（Dynamic Random Access Memory）コントローラ４２、
ＤＭＡ（Direct MemoryAccess）コントローラ（図示せ
ず）、ＬＣＤコントローラ４４、各種ペリフェラル・コ
ントローラ２６などである。各モジュールとMPU Core１
２ならびに各モジュール間の接続は、ローカル・バス２
４で接続される。
【０００３】メインメモリであるＤＲＡＭ１８にシステ
ム領域１９とビデオ領域２０を設ける。このようにシス
テム・オン・チップ４０では、メインメモリとビデオメ
モリをそれぞれ独自のメモリを用いず、単一のメモリを
共有する。これは、一部のパーソナル・コンピュータが
採用しているＵＭＡ（Unified Memory Architecture）
であり、周辺デバイスを含めてシンプルなシステム構成
を採用できる。
ム領域１９とビデオ領域２０を設ける。このようにシス
テム・オン・チップ４０では、メインメモリとビデオメ
モリをそれぞれ独自のメモリを用いず、単一のメモリを
共有する。これは、一部のパーソナル・コンピュータが
採用しているＵＭＡ（Unified Memory Architecture）
であり、周辺デバイスを含めてシンプルなシステム構成
を採用できる。
【０００４】ＤＲＡＭ１８からＬＣＤ２２へのデータ転
送は、図７に示すように、ＤＲＡＭコントローラ４２、
ローカル・バス２４、ＬＣＤコントローラ４４を介して
おこなわれる。ＬＣＤ２２が、ＳＴＮ（Super Twisted
Nematic）ＬＣＤなどの発色数の少ないＬＣＤである場
合、ＬＣＤコントローラ４４は、ディザー処理とＦＲＣ
（Frame Rate Control）処理をおこなう。
送は、図７に示すように、ＤＲＡＭコントローラ４２、
ローカル・バス２４、ＬＣＤコントローラ４４を介して
おこなわれる。ＬＣＤ２２が、ＳＴＮ（Super Twisted
Nematic）ＬＣＤなどの発色数の少ないＬＣＤである場
合、ＬＣＤコントローラ４４は、ディザー処理とＦＲＣ
（Frame Rate Control）処理をおこなう。
【０００５】ディザー処理は、物理的な空間を用いた一
種のフィルター処理であり、ＦＲＣ処理は、時間変化を
利用したフィルター処理である。また、ディザー処理
は、画像に変化がない場合、すなわち静止画の場合は、
一度処理をおこなった後は、処理をおこなう必要はな
い。ＦＲＣ処理は、フレームごとに処理をおこなう必要
がある。
種のフィルター処理であり、ＦＲＣ処理は、時間変化を
利用したフィルター処理である。また、ディザー処理
は、画像に変化がない場合、すなわち静止画の場合は、
一度処理をおこなった後は、処理をおこなう必要はな
い。ＦＲＣ処理は、フレームごとに処理をおこなう必要
がある。
【０００６】上記の処理をおこなうために、図６，７に
示すように、ＬＣＤコントローラ４４は、ディザー回路
４６とＦＲＣ回路４８を含む。例えば、ＬＣＤ２２への
データが、１６ｂｐｐ（bit par pixel）でＤＲＡＭ１
８からＬＣＤコントローラ４４に送られた場合、（１）
ディザー回路４６で９ｂｐｐ、（２）ＦＲＣ回路４８で
３ｂｐｐにデータを減縮する。このように、データを減
縮した後、ＬＣＤ２２にデータが送られ、画像が表示さ
れる。表示される際、データが減縮されたために実際の
発色数は減るが、ディザー処理とＦＲＣ処理をおこなっ
ているので、人間の目には実際の発色数よりも多く発色
されていると感じる。
示すように、ＬＣＤコントローラ４４は、ディザー回路
４６とＦＲＣ回路４８を含む。例えば、ＬＣＤ２２への
データが、１６ｂｐｐ（bit par pixel）でＤＲＡＭ１
８からＬＣＤコントローラ４４に送られた場合、（１）
ディザー回路４６で９ｂｐｐ、（２）ＦＲＣ回路４８で
３ｂｐｐにデータを減縮する。このように、データを減
縮した後、ＬＣＤ２２にデータが送られ、画像が表示さ
れる。表示される際、データが減縮されたために実際の
発色数は減るが、ディザー処理とＦＲＣ処理をおこなっ
ているので、人間の目には実際の発色数よりも多く発色
されていると感じる。
【０００７】しかし、メインメモリとビデオメモリとを
ＤＲＡＭ１８で共有し、さらに各種モジュールを同一バ
ス２４で接続することによって、特定のモジュールによ
るバス２４の占有が発生する恐れがある。その場合、Ｌ
ＣＤ２２へのデータの転送が途絶え、ＬＣＤ２２の画面
が乱れることになる。また、データによってバス２４の
占有が発生すると、各モジュールへのデータが途絶える
ことになる。
ＤＲＡＭ１８で共有し、さらに各種モジュールを同一バ
ス２４で接続することによって、特定のモジュールによ
るバス２４の占有が発生する恐れがある。その場合、Ｌ
ＣＤ２２へのデータの転送が途絶え、ＬＣＤ２２の画面
が乱れることになる。また、データによってバス２４の
占有が発生すると、各モジュールへのデータが途絶える
ことになる。
【０００８】
【発明が解決しようとする課題】本発明の目的は、ＬＣ
Ｄの表示に乱れが発生しないようにＬＣＤにデータ転送
をおこなうためのメモリコントローラ、チップおよび方
法を提供することにある。
Ｄの表示に乱れが発生しないようにＬＣＤにデータ転送
をおこなうためのメモリコントローラ、チップおよび方
法を提供することにある。
【０００９】
【課題を解決するための手段】本発明のメモリコントロ
ーラの要旨は、メモリにおいて入出力するデータのデー
タ量を減縮するためのディザー回路を含むことにある。
ーラの要旨は、メモリにおいて入出力するデータのデー
タ量を減縮するためのディザー回路を含むことにある。
【００１０】本発明の液晶ディスプレイへのデータ転送
をおこなうチップの要旨は、外部のメモリに接続するメ
モリコントローラであって、前記メモリにおいて入出力
するデータのデータ量を減縮するためのディサー回路を
含むメモリコントローラと、前記メモリコントローラに
接続するローカル・バスと、前記ローカル・バス及び外
部ディスプレイに接続するディスプレイ・コントローラ
と、を含むことにある。
をおこなうチップの要旨は、外部のメモリに接続するメ
モリコントローラであって、前記メモリにおいて入出力
するデータのデータ量を減縮するためのディサー回路を
含むメモリコントローラと、前記メモリコントローラに
接続するローカル・バスと、前記ローカル・バス及び外
部ディスプレイに接続するディスプレイ・コントローラ
と、を含むことにある。
【００１１】また、液晶ディスプレイへのデータ転送方
法の要旨は、メモリにおいて入出力するデータをメモリ
コントローラ、ローカル・バスおよびディスプレイ・コ
ントローラを経由してディスプレイに転送するための方
法であって、（ａ）前記メモリコントローラが、メモリ
において入出力するデータのデータ量を減縮するステッ
プを含むことにある。また、（ｂ）前記ディスプレイ・
コントローラが、前記メモリコントローラにおいて減縮
されたデータをさらに減縮するステップを含むことも可
能である。
法の要旨は、メモリにおいて入出力するデータをメモリ
コントローラ、ローカル・バスおよびディスプレイ・コ
ントローラを経由してディスプレイに転送するための方
法であって、（ａ）前記メモリコントローラが、メモリ
において入出力するデータのデータ量を減縮するステッ
プを含むことにある。また、（ｂ）前記ディスプレイ・
コントローラが、前記メモリコントローラにおいて減縮
されたデータをさらに減縮するステップを含むことも可
能である。
【００１２】
【発明の実施の形態】発明のディスプレイへのデータ転
送をおこなうためのメモリコントローラ、チップおよび
方法について、図面を用いて説明する。なお、メモリコ
ントローラは、本説明ではＤＲＡＭコントローラとす
る。
送をおこなうためのメモリコントローラ、チップおよび
方法について、図面を用いて説明する。なお、メモリコ
ントローラは、本説明ではＤＲＡＭコントローラとす
る。
【００１３】図１に示すように、本発明のチップ１０
は、MPU Core１２を中心に、複数のモジュールが搭載さ
れているシステム・オン・チップである。モジュールと
しては、パワー・マネジメント２７、クロック・コント
ローラ２８、ＤＲＡＭコントローラ１４、ＤＭＡコント
ローラ（図示せず）、ＬＣＤコントローラ１６、各種ペ
リフェラル・コントローラ２６などである。各モジュー
ルとMPU Core１２ならびに各モジュール間の接続は、ロ
ーカル・バス２４で接続される。
は、MPU Core１２を中心に、複数のモジュールが搭載さ
れているシステム・オン・チップである。モジュールと
しては、パワー・マネジメント２７、クロック・コント
ローラ２８、ＤＲＡＭコントローラ１４、ＤＭＡコント
ローラ（図示せず）、ＬＣＤコントローラ１６、各種ペ
リフェラル・コントローラ２６などである。各モジュー
ルとMPU Core１２ならびに各モジュール間の接続は、ロ
ーカル・バス２４で接続される。
【００１４】メインメモリは、例えばＤＲＡＭ１８を用
い、ＤＲＡＭコントローラ１４によって制御される。DR
AM１８にシステム領域１９とビデオ領域２０を設け、DR
AM１８の一部をビデオメモリとして使用する。
い、ＤＲＡＭコントローラ１４によって制御される。DR
AM１８にシステム領域１９とビデオ領域２０を設け、DR
AM１８の一部をビデオメモリとして使用する。
【００１５】データの表示を行うディスプレイとしては
ＬＣＤを用いる。ＬＣＤ２２は、例えばＳＴＮ ＬＣＤ
を使用する。実際の発色数は少ないが、後述するディザ
ー処理とＦＲＣ処理によって、擬似的に発色数を増やす
ことができる。
ＬＣＤを用いる。ＬＣＤ２２は、例えばＳＴＮ ＬＣＤ
を使用する。実際の発色数は少ないが、後述するディザ
ー処理とＦＲＣ処理によって、擬似的に発色数を増やす
ことができる。
【００１６】ＤＲＡＭコントローラ１４には、ＤＲＡＭ
１８において、入出力するデータのデータ量を減縮する
ディザー回路１５を含む。
１８において、入出力するデータのデータ量を減縮する
ディザー回路１５を含む。
【００１７】ディザー回路１５が行うディザー処理は、
フィルターによってデータ量を減縮する処理である。Ｌ
ＣＤ２２でのデータの位置と下位ビットの値によって、
フィルターが決定される。例えば、図２（ａ）の８ビッ
トのデータを、図２（ｂ）の領域３０のある位置で減縮
する場合について説明する。Ｂ７からＢ０のデータＢ
（７：０）をそのまま表示するのが好ましいが、ＬＣＤ
２２の発色数が少ない場合、ディザー処理をおこなう。
下位ビットを２ビットとする場合、図２（ｃ）に示すよ
うに、第１から第４フィルター３２ａ，３２ｂ，３２
ｃ，３２ｄが設けられる。データの下位２ビット（Ｂ
１，Ｂ２）が（０，０）である場合、先ず下位２ビット
を削除する。さらに、図２（ａ）に示すように、下位ビ
ットをＢ７からＢ２の上位ビットに反映させるために、
第１フィルター３２ａを用いる。（ｍ，ｎ）の位置にデ
ータがあるとすると、Ｂ７からＢ２のデータＢ（７：
２）から１を引く。例えば、Ｂ（７：２）が“１０００
００”であれば“０１１１１１”となる。
フィルターによってデータ量を減縮する処理である。Ｌ
ＣＤ２２でのデータの位置と下位ビットの値によって、
フィルターが決定される。例えば、図２（ａ）の８ビッ
トのデータを、図２（ｂ）の領域３０のある位置で減縮
する場合について説明する。Ｂ７からＢ０のデータＢ
（７：０）をそのまま表示するのが好ましいが、ＬＣＤ
２２の発色数が少ない場合、ディザー処理をおこなう。
下位ビットを２ビットとする場合、図２（ｃ）に示すよ
うに、第１から第４フィルター３２ａ，３２ｂ，３２
ｃ，３２ｄが設けられる。データの下位２ビット（Ｂ
１，Ｂ２）が（０，０）である場合、先ず下位２ビット
を削除する。さらに、図２（ａ）に示すように、下位ビ
ットをＢ７からＢ２の上位ビットに反映させるために、
第１フィルター３２ａを用いる。（ｍ，ｎ）の位置にデ
ータがあるとすると、Ｂ７からＢ２のデータＢ（７：
２）から１を引く。例えば、Ｂ（７：２）が“１０００
００”であれば“０１１１１１”となる。
【００１８】また、下位２ビット（Ｂ１，Ｂ２）が
（０，０）で、データの位置が（ｍ，ｎ＋１）の場合
は、下位２ビットを削除し、Ｂ７からＢ２のデータには
何もおこなわない。
（０，０）で、データの位置が（ｍ，ｎ＋１）の場合
は、下位２ビットを削除し、Ｂ７からＢ２のデータには
何もおこなわない。
【００１９】下位３ビットを削除する場合は、９個のフ
ィルターを用意して、上記と同様におこなう。
ィルターを用意して、上記と同様におこなう。
【００２０】ディザー処理をおこなうタイミングは、DR
AM１８にデータを記憶するとき、またはデータを読み出
すときである。記憶したデータを他の処理に使用する場
合は、データの可逆性が必要であり、データを読み出す
ときにディザー処理をおこなう。また、データをＬＣＤ
２２で表示するだけの場合は、データの可逆性が不要で
あり、データを記憶するときにディザー処理をおこな
う。
AM１８にデータを記憶するとき、またはデータを読み出
すときである。記憶したデータを他の処理に使用する場
合は、データの可逆性が必要であり、データを読み出す
ときにディザー処理をおこなう。また、データをＬＣＤ
２２で表示するだけの場合は、データの可逆性が不要で
あり、データを記憶するときにディザー処理をおこな
う。
【００２１】ディザー処理をおこなうタイミングが上記
のように２つあるが、MPU Core１２がタイミングを制御
するための手段として働く。MPU Core１２がディザー回
路１５に信号を送って、ディザー回路１５をコントロー
ルすることによって、２つのタイミングが選択される。
このように、MPU Core１２がタイミングを選択すること
によって、そのデータにあったデータの記憶をおこなう
ことができ、チップ１０の動作が速くなる。
のように２つあるが、MPU Core１２がタイミングを制御
するための手段として働く。MPU Core１２がディザー回
路１５に信号を送って、ディザー回路１５をコントロー
ルすることによって、２つのタイミングが選択される。
このように、MPU Core１２がタイミングを選択すること
によって、そのデータにあったデータの記憶をおこなう
ことができ、チップ１０の動作が速くなる。
【００２２】ＬＣＤコントローラ１６には、ディザー回
路１５で減縮されたデータをさらに減縮するＦＲＣ回路
１７を含む。
路１５で減縮されたデータをさらに減縮するＦＲＣ回路
１７を含む。
【００２３】ＦＲＣ回路１７で行うＦＲＣ処理は、時間
変化を利用してデータ量を減縮する処理である。例え
ば、白と黒を用いて３フレームで４色を発色する処理を
図３に示す。黒および白の発色は３フレームとも黒また
は白を発色する。中間色（６６％、３３％グレー）を発
色する場合、図示するように、フレームごとに黒または
白を発色することによって、擬似的に中間色を発色する
ことができる。これは、ＳＴＮ ＬＣＤに使用される液
晶の応答速度が遅いため、液晶に印可する電圧をフレー
ムごとに変化させても、液晶のプレチルト角が、全フレ
ームの平均になってしまうためである。フレームの数が
増えると、擬似的に発色数を増やすことができる。
変化を利用してデータ量を減縮する処理である。例え
ば、白と黒を用いて３フレームで４色を発色する処理を
図３に示す。黒および白の発色は３フレームとも黒また
は白を発色する。中間色（６６％、３３％グレー）を発
色する場合、図示するように、フレームごとに黒または
白を発色することによって、擬似的に中間色を発色する
ことができる。これは、ＳＴＮ ＬＣＤに使用される液
晶の応答速度が遅いため、液晶に印可する電圧をフレー
ムごとに変化させても、液晶のプレチルト角が、全フレ
ームの平均になってしまうためである。フレームの数が
増えると、擬似的に発色数を増やすことができる。
【００２４】上述したチップ１０は、外部からビデオデ
ータが入力されると、ＤＲＡＭコントローラ１４を介し
てＤＲＡＭ１８に記憶される。データとしては、図４に
示すように、１６ｂｐｐ（bit par pixel）のデータと
する。１６ｂｐｐの場合、一般的に赤（Ｒ）および青
（Ｂ）が５ビット、緑（Ｇ）が６ビットとなっている。
ータが入力されると、ＤＲＡＭコントローラ１４を介し
てＤＲＡＭ１８に記憶される。データとしては、図４に
示すように、１６ｂｐｐ（bit par pixel）のデータと
する。１６ｂｐｐの場合、一般的に赤（Ｒ）および青
（Ｂ）が５ビット、緑（Ｇ）が６ビットとなっている。
【００２５】MPU Core１２がディザー回路１５をコント
ロールすることによって、ディザー処理をおこなうタイ
ミングを以下のように選択する。
ロールすることによって、ディザー処理をおこなうタイ
ミングを以下のように選択する。
【００２６】データの可逆性が求められる場合は、ＤＲ
ＡＭ１８にデータをそのまま記憶する。記憶されたデー
タを読み出すときに、ディザー回路１５によってディザ
ー処理をおこなう。ディザー処理をおこなわれたデータ
は、各色３ビットの９ｂｐｐになる。したがって、ロー
カル・バスの占有率が従来と比較して９／１６に下が
り、データ転送がスムーズに行える。
ＡＭ１８にデータをそのまま記憶する。記憶されたデー
タを読み出すときに、ディザー回路１５によってディザ
ー処理をおこなう。ディザー処理をおこなわれたデータ
は、各色３ビットの９ｂｐｐになる。したがって、ロー
カル・バスの占有率が従来と比較して９／１６に下が
り、データ転送がスムーズに行える。
【００２７】また、データの可逆性が必要ない場合は、
ＤＲＡＭ１８にデータを記憶するときに、ディザー処理
をおこなう。上記と同じようにデータ量を９ｂｐｐにす
る。ローカル・バス２４の占有率が下がる。ＤＲＡＭコ
ントローラ１５とＤＲＡＭ１８間のデータ転送時間が短
縮される。さらに、ＤＲＡＭ１８での記憶領域の削減が
可能になる。
ＤＲＡＭ１８にデータを記憶するときに、ディザー処理
をおこなう。上記と同じようにデータ量を９ｂｐｐにす
る。ローカル・バス２４の占有率が下がる。ＤＲＡＭコ
ントローラ１５とＤＲＡＭ１８間のデータ転送時間が短
縮される。さらに、ＤＲＡＭ１８での記憶領域の削減が
可能になる。
【００２８】以上より、図５に示すように、ローカル・
バス２４でのデータ量が９ｂｐｐに減縮されている。こ
れは、図７に示した従来と比較して７ｂｐｐの減縮とな
っている。
バス２４でのデータ量が９ｂｐｐに減縮されている。こ
れは、図７に示した従来と比較して７ｂｐｐの減縮とな
っている。
【００２９】９ｂｐｐに減縮されたデータをＬＣＤコン
トローラ１６が受け取ると、ＦＲＣ処理によって、さら
にデータ量を減縮する。データ量は各色１ビットの合計
３ｂｐｐである。
トローラ１６が受け取ると、ＦＲＣ処理によって、さら
にデータ量を減縮する。データ量は各色１ビットの合計
３ｂｐｐである。
【００３０】ＬＣＤ２２は、３ｂｐｐに減縮されたデー
タを受け取って、擬似的に基のデータと同じだけの発色
をおこなう。上述した例の場合、基のデータは１６ｂｐ
ｐであるので、６５５３６色の表示をおこなうことがで
きる。ディザー処理とＦＲＣ処理によって、３ｂｐｐに
データ量が減縮され、実際の発色は８色であるが、擬似
的に６５５３６色の表示をおこなう。
タを受け取って、擬似的に基のデータと同じだけの発色
をおこなう。上述した例の場合、基のデータは１６ｂｐ
ｐであるので、６５５３６色の表示をおこなうことがで
きる。ディザー処理とＦＲＣ処理によって、３ｂｐｐに
データ量が減縮され、実際の発色は８色であるが、擬似
的に６５５３６色の表示をおこなう。
【００３１】以上のように、本発明はローカル・バス２
４でのデータ量を削減することができる。具体的には、
６４０×４８０ピクセル、リフレッシュ・レートが７２
ＨｚのＬＣＤで、１６ｂｐｐのデータを表示する場合、
従来であれば、ローカル・バス２４のデータ転送は、１
６×６４０×４８０×７２＝４４２３６８００ｂｙｔｅ
／ｓｅｃのデータ転送速度が必要であった。本発明で
は、９ｂｐｐであるので、２４８８３２００ｂｙｔｅ／
ｓｅｃのデータ転送速度になる。従来と本発明の差は、
１９．４Ｍｂｙｔｅ／ｓｅｃである。この差分によっ
て、ＬＣＤコントローラ１６にデータが送れなくなる恐
れが小さくなる。
４でのデータ量を削減することができる。具体的には、
６４０×４８０ピクセル、リフレッシュ・レートが７２
ＨｚのＬＣＤで、１６ｂｐｐのデータを表示する場合、
従来であれば、ローカル・バス２４のデータ転送は、１
６×６４０×４８０×７２＝４４２３６８００ｂｙｔｅ
／ｓｅｃのデータ転送速度が必要であった。本発明で
は、９ｂｐｐであるので、２４８８３２００ｂｙｔｅ／
ｓｅｃのデータ転送速度になる。従来と本発明の差は、
１９．４Ｍｂｙｔｅ／ｓｅｃである。この差分によっ
て、ＬＣＤコントローラ１６にデータが送れなくなる恐
れが小さくなる。
【００３２】以上、本発明について説明したが、本発明
は上記の実施形態に限定されることはない。その他、本
発明は、主旨を逸脱しない範囲で当業者の知識に基づき
種々なる改良、修正、変更を加えた態様で実施できるも
のである。
は上記の実施形態に限定されることはない。その他、本
発明は、主旨を逸脱しない範囲で当業者の知識に基づき
種々なる改良、修正、変更を加えた態様で実施できるも
のである。
【００３３】
【発明の効果】本発明によると、ＤＲＡＭコントローラ
に設けたディザー回路によって、ＬＣＤコントローラに
転送されるデータ量が削減されているため、ローカル・
バスでのデータの衝突を回避しやすい。したがって、Ｌ
ＣＤコントローラへ確実にデータを転送できるので、Ｌ
ＣＤでの画像の乱れを発生させることはない。
に設けたディザー回路によって、ＬＣＤコントローラに
転送されるデータ量が削減されているため、ローカル・
バスでのデータの衝突を回避しやすい。したがって、Ｌ
ＣＤコントローラへ確実にデータを転送できるので、Ｌ
ＣＤでの画像の乱れを発生させることはない。
【００３４】メモリに記憶する前にデータをディザー処
理することによって、データの記憶容量を少なくするこ
とができる。したがって、メモリの開いた領域を他のデ
ータ用に使用することができ、メモリの有効利用が可能
になる。また、メモリコントローラとメモリとの間のデ
ータ転送速度が速くなる。
理することによって、データの記憶容量を少なくするこ
とができる。したがって、メモリの開いた領域を他のデ
ータ用に使用することができ、メモリの有効利用が可能
になる。また、メモリコントローラとメモリとの間のデ
ータ転送速度が速くなる。
【図１】本発明のチップの構成を示す図である。
【図２】ディザー処理を示す図であり、（ａ）はデータ
の一例で、（ｂ）は領域を示す図であり、（ｃ）はフィ
ルターの図である。
の一例で、（ｂ）は領域を示す図であり、（ｃ）はフィ
ルターの図である。
【図３】ＦＲＣ処理による擬似的な発色処理を示す図で
ある。
ある。
【図４】ディザー処理とＦＲＣ処理によってデータが減
縮される様子を示す図である。
縮される様子を示す図である。
【図５】チップによるデータの流れを示す図である。
【図６】従来のチップの構成を示す図である。
【図７】従来のチップにおけるデータの流れを示す図で
ある。
ある。
１０，４０：チップ
１２：MPU Core（ＭＰＵ）
１４，４２：DRAMコントローラ（メモリコントローラ）
１５，４６：ディザー回路
１６，４４：ＬＣＤコントローラ（ディスプレイ・コン
トローラ） １７，４８：ＦＲＣ回路 １８：DRAM（メモリ） １９：システム領域 ２０：ビデオ領域 ２２：ＬＣＤ ２４：ローカル・バス ２６：各種ペリフェラル ２７：パワー・マネジメント ２８：クロック・コントローラ ３０：領域 ３２ａ，３２ｂ，３２ｃ，３２ｄ：フィルター
トローラ） １７，４８：ＦＲＣ回路 １８：DRAM（メモリ） １９：システム領域 ２０：ビデオ領域 ２２：ＬＣＤ ２４：ローカル・バス ２６：各種ペリフェラル ２７：パワー・マネジメント ２８：クロック・コントローラ ３０：領域 ３２ａ，３２ｂ，３２ｃ，３２ｄ：フィルター
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０６Ｆ 12/00 ５８０ Ｇ０６Ｆ 12/00 ５８０
12/04 ５３０ 12/04 ５３０
Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36
5/00 5/00 ５２０Ｊ
(72)発明者 坂本 佳史
滋賀県野洲郡野洲町大字市三宅800番地
日本アイ・ビー・エム株式会社 野洲事業
所内
(72)発明者 藤田 典生
滋賀県野洲郡野洲町大字市三宅800番地
日本アイ・ビー・エム株式会社 野洲事業
所内
(72)発明者 西野 佐登史
滋賀県野洲郡野洲町大字市三宅800番地
日本アイ・ビー・エム株式会社 野洲事業
所内
Ｆターム(参考） 5B060 DA08 GA01
5C006 AA12 AA14 AF01 AF03 AF04
BB12 BC16 BF02 BF16 EB05
FA13
5C080 AA10 BB05 DD09 DD25 EE29
FF12 GG12 GG15 GG17 JJ02
5C082 BA35 BB01 BB11 BD02 CA11
CA21 CB01 EA12 MM04
Claims (10)
- 【請求項１】 メモリにおいて入出力するデータのデー
タ量を減縮するためのディザー回路を含むメモリコント
ローラ。 - 【請求項２】 外部のメモリに接続するメモリコントロ
ーラであって、前記メモリにおいて入出力するデータの
データ量を減縮するためのディサー回路を含むメモリコ
ントローラと、 前記メモリコントローラに接続するローカル・バスと、 前記ローカル・バス及び外部ディスプレイに接続するデ
ィスプレイ・コントローラと、を含むチップ。 - 【請求項３】 前記ディスプレイ・コントローラは、前
記ディザー回路により減縮されたデータを受け取り、そ
のデータ量をさらに減縮するためのＦＲＣ回路を含む、
請求項２のチップ。 - 【請求項４】 さらに、前記ローカル・バスに接続する
マイクロ・プロセッサ・ユニット（ＭＰＵ）を含み、該
ＭＰＵは前記ディザー回路が前記データのデータ量を減
縮するタイミングを制御する、請求項３のチップ。 - 【請求項５】 前記タイミングは、メモリへのデータの
記憶時あるいはメモリからデータを読み出す時である、
請求項４のチップ。 - 【請求項６】 前記ディスプレイは液晶ディスプレイ
（ＬＣＤ）であり、前記ディザー回路により減縮された
データ量は９ビット／ピクセルであり、前記ＦＲＣ回路
により減縮されたデータ量は３ビット／ピクセルであ
る、請求項３のチップ。 - 【請求項７】 メモリにおいて入出力するデータをメモ
リコントローラ、ローカル・バスおよびディスプレイ・
コントローラを経由してディスプレイに転送するための
データ転送方法であって、 （ａ）前記メモリコントローラが、メモリにおいて入出
力するデータのデータ量を減縮するステップを含む、デ
ータ転送方法。 - 【請求項８】 （ｂ）前記ディスプレイ・コントローラ
が、前記メモリコントローラにおいて減縮されたデータ
をさらに減縮するステップを含む、請求項７のデータ転
送方法。 - 【請求項９】 前記メモリコントローラが、メモリにお
いて入出力するデータのデータ量を減縮するステップ
（ａ）は、ディザー処理によってデータ量を減縮するス
テップを含み、 前記ディスプレイ・コントローラが、前記メモリコント
ローラにおいて減縮されたデータをさらに減縮するステ
ップ（ｂ）は、ＦＲＣ処理によってデータ量を減縮する
ステップを含む、請求項８のデータ転送方法。 - 【請求項１０】 前記メモリコントローラが、メモリに
おいて入出力するデータのデータ量を減縮するステップ
（ａ）は、メモリへのデータの記憶時あるいはメモリか
らデータの読み出す時に前記データ量を減縮することを
含む、請求項７のデータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002123007A JP3907181B2 (ja) | 2002-04-24 | 2002-04-24 | ディスプレイにデータ転送をおこなうためのシステム・オン・チップおよび方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002123007A JP3907181B2 (ja) | 2002-04-24 | 2002-04-24 | ディスプレイにデータ転送をおこなうためのシステム・オン・チップおよび方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003323146A true JP2003323146A (ja) | 2003-11-14 |
| JP3907181B2 JP3907181B2 (ja) | 2007-04-18 |
Family
ID=29538458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002123007A Expired - Fee Related JP3907181B2 (ja) | 2002-04-24 | 2002-04-24 | ディスプレイにデータ転送をおこなうためのシステム・オン・チップおよび方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3907181B2 (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01282593A (ja) * | 1988-05-10 | 1989-11-14 | Seiko Epson Corp | 電子機器 |
| JPH06118920A (ja) * | 1992-09-30 | 1994-04-28 | Sanyo Electric Co Ltd | 画像情報処理方法及び画像情報処理装置 |
| JPH06324656A (ja) * | 1993-05-14 | 1994-11-25 | Sony Corp | 画像表示装置 |
| JPH07182512A (ja) * | 1993-12-22 | 1995-07-21 | Nec Corp | グラフィックス表示処理装置 |
| JPH11331610A (ja) * | 1998-04-28 | 1999-11-30 | Internatl Business Mach Corp <Ibm> | 画像情報送信方法、画像情報更新方法、送信装置及び更新装置 |
| JP2000278536A (ja) * | 1999-03-29 | 2000-10-06 | Oki Electric Ind Co Ltd | 多値画像データ処理システム |
| JP2001134243A (ja) * | 1999-11-08 | 2001-05-18 | Toshiba Corp | Ｌｃｄパネル表示装置 |
-
2002
- 2002-04-24 JP JP2002123007A patent/JP3907181B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01282593A (ja) * | 1988-05-10 | 1989-11-14 | Seiko Epson Corp | 電子機器 |
| JPH06118920A (ja) * | 1992-09-30 | 1994-04-28 | Sanyo Electric Co Ltd | 画像情報処理方法及び画像情報処理装置 |
| JPH06324656A (ja) * | 1993-05-14 | 1994-11-25 | Sony Corp | 画像表示装置 |
| JPH07182512A (ja) * | 1993-12-22 | 1995-07-21 | Nec Corp | グラフィックス表示処理装置 |
| JPH11331610A (ja) * | 1998-04-28 | 1999-11-30 | Internatl Business Mach Corp <Ibm> | 画像情報送信方法、画像情報更新方法、送信装置及び更新装置 |
| JP2000278536A (ja) * | 1999-03-29 | 2000-10-06 | Oki Electric Ind Co Ltd | 多値画像データ処理システム |
| JP2001134243A (ja) * | 1999-11-08 | 2001-05-18 | Toshiba Corp | Ｌｃｄパネル表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3907181B2 (ja) | 2007-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9123308B2 (en) | Display memory, driver circuit, display, and portable information device | |
| JP2002202881A (ja) | 画像表示装置 | |
| JP2001222276A (ja) | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
| JPH0362090A (ja) | フラットパネル表示制御回路 | |
| JP2005166132A (ja) | 表示メモリ回路および表示コントローラ | |
| JPH0269799A (ja) | 表示制御装置 | |
| US5945974A (en) | Display controller with integrated half frame buffer and systems and methods using the same | |
| US20080084406A1 (en) | Method of automatically recovering bit values of control register and lcd drive integrated circuit for performing the same | |
| US20060140036A1 (en) | Memory controller, display controller, and memory control method | |
| US9542721B2 (en) | Display control device and data processing system | |
| JPS60117327A (ja) | ディスプレイ装置 | |
| JP3907181B2 (ja) | ディスプレイにデータ転送をおこなうためのシステム・オン・チップおよび方法 | |
| JP2003108091A (ja) | ドライバ回路及びディスプレイ | |
| JPH11231847A (ja) | 液晶ディスプレイ・コントローラ | |
| JP3432764B2 (ja) | 画像表示装置 | |
| JP2002278919A (ja) | 表示制御方法及び装置 | |
| KR100239398B1 (ko) | 액정표시장치의 디스플레이 장치 | |
| JP5125205B2 (ja) | データ信号処理装置、画像処理装置、画像出力装置、および、データ信号処理方法 | |
| JP3448173B2 (ja) | 画像処理装置 | |
| JP2002199404A (ja) | 画像処理装置 | |
| JP2000056740A (ja) | 表示装置の省電力化制御方式 | |
| JPS62113193A (ja) | 記憶回路 | |
| JP2007193159A (ja) | 画像表示制御装置および画像表示制御方法 | |
| JPH03226847A (ja) | コンピュータシステム | |
| JPH0293585A (ja) | 表示メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20070115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |