JP3445433B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に係わ
り、特にヘテロ界面を有する半導体装置に関する。

【０００２】

【従来の技術】ＺｎＳｅなどのＩＩ−ＶＩ族化合物半導
体およびＧａＮ等のナイトライドＩＩＩ−Ｖ族化合物半
導体は、可視波長領域の光の波長に相当するエネルギー
と同等以上の広いバンドギャップ（ワイドギャップ）を
有し、可視発光素子材料として注目を集めている。

【０００３】特に、ＧａＡｌＡｓ，ＩｎＧａＡｌＰなど
のＩＩＩ−Ｖ族化合物半導体材料による半導体レーザや
発光ダイオードの動作波長域が緑色より長い波長域であ
るのに対し、ワイドギャップＩＩ−ＶＩ族化合物半導体
およびＧａＮ等のナイトライドＩＩＩ−Ｖ族化合物半導
体はではより波長の短い青色や紫外光までの動作の可能
性がある。これは、小型、軽量、低動作電圧、高信頼性
など、従来の半導体発光素子の有する利点を短波長領域
に適用できるようになり、光ディスクの高密度化が実現
できる。また、屋外メッセージボードなどのフルカラー
化を実現できる。

【０００４】ＺｎＳｅなどのワイドギャップＩＩ−ＶＩ
族化合物半導体を用いた青緑色半導体発光素子について
は、近年、電流注入型半導体レーザによる室温連続発振
や発光ダイオードの高輝度動作が報告されている。図１
４は、ワイドギャップＩＩ−ＶＩ族化合物半導体（Ｃｄ
ＺｎＭｇＳｅＳ）を用いた従来の電流注入型の青緑色半
導体レーザ装置の概略構成を示す断面図である。

【０００５】図中、７０１はｎ型ＧａＡｓ基板を示して
おり、このｎ型ＧａＡｓ基板７０１の上には、ｎ型Ｚｎ
ＭｇＳｅＳクラッド層７０２、ｎ型ＺｎＳｅ光ガイド層
７０３、ＣｄＺｎＳｅ量子井戸層７０４、ｐ型ＺｎＳｅ
光ガイド層７０５、ｐ型ＺｎＭｇＳｅＳクラッド層７０
６、ｐ型ＺｎＳｅＳ層７０７、ｐ型ＺｎＳｅコンタクト
層７０８が順次積層されている。

【０００６】このｐ型ＺｎＳｅコンタクト層７０８は化
学エッチングにより幅５μｍのメサストライプ状に加工
され、絶縁物層７０９がメサ外部のｐ型ＺｎＳｅＳ層７
０７上に形成され、表面が平坦化されている。この平坦
化された表面にはｐ側電極７１０が形成されている。ｐ
側電極７１０は下からＰｄ／Ｐｔ／Ａｕからなる積層電
極となっている。一方ｎ型ＧａＡｓ基板７０１の他の主
面には、Ｉｎからなるｎ側電極７１１が設けられてい
る。

【０００７】このように構成された青緑色半導体レーザ
装置によれば、室温での連続発振が行えると報告されて
いる（Room Temperature continuous operation of Blu
e-Green Laser Diodes, N. Nakayama et.al, Electroni
cs Letters,Vo1.29,No.16,pp.1488-1489(1993)）。

【０００８】これらの従来例では、分子線エピタキシー
法（ＭＢＥ；Molecular Beam Epi-taxy）によりＧａＡ
ｓ基板上にＺｎＳｅ，ＺｎＭｇＳＳｅなどのＩＩ−ＶＩ
族化合物半導体を成長することにより青緑色発光を得て
いる。

【０００９】また、ＧａＮを含む窒化物系半導体レーザ
は、３５０ｎｍ以下までの短波長が可能で、４００ｎｍ
での発振動作が報告されている。信頼性に関してもＬＥ
Ｄにおいて１０、０００時間以上の発光寿命が確認され
ている。このように窒化物半導体系は、時世代の光ディ
スク記録用光源として必要な条件を満たす優れた特性を
持つ材料である。しかしこの材料においても動作電圧の
低減が課題となっている。このように実用的な半導体レ
ーザや発光ダイオード（ＬＥＤ）として必要な低電圧動
作をする半導体装置は実現されていなかった。

【００１０】

【発明が解決しようとする課題】従来のＺｎＳｅ等を用
いた短波長半導体発光素子では、動作電圧が高い原因は
ｐ型層のヘテロ界面に生じるヘテロ障壁や、ｐ側電極と
ｐ型半導体とのショットキ接触によるものと考えられて
いた。しかしｎ型層のヘテロ界面においてもバンドギャ
ップが大きいもの（例えばｎ−ＺｎＳｅ）と小さいもの
（例えばｎ−ＧａＡｓ）との接合においては、この部分
での電圧降下が素子の動作電圧の低減の妨げとなってい
ることが発明者らの研究により明らかになった。

【００１１】これは、結晶成長の条件によってコンダク
ションバンドでのバンド不連続が大きくなり電子の注入
が妨げられることに因ると考えられる。このバンド不連
続による電子の注入の障害を改善することによりこの部
分での電圧降下を低減し、素子の低電圧動作を実現する
ことが望まれている。

【００１２】また、ＧａＮを用いたレーザにおいても基
板とＧａＮ層の間にヘテロ障壁がある。このヘテロ障壁
の大きさは結晶の成長条件で変化し、特に低いと考えら
れていた伝導帯側のヘテロ障壁が今まで考えられていた
ものよりも大きいことが発明者らの研究により明らかに
なった。このバンド不連続によるキャリアの注入の障害
を改善することによりこの部分での電圧降下を低減し、
素子の低電圧動作を実現することが必要である。

【００１３】本発明の目的は、ヘテロ界面、特にｎ型ヘ
テロ界面における障壁を低減することによりヘテロ界面
でのキャリアの注入を容易にし、実用的な低電圧動作を
可能とする半導体装置を提供することにある。

【００１４】

【００１５】

【００１６】

【００１７】

【００１８】

【００１９】

【００２０】

【００２１】

【課題を解決するための手段】本発明に係わる半導体装
置は、ｎ型ＩＶ族半導体層とｎ型ＩＶ−ＩＶ族化合物半
導体の内の１つから成る第１の半導体層と、前記第１の
半導体層上に形成された第１のｎ型ＩＩＩ−Ｖ族化合物
半導体から成る第２の半導体層と、前記第１の半導体層
に接するように前記第１の半導体層と前記第２の半導体
層との間に形成され、前記第２の半導体層の不純物濃度
よりも高い８×１０¹⁸ｃｍ⁻³上５×１０¹⁹ｃｍ⁻³以下
のｎ型不純物濃度を有する、第２のｎ型ＩＩＩ−Ｖ族化
合物半導体から成る第３の半導体層とを具備することを
特徴とする。

【００２２】前記ｎ型ＩＶ族半導体層または前記ｎ型Ｉ
Ｖ−ＩＶ族化合物半導体層が、Ｓｉ、Ｃ、Ｇｅの内の少
なくとも１つを含むことが望ましい。前記第１および第
２のＩＩＩ−Ｖ族化合物半導体層は、Ｇａ、Ｎ、Ｉｎ、
Ａｌの内の少なくとも１つを含むことが望ましい。

【００２３】さらに、本発明に係わる半導体装置は、第
１のｎ型ＩＶ族半導体と第１のｎ型ＩＶ−ＩＶ族化合物
半導体層との内の１つから成る第１の半導体層と、前記
第１の半導体層上に形成されたｎ型ＩＩＩ−Ｖ族化合物
半導体から成る第２の半導体層と、前記第２の半導体層
に接するように前記第１の半導体層と前記第２の半導体
層との間に形成され、前記第１の半導体層の不純物濃度
よりも高い５×１０¹⁸ｃｍ⁻³以上８×１０¹⁹ｃｍ⁻³以
下のｎ型不純物濃度を有する、第２のｎ型ＩＶ族半導体
と第２のｎ型ＩＶ−ＩＶ族化合物半導体層の内の１つか
ら成る第３の半導体層と、を具備することを特徴とす
る。

【００２４】前記第１および第２のｎ型ＩＶ族半導体層
あるいはｎ型ＩＶ−ＩＶ族化合物半導体層が、Ｓｉ、
Ｃ、Ｇｅの内の少なくとも１つを含むことが望ましい。
前記第１のＩＩＩ−Ｖ族化合物半導体層は、Ｇａ、Ｎ、
Ｉｎ、Ａｌ、Ｎの内の１つを含むことが望ましい。

【００２５】また、上記の発明を通じて、前記第３の半
導体層は、少なくとも１原子層で形成されることができ
る。ＩＩＩ−Ｖ族化合物半導体の基板上にＩＩ−ＶＩ族
化合物半導体層を形成した半導体層装置では、ｎ型層の
ヘテロ界面においてもバンドギャップが大きいもの（例
えばｎ−ＺｎＳｅ）と小さいもの（例えばｎ−ＧａＡ
ｓ）との接合においてはコンダクションバンドでのバン
ド不連続が大きくなり電子の注入が妨げられ、この部分
での電圧降下が素子の動作電圧の低減の妨げとなってい
ることが発明者らの研究により明らかになった。

【００２６】このバンド不連続による電子の注入の障害
を、ｎ型不純物濃度が３×１０¹⁸ｃｍ^-3以上１×１０¹⁹
ｃｍ^-3以下の高濃度ｎ型層をヘテロ界面に挿入して、障
壁の空乏層を薄くすることにより、動作電圧の低減、及
び動作寿命の向上が図られる。

【００２７】ＩＶ族半導体またはＩＶ−ＩＶ族化合物半
導体の基板上にＩＩＩ−Ｖ族化合物半導体層を形成した
半導体層装置でも、同様に接合面においてコンダクショ
ンバンドのバンド不連続が大きく、素子の動作電圧の低
減の妨げとなっている。このバンド不連続による電子の
注入の障害は、ｎ型不純物濃度が５×１０¹⁸ｃｍ^-3以上
５×１０¹⁹ｃｍ^-3以下の高濃度ｎ型層をヘテロ界面に挿
入して障壁の空乏層を薄くすることにより、動作電圧の
低減、及び動作寿命の向上が図られる。

【００２８】

【発明の実施の形態】以下、本発明の詳細を青色発光素
子の製造方法を実施例として示しながら説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係わる半導体発光素子（半導体レーザ素子）の構造を示
す断面図である。

【００２９】図１において、まず、分子線エピタキシー
法（ＭＢＥ）により、ｎ型ＧａＡｓ基板１０１上に、厚
さ１００ｎｍ、ドナー濃度２×１０¹⁸ｃｍ^-3のｎ型Ｇａ
Ａｓバッファ層１０２、厚さ１００ｎｍ、ドナー濃度６
×１０¹⁸ｃｍ^-3のＺｎＳｅなどからなるＩＩ−ＶＩ族化
合物半導体バッファ層１０３を順次成長させた。

【００３０】この処理された半導体基板上に、厚さ２μ
ｍ、ドナー濃度１×１０¹⁸ｃｍ^-3のＣｌ（塩素）ドープ
ｎ型ＭｇＺｎＳｅＳクラッド層１０４、厚さ１００ｎ
ｍ、ドナー濃度１×１０¹⁸ｃｍ^-3のＣｌドープｎ型Ｚｎ
ＳｅＳ下部光ガイド層１０５、厚さ１０ｎｍのアンドー
プＣｄＺｎＳｃＳ単一量子井戸活性層１０６、厚さ１０
０ｎｍ、アクセプター濃度１×１０¹⁸ｃｍ^-3のＮドープ
ｐ型ＺｎＳｅＳ上部光ガイド層１０７、厚さ１μｍ、ア
クセプター濃度１×１０¹⁸ｃｍ^-3のＮ（窒素）ドープｐ
型ＭｇＺｎＳｅＳクラッド層１０８、厚さ１０ｎｍ、ア
クセプター濃度１×１０¹⁸ｃｍ^-3のＮドープｐ型ＺｎＳ
ｅＳ酸化防止層１０９、厚さ０．５μｍ、ドナー濃度１
×１０¹⁸ｃｍ^-3のＣｌドープｎ型ＺｎＳｅＳ電流阻止層
１１０を、基板温度３００℃において順次成長させた。

【００３１】各層の成長後は基板温度をすみやかに室温
まで下げ、被処理基板をＭＢＥ成長炉から取り出した。
ｐ型ＭｇＺｎＳｅＳ上部クラッド層１０８の上にｐ型Ｚ
ｎＳｅＳ層１０９を介してｎ型ＺｎＳｅＳ層１１０を形
成することにより、電流狭窄のための窓構造を形成する
ために、ｎ型ＺｎＳｅＳ層１１０をエッチングしても、
ｐ型ＭｇＺｎＳｅＳ層上部クラッド層１０８を空気中に
晒すことによる酸化を防止できた。

【００３２】次に、ｎ型ＺｎＳｅＳ電流阻止層１１０上
にフォトレジストなどによるマスクを形成し、化学エッ
チングによりｐ型ＺｎＳｅＳ酸化防止層１０９に至る幅
１０μｍの電流注入用開口部を形成した。

【００３３】その後マスクを除去、さらに硫化物処理を
施した後、開口部のｐ型ＺｎＳｅＳ酸化防止層１０９お
よびｎ型ＺｎＳｅＳ電流阻止層１１０上にはＭＢＥ法で
厚さ２μｍ、アクセプター濃度１×１０¹⁸ｃｍ^-3のＮド
ープｐ型ＺｎＳｅＳクラッド層１１１を速やかに形成し
た。

【００３４】続いてアクセプター濃度１×１０¹⁸ｃｍ^-3
のＮドープｐ型ＺｎＳｅからアクセプター濃度１×１０
¹⁸ｃｍ^-3のＮドープｐ型ＺｎＴｅまで傾斜的に組成を変
化させた厚さ１００ｎｍのコンタクト層１１２を基板温
度３００℃で成長させた。さらに温度を速やかに室温ま
で下げてから、電子ビーム蒸着法によりＰｔ／Ｔｉ／Ｐ
ｔ／Ａｕから成るｐ側電極１１３を形成した。

【００３５】ＭＢＥの工程では、表面にさらされている
ｐ型ＺｎＳｅＳ酸化防止層１０９のアニールによるアク
セプター濃度低下を防止するため、成長開始温度２５０
℃に達した階段で直ちに成長を開始した。尚、室温から
成長温度に達する迄の時間は３分であった。蒸着中の基
板温度は１５０℃以下とした。

【００３６】コンタクト層１１２の上に電極１１３を形
成した後、４００℃、１０秒程度のアニールを行った。
短時間のアニールでＰｔをｐ型コンタクト層中に進入さ
せることにより、ｐ型コンタクト層のアクセプター濃度
を低下させずに、接触面積を増やす効果を得ることがで
きた。ｐ型コンタクト層の濃度を低下させないために
は、バリアメタルとなるＴｉとＺｎＳｅ層の間にあるＰ
ｔの量を最適化する必要があり、ｐ型コンタクト層と接
するＰｔ層の厚さを１０ｎｍ以下とすることが重要であ
った。

【００３７】さらに、ｎ型ＧａＡｓ基板１０１側にはＴ
ｉ／Ａｕからなるｎ側電極１１４を形成した。図１の半
導体レーザを、共振器長５００μｍとなるようにへき開
し、ｐ側電極側１１３を融着面として銅製のヒートシン
クにＩｎ半田を用いてマウントし、その特性を評価し
た。その結果、波長５２０ｎｍ、閾値電流２０ｍＡ、動
作電圧２．８Ｖで室温において連続発振が認められた。
また、連続動作の最高発振温度は７０℃であった。さら
に、動作温度４０℃、動作光出力３ｍＷにおいて、１０
０００時間以上の動作が確認された。

【００３８】上記の発光素子において、ｎ⁺ 型ＺｎＳｅ
バッファ層１０３のドナー濃度を変化させた場合の動作
電圧の変化を図２に示す。３×１０¹⁸ｃｍ^-3以上のドナ
ー濃度領域で、高濃度ドーピングによる空乏層が薄くな
る効果が現れ、動作電圧が低くなり、特に５×１０¹⁸ｃ
ｍ^-3以上のドナー濃度では約２．８Ｖとほぼ理想的な動
作電圧が実現できている。３×１０¹⁸ｃｍ^-3より低い濃
度の場合には、電子の注入がｎ型ＧａＡｓ／ＺｎＳｅ界
面で阻害され、動作電圧が高くなる。ドナー濃度が１×
１０¹⁹ｃｍ^-3以上の領域は、結晶性が急激に劣化し、発
光素子として使用不能な領域となる。

【００３９】図３にはｎ⁺ 型ＺｎＳｅバッファ層１０３
のドナー濃度を変化させた場合の動作寿命を示す。３×
１０¹⁸ｃｍ^-3以上１×１０¹⁹ｃｍ^-3以下のドナー濃度領
域で動作寿命は１００００時間を超える動作寿命が得ら
れている。この領域より低い場合には動作時の発熱によ
り素子の劣化がおこり、高い場合にはｎ⁺ 型ＺｎＳｅ層
の結晶が成長時にすでに劣化していて、この欠陥が動作
時に素子の劣化へと波及することがわかった。

【００４０】これらのことからｎ⁺ 型ＺｎＳｅ層のドナ
ー濃度は３×１０¹⁸ｃｍ^-3以上１×１０¹⁹ｃｍ^-3以下で
あることが望ましい。さらに望ましくは５×１０¹⁸ｃｍ
^-3以上１×１０¹⁹ｃｍ^-3であることが動作電圧の点から
望ましい。

【００４１】この実施形態では高ドナー濃度層として高
濃度が得易いＺｎＳｅ層を用いたが、Ｚｎ，Ｃｄ，Ｈ
ｇ，Ｏ，Ｓ，Ｓｅ，Ｔｅ，Ｐｏを含んだものでもよく、
Ｚｎ，Ｓｅを含んでいなくても良い。

【００４２】また、基板としてＧａＡｓ基板を用いてそ
の上に格子定数が近い値を有する層を成長しているが、
基板としてはＩｎＰ基板、ＧａＰ基板、Ｓｉ基板、Ｇｅ
基板、ＩｎＧａＰ基板、ＩｎＧａＡｓ基板など導電性で
導電型が制御できるｎ型基板であればよく、その上に成
長する高ドナー濃度層はこの基板に対して格子整合して
いてもしていなくても良い。

【００４３】また、高濃度ドナー層（ＺｎＳｅ）は、Ｍ
ＢＥ法により原子レベルの制御を行って、１原子層以上
の膜厚に形成してもよい。このような薄い膜厚であって
も充分その目的を達成することができる。 （第２の実施形態）図４は本発明の第２の実施形態に係
わる半導体レーザの断面図である。本実施形態は、第１
の実施形態の基板側に障壁低減層をさらに加えて、動作
寿命の改良を図ったものである。すなわち、図１に示し
た構造のｎ型ＧａＡｓバッファ層１０２とｎ⁺ 型ＺｎＳ
ｅ高濃度バッファ層１０３の間に厚さ１００ｎｍ、ドナ
ー濃度５×１０¹⁸ｃｍ^-3のｎ型ＩｎＧａＰ障壁低減層４
０３を挿入した構造となっている。

【００４４】まず、分子線エピタキシー法（ＭＢＥ）に
より、ｎ型ＧａＡｓ基板４０１上に、厚さ１００ｎｍ、
ドナー濃度２×１０¹⁸ｃｍ^-3のｎ型ＧａＡｓバッファ層
４０２、厚さ１００ｎｍドナー濃度５×１０¹⁸ｃｍ^-3の
ＧａＡｓ層に格子整合したｎ型ＩｎＧａＰ障壁緩和層４
０３、厚さ１００ｎｍ、ドナー濃度１×１０¹⁸ｃｍ^-3の
ＺｎＳｅなどからなるＩＩ−ＶＩ族化合物半導体バッフ
ァ層４０４を順次成長させた。

【００４５】この処理された半導体基板上に、さらに厚
さ２μｍ、ドナー濃度１×１０¹⁸ｃｍ^-3のＣｌ（塩素）
ドープｎ型ＭｇＺｎＳｅＳクラッド層４０５、厚さ１０
０ｎｍ、ドナー濃度１×１０¹⁸ｃｍ^-3のＣｌドープｎ型
ＺｎＳｅＳ下部光ガイド層４０６、厚さ１０ｎｍのアン
ドープＣｄＺｎＳｅＳ単一量子井戸活性層４０７、厚さ
１００ｎｍ、アクセプター濃度１×１０¹⁸ｃｍ^-3のＮド
ープｐ型ＺｎＳｅＳ上部光ガイド層４０８、厚さ１μ
ｍ、アクセプター濃度１×１０¹⁸ｃｍ^-3のＮ（窒素）ド
ープｐ型ＭｇＺｎＳｅＳクラッド層４０９、厚さ１０ｎ
ｍ、アクセプター濃度１×１０¹⁸ｃｍ^-3のＮドープｐ型
ＺｎＳｅＳ酸化防止層４１０、厚さ０．５μｍ、ドナー
濃度１×１０¹⁸ｃｍ^-3のＣｌドープｎ型ＺｎＳｅＳ電流
防止層４１１を、基板温度３００℃において成長させ
た。

【００４６】この作成方法は、ＧａＡｓバッファ層４０
２成長後にｎ型ＩｎＧａＰ障壁緩和層４０３を成長する
以外は、第１の実施例と同様である。ｎ型ＺｎＳｅＳ電
流防止層４１１上にフォトレジストなどによるマスクを
形成し、化学エッチングによりｐ型ＺｎＳｅＳ酸化防止
層４１０に至る幅１０μｍの電流注入のための開口部を
形成した。

【００４７】マスクを除去し、さらに硫化物処理を施し
た後、速やかに、開口部のｐ型ＺｎＳｅＳ酸化防止層４
１０およびｎ型ＺｎＳｅＳ電流防止層４１１上にＭＢＥ
法で厚さ２μｍ、アクセプター濃度１×１０¹⁸ｃｍ^-3の
Ｎドープｐ型ＺｎＳｅＳクラッド層４１２、アクセプタ
ー濃度１×１０¹⁸ｃｍ^-3のＮドープｐ型ＺｎＳｅからア
クセプター濃度１×１０¹⁹ｃｍ^-3のＮドープｐ型ＺｎＴ
ｅまで傾斜的に組成を変化させた厚さ１００ｎｍのコン
タクト層４１３を、基板温度３００℃で成長させた。そ
の後速やかに室温まで下げてから電子ビーム蒸着法によ
りＰｔ／Ｔｉ／Ｐｔ／Ａｕから成るｐ側電極４１４を形
成した。

【００４８】ＭＢＥの工程では、表面にさらされている
ｐ型ＺｎＳｅＳ酸化防止層４１０のアニールによるアク
セプター濃度低下を防止するため、成長開始温度２５０
℃に達した段階で成長を直ちに開始した。尚、室温から
成長温度に達する迄の時間は３分でああった。蒸着中の
基板温度は１５０℃以下とした。

【００４９】電極金属４１４の形成後、４００℃、１０
秒程度のアニールを行った。短時間のアニールでＰｔを
ｐ型コンタクト層中に進入させることにより、ｐ型コン
タクト層のアクセプター濃度を低下させずに、接触面積
を増やす効果が得られた。ｐ型コンタクト層の濃度を低
下させないためには、バリアメタルとなるＴｉとＺｎＳ
ｅ層の間にあるＰｔの量を最適化する必要があり、ｐ型
コンタクト層と接するＰｔ層の厚さを１０ｎｍ以下とす
ることが重要であった。

【００５０】さらに、ｎ型ＧａＡｓ基板４０１側にはＴ
ｉ／Ａｕからなるｎ側電極４１５を形成した。上記構造
の半導体レーザを、第１の実施例と同様に共振器長５０
０μｍにへき開し、ｐ側電極側４１４を融着面として銅
製のヒートシンクにＩｎ半田を用いてマウントし、その
特性を評価した。その結果、波長５２０ｎｍ、閾値電流
２０ｍＡ、動作電圧２．８Ｖで室温において連続発振が
認められた。また、連続動作の最高発振温度は７０℃で
あった。さらに、動作温度４０℃、動作光出力３ｍＷに
おいて、１０、０００時間以上の動作が確認された。

【００５１】上記の発光素子において、ｎ⁺ 型ＺｎＳｅ
層のドナー濃度を変化させた場合の動作電圧の変化を図
５に示す。５×１０¹⁷ｃｍ^-3以上１×１０¹⁹ｃｍ^-3以下
のドナー濃度領域で約２．８Ｖとほぼ理想的な動作電圧
が実現できている。第１の実施例に比較して、動作電圧
を低くする濃度領域が濃度の低い方に広がっている。こ
の濃度領域よりドナー濃度が低い場合には、電子の注入
がｎ型ＩｎＧａＰ／ＺｎＳｅ界面で阻害され電圧が高く
なり、高い場合にはｎ⁺ 型ＺｎＳｅの結晶性が低下し電
圧が高くなる。

【００５２】図６にはｎ⁺ 型ＺｎＳｅ層のドナー濃度を
変化させた場合の動作寿命を示す。５×１０¹⁷ｃｍ^-3以
上１×１０¹⁹ｃｍ^-3以下のドナー濃度領域で動作寿命は
１０、０００時間を超える動作寿命が得られているが、
特に１×１０¹⁸ｃｍ^-3付近では１００、０００時間程度
の素子寿命が得られる。前記濃度領域よりドナー濃度が
低い場合には動作時の発熱により素子の劣化がおこり、
高い場合にはｎ⁺ 型ＺｎＳｅ層の結晶が成長時にすでに
劣化していて、この欠陥が動作時に素子の劣化へと波及
することが分かった。動作寿命を長くするためには、ｎ
⁺ 型ＺｎＳｅ層のドナー濃度は８×１０¹⁷ｃｍ^-3以上２
×１０¹⁸ｃｍ^-3以下であることが望ましい。

【００５３】このように、ＩｎＧａＰ層４０３を導入す
ることによって動作寿命がさらに延びた原因は、高濃度
のＩｎＧａＰ層４０３により空乏層が薄くなり、動作電
圧が低減された効果の他に、次のような効果が考えられ
る。

【００５４】ｎ型ＧａＡｓ層とｎ型ＺｎＳｅ層とのバン
ドギャップの中間のバンドギャップの値を持つＩｎＧａ
Ｐ層を入れたことによって、コンダクションバンドエッ
ジの不連続段差が低減され、ｎ型ＺｎＳｅの濃度が低い
場合でも電子の注入が容易になる。ｎ型ＺｎＳｅの不純
物濃度を低くできることにより、ＺｎＳｅの結晶性が良
くなる。これにより結晶中の欠陥が減り動作寿命が延び
る。

【００５５】また、ｎ型ＺｎＳｅ層の成長が、初期段階
においてＩｎＧａＰ層上の方がＧａＡｓ層上よりも良好
であり、この結果ｎ型ＺｎＳｅ層全体さらにはこの上に
成長しているすべての層について、ＩｎＧａＰ上の方が
欠陥が少ないことがわかった。これにより動作時に生じ
る劣化が抑えられていることが、実験結果から明らかに
なった。

【００５６】この実施形態ではｎ型不純物として塩素を
用いたがＧａ、臭素、よう素等ｎ型導電性を待たせるも
のであればいずれでも良く、特にＧａは、Ｇａ系の基板
が使用された場合には、基板との整合性から見てより好
ましい。これは塩素と違い、Ｇａはｎ型ＺｎＳｅ層を成
長させる初期段階において成長表面のＧａＡｓ層やＩｎ
ＧａＰ層の表面を荒らさないためである。

【００５７】また、この実施形態ではｎ型障壁緩和層と
してＩｎＧａＰを用いたが、ＩｎＡｌＰ，ＩｎＧａＡｌ
Ｐ，ＺｎＴｅＳｅ，ＣｄＺｎＳｅ，ＺｎＳｅ／ＺｎＴｅ
超格子などであってもよい。これらは、電子の注入を妨
げる障壁が存在するヘテロ界面を形成する２半導体のバ
ンドギャップ値の中間の値を持つ半導体材料である。ま
たは超格子等で、前記２半導体のバンドギャップ値に対
し等価的に中間の値を持つ半導体材料であってもよい。

【００５８】また、上記実施形態においては、基板側に
高不純物濃度で、かつヘテロ界面を形成する２つの材料
のコンダクションバンドエッジの中間的な値を有する半
導体層を形成したが、基板側にはコンダクションバンド
エッジが中間的な半導体層、発光層から見て基板と反対
側（Ｐ側電極コンタクト層側）に不純物濃度５×１０¹⁸
ｃｍ^-3以上の高不純物濃度バッファ層を設けても良い。

【００５９】具体的には、上記第２の実施形態において
コンタクト層４１３を、例えば膜厚１００ｎｍ、アクセ
プタ濃度１×１０¹⁹ｃｍ^-3のＮドープｐ型ＺｎＳｅ層と
してもよい。 （第３の実施形態）図７は、本発明の第３の実施形態に
係わる青色半導体レーザー装置の断面図である。本実施
形態は、ＩＶ−ＩＶ族の半導体基板にＩＩＩ−Ｖ族の化
合物半導体層を成長させた例である。

【００６０】参照番号８００はｎ型ＳｉＣ基板、８０１
はＳｉドープ、不純物濃度８×１０¹⁸ｃｍ^-3、厚さ１μ
ｍのｎ⁺ 型ＧａＮ高濃度不純物層、８０２はＳｉドー
プ、不純物濃度３〜５×１０¹⁸ｃｍ^-3、厚さ４μｍのｎ
型ＧａＮ層、８０３はＳｉドープ、不純物濃度５×１０
¹⁷ｃｍ^-3、厚さ０．３μｍのｎ型ＧａＮクラッド層、８
０４はアンドープ、厚さ０．１μｍのＩｎ_0.2 Ｇａ_0.8
Ｎ活性層、８０５はＭｇドープ、不純物濃度５×１０¹⁷
ｃｍ^-3、厚さ０．３μｍのｐ型ＧａＮクラッド層、８０
６はＭｇドープ、不純物濃度１〜３×１０¹⁸ｃｍ^-3、厚
さ０．１μｍのｐ型ＧａＮコンタクト層、８０８はｐ側
電極、８０９はｎ側電極である。

【００６１】層８０１から８０６までの結晶成長はＣＶ
Ｄ法により行った。この後、コンタクト層８０６の上部
にＳｉＯ₂ マスク８０７を形成し、ストライプ状の開口
部をエッチングにより形成した。

【００６２】次にｐ側電極８０８を全面に形成し、開口
部を通じてコンタクト層８０６と接続した。なお、結晶
成長法は、第１の実施例と同様にＭＢＥ法であってもよ
い。ＭＢＥ法を使用すれば、１原子層レベルの膜厚とす
ることができる。

【００６３】上記構造の半導体レーザーをウェハよりへ
き開により切りとり、ｐ側電極８０８を接着面として銅
製のヒートシンクにＩｎ半田によりマウントした上で、
その特性を評価した。その結果、閾値３０ｍＡで室温で
連続発振した。発振波長は４２０ｎｍ，動作電圧は４Ｖ
であった。

【００６４】図８に動作電圧と光出力の関係を、従来技
術と比較して示す。従来の素子では８Ｖの動作電圧であ
ったものが、本発明では動作電圧が４Ｖと大幅に改善さ
れた。また、抵抗成分による発熱がなく、これにより発
光効率が従来のものに比べて２倍以上良くなった。

【００６５】上記の発光素子において、ｎ⁺ 型ＧａＮ高
濃度層８０１のドナー濃度を変化させた場合の動作電圧
の変化を図９に示す。５×１０¹⁸ｃｍ^-3以上のドナー濃
度領域で、高濃度ドーピングによる空乏層が薄くなる効
果が現れ、動作電圧が低くなり、約４．０Ｖとほぼ理想
的な動作電圧が実現できている。５×１０¹⁸ｃｍ^-3より
低い濃度の場合には、電子の注入がｎ型ＳｉＣ／ＧａＮ
界面で阻害され、動作電圧が高くなる。ドナー濃度が５
×１０¹⁹ｃｍ^-3以上の領域は、結晶性が急激に劣化し、
発光素子として使用不能な領域となる。

【００６６】図１０にはｎ⁺ 型ＧａＮ高濃度層８０１の
ドナー濃度を変化させた場合の動作寿命を示す。５×１
０¹⁸ｃｍ^-3以上５×１０¹⁹ｃｍ^-3以下のドナー濃度領域
で動作寿命は１０、０００時間を超える動作寿命が得ら
れている。この領域より低い場合には動作時の発熱によ
り素子の劣化がおこり、高い場合にはｎ⁺ 型ＧａＮ層の
結晶が成長時にすでに劣化していて、この欠陥が動作時
に素子の劣化へと波及する。

【００６７】これらのことからｎ⁺ 型ＧａＮ層８０１の
ドナー濃度は５×１０¹⁸ｃｍ^-3以上５×１０¹⁹ｃｍ^-3以
下であることが望ましい。さらに望ましくは８×１０¹⁸
ｃｍ^-3以上５×１０¹⁹ｃｍ^-3であることが動作電圧の点
から望ましい。 （第４の実施形態）図１１は、本発明の第４の実施形態
に係わる青色半導体レーザ装置の模式的な断面図であ
る。本実施形態は、ＩＶ族基板上に、ＩＶ−ＩＶ族高濃
度バッファ層を介してＩＩＩ−Ｖ族の層を成長させる例
である。

【００６８】ｎ型シリコン基板１０００の上に、不純物
濃度８×１０¹⁸ｃｍ^-3、厚さ１μｍのｎ⁺ 型ＳｉＣ高不
純物濃度バッファ層１００１、Ｓｉドープ、不純物濃度
１×１０¹⁹ｃｍ^-3、厚さ４μｍのｎ型ＧａＮバッファ層
１００２、Ｓｉドープ、不純物濃度５×１０¹⁷ｃｍ^-3、
厚さ０．３μｍのｎ型Ａｌ_0.5 Ｇａ_0.5 Ｎクラッド層１
００３、Ｓｉドープ、厚さ０．１μｍのＧａＮ光閉じ込
め層１００４、Ｓｉドープ、厚さ１０ｎｍのＩｎ_0.1 Ｇ
ａ_0.9 Ｎ活性層１００５、Ｓｉドープ、厚さ０．１μｍ
のＧａＮ光閉じ込め層１００６、Ｍｇドープ、不純物濃
度５×１０¹⁷ｃｍ^-3、厚さ０．３μｍのｐ型Ａｌ_0.5 Ｇ
ａ_0.5 Ｎクラッド層１００７、Ｓｉドープ、厚さ０．１
μｍのＧａＮ電流狭窄層１００８を、ＭＢＥ法により順
次形成した。

【００６９】電流狭窄層１００８まで形成したところ
で、被処理基板を成長室より搬出し、電流狭窄層１００
８上にマスク（不図示）を形成した。このマスクを用い
て、電流狭窄層上の１部をストライプ状にエッチングに
より除去した。

【００７０】その後マスクを除去して被処理基板を再び
成長室に搬入し、Ｍｇドープ、不純物濃度１〜３×１０
¹⁸ｃｍ^-3、厚さ０．１μｍのＧａＮコンタクト層１００
９を形成した。次にｐ側電極１０１０とｎ側電極１０１
１を形成して半導体レーザ素子を完成する。

【００７１】上記構造の半導体レーザーをウェハからへ
き開により切りとり、ｐ側電極１０１０を接着面として
銅製のヒートシンクにＩｎ半田によりマウントした後、
その特性を評価した。

【００７２】その結果、閾値１０ｍＡで８０℃まで連続
発振が認められた。発振波長は３７５ｎｍ，動作電圧は
４Ｖ、基板横モードで発振し、５０００時間までの安定
動作も確認された。上記安定動作が得られるｎ⁺ 型Ｓｉ
Ｃ高不純物濃度バッファ層１００１の不純物濃度範囲
は、図１２，１３に示すように、５×１０¹⁸ｃｍ^-3以上
８×１０¹⁹ｃｍ^-3以下であった。

【００７３】この構造では、ＳｉＣ高濃度不純物層がヘ
テロ界面の空乏層厚を低減したために低電圧での動作が
可能となった。上記の実施形態ではＳｉ基板を用いた
が、Ｃ，Ｇｅ、ＳｉＧｅ、ＧｅＣ、ＧｅＳｉＣ基板でも
良い。また、高不純物濃度層としてＳｉＣを用いたが、
Ｓｉ、Ｇｅ等のＩＶ族半導体を用いても良い。

【００７４】また２つの半導体の界面について述べた
が、半導体と金属の界面で半導体側を高濃度にした場合
にも、同じように動作電圧低減の効果がある。また、上
記実施形態では発光層に対して基板側の層構造について
述べたが、発光層に対して基板とは反対側の層構造（上
部電極コンタクト構造）に本発明を適用することもでき
る。

【００７５】上記４つの実施例では、ｎ型ヘテロ構造を
有する光半導体素子について素子構造および性能につい
て説明したが、本発明は光半導体素子に限られるもので
はなく、バイポーラトランジスタなどのトランジスタや
ダイオードにも適用できる。

【００７６】

【発明の効果】以上詳述したように、本発明ではヘテロ
界面に高濃度不純物層を挿入するか、あるいはヘテロ界
面にバンド不連続を低減する層を挿入することにより、
ヘテロ界面でのキャリアの注入を容易にしている。これ
により、動作電圧の低減と動作寿命の向上が図られ、よ
り高い信頼性を有する半導体装置が実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係わる半導体レーザ
の概略構造を示す断面図

【図２】第１の実施形態に係わる半導体レーザの高濃度
層のドナー濃度と動作電圧の関係を示す図

【図３】第１の実施形態に係わる半導体レーザの高濃度
層のドナー濃度と動作寿命の関係を示す図

【図４】本発明の第２の実施形態に係わる半導体レーザ
の概略構造を示す断面図

【図５】第２の実施形態に係わる半導体レーザの高濃度
層のドナー濃度と動作電圧の関係を示す図

【図６】第２の実施形態に係わる半導体レーザの高濃度
層のドナー濃度と動作寿命の関係を示す図

【図７】本発明の第３の実施形態に係わる半導体レーザ
の概略構造を示す断面図

【図８】第３の実施形態に係わる半導体レーザの動作電
圧と光出力の関係を、従来技術と比較して示す図

【図９】第３の実施形態に係わる半導体レーザの高濃度
層のドナー濃度と動作電圧の関係を示す図

【図１０】第３の実施形態に係わる半導体レーザの高濃
度層のドナー濃度と動作寿命の関係を示す図

【図１１】本発明の第４の実施形態に係わる半導体レー
ザの概略構造を示す断面図

【図１２】第４の実施形態に係わる半導体レーザの高濃
度層のドナー濃度と動作電圧の関係を示す図

【図１３】第４の実施形態に係わる半導体レーザの高濃
度層のドナー濃度と動作寿命の関係を示す図

【図１４】従来の青色発光素子の概略構造を示す断面図

【符号の説明】

１０１ … ｎ−ＧａＡｓ基板 １０２ … ｎ−ＧａＡｓバッファ層 １０３ … ｎ⁺ −ＺｎＳｅ層 １０４ … ｎ−ＭｇＺｎＳＳｅクラッド層 １０５ … ｎ−ＺｎＳＳｅ下部ガイド層 １０６ … アンドープＣｄＺｎＳｅＳ単一量子井戸活
性層 １０７ … ｐ−ＺｎＳｅＳ上部ガイド層 １０８ … ｐ−ＭｇＺｎＳｅＳクラッド層 １０９ … ｐ−ＺｎＳｅＳ酸化防止層 １１０ … ｎ−ＺｎＳｅＳ電流阻止層 １１１ … ｎ−ＺｎＳｅＳクラッド層 １１２ … コンタクト層 １１３ … ｐ側電極 １１４ … ｎ側電極

フロントページの続き (72)発明者 ピーター・パーブルック 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (72)発明者 石川 正行 神奈川県川崎市幸区堀川町72番地 株式 会社東芝川崎事業所内 (56)参考文献 特開 平７−170023（ＪＰ，Ａ) 特開 平５−218565（ＪＰ，Ａ) 特開 平７−66503（ＪＰ，Ａ) 特開 平７−249821（ＪＰ，Ａ) 特開 平５−335619（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 33/00 H01S 5/00 - 5/50

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 ｎ型ＩＶ族半導体層とｎ型ＩＶ−ＩＶ族
   化合物半導体層との内の１つから成る第１の半導体層
   と、 前記第１の半導体層上に形成された第１のｎ型ＩＩＩ−
   Ｖ族化合物半導体から成る第２の半導体層と、前記第１の半導体層に接するように 前記第１の半導体層
   と前記第２の半導体層との間に形成され、前記第２の半
   導体層の不純物濃度よりも高い８×１０¹⁸ｃｍ⁻³以上
   ５×１０¹⁹ｃｍ⁻³以下のｎ型不純物濃度を有する、第
   ２のｎ型ＩＩＩ−Ｖ族化合物半導体から成る第３の半導
   体層と、 を具備することを特徴とする半導体装置。
2. 【請求項２】 第１のｎ型ＩＶ族半導体と第１のｎ型Ｉ
   Ｖ−ＩＶ族化合物半導体層との内の１つから成る第１の
   半導体層と、 前記第１の半導体層上に形成されたｎ型ＩＩＩ−Ｖ族化
   合物半導体から成る第２の半導体層と、前記第２の半導体層に接するように 前記第１の半導体層
   と前記第２の半導体層との間に形成され、前記第１の半
   導体層の不純物濃度よりも高い５×１０¹⁸ｃｍ⁻³以上
   ８×１０¹⁹ｃｍ⁻³以下のｎ型不純物濃度を有する、第
   ２のｎ型ＩＶ族半導体と第２のｎ型ＩＶ−ＩＶ族化合物
   半導体層の内の１つから成る第３の半導体層と、 を具備することを特徴とする半導体装置。
3. 【請求項３】 ｎ型ＳｉＣから成る第１の半導体層と、 前記第１の半導体層上に形成されたｎ型ＧａＮから成る
   第２の半導体層と、 前記第１の半導体層に接するように前記第１の半導体層
   と前記第２の半導体層との間に形成され、前記第２の半
   導体層の不純物濃度よりも高い８×１０¹⁸ｃｍ⁻³以上
   ５×１０¹⁹ｃｍ⁻³以下のｎ型不純物濃度を有する、ｎ
   型ＧａＮから成る第３の半導体層と、 を具備することを特徴とする半導体装置。
4. 【請求項４】 ｎ型Ｓｉから成る第１の半導体層と、 前記第１の半導体層上に形成されたｎ型ＧａＮから成る
   第２の半導体層と、 前記第２の半導体層に接するように前記第１の半導体層
   と前記第２の半導体層との間に形成され、前記第１の半
   導体層の不純物濃度よりも高い５×１０¹⁸ｃｍ⁻³以上
   ８×１０¹⁹ｃｍ⁻³以下のｎ型不純物濃度を有する、ｎ
   型ＳｉＣから成る第３の半導体層と、 を具備することを特徴とする半導体装置。