JP3444509B2

JP3444509B2 - 画像読取装置

Info

Publication number: JP3444509B2
Application number: JP08125794A
Authority: JP
Inventors: 佳伸竹山
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1994-04-20
Filing date: 1994-04-20
Publication date: 2003-09-08
Anticipated expiration: 2018-09-08
Also published as: JPH07288659A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル複写機、電子
ファイル装置、コンピュータペリフェラル用のイメージ
スキャナ、印刷分野のスキャナ装置の入力部等に利用さ
れる画像読取装置に関するものである。

【０００２】

【従来の技術】特開平1-291570号公報等に開示された画
像読取装置では、画像読取を外部装置の指令に対応して
中断及び再開することで画像データの伝送速度を調節で
きるようになっている。

【０００３】上記公報に開示された画像読取装置では、
画像データの伝送速度を低下させるためにはラインセン
サの移動速度を低下させると共に受光素子の光蓄積時間
を延長する必要があるので、画像データの伝送速度が最
も低い場合にラインセンサの出力レベルが最大となるよ
うに光学系等が設定されている。このため、この画像読
取装置では、画像データの伝送速度が高い場合にはライ
ンセンサのダイナミックレンジを有効に活用することが
できず、その画像データの出力レベルが低いためにラン
ダムノイズによってＳ／Ｎ（Signal／Noise）が悪化し
ている。

【０００４】また、カラー画像を読み取る画像読取装置
では、例えば、ラインセンサは受光素子を主走査方向に
連設した三つの素子ラインを副走査方向にも連設した構
造となっており、これらの素子ラインがＲＧＢ(Red,Gre
en,Blue)のラインデータを個々に読み取るようになって
いる。この場合、ラインセンサの三つの素子ラインが個
々に読み取ったラインデータを各色で再生して合成する
ことでカラー画像を再現することになるが、実際にはラ
インセンサの三つの素子ラインは副走査方向の位置が相
違するためにカラー画像の同一ラインを同時に読み取る
ことができず、タイミング補正の適切さを欠くことで再
現するカラー画像に色ズレ等が発生しがちである。

【０００５】さらに、画像読取装置はラインセンサが出
力するアナログのラインデータをアナログデジタルコン
バータであるＡ／ＤＣ（Analog／Digital Convertor)で
デジタルに変換して出力するようになっているが、この
デジタルのラインデータ内の有効ビット数はＡ／ＤＣの
ビット数に比較して低くなっている。つまり、Ａ／ＤＣ
としてビット数が高い製品が使用されていてもランダム
ノイズ等のために実際に画像に対応した内容となるライ
ンデータの有効ビット数は低くなっており、特に上記公
報の画像読取装置のように画像データの読取速度を可変
するとラインデータの有効ビット数も変化することにな
る。そこで、上述のように画像データの読取速度を可変
した場合の有効ビット数を確認することが要望されてい
るが、これは従来の画像読取装置では困難である。

【０００６】そこで、本出願人が出願した特開平5-2763
81号公報に開示されている画像読取装置では、ラインセ
ンサが読取画像から順次読み取って出力するラインデー
タを平均化手段で所定数毎に平均化し、ラインセンサの
数分の一の個数のラインデータを数分の一の頻度で出力
するようになっている。このようにすることで、ライン
センサの出力レベルが常時最大となるように光学系等を
設定することを可能としてＳ／Ｎを向上させるようにな
っている。

【０００７】

【発明が解決しようとする課題】上述した画像読取装置
は、ラインセンサが出力するラインデータを所定数毎に
平均化することでＳ／Ｎを向上させるようになってい
る。

【０００８】しかし、このようにラインセンサの出力レ
ベルが常時最大となるようにラインデータをｎライン毎
に平均化するためには、副走査機構による走査速度を１
／ｎにする必要があるので読取速度が１／ｎとなって読
取時間はｎ倍となり、その作業能率が低下することにな
る。

【０００９】

【課題を解決するための手段】請求項１記載の発明は、
受光素子を主走査方向に連設したラインセンサを設け、
読取画像が形成された原稿を保持する原稿保持機構を設
け、この原稿保持機構で保持された前記原稿の読取画像
と前記ラインセンサとを光学的に副走査方向に相対移動
させる副走査機構を設け、ラインセンサからのアナログ
信号をデジタル信号に変換するアナログデジタルコンバ
ータを設け、前読取の実行時に前記ラインセンサが前記
読取画像から順次読み取るアナログのラインデータを個
々に積分する積分算出手段を設け、この積分算出手段の
積分結果を予め設定された基準電圧と比較するライン比
較手段を設け、このライン比較手段が基準電圧より積分
値が低いことを検出したラインデータの副走査位置を記
憶する位置記憶手段を設け、本読取の実行時に前記位置
記憶手段が記憶した走査位置では前記副走査機構による
走査速度を予め設定された１／ｎに可変する速度可変手
段を設け、この速度可変手段が走査速度を可変した状態
で前記アナログデジタルコンバータによりデジタルに変
換したラインデータを予め設定されたｎラインで平均化
して新規のラインデータとする平均化手段を設けた。

【００１０】請求項２記載の発明は、受光素子を主走査
方向に連設したラインセンサを設け、読取画像が形成さ
れた原稿を保持する原稿保持機構を設け、この原稿保持
機構で保持された前記原稿の読取画像と前記ラインセン
サとを光学的に副走査方向に相対移動させる副走査機構
を設け、ラインセンサからのアナログ信号をデジタル信
号に変換するアナログデジタルコンバータを設け、前読
取の実行時に前記ラインセンサが前記読取画像から順次
読み取るアナログのラインデータを一画素毎に予め設定
された基準電圧と比較する画素比較手段を設け、この画
素比較手段が基準電圧より低いことを検出した画素デー
タの個数を積算する画素積算手段を設け、この画素計数
手段の積算個数と予め設定された基準個数とを比較する
個数比較手段を設け、この個数比較手段が基準個数より
積算個数が多大なことを検出したラインデータの副走査
位置を記憶する位置記憶手段を設け、本読取の実行時に
前記位置記憶手段が記憶した走査位置では前記副走査機
構による走査速度を予め設定された１／ｎに可変する速
度可変手段を設け、この速度可変手段が走査速度を可変
した状態で前記アナログデジタルコンバータによりデジ
タルに変換したラインデータを予め設定されたｎライン
で平均化して新規のラインデータとする平均化手段を設
けた。

【００１１】請求項３記載の発明は、受光素子を主走査
方向に連設したラインセンサを設け、読取画像が形成さ
れた原稿を保持する原稿保持機構を設け、この原稿保持
機構で保持された前記原稿の読取画像と前記ラインセン
サとを光学的に副走査方向に相対移動させる副走査機構
を設け、ラインセンサからのアナログ信号をデジタル信
号に変換するアナログデジタルコンバータを設け、前読
取の実行時に前記アナログデジタルコンバータが出力す
るデジタルのラインデータを一画素毎に予め設定された
基準データと比較するデータ比較手段を設け、このデー
タ比較手段が基準データより低いことを検出した画素デ
ータの個数を積算する画素積算手段を設け、この画素計
数手段の積算個数と予め設定された基準個数とを比較す
る個数比較手段を設け、この個数比較手段が基準個数よ
り積算個数が多大なことを検出したラインデータの副走
査位置を記憶する位置記憶手段を設け、本読取の実行時
に前記位置記憶手段が記憶した走査位置では前記副走査
機構による走査速度を予め設定された１／ｎに可変する
速度可変手段を設け、この速度可変手段が走査速度を可
変した状態で前記ラインセンサが前記読取画像から順次
読み取って前記アナログデジタルコンバータがアナログ
からデジタルに変換したラインデータを予め設定された
ｎラインで平均化して新規のラインデータとする平均化
手段を設けた。

【００１２】請求項４記載の発明は、受光素子を主走査
方向に連設したラインセンサを設け、読取画像が形成さ
れた原稿を保持する原稿保持機構を設け、この原稿保持
機構で保持された前記原稿の読取画像と前記ラインセン
サとを光学的に副走査方向に相対移動させる副走査機構
を設け、ラインセンサからのアナログ信号をデジタル信
号に変換するアナログデジタルコンバータを設け、前読
取の実行時に前記アナログデジタルコンバータが出力す
るデジタルのラインデータを１画素毎に、その複数の上
位ビットが全て同一値である事を検出する一致検出手段
を設け、この一致検出手段が一致を検出するとその画素
の残りの下位ビットの中から任意の１ビットと同一値で
あることを検出する一画素検出手段を設け、この一画素
検出手段が検出した画素の個数を積算する画素積算手段
を設け、この画素計数手段の積算個数と予め設定された
基準個数とを比較する個数比較手段を設け、この個数比
較手段が基準個数より積算個数が多大なことを検出した
ラインデータの副走査位置を記憶する位置記憶手段を設
け、本読取の実行時に前記位置記憶手段が記憶した走査
位置では前記副走査機構による走査速度を予め設定され
た１／ｎに可変する速度可変手段を設け、この速度可変
手段が走査速度を可変した状態で前記ラインセンサが前
記読取画像から順次読み取って前記アナログデジタルコ
ンバータがアナログからデジタルに変換したラインデー
タを予め設定されたｎラインで平均化して新規のライン
データとする平均化手段を設けた。

【００１３】請求項５記載の発明は、受光素子を主走査
方向に連設したラインセンサと、読取画像が形成された
原稿を保持する原稿保持機構と、この原稿保持機構で保
持された前記原稿の読取画像と前記ラインセンサとを光
学的に副走査方向に相対移動させる副走査機構と、ライ
ンセンサからのアナログ信号をデジタル信号に変換する
アナログデジタルコンバータと、前読取の実行時に前記
ラインセンサが前記読取画像から順次読み取るアナログ
のラインデータを個々に積分する積分算出手段と、この
積分算出手段の積分結果を予め設定された基準電圧と比
較するライン比較手段と、このライン比較手段の比較結
果を１ラインずつ相違する順番でｍラインずつ繰返し検
出するｍ個のライン検出回数積算手段と、これらのライ
ン検出回数積算手段が一個ずつ順番に出力する積算個数
を予め設定されたｍ個と順次比較する個数比較手段と、
この個数比較手段が前記ライン検出回数積算手段の積算
個数と予め設定された個数との一致を検出すると前記検
出回数積算手段が回数積算を開始したラインデータの副
走査位置を記憶する位置記憶手段と、本読取の実行時に
前記位置記憶手段が記憶した走査位置からｍラインの走
査位置まで前記副走査機構による走査速度を予め設定さ
れた１／ｎに可変する速度可変手段と、この速度可変手
段が走査速度を可変した状態でデジタル変換されたライ
ンデータをｎ×ｍのライン期間にわたり予め設定された
ｎライン毎に平均化して新規のｍ個のラインデータとす
る平均化手段を設けた。

【００１４】請求項６記載の発明は、受光素子を主走査
方向に連設したラインセンサと、読取画像が形成された
原稿を保持する原稿保持機構と、この原稿保持機構で保
持された前記原稿の読取画像と前記ラインセンサとを光
学的に副走査方向に相対移動させる副走査機構と、ライ
ンセンサからのアナログ信号をデジタル信号に変換する
アナログデジタルコンバータと、前読取の実行時に前記
ラインセンサが前記読取画像から順次読み取るアナログ
のラインデータを一画素毎に予め設定された基準電圧と
比較する画素比較手段と、この画素比較手段が基準電圧
より低いことを検出した画素データの個数を積算する画
素積算手段と、この画素計数手段の積算個数と予め設定
された基準個数とを比較し基準個数より積算個数が多大
なラインを検出する個数比較手段と、前記比較結果を１
ラインずつ相違する順番でｍラインずつ繰返し積算する
ｍ個のライン検出回数積算手段と、これらのライン検出
回数積算手段が一個ずつ順番に出力する積算個数を予め
設定されたｍ個と順次比較する個数比較手段と、この個
数比較手段が前記ライン検出回数積算手段の積算個数と
予め設定された個数との一致を検出すると前記回数検出
手段が回数積算を開始したラインデータの副走査位置を
記憶する位置記憶手段と、本読取の実行時に前記位置記
憶手段が記憶した走査位置からｍラインの走査位置まで
前記副走査機構による走査速度を予め設定された１／ｎ
に可変する速度可変手段と、この速度可変手段が走査速
度を可変した状態でデジタル変換されたラインデータを
ｎ×ｍライン期間にわたり予め設定されたｎライン毎に
平均化して新規のｍ個のラインデータとする平均化手段
を設けた。

【００１５】請求項７記載の発明は、請求項５又は６記
載の発明において、個数比較手段がライン検出回数積算
手段の積算個数と比較する個数をｍ個以下に設定した。

【００１６】請求項８記載の発明は、受光素子を主走査
方向に連設したラインセンサを設け、読取画像が形成さ
れた原稿を保持する原稿保持機構を設け、この原稿保持
機構で保持された前記原稿の読取画像と前記ラインセン
サとを光学的に副走査方向に相対移動させる副走査機構
を設け、ラインセンサからのアナログ信号をデジタル信
号に変換するアナログデジタルコンバータを設け、前読
取の実行時に前記アナログデジタルコンバータがデジタ
ルに変換したラインデータを一ラインずつ相違する順番
で予め設定されたｍラインずつ繰返し平均化して新規の
ラインデータとするｍ個のライン記憶手段を有する前平
均化手段を設け、これらの前平均化手段が一個ずつ順番
に出力するラインデータを一画素毎に予め設定された基
準データと順次比較するデータ比較手段を設け、このデ
ータ比較手段が基準データより低いことを検出した画素
データの個数を積算する画素積算手段を設け、この画素
計数手段の積算個数と予め設定された基準個数とを比較
する個数比較手段を設け、この個数比較手段が基準個数
より積算個数が多大なことを検出すると前記前平均化手
段が平均化を開始したラインデータの副走査位置を記憶
する位置記憶手段を設け、本読取の実行時に前記位置記
憶手段が記憶した走査位置からｍラインの走査位置まで
前記副走査機構による走査速度を予め設定された１／ｎ
に可変する速度可変手段を設け、この速度可変手段が走
査速度を可変した状態でデジタル変換されたラインデー
タをｎ×ｍのライン期間にわたり予め設定されたｎライ
ン毎に平均化して新規のｍ個のラインデータとする平均
化手段を設けた。

【００１７】請求項９記載の発明は、受光素子を主走査
方向に連設したラインセンサを設け、読取画像が形成さ
れた原稿を保持する原稿保持機構を設け、この原稿保持
機構で保持された前記原稿の読取画像と前記ラインセン
サとを光学的に副走査方向に相対移動させる副走査機構
を設け、前記ラインセンサが前記読取画像から順次読み
取るアナログのラインデータをデジタルに変換するアナ
ログデジタルコンバータを設け、前読取の実行時に前記
アナログデジタルコンバータがデジタルに変換したライ
ンデータを１ラインずつ相違する順番でｍラインずつ繰
返し平均化して新規のラインデータとするｍ個のライン
信号記憶手段を有する前平均化手段を設け、この前平均
化手段が平均化したラインデータを１画素毎にその複数
の上位ビットが全て同一値である事を検出する一致検出
手段を設け、この一致検出手段が一致を検出するとその
画素の残りの下位ビットの中から任意の１ビットが前記
複数の上位ビットと同一値であることを検出する一画素
検出手段を設け、この一画素検出手段が検出した画素デ
ータの個数を積算する画素積算手段を設け、この画素計
数手段の積算個数と予め設定された基準個数とを比較す
る個数比較手段を設け、この個数比較手段が基準個数よ
り積算個数が多大なことを検出すると前記前平均化手段
が平均化を開始したラインデータの副走査位置を記憶す
る位置記憶手段を設け、本読取の実行時に前記位置記憶
手段が記憶した走査位置からｍラインの走査位置まで前
記副走査機構による走査速度を予め設定された１／ｎに
可変する速度可変手段を設け、この速度可変手段が走査
速度を可変した状態でデジタル変換されたラインデータ
をｎ×ｍライン期間にわたり予め設定されたｎライン毎
に平均化して新規のｍ個のラインデータとする平均化手
段を設けた。

【００１８】請求項１０記載の発明は、請求項１，２，
３，４，５，６，７，８又は９記載の発明において、平
均化手段が平均化するライン数ｎと速度可変手段が走査
速度を可変する割合１／ｎとを可変自在に設定する設定
変更手段を設けた。

【００１９】請求項１１記載の発明は、請求項１又は５
記載の発明において、ライン比較手段に複数の基準電圧
を予め設定し、これらの基準電圧に対応して平均化手段
が平均化するライン数ｎと速度可変手段が走査速度を可
変する割合１／ｎとを複数に設定する設定変更手段を設
けた。

【００２０】請求項１２記載の発明は、請求項２又は６
記載の発明において、画素比較手段に複数の基準電圧を
予め設定し、これらの基準電圧に対応して平均化手段が
平均化するライン数ｎと速度可変手段が走査速度を可変
する割合１／ｎとを複数に設定する設定変更手段を設け
た。

【００２１】請求項１３記載の発明は、請求項３又は８
記載の発明において、データ比較手段に複数の基準デー
タを予め設定し、これらの基準データに対応して平均化
手段が平均化するライン数ｎと速度可変手段が走査速度
を可変する割合１／ｎとを複数に設定する設定変更手段
を設けた。

【００２２】請求項１４記載の発明は、請求項４又は９
記載の発明において、複数個の一画素検出手段を設け、
これらの一画素検出手段が検出した画素データを予め設
定された基準データと各々比較するデータ比較手段を設
け、このデータ比較手段が基準データより高いことを検
出した画素データの個数を各々積算する画素積算手段を
設け、この画素計数手段の積算個数と予め設定された基
準個数とを各々比較する個数比較手段を設け、この個数
比較手段の比較結果に対応して平均化手段が平均化する
ライン数ｎと速度可変手段が走査速度を可変する割合１
／ｎとを可変自在に設定する設定変更手段を設けた。

【００２３】請求項１５記載の発明は、請求項２，３，
６又は８記載の発明において、個数比較手段に基準個数
を可変自在に設定する個数可変手段を設けた。

【００２４】請求項１６記載の発明は、請求項３又は８
記載の発明において、データ比較手段に基準データを可
変自在に設定するデータ可変手段を設けた。

【００２５】請求項１７記載の発明は、請求項１又は５
記載の発明において、前読取の開始時にライン比較手段
に基準電圧を可変自在に設定する電圧可変手段を設け
た。

【００２６】

【作用】請求項１記載の発明は、前読取の実行時には、
ラインセンサが読取画像から順次読み取るアナログのラ
インデータを積分算出手段が個々に積分し、この積分結
果をライン比較手段が基準電圧と比較すると、この基準
電圧より積分値が低いラインデータの副走査位置を位置
記憶手段が記憶することで、緻密な読取りが必要な位置
を設定する。

【００２７】そして、本読取の実行時には、位置記憶手
段が記憶した走査位置では副走査機構による走査速度を
速度可変手段が１／ｎに可変するので、この走査速度が
可変された状態でラインセンサが読取画像から順次読み
取ってアナログデジタルコンバータがアナログからデジ
タルに変換したラインデータを平均化手段がｎライン毎
に平均化して新規のラインデータとすることで、読取画
像の必要な部分のみ低速で読取走査してラインデータを
平均化する。

【００２８】請求項２記載の発明は、前読取の実行時に
は、ラインセンサが読取画像から順次読み取るアナログ
のラインデータを画素比較手段が一画素毎に基準電圧と
比較し、この基準電圧より低いことを検出した画素デー
タの個数を画素積算手段が積算すると、この積算個数と
基準個数とを個数比較手段が比較し、この基準個数より
積算個数が多大なラインデータの副走査位置を位置記憶
手段が記憶することで、緻密な読取りが必要な位置を設
定する。

【００２９】そして、本読取の実行時には、位置記憶手
段が記憶した走査位置では副走査機構による走査速度を
速度可変手段が１／ｎに可変するので、この走査速度が
可変された状態でラインセンサが読取画像から順次読み
取ってアナログデジタルコンバータがアナログからデジ
タルに変換したラインデータを平均化手段がｎライン毎
に平均化して新規のラインデータとすることで、読取画
像の必要な部分のみ低速で読取走査してラインデータを
平均化する。

【００３０】請求項３記載の発明は、前読取の実行時に
は、ラインセンサが読取画像から順次読み取ってアナロ
グデジタルコンバータがアナログからデジタルに変換し
たラインデータをデータ比較手段が一画素毎に基準デー
タと比較し、この基準データより低いことを検出した画
素データの個数を画素積算手段が積算すると、この積算
個数と基準個数とを個数比較手段が比較し、この基準個
数より積算個数が多大なラインデータの副走査位置を位
置記憶手段が記憶することで、緻密な読取りが必要な位
置を設定する。

【００３１】そして、本読取の実行時には、位置記憶手
段が記憶した走査位置では副走査機構による走査速度を
速度可変手段が１／ｎに可変するので、この走査速度が
可変された状態でラインセンサが読取画像から順次読み
取ってアナログデジタルコンバータがアナログからデジ
タルに変換したラインデータを平均化手段がｎライン毎
に平均化して新規のラインデータとすることで、読取画
像の必要な部分のみ低速で読取走査してラインデータを
平均化する。

【００３２】請求項４記載の発明は、前読取の実行時に
は、ラインセンサが読取画像から順次読み取ってアナロ
グデジタルコンバータがアナログからデジタルに変換し
たラインデータから所定位置の一連の画素データを画素
群選出手段が選出すると、この選出された一連の画素デ
ータの一致の有無を一致検出手段が検出し、この一致が
検出されると画素群選出手段とは相違する位置でライン
データから一つの画素データを一画素検出手段が検出す
るので、この検出された画素データに対応して画素積算
手段が基準データより高い画素データの個数を積算し、
この積算個数と基準個数とを個数比較手段が比較し、こ
の基準個数より積算個数が多大なラインデータの副走査
位置を位置記憶手段が記憶することで、緻密な読取りが
必要な位置を設定する。

【００３３】そして、本読取の実行時には、位置記憶手
段が記憶した走査位置では副走査機構による走査速度を
速度可変手段が１／ｎに可変するので、この走査速度が
可変された状態でラインセンサが読取画像から順次読み
取ってアナログデジタルコンバータがアナログからデジ
タルに変換したラインデータを平均化手段がｎライン毎
に平均化して新規のラインデータとすることで、読取画
像の必要な部分のみ低速で読取走査してラインデータを
平均化する。

【００３４】請求項５記載の発明は、前読取の実行時に
は、ラインセンサが読取画像から順次読み取るアナログ
のラインデータを積分算出手段が個々に積分し、この積
分結果を基準電圧とライン比較手段で比較し、このライ
ン比較手段の比較結果をｍ個のライン積算手段が一個ず
つ相違する順番でｍ個ずつ繰返し積算し、これらのライ
ン積算手段が一個ずつ順番に出力する積算個数を個数比
較手段がｍ個と比較し、前記ライン検出回数積算手段の
積算個数と予め設定された個数との一致を検出すると回
数検出手段が回数積算を開始したラインデータの副走査
位置を位置記憶手段が記憶することで、緻密な読取りが
必要な位置を設定する。

【００３５】そして、本読取の実行時には、位置記憶手
段が記憶した走査位置からｍラインの走査位置まで副走
査機構による走査速度を速度可変手段が１／ｎに可変す
るので、この走査速度が可変された状態でラインセンサ
が読取画像から順次読み取ってアナログデジタルコンバ
ータがアナログからデジタルに変換したｎ×ｍのライン
データを平均化手段がｎライン毎に平均化して新規のｍ
個のラインデータとすることで、読取画像の必要な部分
のみ低速で読取走査してラインデータを平均化する。

【００３６】請求項６記載の発明は、前読取の実行時に
は、ラインセンサが読取画像から順次読み取るアナログ
のラインデータを画素比較手段が一画素毎に基準電圧と
比較し、この基準電圧より低いことを検出した画素デー
タの個数を画素積算手段が積算し、この積算個数と基準
個数とを個数比較手段が比較し、この基準個数より積算
個数が多大なことを検出したラインデータを積分算出手
段が個々に積分し、この積分結果を基準電圧とライン比
較手段で比較し、このライン比較手段の比較結果をｍ個
のライン積算手段が一個ずつ相違する順番でｍ個ずつ繰
返し積算し、これらのライン積算手段が一個ずつ順番に
出力する積算個数を個数比較手段がｍ個と比較し、前記
ライン検出回数積算手段の積算個数と予め設定された個
数との一致を検出すると回数検出手段が回数積算を開始
したラインデータの副走査位置を位置記憶手段が記憶す
ることで、緻密な読取りが必要な位置を設定する。

【００３７】そして、本読取の実行時には、位置記憶手
段が記憶した走査位置からｍラインの走査位置まで副走
査機構による走査速度を速度可変手段が１／ｎに可変す
るので、この走査速度が可変された状態でラインセンサ
が読取画像から順次読み取ってアナログデジタルコンバ
ータがアナログからデジタルに変換したｎ×ｍのライン
データを平均化手段がｎライン毎に平均化して新規のｍ
個のラインデータとすることで、読取画像の必要な部分
のみ低速で読取走査してラインデータを平均化する。

【００３８】請求項７記載の発明は、個数比較手段がラ
イン積算手段の積算個数と比較する個数をｍ個以下に設
定したことにより、読取画像の低速で読取走査してライ
ンデータを平均化する基準を低下させることができる。

【００３９】請求項８記載の発明は、前読取の実行時に
は、ラインセンサが読取画像から順次読み取ってアナロ
グデジタルコンバータがアナログからデジタルに変換し
たラインデータをｍ個の前平均化手段が一個ずつ相違す
る順番でｍ個ずつ平均化して新規のラインデータとする
と、この平均化されて一個ずつ順番に出力されるライン
データをデータ比較手段が一画素毎に基準データと順次
比較し、この基準データより低いことを検出した画素デ
ータの個数を画素積算手段が積算し、この積算個数と基
準個数とを個数比較手段が比較し、この基準個数より積
算個数が多大なことを検出すると前平均化手段が平均化
を開始したラインデータの副走査位置を位置記憶手段が
記憶することで、緻密な読取りが必要な位置を設定す
る。

【００４０】そして、本読取の実行時には、位置記憶手
段が記憶した走査位置からｍラインの走査位置まで副走
査機構による走査速度を速度可変手段が１／ｎに可変す
るので、この走査速度が可変された状態でラインセンサ
が読取画像から順次読み取ってアナログデジタルコンバ
ータがアナログからデジタルに変換したｎ×ｍのライン
データを平均化手段がｎライン毎に平均化して新規のｍ
個のラインデータとすることで、読取画像の必要な部分
のみ低速で読取走査してラインデータを平均化する。

【００４１】請求項９記載の発明は、前読取の実行時に
は、ラインセンサが読取画像から順次読み取ってアナロ
グデジタルコンバータがアナログからデジタルに変換し
たラインデータを前平均化手段がｍライン毎に平均化し
て新規のラインデータとすると、この平均化されたライ
ンデータから所定位置の一連の画素データを画素群選出
手段が選出すると、この選出された一連の画素データの
一致の有無を一致検出手段が検出し、この一致が検出さ
れると画素群選出手段とは相違する位置でラインデータ
から一つの画素データを一画素検出手段が検出するの
で、この検出された画素データをデータ比較手段が基準
データと比較し、この基準データより高いことを検出し
た画素データの個数を画素積算手段が積算し、この積算
個数と基準個数とを個数比較手段が比較し、この基準個
数より積算個数が多大なことを検出すると前平均化手段
が平均化を開始したラインデータの副走査位置を位置記
憶手段が記憶することで、緻密な読取りが必要な位置を
設定する。

【００４２】そして、本読取の実行時には、位置記憶手
段が記憶した走査位置からｍラインの走査位置まで副走
査機構による走査速度を速度可変手段が１／ｎに可変す
るので、この走査速度が可変された状態でラインセンサ
が読取画像から順次読み取ってアナログデジタルコンバ
ータがアナログからデジタルに変換したｎ×ｍのライン
データを平均化手段がｎライン毎に平均化して新規のｍ
個のラインデータとすることで、読取画像の必要な部分
のみ低速で読取走査してラインデータを平均化すること
ができる。

【００４３】請求項１０記載の発明は、平均化手段が平
均化するライン数ｎと速度可変手段が走査速度を可変す
る割合１／ｎとを設定変更手段が可変自在に設定するこ
とにより、走査速度と平均化割合とを自在に可変するこ
とができる。

【００４４】請求項１１記載の発明は、ライン比較手段
に複数の基準電圧を予め設定し、これらの基準電圧に対
応して平均化手段が平均化するライン数ｎと速度可変手
段が走査速度を可変する割合１／ｎとを設定変更手段が
複数に設定することにより、走査速度と平均化割合とを
選択的に可変することができる。

【００４５】請求項１２記載の発明は、画素比較手段に
複数の基準電圧を予め設定し、これらの基準電圧に対応
して平均化手段が平均化するライン数ｎと速度可変手段
が走査速度を可変する割合１／ｎとを設定変更手段が複
数に設定することにより、走査速度と平均化割合とを選
択的に可変することができる。

【００４６】請求項１３記載の発明は、データ比較手段
に複数の基準データを予め設定し、これらの基準データ
に対応して平均化手段が平均化するライン数ｎと速度可
変手段が走査速度を可変する割合１／ｎとを設定変更手
段が複数に設定することにより、走査速度と平均化割合
とを選択的に可変することができる。

【００４７】請求項１４記載の発明は、複数個の一画素
検出手段が検出した画素データをデータ比較手段が基準
データと各々比較し、この基準データより高いことを検
出した画素データの個数を画素積算手段が各々積算し、
この積算個数と予め設定された基準個数とを個数比較手
段が各々比較し、この比較結果に対応して平均化手段が
平均化するライン数ｎと速度可変手段が走査速度を可変
する割合１／ｎとを設定変更手段が可変自在に設定する
ことにより、走査速度と平均化割合とを自在に可変する
ことができる。

【００４８】請求項１５記載の発明は、個数比較手段に
基準個数を個数可変手段が可変自在に設定することによ
り、ラインデータの平均化を実行する基準を自在に可変
することができる。

【００４９】請求項１６記載の発明は、データ比較手段
に基準データをデータ可変手段が可変自在に設定するこ
とにより、ラインデータの平均化を実行する基準を自在
に可変することができる。

【００５０】請求項１７記載の発明は、前読取の開始時
にライン比較手段に基準電圧を電圧可変手段が可変自在
に設定することにより、ラインデータの平均化を実行す
る基準を自在に可変することができる。

【００５１】

【実施例】請求項１記載の発明の一実施例を図１ないし
図３に基づいて以下に順次説明する。まず、この画像読
取装置１は、図１に例示するように、水平と平行に配置
された原稿保持機構であるコンタクトガラス２が本体ハ
ウジング（図示せず）の上面に図中左右となる副走査方
向に移動自在に支持されており、このコンタクトガラス
２を副走査方向に移動自在に往復移動させる搬送機構
（図示せず）の駆動モータ３にモータ駆動回路４が接続
されることで副走査機構５が形成されている。また、本
体ハウジングの内部で前記コンタクトガラス２に下方か
ら対向する位置には、駆動電源６が接続された主走査方
向に細長い直管型蛍光灯等の照明光源７と、反射ミラー
８とが対向配置されており、この反射ミラー８の反射光
路には結像光学系９を介して受光素子であるＣＣＤ(Cha
rge Coupled Device）を主走査方向に連設したラインセ
ンサであるＣＣＤセンサ１０が配置されている。

【００５２】また、このＣＣＤセンサ１０はＣＣＤ駆動
回路１１が接続されてサンプルホールド回路１２に接続
されており、このサンプルホールド回路１２はアナログ
デジタルコンバータであるＡ／ＤＣ１３とライン積算判
別回路１４とに接続されている。そして、このライン積
算判別回路１４と前記モータ駆動回路４とが、ＲＡＭ(R
andom Access Memory)等の位置記憶手段である位置記憶
回路１５に接続されており、この走査位置記憶回路１５
が接続された速度可変手段である積算処理制御回路１６
が前記モータ駆動回路４に接続されている。

【００５３】さらに、前記Ａ／ＤＣ１３と前記位置記憶
回路１５とが平均化手段である積算平均化回路１７に接
続されており、この積算平均化回路１７に暗出力補正回
路１８やシェーディング補正回路１９や線密度変換回路
２０が接続されている。そして、この線密度変換回路２
０はインターフェイス２１に接続されており、このイン
ターフェイス２１には、例えば、ホストコンピュータや
プリンタ及び記憶装置等の外部機器（何れも図示せず）
が接続されている。

【００５４】そこで、この画像読取装置１では、読取画
像２２が表記された原稿２３を前記コンタクトガラス２
に載置して保持させ、このコンタクトガラス２を前記副
走査機構５が副走査方向に移動させることで、前記原稿
２３の読取画像２２を前記ＣＣＤセンサ１０に対して光
学的に副走査方向に相対移動させるようになっている。
そこで、通常は前記副走査機構５による走査速度を前記
積算処理制御回路１６が予め設定された通常速度に維持
するので、この状態で前記ＣＣＤセンサ１０が前記読取
画像２２から順次読み取って前記Ａ／ＤＣ１３がデジタ
ルに変換したラインデータがインターフェイス２１に出
力されるようになっている。このようにすることで、こ
の画像読取装置１は読取画像２２を多数のラインデータ
に順次変換することになるが、実際には、上述のような
本読取を実行する以前に前読取を実行して各種補正を初
期設定するようになっている。

【００５５】そこで、この画像読取装置１は、前読取の
実行時には、前記ＣＣＤセンサ１０が前記読取画像２２
から順次読み取るアナログのラインデータを、前記ライ
ン積算判別回路１４の積分算出手段（図示せず）が個々
に積分し、この積分算出手段の積分結果を、前記ライン
積算判別回路１４のライン比較手段（図示せず）が予め
設定された基準電圧と比較するようになっており、この
ライン比較手段が基準電圧より積分値が低いことを検出
したラインデータの副走査位置を、前記位置記憶回路１
５が記憶するようになっている。

【００５６】そして、この画像読取装置１は、本読取の
実行時には、前記位置記憶回路１５が記憶した走査位置
では前記副走査機構５による走査速度を前記積算処理制
御回路１６が予め設定された１／ｎに可変するようにな
っており、この速度可変手段が走査速度を可変した状態
では、前記ＣＣＤセンサ１０が前記読取画像２２から順
次読み取って前記Ａ／ＤＣ１３がデジタルに変換したラ
インデータを、積算平均化回路１７が予め設定されたｎ
ラインで平均化して新規のラインデータとするようにな
っている。

【００５７】なお、この画像読取装置１では、前記副走
査機構５が予め設定された範囲で高速に作動した場合で
も、その光蓄積時間で前記ＣＣＤセンサ１０が十分なデ
ータ出力を実現するように、このＣＣＤセンサ１０の感
度や前記照明光源７の照度や前記結像光学系９の特性な
どが設定されている。

【００５８】このような構成において、この画像読取装
置１では、上述のように本読取を実行する以前に前読取
を実行し、この前読取で初期設定した各種補正を本読取
で実行するようになっている。

【００５９】そこで、この画像読取装置１が前読取を実
行する場合、読取画像２２が表記された原稿２３をコン
タクトガラス２に載置して保持させ、この状態でコンタ
クトガラス２を副走査機構５が副走査方向に移動させる
ことで、原稿２３の読取画像２２をＣＣＤセンサ１０に
対して光学的に副走査方向に相対移動させる。そして、
この原稿２３の読取画像２２の反射光が伝送されたＣＣ
Ｄセンサ１０は、この光学的な画像データを光電変換し
て電気的なラインデータを順次出力するので、このアナ
ログ電圧からなるラインデータはサンプルホールド回路
１２で転送クロック成分が除去されてからライン積算判
別回路１４に伝送される。

【００６０】すると、このライン積算判別回路１４は、
アナログのラインデータをライン積算判別回路１４の積
分算出手段が個々に積分してライン比較手段が基準電圧
と比較し、この基準電圧より積分値が低いラインデータ
の副走査位置を位置記憶回路１５に格納する。このよう
にすることで、この位置記憶回路１５には全体的に電圧
が低いラインデータの副走査位置が記憶されるので、こ
れは読取画像２２において黒色の占有割合が多大な主走
査ラインの副走査位置となる。

【００６１】そこで、上述のようにして前読取を完了し
た画像読取装置１は、読取画像２２の黒色の占有割合が
多大な副走査位置を位置記憶回路１５が記憶した状態で
本読取を実行することになる。そして、この画像読取装
置１は、本読取の実行時には、依然として原稿２３が載
置されたコンタクトガラス２を副走査機構５が副走査方
向に再度移動させて読取画像２２をＣＣＤセンサ１０に
対して光学的に副走査方向に相対移動させるので、この
ＣＣＤセンサ１０は読取画像２２の副走査方向に連続し
た主走査ラインをラインデータに順次変換する。

【００６２】この時、この画像読取装置１では、副走査
機構５による走査速度は、位置記憶回路１５が記憶して
いない副走査位置においては、積算処理制御回路１６に
より予め設定された通常速度に維持されるようになって
いるが、位置記憶回路１５が記憶した副走査位置では通
常速度の１／ｎに可変されるようになっている。

【００６３】そこで、前読取で抽出されず位置記憶回路
１５で記憶されない副走査位置としてＣＣＤセンサ１０
が通常速度で読取画像２２から読み取ったアナログのラ
インデータは、サンプルホールド回路１２で転送クロッ
ク成分が除去されてからＡ／ＤＣ１３でデジタルに変換
され、積算平均化回路１７を介して暗出力補正回路１８
に伝送される。そこで、このラインデータは、暗出力補
正回路１８で暗度誤差が補正され、シェーディング補正
回路１９でシェーディング誤差を補正され、線密度変換
回路２０で主走査方向のデータ密度が変換され、インタ
ーフェイス２１から外部機器に伝送される。

【００６４】そこで、前読取で抽出されて位置記憶回路
１５で記憶された副走査位置としてＣＣＤセンサ１０が
１／ｎの速度で読取画像２２から読み取ったアナログの
ラインデータは、サンプルホールド回路１２で転送クロ
ック成分が除去されてからＡ／ＤＣ１３でデジタルに変
換され、積算平均化回路１７でｎラインで平均化されて
新規のラインデータとして暗出力補正回路１８に伝送さ
れる。そこで、この１／ｎの速度で読み取られてｎライ
ンで平均化されたラインデータは、暗出力補正回路１８
で暗度誤差が補正され、シェーディング補正回路１９で
シェーディング誤差を補正され、線密度変換回路２０で
主走査方向のデータ密度が変換され、インターフェイス
２１から外部機器に伝送される。

【００６５】そこで、この外部機器は、上述のようにし
て通常速度で読み取られたラインデータや、１／ｎの速
度で読み取られてｎラインで平均化されたラインデータ
が順次送信されるので、例えば、これら順次受信するラ
インデータを副走査方向に連続配置することで、読取画
像２２を印刷や表示で再現することができる。

【００６６】そして、この画像読取装置１では、上述の
ように原稿２３の読取画像２２の黒色の占有割合が多大
な主走査ラインの副走査位置では、１／ｎの走査速度で
読み取られたｎ個のラインデータから一つのラインデー
タが生成されるので、ランダムノイズの発生率が１／√
ｎになってＳ／Ｎが極めて良好である。しかも、この画
像読取装置１では、原稿２３の読取画像２２の黒色の占
有割合が多大でない主走査ラインの副走査位置では、通
常速度で読取走査が実行される。つまり、この画像読取
装置１は、読取画像２２の必要な部分のみ走査速度を低
下させてラインデータを平均化するので、全体の読取品
質を良好に確保し、かつ、全体の読取時間の増大を防止
して作業能率の向上に寄与することができる。

【００６７】なお、この画像読取装置１では、上述のよ
うにＣＣＤセンサ１０のダイナミックレンジを有効に活
用するため、本読取や前読取の開始時にＡ／ＤＣ１３の
上限と下限との基準電圧が自動設定されるようになって
いる。そこで、この基準電圧の自動設定の手順を図２に
基づいて以下に順次説明する。

【００６８】まず、ＣＣＤセンサ１０が出力したライン
データは、感光部が無く転送部のみの出力では同図
（ａ）の左方にＤＳ（Ｅ）として例示するようになり、
感光部がシールドされた部分の出力では同図の中央にＤ
Ｓ（Ｓ）として例示するようになり、読取画像２２の部
分の出力では同図の右方に例示するようになる。そこ
で、このラインデータから転送クロック成分をサンプル
ホールド回路１２で除去すると、同図（ｂ）に例示する
ように、ＤＳ（Ｅ）の部分は平滑化される。

【００６９】そこで、このサンプルホールド回路１２が
出力するラインデータのＤＳ（Ｅ）の部分を、別個のサ
ンプルホールド回路（図示せず）でサンプルホールドす
ることで、これをＡ／ＤＣ１３に上限の基準電圧として
設定する。さらに、コンタクトガラス２の先端部などに
配置されている白色基準板（図示せず）をＣＣＤセンサ
１０が読み取ったラインデータ（図示せず）のピーク値
をピークホールド回路（図示せず）でホールドすること
で、これをＡ／ＤＣ１３に下限の基準電圧として設定す
る。

【００７０】このようにすることで、この画像読取装置
１は、Ａ／ＤＣ１３に上限と下限との基準電圧でダイナ
ミックレンジが自動設定されるので、ＣＣＤセンサ１０
のダイナミックレンジを有効に活用することができる。

【００７１】また、この画像読取装置１の積算平均化回
路１７がラインデータを平均化する演算処理を、図３に
基づいて以下に順次説明する。まず、同図（ａ）に例示
するように、ＣＣＤセンサ１０が定期的に出力するライ
ンデータＬ₁，Ｌ₂．．．が積算平均化回路１７に入力さ
れると、同図（ｂ）に例示するように、例えば、“ｎ＝
４”の制御信号が積算平均化回路１７に入力されると、
この積算平均化回路１７は、同図（ｃ）に例示するよう
に、制御信号に対応してラインデータＬ₁，Ｌ₂．．．を
四つ毎に平均化して新規のラインデータＬ₁′，
Ｌ₂′．．．を生成する。より詳細には、この積算平均
化回路１７は、制御信号が“Ｌ”となると入力されるＬ
₁のラインデータを積算平均化回路１７のメモリ（図示
せず）に格納し、制御信号が“Ｈ”となると、メモリか
らＬ₁のラインデータを読み出して入力されるＬ₂のライ
ンデータに加算してからメモリに再度格納する。このよ
うなことがＬ₄のラインデータまで繰返されることで、
積算平均化回路１７のメモリには“Ｌ₁＋Ｌ₂＋Ｌ₃＋
Ｌ₄”のラインデータが蓄積されるので、この蓄積され
たラインデータを“４”で除算することで平均化された
新規のラインデータＬ₁′が生成される。

【００７２】なお、このように積算平均化回路１７が平
均化するラインデータの個数は各種に設定可能であり、
同図（ｄ），（ｅ）に例示するように、“ｎ＝８”とし
てラインデータＬ₁，Ｌ₂．．．を八つ毎に平均化して新
たなラインデータＬ₁″，Ｌ₂″．．．を生成することな
ども可能である。また、上述のようなラインデータの平
均化の演算処理を実行する際、一ラインが入力される毎
にメモリ内容を更新することで、このメモリに必要な容
量は一ライン分となる。また、データバスは積算時に増
加するので、積算回数に応じ予め余分に用意してある。

【００７３】さらに、本実施例の画像読取装置１では、
コンタクトガラス２の下方に照明光源７等を配置して原
稿２３の読取画像２２の反射光を読取走査することを例
示したが、本発明は上記形式に限定されるものでもな
く、例えば、ポジフィルムやネガフィルム等の原稿２３
などに対しては、コンタクトガラス２の上方に照明光源
７を配置して原稿２３の読取画像２２の透過光を読取走
査するようにした画像読取装置（図示せず）なども可能
である。

【００７４】つぎに、請求項２記載の発明の一実施例を
図４に基づいて以下に説明する。なお、これより以後に
例示する各種の実施例において、それより以前に説明し
た実施例と共通の部分は、同一の名称と符号とを利用し
て詳細な説明は省略する。

【００７５】まず、この画像読取装置（図示せず）は、
大部分は上述した画像読取装置１と同様な構造となって
おり、そのライン積算判別回路２４の構造のみが相違し
ているので、ここではライン積算判別回路２４のみを図
示して他部の図示は割愛する。そして、この画像読取装
置のライン積算判別回路２４では、ＣＣＤセンサ１０が
接続されたサンプルホールド回路１２がシリアル出力す
るラインデータと、定電圧回路（図示せず）の基準電圧
とが、画素比較手段であるコンパレータ２５に入力され
るようになっており、このコンパレータ２５の出力が画
素積算手段であり個数比較手段でもあるカウンタ回路２
６にイネーブル信号として入力されるようになってい
る。ここで、このカウンタ回路２６は、ＣＣＤセンサ１
０の転送クロックに同期したクロック信号と、基準個数
のプリセットデータとが入力されるようになっており、
ラインデータの副走査位置を位置記憶回路１５に出力す
るようになっている。

【００７６】そこで、この画像読取装置では、前読取の
実行時には、ＣＣＤセンサ１０がシリアルに順次出力す
るアナログのラインデータを前記コンパレータ２５が一
画素毎に基準電圧と比較するようになっており、この基
準電圧より画素データが低いと前記コンパレータ２５の
出力が前記カウンタ回路２６にイネーブル信号として入
力されるようになっている。この場合、このカウンタ回
路２６は、イネーブル信号の入力に対応してクロック信
号でカウントを実行することで、基準電圧より低い画素
データの個数を積算するようになっている。さらに、こ
のカウンタ回路２６は、一つのラインデータにおける積
算個数とプリセットデータの基準個数とを比較するよう
になっており、この基準個数より積算個数が多大なライ
ンデータの副走査位置を位置記憶回路１５に格納するよ
うになっている。

【００７７】このような構成において、この画像読取装
置が前読取を実行する場合、副走査機構５が搬送する読
取画像２２の副走査方向に連続した主走査ラインをＣＣ
Ｄセンサ１０がラインデータに順次変換して出力する
と、このアナログ電圧からなるラインデータはサンプル
ホールド回路１２で転送クロック成分が除去されてから
ライン積算判別回路２４に伝送される。

【００７８】すると、このライン積算判別回路２４は、
シリアルに入力されるアナログのラインデータをコンパ
レータ２５で一画素毎に基準電圧と比較し、この基準電
圧より低いことを検出した画素データの個数を前記カウ
ンタ回路２６で積算する。そして、この積算個数と基準
個数とを個数比較手段で比較し、この基準個数より積算
個数が多大なラインデータの副走査位置を位置記憶回路
１５に格納する。このようにすることで、この位置記憶
回路１５には全体的に電圧が低いラインデータの副走査
位置が記憶されるので、これは読取画像２２において黒
色の占有割合が多大な主走査ラインの副走査位置とな
る。

【００７９】そこで、上述のようにして前読取を完了し
た画像読取装置が本読取を実行する場合、これは前述し
た画像読取装置１と同様に、読取画像２２の必要な部分
のみ走査速度を低下させてラインデータを平均化するの
で、全体の読取品質を良好に確保し、かつ、全体の読取
時間の増大を防止して作業能率の向上に寄与することが
できる。しかも、この画像読取装置では、ライン積算判
別回路２４が画像のアナログ値を積分することなく１画
素毎に判別し読取画像２２の主走査ラインに包含される
黒色の画素の個数を積算して黒色の占有割合を判別する
ので、例えば、走査速度が変化しても読取品質を良好に
維持することができる。

【００８０】つぎに、請求項３記載の発明の一実施例を
図５及び図６に基づいて以下に説明する。まず、この画
像読取装置２７は、図５に例示するように、ＣＣＤセン
サ１０がサンプルホールド回路１２を介して接続された
Ａ／ＤＣ１３にライン積算判別回路２８が接続されてお
り、このライン積算判別回路２８が位置記憶回路１５に
接続されている。

【００８１】そして、この画像読取装置のライン積算判
別回路２８は、図６に例示するように、Ａ／ＤＣ１３が
シリアル出力するラインデータと、ＲＡＭ等（図示せ
ず）に設定された基準データとが、画素比較手段である
ビットコンパレータ２９に入力するようになっており、
このビットコンパレータ２９の出力が画素積算手段であ
り個数比較手段でもあるカウンタ回路３０にイネーブル
信号として入力されるようになっている。ここで、この
カウンタ回路３０は、ＣＣＤセンサ１０の転送クロック
に同期したクロック信号と、基準個数のプリセットデー
タとが入力されるようになっており、ラインデータの副
走査位置を位置記憶回路１５に出力するよになってい
る。

【００８２】そこで、この画像読取装置２７では、前読
取の実行時には、ＣＣＤセンサ１０が順次出力してＡ／
ＤＣ１３がデジタル化したシリアルなラインデータを、
前記ビットコンパレータ２９が一画素毎に基準データと
比較するようになっており、この基準データより画素デ
ータが低いと前記ビットコンパレータ２９の出力が前記
カウンタ回路３０にイネーブル信号として入力されるよ
うになっている。この場合、このカウンタ回路３０は、
イネーブル信号の入力に対応してクロック信号でカウン
トを実行することで、基準電圧より低い画素データの個
数を積算するようになっている。さらに、このカウンタ
回路３０は、積算個数とプリセットデータの基準個数と
を比較するようになっており、この基準個数より積算個
数が多大なラインデータの副走査位置を位置記憶回路１
５に格納するようになっている。

【００８３】このような構成において、この画像読取装
置２７が前読取を実行する場合、副走査機構５が搬送す
る読取画像２２の副走査方向に連続した主走査ラインを
ＣＣＤセンサ１０がラインデータに順次変換して出力す
ると、このアナログ電圧からなるラインデータはサンプ
ルホールド回路１２で転送クロック成分が除去されてＡ
／ＤＣ１３でデジタル化されてからライン積算判別回路
２８に伝送される。

【００８４】すると、このライン積算判別回路２８は、
シリアルに入力されるデジタルのラインデータをビット
コンパレータ２９で一画素毎に基準データと比較し、こ
の基準データより低いことを検出した画素データの個数
を前記カウンタ回路３０で積算する。そして、この積算
個数と基準個数とを個数比較手段で比較し、この基準個
数より積算個数が多大なラインデータの副走査位置を位
置記憶回路１５に格納する。このようにすることで、こ
の位置記憶回路１５には全体的に電圧が低いラインデー
タの副走査位置が記憶されるので、これは読取画像２２
において黒色の占有割合が多大な主走査ラインの副走査
位置となる。

【００８５】そこで、上述のようにして前読取を完了し
た画像読取装置２７が本読取を実行する場合、これは前
述した画像読取装置１等と同様に、読取画像２２の必要
な部分のみ走査速度を低下させてラインデータを平均化
するので、全体の読取品質を良好に確保し、かつ、全体
の読取時間の増大を防止して作業能率の向上に寄与する
ことができる。しかも、この画像読取装置２７では、ラ
イン積算判別回路２８が読取画像２２の主走査ラインに
包含される黒色の画素の個数をデジタル値で積算して黒
色の占有割合を判別するので、判別が安定に行われ読取
品質を良好に維持することができる。

【００８６】つぎに、請求項４記載の発明の一実施例を
図７に基づいて以下に説明する。なお、本実施例では説
明を簡略化するため、ラインデータの１画素を８ビット
として一致検出手段が上位３ビットの画素データを検出
することとするが、これらのビット数は機器の仕様など
に対応して各種に設定されるものである。

【００８７】まず、この画像読取装置（図示せず）で
は、アナログデジタルコンバータであるＡ／ＤＣ３１が
画像データを１画素毎にデジタル（８ビット）に変換し
ており、ライン積算判別回路３２では、８ビットの画素
データの第一ビットから第三ビットが一致検出手段であ
るノアゲート３３に入力されるようになっている。さら
に、このノアゲート３３の出力と第四ビットの反転出力
とが一画素検出手段であるアンドゲート３４に入力され
るようになっており、このアンドゲート３４の出力が画
素積算手段であるカウンタ回路３５にイネーブル信号と
して入力されるようになっている。ここで、このカウン
タ回路３５は、ＣＣＤセンサ１０の転送クロックに同期
したクロック信号と、基準個数のプリセットデータとが
入力されるようになっており、ラインデータの副走査位
置を位置記憶回路１５に出力するようになっている。

【００８８】そこで、この画像読取装置では、前読取の
実行時には、ＣＣＤセンサ１０が読取画像から順次読み
取ってＡ／ＤＣ３１がアナログからデジタルに変換した
画像データから、ノアゲート３３が画素データの上位三
ビットの画素データを選出して一致の有無を検出する。
そして、この一致が検出されるとアンドゲート３４が一
致検出手段には用いていない第４ビットを検出し、この
検出された画素データをカウンタ回路３５にイネーブル
信号として出力する。そこで、このカウンタ回路３５
は、入力された画素データに対応してクロック信号でカ
ウントを実行することで、基準データより低い画素デー
タの個数を積算するようになっている。この時、このカ
ウンタ回路３５は、一つのラインデータにおける積算個
数をプリセットデータの基準個数から順次減算するよう
になっており、この算出結果が"０"となるとラインデー
タの副走査位置を位置記憶回路１５に格納するようにな
っている。なお、この画像読取装置では、上述のように
８ビットの画素データから上位４ビットの画素データを
抽出することで、“16／256”が基準データとして設定
されていることになる。

【００８９】このような構成において、この画像読取装
置が前読取を実行する場合、副走査機構５が搬送する読
取画像２２の副走査方向に連続した主走査ラインをＣＣ
Ｄセンサ１０がラインデータに順次変換して出力する
と、このアナログ電圧からなるラインデータはサンプル
ホールド回路１２で転送クロック成分が除去されてＡ／
ＤＣ３１でデジタルに変換される。

【００９０】すると、このＡ／ＤＣ３１がデジタルに変
換した画像データから、ライン積算判別回路３２のノア
ゲート３３が１画素毎に上位三ビットの画素データを選
出して一致の有無を検出するので、このノアゲート３３
は読取画像２２が黒色で上位三ビットの全部が“０”の
場合のみ“１”を出力する。そして、この“１”と第四
ビットの画素データの反転信号とが入力されるアンドゲ
ート３４は、この反転した画素データをカウンタ回路３
５にイネーブル信号として出力するので、このカウンタ
回路３５は、読取画像２２が黒色で第四ビットの画素デ
ータが“０”の場合のみ反転した“１”に対応してクロ
ック信号をカウントする。そして、このカウンタ回路３
５はカウントした積算個数が基準個数に到達するとライ
ンデータの副走査位置を位置記憶回路１５に格納するこ
とで、この位置記憶回路１５には画素濃度レベルが“16
／256”以下の画素の占める割合の多い主走査ラインの
副走査位置が格納されることになる。

【００９１】そこで、上述のようにして前読取を完了し
た画像読取装置が本読取を実行する場合、これは前述し
た画像読取装置１と同様に、読取画像２２の必要な部分
のみ走査速度を低下させてラインデータを平均化するの
で、全体の読取品質を良好に確保し、かつ、全体の読取
時間の増大を防止して作業能率の向上に寄与することが
できる。しかも、この画像読取装置では、ライン積算判
別回路３２が読取画像の階調数の多い場合でも、画素デ
ータ中（ビット数）を部分的に抽出して全体の黒色の占
有割合を判断するので、構造が簡略で処理が簡易であ
る。

【００９２】つぎに、請求項５記載の発明の一実施例を
図８ないし図１０に基づいて以下に説明する。まず、こ
の画像読取装置３６は、図８に例示するように、ＣＣＤ
センサ１０サンプルホールド回路１２を介して接続され
たライン信号判定回路１４に、判定結果記憶回路３７と
ライン積算判別回路３８とが接続されており、このライ
ン積算判別回路３８が位置記憶回路１５に接続されてい
る。

【００９３】そして、この画像読取装置３６の前記判定
結果記憶回路３７は、図９に例示するように、ライン信
号判定回路１４の出力がイネーブル信号として並列に入
力される第一から第四のカウンタ回路３９〜４２をライ
ン検出回数積算手段として連設した構造となっており、
これらのカウンタ回路３９〜４２は制御信号“ｇ1−ｇ
4”が「Ｌ」となる時に生成されるライン同期信号に同
期したクロック信号と、図１０に例示するような、カウ
ント値の出力タイミングを規制する制御信号“g1〜g4”
と、カウント値の初期化を制御するリセット信号“f1〜
f4”とが入力されるようになっている。なお、本実施例
では説明を簡略化するため、“ｍ＝４”として前記判定
結果記憶回路３７を四個の前記カウンタ回路３９〜４２
で形成することを例示したが、この個数となる数値ｍは
実際には機器の仕様などにより各種に設定されるもので
ある。

【００９４】そこで、この画像読取装置３６は、前読取
の実行時には、前記ＣＣＤセンサ１０が前記読取画像２
２から順次読み取るアナログのラインデータを、前記ラ
イン信号判定回路１４の積分算出手段が個々に積分し、
この積分算出手段の積分結果を、前記ライン信号判定回
路１４のライン比較手段が予め設定された基準電圧と比
較するようになっている。この比較結果を前記判定結果
記憶回路３７の四個の前記カウンタ回路３９〜４２が一
ラインずつ相違する順番で四ラインずつ繰返し積算して
出力するようになっており、この積算個数を前記ライン
積算判別回路３８がｍ個である四個と比較し、この個数
の一致を検出すると回数積算を開始したラインデータの
副走査位置を位置記憶回路１５に格納するようになって
いる。

【００９５】そして、この画像読取装置３６は、本読取
の実行時には、位置記憶回路１５が記憶した走査位置か
らｍラインである四ラインの走査位置まで副走査機構５
による走査速度を速度可変手段が１／ｎに可変するよう
になっており、この走査速度が可変された状態でデジタ
ル変換されたラインデータをｎ×ｍライン期間にわたり
積算平均化回路１７がｎライン毎に平均化して新規のｍ
個のラインデータとするようになっている。

【００９６】このような構成において、この画像読取装
置３６が前読取を実行する場合、副走査機構５が搬送す
る読取画像２２の副走査方向に連続した主走査ラインを
ＣＣＤセンサ１０がラインデータに順次変換して出力す
ると、このアナログ電圧からなるラインデータはサンプ
ルホールド回路１２で転送クロック成分が除去されてか
らライン積算判別回路１４に伝送される。

【００９７】すると、このライン信号判定回路１４は、
アナログのラインデータを積分算出手段が個々に積分し
てライン比較手段が基準電圧と比較し、この比較結果を
判定結果記憶回路３７に出力する。そこで、この判定結
果記憶回路３７では、入力される比較結果を四個のカウ
ンタ回路３９〜４２が一ラインずつ相違する順番で四ラ
インずつ繰返し積算し、この積算個数をライン積算判別
回路３８に各々が繰返し出力する。この時、図１０に例
示するように、カウンタ回路３９〜４２は、クロック信
号に同期して順番に入力されるリセット信号f1〜f4に対
応して積算個数を初期化し、この初期化直後から積算を
開始するラインデータの比較結果“L1，L2...”の積算
個数を、クロック信号ＣＬＫ ₂に同期して順番に入力さ
れる制御信号“g1〜g4”に対応してライン積算判別回路
３８に出力する。

【００９８】そこで、このライン積算判別回路３８は順
次入力される積算個数をｍ個である四個と比較し、この
個数の一致を検出すると回数積算を開始した副走査位置
を位置記憶回路１５に格納するようになっている。この
ようにすることで、この位置記憶回路１５には全体的に
電圧が低いラインデータの副走査位置が記憶されるの
で、これは読取画像２２において黒色の占有割合が多大
な主走査ラインの副走査位置となる。

【００９９】そして、この画像読取装置３６は、本読取
の実行時には、位置記憶回路１５が記憶した走査位置か
らｍラインである四ラインの走査位置まで副走査機構５
による走査速度を速度可変手段が１／ｎに可変し、この
走査速度が可変された状態でデジタル変換されたライン
データをｎ×ｍライン期間にわたり積算平均化回路１７
がｎライン毎に平均化して新規のｍ個のラインデータと
する。

【０１００】このようにすることで、この画像読取装置
３６は、読取画像２２の必要な部分のみ走査速度を低下
させてラインデータを平均化するので、全体の読取品質
を良好に確保し、かつ、全体の読取時間の増大を防止し
て作業能率の向上に寄与することができる。しかも、こ
の画像読取装置３６では、黒色の占有割合が多大な主走
査ラインが副走査方向にｍ個連続した場合のみ走査速度
を低下させてラインデータを平均化するので、より良好
に作業能率の向上に寄与することができる。

【０１０１】なお、本実施例の画像読取装置３６は、請
求項５記載の発明の一実施例として、請求項１記載の発
明の一実施例として前述した画像読取装置１と同様に、
ライン信号判定回路１４で積分算出手段とライン比較手
段とを形成することを例示したが、本発明は上記実施例
に限定されるものでもない。例えば、請求項６記載の発
明の一実施例として、請求項２記載の発明の一実施例と
同様に、コンパレータ２５とカウンタ回路２６とからな
るライン積算判別回路２４で積分算出手段とライン比較
手段とを形成することも可能である。このようにするこ
とで、ライン積算判別回路２４は読取画像２２の主走査
ラインに包含される黒色の画素の個数を１画素毎に積算
して黒色の占有割合を判別するので、例えば、走査速度
が変化しても読取品質を良好に維持することができる。

【０１０２】また、本実施例の画像読取装置３６は、請
求項５記載の発明の一実施例として、ライン積算手段で
ある判定結果記憶回路３７の積算個数を個数比較手段で
あるライン積算判別回路３８がｍ個である四個と比較す
ることを例示したが、本発明は上記実施例に限定される
ものではない。例えば、請求項７記載の発明の一実施例
として、個数比較手段がライン積算手段の積算個数と比
較する個数をｍ個以下に設定することも可能であり、こ
のようにすることで読取画像２２の読取走査を低速化し
てラインデータを平均化する基準を低下させることがで
きる。そして、このことは請求項６記載の発明の一実施
例として上述した画像読取装置にも同様である。

【０１０３】つぎに、請求項８記載の発明の一実施例を
図１１ないし図１３に基づいて以下に説明する。まず、
この画像読取装置４３は、図１１に例示するように、Ｃ
ＣＤセンサ１０がサンプルホールド回路１２を介して接
続されたＡ／ＤＣ１３に第二の積算平均化回路４４が接
続されており、この積算平均化回路４４が接続されたラ
イン積算判別回路２８が位置記憶回路１５に接続されて
いる。

【０１０４】そして、この画像読取装置の第二の積算平
均化回路４４は、図１２に例示するように、一つのライ
ンデータを記憶するＲＡＭ等のラインデータ記憶回路４
５〜４８が個々に接続された前平均化手段である第一か
ら第四の演算回路４９〜５２を連設した構造となってお
り、これらの演算回路４９〜５２は、図１３に例示する
ような、Ａ／ＤＣ１３から並列に入力されるラインデー
タ“Ｌ1，Ｌ2．．．”を前記ラインデータ記憶回路４５
〜４８に格納するタイミングの制御信号“ｓ１〜ｓ４”
と、ラインデータを平均化してライン積算判別回路２８
に出力するタイミングの制御信号ｔ1〜ｔ4とが入力され
るようになっている。なお、本実施例では説明を簡略化
するため、“ｍ＝４”として前記積算平均化回路４４を
四個の前記演算回路４９〜５２や前記ラインデータ記憶
回路４５〜４８で形成することを例示したが、この個数
となる数値ｍは実際には機器の仕様などにより各種に設
定されるものである。

【０１０５】そこで、この画像読取装置４３では、前読
取の実行時には、ＣＣＤセンサ１０が順次出力してＡ／
ＤＣ１３がデジタル化したシリアルなラインデータを、
前記積算平均化回路４４が一ラインずつ相違する順番で
四ラインずつ繰返し平均化して新規のラインデータとす
るようになっており、基準電圧より低いこの新規のライ
ンデータの画素データの個数を積算して基準個数と比較
するライン積算判別回路２８が、基準個数より積算個数
が多大なラインデータの副走査位置を位置記憶回路１５
に格納するようになっている。

【０１０６】このような構成において、この画像読取装
置４３が前読取を実行する場合、副走査機構５が搬送す
る読取画像２２の副走査方向に連続した主走査ラインを
ＣＣＤセンサ１０がラインデータに順次変換して出力す
ると、このアナログ電圧からなるラインデータはサンプ
ルホールド回路１２で転送クロック成分が除去されてＡ
／ＤＣ１３でデジタル化されてから第二の積算平均化回
路４４に伝送される。

【０１０７】すると、この積算平均化回路４４では、入
力されるラインデータを四個の演算回路４９〜５２が各
々一ラインずつ相違する順番で四ラインずつ繰返し平均
化し、この平均化された新規のラインデータをライン積
算判別回路２８に各々が繰返し出力する。この時、図１
３に例示するように、演算回路４９〜５２は、順番に入
力される制御信号“ｓ1〜ｓ4”に対応してＡ／ＤＣ１３
から入力されるラインデータ“Ｌ1，Ｌ2．．．”をライ
ンデータ記憶回路４５〜４８に蓄積を始め、３ライン目
まで積算したラインデータと入力された第四のラインデ
ータとを制御信号“ｔ1〜ｔ4”に対応して平均化する。

【０１０８】そこで、この平均化された新規のラインデ
ータが順次入力されるライン積算判別回路２８は、ライ
ンデータをビットコンパレータ２９で一画素毎に基準デ
ータと比較し、この基準データより低いことを検出した
画素データの個数を前記カウンタ回路３０で積算する。
そして、この積算個数と基準個数とを個数比較手段で比
較し、この基準個数より積算個数が多大なラインデータ
の副走査位置を位置記憶回路１５に格納する。このよう
にすることで、この位置記憶回路１５には全体的に電圧
が低いラインデータの副走査位置が記憶されるので、こ
れは読取画像２２において黒色の占有割合が多大な主走
査ラインの副走査位置となる。

【０１０９】そして、この画像読取装置４３は、本読取
の実行時には、位置記憶回路１５が記憶した走査位置か
らｍラインである四ラインの走査位置まで副走査機構５
による走査速度を速度可変手段が１／ｎに可変し、この
走査速度が可変された状態でデジタル変換されたライン
データをｎ×ｍライン期間にわたり積算平均化回路１７
がｎライン毎に平均化して新規のｍ個のラインデータと
する。

【０１１０】このようにすることで、この画像読取装置
４３は、読取画像２２の必要な部分のみ走査速度を低下
させてラインデータを平均化するので、全体の読取品質
を良好に確保し、かつ、全体の読取時間の増大を防止し
て作業能率の向上に寄与することができる。しかも、こ
の画像読取装置４３では、ライン積算判別回路２８が読
取画像２２の主走査ラインに包含される黒色の画素の個
数をデジタル値で積算して黒色の占有割合を判別するの
で、判定が安定に行われ読取品質を良好に維持すること
ができる。さらに、この画像読取装置４３では、黒色の
占有割合が多大な主走査ラインが副走査方向にｍ個連続
した場合のみ走査速度を低下させてラインデータを平均
化するので、より良好に作業能率の向上に寄与すること
ができる。

【０１１１】なお、本実施例の画像読取装置４３は、請
求項８記載の発明の一実施例として、請求項３記載の発
明の一実施例として前述した画像読取装置２７と同様
に、画素比較手段であるビットコンパレータ２９と画素
積算手段であり個数比較手段でもあるカウンタ回路３０
とでライン積算判別回路２８を形成することを例示した
が、本発明は上記実施例に限定されるものではない。例
えば、請求項９記載の発明の一実施例として、請求項４
記載の発明の一実施例と同様に、一致検出手段であるノ
アゲート３３と一画素検出手段であるアンドゲート３４
と画素積算手段であるカウンタ回路３５とでライン積算
判別回路３２を形成することも可能である。このように
することで、ライン積算判別回路３２が読取画像２２階
調数が多い場合でも画素データ中（ビット）を部分的に
抽出して全体の黒色の占有割合を判断するので、その構
造と処理とを簡略化することができる。

【０１１２】つぎに、請求項３，１０，１３記載の発明
の一実施例を図１４及び図１５に基づいて以下に説明す
る。まず、この画像読取装置５３は、図１４に例示する
ように、ＣＣＤセンサ１０がサンプルホールド回路１２
を介して接続されたＡ／ＤＣ１３に設定変更手段を有し
たライン積算判別回路５４が接続されており、このライ
ン積算判別回路５４が位置記憶回路１５と積算処理制御
回路５５と積算平均化回路５６とに接続されている。

【０１１３】そして、この画像読取装置のライン積算判
別回路５４は、図１５に例示するように、画素比較手段
である第一から第三のビットコンパレータ５７〜５９と
画素積算手段であり個数比較手段でもある第一から第三
のカウンタ回路６０〜６２とが連設されており、これら
のカウンタ回路６０〜６２が設定変更手段である一個の
セレクタ回路６３に接続されている。そして、前記ビッ
トコンパレータ５７〜５９は、Ａ／ＤＣ１３が出力する
ラインデータが並列に入力されると共に、各々相違する
基準データが個々に入力されるようになっており、この
ビットコンパレータ５７〜５９の出力が前記カウンタ回
路６０〜６２にイネーブル信号として入力されるように
なっている。ここで、このカウンタ回路６０〜６２は、
ＣＣＤセンサ１０の転送クロックに同期したクロック信
号と、基準個数のプリセットデータとが入力されるよう
になっており、前記セレクタ回路６３は、前記積算処理
制御回路５５が平均化するラインデータとなる三つの個
数“ｎ1〜ｎ3”が予め設定されている。

【０１１４】そこで、この画像読取装置５３では、前読
取の実行時には、ＣＣＤセンサ１０が順次出力してＡ／
ＤＣ１３がデジタル化したシリアルなラインデータを、
前記ビットコンパレータ５７〜５９の各々が自身に固有
の基準データと一画素毎に比較するようになっており、
この基準データより画素データが低いと前記ビットコン
パレータ５７〜５９の出力が前記カウンタ回路６０〜６
２にイネーブル信号として入力されるようになってい
る。この場合、このカウンタ回路６０〜６２は、イネー
ブル信号の入力に対応してクロック信号でカウントを実
行することで、基準電圧より低い画素データの個数を積
算するようになっている。

【０１１５】さらに、このカウンタ回路６０〜６２は、
積算個数とプリセットデータの基準個数とを比較するよ
うになっており、この基準個数より積算個数が多大なラ
インデータの副走査位置をセレクタ回路６３に出力する
ようになっている。そこで、このセレクタ回路６３は、
前記カウンタ回路６０〜６２の出力に対応して平均化の
個数“n1〜n3”の一つを前記積算処理制御回路５５と前
記積算平均化回路５６とに選択的に出力するようになっ
ており、この選択に対応したラインデータの副走査位置
を位置記憶回路１５に格納するようになっている。

【０１１６】そこで、この画像読取装置５３では、本読
取の実行時には、前記ライン積算判別回路５４の出力で
位置記憶回路１５に設定された副走査位置に到達する
と、前記ライン積算判別回路５４の出力で設定された割
合１／ｎに前記精算処理制御回路５５が副走査機構５の
走査速度を低減するようになっており、この状態で前記
ライン積算判別回路５４の出力で設定された個数“ｎ”
の主走査ラインを前記積算平均化回路５６が平均化する
ようになっている。

【０１１７】このような構成において、この画像読取装
置５３が前読取を実行する場合、副走査機構５が搬送す
る読取画像２２の副走査方向に連続した主走査ラインを
ＣＣＤセンサ１０がラインデータに順次変換して出力す
ると、このアナログ電圧からなるラインデータはサンプ
ルホールド回路１２で転送クロック成分が除去されてＡ
／ＤＣ１３でデジタル化されてからライン積算判別回路
５４に伝送される。

【０１１８】すると、このライン積算判別回路５４は、
シリアルに入力されるデジタルのラインデータをビット
コンパレータ５７〜５９で一画素毎に基準データと比較
し、この基準データより低いことを検出した画素データ
の個数をカウンタ回路６０〜６２で積算する。そして、
これらのカウンタ回路６０〜６２は積算個数と基準個数
とを個数比較手段で比較し、この基準個数より積算個数
が多大なラインデータの副走査位置をセレクタ回路６３
に出力するので、このセレクタ回路６３はカウンタ回路
６０〜６２の出力に対応して平均化の個数“ｎ”の一つ
を積算処理制御回路５５と前記積算平均化回路５６とに
選択的に出力するようになっており、この選択に対応し
たラインデータの副走査位置を位置記憶回路１５に格納
する。このようにすることで、この位置記憶回路１５に
は全体的に電圧が低いラインデータの副走査位置が記憶
されるので、これは読取画像２２において黒色の占有割
合が多大な主走査ラインの副走査位置となる。

【０１１９】そこで、上述のようにして前読取を完了し
た画像読取装置５３が本読取を実行する場合、ライン積
算判別回路５４の出力で位置記憶回路１５に設定された
副走査位置に到達すると精算処理制御回路５５が副走査
機構５の走査速度を割合１／ｎに低減して積算平均化回
路５６が個数“ｎ”の主走査ラインを平均化する。この
ようにすることで、読取画像２２の必要な部分のみ走査
速度を低下させてラインデータを平均化するので、全体
の読取品質を良好に確保し、かつ、全体の読取時間の増
大を防止して作業能率の向上に寄与することができる。

【０１２０】さらに、この画像読取装置５３では、ライ
ン積算判別回路５４が積算処理制御回路５５による副走
査機構５の駆動速度と積算平均化回路５６による平均化
の割合とを自動的に設定するようになっているので、原
稿２３の読取画像２２に対応してラインデータの平均化
が最適な条件で実行されるようになっている。また、こ
の画像読取装置５３では、ライン積算判別回路５４が読
取画像２２の主走査ラインに包含される黒色の画素の個
数をアナログ値で積算して黒色の占有割合を判別するの
で、判別が安定して行われ読取品質を良好に維持するこ
とができる。

【０１２１】なお、本実施例の画像読取装置５３では、
請求項３，１０，１３記載の発明の一実施例として、積
算処理制御回路５５による副走査機構５の駆動速度と積
算平均化回路５６による平均化の割合とを、予め設定さ
れた複数の基準データに対応してライン積算判別回路５
４が自動的に設定することを例示した。しかし、請求項
１０記載の発明は上記実施例に限定されるものではな
く、積算処理制御回路５５による副走査機構５の駆動速
度と積算平均化回路５６による平均化の割合とを可変自
在に設定することは、請求項１，２，３，４，５，６，
７，８又は９記載の発明の一実施例として前述した画像
読取装置１等にも適用可能である。

【０１２２】また、請求項１１記載の発明の一実施例と
して、請求項１又は５記載の発明の一実施例として前述
した画像読取装置１，３６において、ライン比較手段で
あるライン積算判別回路１４に複数の基準電圧を予め設
定し、これに対応して走査速度と平均化割合とを複数に
設定する設定変更手段を設けること（図示せず）や、請
求項１２記載の発明の一実施例として、請求項２又は６
記載の発明の一実施例として前述した画像読取装置にお
いて、画素比較手段であるライン積算判別回路２４に複
数の基準電圧を予め設定し、これに対応して走査速度と
平均化割合とを複数に設定する設定変更手段を設けるこ
と（図示せず）なども可能である。

【０１２３】つぎに、請求項１４記載の発明の一実施例
を図１６に基づいて以下に説明する。なお、本実施例で
は説明を簡略化するため、ラインの１画素のデータを８
ビットとして一致検出手段が画素データの上位３ビット
を検出することとするが、これらのビット数は機器の仕
様などに対応して各種に設定されるものである。

【０１２４】まず、この画像読取装置（図示せず）で
は、アナログデジタルコンバータであるＡ／ＤＣ３１か
らデジタルの画素データが入力されるライン積算判別回
路６４に、８ビットの画素データの第一ビットから第三
ビットが入力される一致検出手段である第一のノアゲー
ト６５と、８ビットの画素データの第一ビットから第四
ビットが入力される一致検出手段である第二のノアゲー
ト６６とが設けられている。さらに、第一のノアゲート
６５の出力と第四ビットの反転出力とが入力される一画
素検出手段である第一のアンドゲート６７と、前記第二
のノアゲート６６の出力と第五ビットの反転出力とが入
力される一画素検出手段である第二のアンドゲート６８
とが設けられている。そして、これら第一・第二のアン
ドゲート６７，６８の出力がイネーブル信号として入力
される画素積算手段である第一・第二のカウンタ回路６
９，７０が設けられており、これら第一・第二のカウン
タ回路６９，７０の出力に対応して選択的に出力する設
定変更手段である一個のセレクタ回路７１が設けられて
いる。

【０１２５】なお、この画像読取装置のライン積算判別
回路６４では、上述のように８ビットの画素データから
前記アンドゲート６７が四ビットの画素データを抽出す
ることで“16／256”が第一の基準データとして設定さ
れ、前記アンドゲート６８が八ビットのラインデータか
ら五ビットの画素データを抽出することで“8／256”が
第二の基準データとして設定されている。また、前記カ
ウンタ回路６９，７０は、ＣＣＤセンサ１０の転送クロ
ックに同期したクロック信号と、基準個数のプリセット
データとが入力されるようになっており、前記セレクタ
回路７１を介してラインデータの副走査位置を位置記憶
回路１５に出力するようになっている。

【０１２６】そこで、この画像読取装置では、前読取の
実行時には、ＣＣＤセンサ１０が読取画像から順次読み
取ってＡ／ＤＣ３１がアナログからデジタルに変換した
ラインデータから、前記ノアゲート６５，６６が画素デ
ータの上位三ビットと四ビットを各々選出して一致の有
無を検出するようになっている。そして、この一致が検
出されると、前記アンドゲート６７，６８が一致検出手
段には用いていない同一画素データの第四ビットと第五
ビットとを各々選出するようになっており、画素データ
のこれら選出されたビット信号を前記カウンタ回路６
９，７０にイネーブル信号として出力するようになって
いる。そこで、これらのカウンタ回路６９，７０は、入
力された画素データに対応してクロック信号でカウント
を各々実行することで、基準データより低い画素データ
の個数を積算するようになっている。この時、このカウ
ンタ回路６９，７０は、一つのラインデータにおける積
算個数をプリセットデータの基準個数から順次減算して
算出結果が“０”となると前記セレクタ回路７１に
“１”を各々出力するようになっており、このセレクタ
回路７１は入力に対応して平均化の個数“n1〜n3”の一
つを積算処理制御回路５５と積算平均化回路５６とに選
択的に出力し、この選択に対応したラインデータの副走
査位置を位置記憶回路１５に格納するようになってい
る。

【０１２７】このような構成において、この画像読取装
置が前読取を実行する場合、副走査機構５が搬送する読
取画像２２の副走査方向に連続した主走査ラインをＣＣ
Ｄセンサ１０がラインデータに順次変換して出力する
と、このアナログ電圧からなるラインデータはサンプル
ホールド回路１２で転送クロック成分が除去されてＡ／
ＤＣ３１でデジタルに変換される。

【０１２８】すると、このＡ／ＤＣ３１がデジタルに変
換したラインデータから、ライン積算判別回路６４のノ
アゲート６５，６６が画素データの上位数ビットを選出
して一致の有無を検出するので、第一のノアゲート６５
は上位三ビットの全部が“０”の場合のみ“１”を出力
し、第二のノアゲート６６は上位四ビットの全部が
“０”の場合のみ“１”を出力する。そして、これら第
一・第二のノアゲート６５，６６から第一・第二のアン
ドゲート６７，６８に“１”が入力されると、第一のア
ンドゲート６７は第四ビットの画素データの反転信号を
第一のカウンタ回路６９にイネーブル信号として出力
し、第二のアンドゲート６８は第五ビットの画素データ
の反転信号を第二のカウンタ回路７０にイネーブル信号
として出力する。そこで、これら第一・第二のカウンタ
回路６９，７０は、入力された“１”に対応してクロッ
ク信号をカウントし、このカウントした積算個が数基準
個数に到達するとセレクタ回路７１に“１”を出力する
ので、このセレクタ回路７１は入力に対応してラインデ
ータの副走査位置を位置記憶回路１５に格納する。

【０１２９】なお、このライン積算判別回路６４では、
画素の濃度レベルが"16／256 "以上の場合には第一・第
二のカウンタ回路６９，７０の両方がカウントを実行せ
ず、“16／256〜8／256”の場合には第一のカウンタ回
路６９のみがカウントを実行し、“8／256”以下の場合
には第一・第二のカウンタ回路６９，７０の両方がカウ
ントを実行する。

【０１３０】そこで、上述のようにして前読取を完了し
た画像読取装置が本読取を実行する場合、ライン積算判
別回路６４の出力で位置記憶回路１５に設定された副走
査位置に到達すると精算処理制御回路５５が副走査機構
５の走査速度を割合１／ｎに低減して積算平均化回路５
６が個数“ｎ”の主走査ラインを平均化する。このよう
にすることで、読取画像２２の必要な部分のみ走査速度
を低下させてラインデータを平均化するので、全体の読
取品質を良好に確保し、かつ、全体の読取時間の増大を
防止して作業能率の向上に寄与することができる。

【０１３１】しかも、この画像読取装置では、ライン積
算判別回路６４が読取画像２２の階調数が多い場合でも
画素データ中（ビット）を部分的に抽出して全体の黒色
の占有割合を判断するので、構造が簡略で処理が簡易で
ある。さらに、ライン積算判別回路６４が積算処理制御
回路５５による副走査機構５の駆動速度と積算平均化回
路５６による平均化の割合とを自動的に設定するように
なっているので、原稿２３の読取画像２２に対応してラ
インデータの平均化が最適な条件で実行されるようにな
っている。

【０１３２】つぎに、請求項１７記載の発明の一実施例
を図１７に基づいて以下に説明する。まず、この画像読
取装置（図示せず）は、大部分は上述した画像読取装置
１等と同様な構造となっており、そのライン積算判別回
路１４に基準電圧を可変自在に設定する電圧可変手段で
ある電圧可変回路７２を付加した構造となっている。

【０１３３】そして、この電圧可変回路７２は、ＣＣＤ
センサ１０に接続されたピークホールド回路（図示せ
ず）の出力がゲート回路（図示せず）を介するなどして
電圧差を増幅する差動増幅器７３に二つの入力として接
続されており、この差動増幅器７３の出力と予めＲＡＭ
等に設定された基準データの出力とがデジタル値をアナ
ログ値に変換するＤ／ＡＣ(Digital／Analog Converto
r）７４に接続されている。そして、このＤ／ＡＣ７４
の出力は電流を電圧に変換するＩ／ＶＣ７５に接続され
ており、このＩ／ＶＣ７５の出力がライン積算判別回路
１４に接続されている。

【０１３４】そこで、この画像読取装置では、前読取の
開始時に、ＣＣＤセンサ１０が出力するラインデータで
あるＤＳ（Ｅ）をピークホールド回路でホールドして前
記差動増幅器７３に“V1”として出力するようになって
おり、さらに、コンタクトガラス２の先端部などに配置
されている白色基準板（図示せず）をＣＣＤセンサ１０
が読み取ったラインデータのピーク値をピークホールド
回路でホールドして前記差動増幅器７３に“V2”として
出力するようになっている。そして、この差動増幅器７
３は、入力された電圧差に比例した電圧“V0”を前記Ｄ
／ＡＣ７４に出力するようになっており、このＤ／ＡＣ
７４は入力された電圧“V0”と基準データとに対応した
電流“I0”を前記Ｉ／ＶＣ７５出力するようになってい
る。そこで、このＩ／ＶＣ７５は入力された電流に対応
して電圧“Vr”をライン積算判別回路１４に出力するよ
うになっているので、このライン積算判別回路１４は入
力電圧を基準電圧として保持するようになっている。

【０１３５】そこで、このライン積算判別回路１４は、
前読取の開始時には、ＣＣＤセンサ１０がシリアルに順
次出力するアナログのラインデータをコンパレータ２５
で一画素毎に基準電圧と比較するようになっており、こ
の基準電圧より画素データが低いとコンパレータ２５の
出力がカウンタ回路２６にイネーブル信号として入力さ
れるようになっている。この場合、このカウンタ回路２
６は、イネーブル信号の入力に対応してクロック信号で
カウントを実行することで、基準電圧より低い画素デー
タの個数を積算するようになっている。さらに、このカ
ウンタ回路２６は、一つのラインデータにおける積算個
数とプリセットデータの基準個数とを比較するようにな
っており、この基準個数より積算個数が多大なラインデ
ータの副走査位置を位置記憶回路１５に格納するように
なっている。

【０１３６】このような構成において、この画像読取装
置が前読取を実行する場合、その開始時点においてＣＣ
Ｄセンサ１０がラインデータとして出力するＤＳ（Ｅ）
のピーク値と白色基準板のラインデータのピーク値とが
差動増幅器７３に“V1，V2”として順次入力されるの
で、この差動増幅器７３は、入力された電圧差に比例し
た電圧“V0”をＤ／ＡＣ７４に出力する。すると、この
Ｄ／ＡＣ７４は入力された電圧“V0”と基準データとに
対応した電流“I0”をＩ／ＶＣ７５出力するので、この
Ｉ／ＶＣ７５は入力電流に対応した基準電圧“Vr”をラ
イン積算判別回路１４に出力する。

【０１３７】そこで、この画像読取装置では、上述のよ
うに前読取の開始時点でライン積算判別回路１４に基準
電圧が初期設定された状態で前読取が継続されるので、
副走査機構５が搬送する読取画像２２の副走査方向に連
続した主走査ラインをＣＣＤセンサ１０がラインデータ
に順次変換して出力すると、このアナログ電圧からなる
ラインデータはサンプルホールド回路１２で転送クロッ
ク成分が除去されてからライン積算判別回路１４に伝送
される。

【０１３８】すると、このライン積算判別回路１４は、
シリアルに入力されるアナログのラインデータをコンパ
レータ２５で一画素毎に基準電圧と比較し、この基準電
圧より低いことを検出した画素データの個数を前記カウ
ンタ回路２６で積算する。そして、この積算個数と基準
個数とを個数比較手段で比較し、この基準個数より積算
個数が多大なラインデータの副走査位置を位置記憶回路
１５に格納する。このようにすることで、この位置記憶
回路１５には全体的に電圧が低いラインデータの副走査
位置が記憶されるので、これは読取画像２２において黒
色の占有割合が多大な主走査ラインの副走査位置とな
る。

【０１３９】そこで、上述のようにして前読取を完了し
た画像読取装置が本読取を実行する場合、これは前述し
た画像読取装置１と同様に、読取画像２２の必要な部分
のみ走査速度を低下させてラインデータを平均化するの
で、全体の読取品質を良好に確保し、かつ、全体の読取
時間の増大を防止して作業能率の向上に寄与することが
できる。しかも、この画像読取装置では、ライン積算判
別回路１４が画像のアナログ値を積分することなく１画
素毎に判別し読取画像２２の主走査ラインに包含される
黒色の画素の個数を積算して黒色の占有割合を判別する
ので、例えば、走査速度が変化しても読取品質を良好に
維持することができる。

【０１４０】そして、この画像読取装置では、前読取の
開始時にＣＣＤセンサ１０の出力に対応して電圧可変手
段である電圧可変回路７２がライン比較手段であるライ
ン積算判別回路１４に基準電圧を自動的に設定するの
で、例えば、照明光源７の照度やＣＣＤセンサ１０の感
度などに経時変化が発生しても、ライン積算判別回路１
４は常時適正な基準電圧で主走査ラインの黒色の占有割
合を判別することができる。

【０１４１】なお、本実施例の画像読取装置では、請求
項１，１７記載の発明の一実施例として電圧可変手段で
ある電圧可変回路７２がライン比較手段であるライン積
算判別回路１４に基準電圧を自動的に設定することを例
示したが、本発明は上記実施例に限定されるものではな
く、これは請求項２，５，６又は７記載の発明の一実施
例として前述した画像読取装置３６等にも適用可能であ
る。

【０１４２】さらに、請求項１５記載の発明の画像読取
装置として、請求項２，３，６又は８記載の発明の一実
施例として前述した画像読取装置において、個数比較手
段であるカウンタ回路２６に基準個数を可変自在に設定
する個数可変手段を設けること（図示せず）や、請求項
１６記載の発明は画像読取装置として、請求項３，４，
８又は９記載の発明の一実施例として前述した画像読取
装置２７等において、データ比較手段であるビットコン
パレータ２９に基準データを可変自在に設定するデータ
可変手段を設けること（図示せず）なども可能である。

【０１４３】なお、上述した各種の実施例では、モノク
ロの読取画像２２を読み取る画像読取装置１等において
黒色の占有割合が多大な主走査ラインを検出して平均化
することを例示したが、本発明は上記実施例に限定され
るものではなく、例えば、色分解フィルタをラインセン
サに装着してフルカラーを読み取る画像読取装置（図示
せず）において、各カラーの濃色の占有割合が多大な主
走査ラインを検出して平均化することも可能である。

【０１４４】

【発明の効果】請求項１記載の発明は、受光素子を主走
査方向に連設したラインセンサを設け、読取画像が形成
された原稿を保持する原稿保持機構を設け、この原稿保
持機構で保持された前記原稿の読取画像と前記ラインセ
ンサとを光学的に副走査方向に相対移動させる副走査機
構を設け、ラインセンサからのアナログ画像信号をデジ
タル信号に変換するアナログデジタルコンバータを設
け、前読取の実行時に前記ラインセンサが前記読取画像
から順次読み取るアナログのラインデータを個々に積分
する積分算出手段を設け、この積分算出手段の積分結果
を予め設定された基準電圧と比較するライン比較手段を
設け、このライン比較手段が基準電圧より積分値が低い
ことを検出したラインデータの副走査位置を記憶する位
置記憶手段を設けたことにより、読取画像の緻密な読取
りが必要な位置を設定し、本読取の実行時に前記位置記
憶手段が記憶した走査位置では前記副走査機構による走
査速度を予め設定された１／ｎに可変する速度可変手段
を設け、この速度可変手段が走査速度を可変した状態
で、前記アナログデジタルコンバータによりデジタルに
変換したラインデータを予め設定されたｎラインで平均
化して新規のラインデータとする平均化手段を設けたこ
とにより、読取画像の必要な部分のみ低速で読取走査し
てラインデータを平均化することができるので、全体の
読取品質を良好に確保し、かつ、全体の読取時間の増大
を防止して作業能率の向上に寄与することができる等の
効果を有するものである。

【０１４５】請求項２記載の発明は、受光素子を主走査
方向に連設したラインセンサを設け、読取画像が形成さ
れた原稿を保持する原稿保持機構を設け、この原稿保持
機構で保持された前記原稿の読取画像と前記ラインセン
サとを光学的に副走査方向に相対移動させる副走査機構
を設け、ラインセンサからのアナログ画像信号をデジタ
ル信号に変換するアナログデジタルコンバータを設け、
前読取の実行時に前記ラインセンサが前記読取画像から
順次読み取るアナログのラインデータを一画素毎に予め
設定された基準電圧と比較する画素比較手段を設け、こ
の画素比較手段が基準電圧より低いことを検出した画素
データの個数を積算する画素積算手段を設け、この画素
計数手段の積算個数と予め設定された基準個数とを比較
する個数比較手段を設け、この個数比較手段が基準個数
より積算個数が多大なことを検出したラインデータの副
走査位置を記憶する位置記憶手段を設けたことにより、
読取画像の緻密な読取りが必要な位置を設定し、本読取
の実行時に前記位置記憶手段が記憶した走査位置では前
記副走査機構による走査速度を予め設定された１／ｎに
可変する速度可変手段を設け、この速度可変手段が走査
速度を可変した状態で前記アナログデジタルコンバータ
によりデジタルに変換したラインデータを予め設定され
たｎラインで平均化して新規のラインデータとする平均
化手段を設けたことにより、読取画像の必要な部分のみ
低速で読取走査してラインデータを平均化することがで
きるので、全体の読取品質を良好に確保し、かつ、全体
の読取時間の増大を防止して作業能率の向上に寄与する
ことができる等の効果を有するものである。

【０１４６】請求項３記載の発明は、受光素子を主走査
方向に連設したラインセンサを設け、読取画像が形成さ
れた原稿を保持する原稿保持機構を設け、この原稿保持
機構で保持された前記原稿の読取画像と前記ラインセン
サとを光学的に副走査方向に相対移動させる副走査機構
を設け、前読取の実行時に前記ラインセンサが前記読取
画像から順次読み取るアナログのラインデータをデジタ
ルに変換するアナログデジタルコンバータを設け、この
アナログデジタルコンバータが出力するデジタルのライ
ンデータを一画素毎に予め設定された基準データと比較
するデータ比較手段を設け、このデータ比較手段が基準
データより低いことを検出した画素データの個数を積算
する画素積算手段を設け、この画素計数手段の積算個数
と予め設定された基準個数とを比較する個数比較手段を
設け、この個数比較手段が基準個数より積算個数が多大
なことを検出したラインデータの副走査位置を記憶する
位置記憶手段を設けたことにより、読取画像の緻密な読
取りが必要な位置を設定し、本読取の実行時に前記位置
記憶手段が記憶した走査位置では前記副走査機構による
走査速度を予め設定された１／ｎに可変する速度可変手
段を設け、この速度可変手段が走査速度を可変した状態
で前記ラインセンサが前記読取画像から順次読み取って
前記アナログデジタルコンバータがアナログからデジタ
ルに変換したラインデータを予め設定されたｎラインで
平均化して新規のラインデータとする平均化手段を設け
たことにより、読取画像の必要な部分のみ低速で読取走
査してラインデータを平均化することができるので、全
体の読取品質を良好に確保し、かつ、全体の読取時間の
増大を防止して作業能率の向上に寄与することができる
等の効果を有するものである。

【０１４７】請求項４記載の発明は、受光素子を主走査
方向に連設したラインセンサを設け、読取画像が形成さ
れた原稿を保持する原稿保持機構を設け、この原稿保持
機構で保持された前記原稿の読取画像と前記ラインセン
サとを光学的に副走査方向に相対移動させる副走査機構
を設け、前読取の実行時に前記ラインセンサが前記読取
画像から順次読み取るアナログのラインデータをデジタ
ルに変換するアナログデジタルコンバータを設け、この
アナログデジタルコンバータが出力するデジタルのライ
ンデータを１画素毎にその複数の上位ビットが全て同一
値である事を検出する一致検出手段を設け、この一致検
出手段が一致を検出するとその画素の残り下位ビットの
中から任意の１ビットが前記複数の上位ビットと同一値
であることを検出する一画素検出手段を設け、この一画
素検出手段が検出した画素の個数を積算する画素積算手
段を設け、この画素計数手段の積算個数と予め設定され
た基準個数とを比較する個数比較手段を設け、この個数
比較手段が基準個数より積算個数が多大なことを検出し
たラインデータの副走査位置を記憶する位置記憶手段を
設けたことにより、読取画像の緻密な読取りが必要な位
置を設定し、本読取の実行時に前記位置記憶手段が記憶
した走査位置では前記副走査機構による走査速度を予め
設定された１／ｎに可変する速度可変手段を設け、この
速度可変手段が走査速度を可変した状態で前記ラインセ
ンサが前記読取画像から順次読み取って前記アナログデ
ジタルコンバータがアナログからデジタルに変換したラ
インデータを予め設定されたｎラインで平均化して新規
のラインデータとする平均化手段を設けたことにより、
読取画像の必要な部分のみ低速で読取走査してラインデ
ータを平均化することができるので、全体の読取品質を
良好に確保し、かつ、全体の読取時間の増大を防止して
作業能率の向上に寄与することができ、しかも、読取画
像の階調数が多い場合でも画素データ中を部分的に抽出
して全体の濃色の占有割合を判断するので、構造が簡略
化や処理の簡易化にも寄与することができる等の効果を
有するものである。

【０１４８】請求項５記載の発明は、受光素子を主走査
方向に連設したラインセンサを設け、読取画像が形成さ
れた原稿を保持する原稿保持機構を設け、この原稿保持
機構で保持された前記原稿の読取画像と前記ラインセン
サとを光学的に副走査方向に相対移動させる副走査機構
を設け、ラインセンサからのアナログ画像信号をデジタ
ル信号に変換するアナログデジタルコンバータを設け、
前読取の実行時に前記ラインセンサが前記読取画像から
順次読み取るアナログのラインデータを個々に積分する
積分算出手段を設け、この積分算出手段の積分結果を予
め設定された基準電圧と比較するライン比較手段を設
け、このライン比較手段の比較結果を１ラインずつ相違
する順番でｍラインずつ繰返し検出するｍ個のライン回
数検出手段を設け、これらのライン回数検出手段が一個
ずつ順番に出力する検出回数を予め設定されたｍ個と順
次比較する個数比較手段を設け、この個数比較手段が前
記ライン検出回数積算手段の積算個数と予め設定された
個数との一致を検出すると前記回数検出手段が回数積算
を開始したラインデータの副走査位置を記憶する位置記
憶手段を設けたことにより、読取画像の緻密な読取りが
必要な位置を設定し、本読取の実行時に前記位置記憶手
段が記憶した走査位置からｍラインの走査位置まで前記
副走査機構による走査速度を予め設定された１／ｎに可
変する速度可変手段を設け、この速度可変手段が走査速
度を可変した状態でデジタル変換されたラインデータを
ｎ×ｍライン期間にわたり予め設定されたｎライン毎に
平均化して新規のｍ個のラインデータとする平均化手段
を設けたことにより、読取画像に濃色の占有割合が多大
な主走査ラインが副走査方向に連続した部分のみ低速で
読取走査してラインデータを平均化することができるの
で、全体の読取品質を良好に確保し、かつ、極めて良好
に全体の読取時間の増大を防止して作業能率の向上に寄
与することができる等の効果を有するものである。

【０１４９】請求項６記載の発明は、受光素子を主走査
方向に連設したラインセンサを設け、読取画像が形成さ
れた原稿を保持する原稿保持機構を設け、この原稿保持
機構で保持された前記原稿の読取画像と前記ラインセン
サとを光学的に副走査方向に相対移動させる副走査機構
を設け、ラインセンサからのアナログ画像信号をデジタ
ル信号に変換するアナログデジタルコンバータを設け、
前読取の実行時に前記ラインセンサが前記読取画像から
順次読み取るアナログのラインデータを一画素毎に予め
設定された基準電圧と比較する画素比較手段を設け、こ
の画素比較手段が基準電圧より低いことを検出した画素
データの個数を積算する画素積算手段を設け、この画素
計数手段の積算個数と予め設定された基準個数とを比較
し、基準個数より積算個数が多大なラインを検出する個
数比較手段を設け、前記比較結果を１ラインずつ相違す
る順番でｍラインずつ繰返し検出するｍ個のライン回数
検出手段を設け、これらのライン回数検出手段が一個ず
つ順番に出力する検出回数を予め設定されたｍ個と順次
比較する個数比較手段を設け、この個数比較手段が前記
ライン検出回数積算手段の積算個数と予め設定された個
数との一致を検出すると前記回数検出手段が回数積算を
開始したラインデータの副走査位置を記憶する位置記憶
手段を設けたことにより、読取画像の緻密な読取りが必
要な位置を設定し、本読取の実行時に前記位置記憶手段
が記憶した走査位置からｍラインの走査位置まで前記副
走査機構による走査速度を予め設定された１／ｎに可変
する速度可変手段を設け、この速度可変手段が走査速度
を可変した状態でデジタル変換されたラインデータをｎ
×ｍライン期間にわたり予め設定されたｎライン毎に平
均化して新規のｍ個のラインデータとする平均化手段を
設けたことにより、読取画像の必要な部分のみ低速で読
取走査してラインデータを平均化することができるの
で、全体の読取品質を良好に確保し、かつ、全体の読取
時間の増大を防止して作業能率の向上に寄与することが
でき、しかも、主走査ラインに包含される濃色の画素の
個数を画像のアナログ値を積分することなく１画素毎に
判別し積算して占有割合を判別するので、例えば、走査
速度が変化しても読取品質を良好に維持することができ
る等の効果を有するものである。

【０１５０】請求項７記載の発明は、請求項５又は６記
載の発明において、個数比較手段がライン検出回数積算
手段の積算個数と比較する個数をｍ個以下に設定したこ
とにより、読取走査を低速にしてラインデータを平均化
する基準を低下させることができるので、読取品質の向
上に寄与することができる等の効果を有するものであ
る。

【０１５１】請求項８記載の発明は、受光素子を主走査
方向に連設したラインセンサを設け、読取画像が形成さ
れた原稿を保持する原稿保持機構を設け、この原稿保持
機構で保持された前記原稿の読取画像と前記ラインセン
サとを光学的に副走査方向に相対移動させる副走査機構
を設け、ラインセンサからのアナログ画像信号をデジタ
ル信号に変換するアナログデジタルコンバータを設け、
前読取の実行時に前記アナログデジタルコンバータがデ
ジタルに変換したラインデータを一ラインずつ相違する
順番で予め設定されたｍラインずつ繰返し平均化して新
規のラインデータとする前平均化手段を設け、これらの
前平均化手段が一個ずつ順番に出力するラインデータを
一画素毎に予め設定された基準データと順次比較するデ
ータ比較手段を設け、このデータ比較手段が基準データ
より低いことを検出した画素データの個数を積算する画
素積算手段を設け、この画素計数手段の積算個数と予め
設定された基準個数とを比較する個数比較手段を設け、
この個数比較手段が基準個数より積算個数が多大なこと
を検出すると前記前平均化手段が平均化を開始したライ
ンデータの副走査位置を記憶する位置記憶手段を設けた
ことにより、読取画像の緻密な読取りが必要な位置を設
定し、本読取の実行時に前記位置記憶手段が記憶した走
査位置からｍラインの走査位置まで前記副走査機構によ
る走査速度を予め設定された１／ｎに可変する速度可変
手段を設け、この速度可変手段が走査速度を可変した状
態でデジタル変換されたラインデータをｎ×ｍライン期
間にわたり予め設定されたｎライン毎に平均化して新規
のｍ個のラインデータとする平均化手段を設けたことに
より、読取画像に濃色の占有割合が多大な主走査ライン
が副走査方向に連続した部分のみ低速で読取走査してラ
インデータを平均化することができるので、全体の読取
品質を良好に確保し、かつ、全体の読取時間の増大を防
止して作業能率の向上に寄与することができ、しかも、
主走査ラインに包含される濃色の画素の個数をデジタル
出力で積算して占有割合を判別するので、判定が安定し
て行われ読取品質を良好に維持することができる等の効
果を有するものである。

【０１５２】請求項９記載の発明は、受光素子を主走査
方向に連設したラインセンサを設け、読取画像が形成さ
れた原稿を保持する原稿保持機構を設け、この原稿保持
機構で保持された前記原稿の読取画像と前記ラインセン
サとを光学的に副走査方向に相対移動させる副走査機構
を設け、ラインセンサが前記読取画像から順次読み取る
アナログのラインデータをデジタルに変換するアナログ
デジタルコンバータを設け、前読取の実行時に前記アナ
ログデジタルコンバータがデジタルに変換したラインデ
ータを予め設定されたｍライン毎に平均化して新規のラ
インデータとする前平均化手段を設け、この前平均化手
段が平均化したラインデータを１画素毎にその複数の上
位ビットが全て同一値である事を検出する一致検出手段
を設け、この一致検出手段が一致を検出するとその画素
の残りの下位ビットの中から任意の１ビットが前記複数
の上位ビットと同一値であることを検出する一画素検出
手段を設け、この一画素検出手段が検出した画素データ
の個数を積算する画素積算手段を設け、この画素計数手
段の積算個数と予め設定された基準個数とを比較する個
数比較手段を設け、この個数比較手段が基準個数より積
算個数が多大なことを検出すると前記前平均化手段が平
均化を開始したラインデータの副走査位置を記憶する位
置記憶手段を設けたことにより、読取画像の緻密な読取
りが必要な位置を設定し、本読取の実行時に前記位置記
憶手段が記憶した走査位置からｍラインの走査位置まで
前記副走査機構による走査速度を予め設定された１／ｎ
に可変する速度可変手段を設け、この速度可変手段が走
査速度を可変した状態でデジタル変換されたラインデー
タをｎ×ｍライン期間にわたり予め設定されたｎライン
毎に平均化して新規のｍ個のラインデータとする平均化
手段を設けたことにより、読取画像の必要な部分のみ低
速で読取走査してラインデータを平均化することができ
るので、全体の読取品質を良好に確保し、かつ、全体の
読取時間の増大を防止して作業能率の向上に寄与するこ
とができ、しかも、読取画像の階調数が多い場合でも画
素データ中を部分的に抽出して全体の濃色の占有割合を
判断するので、構造の簡略化や処理の簡易化に寄与する
ことができる等の効果を有するものである。

【０１５３】請求項１０記載の発明は、請求項１，２，
３，４，５，６，７，８又は９記載の発明において、平
均化手段が平均化するライン数ｎと速度可変手段が走査
速度を可変する割合１／ｎとを可変自在に設定する設定
変更手段を設けたことにより、読取品質と読取速度とを
自在に調節することができる等の効果を有するものであ
る。

【０１５４】請求項１１記載の発明は、請求項１又は５
記載の発明において、ライン比較手段に複数の基準電圧
を予め設定し、これらの基準電圧に対応して平均化手段
が平均化するライン数ｎと速度可変手段が走査速度を可
変する割合１／ｎとを複数に設定する設定変更手段を設
けたことにより、読取画像に対応して読取品質と読取速
度とを適正に調整することができる等の効果を有するも
のである。

【０１５５】請求項１２記載の発明は、請求項２又は６
記載の発明において、画素比較手段に複数の基準電圧を
予め設定し、これらの基準電圧に対応して平均化手段が
平均化するライン数ｎと速度可変手段が走査速度を可変
する割合１／ｎとを複数に設定する設定変更手段を設け
たことにより、読取画像に対応して読取品質と読取速度
とを適正に調整することができる等の効果を有するもの
である。

【０１５６】請求項１３記載の発明は、請求項３又は８
記載の発明において、データ比較手段に複数の基準デー
タを予め設定し、これらの基準データに対応して平均化
手段が平均化するライン数ｎと速度可変手段が走査速度
を可変する割合１／ｎとを複数に設定する設定変更手段
を設けたことにより、読取画像に対応して読取品質と読
取速度とを適正に調整することができる等の効果を有す
るものである。

【０１５７】請求項１４記載の発明は、請求項４又は９
記載の発明において、複数個の一画素検出手段を設け、
これらの一画素検出手段が検出した画素データの個数を
各々積算する画素積算手段を設け、この画素計数手段の
積算個数と予め設定された基準個数とを各々比較する個
数比較手段を設け、この個数比較手段の比較結果に対応
して平均化手段が平均化するライン数ｎと速度可変手段
が走査速度を可変する割合１／ｎとを可変自在に設定す
る設定変更手段を設けたことにより、読取画像に対応し
て読取品質と読取速度とを適正に調整することができる
等の効果を有するものである。

【０１５８】請求項１５記載の発明は、請求項２，３，
６又は８記載の発明において、個数比較手段に基準個数
を可変自在に設定する個数可変手段を設けたことによ
り、例えば、ラインセンサの感度に経時変化が発生した
場合などでも、これに対応して基準個数を設定すること
で、濃色の占有割合が多大な主走査ラインを常時適正に
判別することができる等の効果を有するものである。

【０１５９】請求項１６記載の発明は、請求項３又は８
記載の発明において、データ比較手段に基準データを可
変自在に設定するデータ可変手段を設けたことにより、
例えば、ラインセンサの感度に経時変化が発生した場合
などでも、これに対応して基準データを設定すること
で、濃色の占有割合が多大な主走査ラインを常時適正に
判別することができる等の効果を有するものである。

【０１６０】請求項１７記載の発明は、請求項１又は５
記載の発明において、前読取の開始時にライン比較手段
に基準電圧を可変自在に設定する電圧可変手段を設けた
ことにより、例えば、ラインセンサの感度に経時変化が
発生した場合などでも、これに対応して基準電圧を設定
することで、濃色の占有割合が多大な主走査ラインを常
時適正に判別することができる等の効果を有するもので
ある。

【図面の簡単な説明】

【図１】請求項１記載の発明の一実施例画像読取装置を
例示するブロック図である。

【図２】ラインデータの出力波形を例示する特性図であ
る。

【図３】ラインデータの積算処理の制御タイミングを例
示するタイムチャートである。

【図４】請求項２記載の発明の一実施例の画像読取装置
のライン積算判別回路を例示するブロック図である。

【図５】請求項３記載の発明の一実施例の画像読取装置
を例示するブロック図である。

【図６】ライン積算判別回路を例示するブロック図であ
る。

【図７】請求項４記載の発明の一実施例の画像読取装置
のライン積算判別回路を例示するブロック図である。

【図８】請求項５記載の発明の一実施例の画像読取装置
を例示するブロック図である。

【図９】判定結果記憶回路を例示するブロック図であ
る。

【図１０】ラインデータの積算処理の制御タイミングを
例示するタイムチャートである。

【図１１】請求項８記載の発明の一実施例である画像読
取装置を例示するブロック図である。

【図１２】積算平均化回路を例示するブロック図であ
る。

【図１３】ラインデータの積算処理の制御タイミングを
例示するタイムチャートである。

【図１４】請求項３，１０，１３記載の発明の一実施例
の画像読取装置を例示するブロック図である。

【図１５】ライン積算判別回路を例示するブロック図で
ある。

【図１６】請求項１４記載の発明の一実施例の画像読取
装置のライン積算判別回路を例示するブロック図であ
る。

【図１７】請求項１７記載の発明の一実施例の画像読取
装置の電圧可変回路を例示するブロック図である。

【符号の説明】

１，２７，３６，４３，５３画像読取
装置２原稿保持
機構５副走査機
構１０ラインセ
ンサ１３，３１アナログ
デジタルコンバータ１４積分算出
手段、ライン比較手段１５位置記憶
手段１６速度可変
手段１７平均化手
段２２読取画像２３原稿２５画素比較
手段２６，３０，３５，６０〜６２，６９，７０画素積算
手段、個数比較手段２９，５７〜５９データ比
較手段３３，６５，６６画素群検
出手段３４，６７，６８一画素検
出手段３９〜４２ライン積
算手段、個数比較手段４９〜５２前平均化
手段６３，７１設定変更
手段７２電圧可変
手段

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/17 H04N 1/04 105

Claims

(57)【特許請求の範囲】

【請求項１】受光素子を主走査方向に連設したライン
センサと、読取画像が形成された原稿を保持する原稿保
持機構と、この原稿保持機構で保持された前記原稿の読
取画像と前記ラインセンサとを光学的に副走査方向に相
対移動させる副走査機構と、ラインセンサからのアナロ
グ信号をデジタル信号に変換するアナログデジタルコン
バータと、前読取の実行時に前記ラインセンサが前記読取画像から
順次読み取るアナログのラインデータを個々に積分する
積分算出手段と、この積分算出手段の積分結果を予め設
定された基準電圧と比較するライン比較手段と、このラ
イン比較手段が基準電圧より積分値が低いことを検出し
たラインデータの副走査位置を記憶する位置記憶手段
と、本読取の実行時に前記位置記憶手段が記憶した走査位置
では前記副走査機構による走査速度を予め設定された１
／ｎに可変する速度可変手段と、この速度可変手段が走
査速度を可変した状態で前記アナログデジタルコンバー
タによりデジタルに変換したラインデータを予め設定さ
れたｎラインで平均化して新規のラインデータとする平
均化手段とを具備したことを特徴とする画像読取装置。
【請求項２】受光素子を主走査方向に連設したライン
センサと、読取画像が形成された原稿を保持する原稿保
持機構と、この原稿保持機構で保持された前記原稿の読
取画像と前記ラインセンサとを光学的に副走査方向に相
対移動させる副走査機構と、ラインセンサからのアナロ
グ信号をデジタル信号に変換するアナログデジタルコン
バータと、前読取の実行時に前記ラインセンサが前記読取画像から
順次読み取るアナログのラインデータを一画素毎に予め
設定された基準電圧と比較する画素比較手段と、この画
素比較手段が基準電圧より低いことを検出した画素デー
タの個数を積算する画素積算手段と、この画素計数手段
の積算個数と予め設定された基準個数とを比較する個数
比較手段と、この個数比較手段が基準個数より積算個数
が多大なことを検出したラインデータの副走査位置を記
憶する位置記憶手段と、本読取の実行時に前記位置記憶手段が記憶した走査位置
では前記副走査機構による走査速度を予め設定された１
／ｎに可変する速度可変手段と、この速度可変手段が走
査速度を可変した状態で前記アナログデジタルコンバー
タによりデジタルに変換したラインデータを予め設定さ
れたｎラインで平均化して新規のラインデータとする平
均化手段とを具備したことを特徴とする画像読取装置。
【請求項３】受光素子を主走査方向に連設したライン
センサと、読取画像が形成された原稿を保持する原稿保
持機構と、この原稿保持機構で保持された前記原稿の読
取画像と前記ラインセンサとを光学的に副走査方向に相
対移動させる副走査機構と、ラインセンサからのアナロ
グ信号をデジタル信号に変換するアナログデジタルコン
バータと、前読取の実行時に前記アナログデジタルコンバータが出
力するデジタルのラインデータを一画素毎に予め設定さ
れた基準データと比較するデータ比較手段と、このデー
タ比較手段が基準データより低いことを検出した画素デ
ータの個数を積算する画素積算手段と、この画素計数手
段の積算個数と予め設定された基準個数とを比較する個
数比較手段と、この個数比較手段が基準個数より積算個
数が多大なことを検出したラインデータの副走査位置を
記憶する位置記憶手段と、本読取の実行時に前記位置記
憶手段が記憶した走査位置では前記副走査機構による走
査速度を予め設定された１／ｎに可変する速度可変手段
と、この速度可変手段が走査速度を可変した状態で前記
ラインセンサが前記読取画像から順次読み取って前記ア
ナログデジタルコンバータがアナログからデジタルに変
換したラインデータを予め設定されたｎラインで平均化
して新規のラインデータとする平均化手段とを具備した
ことを特徴とする画像読取装置。
【請求項４】受光素子を主走査方向に連設したライン
センサと、読取画像が形成された原稿を保持する原稿保
持機構と、この原稿保持機構で保持された前記原稿の読
取画像と前記ラインセンサとを光学的に副走査方向に相
対移動させる副走査機構と、ラインセンサからのアナロ
グ信号をデジタル信号に変換するアナログデジタルコン
バータと、前読取の実行時に前記アナログデジタルコンバータが出
力するデジタルのラインデータを１画素毎に、その複数
の上位ビットが全て同一値である事を検出する一致検出
手段と、この一致検出手段が一致を検出するとその画素
の残りの下位ビットの中から任意の１ビットと同一値で
あることを検出する一画素検出手段と、この一画素検出
手段が検出した画素の個数を積算する画素積算手段と、
この画素計数手段の積算個数と予め設定された基準個数
とを比較する個数比較手段と、この個数比較手段が基準
個数より積算個数が多大なことを検出したラインデータ
の副走査位置を記憶する位置記憶手段と、本読取の実行時に前記位置記憶手段が記憶した走査位置
では前記副走査機構による走査速度を予め設定された１
／ｎに可変する速度可変手段と、この速度可変手段が走
査速度を可変した状態で前記ラインセンサが前記読取画
像から順次読み取って前記アナログデジタルコンバータ
がアナログからデジタルに変換したラインデータを予め
設定されたｎラインで平均化して新規のラインデータと
する平均化手段とを具備したことを特徴とする画像読取
装置。
【請求項５】受光素子を主走査方向に連設したライン
センサと、読取画像が形成された原稿を保持する原稿保
持機構と、この原稿保持機構で保持された前記原稿の読
取画像と前記ラインセンサとを光学的に副走査方向に相
対移動させる副走査機構と、ラインセンサからのアナロ
グ信号をデジタル信号に変換するアナログデジタルコン
バータと、前読取の実行時に前記ラインセンサが前記読取画像から
順次読み取るアナログのラインデータを個々に積分する
積分算出手段と、この積分算出手段の積分結果を予め設
定された基準電圧と比較するライン比較手段と、このラ
イン比較手段の比較結果を１ラインずつ相違する順番で
ｍラインずつ繰返し検出するｍ個のライン検出回数積算
手段と、これらのライン検出回数積算手段が一個ずつ順
番に出力する積算個数を予め設定されたｍ個と順次比較
する個数比較手段と、この個数比較手段が前記ライン検
出回数積算手段の積算個数と予め設定された個数との一
致を検出すると前記検出回数積算手段が回数積算を開始
したラインデータの副走査位置を記憶する位置記憶手段
と、本読取の実行時に前記位置記憶手段が記憶した走査位置
からｍラインの走査位置まで前記副走査機構による走査
速度を予め設定された１／ｎに可変する速度可変手段
と、この速度可変手段が走査速度を可変した状態でデジ
タル変換されたラインデータをｎ×ｍのライン期間にわ
たり予め設定されたｎライン毎に平均化して新規のｍ個
のラインデータとする平均化手段とを具備したことを特
徴とする画像読取装置。
【請求項６】受光素子を主走査方向に連設したライン
センサと、読取画像が形成された原稿を保持する原稿保
持機構と、この原稿保持機構で保持された前記原稿の読
取画像と前記ラインセンサとを光学的に副走査方向に相
対移動させる副走査機構と、ラインセンサからのアナロ
グ信号をデジタル信号に変換するアナログデジタルコン
バータと、前読取の実行時に前記ラインセンサが前記読取画像から
順次読み取るアナログのラインデータを一画素毎に予め
設定された基準電圧と比較する画素比較手段と、この画
素比較手段が基準電圧より低いことを検出した画素デー
タの個数を積算する画素積算手段と、この画素計数手段
の積算個数と予め設定された基準個数とを比較し基準個
数より積算個数が多大なラインを検出する個数比較手段
と、前記比較結果を１ラインずつ相違する順番でｍライ
ンずつ繰返し積算するｍ個のライン検出回数積算手段
と、これらのライン検出回数積算手段が一個ずつ順番に
出力する積算個数を予め設定されたｍ個と順次比較する
個数比較手段と、この個数比較手段が前記ライン検出回
数積算手段の積算個数と予め設定された個数との一致を
検出すると前記回数検出手段が回数積算を開始したライ
ンデータの副走査位置を記憶する位置記憶手段と、本読取の実行時に前記位置記憶手段が記憶した走査位置
からｍラインの走査位置まで前記副走査機構による走査
速度を予め設定された１／ｎに可変する速度可変手段
と、この速度可変手段が走査速度を可変した状態でデジ
タル変換されたラインデータをｎ×ｍライン期間にわた
り予め設定されたｎライン毎に平均化して新規のｍ個の
ラインデータとする平均化手段とを具備したことを特徴
とする画像読取装置。
【請求項７】個数比較手段がライン検出回数積算手段
の積算個数と比較する個数をｍ個以下に設定したことを
特徴とする請求項５又は６記載の画像読取装置。
【請求項８】受光素子を主走査方向に連設したライン
センサと、読取画像が形成された原稿を保持する原稿保
持機構と、この原稿保持機構で保持された前記原稿の読
取画像と前記ラインセンサとを光学的に副走査方向に相
対移動させる副走査機構と、ラインセンサからのアナロ
グ信号をデジタル信号に変換するアナログデジタルコン
バータと、前読取の実行時に前記アナログデジタルコンバータがデ
ジタルに変換したラインデータを１ラインずつ相違する
順番でｍラインずつ繰返し平均化して新規のラインデー
タとするｍ個のライン記憶手段を有する前平均化手段
と、これらの前平均化手段が一個ずつ順番に出力するラ
インデータを一画素毎に予め設定された基準データと順
次比較するデータ比較手段と、このデータ比較手段が基
準データより低いことを検出した画素データの個数を積
算する画素積算手段と、この画素計数手段の積算個数と
予め設定された基準個数とを比較する個数比較手段と、
この個数比較手段が基準個数より積算個数が多大なこと
を検出すると前記前平均化手段が平均化を開始したライ
ンデータの副走査位置を記憶する位置記憶手段と、本読
取の実行時に前記位置記憶手段が記憶した走査位置から
ｍラインの走査位置まで前記副走査機構による走査速度
を予め設定された１／ｎに可変する速度可変手段と、こ
の速度可変手段が走査速度を可変した状態でデジタル変
換されたラインデータをｎ×ｍのライン期間にわたり予
め設定されたｎライン毎に平均化して新規のｍ個のライ
ンデータとする平均化手段とを具備したことを特徴とす
る画像読取装置。
【請求項９】受光素子を主走査方向に連設したライン
センサと、読取画像が形成された原稿を保持する原稿保
持機構と、この原稿保持機構で保持された前記原稿の読
取画像と前記ラインセンサとを光学的に副走査方向に相
対移動させる副走査機構と、ラインセンサが前記読取画
像から順次読み取るアナログのラインデータをデジタル
に変換するアナログデジタルコンバータと、前読取の実行時に前記アナログデジタルコンバータがデ
ジタルに変換したラインデータを１ラインずつ相違する
順番でｍラインずつ繰返し平均化して新規のラインデー
タとするｍ個のライン信号記憶手段を有する前平均化手
段と、この前平均化手段が平均化したラインデータを１
画素毎にその複数の上位ビットが全て同一値である事を
検出する一致検出手段と、この一致検出手段が一致を検
出するとその画素の残りの下位ビットの中から任意の１
ビットが前記複数の上位ビットと同一値であることを検
出する一画素検出手段と、この一画素検出手段が検出し
た画素データの個数を積算する画素積算手段と、この画
素計数手段の積算個数と予め設定された基準個数とを比
較する個数比較手段と、この個数比較手段が基準個数よ
り積算個数が多大なことを検出すると前記前平均化手段
が平均化を開始したラインデータの副走査位置を記憶す
る位置記憶手段と、本読取の実行時に前記位置記憶手段が記憶した走査位置
からｍラインの走査位置まで前記副走査機構による走査
速度を予め設定された１／ｎに可変する速度可変手段
と、この速度可変手段が走査速度を可変した状態でデジ
タル変換されたラインデータをｎ×ｍライン期間にわた
り予め設定されたｎライン毎に平均化して新規のｍ個の
ラインデータとする平均化手段とを具備したことを特徴
とする画像読取装置。
【請求項１０】平均化手段が平均化するライン数ｎと
速度可変手段が走査速度を可変する割合１／ｎとを可変
自在に設定する設定変更手段を設けたことを特徴とする
請求項１，２，３，４，５，６，７，８又は９記載の画
像読取装置。
【請求項１１】ライン比較手段に複数の基準電圧を予
め設定し、これらの基準電圧に対応して平均化手段が平
均化するライン数ｎと速度可変手段が走査速度を可変す
る割合１／ｎとを複数に設定する設定変更手段を設けた
ことを特徴とする請求項１又は５記載の画像読取装置。
【請求項１２】画素比較手段に複数の基準電圧を予め
設定し、これらの基準電圧に対応して平均化手段が平均
化するライン数ｎと速度可変手段が走査速度を可変する
割合１／ｎとを複数に設定する設定変更手段を設けたこ
とを特徴とする請求項２又は６記載の画像読取装置。
【請求項１３】データ比較手段に複数の基準データを
予め設定し、これらの基準データに対応して平均化手段
が平均化するライン数ｎと速度可変手段が走査速度を可
変する割合１／ｎとを複数に設定する設定変更手段を設
けたことを特徴とする請求項３又は８記載の画像読取装
置。
【請求項１４】複数個の一画素検出手段を設け、これ
らの一画素検出手段が検出した画素データの個数を各々
積算する画素積算手段を設け、この画素計数手段の積算
個数と予め設定された基準個数とを各々比較する個数比
較手段を設け、この個数比較手段の比較結果に対応して
平均化手段が平均化するライン数ｎと速度可変手段が走
査速度を可変する割合１／ｎとを可変自在に設定する設
定変更手段を設けたことを特徴とする請求項４又は９記
載の画像読取装置。
【請求項１５】個数比較手段に基準個数を可変自在に
設定する個数可変手段を設けたことを特徴とする請求項
２，３，６又は８記載の画像読取装置。
【請求項１６】データ比較手段に基準データを可変自
在に設定するデータ可変手段を設けたことを特徴とする
請求項３又は８記載の画像読取装置。
【請求項１７】前読取の開始時にライン比較手段に基
準電圧を可変自在に設定する電圧可変手段を設けたこと
を特徴とする請求項１又は５記載の画像読取装置。