JP3444247B2

JP3444247B2 - パケット速度変換器

Info

Publication number: JP3444247B2
Application number: JP27756199A
Authority: JP
Inventors: 渉土門; 淳一松田; 俊太郎山崎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-09-29
Filing date: 1999-09-29
Publication date: 2003-09-08
Anticipated expiration: 2019-09-29
Also published as: EP1091523A3; DE60019223T2; EP1091523A2; EP1091523B1; DE60019223D1; KR20010070112A; JP2001103064A; US6950408B1

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＩＥＥＥ１３９
４規格のインタフェースを有しパケットを送受信する電
子機器に用いて好適なパケット速度変換器に関する。

【０００２】

【従来の技術】毎秒１００メガビット（以下、Ｓ１００
と称する）、毎秒２００メガビット（以下、Ｓ２００と
称する）、毎秒４００メガビット（以下、Ｓ４００と称
する）という高速転送能力を有する高性能シリアルバス
規格であるＩＥＥＥ１３９４規格（以下、１３９４と称
する）は、低遅延特性は保証されないが転送の成否が確
認可能なアシンクロナス転送モードに加え、転送帯域を
保証するアイソクロナス転送モードをサポートしている
ため、動画などのマルチメディア情報用インタフェース
として注目を集めている。そのため、ＤＶ（Ｄigital
Ｖideo）規格のデジタルカムコーダなど、１３９４イン
タフェースを持つ市販の電子機器製品が、既に数百万台
規模で市場に出荷されている。

【０００３】この１３９４では、前述の通り３種類の転
送速度がサポートされているが、これらはひとつの１３
９４バスの中で混在することができる。すなわち一つの
バスにおいて、例えばあるノード間ではＳ１００で通信
を行い、別のノード間ではＳ４００で通信を行うことが
可能である。あるいは、より高速な転送速度をサポート
するノードはそれより低速な転送速度もサポートしてい
るため、同一のノードが、例えばある時刻ではＳ２００
で通信を行い、その後Ｓ４００で通信を行うという動作
を行うことも可能である。このように複数の転送速度の
混在が可能であることと、転送速度の下位互換性が１３
９４において規定されているため、Ｓ１００など低速の
転送能力しか持たない機器と、Ｓ４００までの高速転送
能力を持つ機器とを相互に１３９４バスにより接続して
使用することが可能である。ただし、あるノード間の転
送速度は、そのノード間の転送経路上に存在する全ノー
ドが各々持つ転送速度の内で最も低い転送速度に制限さ
れる。

【０００４】

【発明が解決しようとする課題】ところで、上述した従
来の１３９４インタフェースを持つ電子機器には、以下
のような問題点があった。同じ量のデータを転送する場
合には、遅い速度で転送するほうが当然ながら長い時間
を要する。言い換えると、低速なデータは、高速なデー
タに比べてバスの持つ帯域資源を消費する。例えば現在
市場に出ているＤＶ規格のデジタルカムコーダはＳ１０
０しかサポートしていないため、映像信号１チャンネル
をアイソクロナス転送モードにより１３９４バスで転送
するには、１サイクルの時間である１２５マイクロ秒当
たり約４０マイクロ秒の転送時間を必要とする。したが
って１３９４では、アイソクロナス転送に利用可能な時
間は各サイクルあたり最大１００マイクロ秒と規定され
ているため、このＤＶ信号は最大２チャンネルしか転送
できない。このように、１３９４バスがＳ４００のよう
に高速な転送をサポートしていてもＳ１００のような低
速な転送しかサポートしていない電子機器が接続される
と、バスの持つ帯域資源が余計に消費されてしまうとい
う問題点があった。

【０００５】この発明は、このような事情を考慮してな
されたもので、その目的は低速な転送能力に起因するバ
スの帯域資源消費を緩和して、より効率の良い１３９４
バスの利用を可能とするパケット速度変換器を提供する
ことにある。特にＤＶ信号においては、上述の転送チャ
ネル数制限を緩和して、３チャンネル以上のＤＶ信号を
同一の１３９４バス上にて転送可能とすることを目的と
する。

【０００６】

【０００７】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１記載の発明は、ＩＥＥＥ１３９４規格に
準拠した第１と第２のバスに接続されて、前記第１のバ
スに接続される複数の第１のノードまたは前記第２のバ
スに接続される複数の第２のノードの間でパケットを送
受信する電子機器において、前記第１のバスに接続され
ており、ＩＥＥＥ１３９４規格に準拠した物理層の機能
を備え、パケットを転送する各々異なるノード識別番号
を持つＭ−１個（Ｍ；１以上の整数）の第１のパケット
転送ノードと、前記第１のバスに接続されており、ＩＥ
ＥＥ１３９４規格に準拠した物理層以上の機能を備え、
自ノード識別番号と等しいまたは前記第１のパケット転
送ノードのノード識別番号と等しい宛先識別番号を持つ
アシンクロナス・パケットを受信し、また前記第２のバ
スから受信されたアシンクロナス・パケットを予め定め
られた転送速度で前記第１のバスへ送信する第１のパケ
ット送受信ノードと、前記第２のバスに接続されてお
り、ＩＥＥＥ１３９４規格に準拠した物理層の機能を備
え、パケットを転送する各々異なるノード識別番号を持
つＮ−１個（Ｎ；１以上の整数）の第２のパケット転送
ノードと、前記第２のバスに接続されており、ＩＥＥＥ
１３９４規格に準拠した物理層以上の機能を備え、自ノ
ード識別番号と等しいまたは前記第２のパケット転送ノ
ードのノード識別番号と等しい宛先識別番号を持つアシ
ンクロナス・パケットを受信し、また前記第１のバスか
ら受信されたアシンクロナス・パケットを予め定められ
た転送速度で前記第２のバスへ送信する第２のパケット
送受信ノードと、前記第２のノードの内で最大Ｍ個のノ
ードが持つ各々異なるノード識別番号と前記第１のパケ
ット転送ノードまたは前記第１のパケット送受信ノード
のノード識別番号との１対１の対応関係と、前記第１の
ノードの内で最大Ｎ個のノードが持つ各々異なるノード
識別番号と前記第２のパケット転送ノードまたは前記第
２のパケット送受信ノードのノード識別番号との１対１
の対応関係とを記憶する対応関係記憶手段と、前記第１
または第２のバスから受信したアシンクロナス・パケッ
トのヘッダを変換するヘッダ変換手段とを具備すること
を特徴とする。

【０００８】請求項２記載の発明は、請求項１に記載の
パケット速度変換器において、前記予め定められた転送
速度は、前記第１または第２のパケット送受信ノード
と、送信されるアシンクロナス・パケットが持つ宛先識
別番号によって示される前記第１または第２のノードと
の間で転送可能な最大の転送速度であることを特徴とす
る。請求項３記載の発明は、請求項１または請求項２に
記載のパケット速度変換器において、前記ヘッダ変換手
段は、前記第１または第２のバスから受信したアシンク
ロナス・パケットの宛先識別番号を、前記対応関係記憶
手段に記憶される対応関係に基づき前記第２または第１
のノードのノード識別番号に変換し、また該アシンクロ
ナス・パケットの送信元識別番号も、該対応関係に基づ
き前記第２または第１のパケット転送ノードまたはパケ
ット送受信ノードのノード識別番号に変換することを特
徴とする。請求項４記載の発明は、請求項１乃至請求項
３のいずれかの項に記載のパケット速度変換器におい
て、前記第１または第２のバスから受信するアシンクロ
ナス・パケットの内で、リクエスト・パケットが持つ送
信元識別番号と宛先識別番号を記憶する識別番号記憶手
段を具備し、前記ヘッダ変換手段は、このリクエスト・
パケットに対応するレスポンス・パケットを受信した場
合に、該レスポンス・パケットの送信元識別番号と宛先
識別番号とを、前記識別番号記憶手段が記憶している該
リクエスト・パケットの宛先識別番号と送信元識別番号
とに各々変換することを特徴とする。

【０００９】請求項５記載の発明は、請求項１乃至請求
項４のいずれかの項に記載のパケット速度変換器におい
て、前記第２のバスのサイクル周期を前記第１のバスの
サイクル周期に同期させるサイクル周期同期手段を具備
し、前記第１または第２のパケット送受信ノードは、ス
トリーム・パケットを前記第１または第２のバスから受
信して、予め定められた転送速度で他方のバスへ送信す
ることを特徴とする。請求項６記載の発明は、請求項５
に記載のパケット速度変換器において、前記第１のパケ
ット送受信ノードが前記第１のバスへ送信するストリー
ム・パケットの転送速度は、毎秒３９３．２１６メガビ
ットのＳ４００と呼ばれる速度であることを特徴とす
る。請求項７記載の発明は、請求項５または請求項６に
記載のパケット速度変換器において、前記第１のパケッ
ト送受信ノードは、ストリーム・パケットの送信の開始
または終了を要求するアシンクロナス・パケットを前記
第１のノードから受信すると、前記第２のパケット送受
信ノードがストリーム・パケットを前記第２のバスへ送
信する動作の開始または終了の設定を行い、一方、スト
リーム・パケットの受信の開始または終了を要求するア
シンクロナス・パケットを前記第１のノードから受信す
ると、ストリーム・パケットを前記第１のバスへ送信す
る動作の開始または終了の設定を行うことを特徴とす
る。請求項８記載の発明は、請求項７に記載のパケット
速度変換器において、前記第２のパケット送受信ノード
は、前記第１のパケット送受信ノードがストリーム・パ
ケットの送信の開始または終了を要求するアシンクロナ
ス・パケットを前記第１のノードから受信すると、該ア
シンクロナス・パケットの宛先識別番号に対応する前記
第２のノードへ該ストリーム・パケットの送信の開始ま
たは終了を要求するアシンクロナス・パケットを送信
し、一方、前記第１のパケット送受信ノードがストリー
ム・パケットの受信の開始または終了を要求するアシン
クロナス・パケットを前記第１のノードから受信する
と、該アシンクロナス・パケットの宛先識別番号に対応
する前記第２のノードへ該ストリーム・パケットの受信
の開始または終了を要求するアシンクロナス・パケット
を送信することを特徴とする。

【００１０】請求項９記載の発明は、請求項８に記載の
パケット速度変換器において、前記第２のパケット送受
信ノードは、前記第２のバスにおいてバス・リセットが
発生すると、該バス・リセットが発生する前に前記第２
のノードに設定されていたストリーム・パケットの送信
または受信の設定を、再度前記第２のノードに行うこと
を特徴とする。請求項１０記載の発明は、請求項７乃至
請求項９のいずれかの項に記載のパケット速度変換器に
おいて、前記第１のパケット送受信ノードは、ＩＥＣ６
１８８３規格に定められるプラグ・コントロール・レジ
スタを備えており、前記対応関係記憶手段に記憶されて
いる対応関係にある前記第２のノードがプラグ・コント
ロール・レジスタを具備している場合には、該プラグ・
コントロール・レジスタの初期値を、該第２のノードの
プラグ・コントロール・レジスタから読み出す値に設定
し、この設定する値の内ＯＵＴＰＵＴ＿ＭＡＳＴＥＲ＿
ＰＬＵＧレジスタ及びＩＮＰＵＴ＿ＭＡＳＴＥＲ＿ＰＬ
ＵＧレジスタのＤａｔａｒａｔｅｃａｐａｂｉｌｉ
ｔｙフィールドの値とＯＵＴＰＵＴ＿ＰＬＵＧ＿ＣＯＮ
ＴＲＯＬレジスタのＤａｔａｒａｔｅフィールドの値
については、前記第１のバスにストリーム・パケットを
送信する転送速度に対応する値に変更して設定すること
を特徴とする。請求項１１記載の発明は、請求項１０に
記載のパケット速度変換器において、前記第１のパケッ
ト送受信ノードが備えるＯＵＴＰＵＴ＿ＭＡＳＴＥＲ＿
ＰＬＵＧレジスタにストリーム・パケットの送信を指示
する値が設定されている場合には、前記第２のバスから
前記第２のパケット送受信ノードが受信するストリーム
・パケットが持つ予め定められたチャンネル番号を該Ｏ
ＵＴＰＵＴ＿ＰＬＵＧ＿ＣＯＮＴＲＯＬレジスタのＣｈ
ａｎｎｅｌｎｕｍｂｅｒフィールドに示される値に変
換し、一方、前記第１のパケット送受信ノードが備える
ＩＮＰＵＴ＿ＰＬＵＧ＿ＣＯＮＴＲＯＬレジスタにスト
リーム・パケットの受信を指示する値が設定されている
場合には、前記第１のバスから前記第１のパケット送受
信ノードが受信するストリーム・パケットが持つチャン
ネル番号を予め定められたチャンネル番号に変換するチ
ャンネル番号変換手段を具備し、前記第１のパケット送
受信ノードが受信する該ストリーム・パケットが持つチ
ャネル番号は、前記ＩＮＰＵＴ＿ＰＬＵＧ＿ＣＯＮＴＲ
ＯＬレジスタにストリーム・パケットの受信を指示する
値が設定されている場合の、該ＩＮＰＵＴ＿ＰＬＵＧ＿
ＣＯＮＴＲＯＬレジスタのＣｈａｎｎｅｌｎｕｍｂｅ
ｒフィールドに示される値であることを特徴とする。

【００１１】請求項１２記載の発明は、請求項１１に記
載のパケット速度変換器において、前記予め定められた
チャンネル番号は、１０進数の６３であることを特徴と
する。請求項１３記載の発明は、請求項１乃至請求項１
２のいずれかの項に記載のパケット速度変換器におい
て、前記第１または第２のバスから受信され他方のバス
に送信されるアシンクロナス・パケットは、前記第１ま
たは第２のバス上のアドレスにて１６進数のＦＦＦＦ
Ｆ００００４００からＦＦＦＦＦ００００７ＦＣ
の範囲内にあるコンフィグレーション・ロムへのリード
・リクエスト・パケット及びこれに対応したリード・レ
スポンス・パケットを含むことを特徴とする。請求項１
４記載の発明は、請求項１乃至請求項１２のいずれかの
項に記載のパケット速度変換器において、前記対応関係
記憶手段に記憶されている対応関係に示される前記第１
または第２のノードから読み出されるコンフィグレーシ
ョン・ロムのデータを記憶するコンフィグレーション・
ロム記憶手段を具備し、前記第１のパケット送受信ノー
ドは、コンフィグレーション・ロムへのリード・リクエ
スト・パケットを前記第１のバスから受信した場合に、
該リード・リクエスト・パケットの宛先識別番号が示す
ノードに対応する前記第２のノードの該コンフィグレー
ション・ロムのデータを、前記コンフィグレーション・
ロム記憶手段から読み出し、該読み出されたデータを格
納したリード・レスポンス・パケットを前記第１のバス
に送信し、一方、前記第２のパケット送受信ノードは、
コンフィグレーション・ロムへのリード・リクエスト・
パケットを前記第２のバスから受信した場合に、該リー
ド・リクエスト・パケットの宛先識別番号が示すノード
に対応する前記第１のノードの該コンフィグレーション
・ロムのデータを、前記コンフィグレーション・ロム記
憶手段から読み出し、該読み出されたデータを格納した
リード・レスポンス・パケットを前記第２のバスに送信
することを特徴とする。請求項１５記載の発明は、請求
項１４に記載のパケット速度変換器において、前記コン
フィグレーション・ロム記憶手段は、前記対応関係記憶
手段に記憶されている対応関係に示される前記第１また
は第２のノードから読み出されるコンフィグレーション
・ロムのデータの内、Ｂｕｓ＿Ｉｎｆｏ＿Ｂｌｏｃｋの
下位６４ビットの値とＮｏｄｅ＿Ｕｎｉｑｕｅ＿Ｉｄ
ｌｅａｆの下位６４ビットの値とを、該対応関係に示さ
れる前記第１または第２のノードに対応する前記第１、
２のパケット転送ノードまたは第１、２のパケット送受
信ノードのいずれかが持つＥｘｔｅｎｄｅｄＵｎｉｑ
ｕｅＩｄｅｎｔｉｆｉｅｒ，６４ｂｉｔｓの値に
共に変更して記憶し、さらに、Ｍｏｄｕｌｅ＿Ｖｅｎｄ
ｏｒ＿Ｉｄｅｎｔｒｙのｍｏｄｕｌｅ＿ｖｅｎｄｏｒ
＿ｉｄフィールドの値を前記電子機器の製造者を示すｃ
ｏｍｐａｎｙＩＤの値に変更して記憶することを特徴
とする。

【００１２】

【発明の実施の形態】以下、図面を参照し、この発明の
実施の形態について説明する。図１は第１の実施形態に
よるパケット速度変換器１０１の構成を示すブロック図
である。この図において、１１はＣＰＵ（中央処理装
置）、１２はＣＰＵ１１にて実行されるパケット速度変
換器１０１の動作のプログラムが記憶されたＲＯＭ（リ
ードオンリメモリ）、１３はバスＢ１とＢ２の間で転送
されるアシンクロナス・パケットや他のデータを一時的
に記憶するＲＡＭ（ランダムアクセスメモリ）である。
２１と２２はＩＥＥＥ１３９４規格に準拠した物理層の
機能を実現する物理層ＬＳＩ、３１と３２はＩＥＥＥ１
３９４規格に準拠したリンク層の機能を実現するリンク
層ＬＳＩである。そして、ＣＰＵ１１、ＲＯＭ１２、Ｒ
ＡＭ１３、リンク層ＬＳＩ３１、３２はホストバスＳ１
を介して互いに接続されている。また、物理層ＬＳＩ２
１、２２は１３９４に準拠したバスＢ１、Ｂ２に接続さ
れており、且つ物理層／リンク層インタフェースを介し
てそれぞれリンク層ＬＳＩ３１、３２に接続される。さ
らにリンク層ＬＳＩ３１、３２間には、バスＢ１とバス
Ｂ２の間で転送されるアイソクロナス・パケットが通る
アイソクロナス・パケット転送経路Ｓ３と同期信号転送
経路Ｓ２が所定の端子間に確立される。１４−１と１４
−２はバスＢ１とＢ２へ送信するパケットの速度変換の
仕様を設定するスイッチであり、リンク層ＬＳＩ３１、
３２にそれぞれ接続されている。

【００１３】図２はパケット速度変換器１０１を用いた
システム構成例を示す図である。図２においてパケット
速度変換器１０１はバスＢ１を介して高速ノード２３０
と接続され、またバスＢ２を介して低速ノード２４０と
接続されている。なお、この図においてノード２１０は
物理層ＬＳＩ２１、リンク層ＬＳＩ３１などで構成され
ており、またノード２２０は物理層ＬＳＩ２２、リンク
層ＬＳＩ３２などで構成されている。パケット速度変換
器１０１は、ノード２１０によってバスＢ１から受信さ
れたパケットをノード２２０がバスＢ２に送信する機能
と、ノード２２０によってバスＢ２から受信されたパケ
ットをノード２１０がバスＢ１に送信する機能とを有し
ている。ただし、このように１３９４バス間でパケット
速度変換器１０１により転送されるパケットは、各バス
上を転送される全てのパケットではない。例えば、各バ
ス上を転送されるＰＨＹ（ＰＨＹsical）パケットとア
クノリッジ（ａｃｋｎｏｗｌｅｄｇｅ）パケットは、他
方のバスに転送されることはなく、アシンクロナス・パ
ケットとストリーム・パケットとから構成されるプライ
マリ・パケットと呼ばれるパケットのみがバス間で転送
される。さらに、全てのプライマリ・パケットが転送さ
れることもなく、予め定められた一部の種別のプライマ
リ・パケットのみがバス間転送される。

【００１４】図３は同実施形態の動作を説明する図であ
る。同図を参照して、パケット速度変換器１０１がバス
Ｂ１、Ｂ２間でパケット転送する際にそのパケットの転
送速度を変換する動作の一例として、Ｓ４００の転送能
力を持つノード２３０をバスＢ１に、Ｓ１００の転送能
力を持つノード２４０をバスＢ２にそれぞれ接続し、両
ノード間でパケットの送受信を行う場合を説明する。こ
の図において斜線が引かれたパケットＰＳ１−１〜ＰＳ
１−４とＰＳ２−１〜ＰＳ２−４は、サイクルの開始を
示すサイクルスタートパケットであり、１２５マイクロ
秒周期で各バスのサイクルマスタにより送信される。ま
た、図の横軸は時間経過を示し右方向に進む程に時間が
経過している。ノード２３０がバスＢ１に送信するＳ４
００のパケットＰＡ１は、ノード２１０により受信され
る。このパケットＰＡ１は、ノード２２０によりＳ１０
０の転送速度に変換されパケットＰＡ２としてバスＢ２
に送信される。そして、このパケットＰＡ２はノード２
４０により受信される。一方、ノード２４０がバスＢ２
に送信するＳ１００のパケットＰＢ１は、ノード２２０
により受信された後、Ｓ４００の転送速度に変換されノ
ード２１０によりパケットＰＢ２としてバスＢ１に送信
される。そして、このパケットＰＢ２はノード２３０に
よって受信される。すなわち、図３に示されるように、
パケットＰＡ２、ＰＢ１ともにＳ１００で転送されるバ
スＢ２と比較して、Ｓ４００で転送されるバスＢ１で
は、その転送に要する時間が約４分の１で済んでいる。
従って、高速機器であるノード２３０が接続されるバス
Ｂ１の使用効率は、低速な機器であるノード２４０との
間で通信を行う場合でもパケット速度変換器１０１によ
ってパケットの速度を変換することにより向上する。

【００１５】例えば、従来、ＤＶ仕様のデジタル映像信
号は、Ｓ１００で転送される場合には、１サイクルあた
り約４０マイクロ秒の転送時間を必要とするために同時
に最大２チャンネルしか転送できなかった。しかし、同
実施形態によるパケット速度変換器１０１を用いてＳ１
００のパケットをＳ４００の転送速度に変換して転送す
れば、４倍の８チャンネルを同時に転送することが可能
となる。なお、１３９４では、転送速度に応じてパケッ
トのペイロードサイズの最大値が定められている。例え
ばアシンクロナス・パケットでは、Ｓ１００の最大ペイ
ロードサイズは５１２バイト、Ｓ４００では２０４８バ
イトである。従って、このパケット速度変換器１０１を
用いる場合のパケットサイズは、低速側の最大パケット
サイズに基本的には制限される。ただし、高速データを
低速データに変換して転送する際に、上記最大パケット
サイズの制限を超えないようにパケットを分割して転送
する機能をパケット速度変換器１０１に付加すれば、高
速側バスのパケットサイズをより大きくすることが可能
である。

【００１６】次に、図１及び図４〜図９を参照して同実
施形態の動作をさらに詳細に説明する。図４はパケット
速度変換器１０１を用いたシステム構成例を示す図であ
り、同図において、パケット速度変換器１０１は図２に
示されたと同様に、パケット速度変換器１０１のノード
２１０と２２０がバスＢ１とＢ２にそれぞれ接続されて
いる。また、バスＢ１には３台のノード２３１〜２３３
が、バスＢ２には１台のノード２４１がそれぞれ接続さ
れている。このノード２４１は、Ｓ１００でＤＶ仕様の
デジタル映像信号を送受信することが可能なカムコーダ
である。そして、各ノードは、バス識別番号（以下、バ
スＩＤと称する）とフィジカル識別番号（以下、フィジ
カルＩＤと称する）からなるノード識別番号（以下、ノ
ードＩＤと称する）を割り当てられている。全ノードと
もバスＩＤは１６進数の３ＦＦであり、この３ＦＦとい
うバスＩＤの値はｌｏｃａｌｂｕｓ（自分が接続され
ているバス）を示す。フィジカルＩＤは、ノード２１０
が３、ノード２３１が２、ノード２３２が１、ノード２
３３が０、ノード２２０が１、ノード２４１が０であ
る。これは、図１においてバスＢ１とＢ２に接続される
物理層ＬＳＩ２１と２２とに、フィジカルＩＤの値とし
て３と１とがそれぞれに割り当てられていることにな
る。

【００１７】また、図１においてスイッチ１４−１には
バスＢ２からバスＢ１にパケットを転送する際の、スイ
ッチ１４−２にはバスＢ１からバスＢ２にパケットを転
送する際の速度変換仕様がそれぞれ設定されている。図
５はスイッチの値と速度変換仕様との対応関係を示す表
である。ストリーム・パケットの場合は、スイッチの値
が０か３の時はＳ１００に、１か４の時はＳ２００に、
２か５の時はＳ４００にそれぞれ転送速度が変換され
る。一方、アシンクロナス・パケットの場合は、スイッ
チの値が０のときはＳ１００に、１の時はＳ２００に、
２の時はＳ４００にそれぞれ転送速度が変換されるのに
対し、スイッチの値が３〜５の時は、転送可能な最速の
転送速度に変換されて転送される。この最速の速度は、
バス内のバス・マネージャが管理するスピード・マップ
・レジスタを参照するか、あるいは、バス上の各ノード
がバス構成時に送信するセルフＩＤ（自己識別）パケッ
トと各ノードのコンフィグレーション・ロムを解析する
ことにより導出する。この設定を用いることにより、ア
シンクロナス・パケットの宛先識別番号（以下、宛先Ｉ
Ｄと称する）に応じて、最適な転送速度を用いることが
可能である。最後に、スイッチの値が６の時は、ストリ
ーム・パケット、アシンクロナス・パケットともに受信
された時の転送速度と等しい速度で他方のバスにパケッ
トが送信される。これらのスイッチ１４−１と１４−２
の値は、リンク層ＬＳＩ３１と３２に具備されるレジス
タにそれぞれ記憶され、パケットを転送する際の速度を
決定するために使用される。

【００１８】なお、同実施形態では、リンク層ＬＳＩ３
１、３２に速度設定用の端子を設け外部のスイッチ１４
−１、１４−２を用いて転送速度を設定する仕様が用い
られたが、リンク層ＬＳＩ３１、３２に速度設定用端子
を設けることなく、ホストバスＳ１を介してＣＰＵ１１
からリンク層ＬＳＩ３１、３２のレジスタに速度設定用
パラメータの値を書き込む仕様として転送速度を設定す
ることも可能である。また、図１に示される同期信号転
送経路Ｓ２は、バスＢ１とＢ２との間で８ｋＨｚのサイ
クル周波数の同期をとるための同期信号を、リンク層Ｌ
ＳＩ３１、３２間で送受信する経路である。１３９４で
は、クロック周波数の精度がプラス・マイナス１００ｐ
ｐｍ（Ｐarts Ｐer Ｍillion）と規定されているた
め、２つのバスＢ１、Ｂ２のサイクル周波数は最大２０
０ｐｐｍずれている可能性がある。この最大２００ｐｐ
ｍずれるという値は、２つのバスＢ１、Ｂ２でそれぞれ
経過するサイクルが約０．６秒で１つずれる程の値であ
るため、アイソクロナス・パケットの正常なバス間転送
がこのままではできない。従って、アイソクロナス・パ
ケットのバス間転送をパケット速度変換器１０１がサポ
ートするためには、バスＢ１、Ｂ２間のサイクル周波数
を同期させる必要がある。そこで、同実施形態では、バ
スＢ２のサイクル周波数をバスＢ１のサイクル周波数に
同期させる方法を用い、これを実現するために、ノード
２２０がバスＢ２におけるサイクルマスタに必ずなる仕
様とした。

【００１９】次に、同実施形態におけるアシンクロナス
・パケットのバス間転送方法について説明する。パケッ
ト速度変換器１０１は、ＲＡＭ１３に記憶される各ノー
ドの対応が１対１に示される第１と第２の対応表と、転
送されるアシンクロナス・パケットのヘッダが同じく記
憶されるヘッダ情報とを用いてアシンクロナス・パケッ
トのバスＢ１、Ｂ２間転送を行う。第１と第２の対応表
には、それぞれパケット速度変換器１０１内のあるノー
ドのノードＩＤと、もう一方のノードが接続されている
バス上のノードのノードＩＤとの対応関係が記述され
る。図６は第１と第２の対応表である。第１の対応表に
はノード２１０とバスＢ２上のノード２４１との対応関
係が記載され、第２の対応表にはノード２２０とバスＢ
１上のノード２３１との対応関係が記載されている。な
お、ノードＩＤは、バスＩＤとフィジカルＩＤとから構
成されるが、同実施形態では全てのノードのバスＩＤを
１６進数の３ＦＦとしたため、第１と第２の対応表には
フィジカルＩＤのみが記載される仕様とした。しかし、
バスＩＤまで含めたノードＩＤを各対応表に記載しても
良い。なお、以降の説明では、宛先ＩＤや送信元識別番
号（以下、送信元ＩＤと称する）に関してはバスＩＤの
記述を省略する。さて、第１の対応表にはノード２１０
とノード２４１の間で、第２の対応表にはノード２２０
とノード２３１の間で対応関係が確立されていることが
それぞれ示されている。

【００２０】次に、図７は、この第１と第２の対応表を
用いノード２３１からノード２４１に対してライト・ト
ランザクションが行われた動作を説明するシーケンス図
である。なお、ここでは、スイッチ１４−１は２に、ス
イッチ１４−２は０に設定されている。また、図７に示
される「フィジカルＩＤ」は各ノードに割り当てられた
フィジカルＩＤの値を、「ｓｒｃ」はアシンクロナス・
パケットの送信元ＩＤ（ｓｏｕｒｃｅＩＤ）の内のフ
ィジカルＩＤの値を、「ｄｓｔ」はアシンクロナス・パ
ケットの宛先ＩＤ（ｄｅｓｔｉｎａｔｉｏｎＩＤ）の
内のフィジカルＩＤの値をそれぞれ示す。また、「Ｗｒ
ｉｔｅＲｅｑ」はアシンクロナス・パケットがライト・
リクエスト・パケットであることを、「ＷｒｉｔｅＲｅ
ｓｐ」はアシンクロナス・パケットがライト・レスポン
ス・パケットであることを示す。この図を参照して、パ
ケット速度変換器１０１によって行われるライト・トラ
ンザクション動作を説明する。初めにノード２３１は、
ライト・リクエスト・パケットをＳ４００の転送速度で
送信する（図７のステップＳＰ１）。この際、ライト・
リクエスト・パケットの宛先ＩＤには、同じバスＢ１に
接続されているノード２１０のノードＩＤである３が記
述される。このようにして、実際にはノード２４１に宛
てたライト・リクエスト・パケットが、バスＢ１におい
てはノード２１０に宛てたライト・リクエスト・パケッ
トと見なされる。このライト・リクエスト・パケットを
受信したノード２１０は、ノード２３１に対してａｃｋ
＿ｐｅｎｄｉｎｇを返す（図７のステップＳＰ２）。

【００２１】そして、ノード２１０に受信されたライト
・リクエスト・パケットは、ＲＡＭ１３に一時記憶され
たのち、ヘッダ変換処理とヘッダ情報の書き込み処理と
が行われる（図７のステップＳＰ３）。まず、第１の対
応表を参照して、ノード２１０に対応するバスＢ２上の
ノードＩＤの値に宛先ＩＤが変換される。即ちここで
は、宛先ＩＤの値が３から０に変換される。一方送信元
ＩＤの値は、固定的にノード２２０のノードＩＤの値に
変換される。即ちここでは、送信元ＩＤの値が２から１
に変換される。そして、ヘッダが変換されたライト・リ
クエスト・パケットは、ＲＡＭ１３に記憶される。そし
て、ヘッダ情報の書き込み処理では、ヘッダ変換前後の
送信元ＩＤ、宛先ＩＤとヘッダに記載されるトランザク
ション・ラベルとがＲＡＭ１３に記憶される。次いで、
ＣＰＵ１１はライト・リクエスト・パケットをＲＡＭ１
３から読み出し、リンク層ＬＳＩ３２に入力する。リン
ク層ＬＳＩ３２はスイッチ１４−２の設定値が０である
ことを確認し、入力されたライト・リクエスト・パケッ
トをＳ１００の転送速度でバスＢ２に送信する（図７の
ステップＳＰ４）。バスＢ２からライト・リクエスト・
パケットを受信したノード２４１は、ａｃｋ＿ｐｅｎｄ
ｉｎｇを送信する（図７のステップＳＰ５）。次いで、
ノード２４１は、ライト・レスポンス・パケットをＳ１
００の転送速度で送信する（図７のステップＳＰ６）。
このライト・レスポンス・パケットの宛先ＩＤおよび送
信元ＩＤは、それぞれ対応するライト・リクエスト・パ
ケットの送信元ＩＤおよび宛先ＩＤとなるため、宛先は
同一バス上のノード２２０を示すことになる。このライ
ト・レスポンス・パケットを受信したノード２２０は、
ノード２４１に対してａｃｋ＿ｃｏｍｐｌｅｔｅを返す
（図７のステップＳＰ７）。

【００２２】そして、受信されたライト・レスポンス・
パケットは、ＲＡＭ１３に一時記憶される。ライト・レ
スポンス・パケットの受信後、このライト・レスポンス
・パケットに対応するライト・リクエスト・パケットを
ノード２２０が送信しているか否かが、ＲＡＭ１３に記
憶されているヘッダ情報を参照することにより確認され
る。ライト・リクエスト・パケットの送信確認は、宛先
ＩＤ、送信元ＩＤ、トランザクションラベルの３つの値
を比較することにより行われる。そして、ライト・レス
ポンス・パケットに対応するライト・リクエスト・パケ
ットのヘッダ情報が検出された場合には、ヘッダ変換処
理が行われる（図７のステップＳＰ８）。ここでは、ヘ
ッダ情報に記載されているライト・リクエスト・パケッ
ト転送時におけるヘッダ変換処理前の送信元ＩＤと宛先
ＩＤとを、それぞれライト・レスポンス・パケットの宛
先ＩＤと送信元ＩＤとに書き込む処理が行われる。即ち
ここでは、送信元ＩＤが３に、宛先ＩＤが２に変換され
る。ヘッダ変換されたライト・レスポンス・パケット
は、ＲＡＭ１３からリンク層ＬＳＩ３１に入力される。
そして、リンク層ＬＳＩ３１はスイッチ１４−１の設定
値が２であることを確認し、Ｓ４００の転送速度で入力
されたライト・レスポンス・パケットをバスＢ１上に送
信する（図７のステップＳＰ９）。このライト・レスポ
ンス・パケットを受信したノード２３１が、ノード２１
０に対してａｃｋ＿ｃｏｍｐｌｅｔｅを返した時点で、
ライト・トランザクションが完了する（図７のステップ
ＳＰ１０）。

【００２３】このように、各バスでは同じバスに接続さ
れたノード間でトランザクションが行われ、そのトラン
ザクションをパケット速度変換器１０１が第１と第２の
対応表を用いて関連づけパケットを転送することによ
り、結果的には異なるバス上のノード間のトランザクシ
ョンが行われる。なお、ノード２４１がトランザクショ
ンを実行する場合には、これまでの説明と同様の方法
で、パケット速度変換器１０１が第２の対応表を用いて
トランザクションが行われる。

【００２４】次に、図８及び図９を参照して、同実施形
態におけるストリーム・パケットのバス間転送方法につ
いて説明する。リンク層ＬＳＩ３１、３２は、ストリー
ム・パケットの送受信を制御するストリーム・コントロ
ール・レジスタ（以下、ＳＣＲと称する）を具備してい
る。図８（ａ）はＳＣＲのフォーマットを示す図であ
る。ＳＣＲは７つのフィールドから構成される３２ビッ
トのレジスタであり、各フィールドに示される数字は各
フィールド長のビット数を示す。そして、「ｓｔ」フィ
ールドは、「ｃｈａｎｎｅｌ」フィールドに示されるチ
ャンネル番号のストリーム・パケットを送信するか受信
するかを指定する。「ｓｔ」フィールドの値が１の場合
は受信を示し、２の場合は送信であることを示す。
「ｉ」ビットの値が１の場合はストリーム・パケットが
アイソクロナス・ストリームであることを指定し、０の
場合はアシンクロナス・ストリームであることを指定す
る。「ｓｐｄ」フィールドは、パケットを送信する際の
転送速度を指定する。「ｓｐｄ」フィールドの値が、０
の場合はＳ１００、１の場合はＳ２００、２の場合はＳ
４００にそれぞれ対応する。「ｏｖｅｒｈｅａｄ」フィ
ールドと「ｐａｙｌｏａｄ」フィールドは、パケットの
転送に要する帯域を指定するためのフィールドである。
「ｒｓｖ」フィールドは、将来の仕様拡張のために予約
されている予約領域（ｒｅｓｅｒｖｅｄ）である。

【００２５】図８（ｂ）はリンク層ＬＳＩ３１のＳＣＲ
の設定例であり、図８（ｃ）はリンク層ＬＳＩ３２のＳ
ＣＲの設定例である。この設定例では、リンク層ＬＳＩ
３１と３２のｓｔフィールドがそれぞれ２（送信）と１
（受信）に、ｃｈａｎｎｅｌフィールドがそれぞれ３と
６３に、ｓｐｄフィールドがそれぞれ２と０に設定され
ている。また、両リンク層ＬＳＩ３１と３２のｉビット
はともに１である。従ってこれらの設定は、チャンネル
番号６３のアイソクロナス・パケットをバスＢ２から受
信して、そのチャンネル番号を３に変換した後、バスＢ
１にＳ４００の転送速度で送信することを示している。
なお、同実施形態では、このＳＣＲの設定はノード２１
０に具備されるプラグ・コントロール・レジスタ（以
下、ＰＣＲと称する）の設定値に連動して制御される方
法を用いた。このＰＣＲはＩＥＣ６１８８３規格に定義
されており、ＯＵＴＰＵＴ＿ＭＡＳＴＥＲ＿ＰＬＵＧレ
ジスタ（以下、ｏＭＰＲと称する）、ＯＵＴＰＵＴ＿Ｐ
ＬＵＧ＿ＣＯＮＴＲＯＬレジスタ（以下、ｏＰＣＲと称
する）、ＩＮＰＵＴ＿ＭＡＳＴＥＲ＿ＰＬＵＧレジスタ
（以下、ｉＭＰＲと称する）及びＩＮＰＵＴ＿ＰＬＵＧ
＿ＣＯＮＴＲＯＬレジスタ（以下、ｉＰＣＲと称する）
という４種のレジスタの総称である。ｏＭＰＲとｏＰＣ
Ｒは、これを具備する機器が送信するアイソクロナス・
パケットの設定のために使用され、ｉＭＰＲとｉＰＣＲ
は同じくアイソクロナス・パケットの受信設定に使用さ
れる。

【００２６】図９はこれらのレジスタのフォーマットを
示す図であり、全てのレジスタは複数のフィールドから
構成される３２ビットのレジスタであって各フィールド
に示される数字は各フィールド長のビット数を示す。図
９（ａ）はｏＭＰＲのフォーマットを示す図であり、ｏ
ＭＰＲは６つのフィールドから構成される。図９（ｂ）
はｉＭＰＲのフォーマットを示す図であり、ｉＭＰＲは
６つのフィールドから構成される。図９（ｃ）はｏＰＣ
Ｒのフォーマットを示す図であり、ｏＰＣＲは８つのフ
ィールドから構成される。図９（ｄ）はｉＰＣＲのフォ
ーマットを示す図であり、ｉＰＣＲは６つのフィールド
から構成される。ノード２１０が具備するこれらのレジ
スタの初期値には、第１の対応表上でノード２１０に対
応するノードであるノード２４１に具備されるＰＣＲか
ら読み出された値が用いられる。ただし、ストリーム・
パケットの転送速度に対する送信能力と受信能力を示す
ｏＭＰＲとｉＭＰＲの「Ｄａｔａｒａｔｅｃａｐａ
ｂｉｌｉｔｙ」フィールドの値と、送信するストリーム
・パケットの転送速度を示すｏＰＣＲの「Ｄａｔａｒａ
ｔｅ」フィールドの値とは、スイッチ１４−１の設定値
に応じた値に書き換えられる。同実施形態においては、
ノード２４１がＳ１００のみをサポートしているために
これらのフィールドの値は全てＳ１００を示す０であっ
たが、スイッチ１４−１の値が２に設定されたため、こ
れらのフィールドは全てＳ４００を示す２という値に書
き換えられている。

【００２７】このＰＣＲとＳＣＲとの連動の仕様を、図
８（ｂ）と（ｃ）のＳＣＲの設定例に基づいて、さらに
具体的に説明する。まず、ノード２１０がストリーム・
パケットを送信する設定がｏＰＣＲになされた場合に
は、リンク層ＬＳＩ３１と３２が有するＳＣＲのｓｔフ
ィールドの値はそれぞれ２と１に設定される。または、
ノード２１０がストリーム・パケットを受信するような
設定がｉＰＣＲになされた場合には、リンク層ＬＳＩ３
１と３２のｓｔフィールドの値は１と２に設定される。
次いで、ｃｈａｎｎｅｌフィールドの値は、リンク層Ｌ
ＳＩ３１側はノード２１０の、またリンク層ＬＳＩ３２
側はノード２４１のｏＰＣＲのＣｈａｎｎｅｌｎｕｍ
ｂｅｒフィールドの値に一致させる。ノード２４１のｏ
ＰＣＲのＣｈａｎｎｅｌｎｕｍｂｅｒフィールドの値
は実際には６３固定であるため、リンク層ＬＳＩ３２の
ｃｈａｎｎｅｌフィールドの値も６３固定としても実用
上は問題ない。さらに、リンク層ＬＳＩ３１と３２のｓ
ｐｄフィールドの値はそれぞれスイッチ１４−１と１４
−２の設定値を反映させた値である２と０とする。実際
に、ノード２４１が送信するデジタル映像信号をＳ４０
０の転送速度で受信する目的で、ノード２３１がノード
２１０のｏＰＣＲにロック・トランザクションを実行し
たところ、ノード２４１が送信するチャンネル番号６３
のＳ１００のアイソクロナス・ストリームが、ノード２
１０のｏＰＣＲに書かれているチャンネル番号４に変換
されて、Ｓ４００の転送速度でバスＢ１上に転送される
ことが確認された。

【００２８】さらに、上述したＰＣＲとＳＣＲの連動に
よるストリーム・パケットの転送方法を用いたパケット
速度変換器１０１の効果を検証するため、図４のシステ
ムにおいて、一方のノードにＳ１００のみをサポートす
るＤＶ機器が接続されたパケット速度変換器１０１を他
に７台用意して、ＤＶ機器が接続されていないノードを
全てバスＢ１に接続した。そして、ノード２３１が８台
のパケット速度変換器１０１のｏＰＣＲに送信を要求す
るトランザクションを実行した結果、Ｓ４００の転送速
度のＤＶパケットが、バスＢ１上に８チャンネル転送さ
れていることが実際に確認された。

【００２９】次に、ノード２１０がバスＢ１からコンフ
ィグレーション・ロムへのリード・リクエストを受信し
た場合の処理について説明する。コンフィグレーション
・ロムとは、そのノードに具備されている機能などが記
された領域である。まず、ノード２１０が受信したリー
ド・リクエスト・パケットを、上述のアシンクロナス・
パケット転送方法に基づいてノード２４１に転送する。
そして、ノード２４１が返すリード・レスポンス・パケ
ットをリード・リクエスト・パケットを送信した元のノ
ードに返送する。即ち、リード・リクエスト・パケット
の送信元ノードから見ると、ノード２１０があたかもノ
ード２４１の機能を有するノードとして認識される仕様
である。これにより、例えば同実施形態のように、ノー
ド２４１がＩＥＣ６１８８３規格に準拠した機器である
場合には、ノード２３１、２３２、２３３から見ると、
ノード２４１が同一のバスに接続された機器として認識
される。なお、上述したコンフィグレーション・ロム
は、バスＢ１またはＢ２上のアドレスにて１６進数のＦ
ＦＦＦＦ００００４００からＦＦＦＦＦ０００
０７ＦＣの範囲内にあるコンフィグレーション・ロムと
しても良い。

【００３０】図１０は、この発明の第２の実施形態によ
るパケット速度変換器１０２の構成を示すブロック図で
ある。この図において、パケット速度変換器１０２は、
ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３、物理層ＬＳＩ２
１〜２５、リンク層ＬＳＩ３１、３２とから構成され
る。同実施形態では物理層ＬＳＩ２３〜２５を設け、物
理層ＬＳＩ２１、２３、２４をバスＢ１上にデイジーチ
ェーンし、物理層ＬＳＩ２２、２５をバスＢ２上にデイ
ジーチェーンしている。図１１は、パケット速度変換器
１０２を用いたシステム構成を示す図である。同図にお
いて、パケット速度変換器１０２は、ノード２１１〜２
１３、２２１、２２２から主に構成され、ノード２１１
〜２１３がバスＢ１に、ノード２２１、２２２がバスＢ
２にそれぞれ接続されている。また、バスＢ１とＢ２に
は、それぞれノード３１１、３１２とノード３２１〜３
２３とがそれぞれ接続されている。なお、ノード３１１
とノード３２１は、１３９４ＴｒａｄｅＡｓｓｏｃ
ｉａｔｉｏｎが発行する「１３９４−ｂａｓｅｄＤｉ
ｇｉｔａｌＣａｍｅｒａＳｐｅｃｉｆｉｃａｔｉｏ
ｎ」規格に準拠したＳ２００のデジタル・カメラであ
り、ノード３１２、３２２、３２３は、このデジタル・
カメラが送信する動画像を受信する能力を持つＳ４００
のパーソナル・コンピュータである。

【００３１】パケット速度変換器１０２において、ノー
ド２１１は物理層ＬＳＩ２１とリンク層ＬＳＩ３１及び
ソフトウェアで実現されるトランザクション層以上から
構成される。同様に、ノード２２１も、物理層ＬＳＩ２
２とリンク層ＬＳＩ３２及びソフトウェアによる他の層
から構成される。一方、ノード２１２及び２１３、２２
２は、それぞれ物理層ＬＳＩ２３及び２４、２５のみか
ら構成されるノードである。これらのノードにはそれぞ
れ個別のノードＩＤが割り当てられており、フィジカル
ＩＤは、ノード２１１が４、ノード２１２が３、ノード
２１３が２、ノード２２１が４、ノード２２２が３であ
る。バスＩＤは全ノードとも１６進数の３ＦＦである。
また、バスＢ１とＢ２に接続されるノード３１１、３１
２、３２１〜３２３のノードＩＤの内、フィジカルＩＤ
は、ノード３１１が１、ノード３１２が０、ノード３２
１が２、ノード３２２が１、ノード３２３が０である。
バスＩＤは全ノードとも１６進数の３ＦＦである。そし
て、物理層ＬＳＩのみから構成されるノード２１２及び
２１３、２２２は、自らがパケットを送受信する機能は
なく、リピータ・ノードとしてのみ動作する。また、通
常のリンク層ＬＳＩは、自分のノードＩＤと一致する値
が宛先ＩＤに書かれているアシンクロナス・パケットの
みに対して受信処理を行い、それ以外のパケットは無視
する仕様であるが、同実施形態で使用されたリンク層Ｌ
ＳＩ３１と３２は、予め設定された自分のノードＩＤと
は異なる宛先ＩＤのアシンクロナス・パケットに対して
も受信処理を行う機能を持っている。この機能を用い
て、ノード２１１は、ノード２１１〜ノード２１３宛の
アシンクロナス・パケットをバスＢ１から受信するよう
に、またノード２２１は、ノード２２１〜ノード２２２
宛のアシンクロナス・パケットをバスＢ２から受信する
ように予め設定されている。また、ノード２１１とノー
ド２２１とが送信するアシンクロナス・パケットの速度
は転送可能な最大速度に設定されている。一方、ストリ
ーム・パケットは、ノード２１１、２２１ともにＳ４０
０で送信するよう設定されている。

【００３２】次に、第１の実施形態と同様に、ノード間
の対応表が作成される。図１２は作成された第３と第４
の対応表である。第３の対応表にはノード２１１とノー
ド３２１の間と、ノード２１２とノード３２２の間と、
ノード２１３とノード３２３の間とで対応関係がそれぞ
れ確立されていることが示されている。また、第４の対
応表にはノード２２１とノード３１１の間と、ノード２
２２とノード３１２の間とで対応関係がそれぞれ確立さ
れていることが示されている。そして、パケット速度変
換器１０２においては、第３と第４の対応表に記載され
るノードのコンフィグレーション・ロムのデータをノー
ド２１１と２２１がそれぞれ読み出し、それをＲＡＭ１
３に記憶させる。そして、パケット速度変換器１０２内
のノード宛のコンフィグレーション・ロムへのリード・
リクエスト・パケットが受信された場合には、そのノー
ドに対応するバスＢ１またはＢ２上のノードのコンフィ
グレーション・ロムのデータを記載したリード・レスポ
ンス・パケットをノード２１１または２２１が送信す
る。これにより、ノード３１１とノード３１２にとって
は、ノード２１１〜２１３がノード３２１〜３２３に見
え、またノード３２１〜３２３にとっては、ノード２２
１とノード２２２がノード３１１とノード３１２に見え
ることになる。

【００３３】実際に、例えば、パーソナルコンピュータ
であるノード３１２は、同一バス上の全ての他のノード
からコンフィグレーション・ロムを読み出す動作を実行
することにより、フィジカルＩＤが１であるノード３１
１と、フィジカルＩＤが４であるノード２１１とが、デ
ジタル・カメラであると認識した。同様に、ノード３２
２とノード３２３も、同一バス上のノード２２１とノー
ド３２１がデジタル・カメラであると認識した。

【００３４】この認識に基づいて、ノード３１２は、ノ
ード２１１に対して動画データの送信を要求するアシン
クロナス・パケットを送信する。具体的には、ベースア
ドレスからのオフセットが１６進数の６０Ｃのレジスタ
に対してライト・トランザクションを行うことにより、
ノード３１２は送信するアイソクロナス・パケットのチ
ャンネル番号と転送速度を指定する。そして、ノード３
１２はオフセットが１６進数の６１４のレジスタに対し
てライト・トランザクションを行うことにより、データ
送信を開始させる。なお、ベースアドレスの値はＲＡＭ
に記憶されるノード３２１のコンフィグレーション・ロ
ムのＵｎｉｔＤｅｐｅｎｄｅｎｔＤｉｒｅｃｔｏｒ
ｙに書かれている。このライト・トランザクションをノ
ード２１１が受信した後、このライト・トランザクショ
ンをバスＢ２上のノード３２１に転送する手順が行われ
る。

【００３５】まず、受信されたライト・リクエスト・パ
ケットはＲＡＭ１３に一時記憶され、ヘッダ変換処理が
行われる。即ち、第３の対応表を参照して、宛先ＩＤが
ノード２１１に対応するノード３２１の値に、第４の対
応表を参照して、送信元ＩＤの値がノード３１２に対応
するノード２２２の値に変換される。次いで、ノード２
２１では変換後の宛先ＩＤが参照され、ノード２２１と
ノード３２１との間の最大の転送速度であるＳ２００で
ライト・リクエスト・パケットが送信される。次いで、
ノード３２１が送信するライト・レスポンス・パケット
はノード２２１により受信され、ＲＡＭ１３に一時記憶
された後、ヘッダ変換処理が行われる。即ち、第４の対
応表を参照して、宛先ＩＤがノード２２２に対応するノ
ード３１２の値に、第１の対応表を参照して、送信元Ｉ
Ｄがノード３２１に対応するノード２１１の値に変換さ
れる。次いで、ノード２１１では変換後の宛先ＩＤが参
照され、ノード２１１とノード３１２との間の最大の転
送速度であるＳ４００でライト・レスポンス・パケット
が送信される。なお、オフセットが１６進数の６０Ｃの
レジスタへのライト・リクエストを受信した場合には、
他のバスにパケットを転送する前に転送速度の設定値を
チェックし、ノード３２１の性能を上回る値が書き込ま
れていた場合には、それが上回らないように書き換える
処理も行われる。実際に、ノード３１２からのリクエス
トには、Ｓ４００で送信する要求が書かれていたが、そ
の値をＳ２００に変換してからバスＢ２上にライト・リ
クエスト・パケットが送信された。

【００３６】このアシンクロナス・パケットのバス間転
送によりライト・トランザクションが成功したことが検
出されると、パケット速度変換器１０２はＳＣＲの設定
を行う。まず、オフセットが１６進数の６０Ｃのレジス
タへのライト・トランザクションが成功したら、それに
基づいてＳＣＲのｃｈａｎｎｅｌフィールドとｓｐｄフ
ィールドが書き換えられる。この例では、ノード３１２
からチャンネル番号２のパケットをＳ４００で送信する
要求がなされたため、リンク層ＬＳＩ３１と３２のＳＣ
Ｒのｃｈａｎｎｅｌフィールドはともに２に、ｓｐｄフ
ィールドもともに２に設定される。次いで、オフセット
が１６進数の６１４のレジスタへのライト・トランザク
ションが成功したら、それに基づいてＳＣＲのｓｔフィ
ールドが書き換えられる。即ち、リンク層ＬＳＩ３１と
３２のｓｔフィールドの値は、それぞれ２（送信）と１
（受信）に設定される。これらのＳＣＲへの設定によ
り、ノード３２１が送信するアイソクロナス・パケット
が、ノード２１１によってＳ４００の転送速度でバスＢ
１上に送信されることが確認された。

【００３７】さらに、パケット速度変換器１０２には、
バスリセットによりリセットされるストリームの送受信
設定を回復する機能も具備されている。即ち、バスＢ２
でバスリセットが発生すると、ノード２２１はノード３
２１に対してストリーム送信をイネーブルにするため
に、オフセットが１６進数の６１４のレジスタに対する
ライト・トランザクションを実行する。バスＢ２でバス
リセットが発生したことをバスＢ１上のノードは識別で
きないため、バスＢ２でバスリセットが発生した直後に
バスＢ１上のノードがこのトランザクションを実行する
ことは困難である。従って、このバスリセット発生に対
処する仕様は、バスリセットにより生じるデータ転送の
中断を最小限に押さえる意味で有効である。

【００３８】なお、同実施形態では、ＲＡＭ１３に記憶
されるノード３１１、３１２、３２１〜３２３のコンフ
ィグレーション・ロムのデータを以下のように書き換え
て記憶することも可能である。即ち、読み出されたコン
フィグレーション・ロムのデータの内、Ｂｕｓ＿Ｉｎｆ
ｏ＿Ｂｌｏｃｋの下位６４ビットとＮｏｄｅ＿Ｕｎｉｑ
ｕｅ＿Ｉｄｌｅａｆの下位６４ビットとを、対応する
パケット速度変換器１０２内のノードのＥＵＩ−６４
（ＥｘｔｅｎｄｅｄＵｎｉｑｕｅＩｄｅｎｔｉｆｉ
ｅｒ，６４ｂｉｔｓ）の値に書き換え、さらに、Ｍ
ｏｄｕｌｅ＿Ｖｅｎｄｏｒ＿Ｉｄｅｎｔｒｙのｍｏｄ
ｕｌｅ＿ｖｅｎｄｏｒ＿ｉｄフィールドをパケット速度
変換器１０２の製造者を示すｃｏｍｐａｎｙＩＤに書
き換えたデータとして記憶することである。ＥＵＩ−６
４は、ＧｅｎｅｒａｌＲＯＭフォーマットのコンフィ
グレーション・ロムを有する全てのノードが持っている
６４ビットの識別子であり、各ノードに各々異なる値が
割り当てられる。このＥＵＩ−６４は、製造者を示す２
４ビットのｃｏｍｐａｎｙＩＤと、各機器に対して製
造者が個別に割り当てる４０ビットのｃｈｉｐ＿ｉｄと
から構成される。これらの書き換えを施したコンフィグ
レーション・ロムのデータを記憶することにより、パケ
ット速度変換器１０２が備えるノードへのコンフィグレ
ーション・ロムのリード・リクエストに対して、機器の
機能だけを、対応するバス上のノードと同一に見せるこ
とが可能となる。

【００３９】図１３は、この発明の第３の実施形態によ
るパケット速度変換器１０３の構成を示すブロック図で
ある。同図において、パケット速度変換器１０３にはノ
ード４０１〜４０５が接続されている。パケット速度変
換器１０３は図１に示されるパケット速度変換器１０１
を３台具備しており、これらのパケット速度変換器１０
１に具備される３台のノード２２０とノード４０４、４
０５が１つのバスＢ２に接続されている。また、３台の
パケット速度変換器１０１に具備されるノード２１０に
は、それぞれノード４０１〜４０３がバスＢ１−１〜Ｂ
１−３を介して接続されている。この場合、第１の実施
形態で説明したのと同様に、ノード４０４、４０５から
は、同じバスに接続されている３台のノード２２０がそ
れぞれノード４０１〜４０３と同じ機能を有し、かつ高
速の転送能力を有する機器として認識される。このよう
に、複数のパケット速度変換器１０１を具備することに
よって、複数の速度変換機能を有するパケット速度変換
器１０３を構成することも可能である。

【００４０】

【発明の効果】以上説明したように、この発明によれ
ば、１３９４バスに接続される複数の電子機器の間でパ
ケットの送受信を行う電子機器において、低速な転送能
力しか持たない電子機器を疑似し、高速な転送能力を持
つ電子機器との間でパケットの送受信を行うノードと、
高速な転送能力を持つ電子機器を疑似し、低速な転送能
力しか持たない電子機器との間でパケットの送受信を行
うノードとを具備し、これらのノードと電子機器間の対
応関係に基づき受信したパケットのヘッダを変換し、宛
先のノードに適した転送速度に速度変換してパケットを
送信するようにしたので、高速な転送能力を持つ電子機
器は、低速な転送能力しか持たない電子機器とのパケッ
トの送受信においても、自転送能力の速度にてパケット
を送受信することができる。その結果、低速な転送能力
に起因したバスの帯域資源消費を緩和して、より効率の
高い１３９４バスの利用を可能とする効果が得られる。
特にＤＶ信号においては、３チャネル以上のＤＶ信号を
同一の１３９４バス上に転送することが可能となる。

【００４１】さらに、被疑似ノードのコンフィグレーシ
ョン・ロムのデータを記憶しておき、コンフィグレーシ
ョン・ロムのリード・リクエストに対してこの記憶して
いるデータを自コンフィグレーション・ロムのデータと
してリード・レスポンスするようにし、また、被疑似ノ
ードのコンフィグレーション・ロムのデータを書き換え
て記憶し、機器の機能だけを被疑似ノードと同一に見せ
ることも可能としたので、この発明を用いた場合でも、
ＤＶ機器などのコントローラの仕様を変更する必要は全
くないという効果も得られる。

【図面の簡単な説明】

【図１】この発明の第１の実施形態によるパケット速
度変換器の構成を示すブロック図である。

【図２】同実施形態によるパケット速度変換器１０１
を用いたシステム構成例を示す図である。

【図３】同実施形態の動作を説明する図である。

【図４】同実施形態によるパケット速度変換器１０１
を用いたシステム構成例を示す図である。

【図５】同実施形態のスイッチ１４−１、１４−２の
値と速度変換仕様との対応関係を示す表である。

【図６】同実施形態の各ノードの対応が１対１に示さ
れる第１と第２の対応表である。

【図７】同実施形態のライト・トランザクションの動
作を説明するシーケンス図である。

【図８】同実施形態のストリーム・コントロール・レ
ジスタのフォーマットとリンク層ＬＳＩ３１、３２にお
ける同レジスタの設定例を示す図である。

【図９】同実施形態のプラグ・コントロール・レジス
タのフォーマットを示す図である。

【図１０】この発明の第２の実施形態によるパケット
速度変換器の構成を示すブロック図である。

【図１１】同実施形態によるパケット速度変換器１０
２を用いたシステム構成例を示す図である。

【図１２】同実施形態の各ノードの対応が１対１に示
される第３と第４の対応表である。

【図１３】この発明の第３の実施形態によるパケット
速度変換器の構成を示すブロック図である。

【符号の説明】

１１…ＣＰＵ、１２…ＲＯＭ、１３…ＲＡＭ、１４−１
〜１４−２…スイッチ、２１〜２２…物理層ＬＳＩ、３
１〜３２…リンク層ＬＳＩ。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平10−145433（ＪＰ，Ａ) 特開平11−215161（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/00

Claims

(57)【特許請求の範囲】

【請求項１】ＩＥＥＥ１３９４規格に準拠した第１と
第２のバスに接続されて、前記第１のバスに接続される
複数の第１のノードまたは前記第２のバスに接続される
複数の第２のノードの間でパケットを送受信する電子機
器において、前記第１のバスに接続されており、ＩＥＥＥ１３９４規
格に準拠した物理層の機能を備え、パケットを転送する
各々異なるノード識別番号を持つＭ−１個（Ｍ；１以上
の整数）の第１のパケット転送ノードと、前記第１のバスに接続されており、ＩＥＥＥ１３９４規
格に準拠した物理層以上の機能を備え、自ノード識別番
号と等しいまたは前記第１のパケット転送ノードのノー
ド識別番号と等しい宛先識別番号を持つアシンクロナス
・パケットを受信し、また前記第２のバスから受信され
たアシンクロナス・パケットを予め定められた転送速度
で前記第１のバスへ送信する第１のパケット送受信ノー
ドと、前記第２のバスに接続されており、ＩＥＥＥ１３９４規
格に準拠した物理層の機能を備え、パケットを転送する
各々異なるノード識別番号を持つＮ−１個（Ｎ；１以上
の整数）の第２のパケット転送ノードと、前記第２のバスに接続されており、ＩＥＥＥ１３９４規
格に準拠した物理層以上の機能を備え、自ノード識別番
号と等しいまたは前記第２のパケット転送ノードのノー
ド識別番号と等しい宛先識別番号を持つアシンクロナス
・パケットを受信し、また前記第１のバスから受信され
たアシンクロナス・パケットを予め定められた転送速度
で前記第２のバスへ送信する第２のパケット送受信ノー
ドと、前記第２のノードの内で最大Ｍ個のノードが持つ各々異
なるノード識別番号と前記第１のパケット転送ノードま
たは前記第１のパケット送受信ノードのノード識別番号
との１対１の対応関係と、前記第１のノードの内で最大
Ｎ個のノードが持つ各々異なるノード識別番号と前記第
２のパケット転送ノードまたは前記第２のパケット送受
信ノードのノード識別番号との１対１の対応関係とを記
憶する対応関係記憶手段と、前記第１または第２のバスから受信したアシンクロナス
・パケットのヘッダを変換するヘッダ変換手段と、を具備することを特徴とするパケット速度変換器。
【請求項２】前記予め定められた転送速度は、前記第
１または第２のパケット送受信ノードと、送信されるア
シンクロナス・パケットが持つ宛先識別番号によって示
される前記第１または第２のノードとの間で転送可能な
最大の転送速度であることを特徴とする請求項１に記載
のパケット速度変換器。
【請求項３】前記ヘッダ変換手段は、前記第１または
第２のバスから受信したアシンクロナス・パケットの宛
先識別番号を、前記対応関係記憶手段に記憶される対応
関係に基づき前記第２または第１のノードのノード識別
番号に変換し、また該アシンクロナス・パケットの送信
元識別番号も、該対応関係に基づき前記第２または第１
のパケット転送ノードまたはパケット送受信ノードのノ
ード識別番号に変換することを特徴とする請求項１また
は請求項２に記載のパケット速度変換器。
【請求項４】前記第１または第２のバスから受信する
アシンクロナス・パケットの内で、リクエスト・パケッ
トが持つ送信元識別番号と宛先識別番号を記憶する識別
番号記憶手段を具備し、前記ヘッダ変換手段は、このリクエスト・パケットに対
応するレスポンス・パケットを受信した場合に、該レス
ポンス・パケットの送信元識別番号と宛先識別番号と
を、前記識別番号記憶手段が記憶している該リクエスト
・パケットの宛先識別番号と送信元識別番号とに各々変
換することを特徴とする請求項１乃至請求項３のいずれ
かの項に記載のパケット速度変換器。
【請求項５】前記第２のバスのサイクル周期を前記第
１のバスのサイクル周期に同期させるサイクル周期同期
手段を具備し、前記第１または第２のパケット送受信ノードは、ストリ
ーム・パケットを前記第１または第２のバスから受信し
て、予め定められた転送速度で他方のバスへ送信するこ
とを特徴とする請求項１乃至請求項４のいずれかの項に
記載のパケット速度変換器。
【請求項６】前記第１のパケット送受信ノードが前記
第１のバスへ送信するストリーム・パケットの転送速度
は、毎秒３９３．２１６メガビットのＳ４００と呼ばれ
る速度であることを特徴とする請求項５に記載のパケッ
ト速度変換器。
【請求項７】前記第１のパケット送受信ノードは、ス
トリーム・パケットの送信の開始または終了を要求する
アシンクロナス・パケットを前記第１のノードから受信
すると、前記第２のパケット送受信ノードがストリーム
・パケットを前記第２のバスへ送信する動作の開始また
は終了の設定を行い、一方、ストリーム・パケットの受
信の開始または終了を要求するアシンクロナス・パケッ
トを前記第１のノードから受信すると、ストリーム・パ
ケットを前記第１のバスへ送信する動作の開始または終
了の設定を行うことを特徴とする請求項５または請求項
６に記載のパケット速度変換器。
【請求項８】前記第２のパケット送受信ノードは、前
記第１のパケット送受信ノードがストリーム・パケット
の送信の開始または終了を要求するアシンクロナス・パ
ケットを前記第１のノードから受信すると、該アシンク
ロナス・パケットの宛先識別番号に対応する前記第２の
ノードへ該ストリーム・パケットの送信の開始または終
了を要求するアシンクロナス・パケットを送信し、一
方、前記第１のパケット送受信ノードがストリーム・パ
ケットの受信の開始または終了を要求するアシンクロナ
ス・パケットを前記第１のノードから受信すると、該ア
シンクロナス・パケットの宛先識別番号に対応する前記
第２のノードへ該ストリーム・パケットの受信の開始ま
たは終了を要求するアシンクロナス・パケットを送信す
ることを特徴とする請求項７に記載のパケット速度変換
器。
【請求項９】前記第２のパケット送受信ノードは、前
記第２のバスにおいてバス・リセットが発生すると、該
バス・リセットが発生する前に前記第２のノードに設定
されていたストリーム・パケットの送信または受信の設
定を、再度前記第２のノードに行うことを特徴とする請
求項８に記載のパケット速度変換器。
【請求項１０】前記第１のパケット送受信ノードは、
ＩＥＣ６１８８３規格に定められるプラグ・コントロー
ル・レジスタを備えており、前記対応関係記憶手段に記
憶されている対応関係にある前記第２のノードがプラグ
・コントロール・レジスタを具備している場合には、該
プラグ・コントロール・レジスタの初期値を、該第２の
ノードのプラグ・コントロール・レジスタから読み出す
値に設定し、この設定する値の内ＯＵＴＰＵＴ＿ＭＡＳ
ＴＥＲ＿ＰＬＵＧレジスタ及びＩＮＰＵＴ＿ＭＡＳＴＥ
Ｒ＿ＰＬＵＧレジスタのＤａｔａｒａｔｅｃａｐａ
ｂｉｌｉｔｙフィールドの値とＯＵＴＰＵＴ＿ＰＬＵＧ
＿ＣＯＮＴＲＯＬレジスタのＤａｔａｒａｔｅフィー
ルドの値については、前記第１のバスにストリーム・パ
ケットを送信する転送速度に対応する値に変更して設定
することを特徴とする請求項７乃至請求項９のいずれか
の項に記載のパケット速度変換器。
【請求項１１】前記第１のパケット送受信ノードが備
えるＯＵＴＰＵＴ＿ＭＡＳＴＥＲ＿ＰＬＵＧレジスタに
ストリーム・パケットの送信を指示する値が設定されて
いる場合には、前記第２のバスから前記第２のパケット
送受信ノードが受信するストリーム・パケットが持つ予
め定められたチャンネル番号を該ＯＵＴＰＵＴ＿ＰＬＵ
Ｇ＿ＣＯＮＴＲＯＬレジスタのＣｈａｎｎｅｌｎｕｍ
ｂｅｒフィールドに示される値に変換し、一方、前記第
１のパケット送受信ノードが備えるＩＮＰＵＴ＿ＰＬＵ
Ｇ＿ＣＯＮＴＲＯＬレジスタにストリーム・パケットの
受信を指示する値が設定されている場合には、前記第１
のバスから前記第１のパケット送受信ノードが受信する
ストリーム・パケットが持つチャンネル番号を予め定め
られたチャンネル番号に変換するチャンネル番号変換手
段を具備し、前記第１のパケット送受信ノードが受信する該ストリー
ム・パケットが持つチャネル番号は、前記ＩＮＰＵＴ＿
ＰＬＵＧ＿ＣＯＮＴＲＯＬレジスタにストリーム・パケ
ットの受信を指示する値が設定されている場合の、該Ｉ
ＮＰＵＴ＿ＰＬＵＧ＿ＣＯＮＴＲＯＬレジスタのＣｈａ
ｎｎｅｌｎｕｍｂｅｒフィールドに示される値である
ことを特徴とする請求項１０に記載のパケット速度変換
器。
【請求項１２】前記予め定められたチャンネル番号
は、１０進数の６３であることを特徴とする請求項１１
に記載のパケット速度変換器。
【請求項１３】前記第１または第２のバスから受信さ
れ他方のバスに送信されるアシンクロナス・パケット
は、前記第１または第２のバス上のアドレスにて１６進
数のＦＦＦＦＦ００００４００からＦＦＦＦＦ０
０００７ＦＣの範囲内にあるコンフィグレーション・
ロムへのリード・リクエスト・パケット及びこれに対応
したリード・レスポンス・パケットを含むことを特徴と
する請求項１乃至請求項１２のいずれかの項に記載のパ
ケット速度変換器。
【請求項１４】前記対応関係記憶手段に記憶されてい
る対応関係に示される前記第１または第２のノードから
読み出されるコンフィグレーション・ロムのデータを記
憶するコンフィグレーション・ロム記憶手段を具備し、前記第１のパケット送受信ノードは、コンフィグレーシ
ョン・ロムへのリード・リクエスト・パケットを前記第
１のバスから受信した場合に、該リード・リクエスト・
パケットの宛先識別番号が示すノードに対応する前記第
２のノードの該コンフィグレーション・ロムのデータ
を、前記コンフィグレーション・ロム記憶手段から読み
出し、該読み出されたデータを格納したリード・レスポ
ンス・パケットを前記第１のバスに送信し、一方、前記第２のパケット送受信ノードは、コンフィグ
レーション・ロムへのリード・リクエスト・パケットを
前記第２のバスから受信した場合に、該リード・リクエ
スト・パケットの宛先識別番号が示すノードに対応する
前記第１のノードの該コンフィグレーション・ロムのデ
ータを、前記コンフィグレーション・ロム記憶手段から
読み出し、該読み出されたデータを格納したリード・レ
スポンス・パケットを前記第２のバスに送信することを
特徴とする請求項１乃至請求項１２のいずれかの項に記
載のパケット速度変換器。
【請求項１５】前記コンフィグレーション・ロム記憶
手段は、前記対応関係記憶手段に記憶されている対応関
係に示される前記第１または第２のノードから読み出さ
れるコンフィグレーション・ロムのデータの内、Ｂｕｓ
＿Ｉｎｆｏ＿Ｂｌｏｃｋの下位６４ビットの値とＮｏｄ
ｅ＿Ｕｎｉｑｕｅ＿Ｉｄｌｅａｆの下位６４ビットの
値とを、該対応関係に示される前記第１または第２のノ
ードに対応する前記第１、２のパケット転送ノードまた
は第１、２のパケット送受信ノードのいずれかが持つＥ
ｘｔｅｎｄｅｄＵｎｉｑｕｅＩｄｅｎｔｉｆｉｅ
ｒ，６４ｂｉｔｓの値に共に変更して記憶し、さら
に、Ｍｏｄｕｌｅ＿Ｖｅｎｄｏｒ＿Ｉｄｅｎｔｒｙの
ｍｏｄｕｌｅ＿ｖｅｎｄｏｒ＿ｉｄフィールドの値を前
記電子機器の製造者を示すｃｏｍｐａｎｙＩＤの値に
変更して記憶することを特徴とする請求項１４に記載の
パケット速度変換器。