JP2001358800A

JP2001358800A - 情報処理システム及び情報処理装置並びにそれらの方法

Info

Publication number: JP2001358800A
Application number: JP2001103813A
Authority: JP
Inventors: Yoshiyuki Takaku; 義之高久; Makoto Sato; 真佐藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-04-12
Filing date: 2001-04-02
Publication date: 2001-12-26

Abstract

(57)【要約】【課題】本発明は、情報処理システムに関し、従来に比
して一段とネットワークを構築する際の処理を削減する
ことを提案する。【解決手段】情報送信装置５、６から伝送チャンネルを
介して情報処理装置４に伝送される情報を、情報受信装
置３と情報処理装置４との間で確立された伝送チャンネ
ルを介して情報処理装置４から情報受信装置３に伝送す
ることにより、情報受信装置３は容易に情報処理装置４
の入力手段に入力される情報を得ることができ、かくし
て従来に比して一段とネットワークを構築する際の処理
を削減し得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は情報処理装置及び情
報処理システム並びにそれらの方法に関し、例えば種々
のＡＶ（オーディオ・ビジュアル）機器を接続してなる
ＡＶシステムに適用して好適なものである。

【０００２】

【従来の技術】近年、ＩＥＥＥ（Institute of Electri
cal Electronics Engineers ：米国電気電子技術者協
会）において高速シリアルバスとして知られるいわゆる
ＩＥＥＥ１３９４ハイパフォーマンスシリアルバス（以
下、これをＩＥＥＥ１３９４シリアルバスと呼ぶ）の標
準化作業が行われており、当該ＩＥＥＥ１３９４シリア
ルバスを用いて家庭内に存在する種々のＡＶ機器を接続
することにより家庭内ネットワークとしてのＡＶシステ
ムを構築することが提案されている。

【０００３】

【発明が解決しようとする課題】このようなＡＶシステ
ムとしては、例えばＩＥＥＥ１３９４シリアルバスにＭ
Ｄ（Mini Disk ）プレーヤ及びオーディオアンプリファ
イア（以下、これをオーディオアンプと呼ぶ）をそれぞ
れ１台ずつ接続すると共に、複数のＣＤ（Compact Dis
c）プレーヤをそれぞれ接続することにより構築され、
複数のＣＤプレーヤのうちユーザによって選択されたＣ
Ｄプレーヤから所望のオーディオデータを再生し、当該
再生されたオーディオデータをＭＤプレーヤに送出し記
録する。

【０００４】ところで、このＩＥＥＥ１３９４シリアル
バスに接続された各ＡＶ機器は、オーディオデータを伝
送するための伝送経路をＩＥＥＥ１３９４シリアルバス
上に形成するため、プラグと呼ばれる概念を導入し、物
理的な外部入力端子に相当する論理入力プラグを有する
と共に、物理的な外部出力端子に相当する論理出力プラ
グを有している。

【０００５】従って、このような各ＡＶ機器をＩＥＥＥ
１３９４シリアルバスに接続してなるＡＶシステムで
は、複数のＣＤプレーヤの中から出力側のＡＶ機器とし
て所望のＣＤプレーヤが指定され、かつ入力側のＡＶ機
器としてＭＤプレーヤが指定されると、出力側であるＣ
Ｄプレーヤの論理出力プラグと入力側であるＭＤプレー
ヤの論理入力プラグとの間でデータ伝送のための帯域及
びチャンネルを確保すると共に、当該ＣＤプレーヤの論
理出力プラグとＭＤプレーヤの論理入力プラグとを論理
的に接続（以下、これを論理接続と呼ぶ）し、ＣＤプレ
ーヤの論理出力プラグからＭＤプレーヤの論理入力プラ
グにオーディオデータを伝送する。

【０００６】具体的には入力側のＭＤプレーヤは、まず
論理入力プラグに入力されているチャンネルを調べ、当
該チャンネルと同一のチャンネルを使用しているＣＤプ
レーヤの論理出力プラグを探索することにより、当該Ｍ
Ｄプレーヤの論理入力プラグと当該探索されたＣＤプレ
ーヤの論理出力プラグとを論理接続する。

【０００７】このようにＭＤプレーヤは、自分の論理入
力プラグとＣＤプレーヤの論理出力プラグとを論理接続
するため、ＣＤプレーヤの論理出力プラグを探索しなけ
ればならず、論理接続にかかる処理が煩雑になることを
避け得ない問題があった。

【０００８】またＡＶシステムでは、例えば出力側のＣ
Ｄプレーヤを変更するなどしてオーディオアンプの論理
入力プラグに供給するオーディオデータを出力する論理
出力プラグが変更される場合がある。このため入力側の
ＭＤプレーヤは、この論理出力プラグの変更を常に監視
し、当該変更があった場合には論理接続の変更を実行し
なければならず、論理接続するために必要な処理が煩雑
になることを避け得ないという問題があった。

【０００９】本発明は以上の点を考慮してなされたもの
で、従来に比して一段と論理接続に必要な処理を低減し
得る情報処理装置及び情報処理システム並びにそれらの
方法を提案しようとするものである。

【００１０】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、複数の伝送チャンネルを有する情
報伝送手段に複数の情報送信装置、情報処理装置及び情
報受信装置を接続し、複数の情報送信装置のいずれかか
ら送信される情報を所望の伝送チャンネルを介して情報
処理装置に伝送すると共に、情報を情報受信装置によっ
て受信する情報処理システムにおいて、情報処理装置
は、情報伝送手段に接続された入力手段を介して入力さ
れる情報を、情報伝送手段に接続された出力手段に供給
する情報供給手段を具え、情報送信装置から伝送チャン
ネルを介して情報処理装置に伝送される情報を、情報受
信装置と情報処理装置との間で確立された伝送チャンネ
ルを介して情報受信装置に伝送するようにした。

【００１１】情報送信装置から伝送チャンネルを介して
情報処理装置に伝送される情報を、情報受信装置と情報
処理装置との間で確立された伝送チャンネルを介して情
報処理装置から情報受信装置に伝送することにより、情
報受信装置は容易に情報処理装置の入力手段に入力され
る情報を得ることができる。

【００１２】

【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。

【００１３】図１において、１は全体としてＡＶシステ
ムの構成を示し、情報伝送手段としてのＩＥＥＥ１３９
４ハイパフォーマンスシリアルバス（以下、これをＩＥ
ＥＥ１３９４シリアルバスと呼ぶ）２に、情報受信装置
としてのＭＤ（Mini Disk）プレーヤ３、情報処理装置
としてのオーディオアンプリファイア（以下、これをオ
ーディオアンプと呼ぶ）４、情報送信装置としてのＣＤ
（Compact Disc）プレーヤ５及び６をＩＥＥＥ１３９４
の外部端子（以下、これをＩＥＥＥ１３９４端子と呼
ぶ）を介してそれぞれ接続することにより構築されてい
る。

【００１４】このＡＶシステムは、２台のＣＤプレーヤ
５及び６のうちユーザによって選択されたＣＤプレーヤ
から所望のオーディオデータを再生し、当該再生された
オーディオデータをＩＥＥＥ１３９４シリアルバス２、
オーディオアンプ４及びＩＥＥＥ１３９４シリアルバス
２を順次介してＭＤプレーヤ３に転送し記録するように
なされている。

【００１５】因みに、ＩＥＥＥ１３９４シリアルバス２
では、ネットワーク内で行われる転送動作として、アイ
ソクロナスと呼ばれる転送帯域を保証した同期転送モー
ドが定義され、リアルタイム性を保証したデータ転送を
可能にしている。

【００１６】図２は、ＩＥＥＥ１３９４で接続された機
器のデータ伝送のサイクル構造を示す図である。ＩＥＥ
Ｅ１３９４では、データは、パケットに分割され、１２
５μＳの長さのサイクルを基準として時分割にて伝送さ
れる。このサイクルは、サイクルマスタ機能を有するノ
ード（バスに接続されたいずれかの機器）から供給され
るサイクルスタート信号によって作り出される。アイソ
クロナスパケットは、全てのサイクルの先頭から伝送に
必要な帯域（時間単位であるが帯域と呼ばれる）を確保
する。このため、アイソクロナス伝送では、データの一
定時間内の伝送が保証される。ただし、伝送エラーが発
生した場合は、保護する仕組みが無く、データは失われ
る。各サイクルのアイソクロナス伝送に使用されていな
い時間に、アービトレーションの結果、バスを確保した
ノードが、アシンクロナスパケットを送出するアシンク
ロナス伝送では、アクノリッジ、およびリトライを用い
ることにより、確実な伝送は保証されるが、伝送のタイ
ミングは一定とはならない。

【００１７】所定のノードがアイソクロナス伝送を行う
為には、そのノードがアイソクロナス機能に対応してい
なければならない。また、アイソクロナス機能に対応し
たノードの少なくとも１つは、サイクルマスタ機能を有
していなければならない。更に、ＩＥＥＥ１３９４シリ
アルバス２に接続されたノードの中の少なくとも１つ
は、アイソクロナスリソースマネージャの機能を有して
いなければならない。

【００１８】ＩＥＥＥ１３９４は、ＩＳＯ／ＩＥＣ１３
２１３で規定された６４ビットのアドレス空間を有する
ＣＳＲ（Ｃｏｎｔｒｏｌ＆ＳｔａｔｕｓＲｅｇｉｓｔ
ｅｒ）アーキテクチャに準拠している。図３は、ＣＳＲ
アーキテクチャのアドレス空間の構造を説明する図であ
る。上位１６ビットは、各ＩＥＥＥ１３９４上のノード
を示すノードＩＤであり、残りの４８ビットが各ノード
に与えられたアドレス空間の指定に使われる。この上位
１６ビットは更にバスＩＤの１０ビットと物理ＩＤ（競
技のノードＩＤ）の６ビットに分かれる。全てのビット
が１となる値は、特別な目的で使用されるため、１０２
３個のバスと６３個のノードを指定することができる。

【００１９】下位４８ビットにて規定される２５６テラ
バイトのアドレス空間のうちの上位２０ビットで規定さ
れる空間は、２０４８バイトのＣＳＲ特有のレジスタや
ＩＥＥＥ１３９４特有のレジスタ等に使用されるイニシ
ャルレジスタスペース（ＩｎｉｔｉａｌＲｅｇｉｓｔ
ｅｒＳｐａｃｅ）、プライベートスペース（Ｐｒｉｖ
ａｔｅＳｐａｃｅ）、およびイニシャルメモリスペー
ス（ＩｎｉｔｉａｌＭｅｍｏｒｙＳｐａｃｅ）などに
分割され、下位２８ビットで規定される空間は、その上
位２０ビットで規定される空間が、イニシャルレジスタ
スペースである場合、コンフィギレンションＲＯＭ（Ｃ
ｏｎｆｉｇｕｒａｔｉｏｎｒｅａｄｏｎｌｙｍｅｍ
ｏｒｙ）、ノード特有の用途に使用されるイニシャルユ
ニットスペース（ＩｎｉｔｉａｌＵｎｉｔＳｐａｃ
ｅ）、プラグコントロールレジスタ（ＰｌｕｇＣｏｎ
ｔｒｏｌＲｅｇｉｓｔｅｒ（ＰＣＲｓ））などとして
用いられる。

【００２０】図４は、主要なＣＳＲのオフセットアドレ
ス、名前、および働きを説明する図である。図４のオフ
セットとは、イニシャルレジスタスペースが始まるＦＦ
ＦＦＦ０００００００ｈ（最後にｈのついた数字は１６
進表示であることを表す）番地よりのオフセットアドレ
スを示している。オフセット２２０ｈを有するバンドワ
イズアベイラブルレジスタ（ＢａｎｄｗｉｄｔｈＡｖ
ａｉｌａｂｌｅＲｅｇｉｓｔｅｒ）は、アイソクロナ
ス通信に割り当て可能な帯域を示しており、アイソクロ
ナスリソースマネージャとして動作しているノードの値
だけが有効とされる。すなわち、図３のＣＳＲは、各ノ
ードが有しているが、バンドワイズアベイラブルレジス
タについては、アイソクロナスリソースマネージャのも
のだけが有効とされる。換言すれば、バンドワイズアベ
イラブルレジスタは、実質的に、アイソクロナスリソー
スマネージャだけが有する。バンドワイズアベイラブル
レジスタには、アイソクロナス通信に帯域を割り当てて
いない場合に最大値が保存され、帯域を割り当てる毎に
その値が減少していく。

【００２１】オフセット２２４ｈ乃至２２８ｈのチャン
ネルアベイラブルレジスタ（ＣｈａｎｎｅｌｓＡｖａ
ｉｌａｂｌｅＲｅｇｉｓｔｅｒ）は、その各ビットが
０乃至６３番のチャンネル番号のそれぞれに対応し、ビ
ットが０である場合には、そのチャンネルが既に割り当
てられていることを示している。アイソクロナスリソー
スマネージャとして動作しているノードのチャンネルア
ベイラブルレジスタのみが有効である。

【００２２】図３に戻り、イニシャルレジスタスペース
内のアドレス２００ｈ乃至４００ｈに、ゼネラルＲＯＭ
（ｒｅａｄｏｎｌｙｍｅｍｏｒｙ）フォーマットに
基づいたコンフィギレーションＲＯＭが配置される。図
５は、ゼネラルＲＯＭフォーマットを説明する図であ
る。ＩＥＥＥ１３９４上のアクセスの単位であるノード
は、ノードの中にアドレス空間を共通に使用しつつ独立
して動作をするユニットを複数個有することができる。
ユニットディレクトリ（ｕｎｉｔｄｉｒｅｃｔｏｒｉ
ｅｓ）は、このユニットに対するソフトウェアのバージ
ョンや位置を示すことができる。バスインフォブロック
（ｂｕｓｉｎｆｏｂｌｏｃｋ）とルートディレクト
リ（ｒｏｏｔｄｉｒｅｃｔｏｒｙ）の位置は固定され
ているが、その他のブロックの位置はオフセットアドレ
スによって指定される。

【００２３】図６は、バスインフォブロック、ルートデ
ィレクトリ、およびユニットディレクトリの詳細を示す
図である。バスインフォブロック内のＣｏｍｐａｎｙ
ＩＤには、機器の製造者を示すＩＤ番号が格納される。
ＣｈｉｐＩＤには、その機器固有の、他の機器と重複
のない世界で唯一のＩＤが記憶される。また、ＩＥＣ６
１８８３の規格により、ＩＥＣ６１８８３を満たした機
器のユニットディレクトリのユニットスペックＩＤ（ｕ
ｎｉｔｓｐｅｃｉｄ）の、ファーストオクテットに
は００ｈが、セカンドオクテットにはＡｏｈが、サード
オクテットには２Ｄｈが、それぞれ書き込まれる。更
に、ユニットスイッチバージョン（ｕｎｉｔｓｗｖ
ｅｒｓｉｏｎ）のファーストオクテットには、０１ｈ
が、サードオクテットのＬＳＢ（ＬｅａｓｔＳｉｇｎ
ｆｉｃａｎｔＢｉｔ）には、１が書き込まれる。

【００２４】インターフェースを介して、機器の入出力
を制御する為、ノードは、図３のイニシャルユニットス
ペース内のアドレス９００ｈ乃至９ＦＦｈに、ＩＥＣ６
１８８３に規定されるＰＣＲ（ＰｌｕｇＣｏｎｔｒｏ
ｌＲｅｇｉｓｔｅｒ）を有する。これは、論理的にア
ナログインターフェースに類似した信号経路を形成する
ために、プラグという概念を実体化したものである。図
７は、ＰＣＲの構成を説明する図である。ＰＣＲは、出
力プラグを表すｏＰＣＲ（ｏｕｔｐｕｔＰｌｕｇＣ
ｏｎｔｒｏｌＲｅｇｉｓｔｅｒ）、入力プラグを表す
ｉＰＣＲ（ｉｎｐｕｔＰｌｕｇＣｏｎｔｏｒｏｌ
Ｒｅｇｉｓｔｅｒ）を有する。また、ＰＣＲは、各機器
固有の出力プラグまたは入力プラグの情報を示すレジス
タｏＭＰＲ（ｏｕｔｐｕｔＭａｓｔｅｒＰｌｕｇ
Ｒｅｇｉｓｔｅｒ）とｉＭＰＲ（ｉｎｐｕｔＭａｓｔ
ｅｒＰｌｕｇＲｅｇｉｓｔｅｒ）を有する。各機器
は、ｏＭＰＲおよびｉＭＰＲを、それぞれ複数持つこと
はないが、個々のプラグに対応したｏＰＣＲおよびｉＰ
ＣＲを、機器の能力によって複数持つことが可能であ
る。図７に示されるＰＣＲは、それぞれ３１個のｏＰＣ
ＲおよびｉＰＣＲを有する。アイソクロナスデータの流
れは、これらのプラグに対応するレジスタを操作するこ
とによって制御される。

【００２５】図８は、ｏＭＰＲ、ｏＰＣＲ、ｉＭＰＲ、
およびｉＰＣＲの構成を示す図である。図８（Ａ）はｏ
ＭＰＲの構成を、図８（Ｂ）はｏＰＣＲの構成を、図８
（Ｃ）はｉＭＰＲの構成を、図８（Ｄ）はｉＰＣＲの構
成を、それぞれ示す。ｏＭＰＲおよびｉＭＰＲのＭＳＢ
側の２ビットのデータレートケイパビリティ（ｄａｔａ
ｒａｔｅｃａｐａｂｉｌｉｔｙ）には、その機器が
送信または受信可能なアイソクロナスデータの最大伝送
速度を示すコードが格納される。ｏＭＰＲのブロードキ
ャストチャンネルベース（ｂｒｏａｄｃａｓｔｃｈａ
ｎｎｅｌｂａｓｅ）は、ブロードキャスト出力に使用
されるチャンネルの番号を規定する。

【００２６】ｏＭＰＲのＬＳＢ側の５ビットのナンバー
オブアウトプットプラグス（ｎｕｍｂｅｒｏｆｏｕ
ｔｐｕｔｐｌｕｇｓ）には、その機器が有する出力プ
ラグ数、すなわちｏＰＣＲの数を示す値が格納される。
ｉＭＰＲのＬＳＢ側の５ビットのナンバーオブインプッ
トプラグス（ｎｕｍｂｅｒｏｆｉｎｐｕｔｐｌｕ
ｇｓ）には、その機器が有する入力プラグ数、すなわち
ｉＰＣＲの数を示す値が格納される。ｎｏｎ−ｐｅｒｓ
ｉｓｔｅｎｔｅｘｔｅｎｓｉｏｎｆｉｅｌｄおよび
ｐｅｒｓｉｓｔｎｅｔｅｘｔｅｎｓｉｏｎｆｉｅｌ
ｄは、将来の拡張の為に定義された領域である。

【００２７】ｏＰＣＲおよびｉＰＣＲのＭＳＢのオンラ
イン（ｏｎ−ｌｉｎｅ）は、プラグの使用状態を示す。
すなわち、その値が１であればそのプラグがＯＮ−ＬＩ
ＮＥであり、０であればＯＦＦ−ＬＩＮＥであることを
示す。ｏＰＣＲおよびｉＰＣＲのブロードキャストコネ
クションカウンタ（ｂｒｏａｄｃａｓｔｃｏｎｎｅｃ
ｔｉｏｎｃｏｕｎｔｅｒ）の値は、ブロードキャスト
コネクションの有り（１）または無し（０）を表す。ｏ
ＰＣＲおよびｉＰＣＲの６ビット幅を有するポイントト
ウポイントコネクションカウンタ（ｐｏｉｎｔ−ｔｏ−
ｐｏｉｎｔｃｏｎｎｅｃｔｉｏｎｃｏｕｎｔｅｒ）
が有する値は、そのプラグが有するポイントトウポイン
トコネクション（ｐｏｉｎｔ−ｔｏ−ｐｏｉｎｔｃｏ
ｎｎｅｃｔｉｏｎ）の数を表す。

【００２８】ｏＰＣＲおよびｉＰＣＲの６ビット幅を有
するチャンネルナンバー（ｃｈａｎｎｅｌｎｕｍｂｅ
ｒ）が有する値は、そのプラグが接続されるアイソクロ
ナスチャンネルの番号を示す。ｏＰＣＲの２ビット幅を
有するデータレート（ｄａｔａｒａｔｅ）の値は、そ
のプラグから出力されるアイソクロナスデータのパケッ
トの現実の伝送速度を示す。ｏＰＣＲの４ビット幅を有
するオーバーヘッドＩＤ（ｏｖｅｒｈｅａｄＩＤ）に
格納されるコードは、アイソクロナス通信のオーバーの
バンド幅を示す。ｏＰＣＲの１０ビット幅を有するペイ
ロード（ｐａｙｌｏａｄ）の値は、そのプラグが取り扱
うことができるアイソクロナスパケットに含まれるデー
タの最大値を表す。

【００２９】図９はプラグ、プラグコントロールレジス
タ、およびアイソクロナスチャンネルの関係を表す図で
ある。ＡＶデバイス（ＡＶ−ｄｅｖｉｃｅ）７１〜７３
は、ＩＥＥＥ１３９４シリアルバスによって接続されて
いる。ＡＶデバイス７３のｏＭＰＲにより伝送速度とｏ
ＰＣＲの数が規定されたｏＰＣＲ

〔０〕〜ｏＰＣＲ
〔２〕のうち、ｏＰＣＲ〔１〕によりチャンネルが規定
されたアイソクロナスデータは、ＩＥＥＥ１３９４シリ
アルバスのチャンネル＃１（ｃｈａｎｎｅｌ＃１）に
送出される。ＡＶデバイス７１のｉＭＰＲにより伝送速
度とｉＰＣＲの数が規定されたｉＰＣＲ

〔０〕とｉＰＣ
Ｒ〔１〕のうち、入力チャンネル＃１が伝送速度とｉＰ
ＣＲ

〔０〕により、ＡＶデバイス７１は、ＩＥＥＥ１３
９４シリアルバスのチャンネル＃１に送出されたアイソ
クロナスデータを読み込む。同様に、ＡＶデバイス７２
は、ｏＰＣＲ

〔０〕で規定されたチャンネル＃２（ｃｈ
ａｎｎｅｌ＃２）に、アイソクロナスデータを送出
し、ＡＶデバイス７１は、ｉＰＣＲ〔１〕にて指定され
たチャンネル＃２からそのアイソクロナスデータを読み
込む。

【００３０】このようにして、ＩＥＥＥ１３９４シリア
ルバスによって接続されている機器間でデータ伝送が行
われるが、本例のシステムでは、このＩＥＥＥ１３９４
シリアルバスを介して接続された機器のコントロールの
ためのコマンドとして規定されたＡＶ／Ｃコマンドセッ
トを利用して、各機器のコントロールや状態の判断など
が行えるようにしてある。次に、このＡＶ／Ｃコマンド
セットについて説明する。

【００３１】まず、本例のシステムで使用されるＡＶ／
ＣコマンドセットにおけるＳｕｂｕｎｉｔＩｄｅｎｔ
ｉｆｉｅｒＤｅｓｃｒｉｐｔｏｒのデータ構造につい
て、図１０〜図１３を参照しながら説明する。図１０
は、ＳｕｂｕｎｉｔＩｄｅｎｔｉｆｉｅｒＤｅｓｃ
ｒｉｐｔｏｒのデータ構造を示している。図１０に示す
ように、ＳｕｂｕｎｉｔＩｄｅｎｔｉｆｉｅｒＤｅ
ｓｃｒｉｐｔｏｒの階層構造のリストにより形成されて
いる。リストとは、例えば、チューナであれば、受信で
きるチャンネル、ディスクであれば、そこに記録されて
いる曲などを表す。階層構造の最上位層のリストはルー
トリストと呼ばれており、例えば、リスト０がその下位
のリストに対するルートとなる。リスト２乃至（ｎ−
１）も同様にルートリストとなる。ルートリストはオブ
ジェクトの数だけ存在する。ここで、オブジェクトと
は、例えば、ＡＶ機器がチューナである場合、デジタル
放送における各チャンネル等のことである。また、１つ
の階層の全てのリストは、共通の情報を共有している。

【００３２】図１１は、既存のシステムにおいて用いら
れるＴｈｅＧｅｎｅｒａｌＳｕｂｕｎｉｔＩｄｅ
ｎｔｉｆｉｅｒＤｅｓｃｒｉｐｔｏｒのフォーマット
を示している。ＳｕｂｕｎｉｔＩｄｅｎｔｉｆｉｅｒ
Ｄｅｓｃｒｉｐｔｏｒ４１には、機能に関しての属性
情報がｃｏｎｔｅｎｔｓに記述されている。ｄｅｓｃｒ
ｉｐｔｏｒｌｅｎｇｔｈフィールド自身の値は含まれ
ていない。ｇｅｎｅｒａｔｉｏｎＩＤは、ＡＶ／Ｃコ
マンドセットのバージョンを示しており、その値は図３
に示すように、現在“００ｈ”（ｈは１６進を表す）と
なっている。ここで、“００ｈ”は、データ構造とコマ
ンドがＡＶ／ＣｇｅｎｅｒａｌＳｐｅｃｉｆｉｃａ
ｔｉｏｎのバージョン３．０であることを意味してい
る。また、図１２に示すように、“００ｈ”を除いた全
ての値は、将来の仕様のために予約確保されている。

【００３３】ｓｉｚｅｏｆｌｉｓｔＩＤは、リス
トＩＤのバイト数を示している。ｓｉｚｅｏｆｏｂ
ｊｅｃｔＩＤは、オブジェクトＩＤのバイト数を示し
ている。ｓｉｚｅｏｆｏｂｊｅｃｔｐｏｓｉｔｉ
ｏｎは、制御の際、参照する場合に用いられるリスト中
の位置（バイト数）を示している。ｎｕｍｂｅｒｏｆ
ｒｏｏｔｏｂｊｅｃｔｌｉｓｔｓは、ルートオブ
ジェクトリストの数を示している。ｒｏｏｔｏｂｊｅ
ｃｔｌｉｓｔｉｄは、それぞれ独立した階層の最上
位のルートオブジェクトリストを識別するためのＩＤを
示している。

【００３４】ｓｕｂｕｎｉｔｄｅｐｅｎｄｅｎｔｌ
ｅｎｇｔｈは、後続のｓｕｂｕｎｉｔｄｅｐｅｎｄｅ
ｎｔｉｎｆｏｒｍａｔｉｏｎフィールドのバイト数を
示している。ｓｕｂｕｉｔｄｅｐｅｎｄｅｎｔｉｎ
ｆｏｒｍａｔｉｏｎは、機能に固有の情報を示すフィー
ルドである。ｍａｎｕｆａｃｔｕｒｅｒｄｅｐｅｎｄ
ｅｎｔｌｅｎｇｔｈは、後続のｍａｎｕｆａｃｔｕｒ
ｅｒｄｅｐｅｎｄｅｎｔｉｎｆｏｒｍａｔｉｏｎフ
ィールドのバイト数を示している。ｍａｎｕｆａｃｔｕ
ｒｅｒｄｅｐｅｎｄｅｎｔｉｎｆｏｒｍａｔｉｏｎ
は、ベンダー（メーカ）の仕様情報を示すフィールドで
ある。尚、ディスクリプタの中にｍａｎｕｆａｃｔｕｒ
ｅｒｄｅｐｅｎｄｅｎｔｉｎｆｏｒｍａｔｉｏｎが
ない場合は、このフィールドは存在しない。

【００３５】図１３は、図１１で示したリストＩＤの割
り当て範囲を示している。図１３に示すように、“００
００ｈ乃至０ＦＦＦｈ”および“４０００ｈ乃至ＦＦＦ
Ｆｈ”は、将来の仕様のための割り当て範囲として予約
確保されている。“１０００ｈ乃至３ＦＦＦｈ”および
“１００００ｈ乃至ｍａｘｌｉｓｔＩＤｖａｌｕ
ｅ”は、機能タイプの従属情報を識別するために用意さ
れている。

【００３６】次に、本例のシステムで使用されるＡＶ／
Ｃコマンドセットについて、図１４〜図１９を参照しな
がら説明する。図１４は、ＡＶ／Ｃコマンドセットのス
タックモデルを示している。図１４に示すように、物理
レイヤ８１、リンクレイヤ８２、トランザクションレイ
ヤ８３、およびシリアルバスマネジメント８４は、ＩＥ
ＥＥ１３９４に準拠している。ＦＣＰ（Ｆｕｎｃｔｉｏ
ｎＣｏｎｔｒｏｌＰｒｏｔｏｃｏｌ）８５は、ＩＥＣ
６１８８３に準拠している。ＡＶ／Ｃコマンドセット８
６は、１３９４ＴＡスペックに準拠している。

【００３７】図１５は、図１４のＦＣＰ８５のコマンド
とレスポンスを説明するための図である。ＦＣＰはＩＥ
ＥＥ１３９４上のＡＶ機器の制御を行うためのプロトコ
ルである。図１５に示すように、制御する側がコントロ
ーラで、制御される側がターゲットである。ＦＣＰのコ
マンドの送信またはレスポンスは、ＩＥＥＥ１３９４の
アシンクロナス通信のライトトランザクションを用い
て、ノード間で行われる。データを受け取ったターゲッ
トは、受信確認のために、アクノリッジをコントローラ
に返す。

【００３８】図１６は、図１５で示したＦＣＰのコマン
ドとレスポンスの関係をさらに詳しく説明するための図
である。ＩＥＥＥ１３９４バスを介してノードＡとノー
ドＢが接続されている。ノードＡがコントローラで、ノ
ードＢがターゲットである。ノードＡ、ノードＢとも
に、コマンドレジスタおよびレスポンスレジスタがそれ
ぞれ、５１２バイトずつ準備されている。図１６に示す
ように、コントローラがターゲットのコマンドレジスタ
９３にコマンドメッセージを書き込むことにより命令を
伝える。また逆に、ターゲットがコントローラのレスポ
ンスレジスタ９２にレスポンスメッセージを書き込むこ
とにより応答を伝えている。以上２つのメッセージに対
して、制御情報のやり取りを行う。ＦＣＰで送られるコ
マンドセットの種類は、後述する図１７のデータフィー
ルド中のＣＴＳに記される。

【００３９】図１７は、ＡＶ／Ｃコマンドのアシンクロ
ナス転送モードで伝送されるパケットのデータ構造を示
している。ＡＶ／Ｃコマンドセットは、ＡＶ機器を制御
するためのコマンドセットで、ＣＴＳ（コマンドセット
のＩＤ）＝“００００”である。ＡＶ／Ｃコマンドフレ
ームおよびレスポンスフレームが、上記ＦＣＰを用いて
ノード間でやり取りされる。バスおよびＡＶ機器に負担
をかけないために、コマンドに対するレスポンスは、１
００ｍｓ以内に行うことになっている。図１７に示すよ
うに、アシンクロナスパケットのデータは、水平方向３
２ビット（＝１ｑｕａｄｌｅｔ）で構成されている。図
中上段はパケットのヘッダ部分を示しており、図中下段
はデータブロックを示している。ｄｅｓｔｉｎａｔｉｏ
ｎＩＤは、宛先を示している。

【００４０】ＣＴＳはコマンドセットのＩＤを示してお
り、ＡＶ／ＣコマンドセットではＣＴＳ＝“００００”
である。ｃｔｙｐｅ／ｒｅｓｐｏｎｓｅのフィールド
は、パケットがコマンドの場合はコマンドの機能分類を
示し、パケットがレスポンスの場合はコマンドの処理結
果を示す。コマンドは大きく分けて、（１）機能を外部
から制御するコマンド（ＣＯＮＴＲＯＬ）、（２）外部
から状態を問い合わせるコマンド（ＳＴＡＴＵＳ）、
（３）制御コマンドのサポートの有無を外部から問い合
わせるコマンド（ＧＥＮＥＲＡＬＩＮＱＵＩＲＹ（ｏ
ｐｃｏｄｅのサポートの有無）およびＳＰＥＣＩＦＩＣ
ＩＮＱＵＩＲＹ（ｏｐｃｏｄｅおよびｏｐｅｒａｎｄ
ｓのサポートの有無））、（４）状態の変化を外部に知
らせるよう要求するコマンド（ＮＯＴＩＦＹ）の４種類
が定義されている。

【００４１】レスポンスはコマンドの種類に応じて返さ
れる。ＣＯＮＴＲＯＬコマンドに対するレスポンスに
は、ＮＯＴＩＮＰＬＥＭＥＮＴＥＤ（実装されていな
い）、ＡＣＣＥＰＴＥＤ（受け入れる）、ＲＥＪＥＣＴ
ＥＤ（拒絶）、およびＩＮＴＥＲＩＭ（暫定）がある。
ＳＴＡＴＵＳコマンドに対するレスポンスには、ＮＯＴ
ＩＮＰＬＥＭＥＮＴＥＤ、ＲＥＪＥＣＴＥＤ、ＩＮＴ
ＲＡＮＳＩＴＩＯＮ（移行中）、およびＳＴＡＢＬＥ
（安定）がある。ＧＥＮＥＲＡＬＩＮＱＵＩＲＹおよ
びＳＰＥＣＩＦＩＣＩＮＱＵＩＲＹコマンドに対する
レスポンスには、ＩＭＰＬＥＭＥＮＴＥＤ（実装されて
いる）、およびＮＯＴＩＭＰＬＥＭＥＮＴＥＤがあ
る。ＮＯＴＩＦＹコマンドに対するレスポンスには、Ｎ
ＯＴＩＭＰＬＥＭＥＮＴＥＤ、ＲＥＪＥＣＴＥＤ、Ｉ
ＮＴＥＲＩＭおよびＣＨＡＮＧＥＤ（変化した）があ
る。

【００４２】ｓｕｂｕｎｉｔｔｙｐｅは、機器内の機
能を特定するために設けられており、例えば、ｔａｐｅ
ｒｅｃｏｒｄｅｒ／ｐｌａｙｅｒ、ｔｕｎｅｒ等が割
り当てられる。同じ種類のｓｕｂｕｎｉｔが複数存在す
る場合の判断を行うために、判別番号としてｓｕｂｕｎ
ｉｔｉｄでアドレッシングを行う。ｏｐｃｏｄｅはコ
マンドを表しており、ｏｐｅｒａｎｄはコマンドのパラ
メータを表している。Ａｄｄｉｔｉｏｎａｌｏｐｅｒ
ａｎｄｓは必要に応じて付加されるフィールドである。
ｐａｄｄｉｎｇも必要に応じて付加されるフィールドで
ある。ｄａｔａＣＲＣ（ＣｙｃｌｉｃＲｅｄｕｎｄａ
ｎｃｙＣｈｅｃｋ）はデータ伝送時のエラーチェック
に使われる。

【００４３】図１８は、ＡＶ／Ｃコマンドの具体例を示
している。図１８（Ａ）は、ｃｔｙｐｅ／ｒｅｓｐｏｎ
ｓｅの具体例を示している。図中上段がコマンドを表し
ており、図中下段がレスポンスを表している。“０００
０”にはＣＯＮＴＲＯＬ、“０００１”にはＳＴＡＴＵ
Ｅ、“００１０”にはＳＰＥＣＩＦＩＣＩＮＱＵＩＲ
Ｙ、“００１１”にはＮＯＴＩＦＹ、“０１００”には
ＧＥＮＥＲＡＬＩＮＱＵＩＲＹが割り当てられてい
る。“０１０１乃至０１１１”は将来の仕様のために予
約確保されている。また、“１０００”にはＮＯＴＩ
ＮＰＬＭＥＮＴＥＤ、“１００１”にはＡＣＣＥＰＴＥ
Ｄ、“１０１０”にはＲＥＪＥＣＴＥＤ、“１０１１”
にはＩＮＴＲＡＮＳＩＴＩＯＮ、“１１００”にはＩ
ＭＰＬＥＭＥＮＴＥＤ／ＳＴＡＢＬＥ、“１１０１”に
はＣＨＡＮＧＥＤ、“１１１１”にはＩＮＴＥＲＩＭが
割り当てられる。“１１１０”は将来の仕様のために予
約確保されている。

【００４４】図１８（Ｂ）は、ｓｕｂｕｎｉｔｔｙｐ
ｅの具体例を示している。“０００００”にはＶｉｄｅ
ｏＭｏｎｉｔｏｒ、“０００１１”にはＤｉｓｋｒ
ｅｃｏｒｄｅｒ／Ｐｌａｙｅｒ、“００１００”にはＴ
ａｐｅＲｅｃｏｒｄｅｒ／Ｐｌａｙｅｒ、“００１０
１”にはＴｕｎｅｒ、“００１１１”にはＶｉｄｅｏＣ
ａｍｅｒａ、“１１１００”にはＶｅｎｄｏｒｕｎｉ
ｑｕｅ、“１１１１０”にはＳｕｂｕｎｉｔｔｙｐｅ
ｅｘｔｅｎｄｅｄｔｏｎｅｘｔｂｙｔｅが割り
当てられている。尚、“１１１１１”にはｕｎｉｔが割
り当てられているが、これは機器そのものに送られる場
合に用いられ、例えば電源のオンオフなどが挙げられ
る。

【００４５】図１８（Ｃ）は、ｏｐｃｏｄｅの具体例を
示している。各ｓｕｂｕｎｉｔｔｙｐｅ毎にｏｐｃｏ
ｄｅのテーブルが存在し、ここでは、ｓｕｂｕｎｉｔ
ｔｙｐｅがＴａｐｅｒｅｃｏｒｄｅｒ／Ｐｌａｙｅｒ
の場合のｏｐｃｐｄｅを示している。また、ｏｐｃｏｄ
ｅ毎にｏｐｅｒａｎｄが定義されている。ここでは、
“００ｈ”にはＶＥＮＤＯＲ−ＤＥＰＥＮＤＥＮＴ、
“５０ｈ”にはＳＥＡＣＨＭＯＤＥ”、“５１ｈ”には
ＴＩＭＥＣＯＤＥ、“５２ｈ”にはＡＴＮ、“６０ｈ”
にはＯＰＥＮＭＩＣ、“６１ｈ”にはＲＥＡＤＭＩ
Ｃ、“６２ｈ”にはＷＲＩＴＥＭＩＣ、“Ｃ１ｈ”に
はＬＯＡＤＭＥＤＩＵＭ、“Ｃ２ｈ”にはＲＥＣＯＲ
Ｄ、“Ｃ３ｈ”にはＰＬＡＹ、“Ｃ４ｈ”にはＷＩＮＤ
が割り当てられている。

【００４６】図１９は、ＡＶ／Ｃコマンドとレスポンス
の具体例を示している。例えば、ターゲット（コンスー
マ）としての再生機器に再生指示を行う場合、コントロ
ーラは、図１９（Ａ）のようなコマンドをターゲットに
送る。このコマンドは、ＡＶ／Ｃコマンドセットを使用
しているため、ＣＴＳ＝“００００”となっている。ｃ
ｔｙｐｅには、機器を外部から制御するコマンド（ＣＯ
ＮＴＲＯＬ）を用いるため、ｃｔｙｐｅ＝“００００”
となっている。（図１８（Ａ）参照）。ｓｕｂｕｎｉｔ
ｃｔｙｐｅはＴａｐｅｒｅｃｏｒｄｅｒ／Ｐｌｅｙｅ
ｒであることより、ｓｕｂｕｎｉｔｔｙｐｅ＝“００
１００”となっている（図１８（Ｂ）参照）。ｉｄはＩ
Ｄ０の場合を示しており、ｉｄ＝０００となっている。
ｏｐｃｏｄｅは再生を意味する“Ｃ３ｈ”となっている
（図１８（Ｃ）参照）。ｏｐｅｒａｎｄはＦＯＲＷＡＲ
Ｄを意味する“７５ｈ”となっている。そして、再生さ
れると、ターゲットは図１９（Ｂ）のようなレスポンス
をコントローラに返す。ここでは、受け入れを意味する
ａｃｃｐｔｅｄがｒｅｓｐｏｎｓｅに入るため、ｒｅｓ
ｐｏｎｓｅ＝“１０１”となっている（図１８（Ａ）参
照）。ｒｅｓｐｏｎｓｅを除いて、他は図１９Ａと同じ
であるので説明は省略する。

【００４７】次に図２０にオーディオアンプ４の回路構
成を示す。ＣＰＵ（Central Processing Unit ）１０
は、オーディオアンプ４全体を制御するための回路であ
り、入力部１１から入力されるユーザの操作情報に基づ
いて各回路の動作を制御する。

【００４８】オーディオアンプ４は、ＣＤプレーヤ５又
は６からＩＥＥＥ１３９４シリアルバス２を介してオー
ディオデータが供給されると、当該オーディオデータを
ＩＥＥＥ１３９４インターフェイス１２を介してＦＩＦ
Ｏ（First In First Out）１３に送出し記憶する。制御
回路１４は、ＦＩＦＯ１３からオーディオデータを所定
のタイミングで読み出し、当該読み出したオーディオデ
ータを情報供給手段としてのメモリ１５及び経路切換回
路１６に送出する。

【００４９】メモリ１５は、ＣＤプレーヤ５又は６から
出力されるオーディオデータの伝送速度が変化した場合
に、当該オーディオデータの伝送速度を調整するための
回路であり、制御回路１４から供給されるオーディオデ
ータを一旦蓄積した後、所定のタイミングで当該オーデ
ィオデータを読み出し経路切換回路１６に送出する。

【００５０】経路切換回路１６は、入力部１１からＣＰ
Ｕ１０を介して供給されるユーザの操作情報を基に、制
御回路１４から供給されるオーディオデータ又はメモリ
１５から供給されるオーディオデータのうちいずれか一
方を選択し、当該選択したオーディオデータを出力系の
制御回路１７に送出すると共にシステムインターフェイ
ス１８を介して増幅器１９に送出する。

【００５１】制御回路１７は、供給されたオーディオデ
ータを所定のタイミングでＦＩＦＯ２０に書き込んで記
憶する。ＦＩＦＯ２０は、この記憶したオーディオデー
タを所定のタイミングで読み出し、当該読み出したオー
ディオデータをＩＥＥＥ１３９４インターフェイス１
２、ＩＥＥＥ１３９４シリアルバス２を順次介してＭＤ
プレーヤ３に送出する。

【００５２】一方、増幅器１８は、供給されるオーディ
オデータに対して所定帯域の信号レベルを増幅するよう
なイコライザ処理、音量レベルの調整やスピーカ駆動の
ための電力増幅を行い、その結果得たオーディオデータ
を外部に出力する。

【００５３】ところで、ＩＥＥＥ１３９４シリアルバス
２に接続される各ＡＶ機器は、オーディオデータを伝送
するための伝送経路をＩＥＥＥ１３９４シリアルバス２
上に形成するため、先に説明した通りプラグと呼ばれる
概念を導入し、物理的な外部入力端子に相当する入力手
段としての論理入力プラグ（ｉＰＣＲ：input Plug Con
trol Register ）を有すると共に、物理的な外部出力端
子に相当する出力手段としての論理出力プラグ（ｏＰＣ
Ｒ：output Plug Control Register）を有している。

【００５４】図１に示すＡＶシステムにおいて説明する
と、図２１に示すように、ＭＤプレーヤ３は論理入力プ
ラグ３Ａ及び論理出力プラグ３Ｂを有し、オーディオア
ンプ４は論理入力プラグ４Ａ及び論理出力プラグ４Ｂを
有し、ＣＤプレーヤ５は論理出力プラグ５Ｂを有し、Ｃ
Ｄプレーヤ６は論理出力プラグ６Ｂを有している。

【００５５】ここで図２２に示すように、オーディオア
ンプ４のＣＰＵ１０は、ユーザの操作によって出力側の
ＡＶ機器としてＣＤプレーヤ５が指定され、かつ入力側
のＡＶ機器としてオーディオアンプ４が指定されると、
アイソクロナス伝送のための帯域及びチャンネルを取得
することにより、当該ＣＤプレーヤ５の論理出力プラグ
５Ｂとオーディオアンプ４の論理入力プラグ４Ａとを論
理的に接続（以下、これを論理接続と呼ぶ）する。

【００５６】これと共にＭＤプレーヤ５は、ユーザの操
作によって出力側のＡＶ機器としてオーディオアンプ４
が指定され、かつ入力側のＡＶ機器としてＭＤプレーヤ
３が指定されると、当該オーディオアンプ４の論理出力
プラグ４ＢとＭＤプレーヤ３の論理入力プラグ３Ａとを
論理接続する。

【００５７】かくして、ＡＶシステム１は、ＣＤプレー
ヤ５の論理出力プラグ５Ｂから出力されるオーディオデ
ータをＩＥＥＥ１３９４シリアルバス２、オーディオア
ンプ４及びＩＥＥＥ１３９４シリアルバス２を順次介し
てＭＤプレーヤ３の論理入力プラグ３Ａに入力すること
ができる。

【００５８】この状態において、図２３に示すように、
オーディオアンプ４のＣＰＵ１０は、ユーザの操作によ
って出力側のＡＶ機器としてＣＤプレーヤ６が指定され
ると、ＣＤプレーヤ５の論理出力プラグ５Ｂとオーディ
オアンプ４の論理入力プラグ４Ａとの論理接続を解除
し、ＣＤプレーヤ６の論理出力プラグ６Ｂとオーディオ
アンプ４の論理入力プラグ４Ａとを論理接続する。

【００５９】かくして、ＡＶシステム１は、ＣＤプレー
ヤ６の論理出力プラグ６Ｂから出力されるオーディオデ
ータをＩＥＥＥ１３９４シリアルバス２、オーディオア
ンプ４及びＩＥＥＥ１３９４シリアルバス２を順次介し
てＭＤプレーヤ３の論理入力プラグ３Ａに入力すること
ができる。

【００６０】以上の構成において、オーディオアンプ４
は、論理入力プラグ４Ａから入力されるオーディオデー
タと同一のオーディオデータを論理出力プラグ４Ｂから
出力することにより、ＭＤプレーヤ３は、当該ＭＤプレ
ーヤ３の論理入力プラグ３Ａとオーディオアンプ４の論
理出力プラグ４Ｂとを論理接続するだけで、容易にオー
ディオアンプ４の論理入力プラグ４Ａに入力されるオー
ディオデータを得ることができる。

【００６１】ところでＭＤプレーヤ３は、オーディオア
ンプ４の制御によってＣＤプレーヤ５又は６から出力さ
れるオーディオデータの伝送速度が変化した場合、この
伝送速度の変化を認識できないため、当該ＭＤプレーヤ
３の論理入力プラグ３Ａとオーディオアンプ４の論理出
力プラグ４Ｂとが論理接続されていても正確にオーディ
オデータを受信することができない。

【００６２】従ってオーディオアンプ４は、ＣＤプレー
ヤ５又は６から出力されるオーディオデータの伝送速度
が変化した場合には、当該オーディオデータをメモリ１
５に一旦蓄積してその伝送速度を調整することにより、
当該変化以前の通常の伝送速度でオーディオデータを論
理出力プラグ４Ｂから外部に出力することができ、かく
してＭＤプラグ３は、オーディオアンプ４を介してＣＤ
プレーヤ５又は６から出力されるオーディオデータを正
確に受信することが可能になる。

【００６３】以上の構成によれば、オーディオアンプ４
において論理入力プラグ４Ａから入力されるオーディオ
データと同一のオーディオデータを論理出力プラグ４Ｂ
から出力することにより、ＭＤプレーヤ３は、当該ＭＤ
プレーヤ３の論理入力プラグ３Ａとオーディオアンプ４
の論理出力プラグ４Ｂとを論理接続するだけで、容易に
オーディオアンプ４の論理入力プラグ４Ａに入力される
オーディオデータを得ることができ、かくして従来に比
して一段とネットワークを構築する際の処理を削減し得
る。

【００６４】なお上述の実施の形態においては、ＩＥＥ
Ｅ１３９４シリアルバス２に、ＭＤプレーヤ３、オーデ
ィオアンプ４、ＣＤプレーヤ５及び６を接続してＡＶシ
ステム１を構築する場合について述べたが、本発明はこ
れに限らず、ＩＥＥＥ１３９４シリアルバス２に、例え
ばＶＴＲ（Video Tape Recorder ）やＤＶＤ（Digital
Versatile Disk）のような他の種々のＡＶ機器を接続し
て情報処理システムを構築するようにしても良い。

【００６５】また上述の実施の形態においては、各ＡＶ
機器間でオーディオデータを伝送するようにした場合に
ついて述べたが、本発明はこれに限らず、例えばビデオ
データのような他の種々のデータを伝送するようにして
も良い。

【００６６】

【発明の効果】上述のように本発明によれば、情報送信
装置から伝送チャンネルを介して情報処理装置に伝送さ
れる情報を、情報受信装置と情報処理装置との間で確立
された伝送チャンネルを介して情報処理装置から情報受
信装置に伝送することにより、情報受信装置は容易に情
報処理装置の入力手段に入力される情報を得ることがで
き、かくして従来に比して一段とネットワークを構築す
る際の処理を削減し得る。

【図面の簡単な説明】

【図１】本発明による情報処理システムの一実施の形態
を示すブロック図である。

【図２】ＩＥＥＥ１３９４方式のバスでのデータ伝送の
サイクル構造の例を示す説明図である。

【図３】１３９４ノードが有するＣＲＳアーキテクチャ
のアドレス空間の構造の例を示す説明図である。

【図４】主要なＣＲＳの位置、名前、働きの例を示す説
明図である。

【図５】ゼネラルＲＯＭフォーマットの例を示す説明図
である。

【図６】バスインブロック、ルートディレクトリ、ユニ
ットディレクトリの例を示す説明図である。

【図７】ＰＣＲの構成の例を示す説明図である。

【図８】ｏＭＰＲ、ｏＰＣＲ、ｉＭＰＲ、ｉＰＣＲの構
成の例を示す説明図である。

【図９】プラグ、プラグコントロールレジスタ、伝送チ
ャンネルの関係の例を示す説明図である。

【図１０】ディスクリプタの階層構造によるデータ構造
例を示す説明図である。

【図１１】ディスクリプタのデータフォーマットの例を
示す説明図である。

【図１２】図１１のジェネレーションＩＤの例を示す説
明図である。

【図１３】図１１のリストＩＤの例を示す説明図であ
る。

【図１４】ＡＶ／Ｃコマンドのスタックモデルの例を示
す説明図である。

【図１５】ＦＣＰのコマンドとレスポンスの関係を示す
説明図である。

【図１６】図１５のコマンドとレスポンスの関係を更に
詳しく示す説明図である。

【図１７】ＡＶ／Ｃコマンドのデータ構造例を示す説明
図である。

【図１８】ＡＶ／Ｃコマンドの具体例を示す説明図であ
る。

【図１９】ＡＶ／Ｃコマンドのコマンド及びレスポンス
の具体例を示す説明図である。

【図２０】オーディオアンプの構成を示すブロック図で
ある。

【図２１】ＡＶシステムの構成を示す略線図である。

【図２２】論理接続例を示す略線図である。

【図２３】論理接続例を示す略線図である。

Claims

【特許請求の範囲】

【請求項１】複数の伝送チャンネルを有する情報伝送手
段に情報送信装置、情報処理装置及び情報受信装置を接
続し、上記情報送信装置から送信される情報を第１の伝
送チャンネルを介して上記情報処理装置に伝送すると共
に、上記情報を上記情報受信装置によって受信する情報
処理システムにおいて、上記情報伝送手段に接続された入力手段を介して入力さ
れる上記情報を、上記情報伝送手段に接続された出力手
段に供給する情報供給手段と、上記情報処理装置と上記情報受信装置との間に第２の伝
送チャンネルを確立する手段と、上記情報送信装置から上記第１の伝送チャンネルを介し
て上記情報処理装置に伝送される上記情報を、上記情報
受信装置と上記情報処理装置との間で確立された上記第
２の伝送チャンネルを介して上記情報受信装置に伝送す
る手段とを具えることを特徴とする情報処理システム。
【請求項２】上記情報伝送手段は、ＩＥＥＥ１３９４シ
リアルバスインターフェースであることを特徴とする請
求項１に記載の情報処理システム。
【請求項３】上記第２の伝送チャンネルを確立する手段
は、上記情報伝送手段から上記情報の伝送に必要な帯域
と、伝送チャンネルとを獲得することを特徴とする請求
項１に記載の情報処理システム。
【請求項４】上記入力手段及び上記出力手段は、それぞ
れ論理的な入力プラグおよび論理的な出力プラグであっ
て、上記情報供給手段は、上記論理的な入力プラグと上
記論理的な出力プラグとを接続することを特徴とする請
求項１に記載の情報処理システム。
【請求項５】上記論理的な入力プラグ及び上記論理的な
出力プラグは、それぞれレジスタで構成されることを特
徴とする請求項４に記載の情報処理システム。
【請求項６】複数の上記情報送信装置が存在し、上記情報処理装置は、複数の上記情報送信装置から送信
される情報を所望の伝送チャンネルを選択して受信する
選択手段を有することを特徴とする請求項１に記載の情
報処理システム。
【請求項７】上記情報供給手段は、上記入力手段から入
力される上記情報の伝送速度を調整して上記出力手段に
出力する伝送速度調整手段を有することを特徴とする請
求項１に記載の情報処理システム。
【請求項８】複数の伝送チャンネルを有する情報伝送手
段に少なくとも情報送信装置、情報処理装置及び情報受
信装置を接続し、上記情報送信装置から送信される情報
を第１の伝送チャンネルを介して上記情報処理装置に伝
送すると共に、上記情報を上記情報受信装置によって受
信する情報処理システムの上記情報処理装置において、
上記情報伝送手段に接続された入力手段を介して入力さ
れる上記情報を、上記情報伝送手段に接続された出力手
段に供給する情報供給手段を具え、上記情報送信装置から上記第１の伝送チャンネルを介し
て上記情報処理装置に伝送される上記情報を、上記情報
受信装置と上記情報処理装置との間で確立された第２の
伝送チャンネルを介して上記情報受信装置に伝送するこ
とを特徴とする情報処理装置。
【請求項９】上記情報伝送手段は、ＩＥＥＥ１３９４シ
リアルバスインターフェースであることを特徴とする請
求項８に記載の情報処理装置。
【請求項１０】上記入力手段及び上記出力手段は、それ
ぞれ論理的な入力プラグおよび論理的な出力プラグであ
って、上記情報供給手段は、上記論理的な入力プラグと
上記論理的な出力プラグとを接続することを特徴とする
請求項８に記載の情報処理装置。
【請求項１１】上記論理的な入力プラグ及び上記論理的
な出力プラグは、それぞれレジスタで構成されることを
特徴とする請求項８に記載の情報処理装置。
【請求項１２】上記複数の伝送チャンネルから所望の伝
送チャンネルを選択して受信するチャンネル選択手段を
有することを特徴とする請求項８に記載の情報処理装
置。
【請求項１３】上記情報供給手段は、上記入力手段から
入力される上記情報の伝送速度を調整して上記出力手段
に供給することを特徴とする請求項８に記載の情報処理
装置。
【請求項１４】複数の伝送チャンネルを有する情報伝送
手段に複数の情報送信装置、情報処理装置及び情報受信
装置を接続し、上記情報送信装置から送信される情報を
第１の伝送チャンネルを介して上記情報処理装置に伝送
すると共に、上記情報を上記情報受信装置によって受信
する情報処理システムの情報処理方法において、上記情報伝送手段に接続された入力手段を介して入力さ
れる上記情報を、上記情報伝送手段に接続された出力手
段に供給する供給ステップと、上記情報処理装置と上記情報受信装置との間に第２の伝
送チャンネルを確立するステップと、上記情報伝送装置から上記第１の伝送チャンネルを介し
て上記情報処理装置に伝送される上記情報を、上記情報
受信装置と上記情報処理装置との間で確立された上記第
２の伝送チャンネルを介して上記情報受信装置に伝送す
るステップとを具えることを特徴とする情報処理方法。
【請求項１５】上記情報伝送手段は、ＩＥＥＥ１３９４
シリアルバスインターフェースであることを特徴とする
請求項１４に記載の情報処理方法。
【請求項１６】上記第２の伝送チャンネルを確立するス
テップでは、上記情報伝送手段から上記情報の伝送に必
要な帯域と、伝送チャンネルとが獲得されることを特徴
とする請求項１４に記載の情報処理方法。
【請求項１７】上記入力手段及び上記出力手段は、それ
ぞれ論理的な入力プラグおよび論理的な出力プラグであ
って、上記供給ステップでは、上記論理的な入力プラグ
と上記論理的な出力プラグとを接続することによって上
記情報を供給することを特徴とする請求項１４に記載の
情報処理方法。
【請求項１８】上記論理的な入力プラグ及び上記論理的
な出力プラグは、それぞれレジスタで構成されることを
特徴とする請求項１４に記載の情報処理方法。
【請求項１９】上記情報処理装置が上記複数の伝送チャ
ンネルから所望の伝送チャンネルを選択して受信するチ
ャンネル選択ステップを有することを特徴とする請求項
１４に記載の情報処理方法。
【請求項２０】上記入力手段から入力される上記情報の
伝送速度を調整して上記出力手段に供給するステップを
有することを特徴とする請求項１４に記載の情報処理方
法。
【請求項２１】複数の伝送チャンネルを有する情報伝送
手段に複数の情報送信装置、情報処理装置及び情報受信
装置を接続し、上記情報送信装置から送信される情報を
第１の伝送チャンネルを介して上記情報処理装置に伝送
すると共に、上記情報を上記情報受信装置によって受信
する情報処理システムにおける上記情報処理装置の情報
処理方法において、上記情報伝送手段に接続された入力手段を介して入力さ
れる上記情報を、上記情報伝送手段に接続された出力手
段に供給する供給ステップを具え、上記情報送信装置から上記第１の伝送チャンネルを介し
て上記情報処理装置に伝送される上記情報を、上記情報
受信装置と上記情報処理装置との間で確立された第２の
伝送チャンネルを介して上記情報受信装置に伝送するこ
とを特徴とする情報処理方法。
【請求項２２】上記情報伝送手段は、ＩＥＥＥ１３９４
シリアルバスインターフェスであることを特徴とする請
求項２１に記載の情報処理方法。
【請求項２３】上記入力手段及び上記出力手段は、それ
ぞれ論理的な入力プラグおよび論理的な出力プラグであ
って、上記供給ステップは、上記論理的な入力プラグと
上記論理的な出力プラグとを接続することによって上記
情報を供給することを特徴とする請求項２１に記載の情
報処理方法。
【請求項２４】上記論理的な入力プラグ及び論理的な出
力プラグは、それぞれレジスタで構成されることを特徴
とする請求項２１に記載の情報処理方法。
【請求項２５】上記複数の伝送チャンネルから所望の伝
送チャンネルを選択して受信するチャンネル選択ステッ
プを有することを特徴とする請求項２１に記載の情報処
理方法。
【請求項２６】上記入力手段から入力される上記情報の
伝送速度を調整して上記出力手段に供給するステップを
有することを特徴とする請求項２１に記載の情報処理方
法。