JP3436608B2 - 光導波路チップの製造方法 - Google Patents
光導波路チップの製造方法Info
- Publication number
- JP3436608B2 JP3436608B2 JP8626895A JP8626895A JP3436608B2 JP 3436608 B2 JP3436608 B2 JP 3436608B2 JP 8626895 A JP8626895 A JP 8626895A JP 8626895 A JP8626895 A JP 8626895A JP 3436608 B2 JP3436608 B2 JP 3436608B2
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- waveguide chip
- substrate
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Optical Integrated Circuits (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ガラス等の平板に２次
元パターンを有する光導波路を埋め込んだ光導波路チッ
プ（埋め込み型光導波路とも呼ぶ）の製造方法に関す
る。
元パターンを有する光導波路を埋め込んだ光導波路チッ
プ（埋め込み型光導波路とも呼ぶ）の製造方法に関す
る。
【０００２】
【従来の技術】光導波路チップ５０は、図３に示すよう
に、基板５１上に２次元パターンを有する光の光導波路
５６を形成したものであり、光通信路における合波、分
波等のために用いられる。
に、基板５１上に２次元パターンを有する光の光導波路
５６を形成したものであり、光通信路における合波、分
波等のために用いられる。
【０００３】従来の光導波路チップ５０の製造方法を図
４により説明する。まず、ガラス等の基板５１にバッフ
ァ層５２を形成し、その上にコア層５３を形成する
（ａ）。更に、コア層５３の上にＷＳｉx等のメタル層
５４を形成し（ｂ）、フォトリソグラフィにより光導波
路以外の部分のメタル層５４を除去する。次に、残され
たメタル層５４をマスクとして、ドライエッチングによ
り光導波路以外の部分のコア層５３を除去する。そし
て、コア層５３上部のマスク層５４を除去した後
（ｃ）、全体をクラッド層５５で覆う（ｄ）。これによ
り、周囲をバッファ層５２及びクラッド層５５で囲まれ
たコア層５３から成る光導波路５６が形成される。な
お、バッファ層を設けず、基板上に直接コア層を設ける
場合や、クラッド層の上部を削除してコア層の上面を露
出させる場合もある。
４により説明する。まず、ガラス等の基板５１にバッフ
ァ層５２を形成し、その上にコア層５３を形成する
（ａ）。更に、コア層５３の上にＷＳｉx等のメタル層
５４を形成し（ｂ）、フォトリソグラフィにより光導波
路以外の部分のメタル層５４を除去する。次に、残され
たメタル層５４をマスクとして、ドライエッチングによ
り光導波路以外の部分のコア層５３を除去する。そし
て、コア層５３上部のマスク層５４を除去した後
（ｃ）、全体をクラッド層５５で覆う（ｄ）。これによ
り、周囲をバッファ層５２及びクラッド層５５で囲まれ
たコア層５３から成る光導波路５６が形成される。な
お、バッファ層を設けず、基板上に直接コア層を設ける
場合や、クラッド層の上部を削除してコア層の上面を露
出させる場合もある。
【０００４】これらバッファ層５２、コア層５３、クラ
ッド層５５は、通常、酸化シリコンで形成されるが、そ
の堆積法としては従来、火炎堆積法やモノシラン（Ｓｉ
Ｈ4）系の常圧ＣＶＤ法、プラズマＣＶＤ法が用いられ
ていた。また、この従来のプラズマＣＶＤでは、下部電
極を接地し、上部電極に高周波電力を投入する、いわゆ
るアノード結合プラズマＣＶＤ装置が用いられていた。
ッド層５５は、通常、酸化シリコンで形成されるが、そ
の堆積法としては従来、火炎堆積法やモノシラン（Ｓｉ
Ｈ4）系の常圧ＣＶＤ法、プラズマＣＶＤ法が用いられ
ていた。また、この従来のプラズマＣＶＤでは、下部電
極を接地し、上部電極に高周波電力を投入する、いわゆ
るアノード結合プラズマＣＶＤ装置が用いられていた。
【０００５】
【発明が解決しようとする課題】現在の光通信等で用い
られる光の特性より、光導波路チップの各層は約３０μ
ｍ程度の厚みが必要とされる。ところが上記従来の方法
ではいずれも層成長速度が最高でも５０ｎｍ／ｍｉｎ程
度であるため、３０μｍ厚の層を形成しようとすると約
６００分（１０時間）もかかり、非常に生産性が悪かっ
た。また、従来のＣＶＤ法ではシリコン系原料としてモ
ノシランが用いられていたが、モノシランの場合、コア
層で光導波路を形成した後のクラッド層成膜の際に、図
５に示すように２本の光導波路５６が接近している箇所
では両光導波路５６の間にボイド５７が生じやすいとい
う問題点があった。
られる光の特性より、光導波路チップの各層は約３０μ
ｍ程度の厚みが必要とされる。ところが上記従来の方法
ではいずれも層成長速度が最高でも５０ｎｍ／ｍｉｎ程
度であるため、３０μｍ厚の層を形成しようとすると約
６００分（１０時間）もかかり、非常に生産性が悪かっ
た。また、従来のＣＶＤ法ではシリコン系原料としてモ
ノシランが用いられていたが、モノシランの場合、コア
層で光導波路を形成した後のクラッド層成膜の際に、図
５に示すように２本の光導波路５６が接近している箇所
では両光導波路５６の間にボイド５７が生じやすいとい
う問題点があった。
【０００６】本発明はこのような課題を解決するために
成されたものであり、その目的とするところは、短時間
で高品質の光導波路チップを製造する方法を提供するこ
とにある。
成されたものであり、その目的とするところは、短時間
で高品質の光導波路チップを製造する方法を提供するこ
とにある。
【０００７】
【課題を解決するための手段、作用及び効果】上記課題
を解決するために成された本発明に係る光導波路チップ
の製造方法は、基板上にコア層を堆積し、エッチングに
より光導波路パターンを形成した後、クラッド層を堆積
する工程を含む光導波路チップの製造方法において、コ
ア層又はクラッド層の堆積工程が a)反応室内に接地上部電極及び下部電極を略平行に設
け、下部電極上に基板を載置し、基板の上表面よりも高
い位置で基板の周囲を囲い、上端が内側に張り出した接
地第３電極を設け、 b)屈折率制御用のフッ素系ガスを必要に応じて添加した
シリコンアルコキシド系ガスを含む原料ガスを反応室内
に導入し、 c)下部電極に高周波電力を投入することにより原料ガス
のプラズマを生成し、基板表面に酸化シリコン層を堆積
する、工程を含むことを特徴とするものである。
を解決するために成された本発明に係る光導波路チップ
の製造方法は、基板上にコア層を堆積し、エッチングに
より光導波路パターンを形成した後、クラッド層を堆積
する工程を含む光導波路チップの製造方法において、コ
ア層又はクラッド層の堆積工程が a)反応室内に接地上部電極及び下部電極を略平行に設
け、下部電極上に基板を載置し、基板の上表面よりも高
い位置で基板の周囲を囲い、上端が内側に張り出した接
地第３電極を設け、 b)屈折率制御用のフッ素系ガスを必要に応じて添加した
シリコンアルコキシド系ガスを含む原料ガスを反応室内
に導入し、 c)下部電極に高周波電力を投入することにより原料ガス
のプラズマを生成し、基板表面に酸化シリコン層を堆積
する、工程を含むことを特徴とするものである。
【０００８】まず、本発明に係る方法では、従来のＣＶ
Ｄ法と異なり、下部電極を電気的に浮遊状態として上下
電極間にプラズマを生成するため、下部電極が負となる
セルフバイアスが生成され、下部電極（カソード）近傍
にイオンシースが生成される。このイオンシースによ
り、プラズマ中で生成された酸化シリコンのイオンが加
速され、下部電極上に載置した光導波路チップ（の基
板、又はその上にバッファ層、コア層等を積層した基
板）の表面に酸化シリコンの層が高速で堆積する。この
堆積速度はセルフバイアス電圧を大きくするに従って大
きくすることができ、従来のアノード結合プラズマＣＶ
Ｄ装置では被コーティング物を約３００℃に加熱しても
堆積速度は高々５０ｎｍ／ｍｉｎ程度でしかないのに対
し、本発明の方法によると例えば５００ｎｍ／ｍｉｎ程
度の堆積速度が得られる。なお、セルフバイアス電圧は
下部電極への投入電力量により制御することができる。
このように、本発明に係る方法を用いることにより、光
導波路チップの生産性を大きく向上することができる。
Ｄ法と異なり、下部電極を電気的に浮遊状態として上下
電極間にプラズマを生成するため、下部電極が負となる
セルフバイアスが生成され、下部電極（カソード）近傍
にイオンシースが生成される。このイオンシースによ
り、プラズマ中で生成された酸化シリコンのイオンが加
速され、下部電極上に載置した光導波路チップ（の基
板、又はその上にバッファ層、コア層等を積層した基
板）の表面に酸化シリコンの層が高速で堆積する。この
堆積速度はセルフバイアス電圧を大きくするに従って大
きくすることができ、従来のアノード結合プラズマＣＶ
Ｄ装置では被コーティング物を約３００℃に加熱しても
堆積速度は高々５０ｎｍ／ｍｉｎ程度でしかないのに対
し、本発明の方法によると例えば５００ｎｍ／ｍｉｎ程
度の堆積速度が得られる。なお、セルフバイアス電圧は
下部電極への投入電力量により制御することができる。
このように、本発明に係る方法を用いることにより、光
導波路チップの生産性を大きく向上することができる。
【０００９】次に、本発明に係る方法では、基板の上表
面よりも高い位置で基板の周囲を囲い、上端が内側に張
り出した接地第３電極を設けているため、下部電極の上
部に生成されるイオンシースの外側への膨出が抑制され
る。イオンシースが外側に膨出すると、その部分で堆積
が生じ、それが厚くなるとパーティクル状に剥離して基
板上に落下することにより光導波路チップの品質を低下
させる。本発明に係る方法では、接地第３電極によりイ
オンシースを閉じ込め、このような余分な箇所への堆積
を防止する。また、このような閉じ込めにより、基板上
の平均堆積が上昇するとともに、中央と周辺との間の堆
積速度の差が解消され、均一な堆積を行なうことができ
る。
面よりも高い位置で基板の周囲を囲い、上端が内側に張
り出した接地第３電極を設けているため、下部電極の上
部に生成されるイオンシースの外側への膨出が抑制され
る。イオンシースが外側に膨出すると、その部分で堆積
が生じ、それが厚くなるとパーティクル状に剥離して基
板上に落下することにより光導波路チップの品質を低下
させる。本発明に係る方法では、接地第３電極によりイ
オンシースを閉じ込め、このような余分な箇所への堆積
を防止する。また、このような閉じ込めにより、基板上
の平均堆積が上昇するとともに、中央と周辺との間の堆
積速度の差が解消され、均一な堆積を行なうことができ
る。
【００１０】原料としては、ＴＥＯＳ（Tetraethoxy Si
lane）、ＴＭＯＳ（Tetramethoxy Silane）等のシリコ
ンアルコキシド系を含む有機ケイ素化合物を用いる。こ
のような原料を用いることにより、従来のようなモノシ
ランを用いる場合と比較するとステップカバレージが良
好となるため、図５のように光導波路５６が近接した部
分でもボイド５７の発生が防止される。なお、このよう
な近接部分がない場合には、もちろんモノシランを用い
てもよい。この場合でも、堆積速度が大きいという利点
は同様に得ることができる。
lane）、ＴＭＯＳ（Tetramethoxy Silane）等のシリコ
ンアルコキシド系を含む有機ケイ素化合物を用いる。こ
のような原料を用いることにより、従来のようなモノシ
ランを用いる場合と比較するとステップカバレージが良
好となるため、図５のように光導波路５６が近接した部
分でもボイド５７の発生が防止される。なお、このよう
な近接部分がない場合には、もちろんモノシランを用い
てもよい。この場合でも、堆積速度が大きいという利点
は同様に得ることができる。
【００１１】a)〜c)の方法は、光導波路チップのコア層
及びクラッド層のいずれについても使用することがで
き、更に、コア層の下にバッファ層を設ける場合にはも
ちろん、バッファ層の堆積にもこの方法を使用すること
ができる。なお、堆積層がコア層であるかクラッド層で
あるか或いはバッファ層であるかによって、屈折率制御
用のフッ素系ガス（フッ化炭素ガス）を必要に応じて添
加するが、望ましくは、クラッド層（及び、存在する場
合にはバッファ層）の方にフッ素系ガスを添加して屈折
率を低くし、コア層堆積の際には何も添加しないように
する。こうすることにより、コア層を光導波路のパター
ンにエッチングする（図４（ｃ）の工程の）際、コア層
の側面の荒れを最小限に抑えることができる。
及びクラッド層のいずれについても使用することがで
き、更に、コア層の下にバッファ層を設ける場合にはも
ちろん、バッファ層の堆積にもこの方法を使用すること
ができる。なお、堆積層がコア層であるかクラッド層で
あるか或いはバッファ層であるかによって、屈折率制御
用のフッ素系ガス（フッ化炭素ガス）を必要に応じて添
加するが、望ましくは、クラッド層（及び、存在する場
合にはバッファ層）の方にフッ素系ガスを添加して屈折
率を低くし、コア層堆積の際には何も添加しないように
する。こうすることにより、コア層を光導波路のパター
ンにエッチングする（図４（ｃ）の工程の）際、コア層
の側面の荒れを最小限に抑えることができる。
【００１２】フッ素系ガスを添加することにより、屈折
率は（非添加の酸化シリコン層と比較すると）最大約３
％変化させることができる。コア層とクラッド層（又は
バッファ層）との屈折率の差Δを大きくすることにより
全反射臨界角がより大きくなり、光導波路チップでは光
導波路の屈曲部の曲率半径を小さくすることができるよ
うになるため、チップのサイズを小さくすることができ
るようになる。
率は（非添加の酸化シリコン層と比較すると）最大約３
％変化させることができる。コア層とクラッド層（又は
バッファ層）との屈折率の差Δを大きくすることにより
全反射臨界角がより大きくなり、光導波路チップでは光
導波路の屈曲部の曲率半径を小さくすることができるよ
うになるため、チップのサイズを小さくすることができ
るようになる。
【００１３】上記方法で堆積を行なう際は、少なくとも
下部電極を加熱することが望ましい。光導波路チップの
ように３０μｍという厚い層を堆積すると層内に亀裂が
生じやすいが、下部電極を加熱しておくことによりこの
ような亀裂を防止することができる。なお、これに加
え、上部電極を加熱してもよい。反応室内のプラズマＣ
ＶＤプロセスにより生成される酸化シリコンは、上記の
ような電極構造によりほとんどが光導波路チップ上に堆
積するが、一部は反応室内のその他の箇所にも堆積す
る。上部電極に堆積した酸化シリコンは、パーティクル
状に剥離して光導波路チップ上に落下する可能性が高
い。そこで、上部電極を加熱することによりそのような
剥離を防止し、光導波路チップの歩留まりを向上させる
ことができる。
下部電極を加熱することが望ましい。光導波路チップの
ように３０μｍという厚い層を堆積すると層内に亀裂が
生じやすいが、下部電極を加熱しておくことによりこの
ような亀裂を防止することができる。なお、これに加
え、上部電極を加熱してもよい。反応室内のプラズマＣ
ＶＤプロセスにより生成される酸化シリコンは、上記の
ような電極構造によりほとんどが光導波路チップ上に堆
積するが、一部は反応室内のその他の箇所にも堆積す
る。上部電極に堆積した酸化シリコンは、パーティクル
状に剥離して光導波路チップ上に落下する可能性が高
い。そこで、上部電極を加熱することによりそのような
剥離を防止し、光導波路チップの歩留まりを向上させる
ことができる。
【００１４】パーティクルの問題は、下部電極に投入す
る高周波電力をパルス駆動することによっても防止する
ことができる。これについては、渡辺等「ＲＦシランプ
ラズマ中のパウダー生成とその抑制」（応用物理誌第６
２巻（１９９３年）第７号p.699〜）に詳しい記載があ
る。
る高周波電力をパルス駆動することによっても防止する
ことができる。これについては、渡辺等「ＲＦシランプ
ラズマ中のパウダー生成とその抑制」（応用物理誌第６
２巻（１９９３年）第７号p.699〜）に詳しい記載があ
る。
【００１５】
【実施例】本発明の一実施例である光導波路チップ成膜
用ＣＶＤ装置の構成を図１及び図２により説明する。密
閉された反応室１１中に上部電極１２及び下部電極１３
を略平行に配し、上部電極１２は接地し、下部電極１３
は整合回路２３を介して高周波電源２４（13.56MHz）に
接続する。光導波路チップを作製する基板（ウエハ）１
８は下部電極１３の上に載置する。下部電極１３の下に
は絶縁層１４を介して接地台１５を設け、接地台１５の
周囲は上部に突出させ、その上端から内側に張り出す第
３電極１６を設けて下部電極１３の周囲を覆うようにす
る。上部電極１２を吊り下げる棒１７にはガス通路を設
け、上部電極１２の下面に設けた穴から原料ガスをシャ
ワー状に反応室１１内に供給する。接地台１５を支える
ステム１９にはガス排出口２０を設け、ポンプ２１によ
り反応室１１内の圧力を調整する。
用ＣＶＤ装置の構成を図１及び図２により説明する。密
閉された反応室１１中に上部電極１２及び下部電極１３
を略平行に配し、上部電極１２は接地し、下部電極１３
は整合回路２３を介して高周波電源２４（13.56MHz）に
接続する。光導波路チップを作製する基板（ウエハ）１
８は下部電極１３の上に載置する。下部電極１３の下に
は絶縁層１４を介して接地台１５を設け、接地台１５の
周囲は上部に突出させ、その上端から内側に張り出す第
３電極１６を設けて下部電極１３の周囲を覆うようにす
る。上部電極１２を吊り下げる棒１７にはガス通路を設
け、上部電極１２の下面に設けた穴から原料ガスをシャ
ワー状に反応室１１内に供給する。接地台１５を支える
ステム１９にはガス排出口２０を設け、ポンプ２１によ
り反応室１１内の圧力を調整する。
【００１６】上部電極１２、下部電極１３及び第３電極
１６の周辺を拡大して図２に示す。上部電極１２の下側
には多数の孔を有する上部電極カバー２６を固定する。
この上部電極カバー２６は原料ガスの分散板であり、成
膜の均一性を改善するためのものである。上部電極１２
及び接地台１５の内部にはそれぞれヒータ（図示せず）
を設け、下部電極１３の中心にはヘリウムガスを下部電
極１３の上面に供給するための通路２８を設ける。ヘリ
ウムガスは熱伝導率が極めて良好な物質であるため、こ
のヘリウムガス噴出により接地台１５内部のヒータの熱
は速やかに基板１８に伝達されるようになる。なお、接
地台１５のヒータは下部電極１３に内蔵させるようにし
てもよい。下部電極１３の基板１８を載置した箇所の周
辺には絶縁体の下部電極カバー２７を設け、この部分か
ら堆積物の剥離が生じてパーティクルが基板１８上に落
下することを防止する。
１６の周辺を拡大して図２に示す。上部電極１２の下側
には多数の孔を有する上部電極カバー２６を固定する。
この上部電極カバー２６は原料ガスの分散板であり、成
膜の均一性を改善するためのものである。上部電極１２
及び接地台１５の内部にはそれぞれヒータ（図示せず）
を設け、下部電極１３の中心にはヘリウムガスを下部電
極１３の上面に供給するための通路２８を設ける。ヘリ
ウムガスは熱伝導率が極めて良好な物質であるため、こ
のヘリウムガス噴出により接地台１５内部のヒータの熱
は速やかに基板１８に伝達されるようになる。なお、接
地台１５のヒータは下部電極１３に内蔵させるようにし
てもよい。下部電極１３の基板１８を載置した箇所の周
辺には絶縁体の下部電極カバー２７を設け、この部分か
ら堆積物の剥離が生じてパーティクルが基板１８上に落
下することを防止する。
【００１７】図４で説明した工程で光導波路チップ５０
のバッファ層５２、コア層５３、クラッド層５５の各層
を成膜する際の手順を次に説明する。多数のチップを形
成すべき基板（ウエハ）１８をこのＣＶＤ装置の下部電
極１３の上に載置する。そして、原料としてＴＥＯＳ、
ＴＭＯＳ等のシリコンアルコキシドと酸素ガスとの混合
ガスを使用し、コア層５３を堆積する際には何も添加せ
ずそのまま、また、バッファ層５２及びクラッド層５５
を堆積する際には屈折率調整用ガスとしてフッ化炭素ガ
スを添加する。なお、シリコンアルコキシドは常温常圧
で液体であるものの方が取り扱いに便であるが、固体の
ものを昇華させてガス化してもよい。
のバッファ層５２、コア層５３、クラッド層５５の各層
を成膜する際の手順を次に説明する。多数のチップを形
成すべき基板（ウエハ）１８をこのＣＶＤ装置の下部電
極１３の上に載置する。そして、原料としてＴＥＯＳ、
ＴＭＯＳ等のシリコンアルコキシドと酸素ガスとの混合
ガスを使用し、コア層５３を堆積する際には何も添加せ
ずそのまま、また、バッファ層５２及びクラッド層５５
を堆積する際には屈折率調整用ガスとしてフッ化炭素ガ
スを添加する。なお、シリコンアルコキシドは常温常圧
で液体であるものの方が取り扱いに便であるが、固体の
ものを昇華させてガス化してもよい。
【００１８】整合回路２３を介して下部電極１３に高周
波電力を投入すると、上部電極１２の下面から供給され
る原料ガスがプラズマ化し、酸化シリコンが生成され
る。そして、下部電極１３の近傍にイオンシースが生成
され、このイオンシースにより加速されたイオンが基板
１８上に高速で衝突し、緻密な酸化シリコン層が高速で
堆積してゆく。堆積速度は下部電極１３に投入する高周
波電力により制御することができる。また、セルフバイ
アスの値は、下部電極１３に設けた電圧計２２により測
定することができる。
波電力を投入すると、上部電極１２の下面から供給され
る原料ガスがプラズマ化し、酸化シリコンが生成され
る。そして、下部電極１３の近傍にイオンシースが生成
され、このイオンシースにより加速されたイオンが基板
１８上に高速で衝突し、緻密な酸化シリコン層が高速で
堆積してゆく。堆積速度は下部電極１３に投入する高周
波電力により制御することができる。また、セルフバイ
アスの値は、下部電極１３に設けた電圧計２２により測
定することができる。
【００１９】一例として、バッファ層／クラッド層とコ
ア層のＣＶＤ条件を表１に示す。
ア層のＣＶＤ条件を表１に示す。
【表１】
【００２０】表１に示す通り、本発明に係る方法のプロ
セスにより、各層は５００ｎｍ／ｍｉｎという速い速度
で堆積され、３０μｍの層も６０分程度で成膜すること
ができる。
セスにより、各層は５００ｎｍ／ｍｉｎという速い速度
で堆積され、３０μｍの層も６０分程度で成膜すること
ができる。
【図１】 本発明の一実施例で用いる光導波路チップ成
膜用ＣＶＤ装置の概略構成図。
膜用ＣＶＤ装置の概略構成図。
【図２】 同ＣＶＤ装置の電極周辺の拡大図。
【図３】 光導波路チップの平面図（ａ）及び断面図
（ｂ）。
（ｂ）。
【図４】 光導波路チップの製造方法の説明図。
【図５】 光導波路が近接している箇所におけるボイド
の生成を説明する図。
の生成を説明する図。
１１…プラズマＣＶＤ反応室
１２…接地上部電極
１３…下部電極
１４…絶縁層
１５…接地台
１６…接地第３電極
１８…基板
２６…上部電極カバー
２７…下部電極カバー
５０…光導波路チップ
５１…基板
５２…バッファ層
５３…コア層
５４…メタル（マスク）層
５５…クラッド層
５６…光導波路
５７…ボイド
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−326410（ＪＰ，Ａ)
特開 平６−333849（ＪＰ，Ａ)
特開 平６−347657（ＪＰ，Ａ)
特開 平３−220506（ＪＰ，Ａ)
実開 平４−69465（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02B 6/13
C23C 16/50
Claims (6)
- 【請求項１】 基板上にコア層を堆積し、エッチングに
より光導波路パターンを形成した後、クラッド層を堆積
する工程を含む光導波路チップの製造方法において、コ
ア層又はクラッド層の堆積工程が a)反応室内に接地上部電極及び下部電極を略平行に設
け、下部電極上に基板を載置し、基板の上表面よりも高
い位置で基板の周囲を囲い、上端が内側に張り出した接
地第３電極を設け、 b)屈折率制御用のフッ素系ガスを必要に応じて添加した
シリコンアルコキシド系ガスを含む原料ガスを反応室内
に導入し、 c)下部電極に高周波電力を投入することにより原料ガス
のプラズマを生成し、基板表面に酸化シリコン層を堆積
する、 工程を含むことを特徴とする光導波路チップの製造方
法。 - 【請求項２】 原料ガスに含まれるガスとして、シリコ
ンアルコキシド系ガスの代わりにモノシランを用いるこ
とを特徴とする請求項１記載の光導波路チップの製造方
法。 - 【請求項３】 少なくとも下部電極を加熱することを特
徴とする請求項１又は２に記載の光導波路チップの製造
方法。 - 【請求項４】 下部電極に加え、上部電極も加熱するこ
とを特徴とする請求項３に記載の光導波路チップの製造
方法。 - 【請求項５】 下部電極に投入される高周波電力がパル
ス駆動されることを特徴とする請求項１〜４のいずれか
に記載の光導波路チップの製造方法。 - 【請求項６】 基板とコア層との間にバッファ層が設け
られ、バッファ層の堆積工程が上記a)〜c)の工程を含む
ことを特徴とする請求項１〜５のいずれかに記載の光導
波路チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8626895A JP3436608B2 (ja) | 1995-03-17 | 1995-03-17 | 光導波路チップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8626895A JP3436608B2 (ja) | 1995-03-17 | 1995-03-17 | 光導波路チップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08262260A JPH08262260A (ja) | 1996-10-11 |
| JP3436608B2 true JP3436608B2 (ja) | 2003-08-11 |
Family
ID=13882080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8626895A Expired - Lifetime JP3436608B2 (ja) | 1995-03-17 | 1995-03-17 | 光導波路チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3436608B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1089319B1 (en) * | 1999-09-29 | 2009-01-07 | European Community | Uniform gas distribution in large area plasma treatment device |
| KR100361097B1 (ko) * | 2000-12-13 | 2002-11-21 | 우리로광통신주식회사 | 유도결합형 플라즈마 식각장치를 이용한 광도파로 제조방법 |
| JP4670383B2 (ja) * | 2005-02-16 | 2011-04-13 | 住友電気工業株式会社 | 基板ホルダ、および光導波路のための膜を堆積する方法 |
-
1995
- 1995-03-17 JP JP8626895A patent/JP3436608B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08262260A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5120680A (en) | Method for depositing dielectric layers | |
| JP4230563B2 (ja) | 低誘電率膜用高堆積率レシピ | |
| US6677549B2 (en) | Plasma processing apparatus having permeable window covered with light shielding film | |
| JPS61218134A (ja) | 薄膜形成装置および薄膜形成方法 | |
| JPH07101688B2 (ja) | 集積回路デバイスの製造方法 | |
| JP2002334871A5 (ja) | ||
| JP2002305236A (ja) | 減少された裏側汚染の為のインシトゥウェーハ加熱 | |
| JP2003066203A (ja) | 微細凹凸構造の形成方法及び当該凹凸を有する部材 | |
| JP3436608B2 (ja) | 光導波路チップの製造方法 | |
| JP4237317B2 (ja) | プラズマ処理装置 | |
| JP3436607B2 (ja) | 厚膜形成用プラズマｃｖｄ装置 | |
| KR100266208B1 (ko) | 격벽용 금형장치와 그 제조방법 | |
| JPS62188777A (ja) | バイアススパツタリング装置 | |
| JP3094688B2 (ja) | 絶縁膜の製造方法 | |
| KR100439749B1 (ko) | 유도결합형 플라즈마 식각장치를 이용하여 용융 석영계 기판에 광도파로를 제조하는 방법 | |
| JP3438496B2 (ja) | ウエハステージとその製造方法およびドライエッチング装置 | |
| JP2000511149A (ja) | 感光性導波路の作製方法及び装置 | |
| KR100361097B1 (ko) | 유도결합형 플라즈마 식각장치를 이용한 광도파로 제조방법 | |
| JPH11288928A (ja) | Ｓｉ酸化膜の形成方法及びプラズマ励起化学的気相成長装置 | |
| JP2776087B2 (ja) | 電子写真感光体製造装置 | |
| JP2000256858A (ja) | プラズマ化学気相成長装置 | |
| US5744403A (en) | Dielectric film deposition method and apparatus | |
| JP3971524B2 (ja) | 光導波路の製造方法 | |
| JP2002261096A (ja) | プラズマｃｖｄ装置を用いたガラス膜の製造方法 | |
| JP2000089002A (ja) | マイクロレンズの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |