JP3436043B2 - 信号処理装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、プロセッサに与え
るプログラムを切り替えることにより映像信号や音声信
号やデータ信号などの信号処理を複数、効率よく行う信
号処理装置に関するものである（国際特許分類 Ｈ０４
Ｎ ５／４４）。 【０００２】 【従来の技術】従来、ディジタルシグナルプロセッサを
制御して信号処理を行う受信装置として、例えばテレビ
ジョン受像機においては特開平４−１７２８８５号公報
にその構成が示されている。このテレビジョン受像機の
構成を図１２に示し、その動作を簡単に説明する。 【０００３】このテレビジョン受信機は、第２６３ライ
ン目に切替信号が挿入されている映像信号を受信するも
のである。図１２において、入力端子１を介して入力さ
れる映像信号はプログラム切り替え部４のラッチ回路６
に入力されると共に、同期分離回路２に与えられて同期
信号が分離される。タイミング回路５は同期信号によっ
て映像信号の２６３ラインを示すタイミング信号をプロ
グラムカウンタ７に与える。カウンタ７はタイミング回
路５から出力されたタイミング信号によってプログラム
記憶部９、１０のアドレスを発生する。 【０００４】一方、ラッチ回路６はタイミング回路５か
らの信号により制御され、入力された映像信号の２６３
ライン目ををラッチする。 【０００５】映像信号に切替信号が挿入されていない場
合は、ラッチ回路６からは”Ｌ”の制御信号が、一方、
切替信号が挿入されている場合は”Ｈ”の制御信号がそ
れぞれセレクト回路８に出力される。この場合には、こ
うして記憶部９または記憶部１０の所定のプログラムが
ディジタルシグナルプロセッサ３に与えられ、そのプロ
グラムに応じた映像信号処理がなされ、放送局側で意図
した映像を表示できるようにする。 【０００６】 【発明が解決しようとする課題】このテレビジョン受信
機においては、放送局からの映像信号に含まれる切替信
号を検出することによりＤＳＰ３に与えるプログラムを
切替え、自動的に映像信号処理がなされている。このよ
うな構成は、入力信号の種類によるプロセッサのプログ
ラムの切り替えのタイミングは放送局から送られる切替
信号に応じてなされるものであり、映像信号処理で信号
処理が行われない垂直または水平ブランキング期間を有
効に使えず効率がよくない。 【０００７】 【課題を解決するための手段】前記課題を解決するため
本発明の信号処理装置は、プロセッサの入力または出力
または両方にバッファメモリを持ち、映像信号の垂直ま
たは水平ブランキング期間に映像信号の信号処理とは異
なる別の演算処理を行うものである。 【０００８】 【発明の実施の形態】本発明は、演算内容をプログラマ
ブルに切り替えることのできるプロセッサを備える信号
処理装置において、前記プロセッサは映像信号の信号処
理を行うと共に前記映像信号の信号処理を行っていない
期間に処理プログラムを切り替えて別の信号の演算処理
を行う事を特徴とする信号処理装置に関するものであ
る。 【０００９】また、ｎ個のデジタルデータ入力端子と、
前記データ入力端子から入力されたデータを一時的に蓄
える（ｎ−１）個のバッファメモリと、ｎ入力端子の内
の１つと（ｎ−１）個の第一のバッファメモリを切り替
えるセレクタと、信号処理をプログラマブルに切り替え
ることのできるプロセッサと、前記プロセッサの出力信
号を蓄える（ｎ−１）個の第二のバッファメモリと、前
記第二のバッファメモリと前記プロセッサの出力信号を
出力するｎ個の出力端子と、前記セレクタを制御する制
御回路とを備え、前記ｎ個のデータ入力のうち１つがデ
ィジタル化された映像信号で、その他（ｎ−１）個の入
力信号を前記ディジタル化された映像信号の水平ブラン
キング期間または垂直ブランキング期間に演算し、前記
ｎ個のデータのそれぞれの処理期間に前記プロセッサの
プログラムを切り替えることを特徴とする信号処理装置
に関するものである。 【００１０】また、本発明は入力された音声信号を映像
信号の水平ブランキング期間または垂直ブランキング期
間に時間的に圧縮して記憶する第一のバッファメモリ
と、前記映像信号と前記第一のバッファメモリの出力と
を切り替える切替装置と、演算内容をプログラマブルに
切り替えて前記切替装置から入力される前記映像信号又
は音声信号を信号処理するプロセッサと、前記プロセッ
サで信号処理された音声信号を時間的に通常のレートに
変換して記憶する第二のバッファメモリとを備え、前記
プロセッサは前記映像信号の水平ブランキング期間また
は垂直ブランキング期間に音声信号処理用のプログラム
に切り替えて入力された音声信号を処理することを特徴
とする信号処理装置に関するものである。 【００１１】本発明は、演算内容をプログラマブルに切
り替え入力されたビットストリームデータをデコードす
る第一のプロセッサと、前記第一のプロセッサの出力を
蓄えるバッファメモリと、演算内容をプログラマブルに
切り替えることのできる第二のプロセッサとを備え、前
記第一のプロセッサは演算内容をプログラマブルに切り
替えて入力されたビットストリームデータの中に含まれ
る圧縮された動画像データと静止画データとをそれぞれ
デコードし、デコードされた動画データは前記第２のプ
ロセッサに出力し、デコードされた静止画データは前記
バッファメモリに出力し、前記第二のプロセッサにおい
て前記第一のプロセッサでデコードされた動画像信号と
前記バッファメモリに記憶されるデコードされた静止画
データを合成して出力することを特徴とする映像信号処
理装置に関するものである。 【００１２】本発明は、ディジタルのビットストリーム
データを蓄える第一のバッファメモリと、演算内容をプ
ログラマブルに切り替えることのできるプロセッサと、
前記プロセッサにダウンロードするプログラムを記憶す
るプログラム記憶手段と、前記プロセッサからの出力を
蓄える第二のバッファメモリと、前記第一のバッファメ
モリの出力と前記第二のバッファメモリからの出力信号
とを切り替える切替装置とを備え、前記プロセッサは演
算内容をプログラマブルに切り替えて映像信号の水平ブ
ランキング期間または垂直ブランキング期間にビットス
トリームデータをデコードすることを特徴とする信号処
理装置に関するものである。 【００１３】本発明は、ディジタルのビットストリーム
データを蓄える第一のバッファメモリと、演算内容をプ
ログラマブルに切り替えることのできるプロセッサと、
前記プロセッサの出力を蓄え前記プロセッサに出力する
第二のバッファメモリ及び第三のバッファメモリとを備
え、前記プロセッサは演算内容をプログラマブルに切り
替えて映像信号の水平ブランキング期間または垂直ブラ
ンキング期間に入力されたビットストリームデータに含
まれる動画データと静止画データのデコードし、デコー
ドされた動画データは前記第二のバッファメモリに出力
し、デコードされた静止画データは前記第三のバッファ
メモリに出力され、前記プロセッサにおいて演算内容を
切り替えて前記第二のバッファメモリと前記第三のバッ
ファメモリからの出力を合成して出力することを特徴と
する信号処理装置に関するものである。 【００１４】以下にそれぞれの実施の形態例を図面を用
いて具体的に説明する。 （実施の形態１）以下、本発明の第１の実施の形態例に
ついて図１、図２を用いて説明する。図１は本願発明の
信号処理装置の一構成例を示す図面であり、図２はその
動作を説明するためのタイミングチャートである。ま
た、以下の説明において記すｎは任意の整数である。 【００１５】図１において、１０は映像信号入力端子、
１１は音声等の（ｎ−１）個のデータ入力端子、１２は
映像信号入力端子１０から入力された映像信号に同期し
た垂直及び水平同期信号が入力される入力端子、１３は
データ入力端子１１から入力されるデータを記憶する
（ｎ−１）個の第一のバッファメモリ、１４は映像信号
入力端子１０からの入力信号と第一のバッファメモリ１
３の出力を切り替える切替装置、１５は入力される信号
を演算するプロセッサである。 【００１６】１７はプロセッサ１５のプログラムを格納
するプログラムＲＯＭ、２０はプロセッサ１５の出力信
号を一時的に記憶する（ｎ−１）個の第二のバッファメ
モリ、１８は映像信号入力端子１０から入力した映像信
号をプロセッサ１５で演算した結果を出力する映像信号
出力端子、１９は（ｎ−１）個のデータ入力端子１１か
ら入力した信号をプロセッサ１５で演算子した結果をそ
れぞれ出力する（ｎ−１）個のデータ出力端子、１６は
第一のバッファメモリ１３の制御及び切替装置１４の制
御及びプロセッサ１５の制御を行い、さらにプログラム
ＲＯＭ１７のダウンロード制御と第二のバッファメモリ
２０を制御する制御装置である。 【００１７】次に図１及び図２を用いてその動作を説明
する。図１の同期信号入力端子１２から入力する垂直同
期信号を図２（ａ）に、図１の映像信号入力端子１０か
ら入力される映像信号を図２（ｂ）に示す。図２（ｃ）
は図１のプロセッサ１５の演算内容を示す。映像信号が
変調されている部分においては入力端子１０から入力す
る映像信号の信号処理（以降、第一の処理と記す）が行
われ、また映像信号の垂直同期信号部分、すなわち映像
信号が変調されていない部分であるブランキング期間に
は、有効な映像信号は存在しないため別の処理が行われ
る。 【００１８】図２（ｄ）、図２（ｅ）に図２（ｃ）の垂
直ブランキング期間の拡大図を示す。入力端子１２から
入力された垂直同期信号により垂直ブランキング期間に
入ることが検出されると、データ入力端子１１から入力
されるデータための演算プログラムがプログラムＲＯＭ
１７よりプロセッサ１５にダウンロードされる。 【００１９】プログラムは、第一のバッファメモリ１３
に入力されるデータ信号に応じて、そのプログラムの種
類が適応的にダウンロードされる。データ入力端子１１
から入力される信号は図示していない検出手段により検
出し、その検出結果が制御装置１６に伝えられ、プログ
ラムＲＯＭ１７にデータに応じたプログラムがプロセッ
サ１５に出力されるように制御される。 【００２０】また、第一のバッファメモリ１３に蓄積し
ていた信号を読み出し、信号切替装置１４で選択された
信号がプロセッサ１５に入力され、信号の演算処理が行
われる信号切替装置１４はその制御は第１のバッファメ
モリに入力される信号に応じて、その切替の制御が行わ
れる。 【００２１】プロセッサ１５において第一のバッファメ
モリ１３の内のｎ番目のデータ信号の信号処理が完了す
ると、制御装置１６はプログラムＲＯＭ１７に、第一の
処理、すなわち映像信号の信号処理のためにそのプログ
ラムをプロセッサ１５にダウンロードするように制御す
る。従って、プロセッサ１５は垂直ブランキング期間が
終了すると、映像信号入力端子１０から入力される映像
信号の演算を再び開始する。 【００２２】プロセッサ１５により演算処理された映像
信号は映像信号出力端子１８に出力される。また垂直ブ
ランキング期間に演算処理されたデータ信号は、それぞ
れの信号に応じて第２のバッファメモリ２０に各々入力
される。このプロッセサ１５の出力制御も制御装置１６
によってコントロールされている。また、制御装置１６
からの信号により第２のバッファメモリ２０からの出力
は、映像信号出力端子１８から出力される映像信号の出
力のタイミングに応じて制御されるものである。また
は、映像信号に影響を受けないで出力され信号であって
もよい。 【００２３】以上の構成により、垂直ブランキング期間
中にプロセッサに与えるプログラムを入力される信号に
応じて切替え、映像信号の信号処理がなされない垂直ブ
ランキング期間中に、そのほかの入力信号の信号処理を
を行う事が可能となる。 【００２４】本実施の形態においては、映像信号の垂直
ブランキング期間についての動作例を説明したが、垂直
ブランキング期間に限るものではなく、水平ブランキン
グ期間もしくは水平ブランキング期間と垂直ブランキン
グ期間双方に同様の動作を行うものも含むものである。 【００２５】また、本発明はライン単位で演算を行うプ
ロセッサに対して、映像信号のラインでの演算が終わっ
た後の期間に前記と同様の動作を行うものも含むもので
ある。 【００２６】また、本発明は映像信号入力端子１０が複
数個ある場合にも、その複数の映像信号を切り替える手
段を備え、各々の映像信号に対応して、そのブランキン
グ期間に他のデータ入力信号の演算処理を行うことがで
きるものである。 【００２７】（実施の形態２）以下、本発明の第２の実
施の形態例について図３を用いて説明する。図３は第２
の実施の形態である信号処理装置の構成図であり、図４
はその構成図の動作を示すタイミングフローチャートで
ある。 【００２８】図３において、３０は映像信号入力端子、
３１は音声信号入力端子、３２は映像信号に３０に同期
した垂直及び水平同期信号入力端子、３３は音声信号入
力端子３１から入力されるデータを記憶する第一のバッ
ファメモリ、３４は映像信号入力端子３０からの入力信
号とバッファメモリ３３の出力信号を切り替える切替装
置、３５は入力される信号を演算するプロセッサ、３７
はプロセッサ３５のプログラムを格納するプログラムＲ
ＯＭ、３８はプロセッサの出力信号を一時的に記憶する
第二のバッファメモリ、３９は映像信号入力端子３０か
ら入力した映像信号をプロセッサ３５で演算した結果を
出力する映像信号出力端子、４０は音声信号入力端子か
３１ら入力した音声信号をプロセッサ３５で演算した結
果をそれぞれ出力する音声信号出力端子、３６は第一の
バッファメモリ３３、切替装置３４、プロセッサ３５及
び第二バッファメモリ３８の制御、またプログラムＲＯ
Ｍ３７のダウンロード制御を行う制御装置である。 【００２９】次に図３及び図４を用いてその動作を説明
する。図３の同期信号入力端子３２から入力する垂直同
期信号を図４（ａ）に、図３の映像信号入力端子３０か
ら入力される映像信号を図４（ｂ）に、図３の音声信号
入力端子３１から入力される音声信号を図４（ｃ）に示
す。 【００３０】図４（ｅ）はプロセッサ３５の演算内容を
示すが、映像信号部分は映像信号入力端子３０から入力
する映像信号の処理（以降、第１の処理と記す）を行う
が、映像信号の垂直同期信号部分にはブランキング期間
があり、そのブランキング部分には有効な映像信号は存
在しないため、プロセッサ３５はその期間ば別の演算処
理を行う。垂直ブランキング期間に入ると、図３の音声
信号入力端子３１から入力される音声信号ための演算プ
ログラム（以降、第２の処理と記す）がプログラムＲＯ
Ｍ３７よりプロセッサ３５にダウンロードされ、第一の
バッファメモリ３３に蓄積していた信号を図４（ｄ）の
タイミングで読み出し、信号切替装置３４で選択された
音声信号がプロセッサ３５で演算が行われる。 【００３１】垂直ブランキング期間の第２の処理が完了
すると、制御装置３６は、再び第１の処理のためのプロ
グラムを図３の３７のプログラムＲＯＭからプロセッサ
３５にダウンロードするように制御し、垂直ブランキン
グ期間が完了するとプロセッサ３５は映像信号入力端子
３０から入力される映像信号の演算を開始する。 【００３２】プロセッサ３５によって演算処理された映
像信号は映像信号出力端子３９に出力される。またブラ
ンキング期間にプロセッサ３５において演算処理された
音声信号は第２のバッファメモリ３２に出力され、バッ
ファメモリ３２に記録される。制御装置３６により、映
像信号出力端子３９から出力される映像信号に同期をと
るように第二のバッファメモリ３８から音声信号が出力
されるように制御される。 【００３３】以上の構成により、映像信号の垂直ブラン
キング期間に音声信号を行う事が可能となり、音声信号
処理回路を削減できるとともに、映像信号の信号処理の
行われていないときに音声信号の信号処理がなされるた
め、回路規模を小さくできると共に効率よく信号処理が
なされるものである。。 【００３４】本実施の形態においては垂直ブランキング
期間における音声信号の信号処理について説明したが、
水平ブランキング期間もしくは水平ブランキング期間と
垂直ブランキング期間双方に前記と同様の動作を行うも
のであってもよい。 【００３５】また本発明はライン単位で演算を行うプロ
セッサに対して、映像信号のラインでの演算が終わった
後の期間に前記と同様の動作を行うものも含むものであ
ってもよい。 【００３６】また本発明は３０の映像信号入力端子及び
３１の音声信号入力端子が複数個あるものであってもよ
い。 【００３７】（実施の形態３）以下、本発明の第３の実
施の形態例について図５、図６を用いて説明する。図５
は第３の実施の形態例である信号処理装置の構成例であ
り、図６はその信号処理装置の動作例を示す図である。 【００３８】図５において、５０は動画データや音声デ
ータや静止画データ等が圧縮され多重されているビット
ストリームデータ入力端子、５１は第一のプロセッサ、
５３は第一のプロセッサ５１のプログラムを格納する第
一のプログラムＲＯＭ、５５は第一のプロセッサ５１が
演算した静止画データを記憶するバッファメモリ、５６
は第一のプロセッサ５１が演算した動画データとバッフ
ァメモリ５５が蓄えている静止画データを合成処理する
第二のプロセッサ、５７は第二のプロセッサ５６にダウ
ンロードするプログラムを格納するプログラムＲＯＭ、
５８は映像信号出力端子、５４は第一のプロセッサ５
１、第一のプログラムＲＯＭ５３、第二のプロセッサ５
６、バッファメモリ５５及び第２のプログラムＲＯＭ５
７を制御する制御装置である。 【００３９】次に図５及び図６及び図７を用いてその動
作を説明する。図７はこの信号処理装置によって信号処
理された時の画像表示手段上の画面の表示形態を示す図
である。 【００４０】ビットストリームデータ入力端子５０から
入力されるビットストリームデータを図６（ａ）に示
す。図６（ｂ）は第一のプロセッサ５１の演算内容を示
す。第１のプロセッサ５１は、ビットストリームデータ
のうち大半を占める動画処理を中心に信号処理を行う。
信号処理された動画は第１のプロッセサ５１から出力さ
れ、第二のプロセッサ５６に入力される。第１のプロッ
セサは動画処理がなされない期間に静止画データの処理
を行われる。ビットストリームのうちの動画以外の部分
を検出手段により検出し、そのときに第１のプログラム
ＲＯＭから静止画の信号処理用のプログラムを第１のプ
ロセッサに出力するよう制御装置５４がコントロールす
る。信号処理された静止画の信号は、制御装置５４によ
りバッファ５５に出力され、バッファ５５に記録され
る。その結果を図６（ｄ）に示す。 【００４１】静止画データ処理が終了したら、図６
（ｅ）に示すようにバッファメモリ５５から静止画のデ
ータを出力し、第二のプロセッサ５６に入力するように
制御装置５４により制御される。第２のプロセッサ５６
においては、第１プロセッサからの動画データと、バッ
ファ５５からの静止画データとを入力し、第２のプログ
ラムＲＯＮ５７から入力されるプログラムに従って合成
される。 【００４２】図７（ａ）に２画面表示の例（ｂ）にＰＯ
Ｐ表示の例（ｃ）にＰＩＰ表示の例を示す。すなわち第
２のプログラムＲＯＭ５７から、動画と静止画を、左右
２画に表示するプログラムがダウンロードされる場合に
は、図７（ａ）に記すように合成される。またＰｏｕｔ
Ｐ形式、すなわち動画の画像の外側に静止画が表示され
るプログラムがダウンロードされている場合には図７
（ｂ）のように合成され、ＰｉｎＰ形式、すなわち動画
の画像の中に静止画が表示されている形式のプログラム
がダウンロードされている場合には、図７（ｃ）に示す
ように合成される。 【００４３】以上の構成により、ビットストリームに含
まれる動画信号のデコード処理の空いた時間にビットス
トリームデータに含まれる静止画データのデコードを行
う事が可能となり静止画データのデコード回路を削減で
きるとともに効率のよい信号処理を行うことができる。 【００４４】（実施の形態４）以下、本発明の第４の実
施の形態例について図８、図９を用いて説明する。図８
は第４の実施の形態例である信号処理装置の構成例であ
り、図９はその信号処理装置の動作例を示す図である。 【００４５】図８において、７１は動画データや音声デ
ータ等が圧縮多重されているビットストリームデータの
入力端子、７２はビットストリーム入力端子７１より入
力したビットストロームデータを格納する第一のバッフ
ァメモリ、７３は第一のバッファメモリ７２の出力と、
後述する第二のバッファメモリ７７の出力とを切り替え
る切替装置、７４は演算を行うプロセッサ、７７はプロ
セッサ７４が演算信号処理により伸張した画像データを
一時的に蓄える第二のバッファメモリ、７８はプロセッ
サ７４から出力される映像信号の映像信号出力端子、７
５はプロセッサ７４にダウンロードされるプログラムを
格納するプログラムＲＯＭ、７６はプロセッサ７４、プ
ログラムＲＯＭ７５、第一のバッファメモリ７２、第二
のバッファメモリ７および切替装置７３を制御する制御
装置である。 【００４６】次に図８及び図９を用いてその動作を説明
する。図８のビットストリームデータ入力端子７１から
入力されるビットストリームデータより、図８の制御装
置７６で映像信号の同期信号を検出する。ビットストリ
ームデータ入力端子７１から入力されるビットストリー
ムデータ（図９（ａ））は、第一のバッファメモリ７２
に入力される。入力されたビットストリームデータは、
図９（ｂ）に示すように制御装置７６において検出され
た同期信号の垂直ブランキング期間に高速に読み出され
てプロセッサ７４に入力される、プロセッサ７４では、
入力されたビットストリームデータを画像伸張するよう
に信号処理が行われる。 【００４７】伸張されたデータは図９（ｃ）に示すよう
に、垂直ブランキング期間に第二のバッファメモリ７７
に高速に書き込まれ、また制御装置７６で検出した同期
信号に従って正式な映像期間に読み出される（図９
（ｄ））。 【００４８】第二のバッファメモリ７７から読み出され
たデータは、切替装置７３により選択され、再びプロセ
ッサ７４に入力される。プロセッサ７４においてはプロ
グラムＲＯＭ７５からダウンロードされた新たなプログ
ラムにより、バッファメモリ７７からの信号を再処理を
行う。例えば、スキャンコンバートや画質補正などの映
像信号処理が行われる。このように再びプロセッサ７４
において信号処理された映像信号は、映像信号出力端子
７８より出力される。 【００４９】以上の構成により、圧縮された映像信号の
伸張処理と、伸張した後の映像信号のスキャンコンバー
ト処理や画質補正処理などを同一のプロセッサ７４で実
現できるため、それぞれの信号処理回路を備える必要が
なく、回路規模の小さな信号処理装置を実現できる。 【００５０】また本実施の形態例では出力映像信号の垂
直ブランキング期間について説明したが、水平ブランキ
ング期間もしくは水平ブランキング期間と垂直ブランキ
ング期間双方に前記と同様に画像伸張動作を行うもので
あってもよい。 【００５１】また、本実施の形態例ではライン単位で演
算を行うプロセッサに対して、映像信号のラインでの演
算が終わった後の期間に前記と同様に画像伸張動作を行
うものであってもよい。 【００５２】また本実施の形態例のプロセッサではビッ
トストリームデータに含まれる音声信号も７４のプロセ
ッサで処理し、出力するものであってもよい。 【００５３】（実施の形態５）以下、本発明の第５の実
施の形態例について図１０、図１１を用いて説明する。
図１０は第５の発明の実施の形態例である信号処理装置
の構成図であり、図１１はその信号処理装置の動作を示
すためのタイミングチャートである。 【００５４】図１０において、９１は動画データや音声
データや静止画データ等が圧縮多重されているビットス
トリームデータ入力端子、９２はビットストリーム入力
端子よ９１より入力したビットストロームデータを格納
する第一のバッファメモリ、９３は第一のバッファメモ
リ９２を後述の第二のバッファメモリ９７の出力を切り
替える切替装置、９４は演算を行うプロセッサ、９７は
プロセッサ９４が伸張した動画画像データを一時的に蓄
える第二のバッファメモリ、９８はプロセッサ９４で伸
張した静止画データを格納するバッファメモリ、９９は
映像信号出力端子、９５はプロセッサ９４のプログラム
を格納するプログラムＲＯＭ、９６はプロセッサ９４、
プログラムＲＯＭ９５、第一のバッファメモリ９２、第
二のバッファメモリ９７、第３のバッファメモリ９８及
び切替装置９３を制御する制御装置である。 【００５５】次に図１０及び図１１を用いてその動作を
説明する。図１０の９１のビットストリームデータ入力
端子から入力されるビットストリームデータより、図１
０の９６の制御装置で映像信号の同期信号を検出し後述
の制御を行う。図１０のビットストリームデータ入力端
子９１から入力されるビットストリームデータが図１１
（ａ）で、図１０の第一のバッファメモリ９２に入力さ
れる。入力されたビットストリームデータは、図１１
（ｂ）に示すように制御装置９６で検出した同期信号の
垂直ブランキング期間に高速に読み出され、プロセッサ
９４でビットストリームに含まれる動画データの伸張処
理と静止画データの伸張処理が行われる。このときプロ
セッサ９４にはプログラムＲＯＭ９５から動画データの
伸張処理と静止画データの伸張処理のためのプログラム
がダウンロードされている。 【００５６】伸張された動画像データは図９（ｃ）に示
すように第二のバッファメモリ９７に高速に書き込ま
れ、制御装置９６で検出した同期信号に従って正式な映
像期間に読み出される（図１１（ｄ））。 【００５７】伸張された静止画像データは図９（ｅ）に
示すように第三のバッファメモリ９８に高速に書き込ま
れ、制御装置９６で検出した同期信号に従って正式な映
像期間に読み出される（図１１（ｆ））。第二のバッフ
ァメモリ９７から読み出されたデータは、切替装置９３
により選択され再度プロセッサ９４に入力され、第三の
バッファメモリ９８から入力されたデータと合成処理を
行ったり、スキャンコンバートや画質補正などの映像信
号処理が行われる。このときプロセッサ９４にはプログ
ラムＲＯＭ９５からデータの合成処理またはスキャンコ
ンバートや画質補正などの映像信号処理のためのプログ
ラムがダウンロードされている。このゆにプロセッサ９
４で処理された信号は、制御装置９６からの信号に応じ
て映像信号出力端子９９へ出力される。 【００５８】プログラムＲＯＭ９５からプロセッサ９４
へのプログラムのダウンロードは、その信号の処理に応
じて逐次制御信号９６からの信号でコントロールされて
いる。 【００５９】本実施の形態例の信号処理装置において
も、画像表示手段上の画面の形態は、図７に記すように
なる。図７（ａ）に２画面表示の例、図７（ｂ）にＰＯ
Ｐ表示の例、図７（ｃ）にＰＩＰ表示の例を示す。 【００６０】以上の構成により、圧縮された映像信号の
伸張処理と、伸張した後の映像信号の２画面処理やスキ
ャンコンバート処理や画質補正処理を同一のプロセッサ
で実現でき、それぞれの信号処理のための手段を備える
ことなく回路規模の小さい信号処理装置を提供すること
が可能である。 【００６１】また本実施の形態では入力された映像信号
の垂直ブランキング期間における信号処理について説明
したが、その他水平ブランキング期間もしくは水平ブラ
ンキング期間と垂直ブランキング期間双方に前記と同様
に画像伸張動作を行うものであってもよい。 【００６２】また本発明はライン単位で演算を行うプロ
セッサに対して、映像信号のラインでの演算が終わった
後の期間に前記と同様に画像伸張動作を行うものもであ
ってもよい。 【００６３】また本発明のプロセッサでビットストリー
ムデータに含まれる音声信号も９４のプロセッサで処理
し、出力するものであってもよい。 【００６４】 【発明の効果】以上のように本発明の第一の発明の信号
処理装置によれば、映像信号処理を行うプロセッサの映
像信号の垂直及び水平のブランキング期間に、別の信号
処理を行わせることにより、ハード規模の削減が行われ
る。 【００６５】また本発明の第二の発明の信号処理装置に
よれば、例えばテレビジョン受信機などの映像と音声の
処理がひつようなものにたいして回路規模の削減と、プ
ロセッサ化により高機能の音声処理が実現できる。 【００６６】また本発明の第三の発明の信号処理装置に
よれば、たとえばディジタル放送で多重されてくる動画
データと静止画データの伸張処理を１つのプロセッサで
実現できる。 【００６７】また本発明の第四の発明の信号処理装置に
よれば、ディジタル放送やディジタル蓄積メディアなど
の伸張処理とスキャンコンバートや画質補正等の映像信
号処理が１つのプロセッサで実現できる。 【００６８】また本発明の第五の発明の信号処理装置に
よれば、ディジタル放送やディジタル蓄積メディアなど
の動画データと静止画データの伸張処理とスキャンコン
バートや画質補正や２画面処理等の映像信号処理が１つ
のプロセッサで実現できる。

【図面の簡単な説明】 【図１】本発明の第１の実施の形態例である信号処理装
置の構成を示す図 【図２】同信号処理装置のタイミングチャートを示す図 【図３】本発明の第２の実施の形態例である信号処理装
置の構成を示す図 【図４】同信号処理装置のタイミングチャートを示す図 【図５】本発明の第３の実施の形態例である信号処理装
置の構成を示す図 【図６】同信号処理装置のタイミングチャートを示す図 【図７】同信号処理装置による信号処理された映像信号
の画像表示例を示す図 【図８】本発明の第４の実施の形態例である信号処理装
置の構成を示す図 【図９】同信号処理装置のタイミングチャートを示す図 【図１０】本発明の第５の実施の形態例である信号処理
装置の構成を示す図 【図１１】同信号処理装置のタイミングチャートを示す
図 【図１２】従来の信号処理装置の構成を示す図 【符号の説明】 １０、３０ 映像信号入力端子 １１ データ入力端子 １２、３２ 同期信号入力端子 １３、３３、７２、９２ 第一のバッファメモリ １４、３４、７３、９３ 切替装置 １５、３５、７４、９４ プロセッサ １６、３６、５４、７６、９６ 制御装置 １７、３７、７５、９５ プログラムＲＡＭ １８、３９、５８、７８，９９ 映像信号出力端子 １９ データ出力端子 ２０、３８、７７、９７ 第二のバッファメモリ ３１ 音声信号入力端子 ５０、７１、９１ ビットストリームデータ入力端子 ５１ 第一のプロセッサ ５３ 第一のプログラムＲＯＭ ５６ 第二のプロセッサ ５７ 第二のプログラムＲＯＭ ９８ 第三のバッファメモリ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/44 - 5/46 H04N 5/60

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 ディジタルのビットストリームデータを
   蓄える第一のバッファメモリと、演算内容をプログラマ
   ブルに切り替えることのできるプロセッサと、前記プロ
   セッサにダウンロードするプログラムを記憶するプログ
   ラム記憶手段と、前記プロセッサからの出力を蓄える第
   二のバッファメモリと、前記第一のバッファメモリの出
   力と前記第二のバッファメモリからの出力信号とを切り
   替える切替装置とを備え、前記第一のバッファメモリは
   ビットストリームデータを映像信号のブランキング期間
   に時間軸圧縮し、前記プロセッサは映像信号の映像期間
   とブランキング期間とで演算内容をプログラマブルに切
   り替えて映像信号のブランキング期間にビットストリー
   ムデータをデコードし、前記第二のバッファメモリは前
   記プロセッサの出力を時間軸伸張し、前記切替装置は映
   像期間には前記第二のバッファメモリの出力を、ブラン
   キング期間には前記第一のバッファメモリの出力に切り
   替えて出力することを特徴とする信号処理装置。