JP3642142B2 - 映像処理装置 - Google Patents
映像処理装置 Download PDFInfo
- Publication number
- JP3642142B2 JP3642142B2 JP03586097A JP3586097A JP3642142B2 JP 3642142 B2 JP3642142 B2 JP 3642142B2 JP 03586097 A JP03586097 A JP 03586097A JP 3586097 A JP3586097 A JP 3586097A JP 3642142 B2 JP3642142 B2 JP 3642142B2
- Authority
- JP
- Japan
- Prior art keywords
- dsp
- program
- video
- processing apparatus
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stored Programmes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタルバスを用いた機器接続で、ＤＳＰを用い映像信号を再生処理する映像表示装置に関する。
【０００２】
【従来の技術】
近年、放送のディジタル化の流れの中で、米国では１９９４年から衛星ディジタル多チャンネル放送が開始され、日本、欧州に於いても１９９６年より同様のサービスが開始されようとしている。また、ＤＶＤ、ＤＶＣ等のパッケージメディア系に於いても映像のディジタル化が進んできている。このような背景の中、パソコンを核としたマルチメディアの端末機器をサポートするための新しいインターフェース規格としてＩＥＥＥ１３９４ハイ・パフォーマンス・シリアル・バス（以下Ｐ１３９４で略記）が規格化された。
【０００３】
Ｐ１３９４の特徴は、リアルタイム・データを取り扱える転送機能を持つことにある。従って、ディジタル放送受信機とＤＶＣ、ＤＶＤ等をＰ１３９４で接続することにより、一本ケーブルで容易に映像・音声データの転送及び一元管理が可能となる。
【０００４】
一方、多種多様なフォーマットのディジタル信号のデコードが可能な技術として、プログラムによりその処理内容を可変できるＤＳＰが注目される。従来の映像信号へのＤＳＰの応用例として特開平３−２８３９７６号公報がある。
【０００５】
図５を用いて構成内容を説明する。選曲部１９及びＩＦ部２０により復調されたビデオ信号はＡ／Ｄ２１によりディジタル化される。Ａ／Ｄされた信号はゴースト除去のためのトランスバーサルフィルタ２２にされ、続いてＤＳＰ２３に入力し色復調、ＹＣ分離等の処理を行い、Ｄ／Ａ２４によりアンログ化される。アナログ化された信号はドライブ２５をとおり、ＣＲＴ２６に画面表示される。また、ＣＲＴの偏向系を駆動するために、同期分離２７、偏向処理２８が必要となる。
【０００６】
図６にＤＳＰ処理内容を示す。このＤＳＰ処理の特徴は、入力信号の帰線消去期間にゴースト演算処理を行い、映像信号期間には色復調等必要な映像信号処理を行わせる所にある。
【０００７】
すなわち、映像信号処理の必要のない時間を利用して時分割的にＤＳＰプログラムを切り替えることにより、附加的な処理をハードウェアの追加なしに実現している。
【０００８】
【発明が解決しようとする課題】
Ｐ１３９４をサポートしたマルチメディア機器を接続可能な映像表示装置に於いては、時分割的なプログラム切り替えに加え、Ｐ１３９４を通しての転送元のデータフォーマットごとにプログラムを切り替えデコード等の処理を行う必要があり、従来の構成ではＰ１３９４のインターフェース及び処理切り替えができなかった。
【０００９】
【課題を解決するための手段】
前記課題を解決するために、本発明の映像信号処理装置は、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のＤＳＰと、変更可能なプログラムに従って、前記第一のＤＳＰから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のＤＳＰと、前記第二のＤＳＰのフォーマット変換またはエンコード処理の少なくとも一方を制御するプログラムをダウンロードするＣＰＵと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とするものである。
また、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記デコード処理した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なうＤＳＰと、前記ＤＳＰのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするＣＰＵと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記ＤＳＰにダウンロードすることを特徴とするものである。
さらに、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のＤＳＰと、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記第一のＤＳＰから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のＤＳＰと、前記第二のＤＳＰのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするＣＰＵと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とするものである。
【００１０】
本発明によれば、ディジタルバスの制御信号に応じて、内部信号処理の内容を適応的に切り替えることで、ディジタルバスを介し接続する機器の各種処理方式に対応可能となる。
【００１１】
【発明の実施の形態】
本発明の請求項に記載した発明は、ディジタルバスの制御信号に応じて、内部信号処理の内容を適応的に切り替えることを特徴としたものであり、ディジタルバスを介し接続する機器の各種処理方式に対応可能となる。
【００１３】
また、本発明の請求項に記載の発明は、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のＤＳＰと、変更可能なプログラムに従って、前記第一のＤＳＰから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のＤＳＰと、前記第二のＤＳＰのフォーマット変換またはエンコード処理の少なくとも一方を制御するプログラムをダウンロードするＣＰＵと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とするものである。
さらに、本発明の請求項に記載の発明は、前記映像処理装置の出力先を選択可能なユーザインターフェースを備えた請求項１に記載の映像処理装置であって、前記ユーザインターフェースで選択された出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とすることを特徴とするものであり、２種のＤＳＰとユーザインターフェースにより、ユーザの指定した外部機器からの映像表示及び外部機器に合ったフォーマットへの変換を同時に可能とし、各種諸方式への切り替えも可能となる。
【００１４】
さらに、本発明の請求項に記載の発明は、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記デコード処理した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なうＤＳＰと、前記ＤＳＰのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするＣＰＵと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記ＤＳＰにダウンロードすることを特徴とするものである。
また、本発明の請求項に記載の発明は、さらに、前記映像処理装置の入力先および出力先を選択可能なユーザインターフェースを備えた請求項３に記載の映像処理装置であって、
前記ユーザインターフェースで選択された入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記ＤＳＰにダウンロードすることを特徴とするものである。
これにより、ユーザの指定した外部機器からの映像表示及び処理量の少ない場合の外部機器に合ったフォーマットへの変換を１つのＤＳＰで処理可能とし、各種諸方式への切り替えも可能となる。
【００１５】
さらに、本発明の請求項に記載の発明は、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のＤＳＰと、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記第一のＤＳＰから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のＤＳＰと、前記第二のＤＳＰのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするＣＰＵと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とするものである。
さらに、前記第二のＤＳＰの入力先および出力先を選択可能なユーザインターフェースを備えた請求項５に記載の映像処理装置であって、前記ユーザインターフェースで選択された入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とするものであり、ＤＳＰ二種類を用いて二画面表示を行なう場合と、ＤＳＰ二種類を用いて作業分担し演算後のディジタルデータを前記インターフェース回路を通し受信機器に送る場合とを切り替え可能なことを特徴とするものであり、２種のＤＳＰとユーザインターフェースにより、ユーザの指定した外部機器からの映像表示及び外部機器に合ったフォーマットへの変換と、２種のＤＳＰをパラレルに使用することにより２画面も可能とし、また各種諸方式への切り替えも可能となる。
【００１６】
以下、本発明の実施の形態について、図１から図４を用いて説明する。
（実施の形態１）
以下に本発明の実施の形態について、図１を用いて説明する。
【００１７】
図１において１はＰ１３９４を介して外部に接続される機器、例えばＤＶＤ、ＤＶＣ、ディジタルスチルカメラ等の機器で、２、３も同様にＰ１３９４に対応した機器である。 これらの機器はＰ１３９４ケーブルでもってシリーズに接続され、映像表示装置１０にも接続している。映像表示装置１０では、Ｐ１３９４インターフェース回路４によりＰ１３９４の物理的な接続及びプロトコル解析処理の一部が行われ、ＣＰＵ５と協調して映像表示装置で出力したい信号、例えば機器Ａ１、ＤＶＣからの映像信号を抜き取り、ＤＳＰ７に渡される。
【００１８】
ここで、例えば機器Ａ１のＤＶＤの出力を、Ｐ１３９４を介し映像表示装置１０に表示すると同時に、機器Ｂ２のＤＶＣに記録しているというケースも考えられる。
【００１９】
ＤＳＰ７では、Ｐ１３９４インターフェース回路４より出力されるパケットデータをもとに例えばＭＰＥＧ１、ＭＰＥＧ２、ＪＰＥＧ等のデコード処理をおこない、表示処理回路８にてＣＲＴ９に表示するためのＲＧＢ変換、画質補正等の信号処理が施される。
【００２０】
ＣＰＵ５は以上の一連処理の中で、Ｐ１３９４のプロトコル解析及びプロトコル解析結果に伴う接続機器の信号フォーマットを解析し、ＤＳＰ７に必要なデコード処理のＤＳＰプログラムをプログラムメモリー６より読み出し、ＤＳＰ７に転送する処理を受け持つ。また、入力信号に最適な設定値を表示処理回路８に設定する処理をも受け持つ。プログラムメモリー６には、マイコンのプログラムと、ＤＳＰプログラムが収納されている。
【００２１】
本実施の形態での特徴は、Ｐ１３９４を介した外部接続機器の信号フォーマットを受信機側で判断し、ＤＳＰ７にそれぞれのデコード処理に応じたＤＳＰプログラムを自動転送可能にしたところである。
【００２２】
（実施の形態２）
以下に本発明の実施の形態について、図２を用いて説明する。
【００２３】
図２において、外部機器の接続等図１と同様の構成の所はその説明を省略する。Ｐ１３９４インターフェース回路４を介して受け取った外部機器の信号は、まず切り替え回路１４に入力される。切り替え回路１４では、Ｐ１３９４の信号と、従来のコンポジットビデオ等の外部信号とが入力されており 、これらの信号を切り替えてＤＳＰＡ１１に出力する。
【００２４】
なお、切り替えのコントロールはユーザコントロール１３、例えばリモコンにより決定された入力ソースに対応ＣＰＵ５が行う。
【００２５】
ＤＳＰＡ１１では選択したそれぞれの入力信号に対応したデコード処理が行われる。この切り替えはＣＰＵ５により、プログラムメモリー６より対応するＤＳＰプログラムを読み出しＤＳＰＡ１１に転送することにより行われる。デコード処理された信号は表示処理回路８に供給されると同時にＤＳＰＢ１２にも入力される。ＤＳＰＢ１２では外部の接続機器にＰ１３９４を介してデータ転送を行うためのフォーマット変換、エンコード処理等を行う。
【００２６】
例えば外囲部入力１５はＶＨＳビデオであり、表示処理装置１０にはＶＨＳビデオの映像を表示させると同時に、機器Ａ１のＤＶＣに録画する場合に対応する。ＤＳＰＡ１１では、色復調等のビデオ信号デコード処理が行われ、ＤＳＰＢ１２ではデコードされたコンポーネント信号をＭＰＥＧエンコードを行う。エンコード信号はＰ１３９４インターフェース回路４に供給されパケット化され、Ｐ１３９４ケーブルを介して機器Ａ１のＤＶＣに渡り録画可能となる。
【００２７】
以上のように本実施の形態の特徴は、各種のＰ１３９４により接続される機器及び従来の外部入力とのインターフェースをＤＳＰを用いることによりＤＳＰプログラムの切り替えにより各種の組み合わせを可能としたものである。
【００２８】
（実施の形態３）
以下に本発明の実施の形態について、図３を用いて説明する。
【００２９】
図３において、図２と同様の構成の所はその説明を省略する。
本実施の形態は実施の形態２と機能的には同様であるが、ＤＳＰ２種構成をＤＳＰ１種にしたことと、それに伴うバッファを付加したことが異なる。すなわち、選択後の入力信号のデコード処理と出力先の機器のフォーマットへのフォーマット変換、エンコード処理を同一のＤＳＰ１６で処理する。ＤＳＰ１６の処理は表示処理回路８へのデコード処理がメイン処理となるが、その空き時間例えば映像の帰線消去期間等を利用してＪＰＥＧ等の静止画処理のように比較的リアルタイム性の要求されない処理を行うことが可能である。
【００３０】
さらに、バッファメモリ１７を用いることにより、例えば外部入力の信号を一旦バッファリングし、ＤＳＰ１６の処理の空き間をぬって静止画のエンコード処理を行い、またバッファメモリ１７にため込んでおく。Ｐ１３９４インターフェース回路では上記静止画を取り込んで例えば機器Ａのハードディスクに記録する等の機能が実現できる。
【００３１】
以上のように本実施の形態の特徴は、ＤＳＰのメイン処理の空き時間を利用して行うことにより、各種のＰ１３９４により接続される機器及び従来の外部入力とのインターフェースに関し、ＤＳＰプログラムの切り替えにより各種の組み合わせを可能としたものである。
【００３２】
（実施の形態４）
以下に本発明の実施の形態について、図４を用いて説明する。
【００３３】
図３において、各ブロックは図２と同様の構成でありその説明を省略する。
実施の形態２との相違は、切り替え回路１４の出力を２出力としたことと、ＤＳＰＢ１２と表示処理回路８とを接続したことにある。すなわち、切り替え回路１４、ＤＳＰＢ１２、表示処理回路８という系を設けることにより、表示処理装置１０のフィーチャー機能として２画面表示を可能としたものである。
【００３４】
ＤＳＰＢ１２では、実施の形態２で説明したエンコード機能に加え、ＤＳＰＡ１２と同様のデコード機能をＤＳＰプログラム切り替えにより行う。例えば、機器Ａ１のＤＶＤの映像をＤＳＰＡ１１でデコードしＣＲＴ９の左半分にはＤＶＤ映像を表示し、一方、外部入力のＬＤからの映像をＤＳＰＢ１２にて色復調等のデコード処理を行い画面右半分に表示する等の機能が実現できる。
【００３５】
本実施の形態の特徴は、ＤＳＰプログラム切り替えにより２画面表示と、フォーマット変換、エンコード処理の切り替えを可能とし、２画面というフィーチャー機能を実現したことにある。
【００３６】
【発明の効果】
以上のように本発明によれば、ディジタルバスにより接続される機器ごとに必要なデコード回路を、ＤＳＰのプログラム切り替えによりソフトウェア的に実現可能となり、プログラム変更のみであらゆる映像信号処理にフレキシブルに対応でき回路の合理化により大幅なコストダウンを図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における映像信号処理装置のブロック図
【図２】本発明の実施の形態２における映像信号処理装置のブロック図
【図３】本発明の実施の形態３における映像信号処理装置のブロック図
【図４】本発明の実施の形態４における映像信号処理装置のブロック図
【図５】従来の映像信号処理装置のブロック図
【図６】従来の映像信号処理装置の動作説明を示す図
【符号の説明】
１ 機器Ａ
４ Ｐ１３９４インターフェース回路
５ ＣＰＵ
６ プログラムメモリー
７ ＤＳＰ
８ 表示処理回路
９ ＣＲＴ
１４ 切り替え回路
１７ バッファ
【発明の属する技術分野】
本発明は、ディジタルバスを用いた機器接続で、ＤＳＰを用い映像信号を再生処理する映像表示装置に関する。
【０００２】
【従来の技術】
近年、放送のディジタル化の流れの中で、米国では１９９４年から衛星ディジタル多チャンネル放送が開始され、日本、欧州に於いても１９９６年より同様のサービスが開始されようとしている。また、ＤＶＤ、ＤＶＣ等のパッケージメディア系に於いても映像のディジタル化が進んできている。このような背景の中、パソコンを核としたマルチメディアの端末機器をサポートするための新しいインターフェース規格としてＩＥＥＥ１３９４ハイ・パフォーマンス・シリアル・バス（以下Ｐ１３９４で略記）が規格化された。
【０００３】
Ｐ１３９４の特徴は、リアルタイム・データを取り扱える転送機能を持つことにある。従って、ディジタル放送受信機とＤＶＣ、ＤＶＤ等をＰ１３９４で接続することにより、一本ケーブルで容易に映像・音声データの転送及び一元管理が可能となる。
【０００４】
一方、多種多様なフォーマットのディジタル信号のデコードが可能な技術として、プログラムによりその処理内容を可変できるＤＳＰが注目される。従来の映像信号へのＤＳＰの応用例として特開平３−２８３９７６号公報がある。
【０００５】
図５を用いて構成内容を説明する。選曲部１９及びＩＦ部２０により復調されたビデオ信号はＡ／Ｄ２１によりディジタル化される。Ａ／Ｄされた信号はゴースト除去のためのトランスバーサルフィルタ２２にされ、続いてＤＳＰ２３に入力し色復調、ＹＣ分離等の処理を行い、Ｄ／Ａ２４によりアンログ化される。アナログ化された信号はドライブ２５をとおり、ＣＲＴ２６に画面表示される。また、ＣＲＴの偏向系を駆動するために、同期分離２７、偏向処理２８が必要となる。
【０００６】
図６にＤＳＰ処理内容を示す。このＤＳＰ処理の特徴は、入力信号の帰線消去期間にゴースト演算処理を行い、映像信号期間には色復調等必要な映像信号処理を行わせる所にある。
【０００７】
すなわち、映像信号処理の必要のない時間を利用して時分割的にＤＳＰプログラムを切り替えることにより、附加的な処理をハードウェアの追加なしに実現している。
【０００８】
【発明が解決しようとする課題】
Ｐ１３９４をサポートしたマルチメディア機器を接続可能な映像表示装置に於いては、時分割的なプログラム切り替えに加え、Ｐ１３９４を通しての転送元のデータフォーマットごとにプログラムを切り替えデコード等の処理を行う必要があり、従来の構成ではＰ１３９４のインターフェース及び処理切り替えができなかった。
【０００９】
【課題を解決するための手段】
前記課題を解決するために、本発明の映像信号処理装置は、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のＤＳＰと、変更可能なプログラムに従って、前記第一のＤＳＰから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のＤＳＰと、前記第二のＤＳＰのフォーマット変換またはエンコード処理の少なくとも一方を制御するプログラムをダウンロードするＣＰＵと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とするものである。
また、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記デコード処理した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なうＤＳＰと、前記ＤＳＰのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするＣＰＵと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記ＤＳＰにダウンロードすることを特徴とするものである。
さらに、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のＤＳＰと、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記第一のＤＳＰから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のＤＳＰと、前記第二のＤＳＰのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするＣＰＵと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とするものである。
【００１０】
本発明によれば、ディジタルバスの制御信号に応じて、内部信号処理の内容を適応的に切り替えることで、ディジタルバスを介し接続する機器の各種処理方式に対応可能となる。
【００１１】
【発明の実施の形態】
本発明の請求項に記載した発明は、ディジタルバスの制御信号に応じて、内部信号処理の内容を適応的に切り替えることを特徴としたものであり、ディジタルバスを介し接続する機器の各種処理方式に対応可能となる。
【００１３】
また、本発明の請求項に記載の発明は、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のＤＳＰと、変更可能なプログラムに従って、前記第一のＤＳＰから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のＤＳＰと、前記第二のＤＳＰのフォーマット変換またはエンコード処理の少なくとも一方を制御するプログラムをダウンロードするＣＰＵと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とするものである。
さらに、本発明の請求項に記載の発明は、前記映像処理装置の出力先を選択可能なユーザインターフェースを備えた請求項１に記載の映像処理装置であって、前記ユーザインターフェースで選択された出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とすることを特徴とするものであり、２種のＤＳＰとユーザインターフェースにより、ユーザの指定した外部機器からの映像表示及び外部機器に合ったフォーマットへの変換を同時に可能とし、各種諸方式への切り替えも可能となる。
【００１４】
さらに、本発明の請求項に記載の発明は、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記デコード処理した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なうＤＳＰと、前記ＤＳＰのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするＣＰＵと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記ＤＳＰにダウンロードすることを特徴とするものである。
また、本発明の請求項に記載の発明は、さらに、前記映像処理装置の入力先および出力先を選択可能なユーザインターフェースを備えた請求項３に記載の映像処理装置であって、
前記ユーザインターフェースで選択された入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記ＤＳＰにダウンロードすることを特徴とするものである。
これにより、ユーザの指定した外部機器からの映像表示及び処理量の少ない場合の外部機器に合ったフォーマットへの変換を１つのＤＳＰで処理可能とし、各種諸方式への切り替えも可能となる。
【００１５】
さらに、本発明の請求項に記載の発明は、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のＤＳＰと、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記第一のＤＳＰから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のＤＳＰと、前記第二のＤＳＰのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするＣＰＵと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とするものである。
さらに、前記第二のＤＳＰの入力先および出力先を選択可能なユーザインターフェースを備えた請求項５に記載の映像処理装置であって、前記ユーザインターフェースで選択された入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とするものであり、ＤＳＰ二種類を用いて二画面表示を行なう場合と、ＤＳＰ二種類を用いて作業分担し演算後のディジタルデータを前記インターフェース回路を通し受信機器に送る場合とを切り替え可能なことを特徴とするものであり、２種のＤＳＰとユーザインターフェースにより、ユーザの指定した外部機器からの映像表示及び外部機器に合ったフォーマットへの変換と、２種のＤＳＰをパラレルに使用することにより２画面も可能とし、また各種諸方式への切り替えも可能となる。
【００１６】
以下、本発明の実施の形態について、図１から図４を用いて説明する。
（実施の形態１）
以下に本発明の実施の形態について、図１を用いて説明する。
【００１７】
図１において１はＰ１３９４を介して外部に接続される機器、例えばＤＶＤ、ＤＶＣ、ディジタルスチルカメラ等の機器で、２、３も同様にＰ１３９４に対応した機器である。 これらの機器はＰ１３９４ケーブルでもってシリーズに接続され、映像表示装置１０にも接続している。映像表示装置１０では、Ｐ１３９４インターフェース回路４によりＰ１３９４の物理的な接続及びプロトコル解析処理の一部が行われ、ＣＰＵ５と協調して映像表示装置で出力したい信号、例えば機器Ａ１、ＤＶＣからの映像信号を抜き取り、ＤＳＰ７に渡される。
【００１８】
ここで、例えば機器Ａ１のＤＶＤの出力を、Ｐ１３９４を介し映像表示装置１０に表示すると同時に、機器Ｂ２のＤＶＣに記録しているというケースも考えられる。
【００１９】
ＤＳＰ７では、Ｐ１３９４インターフェース回路４より出力されるパケットデータをもとに例えばＭＰＥＧ１、ＭＰＥＧ２、ＪＰＥＧ等のデコード処理をおこない、表示処理回路８にてＣＲＴ９に表示するためのＲＧＢ変換、画質補正等の信号処理が施される。
【００２０】
ＣＰＵ５は以上の一連処理の中で、Ｐ１３９４のプロトコル解析及びプロトコル解析結果に伴う接続機器の信号フォーマットを解析し、ＤＳＰ７に必要なデコード処理のＤＳＰプログラムをプログラムメモリー６より読み出し、ＤＳＰ７に転送する処理を受け持つ。また、入力信号に最適な設定値を表示処理回路８に設定する処理をも受け持つ。プログラムメモリー６には、マイコンのプログラムと、ＤＳＰプログラムが収納されている。
【００２１】
本実施の形態での特徴は、Ｐ１３９４を介した外部接続機器の信号フォーマットを受信機側で判断し、ＤＳＰ７にそれぞれのデコード処理に応じたＤＳＰプログラムを自動転送可能にしたところである。
【００２２】
（実施の形態２）
以下に本発明の実施の形態について、図２を用いて説明する。
【００２３】
図２において、外部機器の接続等図１と同様の構成の所はその説明を省略する。Ｐ１３９４インターフェース回路４を介して受け取った外部機器の信号は、まず切り替え回路１４に入力される。切り替え回路１４では、Ｐ１３９４の信号と、従来のコンポジットビデオ等の外部信号とが入力されており 、これらの信号を切り替えてＤＳＰＡ１１に出力する。
【００２４】
なお、切り替えのコントロールはユーザコントロール１３、例えばリモコンにより決定された入力ソースに対応ＣＰＵ５が行う。
【００２５】
ＤＳＰＡ１１では選択したそれぞれの入力信号に対応したデコード処理が行われる。この切り替えはＣＰＵ５により、プログラムメモリー６より対応するＤＳＰプログラムを読み出しＤＳＰＡ１１に転送することにより行われる。デコード処理された信号は表示処理回路８に供給されると同時にＤＳＰＢ１２にも入力される。ＤＳＰＢ１２では外部の接続機器にＰ１３９４を介してデータ転送を行うためのフォーマット変換、エンコード処理等を行う。
【００２６】
例えば外囲部入力１５はＶＨＳビデオであり、表示処理装置１０にはＶＨＳビデオの映像を表示させると同時に、機器Ａ１のＤＶＣに録画する場合に対応する。ＤＳＰＡ１１では、色復調等のビデオ信号デコード処理が行われ、ＤＳＰＢ１２ではデコードされたコンポーネント信号をＭＰＥＧエンコードを行う。エンコード信号はＰ１３９４インターフェース回路４に供給されパケット化され、Ｐ１３９４ケーブルを介して機器Ａ１のＤＶＣに渡り録画可能となる。
【００２７】
以上のように本実施の形態の特徴は、各種のＰ１３９４により接続される機器及び従来の外部入力とのインターフェースをＤＳＰを用いることによりＤＳＰプログラムの切り替えにより各種の組み合わせを可能としたものである。
【００２８】
（実施の形態３）
以下に本発明の実施の形態について、図３を用いて説明する。
【００２９】
図３において、図２と同様の構成の所はその説明を省略する。
本実施の形態は実施の形態２と機能的には同様であるが、ＤＳＰ２種構成をＤＳＰ１種にしたことと、それに伴うバッファを付加したことが異なる。すなわち、選択後の入力信号のデコード処理と出力先の機器のフォーマットへのフォーマット変換、エンコード処理を同一のＤＳＰ１６で処理する。ＤＳＰ１６の処理は表示処理回路８へのデコード処理がメイン処理となるが、その空き時間例えば映像の帰線消去期間等を利用してＪＰＥＧ等の静止画処理のように比較的リアルタイム性の要求されない処理を行うことが可能である。
【００３０】
さらに、バッファメモリ１７を用いることにより、例えば外部入力の信号を一旦バッファリングし、ＤＳＰ１６の処理の空き間をぬって静止画のエンコード処理を行い、またバッファメモリ１７にため込んでおく。Ｐ１３９４インターフェース回路では上記静止画を取り込んで例えば機器Ａのハードディスクに記録する等の機能が実現できる。
【００３１】
以上のように本実施の形態の特徴は、ＤＳＰのメイン処理の空き時間を利用して行うことにより、各種のＰ１３９４により接続される機器及び従来の外部入力とのインターフェースに関し、ＤＳＰプログラムの切り替えにより各種の組み合わせを可能としたものである。
【００３２】
（実施の形態４）
以下に本発明の実施の形態について、図４を用いて説明する。
【００３３】
図３において、各ブロックは図２と同様の構成でありその説明を省略する。
実施の形態２との相違は、切り替え回路１４の出力を２出力としたことと、ＤＳＰＢ１２と表示処理回路８とを接続したことにある。すなわち、切り替え回路１４、ＤＳＰＢ１２、表示処理回路８という系を設けることにより、表示処理装置１０のフィーチャー機能として２画面表示を可能としたものである。
【００３４】
ＤＳＰＢ１２では、実施の形態２で説明したエンコード機能に加え、ＤＳＰＡ１２と同様のデコード機能をＤＳＰプログラム切り替えにより行う。例えば、機器Ａ１のＤＶＤの映像をＤＳＰＡ１１でデコードしＣＲＴ９の左半分にはＤＶＤ映像を表示し、一方、外部入力のＬＤからの映像をＤＳＰＢ１２にて色復調等のデコード処理を行い画面右半分に表示する等の機能が実現できる。
【００３５】
本実施の形態の特徴は、ＤＳＰプログラム切り替えにより２画面表示と、フォーマット変換、エンコード処理の切り替えを可能とし、２画面というフィーチャー機能を実現したことにある。
【００３６】
【発明の効果】
以上のように本発明によれば、ディジタルバスにより接続される機器ごとに必要なデコード回路を、ＤＳＰのプログラム切り替えによりソフトウェア的に実現可能となり、プログラム変更のみであらゆる映像信号処理にフレキシブルに対応でき回路の合理化により大幅なコストダウンを図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における映像信号処理装置のブロック図
【図２】本発明の実施の形態２における映像信号処理装置のブロック図
【図３】本発明の実施の形態３における映像信号処理装置のブロック図
【図４】本発明の実施の形態４における映像信号処理装置のブロック図
【図５】従来の映像信号処理装置のブロック図
【図６】従来の映像信号処理装置の動作説明を示す図
【符号の説明】
１ 機器Ａ
４ Ｐ１３９４インターフェース回路
５ ＣＰＵ
６ プログラムメモリー
７ ＤＳＰ
８ 表示処理回路
９ ＣＲＴ
１４ 切り替え回路
１７ バッファ
Claims (8)
- 機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のＤＳＰと、変更可能なプログラムに従って、前記第一のＤＳＰから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のＤＳＰと、前記第二のＤＳＰのフォーマット変換またはエンコード処理の少なくとも一方を制御するプログラムをダウンロードするＣＰＵと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、
出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とする映像処理装置。 - さらに、前記映像処理装置の出力先を選択可能なユーザインターフェースを備えた請求項１に記載の映像処理装置であって、
前記ユーザインターフェースで選択された出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とする映像処理装置。 - 機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記デコード処理した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なうＤＳＰと、前記ＤＳＰのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするＣＰＵと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、
入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記ＤＳＰにダウンロードすることを特徴とする映像処理装置。 - さらに、前記映像処理装置の入力先および出力先を選択可能なユーザインターフェースを備えた請求項３に記載の映像処理装置であって、
前記ユーザインターフェースで選択された入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記ＤＳＰにダウンロードすることを特徴とする映像処理装置。 - 機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のＤＳＰと、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記第一のＤＳＰから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のＤＳＰと、前記第二のＤＳＰのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするＣＰＵと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、
入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とする映像処理装置。 - さらに、前記第二のＤＳＰの入力先および出力先を選択可能なユーザインターフェースを備えた請求項５に記載の映像処理装置であって、
前記ユーザインターフェースで選択された入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記ＣＰＵが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のＤＳＰにダウンロードすることを特徴とする映像処理装置。 - さらに、前記ＤＳＰまたは前記第二のＤＳＰによる映像信号の処理結果を一時的にバッファするバッファメモリを備えた請求項３〜６に記載の映像処理装置であって、
前記ＤＳＰは、映像信号のデコード処理の空時間を利用してフォーマット変換またはエンコード処理の少なくとも一方を行なうことを特徴とする請求項２に記載の映像処理装置。 - さらに、前記ＤＳＰまたは前記第二のＤＳＰによる映像信号の処理結果を一時的にバッファするバッファメモリを備えた請求項３〜６に記載の映像処理装置であって、
前記ＤＳＰは、映像信号をデコード処理する際の帰線消去期間を利用してフォーマット変換またはエンコード処理の少なくとも一方を行なうことを特徴とする請求項２に記載の映像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03586097A JP3642142B2 (ja) | 1997-02-20 | 1997-02-20 | 映像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03586097A JP3642142B2 (ja) | 1997-02-20 | 1997-02-20 | 映像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10232783A JPH10232783A (ja) | 1998-09-02 |
| JP3642142B2 true JP3642142B2 (ja) | 2005-04-27 |
Family
ID=12453747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03586097A Expired - Fee Related JP3642142B2 (ja) | 1997-02-20 | 1997-02-20 | 映像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3642142B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3647305B2 (ja) | 1999-02-26 | 2005-05-11 | キヤノン株式会社 | 画像表示装置制御システム及び画像表示システム制御方法 |
| EP1032201B1 (en) | 1999-02-26 | 2005-11-02 | Canon Kabushiki Kaisha | Image display control system and method |
| CN1187965C (zh) * | 1999-11-17 | 2005-02-02 | 索尼公司 | 数字信号处理设备和方法 |
| WO2005086485A1 (ja) * | 2004-03-09 | 2005-09-15 | Matsushita Electric Industrial Co., Ltd. | 符号化データ復号装置 |
| CN103034147B (zh) * | 2011-09-29 | 2015-11-25 | 展讯通信（上海）有限公司 | 媒体文件的播放处理方法、多处理器系统与设备 |
-
1997
- 1997-02-20 JP JP03586097A patent/JP3642142B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10232783A (ja) | 1998-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6014178A (en) | Receiver having analog and digital video modes and receiving method thereof | |
| US6697432B2 (en) | Processing of packets in MPEG encoded transport streams using additional data attached to each packet | |
| JPH10293972A (ja) | 記録装置及び再生装置 | |
| KR100877455B1 (ko) | 화상 기록 장치, 화상 기록 방법 및 저장 매체 | |
| EP1091583A1 (en) | Data processing apparatus, methods and recording media | |
| US6323906B1 (en) | Image processing apparatus | |
| JP2002290932A (ja) | デジタル放送受信装置とその制御方法 | |
| US6792000B1 (en) | Data processing apparatus and data processing method, and recording medium | |
| US5841987A (en) | Simple bus and interface system for consumer digital equipment | |
| WO1997000579A1 (en) | Simple bus and interface system for consumer digital equipment | |
| JPH11177957A (ja) | 入出力装置および入出力方法、並びに受信装置 | |
| KR100634716B1 (ko) | 데이터 전송 방법 및 전자기기 | |
| JP3642142B2 (ja) | 映像処理装置 | |
| JP4257478B2 (ja) | 記録再生装置 | |
| JP3334866B2 (ja) | 情報再生装置、情報記録再生装置、情報選択出力装置及び電子機器システム | |
| JPH09247603A (ja) | デジタル放送受信システム | |
| JP2003163889A (ja) | ストリーム記録再生システム，及びストリーム記録再生装置 | |
| JP3280951B2 (ja) | デジタル放送受信機 | |
| WO1998052354A1 (fr) | Appareil d'enregistrement/reproduction de signaux numeriques | |
| WO2000076212A1 (fr) | Dispositif d'enregistrement/lecture, dispositif d'enregistrement/lecture de flux video mpeg, et support associe | |
| JP3589913B2 (ja) | デジタル信号受信装置、デジタル信号処理装置およびプログラム記録媒体 | |
| JP2000354187A (ja) | 通信装置付きカメラ装置 | |
| JP4206223B2 (ja) | ビデオ装置及びビデオ装置向け方法ならびにビデオレコーダ | |
| JP3579014B2 (ja) | データ選別蓄積装置，及びそれを用いたデータ処理装置 | |
| KR20070078621A (ko) | 휴대단말기의 멀티데이타 처리장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |