JP3435239B2 - 共振形インバータの制御方法 - Google Patents
共振形インバータの制御方法Info
- Publication number
- JP3435239B2 JP3435239B2 JP00631995A JP631995A JP3435239B2 JP 3435239 B2 JP3435239 B2 JP 3435239B2 JP 00631995 A JP00631995 A JP 00631995A JP 631995 A JP631995 A JP 631995A JP 3435239 B2 JP3435239 B2 JP 3435239B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- phase
- resonance
- value
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】インダクションモータ駆動用多相
インバータ装置で、特に直流ステージにＬＣ共振回路を
有し、その共振現象により直流電圧が零となった時にイ
ンバータの転流を行う共振形インバータの制御方法に関
するものである。 【０００２】 【従来の技術】図２に本発明に類する共振形インバータ
の一例の回路図を示す。１は直流電源であり、２は共振
リアクトル、３は共振コンデンサ、４〜９はスイッチン
グ素子であって、具体的には逆並列にダイオードが接続
されたトランジスタやサイリスタが使用される。10〜12
は負荷電流検出用の変流器、13は負荷としてのインダク
ションモータである。スイッチング素子のうち、４，６
及び８は電源のＰ側に、５、７及び９は電源のＮ側にさ
れて、４と５、６と７、及び８と９がそれぞれ直列に接
続されている。この回路の動作を次に説明する。 【０００３】まず、通常のインバータ運転中に、少なく
ともいずれか１組のＰ側とＮ側のスイッチ素子の双方、
例えば４と５とをオンさせて直流ステージを短絡する。
すると、直流電源１→共振リアクトル２→スイッチング
素子４→スイッチング素子５→直流電源１の経路がで
き、共振リアクトル２の電流ｉL はほぼ直線的に上昇す
る。電流値が所定の値ｉLOに達したときに短絡を解く
と、共振リアクトル２と共振コンデンサ３の共振回路が
形成され、共振コンデンサ３の電圧ＶC は正弦波状の振
動波形となる。 【０００４】図３の（イ）にこの波形を示す。この図の
時刻t0において短絡を解いたものとする。時刻t1におい
て共振コンデンサ３の電圧ＶC は零となり、この共振コ
ンデンサ電圧ＶC が零になった時に、再び少なくともい
ずれか１組のＰ側とＮ側のスイッチ素子の双方を時刻t2
までオンして、短絡状態として共振リアクトル２の電流
を立ち上げる。共振コンデンサ３の電圧ＶC が零である
期間t1〜t2の間にスイッチング素子４〜９のうちの必要
な相の転流を行えば、零電圧スイッチングとなり、スイ
ッチング損失を大幅に低減することができる。 【０００５】図２に示した制御回路の一例では、電流指
令値ｉU * 、ｉV * 、ｉW * と、変流器10〜12により検
出した負荷電流ｉU 、ｉV 、ｉW とのそれぞれの偏差を
算出する減算器14〜16を備えており、算出された制御偏
差をそれぞれヒステリシスコンパレータ17〜19に入力し
て、その出力によりそれぞれの相のスイッチング素子を
駆動する。これらのヒステリシスコンパレータ17〜19は
発振器20の出力クロックに同期して動作するものとす
る。これらの作用により、負荷電流ｉU 、ｉV 、ｉW は
ほぼ電流指令値ｉU * 、ｉV * 、ｉW * を中心としたヒ
ステリシス幅内に制御される。図４にこの電流波形例を
示す。 【０００６】 【発明が解決しようとする課題】図３に共振形インバー
タの動作波形を示す。直流ステージの短絡を解く時の最
適な共振リアクトル２の電流値ｉLO（図３の時刻t2，
t3，t5における電流値）は、次式により表すことができ
る。 【数１】 ｉLO＝ｉI ＋ＩD （１） ここで、ｉI はインバータ部への直流入力電流であり、
ＩD は共振回路の損失を補償するためのバイアス値であ
る。 【０００７】ｓU 、ｓV 、ｓW を各相のスイッチング関
数とし、この各相のスイッチング関数は、Ｐ側スイッチ
ング素子がオンし且つＮ側スイッチング素子がオフして
いる時に１、Ｎ側スイッチング素子がオンし且つＰ側ス
イッチング素子がオフしている時に０の値をとるものと
すると、直流入力電流ｉI は回生運転状態を含めて、 【数２】 ｉI ＝ｓU ｉU ＋ｓV ｉV ＋ｓW ｉW （２） により表すことができる。 【０００８】電流値ｉLOが小さすぎると、共振回路の損
失のために共振状態が維持できなくなり、図３（イ）の
時刻t1〜t2間で示したような共振コンデンサ３の電圧Ｖ
C が零ボルトである期間が無くなり、零ボルトスイッチ
ングができなくなる。電流値ｉLOが大きすぎると、零ボ
ルト期間は確保できるが、電圧ＶC のピーク値が大きく
なり、スイッチング素子４〜９に高耐圧のものが必要と
なり不経済なものとなる。従って、電流値ｉLOとしては
必要最小限の適切な値を選択する必要がある。 【０００９】式（１）のバイアス値ＩD は共振回路の損
失を正確に把握して最適値を選択することが可能であ
る。しかしながら、直流入力電流ｉI は、式（２）から
明らかなように、スイッチング関数ｓU 、ｓV 、ｓW の
関数であって、スイッチングパターンにより変化する。
直流入力電流ｉI の波形例を図３（ロ）に示す。具体例
としてｉU ＝１Ａ、ｉV ＝−0.5 Ａ、ｉW ＝−0.5 Ａの
場合を考える。通常インバータの出力周波数に対して共
振回路の共振周波数は、波形制御性の観点から充分に高
く選ぶのが普通であり、共振回路の数サイクル間におけ
る負荷電流ｉU 、ｉV 、ｉW の変化は小さく、この間は
ほぼ一定値とみなすことができる。この場合のスイッチ
ング関数ｓU 、ｓV 、ｓW と直流入力電流ｉI との関係
を表１に示す。 【００１０】 【表１】 【００１１】図３の時刻t0〜t1間ではｓU ＝１、ｓV ＝
０、ｓW ＝１で表１のステート５の状態にあり、ｉI ＝
0.5 Ａである。t2〜t3ではステート４となり、ｉI ＝１
Ａとなるが、時刻t2においては直流入力電流ｉI が0.5
Ａ上昇している故、式（１）から明らかなように電流値
ｉLOも前回に比べて0.5 Ａ上昇するように直流ステージ
の短絡期間（t2−t1）が制御される。 【００１２】ところが、時刻t3においては共振コンデン
サ電圧ＶC が零になっても、直流入力電流ｉI が直流ス
テージの短絡をさせない時の最適な共振リアクトル２の
電流値ｉLOに到達しているために短絡モードに入らずに
転流が行われる。この転流でステート１が選ばれたとす
ると、ｉI ＝−0.5 Ａと回生運転状態となり、1.5 Ａの
下降となる。共振リアクトル２の初期電流値ｉLOは短絡
期間を、例えばt4〜t5のように、長くすることで上昇さ
せることはできるけれども、急速に下降させることはで
きない。 【００１３】従って、時刻t3においては短絡期間を零と
しても、直流入力電流ｉI が1.5 Ａ下降したにも関わら
ず電流値ｉLOは前回とほぼ同一の値しかとれないため、
結局最適値より1.5 Ａ過大なものとなり、共振コンデン
サ電圧ＶC のピーク値上昇を招いてしまう。このピーク
値は直流入力電流ｉI の変化が大きいほど電流値ｉLOの
余剰分も大きくなるため高くなる。時刻t3において直流
入力電流ｉI が1.5 Ａ下降する例を示したが、最悪は時
刻t3においてステート３が選ばれたとすると、ｉI ＝−
１Ａとなり２Ａの下降を生じて、さらに共振コンデンサ
電圧ＶC のピーク値は高くなる。 【００１４】本発明は、このような点に鑑みてなされた
もので、直流入力電流ｉI の変化を小さく押さえ、共振
コンデンサ電圧ＶC のピーク値を低減させるものであ
る。 【００１５】 【課題を解決するための手段】以下、本発明による課題
を解決するための手段を一実施例を用いて詳細に説明す
る。 【００１６】図１に本願発明の共振形インバータの制御
方法による共振形インバータの回路図の一実施例を示
す。この実施例は従来技術の図２の回路に（＋）優先回
路21を追加したもので、（＋）優先回路21は各相の電流
指令値ｉU * 、ｉV * 、ｉW *と、検出した負荷電流ｉ
U 、ｉV 、ｉW とのそれぞれの制御偏差を算出する減算
器14〜16の出力である、各相の電流指令値と検出した負
荷電流との制御偏差を入力とし、制御偏差の絶対値の最
も大きい相のコンパレータのみに出力を与えて、そのコ
ンパレータの動作を許可する。 【００１７】例えば、 【数３】 ｜ｉu * −ｉu ｜≧｜ｉV * −ｉV ｜ （３） ｜ｉu * −ｉu ｜≧｜ｉW * −ｉW ｜ （４） であれば、Ｕ相の制御偏差が最も大きい故、Ｕ相のコン
パレータ17のみが発振器20の出力クロックに同期して動
作し、他相のコンパレータ18、19は現在の状態を保持す
る。他相の制御偏差の絶対値が最大となったときにも同
様の動作を行い、ある時刻における転流は必ず１相に限
られ、複数の相が同時に転流することはなくなる。 【００１８】 【作用】図３においては、時刻t3において直流入力電流
ｉI が1.5 Ａ下降する例を示した。これは、表１のステ
ート４からステート１にスイッチングモードが変化した
ために生じている。転流はＵ相とＷ相とで行われてい
る。もし、ステート３に変化した場合を考えると、前述
したように２Ａの下降となる。この場合はＵ、Ｖ、Ｗの
総ての相で転流が行われている。しかしながら、本発明
により、同時に転流が行われる相を一つに限定すれば、
ステート４より変化が許されるのはステート０、５、６
のみであり、この場合の直流入力電流ｉI の下降量はそ
れぞれ１Ａ、0.5 Ａ、0.5 Ａであり、複数相が転流する
場合に比べて少なく、従って共振コンデンサ電圧ＶC の
ピーク値も低く抑えられる。 【００１９】本発明によれば、表１から判るように、ス
テート０から変化が許されるのはステート１、２、４の
みであり、ステート１から変化が許されるのはステート
０、３、５のみであり、ステート２から変化が許される
のはステート０、３、６のみであり、ステート３から変
化が許されるのはステート１、２、７のみであり、ステ
ート４から変化が許されるのはステート０、５、６のみ
であり、ステート５から変化が許されるのはステート
１、４、７のみであり、ステート６から変化が許される
のはステート２、４、７のみであり、ステート７から変
化が許されるのはステート３、５、６のみであって、い
ずれのスイッチングにおいても直流入力電流ｉI の変化
が｜１｜Ａを超えることはない。 【００２０】 【発明の効果】以上、詳細に説明したように、共振形多
相インバータにおいて、同時に転流する相を制御偏差の
絶対値の最も大きい１相に限定することにより、共振コ
ンデンサ電圧のピーク値を低く抑えることができ、従っ
てインバータ部のスイッチング素子として低耐圧のもの
を使用することができるようになり、装置価格の上で大
幅に効用を得ることができる。以上の説明では、便宜上
三相インバータの例で示したが、他の相数であっても同
様の手段を取ることができる。また、理解を容易にする
ために、制御量として負荷電流を用い、ヒステリシスコ
ンパレータにより瞬時値制御する例を示した。
インバータ装置で、特に直流ステージにＬＣ共振回路を
有し、その共振現象により直流電圧が零となった時にイ
ンバータの転流を行う共振形インバータの制御方法に関
するものである。 【０００２】 【従来の技術】図２に本発明に類する共振形インバータ
の一例の回路図を示す。１は直流電源であり、２は共振
リアクトル、３は共振コンデンサ、４〜９はスイッチン
グ素子であって、具体的には逆並列にダイオードが接続
されたトランジスタやサイリスタが使用される。10〜12
は負荷電流検出用の変流器、13は負荷としてのインダク
ションモータである。スイッチング素子のうち、４，６
及び８は電源のＰ側に、５、７及び９は電源のＮ側にさ
れて、４と５、６と７、及び８と９がそれぞれ直列に接
続されている。この回路の動作を次に説明する。 【０００３】まず、通常のインバータ運転中に、少なく
ともいずれか１組のＰ側とＮ側のスイッチ素子の双方、
例えば４と５とをオンさせて直流ステージを短絡する。
すると、直流電源１→共振リアクトル２→スイッチング
素子４→スイッチング素子５→直流電源１の経路がで
き、共振リアクトル２の電流ｉL はほぼ直線的に上昇す
る。電流値が所定の値ｉLOに達したときに短絡を解く
と、共振リアクトル２と共振コンデンサ３の共振回路が
形成され、共振コンデンサ３の電圧ＶC は正弦波状の振
動波形となる。 【０００４】図３の（イ）にこの波形を示す。この図の
時刻t0において短絡を解いたものとする。時刻t1におい
て共振コンデンサ３の電圧ＶC は零となり、この共振コ
ンデンサ電圧ＶC が零になった時に、再び少なくともい
ずれか１組のＰ側とＮ側のスイッチ素子の双方を時刻t2
までオンして、短絡状態として共振リアクトル２の電流
を立ち上げる。共振コンデンサ３の電圧ＶC が零である
期間t1〜t2の間にスイッチング素子４〜９のうちの必要
な相の転流を行えば、零電圧スイッチングとなり、スイ
ッチング損失を大幅に低減することができる。 【０００５】図２に示した制御回路の一例では、電流指
令値ｉU * 、ｉV * 、ｉW * と、変流器10〜12により検
出した負荷電流ｉU 、ｉV 、ｉW とのそれぞれの偏差を
算出する減算器14〜16を備えており、算出された制御偏
差をそれぞれヒステリシスコンパレータ17〜19に入力し
て、その出力によりそれぞれの相のスイッチング素子を
駆動する。これらのヒステリシスコンパレータ17〜19は
発振器20の出力クロックに同期して動作するものとす
る。これらの作用により、負荷電流ｉU 、ｉV 、ｉW は
ほぼ電流指令値ｉU * 、ｉV * 、ｉW * を中心としたヒ
ステリシス幅内に制御される。図４にこの電流波形例を
示す。 【０００６】 【発明が解決しようとする課題】図３に共振形インバー
タの動作波形を示す。直流ステージの短絡を解く時の最
適な共振リアクトル２の電流値ｉLO（図３の時刻t2，
t3，t5における電流値）は、次式により表すことができ
る。 【数１】 ｉLO＝ｉI ＋ＩD （１） ここで、ｉI はインバータ部への直流入力電流であり、
ＩD は共振回路の損失を補償するためのバイアス値であ
る。 【０００７】ｓU 、ｓV 、ｓW を各相のスイッチング関
数とし、この各相のスイッチング関数は、Ｐ側スイッチ
ング素子がオンし且つＮ側スイッチング素子がオフして
いる時に１、Ｎ側スイッチング素子がオンし且つＰ側ス
イッチング素子がオフしている時に０の値をとるものと
すると、直流入力電流ｉI は回生運転状態を含めて、 【数２】 ｉI ＝ｓU ｉU ＋ｓV ｉV ＋ｓW ｉW （２） により表すことができる。 【０００８】電流値ｉLOが小さすぎると、共振回路の損
失のために共振状態が維持できなくなり、図３（イ）の
時刻t1〜t2間で示したような共振コンデンサ３の電圧Ｖ
C が零ボルトである期間が無くなり、零ボルトスイッチ
ングができなくなる。電流値ｉLOが大きすぎると、零ボ
ルト期間は確保できるが、電圧ＶC のピーク値が大きく
なり、スイッチング素子４〜９に高耐圧のものが必要と
なり不経済なものとなる。従って、電流値ｉLOとしては
必要最小限の適切な値を選択する必要がある。 【０００９】式（１）のバイアス値ＩD は共振回路の損
失を正確に把握して最適値を選択することが可能であ
る。しかしながら、直流入力電流ｉI は、式（２）から
明らかなように、スイッチング関数ｓU 、ｓV 、ｓW の
関数であって、スイッチングパターンにより変化する。
直流入力電流ｉI の波形例を図３（ロ）に示す。具体例
としてｉU ＝１Ａ、ｉV ＝−0.5 Ａ、ｉW ＝−0.5 Ａの
場合を考える。通常インバータの出力周波数に対して共
振回路の共振周波数は、波形制御性の観点から充分に高
く選ぶのが普通であり、共振回路の数サイクル間におけ
る負荷電流ｉU 、ｉV 、ｉW の変化は小さく、この間は
ほぼ一定値とみなすことができる。この場合のスイッチ
ング関数ｓU 、ｓV 、ｓW と直流入力電流ｉI との関係
を表１に示す。 【００１０】 【表１】 【００１１】図３の時刻t0〜t1間ではｓU ＝１、ｓV ＝
０、ｓW ＝１で表１のステート５の状態にあり、ｉI ＝
0.5 Ａである。t2〜t3ではステート４となり、ｉI ＝１
Ａとなるが、時刻t2においては直流入力電流ｉI が0.5
Ａ上昇している故、式（１）から明らかなように電流値
ｉLOも前回に比べて0.5 Ａ上昇するように直流ステージ
の短絡期間（t2−t1）が制御される。 【００１２】ところが、時刻t3においては共振コンデン
サ電圧ＶC が零になっても、直流入力電流ｉI が直流ス
テージの短絡をさせない時の最適な共振リアクトル２の
電流値ｉLOに到達しているために短絡モードに入らずに
転流が行われる。この転流でステート１が選ばれたとす
ると、ｉI ＝−0.5 Ａと回生運転状態となり、1.5 Ａの
下降となる。共振リアクトル２の初期電流値ｉLOは短絡
期間を、例えばt4〜t5のように、長くすることで上昇さ
せることはできるけれども、急速に下降させることはで
きない。 【００１３】従って、時刻t3においては短絡期間を零と
しても、直流入力電流ｉI が1.5 Ａ下降したにも関わら
ず電流値ｉLOは前回とほぼ同一の値しかとれないため、
結局最適値より1.5 Ａ過大なものとなり、共振コンデン
サ電圧ＶC のピーク値上昇を招いてしまう。このピーク
値は直流入力電流ｉI の変化が大きいほど電流値ｉLOの
余剰分も大きくなるため高くなる。時刻t3において直流
入力電流ｉI が1.5 Ａ下降する例を示したが、最悪は時
刻t3においてステート３が選ばれたとすると、ｉI ＝−
１Ａとなり２Ａの下降を生じて、さらに共振コンデンサ
電圧ＶC のピーク値は高くなる。 【００１４】本発明は、このような点に鑑みてなされた
もので、直流入力電流ｉI の変化を小さく押さえ、共振
コンデンサ電圧ＶC のピーク値を低減させるものであ
る。 【００１５】 【課題を解決するための手段】以下、本発明による課題
を解決するための手段を一実施例を用いて詳細に説明す
る。 【００１６】図１に本願発明の共振形インバータの制御
方法による共振形インバータの回路図の一実施例を示
す。この実施例は従来技術の図２の回路に（＋）優先回
路21を追加したもので、（＋）優先回路21は各相の電流
指令値ｉU * 、ｉV * 、ｉW *と、検出した負荷電流ｉ
U 、ｉV 、ｉW とのそれぞれの制御偏差を算出する減算
器14〜16の出力である、各相の電流指令値と検出した負
荷電流との制御偏差を入力とし、制御偏差の絶対値の最
も大きい相のコンパレータのみに出力を与えて、そのコ
ンパレータの動作を許可する。 【００１７】例えば、 【数３】 ｜ｉu * −ｉu ｜≧｜ｉV * −ｉV ｜ （３） ｜ｉu * −ｉu ｜≧｜ｉW * −ｉW ｜ （４） であれば、Ｕ相の制御偏差が最も大きい故、Ｕ相のコン
パレータ17のみが発振器20の出力クロックに同期して動
作し、他相のコンパレータ18、19は現在の状態を保持す
る。他相の制御偏差の絶対値が最大となったときにも同
様の動作を行い、ある時刻における転流は必ず１相に限
られ、複数の相が同時に転流することはなくなる。 【００１８】 【作用】図３においては、時刻t3において直流入力電流
ｉI が1.5 Ａ下降する例を示した。これは、表１のステ
ート４からステート１にスイッチングモードが変化した
ために生じている。転流はＵ相とＷ相とで行われてい
る。もし、ステート３に変化した場合を考えると、前述
したように２Ａの下降となる。この場合はＵ、Ｖ、Ｗの
総ての相で転流が行われている。しかしながら、本発明
により、同時に転流が行われる相を一つに限定すれば、
ステート４より変化が許されるのはステート０、５、６
のみであり、この場合の直流入力電流ｉI の下降量はそ
れぞれ１Ａ、0.5 Ａ、0.5 Ａであり、複数相が転流する
場合に比べて少なく、従って共振コンデンサ電圧ＶC の
ピーク値も低く抑えられる。 【００１９】本発明によれば、表１から判るように、ス
テート０から変化が許されるのはステート１、２、４の
みであり、ステート１から変化が許されるのはステート
０、３、５のみであり、ステート２から変化が許される
のはステート０、３、６のみであり、ステート３から変
化が許されるのはステート１、２、７のみであり、ステ
ート４から変化が許されるのはステート０、５、６のみ
であり、ステート５から変化が許されるのはステート
１、４、７のみであり、ステート６から変化が許される
のはステート２、４、７のみであり、ステート７から変
化が許されるのはステート３、５、６のみであって、い
ずれのスイッチングにおいても直流入力電流ｉI の変化
が｜１｜Ａを超えることはない。 【００２０】 【発明の効果】以上、詳細に説明したように、共振形多
相インバータにおいて、同時に転流する相を制御偏差の
絶対値の最も大きい１相に限定することにより、共振コ
ンデンサ電圧のピーク値を低く抑えることができ、従っ
てインバータ部のスイッチング素子として低耐圧のもの
を使用することができるようになり、装置価格の上で大
幅に効用を得ることができる。以上の説明では、便宜上
三相インバータの例で示したが、他の相数であっても同
様の手段を取ることができる。また、理解を容易にする
ために、制御量として負荷電流を用い、ヒステリシスコ
ンパレータにより瞬時値制御する例を示した。
【図面の簡単な説明】
【図１】本願発明の共振形インバータの制御方法による
共振形インバータの回路図の一実施例を示す。 【図２】本発明に類する共振形インバータの一例の回路
図のを示す。 【図３】共振形インバータの動作波形図を示す。 【図４】共振形インバータの電流制御方法を示すグラフ
である。 【符号の説明】 １ 直流電源 ２ 共振リアクトル ３ 共振コンデンサ ４〜９ スイッチング素子 10〜12 負荷電流検出用の変流器 13 負荷としてのインダクションモータ 14〜16 減算器 17〜19 ヒステリシスコンパレータ 20 発振器 21 （＋）優先回路 ｉI インバータ部への直流入力電流 ｉL 共振リアクトルの電流 ｉU 、ｉV 、ｉW 負荷電流 ｉU * 、ｉV * 、ｉW * 電流指令値 t0〜t5 時刻 ＶC 共振コンデンサ電圧
共振形インバータの回路図の一実施例を示す。 【図２】本発明に類する共振形インバータの一例の回路
図のを示す。 【図３】共振形インバータの動作波形図を示す。 【図４】共振形インバータの電流制御方法を示すグラフ
である。 【符号の説明】 １ 直流電源 ２ 共振リアクトル ３ 共振コンデンサ ４〜９ スイッチング素子 10〜12 負荷電流検出用の変流器 13 負荷としてのインダクションモータ 14〜16 減算器 17〜19 ヒステリシスコンパレータ 20 発振器 21 （＋）優先回路 ｉI インバータ部への直流入力電流 ｉL 共振リアクトルの電流 ｉU 、ｉV 、ｉW 負荷電流 ｉU * 、ｉV * 、ｉW * 電流指令値 t0〜t5 時刻 ＶC 共振コンデンサ電圧
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/48
H02P 7/63
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 直流電源よりＬＣ共振回路を介して給電
される多相インバータにおいて、各相の電流指令と検出
した負荷電流との制御偏差の最も大きい相を検出する
（＋）優先回路を設けることにより、該制御偏差の最も
大きい１相のみを転流させることを特徴とする共振型イ
ンバータの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00631995A JP3435239B2 (ja) | 1995-01-19 | 1995-01-19 | 共振形インバータの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00631995A JP3435239B2 (ja) | 1995-01-19 | 1995-01-19 | 共振形インバータの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08205553A JPH08205553A (ja) | 1996-08-09 |
| JP3435239B2 true JP3435239B2 (ja) | 2003-08-11 |
Family
ID=11635052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00631995A Expired - Lifetime JP3435239B2 (ja) | 1995-01-19 | 1995-01-19 | 共振形インバータの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3435239B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005304248A (ja) * | 2004-04-15 | 2005-10-27 | Matsushita Electric Ind Co Ltd | モータ駆動用インバータ制御装置および電気機器 |
-
1995
- 1995-01-19 JP JP00631995A patent/JP3435239B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08205553A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100221811B1 (ko) | 전력 변환기 | |
| JP2685586B2 (ja) | 多重インバータ装置 | |
| US4227138A (en) | Reversible variable frequency oscillator for smooth reversing of AC motor drives | |
| US4959602A (en) | Ac motor drive with improved voltage-source inverter | |
| KR960003407B1 (ko) | 직류교류전력 변환장치 | |
| JPH0746906B2 (ja) | 電圧変換装置 | |
| US11863098B2 (en) | Multi-level inverter | |
| CN115208210A (zh) | 具有减少数目的传感器的再生中压驱动器 | |
| JP2911447B2 (ja) | 電動機の制御装置 | |
| JP2003309975A (ja) | Ｐｗｍサイクロコンバータ及びその制御方法 | |
| JP2001292580A (ja) | 出力欠相検出方法および装置、並びにインバータ装置 | |
| JP3435239B2 (ja) | 共振形インバータの制御方法 | |
| KR100313970B1 (ko) | 영구자석형동기전동기의제어장치 | |
| JP2000295891A (ja) | スイッチトリラクタンスモータ用インバータ装置およびその制御方法 | |
| JPH09312978A (ja) | 直流−交流電流形変換器の制御装置 | |
| JP2008109790A (ja) | 電力変換装置 | |
| Rajashekara et al. | Resonant dc link inverter-fed ac machines control | |
| KR20000019160A (ko) | 이산전류제어를 위한 링크전압 억제형 공진인버터 및 동기전동기 및 예측형 전류제어방법 | |
| JPH06351264A (ja) | 交流電動機電流制御方式 | |
| JP2000092879A (ja) | 電動機駆動装置 | |
| JP2558631B2 (ja) | 電圧形多重ｐｗｍインバ−タ | |
| JPH11196579A (ja) | 半導体電力変換装置用制御装置 | |
| JPS62181674A (ja) | パルス幅変調形インバ−タ装置 | |
| Saeidabadi et al. | Simplified Model Predictive Control for a Five-Phase PMSM Using Four-Leg Inverter | |
| JPS5826273B2 (ja) | インバ−タ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140530 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |