JP3434407B2 - ダミー構造を追加した集積回路用ヒューズ・バンク及び形成方法 - Google Patents
ダミー構造を追加した集積回路用ヒューズ・バンク及び形成方法Info
- Publication number
- JP3434407B2 JP3434407B2 JP11472396A JP11472396A JP3434407B2 JP 3434407 B2 JP3434407 B2 JP 3434407B2 JP 11472396 A JP11472396 A JP 11472396A JP 11472396 A JP11472396 A JP 11472396A JP 3434407 B2 JP3434407 B2 JP 3434407B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- array
- links
- dummy structure
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 30
- 238000001020 plasma etching Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000003491 array Methods 0.000 claims 2
- 238000005520 cutting process Methods 0.000 description 5
- 238000003698 laser cutting Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/926—Dummy metallization
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Laser Beam Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、一般的に冗長また
はカスタム配線を実行するための半導体技術に使用する
ヒューズ構造に関し、更に詳しくは、信頼性と再現性を
有するレーザによる切断工程を促進するための垂直なヒ
ューズ・リンクの側壁を有するヒューズ構造に関する。
はカスタム配線を実行するための半導体技術に使用する
ヒューズ構造に関し、更に詳しくは、信頼性と再現性を
有するレーザによる切断工程を促進するための垂直なヒ
ューズ・リンクの側壁を有するヒューズ構造に関する。
【０００２】
【発明が解決しようとする課題】集積回路のメモリに於
ける冗長性は、収量を改善するための最近のチップ生産
戦略の一部である。欠陥を有するセルをチップ上の冗長
回路と取り替えることによって、集積回路のメモリの収
量は大幅に増加する。このプラクティスは、機能しない
セルの代わりに冗長メモリ・セルの使用を可能にする導
電性接続部（ヒューズ）を切る即ち切断することであ
る。集積回路の製造に於いて、チップを特定の用途に適
用するため、チップとモジュールをカスタム化すること
は、また一般的なプラクティスである。このようにすれ
ば、１つの集積回路の設計を経済的に製作し、これを種
々の特注の用途に適用することができる。
ける冗長性は、収量を改善するための最近のチップ生産
戦略の一部である。欠陥を有するセルをチップ上の冗長
回路と取り替えることによって、集積回路のメモリの収
量は大幅に増加する。このプラクティスは、機能しない
セルの代わりに冗長メモリ・セルの使用を可能にする導
電性接続部（ヒューズ）を切る即ち切断することであ
る。集積回路の製造に於いて、チップを特定の用途に適
用するため、チップとモジュールをカスタム化すること
は、また一般的なプラクティスである。このようにすれ
ば、１つの集積回路の設計を経済的に製作し、これを種
々の特注の用途に適用することができる。
【０００３】一般的に、ヒューズまたは可融性のリンク
が集積回路の設計に含まれ、これらのヒューズまたは可
融性のリンクを選択的に切断するが、この切断は、例え
ば、これらのヒューズまたは可融性のリンクに十分な大
きさの電流を流すことによってこれらを開状態にするこ
とによって行う。例えば、アルバート他に対する米国特
許番号第３．９５９．０４７号は、直線リンクの形態を
した金属ヒューズ構造を開示し、これらの直線リンクに
は「ネック部を設ける」ことによって電流を高度に集中
させ、これらのリンクを加熱して開状態にしている。オ
ンチップのプログラム可能なポリシリコン・ヒューズが
ＩＢＭテクニカル・ディスクロージャ・ブレティン、第
２９巻、第３号、１９８６年８月、１２９１頁、１２９
２頁に記述され、また電気移動法によって切断したタン
グステン／アルミ・ヒューズが、ＩＢＭテクニカル・デ
ィスクロージャ・ブレティン、第３１巻、第５号、１９
８８年１０月、３４７頁、３４８頁に記述されている。
が集積回路の設計に含まれ、これらのヒューズまたは可
融性のリンクを選択的に切断するが、この切断は、例え
ば、これらのヒューズまたは可融性のリンクに十分な大
きさの電流を流すことによってこれらを開状態にするこ
とによって行う。例えば、アルバート他に対する米国特
許番号第３．９５９．０４７号は、直線リンクの形態を
した金属ヒューズ構造を開示し、これらの直線リンクに
は「ネック部を設ける」ことによって電流を高度に集中
させ、これらのリンクを加熱して開状態にしている。オ
ンチップのプログラム可能なポリシリコン・ヒューズが
ＩＢＭテクニカル・ディスクロージャ・ブレティン、第
２９巻、第３号、１９８６年８月、１２９１頁、１２９
２頁に記述され、また電気移動法によって切断したタン
グステン／アルミ・ヒューズが、ＩＢＭテクニカル・デ
ィスクロージャ・ブレティン、第３１巻、第５号、１９
８８年１０月、３４７頁、３４８頁に記述されている。
【０００４】プログラム可能な高電流によってヒューズ
・リンクを切断する代替案は、ヒューズを切断するため
にレーザを使用することである。最近の多層金属被膜の
集積回路（ＩＣｓ）の場合、基板（例えば、ビット線ま
たはワード線）に近接して配設されているヒューズ・リ
ンクを有するヒューズのウインドを開状態にすることに
対して、関心が払われている。ヒューズの上部の誘電厚
さは、推積工程、平坦化工程及びエッチング工程によっ
て不均一になる。その結果、設計者はヒューズを上部の
金属被膜層に引き上げて誘電ヒューズのエッチング距離
を短くしようと試みている。通常、上部金属の金属被膜
には、反応性イオン・エッチング（ＲＩＥ）によってパ
ターンが設けられ、この反応性イオン・エッチングは多
くの場合マイクロローディング効果を示す。特に、狭い
間隔を有して作られた形状は垂直な側壁を有し、一方広
い間隔を有して作られた形状（ヒューズのような）は勾
配のついた側壁を有する。しかし、レーザによる切断を
行った場合、この側壁の傾斜のため、ヒューズの除去工
程がうまくいかなくなるが、その理由は、レーザ・エネ
ルギーのかなりの部分がこの勾配を有するヒューズの側
壁によって反射されるからである。更に、この勾配の角
度の変動によってヒューズ内に吸収されるレーザが変動
し、その結果ヒューズの切断工程が不安定になる。
・リンクを切断する代替案は、ヒューズを切断するため
にレーザを使用することである。最近の多層金属被膜の
集積回路（ＩＣｓ）の場合、基板（例えば、ビット線ま
たはワード線）に近接して配設されているヒューズ・リ
ンクを有するヒューズのウインドを開状態にすることに
対して、関心が払われている。ヒューズの上部の誘電厚
さは、推積工程、平坦化工程及びエッチング工程によっ
て不均一になる。その結果、設計者はヒューズを上部の
金属被膜層に引き上げて誘電ヒューズのエッチング距離
を短くしようと試みている。通常、上部金属の金属被膜
には、反応性イオン・エッチング（ＲＩＥ）によってパ
ターンが設けられ、この反応性イオン・エッチングは多
くの場合マイクロローディング効果を示す。特に、狭い
間隔を有して作られた形状は垂直な側壁を有し、一方広
い間隔を有して作られた形状（ヒューズのような）は勾
配のついた側壁を有する。しかし、レーザによる切断を
行った場合、この側壁の傾斜のため、ヒューズの除去工
程がうまくいかなくなるが、その理由は、レーザ・エネ
ルギーのかなりの部分がこの勾配を有するヒューズの側
壁によって反射されるからである。更に、この勾配の角
度の変動によってヒューズ内に吸収されるレーザが変動
し、その結果ヒューズの切断工程が不安定になる。
【０００５】または、金属被膜には食刻工程によってパ
ターンを形成することができるが、この工程では、一定
のパターンを有する溝を先ず誘電膜内に形成する。その
後、金属を蒸着し、続いて、例えば、化学‐機械的研磨
を使用してこの誘電膜の上部からこの金属を除去する。
その結果、この金属はパターン化した溝内にのみに残る
ようになる。しかし、ヒューズ領域のような密度の低い
金属の場合、誘電膜の上部の金属を除去する結果、へこ
みと腐食によって金属のスタック高さが低くなる可能性
がある。この結果、次にヒューザの高さが変動し、これ
によってレーザによるヒューズ切断工程の信頼性が欠如
する。
ターンを形成することができるが、この工程では、一定
のパターンを有する溝を先ず誘電膜内に形成する。その
後、金属を蒸着し、続いて、例えば、化学‐機械的研磨
を使用してこの誘電膜の上部からこの金属を除去する。
その結果、この金属はパターン化した溝内にのみに残る
ようになる。しかし、ヒューズ領域のような密度の低い
金属の場合、誘電膜の上部の金属を除去する結果、へこ
みと腐食によって金属のスタック高さが低くなる可能性
がある。この結果、次にヒューザの高さが変動し、これ
によってレーザによるヒューズ切断工程の信頼性が欠如
する。
【０００６】従って、本発明の目的は、信頼性と反復性
を有するヒューズ・リンクのレーザによる切断を促進す
るため、これらのヒューズ・リンクに対して垂直な側壁
を設けるスキームを提供することである。
を有するヒューズ・リンクのレーザによる切断を促進す
るため、これらのヒューズ・リンクに対して垂直な側壁
を設けるスキームを提供することである。
【０００７】本発明の他の目的は、ヒューズ領域に於い
て金属被膜（金属と誘電膜）の一体性を保持するヒュー
ズ・リンクを組み立てるための食刻工程を提供すること
である。
て金属被膜（金属と誘電膜）の一体性を保持するヒュー
ズ・リンクを組み立てるための食刻工程を提供すること
である。
【０００８】
【課題を解決するための手段】本発明によれば、ヒュー
ズ・リンクに隣接してダミー構造を付加する。このダミ
ー構造はヒューズまたは回路構造のいずれの部分を形成
するものでもないが、製作したヒューズ・リンク構造の
品質を改良するのに役立つものである。本発明の１実施
例では、ヒューズ・リンクは反応性イオン・エッチング
工程によって形成する。ダミー構造がヒューズ・リンク
に近接しているため、ヒューズのアレイを形成するため
に使用するＲＩＥによって垂直な側壁の形成が促進され
る。これによって、今度はレーザ工程によるヒューズの
信頼性のある除去が促進される。他の実施例では、ヒュ
ーズ・リンクの垂直な側壁は食刻工程によって達成さ
れ、この工程では誘電膜内に溝を形成し、これらの溝を
金属によって充填する。これらの溝はヒューズ・リンク
と交互に存在するダミー構造に対応する。充填が終了す
ると、例えば、化学‐機械的工程を使用して誘電膜の上
部から金属を除去する。これらのダミー構造によって、
ヒューズ領域が補強され金属被膜の一体性を保持する。
いずれの実施例に於いても、その結果得られたヒューズ
・リンクの安定した構造（側壁と寸法）によって信頼性
のあるレーザによる切断が促進される。
ズ・リンクに隣接してダミー構造を付加する。このダミ
ー構造はヒューズまたは回路構造のいずれの部分を形成
するものでもないが、製作したヒューズ・リンク構造の
品質を改良するのに役立つものである。本発明の１実施
例では、ヒューズ・リンクは反応性イオン・エッチング
工程によって形成する。ダミー構造がヒューズ・リンク
に近接しているため、ヒューズのアレイを形成するため
に使用するＲＩＥによって垂直な側壁の形成が促進され
る。これによって、今度はレーザ工程によるヒューズの
信頼性のある除去が促進される。他の実施例では、ヒュ
ーズ・リンクの垂直な側壁は食刻工程によって達成さ
れ、この工程では誘電膜内に溝を形成し、これらの溝を
金属によって充填する。これらの溝はヒューズ・リンク
と交互に存在するダミー構造に対応する。充填が終了す
ると、例えば、化学‐機械的工程を使用して誘電膜の上
部から金属を除去する。これらのダミー構造によって、
ヒューズ領域が補強され金属被膜の一体性を保持する。
いずれの実施例に於いても、その結果得られたヒューズ
・リンクの安定した構造（側壁と寸法）によって信頼性
のあるレーザによる切断が促進される。
【０００９】
【発明の実施の形態】上述した目的とその他の目的、見
地及び利点は図面を参照して本発明の好適な実施例の以
下の詳細な説明からよりよく理解することができる。
地及び利点は図面を参照して本発明の好適な実施例の以
下の詳細な説明からよりよく理解することができる。
【００１０】さて図面を参照して、特に図１を参照し
て、この図はヒューズ・バンク３を好ましくは金属被膜
の上部層上に露出するために形成したウインド２を有す
る集積回路１の一部の領域の平面図である。このウイン
ドは集積回路の上に位置する保護絶縁層４内に形成す
る。ヒューズ・バンクを露出することによってレーザに
よる選択したヒューズの切断が容易になる。最も単純な
形状で示したこのヒューズ・バンクは直線金属線５のア
レイによって構成されている。しかし、この形状は単に
図示目的のためのみのものであり、いわゆる「ドッグ・
ボーン」のヒューズの形状を含む他のヒューズの形状を
使用することもできる。
て、この図はヒューズ・バンク３を好ましくは金属被膜
の上部層上に露出するために形成したウインド２を有す
る集積回路１の一部の領域の平面図である。このウイン
ドは集積回路の上に位置する保護絶縁層４内に形成す
る。ヒューズ・バンクを露出することによってレーザに
よる選択したヒューズの切断が容易になる。最も単純な
形状で示したこのヒューズ・バンクは直線金属線５のア
レイによって構成されている。しかし、この形状は単に
図示目的のためのみのものであり、いわゆる「ドッグ・
ボーン」のヒューズの形状を含む他のヒューズの形状を
使用することもできる。
【００１１】図２は、ヒューズ・バンクの一部の断面図
であり、このヒューズ・バンクは左手側にアレイの一端
を有している。ヒューズ・リンクのアレイは誘電膜上に
金属の層を蒸着し、これに反応性イオン・エッチング
（ＲＩＥ）を施すことによって形成する。この金属は一
般的にはアルミ合金であるが、他の金属及び合金を使用
することもできる。図示を簡単にするため３個のヒュー
ズ・リンク１１、１２、と１３のみを示している。これ
らのヒューズ・リンクは、ＲＩＥによって形成した後、
これらのヒューズ・リンクの間の領域を埋めるためにパ
ッシベーション層を付加する前の状態のものとして図示
している。
であり、このヒューズ・バンクは左手側にアレイの一端
を有している。ヒューズ・リンクのアレイは誘電膜上に
金属の層を蒸着し、これに反応性イオン・エッチング
（ＲＩＥ）を施すことによって形成する。この金属は一
般的にはアルミ合金であるが、他の金属及び合金を使用
することもできる。図示を簡単にするため３個のヒュー
ズ・リンク１１、１２、と１３のみを示している。これ
らのヒューズ・リンクは、ＲＩＥによって形成した後、
これらのヒューズ・リンクの間の領域を埋めるためにパ
ッシベーション層を付加する前の状態のものとして図示
している。
【００１２】アレイの一端にあるヒューズ・リンク１１
のようなヒューズ・リンクは、外側（アレイに対して）
の側壁１１１がかなり鋭角の勾配を有し、内側の側壁１
１２がそれほど鋭角ではない勾配を有していることを特
徴としている。中間のヒューズ・リンク１２と１３は、
各々側壁１１２の勾配とほぼ等しい勾配を有している。
この減少は、ＲＩＥ工程のマイクロローディング効果に
よるものである。即ち、狭い間隔を有する形状は垂直な
側壁を有するが、広い間隔を有する形状は勾配の付いた
側壁を示す。更に、この勾配は、側壁１１１と１１２の
勾配の差によって示すように、形状の間の間隔の関数で
ある。問題点は、アルミのような使用している金属は反
射性が高く、従って勾配の付いた側壁は、レーザ・エネ
ルギーの金属に対する吸収よりもむしろこのレーザ・エ
ネルギーの側壁からの反射のためレーザによる切断の信
頼性が結果的に失われる可能性があることである。
のようなヒューズ・リンクは、外側（アレイに対して）
の側壁１１１がかなり鋭角の勾配を有し、内側の側壁１
１２がそれほど鋭角ではない勾配を有していることを特
徴としている。中間のヒューズ・リンク１２と１３は、
各々側壁１１２の勾配とほぼ等しい勾配を有している。
この減少は、ＲＩＥ工程のマイクロローディング効果に
よるものである。即ち、狭い間隔を有する形状は垂直な
側壁を有するが、広い間隔を有する形状は勾配の付いた
側壁を示す。更に、この勾配は、側壁１１１と１１２の
勾配の差によって示すように、形状の間の間隔の関数で
ある。問題点は、アルミのような使用している金属は反
射性が高く、従って勾配の付いた側壁は、レーザ・エネ
ルギーの金属に対する吸収よりもむしろこのレーザ・エ
ネルギーの側壁からの反射のためレーザによる切断の信
頼性が結果的に失われる可能性があることである。
【００１３】本発明の第１実施例によれば、ダミー構造
２４、２５と２６をヒューズ・リンク２１、２２と２３
の間隙に挿入する。これらのダミー構造はヒューズのア
レイまたはその下に存在する回路のいずれの部分を形成
するものでもなく、ＲＩＥ工程に於いてヒューズ・リン
ク２１、２２と２３内に垂直な側壁の形成を促進するた
めに使用される基本的には犠牲となる構造である。この
ことはダミー構造２４の外側の壁部２４１の勾配から知
ることができる。しかし、これらのダミー構造が隣接す
るヒューズ・リンク２１、２２と２３に対して比較的近
接しているため、これらのヒューズ・リンクの側壁は垂
直であることに留意すること。この改良したエッチング
挙動の結果、信頼性と再現性を有するヒューズの切断工
程を示すヒューズ構造が得られる。
２４、２５と２６をヒューズ・リンク２１、２２と２３
の間隙に挿入する。これらのダミー構造はヒューズのア
レイまたはその下に存在する回路のいずれの部分を形成
するものでもなく、ＲＩＥ工程に於いてヒューズ・リン
ク２１、２２と２３内に垂直な側壁の形成を促進するた
めに使用される基本的には犠牲となる構造である。この
ことはダミー構造２４の外側の壁部２４１の勾配から知
ることができる。しかし、これらのダミー構造が隣接す
るヒューズ・リンク２１、２２と２３に対して比較的近
接しているため、これらのヒューズ・リンクの側壁は垂
直であることに留意すること。この改良したエッチング
挙動の結果、信頼性と再現性を有するヒューズの切断工
程を示すヒューズ構造が得られる。
【００１４】本発明の第２実施例によれば、図４に示す
ような食刻工程で酸化物３７の層内にヒューズ・リンク
３１、３２と３３及び中間のダミー構造３４、３５と３
６を形成する。この工程では所望の形状の溝を誘電膜３
７内に形成し、次に推積工程によって金属を充填する。
これに続いて、例えば、化学‐機械的研磨を使用して表
面を平坦化する。この平坦化工程の期間中に発生するへ
こみと腐食のため、金属のスタック高さが大幅に低くな
る可能性がある。これらのダミー構造３４、３５と３６
は金属被膜の補強に役立ち、平坦化工程の期間中この金
属被膜を支持し、これによって微細な腐食を最小限に止
め金属パターンの上部の平坦性を一体的に保持する。
ような食刻工程で酸化物３７の層内にヒューズ・リンク
３１、３２と３３及び中間のダミー構造３４、３５と３
６を形成する。この工程では所望の形状の溝を誘電膜３
７内に形成し、次に推積工程によって金属を充填する。
これに続いて、例えば、化学‐機械的研磨を使用して表
面を平坦化する。この平坦化工程の期間中に発生するへ
こみと腐食のため、金属のスタック高さが大幅に低くな
る可能性がある。これらのダミー構造３４、３５と３６
は金属被膜の補強に役立ち、平坦化工程の期間中この金
属被膜を支持し、これによって微細な腐食を最小限に止
め金属パターンの上部の平坦性を一体的に保持する。
【００１５】いずれの実施例に於いても、目標は同じで
ある。即ち、この目標は、ヒューズ・リンクをレーザに
よって信頼のおける状態で切断するため、ヒューズ・リ
ンクの安定した構造（側壁と寸法）を得ることである。
これらのダミー構造は、製造工程の期間中にヒューズ・
リンクの形状を制御するのに役立つ。本発明を２つの好
適な実施例によって説明したが、本発明は添付の請求項
の精神と範囲内で変形によっても実施することができる
ことを当業者は認識している。
ある。即ち、この目標は、ヒューズ・リンクをレーザに
よって信頼のおける状態で切断するため、ヒューズ・リ
ンクの安定した構造（側壁と寸法）を得ることである。
これらのダミー構造は、製造工程の期間中にヒューズ・
リンクの形状を制御するのに役立つ。本発明を２つの好
適な実施例によって説明したが、本発明は添付の請求項
の精神と範囲内で変形によっても実施することができる
ことを当業者は認識している。
【００１６】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）ヒューズ・リンクのアレイと、前記ヒューズ・リ
ンクの垂直な側壁と一定の高さの形成を促進するように
前記ヒューズ・リンクと近接したダミー構造の間隙アレ
イを有し、これによって前記ヒューズ・リンクをレーザ
によって信頼性と再現性をもって切断することができる
ことを特徴とする集積回路用のヒューズ・バンク。 （２）前記ヒューズ・リンク及びダミー構造は、反応性
イオン・エッチング工程によって形成し、前記ダミー構
造が前記ヒューズ・リンクに近接することによって、前
記反応性イオン・エッチング工程に於いて垂直な側壁の
形成が促進されることを特徴とする上記（１）に記載の
ヒューズ・バンク。 （３）前記ヒューズ・リンク及びダミー構造は溝部を誘
電膜内に形成し次に金属ノ推積ニヨリ前記溝部を充填す
る食刻工程によって形成し、前記溝部は垂直な側壁を前
記ヒューズ・リンクに画定し、前記ダミー構造は化学‐
機械的平坦化工程の期間中金属と誘電膜を有する金属被
膜の補強に役立つことを特徴とする上記（１）に記載の
ヒューズ・バンク。 （４）前記ヒューズ・リンクは多層集積回路構造の上部
層上に形成することを特徴とする上記（１）に記載のヒ
ューズ・バンク。 （５）前記多層集積回路には上部に位置する絶縁層を設
け、前記ヒューズ・バンクは前記上部に位置する絶縁層
のウインド内に露出していることを特徴とする上記
（４）に記載のヒューズ・バンク。 （６）ヒューズ・リンクをレーザによって信頼性と再現
性をもって切断することができるように垂直な側壁を有
するヒューズ・リンクのアレイを有する集積回路用のヒ
ューズ・バンクを形成する方法に於いて、前記集積回路
に形成される前記ヒューズ・リンクのアレイを画定する
ステップと、前記ヒューズ・リンクと近接してダミー構
造の間隙アレイを画定するステップと、前記の集積回路
内に前記ヒューズ・リンクのアレイと前記ダミー構造の
間隙アレイを形成するステップと、を有することを特徴
とする方法。 （７）前記ヒューズ・リンクのアレイ及び前記ダミー構
造の間隙アレイを形成するステップは、反応性イオン・
エッチング工程によって実行され、前記ダミー構造が前
記ヒューズ・リンクに近接することによって、前記反応
性イオン・エッチング工程に於いて前記ヒューズ・リン
クに対する垂直な側壁の形成を促進することを特徴とす
る上記（６）に記載の方法。 （８）前記ヒューズ・リンクのアレイ及び前記ダミー構
造の間隙アレイを形成するステップは、溝部を酸化層内
に形成し次に金属の推積により前記溝部を充填する食刻
工程によって実行し、前記溝部は垂直な側壁を前記ヒュ
ーズ・リンクに画定し、前記ダミー構造は化学‐機械的
平坦化工程の期間中金属被膜の補強に役立つことを特徴
とする上記（６）に記載の方法。
の事項を開示する。 （１）ヒューズ・リンクのアレイと、前記ヒューズ・リ
ンクの垂直な側壁と一定の高さの形成を促進するように
前記ヒューズ・リンクと近接したダミー構造の間隙アレ
イを有し、これによって前記ヒューズ・リンクをレーザ
によって信頼性と再現性をもって切断することができる
ことを特徴とする集積回路用のヒューズ・バンク。 （２）前記ヒューズ・リンク及びダミー構造は、反応性
イオン・エッチング工程によって形成し、前記ダミー構
造が前記ヒューズ・リンクに近接することによって、前
記反応性イオン・エッチング工程に於いて垂直な側壁の
形成が促進されることを特徴とする上記（１）に記載の
ヒューズ・バンク。 （３）前記ヒューズ・リンク及びダミー構造は溝部を誘
電膜内に形成し次に金属ノ推積ニヨリ前記溝部を充填す
る食刻工程によって形成し、前記溝部は垂直な側壁を前
記ヒューズ・リンクに画定し、前記ダミー構造は化学‐
機械的平坦化工程の期間中金属と誘電膜を有する金属被
膜の補強に役立つことを特徴とする上記（１）に記載の
ヒューズ・バンク。 （４）前記ヒューズ・リンクは多層集積回路構造の上部
層上に形成することを特徴とする上記（１）に記載のヒ
ューズ・バンク。 （５）前記多層集積回路には上部に位置する絶縁層を設
け、前記ヒューズ・バンクは前記上部に位置する絶縁層
のウインド内に露出していることを特徴とする上記
（４）に記載のヒューズ・バンク。 （６）ヒューズ・リンクをレーザによって信頼性と再現
性をもって切断することができるように垂直な側壁を有
するヒューズ・リンクのアレイを有する集積回路用のヒ
ューズ・バンクを形成する方法に於いて、前記集積回路
に形成される前記ヒューズ・リンクのアレイを画定する
ステップと、前記ヒューズ・リンクと近接してダミー構
造の間隙アレイを画定するステップと、前記の集積回路
内に前記ヒューズ・リンクのアレイと前記ダミー構造の
間隙アレイを形成するステップと、を有することを特徴
とする方法。 （７）前記ヒューズ・リンクのアレイ及び前記ダミー構
造の間隙アレイを形成するステップは、反応性イオン・
エッチング工程によって実行され、前記ダミー構造が前
記ヒューズ・リンクに近接することによって、前記反応
性イオン・エッチング工程に於いて前記ヒューズ・リン
クに対する垂直な側壁の形成を促進することを特徴とす
る上記（６）に記載の方法。 （８）前記ヒューズ・リンクのアレイ及び前記ダミー構
造の間隙アレイを形成するステップは、溝部を酸化層内
に形成し次に金属の推積により前記溝部を充填する食刻
工程によって実行し、前記溝部は垂直な側壁を前記ヒュ
ーズ・リンクに画定し、前記ダミー構造は化学‐機械的
平坦化工程の期間中金属被膜の補強に役立つことを特徴
とする上記（６）に記載の方法。
【図１】集積回路上のウインド内のヒューズ・バンクを
示す平面図である。
示す平面図である。
【図２】ＲＩＥによって製作した側壁傾斜効果を示すヒ
ューズ・バンクの一部の断面図である。
ューズ・バンクの一部の断面図である。
【図３】本発明の第１実施例によって垂直なヒューズの
側壁を得るようにエッチング挙動を改善するために付加
したダミー構造を有するヒューズ・バンクの一部の断面
図である。
側壁を得るようにエッチング挙動を改善するために付加
したダミー構造を有するヒューズ・バンクの一部の断面
図である。
【図４】本発明の第２実施例による化学‐機械的研磨を
採用した食刻工程を使用して形成したダミー構造を有す
る他のヒューズ・バンクの一部の断面図である。
採用した食刻工程を使用して形成したダミー構造を有す
る他のヒューズ・バンクの一部の断面図である。
１ 集積回路
２ ウインド
３ ヒューズ・バンク
４ 保護絶縁層
５ 金属線
１１、１２、１３ ヒューズ・リンク
２１、２２、２３ ヒューズ・リンク
２４、２５、２６ ダミー構造
３１、３２、３３ ヒューズ・リンク
３４、３５、３６ ダミー構造
３７ 誘電膜
１１１、１１２ 側壁
２４１ 外側の壁部
─────────────────────────────────────────────────────
フロントページの続き
(73)特許権者 591209109
シーメンス アクチェンゲゼルシャフト
ＳＩＥＭＥＮＳ ＡＫＴＩＥＮＧＥＳＥ
ＬＬＳＣＨＡＦＴ
ドイツ連邦共和国 Ｄ−80333 ミュン
ヘン ヴィッテルスバッハ−プラッツ
２
(72)発明者 アレキサンダー・ミトワルスキー
アメリカ合衆国ニューヨーク州 ポウキ
プシイ プレセント・レーン 13
(72)発明者 ジェイムス・ガーデナー・ライアン
アメリカ合衆国コネチカット州 ニュー
タウン ボッグスヒルロード 100
(56)参考文献 特開 平５−29467（ＪＰ，Ａ)
特開 昭62−57222（ＪＰ，Ａ)
特開 平４−64217（ＪＰ，Ａ)
特開 平６−216128（ＪＰ，Ａ)
特開 平６−85080（ＪＰ，Ａ)
特開 平７−74175（ＪＰ，Ａ)
特開 昭58−115835（ＪＰ，Ａ)
特開 平７−307387（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/822
B23K 26/00
H01L 21/82
H01L 27/04
H01L 21/3205
H01L 21/321
H01L 21/3213
H01L 21/768
H01L 27/118
Claims (6)
- 【請求項１】ヒューズ・リンクのアレイと、 前記ヒューズ・リンクの垂直な側壁の形成を促進するよ
うに前記ヒューズ・リンクと近接したダミー構造の間隙
アレイを有し、これによって前記ヒューズ・リンクをレ
ーザによって信頼性と再現性をもって切断することがで
きることを特徴とする集積回路用のヒューズ・バンクで
あって、前記ヒューズ・リンク及びダミー構造は、反応
性イオン・エッチング工程によって形成され、前記ダミ
ー構造が前記ヒューズ・リンクに近接することによっ
て、前記反応性イオン・エッチング工程に於いて垂直な
側壁の形成が促進されることを特徴とする前記ヒューズ
・バンク。 - 【請求項２】ヒューズ・リンクのアレイと、 前記ヒューズ・リンクの垂直な側壁の形成を促進するよ
うに前記ヒューズ・リンクと近接したダミー構造の間隙
アレイを有し、これによって前記ヒューズ・リンクをレ
ーザによって信頼性と再現性をもって切断することがで
きることを特徴とする集積回路用のヒューズ・バンクで
あって、 前記ヒューズ・リンク及びダミー構造は溝部を
誘電膜内に形成し次に金属の推積により前記溝部を充填
する食刻工程によって形成され、前記溝部は垂直な側壁
を前記ヒューズ・リンクに画定し、前記ダミー構造は化
学‐機械的平坦化工程の期間中金属と誘電膜を有する金
属被膜の補強に役立つことを特徴とするヒューズ・バン
ク。 - 【請求項３】前記ヒューズ・リンクは多層集積回路構造
の上部層上に形成することを特徴とする請求項１記載の
ヒューズ・バンク。 - 【請求項４】前記多層集積回路には上部に位置する絶縁
層を設け、前記ヒューズ・バンクは前記上部に位置する
絶縁層のウインド内に露出していることを特徴とする請
求項３記載のヒューズ・バンク。 - 【請求項５】ヒューズ・リンクをレーザによって信頼性
と再現性をもって切断することができるように垂直な側
壁を有するヒューズ・リンクのアレイを有する集積回路
用のヒューズ・バンクを形成する方法に於いて、 前記集積回路に形成される前記ヒューズ・リンクのアレ
イを画定するステップと、 前記ヒューズ・リンクと近接してダミー構造の間隙アレ
イを画定するステップと、 前記の集積回路内に前記ヒューズ・リンクのアレイと前
記ダミー構造の間隙アレイを形成するステップと、 を有することを特徴とする方法であって、 前記ヒューズ・リンクのアレイ及び前記ダミー構造の間
隙アレイを形成するステップは、反応性イオン・エッチ
ング工程によって実行され、前記ダミー構造が前記ヒュ
ーズ・リンクに近接することによって、前記反応性イオ
ン・エッチング工程に於いて前記ヒューズ・リンクに対
する垂直な側壁の形成を促進することを特徴とする前記
方法。 - 【請求項６】ヒューズ・リンクをレーザによって信頼性
と再現性をもって切断することができるように垂直な側
壁を有するヒューズ・リンクのアレイを有する集積回路
用のヒューズ・バンクを形成する方法に於いて、 前記集積回路に形成される前記ヒューズ・リンクのアレ
イを画定するステップと、 前記ヒューズ・リンクと近接してダミー構造の間隙アレ
イを画定するステップと、 前記の集積回路内に前記ヒューズ・リンクのアレイと前
記ダミー構造の間隙アレイを形成するステップと、 を有することを特徴とする方法であって、 前記ヒューズ・リンクのアレイ及び前記ダミー構造の間
隙アレイを形成するステップは、溝部を酸化層内に形成
し次に金属の推積により前記溝部を充填する食刻工程に
よって実行し、前記溝部は垂直な側壁を前記ヒューズ・
リンクに画定し、前記ダミー構造は化学‐機械的平坦化
工程の期間中金属被膜の補強に役立つことを特徴とする
前記方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US455811 | 1995-05-31 | ||
| US08/455,811 US5589706A (en) | 1995-05-31 | 1995-05-31 | Fuse link structures through the addition of dummy structures |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0917960A JPH0917960A (ja) | 1997-01-17 |
| JP3434407B2 true JP3434407B2 (ja) | 2003-08-11 |
Family
ID=23810372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11472396A Expired - Fee Related JP3434407B2 (ja) | 1995-05-31 | 1996-05-09 | ダミー構造を追加した集積回路用ヒューズ・バンク及び形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5589706A (ja) |
| EP (1) | EP0746025A3 (ja) |
| JP (1) | JP3434407B2 (ja) |
| KR (1) | KR100430667B1 (ja) |
| TW (1) | TW317028B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6057221A (en) * | 1997-04-03 | 2000-05-02 | Massachusetts Institute Of Technology | Laser-induced cutting of metal interconnect |
| FR2778791B1 (fr) * | 1998-05-14 | 2002-10-25 | Sgs Thomson Microelectronics | Fusible de circuit integre a point de claquage localise |
| JP4390297B2 (ja) * | 1998-06-19 | 2009-12-24 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6326296B1 (en) | 1998-07-01 | 2001-12-04 | Taiwan Semiconductor Manufacturing Company | Method of forming dual damascene structure with improved contact/via edge integrity |
| US6277674B1 (en) | 1998-10-02 | 2001-08-21 | Micron Technology, Inc. | Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same |
| JP3466929B2 (ja) | 1998-10-05 | 2003-11-17 | 株式会社東芝 | 半導体装置 |
| US6262435B1 (en) * | 1998-12-01 | 2001-07-17 | Marina V. Plat | Etch bias distribution across semiconductor wafer |
| US6486526B1 (en) | 1999-01-04 | 2002-11-26 | International Business Machines Corporation | Crack stop between neighboring fuses for protection from fuse blow damage |
| JP2000208635A (ja) | 1999-01-19 | 2000-07-28 | Mitsubishi Electric Corp | 半導体装置 |
| US6211050B1 (en) | 1999-03-03 | 2001-04-03 | Chartered Semiconductor Manufacturing Ltd. | Fill pattern in kerf areas to prevent localized non-uniformities of insulating layers at die corners on semiconductor substrates |
| US6295721B1 (en) | 1999-12-28 | 2001-10-02 | Taiwan Semiconductor Manufacturing Company | Metal fuse in copper dual damascene |
| US6436585B1 (en) * | 2000-02-25 | 2002-08-20 | International Business Machines Corporation | Method of using optical proximity effects to create electrically blown fuses with sub-critical dimension neck downs |
| US6355968B1 (en) * | 2000-08-10 | 2002-03-12 | Infineon Technologies Ag | Wiring through terminal via fuse |
| JP3806016B2 (ja) * | 2000-11-30 | 2006-08-09 | 富士通株式会社 | 半導体集積回路 |
| WO2003025982A1 (en) * | 2001-09-17 | 2003-03-27 | Advion Biosciences, Inc. | Uniform patterning for deep reactive ion etching |
| KR100500458B1 (ko) * | 2003-10-07 | 2005-07-18 | 삼성전자주식회사 | 반도체 장치의 퓨즈박스 및 그 제조방법 |
| US8749020B2 (en) * | 2007-03-09 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal e-fuse structure design |
| US8847350B2 (en) * | 2012-08-30 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-via fuse |
| US9337143B2 (en) | 2014-01-27 | 2016-05-10 | Globalfoundries Inc. | E-fuse structure with methods of fusing the same and monitoring material leakage |
| US20240203873A1 (en) * | 2022-12-14 | 2024-06-20 | Globalfoundries Singapore Pte. Ltd. | Antifuse devices and methods of making thereof |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3959047A (en) * | 1974-09-30 | 1976-05-25 | International Business Machines Corporation | Method for constructing a rom for redundancy and other applications |
| JPS6289331A (ja) * | 1985-10-16 | 1987-04-23 | Toshiba Corp | 微細パタ−ンの加工方法 |
| JPS62194628A (ja) * | 1986-02-20 | 1987-08-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5017510A (en) * | 1987-06-01 | 1991-05-21 | Texas Instruments Incorporated | Method of making a scalable fuse link element |
| US4853758A (en) * | 1987-08-12 | 1989-08-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Laser-blown links |
| JPH0318024A (ja) * | 1989-06-14 | 1991-01-25 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| US5015604A (en) * | 1989-08-18 | 1991-05-14 | North American Philips Corp., Signetics Division | Fabrication method using oxidation to control size of fusible link |
| JPH0464217A (ja) * | 1990-07-04 | 1992-02-28 | Rohm Co Ltd | 半導体装置 |
| JPH0484414A (ja) * | 1990-07-27 | 1992-03-17 | Sony Corp | ドライエッチング方法 |
| US5317185A (en) * | 1990-11-06 | 1994-05-31 | Motorola, Inc. | Semiconductor device having structures to reduce stress notching effects in conductive lines and method for making the same |
| JP3027864B2 (ja) * | 1991-04-02 | 2000-04-04 | 富士電機株式会社 | 半導体装置の製造方法 |
| US5235205A (en) * | 1991-04-23 | 1993-08-10 | Harris Corporation | Laser trimmed integrated circuit |
| JPH0529467A (ja) * | 1991-07-24 | 1993-02-05 | Nec Corp | 冗長回路用ヒユーズ |
| JPH05190502A (ja) * | 1992-01-16 | 1993-07-30 | Oki Electric Ind Co Ltd | 反応性イオンエッチング法 |
| US5278105A (en) * | 1992-08-19 | 1994-01-11 | Intel Corporation | Semiconductor device with dummy features in active layers |
| US5264387A (en) * | 1992-10-27 | 1993-11-23 | International Business Machines Corporation | Method of forming uniformly thin, isolated silicon mesas on an insulating substrate |
| US5420455A (en) * | 1994-03-31 | 1995-05-30 | International Business Machines Corp. | Array fuse damage protection devices and fabrication method |
| JP3256626B2 (ja) * | 1994-05-15 | 2002-02-12 | 株式会社東芝 | 半導体装置 |
-
1995
- 1995-05-31 US US08/455,811 patent/US5589706A/en not_active Expired - Fee Related
-
1996
- 1996-05-09 JP JP11472396A patent/JP3434407B2/ja not_active Expired - Fee Related
- 1996-05-22 EP EP96108177A patent/EP0746025A3/en not_active Withdrawn
- 1996-05-30 KR KR1019960018660A patent/KR100430667B1/ko not_active IP Right Cessation
- 1996-05-31 TW TW085106500A patent/TW317028B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW317028B (ja) | 1997-10-01 |
| US5589706A (en) | 1996-12-31 |
| KR960043128A (ko) | 1996-12-23 |
| EP0746025A2 (en) | 1996-12-04 |
| EP0746025A3 (en) | 1998-06-03 |
| KR100430667B1 (ko) | 2004-07-30 |
| JPH0917960A (ja) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3434407B2 (ja) | ダミー構造を追加した集積回路用ヒューズ・バンク及び形成方法 | |
| US5539255A (en) | Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal | |
| US6864124B2 (en) | Method of forming a fuse | |
| US6124194A (en) | Method of fabrication of anti-fuse integrated with dual damascene process | |
| US5985765A (en) | Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings | |
| US5844295A (en) | Semiconductor device having a fuse and an improved moisture resistance | |
| US7666734B2 (en) | Semiconductor device having a fuse | |
| US4968643A (en) | Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device | |
| JPH07307387A (ja) | 半導体装置 | |
| US6667534B1 (en) | Copper fuse structure and method for manufacturing the same | |
| JPH0770600B2 (ja) | 集積回路を変更する方法 | |
| US5936297A (en) | Programmable semiconductor element having an antifuse structure | |
| US6160302A (en) | Laser fusible link | |
| EP0853341A2 (en) | Semiconductor device and method of manufacturing the same | |
| US6004834A (en) | Method of manufacturing semiconductor device having a fuse | |
| US9627314B2 (en) | Fuse structure and method of blowing the same | |
| US6827868B2 (en) | Thinning of fuse passivation after C4 formation | |
| CN100423246C (zh) | 包含金属层顶部钨或钨化合物之连结垫 | |
| US7863177B2 (en) | Fuse in a semiconductor device and method for fabricating the same | |
| US6277761B1 (en) | Method for fabricating stacked vias | |
| US7804153B2 (en) | Semiconductor device preventing bridge between fuse pattern and guard ring | |
| JP4092602B2 (ja) | 半導体装置の製造方法 | |
| JPH09172087A (ja) | 半導体装置 | |
| US6734047B1 (en) | Thinning of fuse passivation after C4 formation | |
| US20030209777A1 (en) | Low stress integrated circuit fusible link |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |