JP3429259B2 - 真空紫外光を用いたcvd半導体製造装置 - Google Patents
真空紫外光を用いたcvd半導体製造装置Info
- Publication number
- JP3429259B2 JP3429259B2 JP2000260356A JP2000260356A JP3429259B2 JP 3429259 B2 JP3429259 B2 JP 3429259B2 JP 2000260356 A JP2000260356 A JP 2000260356A JP 2000260356 A JP2000260356 A JP 2000260356A JP 3429259 B2 JP3429259 B2 JP 3429259B2
- Authority
- JP
- Japan
- Prior art keywords
- ultraviolet light
- vacuum ultraviolet
- bias
- substrate
- vacuum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光CVD半導体製
造装置、特に真空紫外光を用いた半導体製造装置におけ
る、成膜の生成レート及び膜質向上に関するものであ
る。 【0002】 【従来の技術】従来、このような分野の技術としては、
例えば、特開平07−300678号公報「光励起CV
D装置及びCVD方法」に開示されるものがあった。 【0003】かかる従来の真空紫外光を用いた半導体製
造装置は、真空紫外光発生装置にエキシマランプ(Xe
2 放電管等)を用い、反応室は真空で、反応室とエキシ
マランプの間に真空の維持と紫外光の透過を兼ねた真空
紫外光透過ガラスがあり、成膜する基板に、電気的なバ
イアスは印加されずに成膜するようにしていた。 【0004】 【発明が解決しようとする課題】しかしながら、上記し
た従来の光励起CVD半導体製造装置では、成膜の生成
レートが遅く、しかも膜質が悪いので、半導体装置の量
産性及び品質に問題があった。 【0005】本発明は、上記問題点を除去し、成膜の生
成レートを速く、しかも膜質を向上させることにより、
半導体装置の量産性及び品質の向上を図り得る真空紫外
光を用いたCVD半導体製造装置を提供することを目的
とする。 【0006】 【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔1〕真空紫外光を用いたCVD半導体製造装置におい
て、基板を載置するサセプタと、前記基板に真空紫外光
を照射する真空紫外光発生装置と、この真空紫外光発生
装置の真空紫外光透過ガラスを保持するとともに、真空
の反応室としてのチャンバーと、前記基板に負バイアス
を印加させるDCバイアス電源と、このDCバイアス電
源に直列に接続される変調電源を設けることを特徴とす
る真空紫外光を用いたCVD半導体製造装置。 【0007】 【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。 【0008】図1は本発明の第1実施例を示す真空紫外
光を用いたCVD半導体製造装置の模式図である。 【0009】この図において、1はサセプタ、2はその
サセプタ1上に載置される基板(例:シリコンウエ
ハ)、3は真空の反応室としてのメインチャンバー、4
は真空紫外光発生装置、5は反応室3とエキシマランプ
の間に真空の維持と紫外光の透過を兼ねた真空紫外光透
過ガラス(例:合成石英ガラス)、6は材料ガス(原料
ガス・添加ガス)を導入する導入口、7は排気口、8は
その排気口7に設けられる真空圧力調整機、9はDCバ
イアス電源、10はアースであり、メインチャンバー3
にはDCバイアス電源9のプラス側が接続されるととも
に接地される。一方、DCバイアス電源9のマイナス側
にサセプタ1及び半導体基板を接続するようにしてい
る。11は真空紫外光である。 【0010】以下、各部を詳細に説明する。 【0011】メインチャンバー(例:SUS材)3は、
真空圧力調整機8を介して、真空排気ポンプ(図示な
し)に接続され、反応圧力を10mTorr〜10To
rrの範囲で変えられるようになっている。 【0012】メインチャンバー3の中には、基板2
(例:シリコンウエハ4〜12インチ)を載せる導電性
のサセプタ1(例:SiC材)があり、温度(例:−2
0〜200℃)、ガラス面からの距離(例:1〜50m
m)、回転数(例:0〜20rpm)のパラメータを自
由に制御できるようになっている。サセプタ1の上に、
絶縁膜(例:合成石英材、膜厚1〜1000μm)を載
せるようにしても良い。この場合、基板2の回りに真空
紫外光11が直接当たるので、光分解しない材質を使用
するか、もしくは光分解する材質(例:ポリイミド材)
を使用する場合、基板2に直接触れる個所にとどめた方
が良い。 【0013】メインチャンバー3の上には、成膜の原料
を光分解するエネルギー源として、真空紫外光発生装置
4〔例:Xe2 エキシマランプ(10〜50mW/cm
2 )、可能な限り出力が大きい方が望ましい〕があり、
その間に、大気と真空を分離する真空紫外光透過ガラス
5(例:合成石英ガラス、厚み10〜30mm)があ
る。 【0014】材料ガス{〔原料ガス(例:TEOS〔テ
トラエトキシオルソシリケイト:Si(OC
2 H5 )4 〕及び添加ガス(例:O2 )}は、マスフロ
ー(図示なし)等で流量(例:1〜500sccm)を
制御可能である。DCバイアス電源9のマイナス側は、
基板2及びサセプタ1に、プラス側はメインチャンバー
3等に接続され、10〜1500Vの電圧を印加できる
ようになっている。 【0015】サセプタ1と真空紫外光透過ガラス5の間
に金属網(例:アルミ材、スリット1〜10mm)(図
示なし)等を設け、これにプラス側を接続しても良い。
この金属網の表面に、絶縁膜(例:シリカ材、膜厚1〜
1000μm)をコーティングしても良い。電位を与え
るのみであるので、出力電力は、50Wもあれば十分で
ある。バイアスは、メインチャンバー壁の電流導入端子
から供給されるので、端子間のグロー放電に注意する必
要がある。絶縁被膜が無い場合、端子間は少なくとも2
0mm以上離す必要がある。 【0016】この第1実施例によれば、メインチャンバ
ー3のサセプタ1は、基板2の温度・ガラス面からの距
離・回転数のパラメータを自由自在に制御できるように
したので、膜厚の均一性の向上を容易に行うことができ
る。 【0017】真空紫外光発生装置4のエキシマランプ
は、短波長で高光子エネルギーを高効率で発光するの
で、成膜の原料を容易に光分解し、照度に対して高効率
な成膜を可能にしている。 【0018】さらに、基板2及びサセプタ1にマイナス
バイアスを印加すると、光分解で発生したプラスイオン
の成膜の原料が静電引力によって基板2及びサセプタ1
に引き寄せられ、基板2表面に成膜される。同時に、中
性ラジカルの成膜の原料も成膜されるため、実験値で2
倍の生成レートが得られる。 【0019】なお、TEOS圧力に対するプラスバイア
ス(正バイアス)は、無バイアス(ゼロバイアス)と同
じであり、マイナスバイアス(負バイアス)にした場合
のみ、生成レートが向上する。この効果は、低圧ほど顕
著である。本実施例では、TEOSを原料ガスとし、基
板2上にシリカ膜及びシリカを含んだポリマー膜を成膜
している。 【0020】図2は本発明の第2実施例を示す真空紫外
光を用いたCVD半導体製造装置の模式図である。な
お、第1実施例の部分と同じ部分には同じ符号を付して
いる。 【0021】この実施例では、第1実施例のDCバイア
ス電源9のプラス側に変調電源21(例:0.1Hz〜
20MHz、10〜3000V)を付加するようにす
る。この図では、DCバイアス電源9のプラス側に変調
電源21を付加しているが、DCバイアス電源9のマイ
ナス側に変調電源を付加するようにしてもよい。 【0022】まず、メインチャンバー(例:SUS材)
3は真空圧力調整機8を介して、真空排気ポンプ(図示
なし)に接続され、反応圧力を10mTorr〜10T
orrの範囲で変えられるようになっている。 【0023】メインチャンバー3の中には、基板(例:
シリコンウエハ、4〜12インチ)2を載せる導電性の
サセプタ(例:SiC材)1があり、温度(例:−20
〜200℃)、ガラス面からの距離(例:1〜50m
m)、回転数(例:0〜20rpm)のパラメータを自
由に制御できるようになっている。サセプタ1の上に、
絶縁膜(図示なし)(例:合成石英材、膜厚1〜100
0μm)を載せても良い。この場合、基板2の回りに真
空紫外光11が直接当たるので、光分解しない材質か、
光分解する材質(例:ポリイミド材)の場合、基板2に
直接触れる個所に止めた方が良い。 【0024】更に、メインチャンバー3の上には成膜の
原料ガスを光分解するエネルギー源として真空紫外光発
生装置(例:Xe2 エキシマランプ10〜50mW/c
m2、可能な限り出力が大きい方が望ましい)4があ
り、その間に、大気と真空を分離する真空紫外光透過ガ
ラス(例:合成石英ガラス、厚み10〜30mm)5が
ある。成膜原料ガス(例:TEOS)及び添加ガス
(例:O2 )は、マスフロー(図示なし)等で流量
(例:1〜500sccm)を制御可能である。 【0025】DCバイアス電源9のマイナス側は、基板
2及びサセプタ1に、プラス側は、メインチャンバー3
等に接続され、10〜1500Vの電圧を印加できるよ
うになっている。サセプタ1と真空紫外光透過ガラス5
の間に金属網(例:アルミ材、スリット1〜10mm)
等を設け、これにプラス側を接続しても良い。この金属
網の表面に、絶縁膜(例:シリカ材、膜厚1〜10m
m)をコーティングしても良い。DCバイアス電源9の
出力は、電位を与えるのみであるので、50Wも有れば
十分である。 【0026】DCバイアス電源9のプラス側かマイナス
側に、プラスイオン及び電子を揺さぶるための変調電源
21を付加する。変調電源21は10〜3000Vの電
圧が印加でき、0.1Hz〜20MHzのサイン波・矩
形波・パルス波を出力できる。勿論、デューテイ比を変
えることもできる。変調電源21は、動的電位を与える
ので出力電力は200W程度が必要である。この場合、
バイアスは、メインチャンバー壁の電流導入端子から供
給されるので、端子間のグロー放電に注意する必要があ
が、絶縁被膜がない場合、端子間は少なくとも20mm
以上離す必要がある。 【0027】この第2実施例によれば、メインチャンバ
ー3のサセプタ1は、基板2の温度・ガラス面からの距
離・回転数のパラメータを自由自在に制御できるように
したので、膜厚の均一性の向上を容易にすることができ
る。 【0028】真空紫外光発生装置4のエキシマランプ
は、短波長で高光子エネルギーを高効率で発生するの
で、成膜の原料を容易に光分解し、照度に対して高効率
な成膜を可能にしている。 【0029】さらに、基板2及びサセプタ1にマイナス
バイアスと、DCバイアスに変調のためのバイアスを印
加すると、光分解で発生した成膜原料ガスのプラスイオ
ン及び電子が、変化する電位(電界)によって揺さぶら
れる。特に、電子は極めて軽いので、瞬時に電位に応じ
て、揺さぶられ、まだイオン化していない原料を電子衝
撃で分解し、プラスイオン及び電子、中性ラジカルの発
生に寄与する。発生した電子は、また原料の分解に使わ
れ、加速的に原料の分解が進む。 【0030】同様に、プラスイオンも揺さぶられ、イオ
ン衝撃によって原料が加速的に分解される。分解が進ん
だ後、変調を止めると、基板にDCのマイナスバイアス
が印加されているので、成膜の原料であるプラスイオン
が静電引力により基板に吸着され、成膜レートの向上に
大きく寄与する。原料も小さい分子量に分解されるの
で、成膜の膜質の向上にも寄与する。本実施例ではTE
OSを原料ガスとし、基板上にシリカ膜及びシリカを含
んだポリマー膜を成膜するようにしている。 【0031】図3は本発明の効果を示すTEOS圧力に
対するウエハバイアス効果を示す図である。この図にお
いて、横軸はTEOS分圧〔mTorr〕、縦軸は生成
レート〔Å/min〕を示しており、◆はゼロバイアス
レート、▲は正バイアスレート、■は本発明にかかる負
バイアスレートを表している。 【0032】この図から明らかなように本発明にかかる
負バイアスレートの場合、生成レートが顕著に速くなっ
ていることがわかる。 【0033】本発明は、更に以下の利用形態を有するこ
とができる。 【0034】上記実施例では、半導体装置の製造に用い
る真空紫外光を用いた光CVD半導体製造装置について
説明しているが、原料としてTEOSを用いた場合、金
属等の防錆膜・反射防止膜・導電性を持たせたプラスチ
ック(プラスチックそのものが導電性を有する場合とプ
ラスチック表面に導電処理を施したもの)・導電性のな
い、通常のプラスチック(例:エポキシ・ポリカボネー
ト等)等にもシリカ及びシリカを含んだポリマーの成膜
が可能である。 【0035】また、上記実施例では、原料としてTEO
Sを挙げているが、ガス化する有機系金属であれば金属
の成膜にも応用できる。原料と添加ガスによっては、シ
リコン窒化膜の成膜も可能である。 【0036】更に、DCバイアス電源を使わずに、変調
電源(プログラマブル電源等)のみでバイアスを印加さ
せるようにしても良い。 【0037】本実施例では、DCバイアス電源のマイナ
ス側にサセプタ及び半導体基板を接続しているが、サセ
プタのみに接続した場合は、DCバイアス電源のマイナ
スバイアスを定期的にオンオフ(オフ時間はオン時間の
1/10程度)を繰り返して、無バイアス(アース接続
状態)にすると良い。 【0038】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。 【0039】 【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 【0040】〔A〕メインチャンバーのサセプタは、基
板の温度・ガラス面からの距離・回転数のパラメータを
自由自在に制御できるようにしたので、膜厚の均一性の
向上を図ることができる。 【0041】〔B〕真空紫外光発生装置のエキシマラン
プは、短波長で高光子エネルギーを高効率で発光するの
で、成膜の原料を容易に光分解し、照度に対して高効率
な成膜を可能にしている。 【0042】〔C〕基板及びサセプタにマイナスバイア
スを印加すると、光分解で発生したプラスイオンの成膜
の原料が静電引力によって基板及びサセプタに引き寄せ
られ、基板表面に成膜される。同時に、中性ラジカルの
成膜の原料も成膜されるため、実験値で2倍の生成レー
トを得ることができる。 【0043】〔D〕基板及びサセプタにマイナスバイア
スと、DCバイアスに変調のためのバイアスを印加する
と、光分解で発生した成膜原料ガスのプラスイオン及び
電子が、変化する電位(電界)によって揺さぶられる。
特に、電子は極めて軽いので、瞬時に電位に応じて揺さ
ぶられ、まだイオン化していない原料を電子衝撃で分解
し、プラスイオン及び電子、中性ラジカルの発生に寄与
する。発生した電子は、また原料の分解に使われ、加速
的に原料の分解が進む。同様に、プラスイオンも揺さぶ
られ、イオン衝撃によって原料が加速的に分解される。
分解が進んだ後、変調を止めると、基板にDCのマイナ
スバイアスが印加されているので、成膜の原料であるプ
ラスイオンが静電引力により基板に吸着され、成膜レー
トの向上に大きく寄与する。原料も、小さい分子量に分
解されるので、成膜の膜質の向上にも寄与する。
造装置、特に真空紫外光を用いた半導体製造装置におけ
る、成膜の生成レート及び膜質向上に関するものであ
る。 【0002】 【従来の技術】従来、このような分野の技術としては、
例えば、特開平07−300678号公報「光励起CV
D装置及びCVD方法」に開示されるものがあった。 【0003】かかる従来の真空紫外光を用いた半導体製
造装置は、真空紫外光発生装置にエキシマランプ(Xe
2 放電管等)を用い、反応室は真空で、反応室とエキシ
マランプの間に真空の維持と紫外光の透過を兼ねた真空
紫外光透過ガラスがあり、成膜する基板に、電気的なバ
イアスは印加されずに成膜するようにしていた。 【0004】 【発明が解決しようとする課題】しかしながら、上記し
た従来の光励起CVD半導体製造装置では、成膜の生成
レートが遅く、しかも膜質が悪いので、半導体装置の量
産性及び品質に問題があった。 【0005】本発明は、上記問題点を除去し、成膜の生
成レートを速く、しかも膜質を向上させることにより、
半導体装置の量産性及び品質の向上を図り得る真空紫外
光を用いたCVD半導体製造装置を提供することを目的
とする。 【0006】 【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔1〕真空紫外光を用いたCVD半導体製造装置におい
て、基板を載置するサセプタと、前記基板に真空紫外光
を照射する真空紫外光発生装置と、この真空紫外光発生
装置の真空紫外光透過ガラスを保持するとともに、真空
の反応室としてのチャンバーと、前記基板に負バイアス
を印加させるDCバイアス電源と、このDCバイアス電
源に直列に接続される変調電源を設けることを特徴とす
る真空紫外光を用いたCVD半導体製造装置。 【0007】 【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。 【0008】図1は本発明の第1実施例を示す真空紫外
光を用いたCVD半導体製造装置の模式図である。 【0009】この図において、1はサセプタ、2はその
サセプタ1上に載置される基板(例:シリコンウエ
ハ)、3は真空の反応室としてのメインチャンバー、4
は真空紫外光発生装置、5は反応室3とエキシマランプ
の間に真空の維持と紫外光の透過を兼ねた真空紫外光透
過ガラス(例:合成石英ガラス)、6は材料ガス(原料
ガス・添加ガス)を導入する導入口、7は排気口、8は
その排気口7に設けられる真空圧力調整機、9はDCバ
イアス電源、10はアースであり、メインチャンバー3
にはDCバイアス電源9のプラス側が接続されるととも
に接地される。一方、DCバイアス電源9のマイナス側
にサセプタ1及び半導体基板を接続するようにしてい
る。11は真空紫外光である。 【0010】以下、各部を詳細に説明する。 【0011】メインチャンバー(例:SUS材)3は、
真空圧力調整機8を介して、真空排気ポンプ(図示な
し)に接続され、反応圧力を10mTorr〜10To
rrの範囲で変えられるようになっている。 【0012】メインチャンバー3の中には、基板2
(例:シリコンウエハ4〜12インチ)を載せる導電性
のサセプタ1(例:SiC材)があり、温度(例:−2
0〜200℃)、ガラス面からの距離(例:1〜50m
m)、回転数(例:0〜20rpm)のパラメータを自
由に制御できるようになっている。サセプタ1の上に、
絶縁膜(例:合成石英材、膜厚1〜1000μm)を載
せるようにしても良い。この場合、基板2の回りに真空
紫外光11が直接当たるので、光分解しない材質を使用
するか、もしくは光分解する材質(例:ポリイミド材)
を使用する場合、基板2に直接触れる個所にとどめた方
が良い。 【0013】メインチャンバー3の上には、成膜の原料
を光分解するエネルギー源として、真空紫外光発生装置
4〔例:Xe2 エキシマランプ(10〜50mW/cm
2 )、可能な限り出力が大きい方が望ましい〕があり、
その間に、大気と真空を分離する真空紫外光透過ガラス
5(例:合成石英ガラス、厚み10〜30mm)があ
る。 【0014】材料ガス{〔原料ガス(例:TEOS〔テ
トラエトキシオルソシリケイト:Si(OC
2 H5 )4 〕及び添加ガス(例:O2 )}は、マスフロ
ー(図示なし)等で流量(例:1〜500sccm)を
制御可能である。DCバイアス電源9のマイナス側は、
基板2及びサセプタ1に、プラス側はメインチャンバー
3等に接続され、10〜1500Vの電圧を印加できる
ようになっている。 【0015】サセプタ1と真空紫外光透過ガラス5の間
に金属網(例:アルミ材、スリット1〜10mm)(図
示なし)等を設け、これにプラス側を接続しても良い。
この金属網の表面に、絶縁膜(例:シリカ材、膜厚1〜
1000μm)をコーティングしても良い。電位を与え
るのみであるので、出力電力は、50Wもあれば十分で
ある。バイアスは、メインチャンバー壁の電流導入端子
から供給されるので、端子間のグロー放電に注意する必
要がある。絶縁被膜が無い場合、端子間は少なくとも2
0mm以上離す必要がある。 【0016】この第1実施例によれば、メインチャンバ
ー3のサセプタ1は、基板2の温度・ガラス面からの距
離・回転数のパラメータを自由自在に制御できるように
したので、膜厚の均一性の向上を容易に行うことができ
る。 【0017】真空紫外光発生装置4のエキシマランプ
は、短波長で高光子エネルギーを高効率で発光するの
で、成膜の原料を容易に光分解し、照度に対して高効率
な成膜を可能にしている。 【0018】さらに、基板2及びサセプタ1にマイナス
バイアスを印加すると、光分解で発生したプラスイオン
の成膜の原料が静電引力によって基板2及びサセプタ1
に引き寄せられ、基板2表面に成膜される。同時に、中
性ラジカルの成膜の原料も成膜されるため、実験値で2
倍の生成レートが得られる。 【0019】なお、TEOS圧力に対するプラスバイア
ス(正バイアス)は、無バイアス(ゼロバイアス)と同
じであり、マイナスバイアス(負バイアス)にした場合
のみ、生成レートが向上する。この効果は、低圧ほど顕
著である。本実施例では、TEOSを原料ガスとし、基
板2上にシリカ膜及びシリカを含んだポリマー膜を成膜
している。 【0020】図2は本発明の第2実施例を示す真空紫外
光を用いたCVD半導体製造装置の模式図である。な
お、第1実施例の部分と同じ部分には同じ符号を付して
いる。 【0021】この実施例では、第1実施例のDCバイア
ス電源9のプラス側に変調電源21(例:0.1Hz〜
20MHz、10〜3000V)を付加するようにす
る。この図では、DCバイアス電源9のプラス側に変調
電源21を付加しているが、DCバイアス電源9のマイ
ナス側に変調電源を付加するようにしてもよい。 【0022】まず、メインチャンバー(例:SUS材)
3は真空圧力調整機8を介して、真空排気ポンプ(図示
なし)に接続され、反応圧力を10mTorr〜10T
orrの範囲で変えられるようになっている。 【0023】メインチャンバー3の中には、基板(例:
シリコンウエハ、4〜12インチ)2を載せる導電性の
サセプタ(例:SiC材)1があり、温度(例:−20
〜200℃)、ガラス面からの距離(例:1〜50m
m)、回転数(例:0〜20rpm)のパラメータを自
由に制御できるようになっている。サセプタ1の上に、
絶縁膜(図示なし)(例:合成石英材、膜厚1〜100
0μm)を載せても良い。この場合、基板2の回りに真
空紫外光11が直接当たるので、光分解しない材質か、
光分解する材質(例:ポリイミド材)の場合、基板2に
直接触れる個所に止めた方が良い。 【0024】更に、メインチャンバー3の上には成膜の
原料ガスを光分解するエネルギー源として真空紫外光発
生装置(例:Xe2 エキシマランプ10〜50mW/c
m2、可能な限り出力が大きい方が望ましい)4があ
り、その間に、大気と真空を分離する真空紫外光透過ガ
ラス(例:合成石英ガラス、厚み10〜30mm)5が
ある。成膜原料ガス(例:TEOS)及び添加ガス
(例:O2 )は、マスフロー(図示なし)等で流量
(例:1〜500sccm)を制御可能である。 【0025】DCバイアス電源9のマイナス側は、基板
2及びサセプタ1に、プラス側は、メインチャンバー3
等に接続され、10〜1500Vの電圧を印加できるよ
うになっている。サセプタ1と真空紫外光透過ガラス5
の間に金属網(例:アルミ材、スリット1〜10mm)
等を設け、これにプラス側を接続しても良い。この金属
網の表面に、絶縁膜(例:シリカ材、膜厚1〜10m
m)をコーティングしても良い。DCバイアス電源9の
出力は、電位を与えるのみであるので、50Wも有れば
十分である。 【0026】DCバイアス電源9のプラス側かマイナス
側に、プラスイオン及び電子を揺さぶるための変調電源
21を付加する。変調電源21は10〜3000Vの電
圧が印加でき、0.1Hz〜20MHzのサイン波・矩
形波・パルス波を出力できる。勿論、デューテイ比を変
えることもできる。変調電源21は、動的電位を与える
ので出力電力は200W程度が必要である。この場合、
バイアスは、メインチャンバー壁の電流導入端子から供
給されるので、端子間のグロー放電に注意する必要があ
が、絶縁被膜がない場合、端子間は少なくとも20mm
以上離す必要がある。 【0027】この第2実施例によれば、メインチャンバ
ー3のサセプタ1は、基板2の温度・ガラス面からの距
離・回転数のパラメータを自由自在に制御できるように
したので、膜厚の均一性の向上を容易にすることができ
る。 【0028】真空紫外光発生装置4のエキシマランプ
は、短波長で高光子エネルギーを高効率で発生するの
で、成膜の原料を容易に光分解し、照度に対して高効率
な成膜を可能にしている。 【0029】さらに、基板2及びサセプタ1にマイナス
バイアスと、DCバイアスに変調のためのバイアスを印
加すると、光分解で発生した成膜原料ガスのプラスイオ
ン及び電子が、変化する電位(電界)によって揺さぶら
れる。特に、電子は極めて軽いので、瞬時に電位に応じ
て、揺さぶられ、まだイオン化していない原料を電子衝
撃で分解し、プラスイオン及び電子、中性ラジカルの発
生に寄与する。発生した電子は、また原料の分解に使わ
れ、加速的に原料の分解が進む。 【0030】同様に、プラスイオンも揺さぶられ、イオ
ン衝撃によって原料が加速的に分解される。分解が進ん
だ後、変調を止めると、基板にDCのマイナスバイアス
が印加されているので、成膜の原料であるプラスイオン
が静電引力により基板に吸着され、成膜レートの向上に
大きく寄与する。原料も小さい分子量に分解されるの
で、成膜の膜質の向上にも寄与する。本実施例ではTE
OSを原料ガスとし、基板上にシリカ膜及びシリカを含
んだポリマー膜を成膜するようにしている。 【0031】図3は本発明の効果を示すTEOS圧力に
対するウエハバイアス効果を示す図である。この図にお
いて、横軸はTEOS分圧〔mTorr〕、縦軸は生成
レート〔Å/min〕を示しており、◆はゼロバイアス
レート、▲は正バイアスレート、■は本発明にかかる負
バイアスレートを表している。 【0032】この図から明らかなように本発明にかかる
負バイアスレートの場合、生成レートが顕著に速くなっ
ていることがわかる。 【0033】本発明は、更に以下の利用形態を有するこ
とができる。 【0034】上記実施例では、半導体装置の製造に用い
る真空紫外光を用いた光CVD半導体製造装置について
説明しているが、原料としてTEOSを用いた場合、金
属等の防錆膜・反射防止膜・導電性を持たせたプラスチ
ック(プラスチックそのものが導電性を有する場合とプ
ラスチック表面に導電処理を施したもの)・導電性のな
い、通常のプラスチック(例:エポキシ・ポリカボネー
ト等)等にもシリカ及びシリカを含んだポリマーの成膜
が可能である。 【0035】また、上記実施例では、原料としてTEO
Sを挙げているが、ガス化する有機系金属であれば金属
の成膜にも応用できる。原料と添加ガスによっては、シ
リコン窒化膜の成膜も可能である。 【0036】更に、DCバイアス電源を使わずに、変調
電源(プログラマブル電源等)のみでバイアスを印加さ
せるようにしても良い。 【0037】本実施例では、DCバイアス電源のマイナ
ス側にサセプタ及び半導体基板を接続しているが、サセ
プタのみに接続した場合は、DCバイアス電源のマイナ
スバイアスを定期的にオンオフ(オフ時間はオン時間の
1/10程度)を繰り返して、無バイアス(アース接続
状態)にすると良い。 【0038】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。 【0039】 【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 【0040】〔A〕メインチャンバーのサセプタは、基
板の温度・ガラス面からの距離・回転数のパラメータを
自由自在に制御できるようにしたので、膜厚の均一性の
向上を図ることができる。 【0041】〔B〕真空紫外光発生装置のエキシマラン
プは、短波長で高光子エネルギーを高効率で発光するの
で、成膜の原料を容易に光分解し、照度に対して高効率
な成膜を可能にしている。 【0042】〔C〕基板及びサセプタにマイナスバイア
スを印加すると、光分解で発生したプラスイオンの成膜
の原料が静電引力によって基板及びサセプタに引き寄せ
られ、基板表面に成膜される。同時に、中性ラジカルの
成膜の原料も成膜されるため、実験値で2倍の生成レー
トを得ることができる。 【0043】〔D〕基板及びサセプタにマイナスバイア
スと、DCバイアスに変調のためのバイアスを印加する
と、光分解で発生した成膜原料ガスのプラスイオン及び
電子が、変化する電位(電界)によって揺さぶられる。
特に、電子は極めて軽いので、瞬時に電位に応じて揺さ
ぶられ、まだイオン化していない原料を電子衝撃で分解
し、プラスイオン及び電子、中性ラジカルの発生に寄与
する。発生した電子は、また原料の分解に使われ、加速
的に原料の分解が進む。同様に、プラスイオンも揺さぶ
られ、イオン衝撃によって原料が加速的に分解される。
分解が進んだ後、変調を止めると、基板にDCのマイナ
スバイアスが印加されているので、成膜の原料であるプ
ラスイオンが静電引力により基板に吸着され、成膜レー
トの向上に大きく寄与する。原料も、小さい分子量に分
解されるので、成膜の膜質の向上にも寄与する。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す真空紫外光を用いた
CVD半導体製造装置の模式図である。 【図2】本発明の第2実施例を示す真空紫外光を用いた
CVD半導体製造装置の模式図である。 【図3】本発明の効果を示すTEOS圧力に対するウエ
ハバイアス効果を示す図である。 【符号の説明】 1 サセプタ 2 基板(例:シリコンウエハ) 3 真空の反応室としてのメインチャンバー(例:S
US材) 4 真空紫外光発生装置(例:Xe2 エキシマラン
プ) 5 真空紫外光透過ガラス 6 原料ガス・添加ガスを導入する導入口 7 排気口 8 真空圧力調整機 9 DCバイアス電源 10 アース 11 真空紫外光 21 変調電源
CVD半導体製造装置の模式図である。 【図2】本発明の第2実施例を示す真空紫外光を用いた
CVD半導体製造装置の模式図である。 【図3】本発明の効果を示すTEOS圧力に対するウエ
ハバイアス効果を示す図である。 【符号の説明】 1 サセプタ 2 基板(例:シリコンウエハ) 3 真空の反応室としてのメインチャンバー(例:S
US材) 4 真空紫外光発生装置(例:Xe2 エキシマラン
プ) 5 真空紫外光透過ガラス 6 原料ガス・添加ガスを導入する導入口 7 排気口 8 真空圧力調整機 9 DCバイアス電源 10 アース 11 真空紫外光 21 変調電源
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 本川 洋右
宮崎県宮崎郡清武町大字木原727番地
宮崎沖電気株式会社内
(72)発明者 歳川 清彦
宮崎県宮崎郡清武町大字木原727番地
宮崎沖電気株式会社内
(72)発明者 横山 哲郎
宮崎県宮崎郡清武町大字木原727番地
有限会社宮崎マシンデザイン内
(72)発明者 宮野 淳一
宮崎県宮崎郡清武町大字木原727番地
有限会社宮崎マシンデザイン内
(72)発明者 市木 豊
宮崎県宮崎郡清武町大字木原727番地
有限会社宮崎マシンデザイン内
(56)参考文献 特開 昭63−48831(JP,A)
特開 昭61−189631(JP,A)
特開 平10−50687(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H01L 21/205
C23C 16/48
H01L 21/285
Claims (1)
- (57)【特許請求の範囲】 【請求項1】 真空紫外光を用いたCVD半導体製造装
置において、 (a)基板を載置するサセプタと、 (b)前記基板に真空紫外光を照射する真空紫外光発生
装置と、 (c)該真空紫外光発生装置の真空紫外光透過ガラスを
保持するとともに、真空の反応室としてのチャンバー
と、 (d)前記基板に負バイアスを印加させるDCバイアス
電源と、 (e)該DCバイアス電源に直列に接続される変調電源
を設ける ことを特徴とする真空紫外光を用いたCVD半
導体製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000260356A JP3429259B2 (ja) | 2000-08-30 | 2000-08-30 | 真空紫外光を用いたcvd半導体製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000260356A JP3429259B2 (ja) | 2000-08-30 | 2000-08-30 | 真空紫外光を用いたcvd半導体製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002075876A JP2002075876A (ja) | 2002-03-15 |
JP3429259B2 true JP3429259B2 (ja) | 2003-07-22 |
Family
ID=18748380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000260356A Expired - Fee Related JP3429259B2 (ja) | 2000-08-30 | 2000-08-30 | 真空紫外光を用いたcvd半導体製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3429259B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3932181B2 (ja) * | 2002-07-10 | 2007-06-20 | 雄二 高桑 | 基板の表面処理方法および装置 |
-
2000
- 2000-08-30 JP JP2000260356A patent/JP3429259B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002075876A (ja) | 2002-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7011866B1 (en) | Method and apparatus for film deposition | |
JPH04240725A (ja) | エッチング方法 | |
JPH09148322A (ja) | シリコン酸化膜の成膜方法及びプラズマcvd成膜装置 | |
CN1576392A (zh) | 用多缝隙天线的表面波等离子体处理装置 | |
US6881684B2 (en) | Method of forming silicon nitride deposited film | |
JP2002060945A5 (ja) | ||
JP2990668B2 (ja) | 薄膜形成装置 | |
JP3429259B2 (ja) | 真空紫外光を用いたcvd半導体製造装置 | |
JP4087234B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
KR900007050B1 (ko) | 반도체 장치의 제조방법 | |
JPH0774110A (ja) | プラズマcvd成膜方法 | |
JPH07142400A (ja) | プラズマ処理方法及び装置 | |
JP2608456B2 (ja) | 薄膜形成装置 | |
JP2536367B2 (ja) | 酸化シリコン膜の形成方法 | |
JP2000087249A (ja) | 薄膜形成装置および方法 | |
JP3310875B2 (ja) | プラズマcvd装置 | |
JPH07321105A (ja) | 半導体装置の製造方法 | |
JPH0399422A (ja) | 薄膜製造装置 | |
JPH0249386B2 (ja) | Purazumacvdsochi | |
JPH03229871A (ja) | 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法 | |
JP2562662B2 (ja) | アモルフアスシリコン膜の形成方法 | |
JPS6383271A (ja) | ダイヤモンド状炭素膜の製造法 | |
JPH11140653A (ja) | プラズマcvd装置 | |
JPS6247485A (ja) | プラズマcvd法による堆積膜形成装置 | |
JP3980274B2 (ja) | 化学気相成長装置およびそれを用いた成膜方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030430 |
|
LAPS | Cancellation because of no payment of annual fees |