JPH07321105A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07321105A JPH07321105A JP10814794A JP10814794A JPH07321105A JP H07321105 A JPH07321105 A JP H07321105A JP 10814794 A JP10814794 A JP 10814794A JP 10814794 A JP10814794 A JP 10814794A JP H07321105 A JPH07321105 A JP H07321105A
- Authority
- JP
- Japan
- Prior art keywords
- frequency power
- insulating film
- interlayer insulating
- semiconductor device
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ＰＥ−ＳｉＯの水分の吸収量を抑制し、半導
体装置の信頼性を向上させる。 【構成】 整合器２では、高周波電源１から供給される
高周波パワーを整合し、合成器１１に出力する。合成器
１１では、低周波電源１０より供給される低周波パワー
と整合器２により入力された高周波パワーとを合成し
て、反応室３内の第１の電極４に供給する。反応室３内
の第１の電極４と第２の電極５との間でプラズマ放電が
起こり、これらのプラズマ放電によって得られたエネル
ギーにより反応室３内に供給されたガスが活性化され、
ＳｉＯの成膜が進行する。この時、ＳｉＯの成膜が、高
周波パワーによってラジカル種により進行し、低周波パ
ワーによってイオン種により進行する。
体装置の信頼性を向上させる。 【構成】 整合器２では、高周波電源１から供給される
高周波パワーを整合し、合成器１１に出力する。合成器
１１では、低周波電源１０より供給される低周波パワー
と整合器２により入力された高周波パワーとを合成し
て、反応室３内の第１の電極４に供給する。反応室３内
の第１の電極４と第２の電極５との間でプラズマ放電が
起こり、これらのプラズマ放電によって得られたエネル
ギーにより反応室３内に供給されたガスが活性化され、
ＳｉＯの成膜が進行する。この時、ＳｉＯの成膜が、高
周波パワーによってラジカル種により進行し、低周波パ
ワーによってイオン種により進行する。
Description
【０００１】
【産業上の利用分野】本発明は、プラズマＣＶＤ装置を
用いて酸化硅素等の層間絶縁膜を形成する半導体装置の
製造方法に関するものである。
用いて酸化硅素等の層間絶縁膜を形成する半導体装置の
製造方法に関するものである。
【０００２】
【従来の技術】従来から、半導体装置の層間絶縁膜に
は、ステップカバレッジ性、膜質の観点からプラズマ化
学気相成長（以下、ＰＥ−ＣＶＤと呼ぶ）装置を用いて
形成される酸化硅素（以下、ＰＥ−ＳｉＯと呼ぶ）が広
く利用されている。図２は、ＰＥ−ＳｉＯを形成するた
めの従来のプラズマＣＶＤ装置の構成ブロック図であ
る。このプラズマＣＶＤ装置は、１３．５６ＭＨｚの高
周波パワーを供給する高周波電源１を有している。高周
波電源１の出力側には、パワーを最大にするための整合
器２が接続されている。整合器２の出力側には、反応室
３に設けられた第１の電極４に接続されている。第１の
電極４に対向して平行に接地電位に接続された第２の電
極５が設けられている。第２の電極５上には、シリコン
基板６が載置されている。
は、ステップカバレッジ性、膜質の観点からプラズマ化
学気相成長（以下、ＰＥ−ＣＶＤと呼ぶ）装置を用いて
形成される酸化硅素（以下、ＰＥ−ＳｉＯと呼ぶ）が広
く利用されている。図２は、ＰＥ−ＳｉＯを形成するた
めの従来のプラズマＣＶＤ装置の構成ブロック図であ
る。このプラズマＣＶＤ装置は、１３．５６ＭＨｚの高
周波パワーを供給する高周波電源１を有している。高周
波電源１の出力側には、パワーを最大にするための整合
器２が接続されている。整合器２の出力側には、反応室
３に設けられた第１の電極４に接続されている。第１の
電極４に対向して平行に接地電位に接続された第２の電
極５が設けられている。第２の電極５上には、シリコン
基板６が載置されている。
【０００３】以下、この図を参照しつつ従来のＰＥ−Ｓ
ｉＯを形成する半導体装置の製造方法を説明する。ＰＥ
−ＳｉＯは、１３．５６ＭＨｚの高周波電源１から整合
器２を介して反応室３内の第１の電極４に高周波パワ
ー、及び図示しないガス供給管から、第２の電極５上に
シリコン基板６を載置した反応室３中に、ＴＥＯＳ（テ
トラエチルオルソシリケート），Ｈe （ヘリウム），Ｏ
2 （酸素）の混合ガスを、例えば以下の条件で供給し、
プラズマ放電することにより形成する。 ＴＥＯＳ流量 １００ ｃｃ／ｍｉｎ Ｈe 流量 １００ ｃｃ／ｍｉｎ Ｏ2 流量 １５００ ｃｃ／ｍｉｎ シノコン基板温度 ４００゜Ｃ 反応室圧力 ５Ｔｏｒｒ 高周波パワー ７００Ｗ その後、リソグラフィー及びエッチングによりコンタク
トホールを開孔し、アルミニウム合金等の配線を形成す
る。
ｉＯを形成する半導体装置の製造方法を説明する。ＰＥ
−ＳｉＯは、１３．５６ＭＨｚの高周波電源１から整合
器２を介して反応室３内の第１の電極４に高周波パワ
ー、及び図示しないガス供給管から、第２の電極５上に
シリコン基板６を載置した反応室３中に、ＴＥＯＳ（テ
トラエチルオルソシリケート），Ｈe （ヘリウム），Ｏ
2 （酸素）の混合ガスを、例えば以下の条件で供給し、
プラズマ放電することにより形成する。 ＴＥＯＳ流量 １００ ｃｃ／ｍｉｎ Ｈe 流量 １００ ｃｃ／ｍｉｎ Ｏ2 流量 １５００ ｃｃ／ｍｉｎ シノコン基板温度 ４００゜Ｃ 反応室圧力 ５Ｔｏｒｒ 高周波パワー ７００Ｗ その後、リソグラフィー及びエッチングによりコンタク
トホールを開孔し、アルミニウム合金等の配線を形成す
る。
【０００４】
【発明が解決しようとする課題】しかしながら、ＰＥ−
ＳｉＯを形成した後、アルミニウム合金等の配線を形成
するまでにシリコン基板６が大気雰囲気中に晒されるた
め、以下の測定結果に示すようにＰＥ−ＳｉＯが大気雰
囲気中の水分を吸収し、そのため以下の問題点があっ
た。 （ａ） 吸収した水分により、半導体装置の構成要素の
一つであるアルミニウム合金配線等が腐食する。 （ｂ） 吸収した水分が拡散し、半導体装置の構成要素
の一つであるトランジスタの寿命が劣化する。そのた
め、信頼性の高い半導体装置の実現が困難であった。図
３は、上記プロセス条件でシリコン基板６上に膜厚２０
０ｎｍのＰＥ−ＳｉＯを形成し、温度２５゜Ｃ，相対湿
度５０％の条件で大気放置を１００時間させた後の波数
４０００ｃｍ-1〜２５００ｃｍ-1の範囲の赤外吸収スペ
クトルを示す図である。この図に示すように、波数３６
５０ｃｍ-1付近のピークは、ＰＥ−ＳｉＯ中のＳｉ−Ｏ
Ｈを示し，波数３４００ｃｍ-1付近のブロードなピーク
は、大気放置によってＰＥ−ＳｉＯ中に吸収されたＨ2
Ｏを示す。すなわち、図３に示すように従来の半導体装
置の製造方法によって形成されたＰＥ−ＳｉＯは、水分
の吸収量が多く、そのため上記問題点があった。
ＳｉＯを形成した後、アルミニウム合金等の配線を形成
するまでにシリコン基板６が大気雰囲気中に晒されるた
め、以下の測定結果に示すようにＰＥ−ＳｉＯが大気雰
囲気中の水分を吸収し、そのため以下の問題点があっ
た。 （ａ） 吸収した水分により、半導体装置の構成要素の
一つであるアルミニウム合金配線等が腐食する。 （ｂ） 吸収した水分が拡散し、半導体装置の構成要素
の一つであるトランジスタの寿命が劣化する。そのた
め、信頼性の高い半導体装置の実現が困難であった。図
３は、上記プロセス条件でシリコン基板６上に膜厚２０
０ｎｍのＰＥ−ＳｉＯを形成し、温度２５゜Ｃ，相対湿
度５０％の条件で大気放置を１００時間させた後の波数
４０００ｃｍ-1〜２５００ｃｍ-1の範囲の赤外吸収スペ
クトルを示す図である。この図に示すように、波数３６
５０ｃｍ-1付近のピークは、ＰＥ−ＳｉＯ中のＳｉ−Ｏ
Ｈを示し，波数３４００ｃｍ-1付近のブロードなピーク
は、大気放置によってＰＥ−ＳｉＯ中に吸収されたＨ2
Ｏを示す。すなわち、図３に示すように従来の半導体装
置の製造方法によって形成されたＰＥ−ＳｉＯは、水分
の吸収量が多く、そのため上記問題点があった。
【０００５】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、半導体基板上に層間絶縁膜を形成す
る工程と前記層間絶縁膜上に導電性材料による配線を形
成する工程とを含む半導体装置の製造方法において、１
０ＭＨｚから１ＧＨｚの範囲の周波数の高周波パワーを
供給する高周波電源、及び３００ＫＨｚから５００ＫＨ
ｚの範囲の周波数の低周波パワーを供給する低周波電源
とを有するプラズマＣＶＤ装置を使用して、前記半導体
基板上に前記層間絶縁膜を形成する。第２の発明は、第
１の発明の高周波電源の高周波パワーと第１の発明の低
周波電源の低周波パワーとの和のトータルパワーに対す
る低周波数パワーの比を０．６以上に制御して層間絶縁
膜を形成する。第３の発明は、第１の発明、または第２
の発明の半導体装置の製造方法において、原料ガスとし
てシリコンを含むガスと酸素を含むガスの混合ガスを用
いて、層間絶縁膜を形成する。
を解決するために、半導体基板上に層間絶縁膜を形成す
る工程と前記層間絶縁膜上に導電性材料による配線を形
成する工程とを含む半導体装置の製造方法において、１
０ＭＨｚから１ＧＨｚの範囲の周波数の高周波パワーを
供給する高周波電源、及び３００ＫＨｚから５００ＫＨ
ｚの範囲の周波数の低周波パワーを供給する低周波電源
とを有するプラズマＣＶＤ装置を使用して、前記半導体
基板上に前記層間絶縁膜を形成する。第２の発明は、第
１の発明の高周波電源の高周波パワーと第１の発明の低
周波電源の低周波パワーとの和のトータルパワーに対す
る低周波数パワーの比を０．６以上に制御して層間絶縁
膜を形成する。第３の発明は、第１の発明、または第２
の発明の半導体装置の製造方法において、原料ガスとし
てシリコンを含むガスと酸素を含むガスの混合ガスを用
いて、層間絶縁膜を形成する。
【０００６】
【作用】第１の発明によれば、以上のように半導体装置
の製造方法を構成したので、半導体基板上の層間絶縁膜
の成膜が、高周波パワーによってラジカル種により進
み、低周波パワーによってイオン種により進む。このイ
オン種の成膜の進行により、層間絶縁膜の密度が高くな
り、水分吸収性を抑制する働きがある。従って、前記課
題を解決できるのである。
の製造方法を構成したので、半導体基板上の層間絶縁膜
の成膜が、高周波パワーによってラジカル種により進
み、低周波パワーによってイオン種により進む。このイ
オン種の成膜の進行により、層間絶縁膜の密度が高くな
り、水分吸収性を抑制する働きがある。従って、前記課
題を解決できるのである。
【０００７】
【実施例】第１の実施例 図１は、本発明の第１の実施例の半導体装置の製造方法
の実施に使用するＰＥ−ＣＶＤ装置の構成ブロック図で
あり、図２の従来の半導体装置の製造方法を実施するた
めに使用するＰＥ−ＣＶＤ装置と同様の要素には、同一
の符号を付してある。本第１の実施例で使用するＰＥ−
ＣＶＤ装置が、従来の半導体装置の製造方法を実施する
ために使用する図２のＰＥ−ＣＶＤ装置と異なる点は、
約１ＭＨｚ以下の低周波数の低周波パワーを供給する低
周波電源１０、及び高周波電源１より供給される約１０
ＭＨｚ以上の高周波数の高周波パワーと低周波電源によ
り供給される低周波パワーとを合成する合成器１１を設
け、第１の電極４に合成された高周波パワー、及び低周
波パワーを供給するようにしたことである。このＰＥ−
ＣＶＤ装置は、高周波パワーを供給する高周波電源１、
及び低周波パワーを供給する低周波電源１０を有してい
る。高周波電源１の出力側には、最大パワーを供給する
ための整合器２が接続されている。低周波電源１０、及
び整合器２の出力側には、低周波パワーと高周波パワー
とを合成する合成器１１が接続されている。合成器１１
の出力側には、反応室３内に設けられた第１の電極４が
接続されている。第１の電極４に平行に対向して設けら
れ、接地電位に接続された第２の電極５上にシリコン基
板６が載置されている。プロセスガスを供給する図示し
ないガス供給管、及び真空ポンプに接続され、反応室３
内を一定の圧力にするために排気管が設けられている。
の実施に使用するＰＥ−ＣＶＤ装置の構成ブロック図で
あり、図２の従来の半導体装置の製造方法を実施するた
めに使用するＰＥ−ＣＶＤ装置と同様の要素には、同一
の符号を付してある。本第１の実施例で使用するＰＥ−
ＣＶＤ装置が、従来の半導体装置の製造方法を実施する
ために使用する図２のＰＥ−ＣＶＤ装置と異なる点は、
約１ＭＨｚ以下の低周波数の低周波パワーを供給する低
周波電源１０、及び高周波電源１より供給される約１０
ＭＨｚ以上の高周波数の高周波パワーと低周波電源によ
り供給される低周波パワーとを合成する合成器１１を設
け、第１の電極４に合成された高周波パワー、及び低周
波パワーを供給するようにしたことである。このＰＥ−
ＣＶＤ装置は、高周波パワーを供給する高周波電源１、
及び低周波パワーを供給する低周波電源１０を有してい
る。高周波電源１の出力側には、最大パワーを供給する
ための整合器２が接続されている。低周波電源１０、及
び整合器２の出力側には、低周波パワーと高周波パワー
とを合成する合成器１１が接続されている。合成器１１
の出力側には、反応室３内に設けられた第１の電極４が
接続されている。第１の電極４に平行に対向して設けら
れ、接地電位に接続された第２の電極５上にシリコン基
板６が載置されている。プロセスガスを供給する図示し
ないガス供給管、及び真空ポンプに接続され、反応室３
内を一定の圧力にするために排気管が設けられている。
【０００８】本第１の実施例の半導体装置の製造方法で
は、図１のＰＥ−ＣＶＤ装置を使用して、例えば以下に
示すプロセス条件でＰＥ−ＳｉＯを形成する。 ＰＥ−ＳｉＯの形成条件 ＴＥＯＳ（Ｓi(ＯＣ2 Ｈ5 ）4 ）流量 １００ｃｃ／ｍｉｎ Ｈe 流量 １００ｃｃ／ｍｉｎ Ｏ2 流量 １５００ｃｃ／ｍｉｎ 反応室温度 ４００゜Ｃ 反応室圧力 ５Ｔｏｒｒ 高周波パワーの周波数 １３．５６ＭＨｚ 低周波パワーの周波数 ４００ＫＨｚ ＲＦトータルパワー ７００Ｗ Ｒ ０．６以上 ここで、ＲＦトータルパワーとは、高周波電源１より供
給される高周波パワーと低周波電源１０により供給され
る低周波パワーとトータルパワーであり、Ｒとは、トー
タルパワーに対する低周波パワーの比（低周波パワー／
トータルパワー）である。
は、図１のＰＥ−ＣＶＤ装置を使用して、例えば以下に
示すプロセス条件でＰＥ−ＳｉＯを形成する。 ＰＥ−ＳｉＯの形成条件 ＴＥＯＳ（Ｓi(ＯＣ2 Ｈ5 ）4 ）流量 １００ｃｃ／ｍｉｎ Ｈe 流量 １００ｃｃ／ｍｉｎ Ｏ2 流量 １５００ｃｃ／ｍｉｎ 反応室温度 ４００゜Ｃ 反応室圧力 ５Ｔｏｒｒ 高周波パワーの周波数 １３．５６ＭＨｚ 低周波パワーの周波数 ４００ＫＨｚ ＲＦトータルパワー ７００Ｗ Ｒ ０．６以上 ここで、ＲＦトータルパワーとは、高周波電源１より供
給される高周波パワーと低周波電源１０により供給され
る低周波パワーとトータルパワーであり、Ｒとは、トー
タルパワーに対する低周波パワーの比（低周波パワー／
トータルパワー）である。
【０００９】以下、反応室３内での作用を説明する。整
合器２では、高周波電源１から供給される高周波パワー
を整合し、合成器１１に出力する。合成器１１では、低
周波電源１０より供給される低周波パワーと整合器２に
より入力された高周波パワーとを合成して、反応室３内
の第１の電極４に供給する。反応室３内の第１の電極４
と第２の電極５との間でプラズマ放電が起こり、これら
プラズマ放電によって得られたエネルギーにより反応室
３内に供給されたガスが活性化され、ＳｉＯの成膜が進
行する。この時、高周波パワーによって、ラジカル種に
よるＳｉＯの成膜が進行する。また、低周波パワーによ
って、イオン種によるＳｉＯの成膜が進行する。低周波
パワーを高周波パワーよりも多く供給しているので、イ
オン種のシリコン基板６への導入が活発になり、ＰＥ−
ＳｉＯの膜密度が高くなり、Ｈ2 Ｏの吸収性が低減す
る。ＰＥ−ＳｉＯの成膜が終了した後、フォトリソグラ
フィ及びエッチングによりコンタクトホールを開孔し、
アルミニウム合金等により配線を形成する。上記プロセ
ス条件で形成したＰＥ−ＳｉＯの水分吸収性の測定結果
を以下に示す。
合器２では、高周波電源１から供給される高周波パワー
を整合し、合成器１１に出力する。合成器１１では、低
周波電源１０より供給される低周波パワーと整合器２に
より入力された高周波パワーとを合成して、反応室３内
の第１の電極４に供給する。反応室３内の第１の電極４
と第２の電極５との間でプラズマ放電が起こり、これら
プラズマ放電によって得られたエネルギーにより反応室
３内に供給されたガスが活性化され、ＳｉＯの成膜が進
行する。この時、高周波パワーによって、ラジカル種に
よるＳｉＯの成膜が進行する。また、低周波パワーによ
って、イオン種によるＳｉＯの成膜が進行する。低周波
パワーを高周波パワーよりも多く供給しているので、イ
オン種のシリコン基板６への導入が活発になり、ＰＥ−
ＳｉＯの膜密度が高くなり、Ｈ2 Ｏの吸収性が低減す
る。ＰＥ−ＳｉＯの成膜が終了した後、フォトリソグラ
フィ及びエッチングによりコンタクトホールを開孔し、
アルミニウム合金等により配線を形成する。上記プロセ
ス条件で形成したＰＥ−ＳｉＯの水分吸収性の測定結果
を以下に示す。
【００１０】（測定結果）図４は、第１の実施例のＰＥ
−ＳｉＯの赤外吸収スペクトルを示す図である。図は、
トータルパワーに対する低周波パワーの比Ｒを０（従来
例），０．２，０．４，０．６，０．８にそれぞれ設定
し、上記プロセス条件で膜厚２００ｎｍのＰＥ−ＳｉＯ
を形成し、１００時間の大気放置（温度２５゜Ｃ，相対
湿度５０％）後の赤外吸収スペクトル（波数４０００ｃ
ｍ-1〜２５００ｃｍ-1）の測定結果を示すものである。
図に示すようにＰＥ−ＳｉＯのＨ2 Ｏによる吸収スペク
トルを示す波数３４００ｃｍ-1付近では、トータルパワ
ーに対する低周波パワーの比Ｒが大きくなるにしたがっ
てＨ2 Ｏの吸収度が低下し、Ｒ＝０．６以上では、３４
００ｃｍ-1付近のＨ2 Ｏを示すピークは、観察されず、
Ｒ＝０．６以上でＰＥ−ＳｉＯの水分吸収性が著しく低
減することが分かる。以上のように、本第１の実施例で
は、高周波と低周波の２周波の電源を有するＰＥ−ＣＶ
Ｄ装置を使用し、トータルパワーに対する低周波パワー
の比Ｒを０．６以上に設定して、ＰＥ−ＳｉＯを形成す
るようにしたので、ＰＥ−ＳｉＯの膜密度を高くするこ
とができる。そのため、Ｈ2 Ｏの吸収度を著しく低減さ
せることができ、アルミ合金配線の腐食やトランジスタ
寿命の劣化が抑制することができ、半導体装置の信頼性
を向上させることができるという利点がある。
−ＳｉＯの赤外吸収スペクトルを示す図である。図は、
トータルパワーに対する低周波パワーの比Ｒを０（従来
例），０．２，０．４，０．６，０．８にそれぞれ設定
し、上記プロセス条件で膜厚２００ｎｍのＰＥ−ＳｉＯ
を形成し、１００時間の大気放置（温度２５゜Ｃ，相対
湿度５０％）後の赤外吸収スペクトル（波数４０００ｃ
ｍ-1〜２５００ｃｍ-1）の測定結果を示すものである。
図に示すようにＰＥ−ＳｉＯのＨ2 Ｏによる吸収スペク
トルを示す波数３４００ｃｍ-1付近では、トータルパワ
ーに対する低周波パワーの比Ｒが大きくなるにしたがっ
てＨ2 Ｏの吸収度が低下し、Ｒ＝０．６以上では、３４
００ｃｍ-1付近のＨ2 Ｏを示すピークは、観察されず、
Ｒ＝０．６以上でＰＥ−ＳｉＯの水分吸収性が著しく低
減することが分かる。以上のように、本第１の実施例で
は、高周波と低周波の２周波の電源を有するＰＥ−ＣＶ
Ｄ装置を使用し、トータルパワーに対する低周波パワー
の比Ｒを０．６以上に設定して、ＰＥ−ＳｉＯを形成す
るようにしたので、ＰＥ−ＳｉＯの膜密度を高くするこ
とができる。そのため、Ｈ2 Ｏの吸収度を著しく低減さ
せることができ、アルミ合金配線の腐食やトランジスタ
寿命の劣化が抑制することができ、半導体装置の信頼性
を向上させることができるという利点がある。
【００１１】第２の実施例 図５は、本発明の第２の実施例の半導体装置を製造方法
の実施に使用するＰＥ−ＣＶＤ装置の構成図であり、図
１中の第１の実施例と同様の要素には同一の符号を付し
ている。本第２の実施例のＰＥ−ＣＶＤ装置が、第１の
実施例のＰＥ−ＣＶＤ装置と異なる点は、高周波パワー
を第１の電極４に供給し、低周波パワ一を第２の電極５
に供給するようにし、第１の電極４には低域通過フィル
タ（以下、ＬＰＦと呼ぶ）２０を介して接地電位に接続
し、第２の電極５には高域通過フィルタ（以下、ＨＰＦ
と呼ぶ）２１を介して接地電位に接続するようにしたこ
とである。図に示すようにこのＰＥ−ＣＶＤ装置では、
整合器２の出力側には、第１の電極４が接続され、低周
波電源１０の出力側には、第２の電極５が接続されてい
る。第１の電極４は、ＬＰＦ２０を介して接地電位に接
続されている。第２の電極５は、ＨＰＦ２１を介して接
地電位に接続されている。このＰＥ−ＣＶＤ装置を用い
たＰＥ−ＳｉＯの形成条件は、第１の実施例と同様にす
る。
の実施に使用するＰＥ−ＣＶＤ装置の構成図であり、図
１中の第１の実施例と同様の要素には同一の符号を付し
ている。本第２の実施例のＰＥ−ＣＶＤ装置が、第１の
実施例のＰＥ−ＣＶＤ装置と異なる点は、高周波パワー
を第１の電極４に供給し、低周波パワ一を第２の電極５
に供給するようにし、第１の電極４には低域通過フィル
タ（以下、ＬＰＦと呼ぶ）２０を介して接地電位に接続
し、第２の電極５には高域通過フィルタ（以下、ＨＰＦ
と呼ぶ）２１を介して接地電位に接続するようにしたこ
とである。図に示すようにこのＰＥ−ＣＶＤ装置では、
整合器２の出力側には、第１の電極４が接続され、低周
波電源１０の出力側には、第２の電極５が接続されてい
る。第１の電極４は、ＬＰＦ２０を介して接地電位に接
続されている。第２の電極５は、ＨＰＦ２１を介して接
地電位に接続されている。このＰＥ−ＣＶＤ装置を用い
たＰＥ−ＳｉＯの形成条件は、第１の実施例と同様にす
る。
【００１２】以下、反応室３内での作用を説明する。第
１の電極４に供給された整合器２を介して高周波電源１
による供給された高周波パワーにより、第１の電極４と
第２の電極５の接地電位との間でＨＰＦ２１によって高
周波のフィルタ処理されて高周波のプラズマ放電が起こ
る。一方、第２の電極５に供給された低周波パワーによ
り、第２の電極５と第１の電極４の接地電位との間で、
ＬＰＦ２０によって低周波のフィルタ処理されて低周波
のプラズマ放電が起こる。これらのプラズマ放電によっ
て得られたエネルギーにより反応室３内に供給されたガ
スが活性化され、ＳｉＯの成膜が進行する。この時、高
周波パワーによって、ラジカル種によるＳｉＯの成膜が
進行する。また、低周波パワーによって、イオン種によ
るＳｉＯの成膜が進行する。低周波パワーを高周波パワ
ーよりも多く供給しているので、イオン種のシリコン基
板６への導入が活発になり、ＰＥ−ＳｉＯの膜密度が高
くなり、Ｈ2 Ｏの吸収性が低減する。
１の電極４に供給された整合器２を介して高周波電源１
による供給された高周波パワーにより、第１の電極４と
第２の電極５の接地電位との間でＨＰＦ２１によって高
周波のフィルタ処理されて高周波のプラズマ放電が起こ
る。一方、第２の電極５に供給された低周波パワーによ
り、第２の電極５と第１の電極４の接地電位との間で、
ＬＰＦ２０によって低周波のフィルタ処理されて低周波
のプラズマ放電が起こる。これらのプラズマ放電によっ
て得られたエネルギーにより反応室３内に供給されたガ
スが活性化され、ＳｉＯの成膜が進行する。この時、高
周波パワーによって、ラジカル種によるＳｉＯの成膜が
進行する。また、低周波パワーによって、イオン種によ
るＳｉＯの成膜が進行する。低周波パワーを高周波パワ
ーよりも多く供給しているので、イオン種のシリコン基
板６への導入が活発になり、ＰＥ−ＳｉＯの膜密度が高
くなり、Ｈ2 Ｏの吸収性が低減する。
【００１３】以上のように、本第２実施例では、第１の
電極４には高周波パワー、第２の電極５には低周波パワ
ーをそれぞれ供給し、第１の電極４と第２の電極５との
間の高周波、及び低周波のプラズマ放電によりＰＥ−Ｓ
ｉＯを形成するようにしたので、第１の実施例と同様の
利点がある。なお、本発明は、上記実施例に限定されず
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （１） 低周波パワーの周波数は、１ＭＨｚ以下であれ
ばよく、特に３００〜５００ＫＨｚの周波数が望まし
い。また高周波パワーの周波数は、１０ＭＨｚから１Ｇ
Ｈｚの範囲であればよい。 （２） 本実施例では、ＰＥ−ＳｉＯを形成するために
原料ガスとしてＴＥＯＳ−Ｈe −Ｏ2 系のガスを用いた
が、少なくともＳｉを含むガスとＯを含むガスの混合ガ
スであればよい。
電極４には高周波パワー、第２の電極５には低周波パワ
ーをそれぞれ供給し、第１の電極４と第２の電極５との
間の高周波、及び低周波のプラズマ放電によりＰＥ−Ｓ
ｉＯを形成するようにしたので、第１の実施例と同様の
利点がある。なお、本発明は、上記実施例に限定されず
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （１） 低周波パワーの周波数は、１ＭＨｚ以下であれ
ばよく、特に３００〜５００ＫＨｚの周波数が望まし
い。また高周波パワーの周波数は、１０ＭＨｚから１Ｇ
Ｈｚの範囲であればよい。 （２） 本実施例では、ＰＥ−ＳｉＯを形成するために
原料ガスとしてＴＥＯＳ−Ｈe −Ｏ2 系のガスを用いた
が、少なくともＳｉを含むガスとＯを含むガスの混合ガ
スであればよい。
【００１４】
【発明の効果】以上詳細に説明したように、第１〜第３
の発明によれば、１０ＭＨｚから１ＧＨｚの範囲の周波
数の高周波パワーを供給する高周波電源、及び３００Ｋ
Ｈｚから５００ＫＨｚの範囲の周波数の低周波パワーを
供給する低周波電源とを有するプラズマＣＶＤ装置を使
用して、半導体基板上に層間絶縁膜を形成するので、層
間絶縁膜の水分吸収性を抑制することができ、半導体装
置の信頼性を向上させることができる。
の発明によれば、１０ＭＨｚから１ＧＨｚの範囲の周波
数の高周波パワーを供給する高周波電源、及び３００Ｋ
Ｈｚから５００ＫＨｚの範囲の周波数の低周波パワーを
供給する低周波電源とを有するプラズマＣＶＤ装置を使
用して、半導体基板上に層間絶縁膜を形成するので、層
間絶縁膜の水分吸収性を抑制することができ、半導体装
置の信頼性を向上させることができる。
【図１】本発明の第１の実施例の半導体装置の製造方法
の実施に使用するＰＥ−ＣＶＤ装置の構成図である。
の実施に使用するＰＥ−ＣＶＤ装置の構成図である。
【図２】従来の半導体装置の製造方法の実施に使用する
ＰＥ−ＣＶＤ装置の構成図である。
ＰＥ−ＣＶＤ装置の構成図である。
【図３】従来の半導体装置の製造方法により形成された
ＰＥ−ＳｉＯの赤外吸収スペクトルを示す図である。
ＰＥ−ＳｉＯの赤外吸収スペクトルを示す図である。
【図４】本発明の第１の実施例の半導体装置の製造方法
により形成されたＰＥ−ＳｉＯの赤外吸収スペクトルを
示す図である。
により形成されたＰＥ−ＳｉＯの赤外吸収スペクトルを
示す図である。
【図５】本発明の第２の実施例の半導体装置の製造方法
を実施するためのＰＥ−ＣＶＤ装置の構成図である。
を実施するためのＰＥ−ＣＶＤ装置の構成図である。
１ 高周波電源 ２ 整合器 ３ 反応室 ４ 第１の電極 ５ 第２の電極 ６ シリコン基板 １０ 低周波電源 １１ 合成器 ２０ ＬＰＦ ２１ ＨＰＦ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768
Claims (3)
- 【請求項１】 半導体基板上に層間絶縁膜を形成する工
程と、前記層間絶縁膜上に導電性材料により配線を形成
する工程とを含む半導体装置の製造方法において、 １０ＭＨｚから１ＧＨｚの範囲の周波数の高周波パワー
を供給する高周波電源、及び３００ＫＨｚから５００Ｋ
Ｈｚの範囲の周波数の低周波パワーを供給する低周波電
源とを有するプラズマＣＶＤ装置を使用して、前記半導
体基板上に前記層間絶縁膜を形成することを特徴とする
半導体装置の製造方法。 - 【請求項２】 前記高周波電源の高周波パワーと前記低
周波電源の低周波パワーとの和のトータルパワーに対す
る前記低周波数パワーの比を０．６以上に制御して前記
層間絶縁膜を形成することを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項３】 原料ガスとしてシリコンを含むガスと酸
素を含むガスの混合ガスを用いて、前記層間絶縁膜を形
成することを特徴とする請求項１または２記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10814794A JPH07321105A (ja) | 1994-05-23 | 1994-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10814794A JPH07321105A (ja) | 1994-05-23 | 1994-05-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321105A true JPH07321105A (ja) | 1995-12-08 |
Family
ID=14477139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10814794A Pending JPH07321105A (ja) | 1994-05-23 | 1994-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321105A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880518A (en) * | 1996-09-10 | 1999-03-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a two-layer protective insulating layer |
| US6346302B2 (en) | 1997-11-20 | 2002-02-12 | Nec Corporation | High density plasma enhanced chemical vapor deposition method |
| US6861373B2 (en) | 2000-12-12 | 2005-03-01 | Canon Kabushiki Kaisha | Vacuum processing method and semiconductor device manufacturing method in which high-frequency powers having mutually different frequencies are applied to at least one electrode |
| JP2012038965A (ja) * | 2010-08-09 | 2012-02-23 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
-
1994
- 1994-05-23 JP JP10814794A patent/JPH07321105A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880518A (en) * | 1996-09-10 | 1999-03-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a two-layer protective insulating layer |
| US6319849B1 (en) | 1996-09-10 | 2001-11-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and a process for forming a protective insulating layer thereof |
| US6346302B2 (en) | 1997-11-20 | 2002-02-12 | Nec Corporation | High density plasma enhanced chemical vapor deposition method |
| US6861373B2 (en) | 2000-12-12 | 2005-03-01 | Canon Kabushiki Kaisha | Vacuum processing method and semiconductor device manufacturing method in which high-frequency powers having mutually different frequencies are applied to at least one electrode |
| US7051671B2 (en) | 2000-12-12 | 2006-05-30 | Canon Kabushiki Kaisha | Vacuum processing apparatus in which high frequency powers having mutually different frequencies are used to generate plasma for processing an article |
| JP2012038965A (ja) * | 2010-08-09 | 2012-02-23 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3688726B2 (ja) | 半導体装置の製造方法 | |
| KR100783200B1 (ko) | 박막 증착 장치 및 기판 플라즈마 처리 장치 | |
| US5897713A (en) | Plasma generating apparatus | |
| US6171662B1 (en) | Method of surface processing | |
| KR101472733B1 (ko) | 이산화규소 막의 증착 방법 | |
| JPH07106256A (ja) | 膜形成方法 | |
| US20100132613A1 (en) | Fabrication of low dielectric constant insulating film | |
| US20060086692A1 (en) | Plasma etching method | |
| US6177147B1 (en) | Process and apparatus for treating a substrate | |
| US5591301A (en) | Plasma etching method | |
| EP1264329B1 (en) | Plasma deposition method and system | |
| JPH07254592A (ja) | 半導体装置の製造方法 | |
| JP7311652B2 (ja) | エッチング方法 | |
| JPH0766186A (ja) | 誘電体の異方性堆積法 | |
| US6607790B1 (en) | Method of forming a thin film for a semiconductor device | |
| JP3649650B2 (ja) | 基板エッチング方法、半導体装置製造方法 | |
| JPH07321105A (ja) | 半導体装置の製造方法 | |
| JPH07201738A (ja) | 薄膜形成前処理方法および薄膜形成方法 | |
| JPH08213378A (ja) | プラズマｃｖｄ装置及び酸化膜の成膜方法 | |
| JP3924183B2 (ja) | プラズマｃｖｄ成膜方法 | |
| JP4167645B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07254590A (ja) | 半導体装置の製造方法 | |
| JP3333401B2 (ja) | 半導体装置の製造方法 | |
| JPH08339992A (ja) | 薄膜形成装置および薄膜形成方法 | |
| JP3429259B2 (ja) | 真空紫外光を用いたｃｖｄ半導体製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030107 |